CA2067784C - Procede et dispositif d'encapsulation hermetique de composants electroniques - Google Patents
Procede et dispositif d'encapsulation hermetique de composants electroniques Download PDFInfo
- Publication number
- CA2067784C CA2067784C CA002067784A CA2067784A CA2067784C CA 2067784 C CA2067784 C CA 2067784C CA 002067784 A CA002067784 A CA 002067784A CA 2067784 A CA2067784 A CA 2067784A CA 2067784 C CA2067784 C CA 2067784C
- Authority
- CA
- Canada
- Prior art keywords
- layer
- hermetic
- boxes
- encapsulation
- fact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 17
- 238000005538 encapsulation Methods 0.000 title claims description 9
- 229910052500 inorganic mineral Inorganic materials 0.000 claims abstract description 9
- 239000011707 mineral Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 51
- 239000000463 material Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000011368 organic material Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 229920000052 poly(p-xylylene) Polymers 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000002966 varnish Substances 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 239000011247 coating layer Substances 0.000 claims 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 239000004411 aluminium Substances 0.000 claims 1
- 238000005121 nitriding Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 239000004593 Epoxy Substances 0.000 abstract description 3
- 229910000765 intermetallic Inorganic materials 0.000 abstract description 2
- 150000002894 organic compounds Chemical class 0.000 abstract description 2
- 239000000919 ceramic Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09872—Insulating conformal coating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1305—Moulding and encapsulation
- H05K2203/1322—Encapsulation comprising more than one layer
Abstract
Selon un mode de réalisation de l'invention, les composants électroniques discrets ou intégrés, sont encapsulés chacun dans un boitier, par exemple plastique; les boitiers sont ensuite montés sur une cane de circuit imprimé, par exemple époxy. L'en- semble composants et carte est recouvert d'une première couche relativement épaisse, constituée par un composé organique et as- surant une fonction de nivellement, puis d'une couche telle qu'un composè métallique minéral, ayant pour fonction d'assurer l'herméticité de l'ensemble.
Description
~':'v~ WO 92/03902 PCZ'/FR91/00688 PROCEDE ET DISPOSITIF D'ENCAPSULATION
HERMÉTIQUE DE COMPOSANTS ÉLECTRONIQUES.
La présente invention a pour objet un dispositif assurant une encapsulation de composants électroniques, encapsu-lation qui soit hermétique c'est-à-dire qui ne laisse pas passer les gaz et, tout particulièrement, pas la vapeur d'eau.
En effet, ainsi qu'il est connu, le problème de la suppression ou, à défaut, de la Limitation de l'humidité dans l'atmosphère entourant les composants électroniques est un problème aigu.
On sait que le contaminant ayant le rôle le plus 1G important et le plus néfaste sur le plan de la fiabilité d'un' composant discret ou d'un circuit intégré est la teneur en eau de l'ambiance environnante. En effet, l'humidité est notamment susceptible de corroder les plots de connexion des circuits ;
elle permet également aux ions de se solublliser, ce qui renforce la corrosion. Ces effets sont très sensibles sur les circuits intégrés et, ce, que d'autant plus que l'échelle d'intégration est plus élevée, c'est-à-dire que les plots de connexion sont plus petits.
Pour les applications à environnement sévère et hautes performances, telles que les applications mllitaires ou spatiales, il est connu d'utlliaer des boitiers de composants dont l'embase est en céramique at le capot en métal, scellé
hermétiquement sur ~1'embase, un dégazage avant fermeture du , capot étant en outre en général prévu, Un inconvénient de cette solution est son prix de revient, qui est tris élevé.
On connaît par allleurs des boitiers d'encapsulation en matériau plastique, dont le coût est beaucoup plus bas mais qui présentent l'inconvénient de n'être pas hermétiques.
e
HERMÉTIQUE DE COMPOSANTS ÉLECTRONIQUES.
La présente invention a pour objet un dispositif assurant une encapsulation de composants électroniques, encapsu-lation qui soit hermétique c'est-à-dire qui ne laisse pas passer les gaz et, tout particulièrement, pas la vapeur d'eau.
En effet, ainsi qu'il est connu, le problème de la suppression ou, à défaut, de la Limitation de l'humidité dans l'atmosphère entourant les composants électroniques est un problème aigu.
On sait que le contaminant ayant le rôle le plus 1G important et le plus néfaste sur le plan de la fiabilité d'un' composant discret ou d'un circuit intégré est la teneur en eau de l'ambiance environnante. En effet, l'humidité est notamment susceptible de corroder les plots de connexion des circuits ;
elle permet également aux ions de se solublliser, ce qui renforce la corrosion. Ces effets sont très sensibles sur les circuits intégrés et, ce, que d'autant plus que l'échelle d'intégration est plus élevée, c'est-à-dire que les plots de connexion sont plus petits.
Pour les applications à environnement sévère et hautes performances, telles que les applications mllitaires ou spatiales, il est connu d'utlliaer des boitiers de composants dont l'embase est en céramique at le capot en métal, scellé
hermétiquement sur ~1'embase, un dégazage avant fermeture du , capot étant en outre en général prévu, Un inconvénient de cette solution est son prix de revient, qui est tris élevé.
On connaît par allleurs des boitiers d'encapsulation en matériau plastique, dont le coût est beaucoup plus bas mais qui présentent l'inconvénient de n'être pas hermétiques.
e
2 PCI/FR91 /OOQ.
~a~'~,~ ~ ~~~
La présente invention a pour objet une encapsulation de composants électroniques qui soit à la fois hermétique, simple de mise en oeuvre et peu onéreuse.
A cet effet, les composants (tels que pastilles de semiconducteur) sont recouverts - d'une première couche d'un matériau organique, relativement épaisse, qui nivelle sensiblement les reliefs et adoucit les angles du composant ;
- d'une deuxième couche d'un matériau minéral, qui peut être beaucoup plus fine, qui assure l'herméticité de l'ensemble .
Ce procédé s'applique aux composants pris individuellement comme aux composants (éventuellement déjà encapsulés) montés sur ûne carte de circuit imprimé : il est alors appliqué à
l'ensemble carte et composants, De la sorte, les pastilles peuvent ëtre montées aisément sur la carte par l'intermédiaire de leurs boitiers et, ce, de toute façon connue, à l'aide de matériaux (boïtiers et carte imprimée) peu onéreux ; l'herméticité est assurée par la deuxiéme couche et l'ensemble est d'un coût relativement faible d'une part, du fait du choix des matériaux (boitiers et/ou carte imprimée) et, d'autre part, du fait que cette technique est' directement applicable à toute carte portant un circuit électronique, sans nécessiter la réimplantation des composants, en vue par exemple de ménager un espace pour des moyens assurant l'étanchéité.
D'autres objets, particularités et résultats de l'invention ressortiront de la description suivante, donnée à
titre d'exemple non limitatif et illustrée par les dessins annexés, qui représentent - la figure 1, un mode de réalisation du dispositif selon l'invention ;
- la figure 2, les différentes étapes d'un mode de réalisation du procédé selon l'invention.
~. WO 92/03902 ~~~$ ~~~~ ~' PCT/FR91/00688
~a~'~,~ ~ ~~~
La présente invention a pour objet une encapsulation de composants électroniques qui soit à la fois hermétique, simple de mise en oeuvre et peu onéreuse.
A cet effet, les composants (tels que pastilles de semiconducteur) sont recouverts - d'une première couche d'un matériau organique, relativement épaisse, qui nivelle sensiblement les reliefs et adoucit les angles du composant ;
- d'une deuxième couche d'un matériau minéral, qui peut être beaucoup plus fine, qui assure l'herméticité de l'ensemble .
Ce procédé s'applique aux composants pris individuellement comme aux composants (éventuellement déjà encapsulés) montés sur ûne carte de circuit imprimé : il est alors appliqué à
l'ensemble carte et composants, De la sorte, les pastilles peuvent ëtre montées aisément sur la carte par l'intermédiaire de leurs boitiers et, ce, de toute façon connue, à l'aide de matériaux (boïtiers et carte imprimée) peu onéreux ; l'herméticité est assurée par la deuxiéme couche et l'ensemble est d'un coût relativement faible d'une part, du fait du choix des matériaux (boitiers et/ou carte imprimée) et, d'autre part, du fait que cette technique est' directement applicable à toute carte portant un circuit électronique, sans nécessiter la réimplantation des composants, en vue par exemple de ménager un espace pour des moyens assurant l'étanchéité.
D'autres objets, particularités et résultats de l'invention ressortiront de la description suivante, donnée à
titre d'exemple non limitatif et illustrée par les dessins annexés, qui représentent - la figure 1, un mode de réalisation du dispositif selon l'invention ;
- la figure 2, les différentes étapes d'un mode de réalisation du procédé selon l'invention.
~. WO 92/03902 ~~~$ ~~~~ ~' PCT/FR91/00688
3 Sur ces différentes figures, d'une part les mêmes rëférences se rapportent aux mëmes éléments et, d'autre part, l'échelle réelle n'est pas respectée pour la clarté de l'exposé.
La figure 1 représente donc un mode de réalisation du dispositif selon l'invention et sera décrite en relation avec la figure 2, qui illustre les différentes étapes de sa fabrication.
Dans ce mode de réalisation, des composants électroni-ques, tels que des pastilles semiconductrices formant des composants discrets ou des circuits intégrés, sont classiquement jp encapsulés dans les boïtiers (étape 21, figure 2) mais l'herméticité étant assurée par ailleurs, les boitiers de composant n'ont pas eux-mémes à ëtre hermétiques ; on peut ainsi utlliser n'importe quel type de boitier, par exemple des boitiers plastiques dont on sait Que le coût est très nettement inférieur à . celui des boîtiers céramiques. Selon l'invention également, on peut utiliser soit des boîtiers destinés à ëtre montés à plat, de tels boitiers étant repérés 10 sur la figure 1, soit des boïtiers munis de pattes (ou broches) de connexion, boitlers repérés 11 sur la figure 1, avec des pattes 12, destinées à traverser la carte de circuit imprimé sur laquelle ils sont montés.
Dans une deuxième étape, repérée 22 sur la figure 2, on procède également classiquement au montage des boîtiers précédents sur un substrat (ou carte) de circuit imprimé, repéré ' 2g 50 sur la figure 1. Selon l'invention et comme précédemment, ü
est possible d'utlliser n'importe quel type de circuit imprimé, céramique ou époxy, simple couche ou multicouche, simple face ou double face, et dont la taille n'est pas limitée. Sur la figure, on a représenté par exemple une carte multicouche comportant. une pluralité de plans de connexion internes, repérés 52, et double face, les composants 10 et/ou 11 étant disposés à
la foie aur la face supérieure (53) et sur la face inférieure (54) de la carte 50. En outre, le substrat de circuit imprimé 50 WO 92/03902 PCT/FR91/00~"
t.v"~ '°~~ '~ 4 comporte des trous métallisés 51 pour ceux des boîtiers (11) qui comportent des pattes de connexion ( 12) .
L'étape suivante (23 sur la figure 2) consiste à
déposer sur sensiblement l'ensemble du circuit imprimé et des boitiers 10 et 11 une première couche 30, constituée par un composé organique. A titre d'exemple, un matériau connu sous le nom de PARYLENE produit par Ia Société UNION CARBIDE
convient. Un vernis, silicone, époxy ou acrylique, convient également. Sa fonction est de sensiblement planer la surface sur laquelle sera déposée la couche suivante ; on entend ici par planer, réaliser un certain adoucissement des angles ainsi qu'un certain nivellement de la surface et un colmatage des interstices (notamment entre composants 10 ou 11 et surface du circuit imprimé 50) ; pour former une surface sensiblement uniforme facilitant le dépôt ~ de la couche suivante et autorisant pour cette dernière, . une épaisseur très faible sans risque de craquelures. A cet effet, cette première couche a de préférence une épaisseur relativement importante (typiquement quelques dizaines de microns) .
L'étape suivante (24 sur la figure 2) consiste à
déposer sur sensiblement l'ensemble de la couèhe 30 une deuxième couche, repérée 4U, d'un matériau minéral hermétique.
Cette couche peut être constituée typiquement par un composé
métallique et peut être très fine (typiquement quelques microns) grâce à la présence de la première couche. Le prix de revient du dépôt d'une couche telle que 40 étant plus élevé que celui de la couche 30, ceci constitue un avantage. A titre d'exemple, un oxyde métallique (d'aluminium, de silicium, de zirconium, de titane ou d'étain par exemple) ou un nitrure métallique (nitrure 3p de slllcium par exemple) conviennent. Cette couche peut être obtenue soit par dépôt direct du composé métallique, soit par dépôt du métal qui est ensuite oxydé et/ou nitruré, par tout .
moyen connu. Par ailleurs, dans le cas oû le matériau choisi pour réaliser la couche 40 est conducteur de l'électricité, le i ' ~ ~' WO 92/03902 PCT/F1t91 /00688 ~ > ~, a- ~'7""~ ev ,~, ~,.,.:a J ~
matériau de la couche 30 devra en outre âtre isolant électriquement.
Dans une variante de réalisation (non représentée), on dépose, sur la couche minérale 40, une troisième couche de protection mécanique : en effet, si la couche 40 est très mince, il peut être préférable de la protéger contre les chocs ou les rayures. A titre d'exemple, cette troisième couche peut âtre constituée par une couche mince (typiquement de 5 à 10 Etm environ) de PARYLENE.
Selon une autre variante, on dépose, toujours sur la couche 40, une troisième couche d'un matériau organique tel que le PARYLENE, puis une quatrième couche de matériau minéral tel que celui constituant la couche 40 (Si02 par exemple) ; les deuxième-quatrième couches forment alors une structure de type sandwich qui présente une tenue mécanique renforcée.
Il est à noter que la présence de la première couche 30 sous la couche 40 permet de plus de dégager facilement en tant que besoin les parties ainsi recouvertes et qui ne devraient pas l'être, tels que éléments réglables ou , commutateurs. En outre, elle permet, par usinage local aw laser par exemple, de réaliser des trous ponctuels permettant l'application d'une pointe de test, sans compromettre l'étanchéité de l'ensemble de la carte.
' Le procédé décrit ci-dessus est utilisable de la mëme manière pour réaliser l'herméticité d' in boîtier seul, non monté
sur une carte de circuit imprimé : seule l'étape 22 de la figure 2 est alors supprimée.
L'in'térêt en est notamment la réparation d'une carte :
dans ce cas, le ou les boîtiers hors service peuvent ëtre remplacés par des boîtiers en plastique par exemple, recouverts des deux couches décrites précédemment avant leur montage sur la carte.
WO 92/03902 PCT/FR91 /00~ . ~:
~~~~~..srJ ~.J~~
Le procédé selon l'invention est, de la même manière, applicable également pour réaliser la protection hermétique d'un composant individuel, monté ou non sur une carte de circuit imprimé. Dans le deuxième cas, les étapes 21 et 22 de la figure 2 sont supprimées et le composant est directement enrobé des deux couches visées aux étapes 23 et 24, respectivement. Dans le premier cas, l'étape 21 de la figure 2 est supprimée : les composants sont montés sur le circuit imprimé puis recouverts des deux couches précédentes, organique puis minérale.
Il apparait ainsi que l'invention permet notamment de réaliser l'herméticité des deux faces de n'importe quel circuit monté sur un circuit imprimé, sans nécessiter de modification de celui-ci, d'implantation ou de matériau notamment. Elle permet également une réparation locale sans destruction de l'hermé- ' ticité du reste du circuit porté par la carte, le ou les composants de remplacement étant également rendus hermétiques par la même méthode. En outre, les couches ainsi déposées étant peu épaisses par rapport à l'épaisseur du circuit lui-même, 2G elles ne forment pas un obstacle à l'évacuation de la chaleur engendrée par le fonctionnement des composants. Enfin, ces différentes couches étant transparentes sous faible épaisseur, les marquages des circuits sont visibles à travers les couches et ll n'est pas nécessaire de les reproduire sur la couche extérieure.
La figure 1 représente donc un mode de réalisation du dispositif selon l'invention et sera décrite en relation avec la figure 2, qui illustre les différentes étapes de sa fabrication.
Dans ce mode de réalisation, des composants électroni-ques, tels que des pastilles semiconductrices formant des composants discrets ou des circuits intégrés, sont classiquement jp encapsulés dans les boïtiers (étape 21, figure 2) mais l'herméticité étant assurée par ailleurs, les boitiers de composant n'ont pas eux-mémes à ëtre hermétiques ; on peut ainsi utlliser n'importe quel type de boitier, par exemple des boitiers plastiques dont on sait Que le coût est très nettement inférieur à . celui des boîtiers céramiques. Selon l'invention également, on peut utiliser soit des boîtiers destinés à ëtre montés à plat, de tels boitiers étant repérés 10 sur la figure 1, soit des boïtiers munis de pattes (ou broches) de connexion, boitlers repérés 11 sur la figure 1, avec des pattes 12, destinées à traverser la carte de circuit imprimé sur laquelle ils sont montés.
Dans une deuxième étape, repérée 22 sur la figure 2, on procède également classiquement au montage des boîtiers précédents sur un substrat (ou carte) de circuit imprimé, repéré ' 2g 50 sur la figure 1. Selon l'invention et comme précédemment, ü
est possible d'utlliser n'importe quel type de circuit imprimé, céramique ou époxy, simple couche ou multicouche, simple face ou double face, et dont la taille n'est pas limitée. Sur la figure, on a représenté par exemple une carte multicouche comportant. une pluralité de plans de connexion internes, repérés 52, et double face, les composants 10 et/ou 11 étant disposés à
la foie aur la face supérieure (53) et sur la face inférieure (54) de la carte 50. En outre, le substrat de circuit imprimé 50 WO 92/03902 PCT/FR91/00~"
t.v"~ '°~~ '~ 4 comporte des trous métallisés 51 pour ceux des boîtiers (11) qui comportent des pattes de connexion ( 12) .
L'étape suivante (23 sur la figure 2) consiste à
déposer sur sensiblement l'ensemble du circuit imprimé et des boitiers 10 et 11 une première couche 30, constituée par un composé organique. A titre d'exemple, un matériau connu sous le nom de PARYLENE produit par Ia Société UNION CARBIDE
convient. Un vernis, silicone, époxy ou acrylique, convient également. Sa fonction est de sensiblement planer la surface sur laquelle sera déposée la couche suivante ; on entend ici par planer, réaliser un certain adoucissement des angles ainsi qu'un certain nivellement de la surface et un colmatage des interstices (notamment entre composants 10 ou 11 et surface du circuit imprimé 50) ; pour former une surface sensiblement uniforme facilitant le dépôt ~ de la couche suivante et autorisant pour cette dernière, . une épaisseur très faible sans risque de craquelures. A cet effet, cette première couche a de préférence une épaisseur relativement importante (typiquement quelques dizaines de microns) .
L'étape suivante (24 sur la figure 2) consiste à
déposer sur sensiblement l'ensemble de la couèhe 30 une deuxième couche, repérée 4U, d'un matériau minéral hermétique.
Cette couche peut être constituée typiquement par un composé
métallique et peut être très fine (typiquement quelques microns) grâce à la présence de la première couche. Le prix de revient du dépôt d'une couche telle que 40 étant plus élevé que celui de la couche 30, ceci constitue un avantage. A titre d'exemple, un oxyde métallique (d'aluminium, de silicium, de zirconium, de titane ou d'étain par exemple) ou un nitrure métallique (nitrure 3p de slllcium par exemple) conviennent. Cette couche peut être obtenue soit par dépôt direct du composé métallique, soit par dépôt du métal qui est ensuite oxydé et/ou nitruré, par tout .
moyen connu. Par ailleurs, dans le cas oû le matériau choisi pour réaliser la couche 40 est conducteur de l'électricité, le i ' ~ ~' WO 92/03902 PCT/F1t91 /00688 ~ > ~, a- ~'7""~ ev ,~, ~,.,.:a J ~
matériau de la couche 30 devra en outre âtre isolant électriquement.
Dans une variante de réalisation (non représentée), on dépose, sur la couche minérale 40, une troisième couche de protection mécanique : en effet, si la couche 40 est très mince, il peut être préférable de la protéger contre les chocs ou les rayures. A titre d'exemple, cette troisième couche peut âtre constituée par une couche mince (typiquement de 5 à 10 Etm environ) de PARYLENE.
Selon une autre variante, on dépose, toujours sur la couche 40, une troisième couche d'un matériau organique tel que le PARYLENE, puis une quatrième couche de matériau minéral tel que celui constituant la couche 40 (Si02 par exemple) ; les deuxième-quatrième couches forment alors une structure de type sandwich qui présente une tenue mécanique renforcée.
Il est à noter que la présence de la première couche 30 sous la couche 40 permet de plus de dégager facilement en tant que besoin les parties ainsi recouvertes et qui ne devraient pas l'être, tels que éléments réglables ou , commutateurs. En outre, elle permet, par usinage local aw laser par exemple, de réaliser des trous ponctuels permettant l'application d'une pointe de test, sans compromettre l'étanchéité de l'ensemble de la carte.
' Le procédé décrit ci-dessus est utilisable de la mëme manière pour réaliser l'herméticité d' in boîtier seul, non monté
sur une carte de circuit imprimé : seule l'étape 22 de la figure 2 est alors supprimée.
L'in'térêt en est notamment la réparation d'une carte :
dans ce cas, le ou les boîtiers hors service peuvent ëtre remplacés par des boîtiers en plastique par exemple, recouverts des deux couches décrites précédemment avant leur montage sur la carte.
WO 92/03902 PCT/FR91 /00~ . ~:
~~~~~..srJ ~.J~~
Le procédé selon l'invention est, de la même manière, applicable également pour réaliser la protection hermétique d'un composant individuel, monté ou non sur une carte de circuit imprimé. Dans le deuxième cas, les étapes 21 et 22 de la figure 2 sont supprimées et le composant est directement enrobé des deux couches visées aux étapes 23 et 24, respectivement. Dans le premier cas, l'étape 21 de la figure 2 est supprimée : les composants sont montés sur le circuit imprimé puis recouverts des deux couches précédentes, organique puis minérale.
Il apparait ainsi que l'invention permet notamment de réaliser l'herméticité des deux faces de n'importe quel circuit monté sur un circuit imprimé, sans nécessiter de modification de celui-ci, d'implantation ou de matériau notamment. Elle permet également une réparation locale sans destruction de l'hermé- ' ticité du reste du circuit porté par la carte, le ou les composants de remplacement étant également rendus hermétiques par la même méthode. En outre, les couches ainsi déposées étant peu épaisses par rapport à l'épaisseur du circuit lui-même, 2G elles ne forment pas un obstacle à l'évacuation de la chaleur engendrée par le fonctionnement des composants. Enfin, ces différentes couches étant transparentes sous faible épaisseur, les marquages des circuits sont visibles à travers les couches et ll n'est pas nécessaire de les reproduire sur la couche extérieure.
Claims (13)
1. Procédé d'encapsulation hermétique d'au moins un composant électronique, caractérisé par le fait qu'ü comporte :
- une première étape de dépôt sur le composant d'une première couche en un matériau organique, dont l'épaisseur permet de sensiblement planer la surface sur laquelle sera déposée une deuxième couche ;
- une deuxième étape de dépôt de la deuxième couche sur la première couche, en un matériau minéral hermétique.
- une première étape de dépôt sur le composant d'une première couche en un matériau organique, dont l'épaisseur permet de sensiblement planer la surface sur laquelle sera déposée une deuxième couche ;
- une deuxième étape de dépôt de la deuxième couche sur la première couche, en un matériau minéral hermétique.
2. Procédé selon la revendication 1, caractérisé par le fait qu'il comporte en outre, avant la première étape, une première étape supplémentaire d'encapsulation des composants chacun dans un boitier.
3. Procédé selon la revendication 1, caractérisé par le fait qu'il comporte en outre, avant la première étape, une première étape supplémentaire d'encapsulation des composants chacun dans un boitier, puis une deuxième étape supplémentaire de montage des boitiers sur une carte de circuit imprimé et que les première et deuxième couches sont déposées sensiblement sur l'ensemble de la carte et des boitiers.
4. Procédé selon l'une des revendications précédentes, caractérisé par le fait que la première couche est en outre électriquement isolante.
5. Procédé selon l'une des revendications précédentes, caractérisé par le fait que la deuxième couche est un composé
métallique.
métallique.
6. Procédé selon la revendication 5, caractérisé par le fait que la deuxième couche comporte un oxyde et/ou un nitrure métallique.
7. Procédé selon la revendication 6, caractérisé par le fait que la deuxième couche est obtenue par dépôt d'un métal puis oxydation et/ou nitruration du métal.
8. Procédé selon l'une des revendications précédentes, caractérisé par le fait qu'il comporte en outre, après la deuxième étape, une troisième étape de dépôt sur la deuxième couche d'une troisième couche de protection mécanique.
9. Procédé selon l'une des revendications 1 à 7, caractérisé par le fait qu'il comporte en outre, après la deuxième étape, une troisième étape de dépôt sur la deuxième couche d'une troisième couche d'un matériau organique puis d'une quatrième couche d'un matériau minéral.
10. Dispositif d'encapsulation hermétique de composants électroniques, comportant des boîtiers enfermant chacun des composants et une carte de circuit imprimé sur laquelle sont montés les boîtiers, le dispositif étant caractérisé par le fait qu'il comporte en outre :
- une première couche d'un matériau organique, recouvrant sensiblement l'ensemble de la carte et des boîtiers ;
- une deuxièmes couche hermétique d'un matériau minéral, recouvrant la première couche.
- une première couche d'un matériau organique, recouvrant sensiblement l'ensemble de la carte et des boîtiers ;
- une deuxièmes couche hermétique d'un matériau minéral, recouvrant la première couche.
11. Dispositif selon la revendication 10, caractérisé
par le fait que la première couche d'enrobage est constituée de PARYLENE ou de vernis.
par le fait que la première couche d'enrobage est constituée de PARYLENE ou de vernis.
12. Dispositif selon l'une des revendications 10 ou 11, caractérisé par le fait que la deuxième couche d'enrobage comporte un oxyde d'aluminium, de silicium, de zirconium, de titane ou d'étain.
13. Dispositif selon l'une des revendications 10 ou 11, caractérisé par le fait que la deuxième couche d'enrobage comporte du nitrure de silicium.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9010631A FR2666190B1 (fr) | 1990-08-24 | 1990-08-24 | Procede et dispositif d'encapsulation hermetique de composants electroniques. |
| FR90/10631 | 1990-08-24 | ||
| PCT/FR1991/000688 WO1992003902A1 (fr) | 1990-08-24 | 1991-08-23 | Procede et dispositif d'encapsulation hermetique de composants electroniques |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CA2067784A1 CA2067784A1 (fr) | 1992-02-25 |
| CA2067784C true CA2067784C (fr) | 2001-10-23 |
Family
ID=9399835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CA002067784A Expired - Lifetime CA2067784C (fr) | 1990-08-24 | 1991-08-23 | Procede et dispositif d'encapsulation hermetique de composants electroniques |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5461545A (fr) |
| EP (1) | EP0497948B1 (fr) |
| JP (1) | JPH05502142A (fr) |
| CA (1) | CA2067784C (fr) |
| DE (1) | DE69109464T2 (fr) |
| FR (1) | FR2666190B1 (fr) |
| WO (1) | WO1992003902A1 (fr) |
Families Citing this family (83)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2709020B1 (fr) * | 1993-08-13 | 1995-09-08 | Thomson Csf | Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant. |
| TW311267B (fr) * | 1994-04-11 | 1997-07-21 | Raychem Ltd | |
| FR2726151B1 (fr) * | 1994-10-25 | 1996-11-29 | Europ Composants Electron | Procede et dispositif de protection hermetique de circuit electronique |
| US5677511A (en) * | 1995-03-20 | 1997-10-14 | National Semiconductor Corporation | Overmolded PC board with ESD protection and EMI suppression |
| US5600181A (en) * | 1995-05-24 | 1997-02-04 | Lockheed Martin Corporation | Hermetically sealed high density multi-chip package |
| FR2737835B1 (fr) * | 1995-08-09 | 1997-10-17 | Matra Defense | Circuit electronique a micro-composants encapsule et procede de demontage d'un tel circuit |
| US5879808A (en) | 1995-10-27 | 1999-03-09 | Alpha Metals, Inc. | Parylene polymer layers |
| US6137125A (en) * | 1995-12-21 | 2000-10-24 | The Whitaker Corporation | Two layer hermetic-like coating for on-wafer encapsulatuon of GaAs MMIC's having flip-chip bonding capabilities |
| US5914508A (en) * | 1995-12-21 | 1999-06-22 | The Whitaker Corporation | Two layer hermetic-like coating process for on-wafer encapsulation of GaAs MMIC's |
| US5694300A (en) * | 1996-04-01 | 1997-12-02 | Northrop Grumman Corporation | Electromagnetically channelized microwave integrated circuit |
| US5689878A (en) * | 1996-04-17 | 1997-11-25 | Lucent Technologies Inc. | Method for protecting electronic circuit components |
| EP0914758B1 (fr) * | 1997-04-25 | 2004-10-27 | Koninklijke Philips Electronics N.V. | Procede pour fabriquer des composants electriques, electroniques ou electromecaniques enveloppes et de petites dimensions |
| US6458512B1 (en) * | 1998-10-13 | 2002-10-01 | 3M Innovative Properties Company | Oxynitride encapsulated electroluminescent phosphor particles |
| US6936531B2 (en) * | 1998-12-21 | 2005-08-30 | Megic Corporation | Process of fabricating a chip structure |
| US6495442B1 (en) * | 2000-10-18 | 2002-12-17 | Magic Corporation | Post passivation interconnection schemes on top of the IC chips |
| US6623861B2 (en) | 2001-04-16 | 2003-09-23 | Battelle Memorial Institute | Multilayer plastic substrates |
| US6548912B1 (en) * | 1999-10-25 | 2003-04-15 | Battelle Memorial Institute | Semicoductor passivation using barrier coatings |
| US7198832B2 (en) * | 1999-10-25 | 2007-04-03 | Vitex Systems, Inc. | Method for edge sealing barrier films |
| US20100330748A1 (en) | 1999-10-25 | 2010-12-30 | Xi Chu | Method of encapsulating an environmentally sensitive device |
| US6866901B2 (en) | 1999-10-25 | 2005-03-15 | Vitex Systems, Inc. | Method for edge sealing barrier films |
| US6413645B1 (en) | 2000-04-20 | 2002-07-02 | Battelle Memorial Institute | Ultrabarrier substrates |
| FR2802706B1 (fr) * | 1999-12-15 | 2002-03-01 | 3D Plus Sa | Procede et dispositif d'interconnexion en trois dimensions de composants electroniques |
| US6304232B1 (en) | 2000-02-24 | 2001-10-16 | The Goodyear Tire & Rubber Company | Circuit module |
| JP3903701B2 (ja) * | 2000-08-17 | 2007-04-11 | 松下電器産業株式会社 | 多層回路基板とその製造方法 |
| DE10114897A1 (de) * | 2001-03-26 | 2002-10-24 | Infineon Technologies Ag | Elektronisches Bauteil |
| US6604281B2 (en) * | 2001-07-11 | 2003-08-12 | Power Mate Technology Co., Ltd. | Circuit board packaging process for preventing electromagnetic interference |
| FR2832136B1 (fr) * | 2001-11-09 | 2005-02-18 | 3D Plus Sa | Dispositif d'encapsulation hermetique de composant devant etre protege de toute contrainte |
| US7932603B2 (en) * | 2001-12-13 | 2011-04-26 | Megica Corporation | Chip structure and process for forming the same |
| US6798073B2 (en) * | 2001-12-13 | 2004-09-28 | Megic Corporation | Chip structure and process for forming the same |
| US8808457B2 (en) | 2002-04-15 | 2014-08-19 | Samsung Display Co., Ltd. | Apparatus for depositing a multilayer coating on discrete sheets |
| US8900366B2 (en) | 2002-04-15 | 2014-12-02 | Samsung Display Co., Ltd. | Apparatus for depositing a multilayer coating on discrete sheets |
| JP4178880B2 (ja) * | 2002-08-29 | 2008-11-12 | 松下電器産業株式会社 | モジュール部品 |
| DE10300958A1 (de) * | 2003-01-13 | 2004-07-22 | Epcos Ag | Modul mit Verkapselung |
| US7648925B2 (en) | 2003-04-11 | 2010-01-19 | Vitex Systems, Inc. | Multilayer barrier stacks and methods of making multilayer barrier stacks |
| US7510913B2 (en) | 2003-04-11 | 2009-03-31 | Vitex Systems, Inc. | Method of making an encapsulated plasma sensitive device |
| US6916994B2 (en) * | 2003-05-14 | 2005-07-12 | Visteon Global Technologies, Inc. | Conformal sealing film |
| AU2004302871A1 (en) * | 2003-09-01 | 2005-03-17 | Siemens Aktiengesellschaft | Protection device for electronic components |
| FR2875672B1 (fr) * | 2004-09-21 | 2007-05-11 | 3D Plus Sa Sa | Dispositif electronique avec repartiteur de chaleur integre |
| FR2884049B1 (fr) * | 2005-04-01 | 2007-06-22 | 3D Plus Sa Sa | Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion |
| US7767498B2 (en) | 2005-08-25 | 2010-08-03 | Vitex Systems, Inc. | Encapsulated devices and method of making |
| TWI266597B (en) * | 2005-09-27 | 2006-11-11 | Delta Electronics Inc | Electronic apparatus capable of dissipating heat uniformly |
| FR2894070B1 (fr) * | 2005-11-30 | 2008-04-11 | 3D Plus Sa Sa | Module electronique 3d |
| FR2895568B1 (fr) * | 2005-12-23 | 2008-02-08 | 3D Plus Sa Sa | Procede de fabrication collective de modules electroniques 3d |
| US20070235214A1 (en) * | 2006-03-30 | 2007-10-11 | Hall Stephen H | Moisture resistant printed circuit board |
| FR2905198B1 (fr) * | 2006-08-22 | 2008-10-17 | 3D Plus Sa Sa | Procede de fabrication collective de modules electroniques 3d |
| US8088502B2 (en) * | 2006-09-20 | 2012-01-03 | Battelle Memorial Institute | Nanostructured thin film optical coatings |
| FR2911995B1 (fr) * | 2007-01-30 | 2009-03-06 | 3D Plus Sa Sa | Procede d'interconnexion de tranches electroniques |
| US7939932B2 (en) * | 2007-06-20 | 2011-05-10 | Analog Devices, Inc. | Packaged chip devices with atomic layer deposition protective films |
| FR2923081B1 (fr) * | 2007-10-26 | 2009-12-11 | 3D Plus | Procede d'interconnexion verticale de modules electroniques 3d par des vias. |
| EP2187439A1 (fr) * | 2007-12-28 | 2010-05-19 | Ibiden Co., Ltd. | Interposeur et procédé de fabrication d'interposeur |
| WO2009084300A1 (fr) | 2007-12-28 | 2009-07-09 | Ibiden Co., Ltd. | Interposeur et procédé de fabrication de l'interposeur |
| JP5197175B2 (ja) * | 2008-06-16 | 2013-05-15 | キヤノン株式会社 | インクジェット記録ヘッドおよびその製造方法 |
| EP2161974A1 (fr) * | 2008-09-09 | 2010-03-10 | Hegutechnik v. Gutwald KG | Revêtement EMV bi-fonctionnel |
| FR2940521B1 (fr) | 2008-12-19 | 2011-11-11 | 3D Plus | Procede de fabrication collective de modules electroniques pour montage en surface |
| US9184410B2 (en) | 2008-12-22 | 2015-11-10 | Samsung Display Co., Ltd. | Encapsulated white OLEDs having enhanced optical output |
| US9337446B2 (en) | 2008-12-22 | 2016-05-10 | Samsung Display Co., Ltd. | Encapsulated RGB OLEDs having enhanced optical output |
| FR2943176B1 (fr) | 2009-03-10 | 2011-08-05 | 3D Plus | Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee |
| JP5252378B2 (ja) * | 2009-03-26 | 2013-07-31 | ヤマハ株式会社 | ミキサ装置のウィンドウ制御方法、ミキサ装置、およびミキサ装置のウィンドウ制御プログラム |
| JP5501174B2 (ja) * | 2009-09-17 | 2014-05-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8590338B2 (en) | 2009-12-31 | 2013-11-26 | Samsung Mobile Display Co., Ltd. | Evaporator with internal restriction |
| US8654537B2 (en) * | 2010-12-01 | 2014-02-18 | Apple Inc. | Printed circuit board with integral radio-frequency shields |
| US8279625B2 (en) | 2010-12-14 | 2012-10-02 | Apple Inc. | Printed circuit board radio-frequency shielding structures |
| WO2011137756A2 (fr) * | 2011-05-06 | 2011-11-10 | 华为终端有限公司 | Matériau composite et dispositif électronique |
| US9179538B2 (en) | 2011-06-09 | 2015-11-03 | Apple Inc. | Electromagnetic shielding structures for selectively shielding components on a substrate |
| JP5693515B2 (ja) * | 2012-01-10 | 2015-04-01 | エイチズィーオー・インコーポレーテッド | 内部耐水性被覆を備える電子デバイス |
| TWI484897B (zh) * | 2012-01-20 | 2015-05-11 | Lite On Technology Corp | 散熱結構與具有此散熱結構的電子裝置 |
| US9620430B2 (en) | 2012-01-23 | 2017-04-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sawing underfill in packaging processes |
| JP6637896B2 (ja) * | 2014-03-04 | 2020-01-29 | エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． | 電子デバイス用の可撓性を有するマルチパート封止ハウジングを備えるコンフォーマルなｉｃデバイス |
| US9913412B2 (en) | 2014-03-18 | 2018-03-06 | Apple Inc. | Shielding structures for system-in-package assemblies in portable electronic devices |
| US9949359B2 (en) | 2014-03-18 | 2018-04-17 | Apple Inc. | Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices |
| JP2015220241A (ja) * | 2014-05-14 | 2015-12-07 | 株式会社村田製作所 | 電子部品モジュール |
| US9820373B2 (en) | 2014-06-26 | 2017-11-14 | Apple Inc. | Thermal solutions for system-in-package assemblies in portable electronic devices |
| US9814142B1 (en) * | 2015-06-24 | 2017-11-07 | Automated Assembly Corporation | Electronic devices wire bonded to substrate through an adhesive layer and method of making the same |
| FR3061404B1 (fr) | 2016-12-27 | 2022-09-23 | Packaging Sip | Procede de fabrication collective de modules electroniques hermetiques |
| US9901016B1 (en) * | 2017-04-14 | 2018-02-20 | Kinsus Interconnect Technology Corp. | Electromagnetic-interference shielding device |
| US10399256B1 (en) * | 2018-04-17 | 2019-09-03 | Goodrich Corporation | Sealed circuit card assembly |
| US10834825B1 (en) | 2019-05-08 | 2020-11-10 | Raytheon Company | Hermetic chip on board |
| US11197376B2 (en) * | 2019-10-10 | 2021-12-07 | The Boeing Company | Method of forming a low loss electronics assembly |
| FR3114643B1 (fr) | 2020-09-25 | 2022-09-09 | Nexter Munitions | Fusee electronique pour projectile |
| DE102020133099A1 (de) | 2020-12-11 | 2022-06-15 | Zf Cv Systems Global Gmbh | Leiterplatte für elektronische Schaltungen |
| DE102020133098A1 (de) | 2020-12-11 | 2022-06-15 | Zf Cv Systems Europe Bv | Elektronisches Steuergerät eines Fahrzeugs |
| US20230269866A1 (en) * | 2022-02-24 | 2023-08-24 | Advanced Semiconductor Engineering, Inc. | Electronic device |
| JP7460013B1 (ja) | 2023-11-30 | 2024-04-02 | ａｒｔｉｅｎｃｅ株式会社 | 電子部品搭載基板及び電子機器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB956001A (en) * | 1960-08-17 | 1964-04-22 | Reyrolle A & Co Ltd | Improvements relating to the encapsulation of electrical components |
| US4063349A (en) * | 1976-12-02 | 1977-12-20 | Honeywell Information Systems Inc. | Method of protecting micropackages from their environment |
| US4300184A (en) * | 1979-07-11 | 1981-11-10 | Johnson Controls, Inc. | Conformal coating for electrical circuit assemblies |
| JPS60160145A (ja) * | 1984-01-30 | 1985-08-21 | Mitsubishi Electric Corp | 混成集積回路のパツケ−ジング |
| EP0308676A3 (fr) * | 1987-09-25 | 1990-01-10 | Siemens Aktiengesellschaft | Enrobage sans contrainte pour composants électriques et électroniques, notamment pour circuits hybrides |
| JPH0278299A (ja) * | 1988-09-14 | 1990-03-19 | Hitachi Ltd | 電子部品塔載基板 |
| JP2505868B2 (ja) * | 1988-10-15 | 1996-06-12 | 富士通株式会社 | 半導体装置 |
-
1990
- 1990-08-24 FR FR9010631A patent/FR2666190B1/fr not_active Expired - Fee Related
-
1991
- 1991-08-23 EP EP91914937A patent/EP0497948B1/fr not_active Expired - Lifetime
- 1991-08-23 WO PCT/FR1991/000688 patent/WO1992003902A1/fr active IP Right Grant
- 1991-08-23 CA CA002067784A patent/CA2067784C/fr not_active Expired - Lifetime
- 1991-08-23 JP JP3514366A patent/JPH05502142A/ja active Pending
- 1991-08-23 DE DE69109464T patent/DE69109464T2/de not_active Expired - Lifetime
-
1994
- 1994-09-13 US US08/305,424 patent/US5461545A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA2067784A1 (fr) | 1992-02-25 |
| FR2666190B1 (fr) | 1996-07-12 |
| EP0497948B1 (fr) | 1995-05-03 |
| EP0497948A1 (fr) | 1992-08-12 |
| DE69109464T2 (de) | 1995-09-14 |
| JPH05502142A (ja) | 1993-04-15 |
| DE69109464D1 (de) | 1995-06-08 |
| US5461545A (en) | 1995-10-24 |
| FR2666190A1 (fr) | 1992-02-28 |
| WO1992003902A1 (fr) | 1992-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2067784C (fr) | Procede et dispositif d'encapsulation hermetique de composants electroniques | |
| EP0638933B1 (fr) | Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant | |
| EP2345097B1 (fr) | Procede d'encapsulation d'un dispositif optoelectronique organique | |
| EP3571716B1 (fr) | Procede de fabrication d'un module electronique de puissance par fabrication additive, substrat et module associes | |
| FR2704690A1 (fr) | Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions. | |
| EP0113273B1 (fr) | Boîtier d'encapsulation pour semiconducteur de puissance, à isolement entrée-sortie amélioré | |
| FR2525815A1 (fr) | Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs | |
| FR2688629A1 (fr) | Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices. | |
| FR2940588A1 (fr) | Ensemble multicomposant blinde a montage en surface | |
| EP3203511B1 (fr) | Procede de protection contre l'humidite d'un dispositif electronique hybride | |
| EP3157057B1 (fr) | Boitier pour composants microélectroniques | |
| EP3343604A1 (fr) | Modules électroniques hermétiques | |
| FR2513032A1 (fr) | Dispositif de protection integre contre les surtensions d'un circuit electronique, et circuit electronique protege par ce dispositif | |
| EP2782156B1 (fr) | Procédé d'encapsulation et dispositif associé | |
| CA2054912A1 (fr) | Methode de protection de composants electroniques d'un circuit contre les radiations et dispositif utilisant cette methode | |
| FR3011326A1 (fr) | Circuit imprime flexible a faible emissivite | |
| EP0481846A1 (fr) | Procédé d'assemblage d'un capot métallique sur un substrat portant un circuit intégré | |
| EP0374007B1 (fr) | Dispositif d'encapsulation hermétique pour composants électroniques | |
| CA2161302A1 (fr) | Procede et dispositif de protection hermetique de circuit electronique | |
| FR3053528A1 (fr) | Dispositif electronique ayant une banque integree de composants passifs | |
| FR2562750A1 (fr) | Methode et appareil pour reduire au minimum le bruit parasite dans des composants electroniques de precision | |
| FR3016238A1 (fr) | Module photovoltaique a concentration a isolation par couche d'oxyde | |
| FR2723258A1 (fr) | Dispositif d'encapsulation de composant micro-electronique | |
| WO1999029148A1 (fr) | Procede de montage en surface d'un boitier hyperfrequence sur un circuit imprime et boitier et circuit imprime pour la mise en oeuvre du procede | |
| FR2685159A1 (fr) | Procede de fabrication de circuits electroniques a micro-composants nus et circuit encapsule realisable par ce procede. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EEER | Examination request | ||
| MKEX | Expiry |