CN100345284C - 利用反向自对准过程制造双ono式sonos存储器的方法 - Google Patents
利用反向自对准过程制造双ono式sonos存储器的方法 Download PDFInfo
- Publication number
- CN100345284C CN100345284C CNB2004100320006A CN200410032000A CN100345284C CN 100345284 C CN100345284 C CN 100345284C CN B2004100320006 A CNB2004100320006 A CN B2004100320006A CN 200410032000 A CN200410032000 A CN 200410032000A CN 100345284 C CN100345284 C CN 100345284C
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide
- conductive layer
- conductive
- dielectric layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 149
- 230000008569 process Effects 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000003860 storage Methods 0.000 title description 9
- 125000006850 spacer group Chemical group 0.000 claims abstract description 157
- 239000011248 coating agent Substances 0.000 claims description 116
- 238000000576 coating method Methods 0.000 claims description 116
- 238000005530 etching Methods 0.000 claims description 90
- 239000000758 substrate Substances 0.000 claims description 58
- 238000009792 diffusion process Methods 0.000 claims description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 44
- 229910052710 silicon Inorganic materials 0.000 claims description 43
- 239000010703 silicon Substances 0.000 claims description 43
- 150000002500 ions Chemical class 0.000 claims description 37
- 239000000203 mixture Substances 0.000 claims description 36
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 26
- 229910021332 silicide Inorganic materials 0.000 claims description 22
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 22
- 238000005229 chemical vapour deposition Methods 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 16
- 238000007254 oxidation reaction Methods 0.000 claims description 16
- 239000011810 insulating material Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 8
- 230000000694 effects Effects 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 238000005260 corrosion Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 230000015654 memory Effects 0.000 abstract description 50
- 239000006185 dispersion Substances 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 41
- 238000009826 distribution Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000005192 partition Methods 0.000 description 7
- 230000014759 maintenance of location Effects 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
Abstract
一种利用反向自对准过程制造双ONO形式的SONOS存储器的方法，其中，在栅极下面形成一ONO电介质层，并且不论光刻极限如何，利用反向自对准过程，将该ONO电介质层实际上分开为两个部分。为了容易进行反向自对准，采用用于确定ONO电介质层的宽度的缓冲层和隔片。这样，可以适当地调整在编程和擦试过程中，俘获的电荷的分散，从而改善SONOS的特性，本发明可以防止在编程和擦试操作后，随着时间变化电荷的再分布。
Description
技术领域
本发明涉及半导体存储器装置的制造方法。更具体地说，本发明涉及利用反向自对准过程，制造可起带有不对称编程的二位操作存储器装置功能的双ONO式SONOS存储器装置的方法。
背景技术
近年来，非易失半导体存储器装置已经在各种应用场合使用。非易失半导体存储器装置不但可以用电气方法擦去数据和为数据编程，而且可以在电源中断过程中保留数据。非易失半导体存储器装置的一例子为闪存存储器单元(flash memory cell)。
通常，已经开发并大量生产浮置栅极和控制栅极堆叠的堆叠栅极式瞬时存储器。浮置栅极用于给电荷编程，而控制栅极则用于控制浮置栅极。
当存储器装置的容量较大，和形成复杂的电路所需要的栅极组数目增加时，形成亚线宽为0.10微米(μm)的精细圆形的技术成为不可缺少的。虽然，通常的堆叠栅极式非易失存储器单元总是按比例缩小的，但形成超精细装置的光刻和蚀刻过程快要达到技术极限了。即：除了尺寸规模(scale)的问题以外，在浮置栅极和控制栅极堆叠的结构上作图形，由于台阶之间的差别大或纵横尺寸比大而变得复杂。
另一方面，为了开发单栅极结构(例如MOSFETS)，对于带有俘获电荷的SONOS(或MONOS)非易失存储器单元的研究已取得进展。
图1表示典型的SONOS存储器单元的示意性横截面图。
参见图1可看出，为了形成SONOS(或MONOS)单元，在半导体基片10(例如P-Si基片)上形成源极和漏极15，然后依次在半导体基片10上形成氧化物-氮化物-氧化物(ONO)电介质层20和栅极30。SONOS单元利用ONO电介质层20代替晶体管的栅极氧化物层。在SONOS单元中，用于编程电荷的浮置栅极被ONO电介质层20代替。这样，电子或空穴注入夹在包括在ONO电介质层20中的薄的氧化硅层21和25之间的氮化硅层23中。
由于ONO电介质层20的厚度约为10～20nm，台阶差不是很大。因此，在允许的光刻极限内缩小SONS单元的比例较容易。另外，还可以省去许多与浮置栅极有关的附加过程，因此可使整个制造过程简单。
同时，几年来，一些制造商采用SONOS存储器来得到高度集成的非易失存储器装置。这些制造商建议，并试图制造不需浮置栅极、而使用不对称编程的2位SONOS存储器。
图2为表示当在存储器装置中，将电压VDS从漏极加在源极上时，一般的2位存储器装置的操作的示意图。
从图2可看出，二位存储器技术可使二位存储器装置的集成度，为通常的具有相同面积的堆叠-栅极式的瞬时装置的二倍。二位存储器的操作包括：(i)通过将高电压加在控制栅极30和晶体管的源极与漏极多个连接处15中的一连接处上，即通过使用通道热电子注入(CHEI)法，将电子向前注入位于栅极30的一边缘上的氮化硅层23的一部分中；(ii)通过将电压加在栅极30和另一源极和漏极上，反向读取数据。
擦抹操作包括将高电压加在漏极连接处(或称漏极结，drain junction)15，和使栅极30和基片10块体接地。这样，在栅极30和连接处15之间的重叠区域中，使用边对边挖隧道(BtBT)方法，可使氮化硅层23中的编程电子与空穴综合起来。
在不对称的电荷俘获操作中，当栅极的线宽较大时，编程的俘获器之间的空间间隔足够大，不会在二位操作中产生严重的问题。然而，当栅极30的线宽减小至大约0.1微米或更小时，二位存储器的特性可能变坏。这是因为由CHEI法俘获在ONO电介质层20中的电荷具有随着操作时间增大的一定程度的分散。
图3A表示在典型的SONOS中，电荷的空间分布图，该电荷是在存储器编程后，注入氮化硅层23中的。图3A表示在一新鲜单元和一已经编程的单元中，漏极电流随栅极电压的变化。图3B表示由注入电荷随操作时间(t)的再分布引起的，一般的SONOS的保持特性。
在典型的SONOS中，在用CHEI编程时，电荷注入氮化硅层中。电荷分布图形是利用图3A所示的仿真模型得到的。即：在新鲜单元和编程单元的每一单元中，电荷分布是通过仿真拟合得到的。参见图3B可看出，由于注入电荷随着时间(t)变化而再分布，因此电荷的保持特性恶化。分布中心的衰变率N(t)可用图3B所示的式子表示。从图3B可看出，当时间t变至t’时，分布图形的高度减小，形成一定程度的分散。
在SONOS中，如果在编程后电荷散布，和在重复编程和擦抹中，中心通道区域中的编程的电荷不完全被擦抹掉，则残余的电荷可以积聚在通道区域上。积聚的电荷可以使SONOS的寿命降低。同样，在空穴电荷编程后，积聚的空穴可使装置的寿命变坏。
图4A和4B为表示一般SONOS的寿命的图形。图4A和4B表示单元的阈值电压随编程和擦抹循环的次数的变化。
在图4A中，开始，基片块体和SONOS单元的源极接地。在重复编程和擦抹后，寿命曲线如图4A所示。这里，编程是这样进行的：分别将11V和6V的电压加在栅极和漏极上100微秒(μs)。擦抹是分别将0V，10V，10V和0V的电压分别加在栅极、漏极、源极和基片块体上100微秒(μs)来进行的。标号41表示该单元接通的情况，标号45表示该单元断开的情况。
在图4B中，只是擦抹条件与图4A的情况有改变。即：擦抹是通过分别将0V，10V，4V和0V电压加在栅极、漏极、源极和基片块体上来进行的。这里，在源极和漏极之间形成电场，使得由边对边挖隧道(BtBT)法形成的空穴可以有效地注入中心通道区域中。标号43表示该单元接通的情况，标号47表示该单元断开的情况。
根据结果可以推断出，在中心通道区域中，存在一定电平的电子分散的尾部。虽然，通过优化过程条件或相应地控制驱动电压，可以最小地调整ONO电介质层中的电子或空穴的分布，但越来越短的栅极长度不能再保证二位的特性。
发明内容
考虑到减少或避免先前技术的缺点和问题，本发明提供了一种利用通道热电子注入法(CHEI)制造二位SONOS存储器的方法，利用该方法，在亚100纳米(nm)规范中，可以在编程和擦抹过程中，相应地调整ONO电介质层上的电荷分布。
根据本发明的一方面，提供了一种制造SONOS存储器的方法，在该存储器中，放置在栅极下面的ONO电介质层实际上互相隔开，形成一精确地对称的结构。
根据本发明的一实施例，提供了一种制造SONOS存储器的方法，它包括下列步骤：在基片上形成一氧化硅-氮化硅-氧化硅(ONO)电介质层；在ONO电介质层上形成一缓冲层，该缓冲层具有露出ONO电介质层的表面一部分的一沟槽；在该沟槽的内壁上形成第一导电隔片；利用第一导电隔片作为蚀刻掩模，通过有选择地除去ONO电介质层的露出部分，将ONO电介质层分开成两个部分；在由分开ONO电介质层形成的露出基片上形成栅极电介质层，该栅极电介质层在分开的ONO电介质层的露出的侧壁，和沟槽内的第一导电隔片，及缓冲层的顶面上延伸；在栅极电介质层上形成第二导电层，以充满沟槽内壁之间的间隙；除去由第二导电层露出的栅极电介质层；利用第一导电隔片作为蚀刻掩模，除去缓冲层；和利用第一导电隔片作为蚀刻掩模，通过有选择地除去由除去缓冲层露出的每一隔开的ONO电介质层的一部分，在两个分开的ONO电介质层上构图。
根据本发明的特点，利用热氧化或化学气相沉积，形成由氧化硅制成的栅极电介质层。
根据本发明的另一特点，形成第二导电层包括：在栅极电介质层上沉积第二导电层，以完全充满沟槽的内壁之间的间隙；和利用回蚀刻过程或化学机械抛光，或二者，通过蚀刻第二导电层，露出在缓冲层上延伸的栅极电介质层的一部分。
根据本发明的另一特点，进行第二导电层的蚀刻，直至第二导电层的顶面高度，比第一导电隔片的顶面高度低为止。
根据本发明的又一特点，它还包括：通过将杂质离子注入由在两个分开的ONO电介质层上构图而露出的沟槽外面的基片的一部分中，而形成第一扩散层；在构图的两个分开的ONO电介质层的露出的侧壁和第一导电隔片上，形成第二绝缘隔片；和通过利用第二绝缘隔片作为离子注入掩模，将杂质离子注入第一扩散层中，而形成第二扩散层。
根据本发明的又一特点，利用化学气相沉积或热氧化，形成由氧化硅或氮化硅制成的第二绝缘隔片。
根据本发明的另一特点，制造SONOS存储器的方法还包括下列步骤：进行硅化过程，以便有选择地形成在第一导电隔片上的第一硅化物层和第二导电层，用于使第一导电隔片与第二导电层连接；并且有选择地形成在第二扩散层上的第二硅化物层。
根据本发明的又一特点，第一导电隔片和第二导电层由导电的硅制成。
根据本发明的另一实施例，一种制造SONOS存储器的方法，该方法包括：在基片上形成一氧化硅-氮化硅-氧化硅(ONO)电介质层；在ONO电介质层上形成第一导电层；在第一导电层上形成缓冲层，该缓冲层具有露出第一导电层的表面的一部分的一沟槽；在该沟槽的内壁上形成第一绝缘隔片；通过利用第一绝缘隔片作为蚀刻掩模，依次除去第一导电层的露出部分和放在其下面的ONO电介质层，将第一导电层和放在下面的ONO电介质层分开成两个部分；在由分开ONO电介质层产生的露出基片上，形成栅极电介质层；该栅极电介质层在分开的第一导电层的露出侧壁和在下面的ONO电介质层与该沟槽内的第一绝缘隔片，以及缓冲层的顶面上延伸；在栅极电介质层上形成第二导电层，以充满沟槽内壁之间的间隙；除去由第二导电层露出的栅极电介质层；利用第一绝缘隔片作为蚀刻掩模，除去缓冲层；和通过利用第一绝缘隔片作为蚀刻掩模，依次和有选择地除去由除去缓冲层露出的每一第一导电层的一部分，和放在其下面的每一分开的ONO电介质层的一部分，而在两个分开的第一导电层和其下面的ONO电介质层上构图。
根据本发明的一特点，栅极电介质层在第一绝缘隔片上延伸，直至第一绝缘隔片与第二导电层绝缘，使第二导电层和两个分开的与构图的第一导电层起独立的栅极作用为止。
根据本发明的另一特点，形成第二导电层包括：将第二导电层沉积在栅极电介质层上，以完全充满该沟槽的内壁之间的间隙；和通过使用回蚀刻过程或化学机械抛光，或二者，蚀刻第二导电层，露出在缓冲层上延伸的栅极电介质层的一部分。
根据本发明的另一特点，进行第二导电层的蚀刻，直至第二导电层的顶面高度，比第一绝缘隔片的顶面高度低为止。
根据本发明的又一特点，制造SONOS存储器的方法还包括下列步骤：它还包括：通过将杂质离子注入由在两个分开的第一导电层和放在下面的ONO电介质层上构图而露出的沟槽外面的基片的一部分中，而形成第一扩散层；在构图的两个分开的ONO电介质层的露出的侧壁上，形成第二绝缘隔片；该第二绝缘隔片在第一导电层和第一绝缘隔片的露出侧壁上延伸；和通过利用第二绝缘隔片作为离子注入掩模，将杂质离子注入第一扩散层中而形成第二扩散层。
根据本发明的另一特点，制造SONOS存储器的方法还包括下列步骤：它还包括：进行硅化过程，以便有选择地在第二导电层上形成第一硅化物层，和在第二扩散层上有选择地形成第二硅化物层。
根据本发明的又一特点，制造SONOS存储器的方法还包括下列步骤：它还包括：在除去由第二导电层露出的栅极电介质层以前，在第二导电层上形成盖顶的绝缘层；和在进行硅化过程以前，除去该盖顶的绝缘层。
根据本发明的又一特点，第一导电层和第二导电层由导电的硅制成。
根据本发明的另一特点，该盖顶绝缘层是通过将由导电的硅制成的第二导电层的顶面氧化至预先确定的深度而形成的。
根据本发明的再一特点，第一绝缘隔片由相对于缓冲层具有蚀刻选择性的材料制成。
根据本发明的又一实施例，提供了一种制造SONOS存储器的方法，该方法包括：在基片上形成一氧化硅-氮化硅-氧化硅(ONO)电介质层；在ONO电介质层上形成一缓冲层，该缓冲层具有露出ONO电介质层的表面一部分的一沟槽；在该沟槽的内壁上形成第一绝缘隔片；利用第一绝缘隔片作为蚀刻掩模，通过有选择地除去ONO电介质层的露出部分，将ONO电介质层分开成两个部分；有选择地除去第一绝缘隔片；通过有选择地除去由除去第一绝缘隔片露出的分开的ONO电介质层的一部分上的上部氧化硅层，而露出氧化硅层的一部分；在由分开ONO电介质层露出的基片上形成栅极电介质层，该栅极电介质层在氮化硅层和缓冲层上延伸；在栅极电介质层上形成导电层，以充满沟槽内壁之间的间隙；除去由导电层露出的栅极电介质层的一部分；利用导电层作为蚀刻掩模，除去缓冲层；和通过利用导电层作为蚀刻掩模，有选择地除去由除去缓冲层露出的ONO电介质层的一部分，而在两个分开的ONO电介质层上构图。
根据本发明的一特点，第一绝缘隔片为由不是缓冲层的绝缘材料或光致抗蚀剂材料制成的牺牲层。
根据本发明的另一特点，制造SONOS存储器的方法还包括下列步骤：它还包括：通过将杂质离子注入由在两个分开的ONO电介质层上作图形而露出的沟槽外面的基片的一部分中，而形成第一扩散层；在构图的两个分开的ONO电介质层的露出的侧壁上，形成第二绝缘隔片，该第二绝缘隔片在包围第一导电层的栅极电介质层的露出侧壁上延伸；和通过利用第二绝缘隔片作为离子注入掩模，将杂质离子注入第一扩散层中而形成第二扩散层。
根据本发明的又一特点，利用热氧化或CVD形成由氧化硅制成的栅极电介质层。
根据本发明的再一特点，导电层由导电的硅制成。
根据本发明的另一特点，形成导电层包括：将导电层沉积在栅极电介质层上，以完全充满该沟槽的内壁之间的间隙；和通过使用回蚀刻过程或化学机械抛光，或二者，蚀刻导电层，露出在缓冲层上延伸的栅极电介质层的一部分。
根据本发明的又一实施例，提供了一种制造SONOS存储器的方法，该方法包括：在基片上形成第一缓冲层；在第一缓冲层上形成第二缓冲层，该第二缓冲层相对于第一缓冲层具有蚀刻选择性，并包括露出第一缓冲层的表面的一部分的沟槽；除去在沟槽底部上的第一缓冲层的一部分，直至位于下面的基片露出为止；在露出的基片表面和沟槽的内壁上，形成氧化硅-氮化硅-氧化硅(ONO)电介质层；在沟槽内壁上形成的ONO电介质层上形成第一导电隔片；通过利用第一导电隔片作为蚀刻掩模，有选择地除去ONO电介质层，将ONO电介质层分开成两个部分，直至放在下面的基片露出为止；在由分开ONO电介质层产生的露出基片上，形成栅极电介质层，该栅极电介质层在第一导电隔片的露出侧壁上和第二缓冲层的顶面上延伸；在栅极电介质层上形成第二导电层，以充满沟槽两个侧壁之间的间隙；除去由第二导电层露出的栅极电介质层；利用第一导电隔片作为蚀刻掩模，除去第二缓冲层；和通过利用第一导电隔片作为蚀刻掩模，有选择地除去由除去缓冲层露出的电介质层的一部分，在两个分开的电介质层上构图。
根据本发明的一特点，形成第二导电层包括：将第二导电层沉积在栅极电介质层上，以完全充满该沟槽的内壁之间的间隙；和通过使用回蚀刻过程或化学机械抛光，或二者，蚀刻第二导电层，露出在第二缓冲层上延伸的栅极电介质层的一部分。
根据本发明的另一特点，进行第二导电层的蚀刻，直至第二导电层的顶面高度，比第一导电隔片的顶面高度低为止。
根据本发明的再一特点，制造SONOS存储器的方法还包括下列步骤：它还包括：通过将杂质离子注入由ONO电介质层上构图而露出的基片的一部分中，而形成第一扩散层；在构图的两个分开的ONO电介质层的露出的侧壁上，形成第二绝缘隔片；该第二绝缘隔片在包围第一导电隔片的ONO电介质层的上部氧化物层的露出侧壁上延伸；和通过利用第二绝缘隔片作为离子注入掩模，将杂质离子注入第一扩散层中而形成第二扩散层。
根据本发明的再一特点，它还包括：进行硅化过程，以便有选择地在第二导电隔片上形成第一硅化物层和用于将第一导电隔片与第二导电层连接的第二导电层，和在第二扩散层上有选择地形成第二硅化物层。
根据本发明，如果存储器栅极的线宽减小至0.1微米或更小，也可以制造带有稳定的二位特性的SONOS存储器。
附图说明
普通技术熟练程度的人，通过结合附图对优选实施例的详细说明，将可以更了解本发明的上述和其他特点与优点。其中：
图1为表示一典型的SONOS存储器单元的横截面图的示意图；
图2为表示典型的2位存储器装置的操作的示意图；
图3A表示在典型的SONOS中，在编程后注入氮化硅层中的电荷的分布图形；
图3B表示由随着时间(t)变化，注入电荷的再分布引起的典型SONOS的保持特性；
图4A和4B为表示典型的SONOS的寿命曲线的图形；
图5A～5K为表示根据本发明的第一实施例的双ONO式SONOS存储器的示意性横截面图；
图6A～6J为表示根据本发明的第二实施例的双ONO式SONOS存储器的示意性横截面图；
图7A～7K为表示根据本发明的第三个实施例的双ONO式SONOS存储器的示意性横截面图；
图8A～8J为表示根据本发明的第四个实施例的双ONO式SONOS存储器的示意性横截面图；和
图9A和9B表示利用仿真模型得到的电荷分布，它说明根据本发明的实施例的双ONO式SONOS存储器的优点。
具体实施方式
这里全文引用2003年4月1日提出的、题为“利用反向自对准过程，制造双ONO式SONOS存储器的方法”的韩国专利申请2003-20444号供参考。
现在参照表示本发明的优选实施例的附图来更充分地说明本发明。然而，本发明可以用不同的形式实现，不应认为只是局限在上述的实施例。另外，这些实施例的说明是透彻和完全的，对技术熟练的人而言，它充分反映了本发明的范围。在图中，为了清楚起见，层和区域的厚度被夸大了。还应了解，当提到一层在另一或基片“上”时，该层可以直接在另一层或基片上，或也可以有中间层。还应当了解，当提到一层在另一层“下面”时，该层可以直接在下面，或可以有一或多个中间层。另外，还应理解，为提到一层在两个层“之间”时，它可以只是在两个层之间的层，或也可以有一或多个中间层。相同的符号表示相同的零件。
在ONO电介质层中的氮化物层用于俘获电荷。这种电荷俘获层具有对电子和空穴的俘获能力都好的电荷俘获部位。虽然，下面利用氮化物层(例如氮化硅层)作为电荷俘获层说明了本发明的示例性实施例，但也可以使用具有电荷俘获性质的任何其他绝缘材料作为电荷俘获层。这些都包括在本发明的范围内。例如，也可以使用有缺陷的氧化物层，Al2O3层等作为电荷俘获层。
现将参照表示优选实施例的附图，更充分地说明本发明。
根据本发明的实施例，在亚100纳米(nm)规范中，使用CHEI的2位SONOS存储器包括放置在栅极下面的ONO电介质层的两个部分。为了适当地调整在重复的编程和擦抹循环过程中产生的电子或空穴的分散，该两个部分互相隔开。这样，通过适当地调整在两个隔开的ONO电介质层之间的基片的一部分上形成的栅极氧化物层的厚度，可以最大限度地减少短通道现象。
另外，本发明的实施例还通过利用隔片的反向自对准过程，提供了许多制造下一代二位SONOS存储器的方法。这不但可解决在栅极和ONO电介质层之间随着栅极线宽减小而变得更严重的对准误差，而且可以解决限制光刻所要求的最小线宽的问题。另外，可将放置在栅极下面的ONO电介质层分开为两个部分，以形成精确的对称结构。
根据结构形式，本发明的实施例可以分成两个组。第一组属于一栅极结构，其中，总的栅极尺寸保持与通常的结构中相同；而ONO电介质层分开为两个部分，而不是在通常结构中的单一的ONO电介质层。第二组属于三个栅极结构，其中，线宽和总的栅极尺寸与单一栅极SONOS的相同。三个栅极结构包括放置在两个分开的ONO电介质层上的两个栅极，和在两个分开的ONO电介质层之间放置的氧化硅层上形成的第三个(中间)栅极。在三个栅极结构中，可将不同的电压量加在3个栅极上。
实施例1：带有单一栅极的双ONO型SONOS
图5A～5K为表示根据本发明的第一实施例的双ONO式SONOS存储器的示意性横截面图。
参见图5A，作为制造SONOS存储器的开始材料，准备了一块p-形式基片。例如，如图5A所示，准备了一硅(120)在绝缘体(110)上(SOI)的基片。这里，SOI基片具有p-形式导电性，并可作为p-形式基片。然而，一典型的块状硅基片可以代替SOI基片。以后，利用一种器件隔离方法，可以在硅层120上形成一场区，以构成一有源区域。器件隔离方法可以为浅沟槽隔离，自对准的浅沟槽隔离，或LOCOS。
参见图5B可看出，在硅层120的Si通道区域上形成一氧化物-氮化物-氧化物(ONO)电介质层500。ONO电介质层500可以用一种已知的方法形成，并基本上包括依次堆叠的一氧化硅层500a，一氮化硅层500b和一氧化硅层500c。每一氧化硅层500a和500c可以由一热的氧化物层，一化学气相沉积(CVD)层或它们的综合构成。以后，可以对氧化硅层500a和500c进行热处理，以得到密实和稳定的最终结构。热处理可以在大约700～1100℃的温度下进行。
在ONO电介质层500的整个表面上，可以形成一缓冲层600。利用光刻和蚀刻过程，在缓冲层600上构图，以便在缓冲层600上形成露出ONO电介质层500的上部长的部分的一沟槽601。蚀刻过程可以为各向同性的蚀刻过程或各向异性的蚀刻过程。
利用缓冲层600来实际上将SONOS的ONO电介质层500分开为两个部分。该两个部分后来可以有选择地再次除去。因此，为了作为相应的牺牲层，该缓冲层600最好由相对于ONO电介质层500具有足够的蚀刻选择性的绝缘材料制成。
参见图5C，在沟槽600的内壁面上形成第一导电的隔片700。为了形成第一导电隔片700，将导电材料沉积至预先确定的厚度，然后利用深腐蚀方法各向异性地进行蚀刻。制造第一导电隔片700的导电材料为制造SONOS的栅极广泛使用的导电的多晶硅或导电的非晶体硅。为了使多晶硅或非晶体硅具有导电性，可以进一步进行离子注入过程，或在沉积过程中就地进行搀杂。
参见图5D，使用第一导电隔片700作为蚀刻掩模，除去在形成第一导电隔片700后仍然露出的ONO电介质层500的一部分。最好，为了精细地控制除去部分的线宽，使用各向异性的的蚀刻方法。蚀刻部分的线宽，由沟槽601的线宽和第一导电隔片700的线宽确定。蚀刻过程可使SOI基片的硅层120露出。结果，ONO电介质层500的中心部分除去，这样，可将ONO电介质层500分开成两个部分。
参见图5E，在硅层120上形成栅极电介质层800，其所得出的结构如图5D所示。例如，栅极电介质层800，可以利用热氧化或CVD方法，由氧化硅制成。栅极电介质层800沿着第一导电隔片700的轮廓形成，使得在第一导电隔片700之间形成凹入部分801。基本上可以利用栅极电介质层800作为两个隔开的ONO电介质层之间的栅极氧化物层。另外，通过调整栅极电介质层800的厚度，可以减小在SONOS中的短通道作用。
参见图5F，在整个基片的栅极电介质层800上形成第二导电层(没有示出)，以充满凹入部分801(即在第一导电隔片700之间的间隙)。第二导电层可以由各种导电材料(例如，导电的多晶硅或非晶体硅)制成。为了使多晶硅或非晶体硅具有导电性，可以进一步采用离子注入过程，或者在沉积过程中就地进行搀杂。以后，利用回蚀刻过程，蚀刻第二导电层，以形成图5F所示的第二导电层900。第二导电层的顶面高度比第一导电隔片700的顶面高度低，并限制在沟槽601内。回蚀刻过程可以使用各向异性蚀刻过程或CMP，或二者。这个回蚀刻过程也可使在第二导电层900的每一侧上，露出栅极电介质层800。
参见图5G，有选择地除去由第二导电层900露出的栅极电介质层800的一部分，以便露出第一导电隔片700的顶面和缓冲层(图5F中的600)的顶面。这里，蚀刻过程可以为第一湿的蚀刻过程。以后，还可有选择地除去由有选择地除去栅极电介质层800的一部分而露出的缓冲层600，直至露出ONO电介质层500的顶面为止。为了保证有选择的除去，缓冲层600最好由相对于第一导电隔片700和第二导电层900具有足够的蚀刻选择性的材料制成。例如，这个蚀刻过程可以为与第一湿的蚀刻过程不同的第二湿的蚀刻过程。这样，与第一导电隔片700邻近的ONO电介质层500的一部分露出。
参见图5H，利用第一导电隔片700和第二导电层900作为蚀刻掩模，有选择地除去由第一导电隔片700露出的ONO电介质层500的一部分。这样，在SONOS的两个ONO电介质层500上构图。通过利用第一导电隔片700和缓冲层600的反向自对准过程，这两个ONO电介质层500形成对称结构。由于栅极电介质层800放在两个ONO电介质层500之间，因此ONO电介质层500实际上被分开为两个部分。
参见图5I，杂质离子注入被在两个ONO电介质层500上作图形露出的SO1基片的硅层120中，以形成第一扩散层121。当硅层120为p-形式基片时，第一扩散层121可以由n-形式的杂质离子形成；而当硅层120为n-形式基片时，第一扩散层121可以由p-形式杂质离子形成。
参见图5J，在第一导电隔片700的露出的侧壁上，形成第二绝缘隔片750。利用热氧化或CVD，接着用各向异性蚀刻过程，该第二绝缘隔片750可由绝缘材料(例如氮化硅或氧化硅)制成。利用第二绝缘隔片750作为离子注入的掩模，杂质离子可注入露出的第一扩散层121(如图5I所示较早在硅层120中形成)中，从而形成第二扩散层125。第一扩散层121和第二扩散层125一起，作为SONOS存储器单元的源极和漏极。
参见图5K，形成第一硅化物层910，以便电气上连接第一导电隔片700和第二导电层900；另外，形成第二硅化物层920，以便通过第二扩散层125，与第一扩散层121电气上连接。如果第一导电隔片700和第二导电层900由导电的多晶硅制成，则利用硅化作用，可以有选择地形成第一硅化物层910和第二硅化物层920。
以后，接下去的过程是利用制造半导体器件的一般方法。
这样，上述过程可以形成如图5K所示的两个分开的和对称的双ONO电介质层500。因此，可以适当地调整在编程和擦抹过程中产生的电子和空穴的分散。另外，在两个分开的ONO电介质层500之间形成的栅极电介质层800，可起到第二导电层900的栅极氧化物层的作用。该栅极电介质层800的厚度，可以与ONO电介质层500的厚度独立地调整。这样，由于可以适当地调整栅极电介质层800或栅极氧化物层的厚度，因此可以减少短通路现象。
另外，在参照图5A～5K所述的第一实施例中，使用反向自对准过程来克服最小线宽的光刻限制。这样，可以有效地形成对称的双ONO电介质层500。
实施例2：带有三个栅极的双ONO式SONOS
第二实施例与第一实施例不同，涉及三个栅极形式的SONOS存储器装置。第一和第二实施例中的相同的标号表示相同的零件。
图6A～6J为表示根据本发明的第二实施例的双ONO形式的SONOS存储器的示意性横截面图。
参见图6A，与参照图5A所述那样，准备一块硅(120)在绝缘体(110)上的基片作为制造SONOS存储器的开始材料。以后，如参照图5B所述的那样，在硅层120的Si通道区域上形成存储器的一ONO电介质层500。
在ONO电介质层500上形成第一导电层550。第一导电层550可以由各种导电材料(例如导电的多晶硅或非晶体硅)制成。如参照图5B所述那样，在第一导电层550的整个表面上形成缓冲层600。以后，利用光刻和蚀刻过程，在缓冲层600上构图，形成沟槽601。该沟槽在缓冲层600中，使第一导电层550的顶面的长的部分露出。
参见图6B，在沟槽601的内壁上形成第一绝缘隔片710。第一绝缘隔片最好由与缓冲层600不同，并且相对于缓冲层600具有足够的蚀刻选择性的绝缘材料制成。为了形成第一绝缘隔片710，将绝缘材料沉积至预先确定的厚度，然后利用回蚀刻过程，各向异性地进行蚀刻。
参见图6C，利用第一绝缘隔片710作为蚀刻掩模，除去由第一绝缘隔片710露出的第一导电层550的一部分；和原来在第一导电层550下面的ONO电介质层500的一部分。最好，为了精细地控制除去部分的线宽，使用各向异性的蚀刻过程。蚀刻部分的线宽由沟槽601的线宽和第一绝缘隔片710的线宽确定。蚀刻过程可使SOI基片的硅层120露出。
参见图6D，也如参照图5E所述那样，在硅层120上形成栅极电介质层800，使得在第一绝缘隔片710之间形成一凹入部分801。
参见图6E，如同参照图5F所述那样，在整个栅极电介质层800上形成第二导电层，以充满凹入部分801(即第一绝缘隔片710之间的间隙)。第二导电层最好由导电的硅制成。以后，利用回蚀刻过程，蚀刻第二导电层，以形成图5F所示的第二导电层900。进行蚀刻直至第二导电层900的顶面高度比第一绝缘隔片710的顶面高度低为止。蚀刻工序也使第二导电层900的每一侧上的栅极电介质层800露出。回蚀刻过程可以使用各向异性蚀刻过程或CMP或二者。
参见图6F，在第二导电层900上形成一盖顶的绝缘层950，并与露出的栅极电介质层800连接。当第二导电层900由导电的多晶硅制成时，则通过将第二导电层900的顶面氧化至预先确定的深度，可以形成该盖顶的绝缘层950。
参见图6G，有选择地将在盖顶的绝缘层950每一侧上露出的栅极电介质层800的一部分除去，以露出第一绝缘隔片710的顶面和缓冲层(图6F中的600)的顶面。这里，该蚀刻过程可以为第一湿的蚀刻过程。以后，也可以有选择地除去在有选择地除去栅极电介质层800的一部分后，由第一绝缘隔片710露出的缓冲层600，直至第一导电层550的顶面露出为止。这里，缓冲层600最好由相对于第一绝缘隔片710和盖顶绝缘层950具有足够的蚀刻选择性的材料制成。例如，这个蚀刻过程可以为与第一湿的蚀刻过程不同的第二湿的蚀刻过程。
参见图6H，利用第一绝缘隔片710作为蚀刻掩模，有选择地除去由第一绝缘隔片710露出的第一导电层550的一部分。这样，在第一导电层550上构图，并且，第一导电层550的构图的部分成为第一栅极551和第二栅极553。
然后，有选择地除去靠近第一栅极551和第二栅极553露出的ONO电介质层500的一部分。这样，如同在图5H中所述那样，在SONOS的两个ONO电介质层500上构图。以后，如同在图5I中所述那样，将杂质离子注入由在两个ONO电介质层500上作图形而露出的SOI基片的硅层120中，以形成第一扩散层121。
参见图6I，在第一绝缘隔片710的露出的侧壁，第一和第二栅极551和553的侧壁，以及在下面的两个ONO电介质层500上，形成第二绝缘隔片750。为了形成第二绝缘隔片750，要沉积绝缘材料，然后利用各向异性的蚀刻过程进行蚀刻。将杂质离子注入露出的硅层120中，从而形成第二扩散层128。以后，有选择地除去可以保留在第二导电层900上的盖顶绝缘层(图6H中的950)，直至第二导电层900的顶面露出为止。第二导电层900成为与第一栅极551和第二栅极553独立的第三个栅极。
参见图6J，形成第三个硅化物层950，用于电气上与第二导电层900连接；并形成第二硅化物层920，以便通过第二扩散层125，电气上与第一扩散层121连接。如果第二导电层900由导电的多晶硅制成，则利用硅化作用，可以有选择地形成第三个硅化物层950和第二硅化物层920。
以后，后续的过程可以使用制造半导体器件的一般方法。
这样，在本发明的第二实施例中，通过使用以上参照图6A～6J所述的过程，可以形成两个分开的和对称的双ONO电介质层500，以及三个独立的栅极。
实施例3：带有一栅极的双ONO形式的SONOS的一例子
与第一实施例不同，本发明的第三个实施例涉及带有一栅极的转换的SONOS存储器。第一、第二和第三个实施例中的相同的标号表示相同的零件。
图7A～7K为表示根据本发明的第三个实施例的双ONO形式的SONOS存储器的示意性横截面图。
参见图7A，如同参照图5A所述那样，准备一块硅(120)在绝缘体(110)上的基片作为制造SONOS存储器的开始材料。然后，形成第一缓冲层630和第二缓冲层600。如同参照图5B所述那样，利用第二缓冲层600作为在对后来的ONO电介质层500作图形的过程中的牺牲层。第一缓冲层630用于防止在对第二缓冲层600作图形或除去过程中，对硅层120的蚀刻损害。第二缓冲层600可起一衬垫层或蚀刻挡块的作用。这样，第一缓冲层630可用与第二缓冲层600不同，并且相对于第二缓冲层600具有蚀刻选择性的绝缘材料制成。
以后，如同在图5B中所述那样，利用各向异性的蚀刻过程，在第二缓冲层600上作图形，从而形成沟槽601。
参见图7B，利用湿蚀刻过程，除去可以保留在沟槽601的底部上的第一缓冲层(图7A中的630)的一部分，直至硅层120的顶面露出为止。以后，将存储器的ONO电介质层500堆叠在硅层120的Si通道区域和第二缓冲层600的沟槽601的侧壁上。这里，ONO电介质层500可以利用一种已知的方法形成。基本上，如同参照图5B所述那样，每一氧化硅层500a和500c可以由热的氧化物层或CVD层构成。图7B～7K所示的氧化物层500a可由热氧化工序形成。由于这个理由，在可以为氮化物层的第二缓冲层600的沟槽601的侧壁上，不形成氧化物层600。氮化物层500b和氧化物层500c可以用CVD过程形成，造成在沟槽601的侧壁上有两个这样的层。
参见图7C，如同在图5C中所述那样，在作在沟槽601的内壁上的ONO电介质层500上形成第一导电隔片700。第一导电隔片可由导电的硅制成。
参见图7D，利用第一导电隔片作为蚀刻掩模，有选择地除去由第一导电隔片700露出的ONO电介质层500的一部分。如同在图5D中所述那样，最好使用各向异性的蚀刻过程。这样，SOI基片的硅层120露出。各向异性的蚀刻过程还可除去在第二缓冲层600的顶面上形成的ONO电介质层，使第二缓冲层600的顶面露出。
参见图7E，如同在图5E中所述那样，在露出的硅层120上形成栅极的电介质层800，使得在第一导电隔片700之间形成凹入部分801。这里，栅极电介质层800可以在第二缓冲层600上延伸。如同在图7D中所述那样，在蚀刻过程中，第二缓冲层600露出。利用热氧化或CVD，形成由氧化硅制成的栅极电介质层。
参见图7F，如同在图5F中所述那样，在栅极电介质层800上形成第二导电层900，以充满凹入部分801(即第一导电隔片700之间的间隙)。利用图5F中所述的同样的方法，使第二导电层900的顶面高度，比第一导电隔片700的顶面高度低。第二导电层可由导电的硅制成。
参见图7G，如同在图5G中所述那样，利用第一湿蚀刻过程，将第一导电隔片700的顶面和第二缓冲层(图7F中的600)的顶面露出，可以有选择地除去由第二导电层900露出的栅极电介质层800的一部分。以后，如同在图5G中所述那样，利用第二湿蚀刻过程，有选择地除去被有选择地蚀刻栅极的电介质层800而露出的第二缓冲层600。如果第二缓冲层600由与ONO电介质层500的氮化硅层500b相同的绝缘材料(例如，氮化硅)制成，同时除去第二缓冲层600，则也可以除去ONO电介质层500的露出的氮化硅层500b的一部分。然而，利用ONO电介质层500的上部氧化硅层500c，可以保护与硅层120接触，并可在SONOS中，用作栅极ONO电介质层500的ONO电介质层部分。
参见图7H，利用第一导电的隔片700和第二导电层900作为蚀刻掩模，有选择地除去被第一导电隔片700露出的ONO电介质层500的一部分(即：下部氧化硅层500a的一部分和第一缓冲层630的剩余部分)。这样，在SONOS的两个ONO电介质层800上构图。与第一实施例不同，甚至在ONO电介质层500构图后，ONO电介质层500的氧化硅层500c仍然延伸至第一导电隔片700的侧壁。然而，与第一实施例那样，利用作有图形的ONO电介质层500作为SONOS的基本的ONO电介质层。
参见图7I，如同在图5I中所述那样，将杂质离子注入由构图的两个ONO电介质层500露出的SOI基片的硅层120中，以形成第一扩散层121。
参见图7J，如同在图5J中所述那样，在延伸至第一导电隔片700的侧壁的ONO电介质层500的上部氧化硅层500c上，形成第二绝缘隔片750。以后，如同在图5J中所述那样，利用第二绝缘隔片750作为离子注入的掩模，将杂质离子注入露出的硅层120中，从而形成第二扩散层125。
参见图7K，如同在图5K中所述那样，形成第一硅化物层910，将第一导电隔片700与第二导电层900电气上连接起来；另外，形成第二硅化物层920，并通过第二扩散层125，与第一扩散层121电气上连接。
以后，后续的过程可采用制造半导体器件的一般方法。
这样，在本发明的第三个实施例中，通过使用参照图7A～7K的上述过程，形成两个分开的和对称的双ONO电介质层500。
实施例4：带有单一栅极的另一双式的SONOS例子
本发明的第4个实施例与第一和第三个实施例不同，涉及带有单个栅极的另一转换的SONOS例子。第一和第4个实施例中的相同的标号表示相同的零件。
图8A～8J为表示根据本发明的第4个实施例的双ONO式SONOS存储器的示意性横截面图。
参见图8A，如同在图5A中所述那样，准备一块硅(120)在绝缘体(110)上的基片作为制造SONOS存储器的开始材料。以后，如同在图5B中所述那样，在形成ONO电介质层500的SOI基片上形成ONO电介质层500和具有沟槽601的缓冲层600，其次，在沟槽601的内壁上形成第一绝缘隔片770。这里，与图5C所示的第一导电隔片700不同，第一绝缘隔片770可由与缓冲层600不同的绝缘材料，或光致抗蚀刻材料制成。与第二实施例中的第一绝缘隔片710不同，利用第一绝缘隔片770作为牺牲层。
参见图8B，如在图5D中所述那样，利用第一绝缘隔片770作为蚀刻掩模，除去由第一绝缘隔片770露出的ONO电介质层500的一部分，以便将ONO电介质层500分开成两个部分。
参见图8C，除去第一绝缘隔片770。
参见图8D，利用缓冲层600作为蚀刻掩模，有选择地除去由除去第一绝缘隔片770露出的上部氧化硅层500c的一部分，将氮化硅层500b的一部分露出。
参见图8E，如同在图5E中所述那样，形成栅极电介质层800，以覆盖露出的硅层120，露出的氮化硅层500b和缓冲层600，例如，利用热氧化或CVD，可以形成由氧化硅制成的栅极电介质层800。
参见图8F，在栅极电介质层800上形成导电层930，以充满缓冲层600的间隙。该导电层可由各种导电材料(例如，导电的多晶硅)制成。利用毯覆式沉积(blanket deposition)，接着使用回蚀刻过程或CMP或二者形成导电层930，使导电层930限制在沟槽601的内面。
参见图8G，如同在图5G中所述那样，有选择地除去由导电层930露出的栅极电介质层800的一部分，直至缓冲层(图8F中的600)的顶面露出为止。这里，最好使用第一湿的蚀刻过程。以后，如同在图5G中所述那样，利用第二湿的蚀刻过程，有选择地除去露出的缓冲层600，从而露出ONO电介质层500的顶面。
参见图8H，利用导电层930和栅极电介质层800作为蚀刻掩模，有选择地除去ONO电介质层500的露出部分。这样，在SONOS的两个ONO电介质层500′上构图。基本上，两个ONO电介质层500′由新零件构成，即栅极电介质层800的保留部分800a，氮化硅层500b和下部氧化硅层500a。
参见图8I，如同在图5I中所述那样，将杂质离子注入由在两个ONO电介质层500′上作图形而露出的SOI基片120的硅层120中，从而形成第一扩散层121。
参见图8J，在栅极电介质层800的露出的侧壁上形成第二绝缘隔片750。为了形成第二绝缘隔片750，沉积氮化硅层并利用各向异性的蚀刻过程进行蚀刻。又如同图5J所述那样，利用第二绝缘层750和在隔片内部的层作为离子注入的掩模，将杂质离子注入露出的第一扩散层121中，从而形成第二扩散层125。
这样，在本发明的第4个实施例中，如同参照图8A～8J所述那样，形成由导电层930构成的栅极，和形成包括两个分开的双ONO电介质层500′的SONOS单元。
以后，后续过程可采用制造半导体器件的一般方法。
在上述的实施例中，使用双向隔片，通过将放置在栅极下面的ONO电介质层实际上隔开，可以制造利用CHEI的二位SONOS存储器。通过将ONO电介质层分开为两个部分，可以适当地调整由编程和擦试得到的电子和空穴的分散。另外，由于可以适当地调整在两个分开的ONO电介质层之间形成的栅极电介质层的厚度，因此可以抑制短通道现象。
图9A和9B表示利用仿真模型得到的电荷分布，并说明根据本发明的实施例的双ONO形式SONOS存储器的优点。
在图9A和9B中，认为栅极的线宽为0.12微米，分别将5V和3V电压加在栅极和漏极上(这里，所有其他连接接地)。其次，编程通过加应力1微秒(μs)来进行，并且在这个状态下，利用仿真模型测量俘获的电荷的分散程度。
图9A表示根据本发明实施例的两个分开的ONO电介质层(即ONO(400)层/O(400)层/ONO(400)层)的测量结果。另一方面，图9B表示ONO电介质层(即ONO(400)层)在源极/漏极连接处之间的整个通道区域上延伸的通常结构的测量结果。
图9B表示由于0.12微米的短通道长度造成的俘获的电荷的扩张分散，而图9A则表示由于实际上将ONO电介质层分开造成的编程电荷的人工控制的分散。在图9B中，尾部电荷阻碍二位的操作。另外，重复的编程和擦试循环使电荷积聚在连接处之间的中心通道区域中，从而使SONOS的寿命恶化。另外，因为在编程后的间续操作过程中，电荷向着通道区域重新分布，因此保持特性变坏。相反，参见图9A，本发明可改善二位的操作、寿命和保持特性。
同时，在本实施例中，利用带有沟槽的缓冲层形成反向隔片。这样，甚至不增加在栅极长度方向的尺寸，也可将放置在隔片下面的ONO电介质层分开形成两个部分，以形成精确对称的结构。结果，不论光刻极限如何利用反向自对准过程，可以得到带有一栅极和两个ONO电介质层的二位SONOS。另外，在栅极的两个侧壁上形成绝缘隔片后，可进行硅化作用，以减小栅极和连接扩散区域的电阻。
结果，即使存储器栅极的线宽为0.1微米或更小，可以制造带有稳定的二位特性的SONOS非易失存储器装置。
这里已说明了本发明的优选实施例，虽然使用了专门术语，但它们只是用于说明的目的，不是为了限制。例如，使用在上述的ONO电介质层中的氮化物层作为电荷俘获层。这种电荷俘获层具有对电子和空穴的良好的俘获能力的电荷俘获部位。虽然本发明的上述说明是结合氮化硅层进行的，但是可以利用具有电荷俘获性质的任何其他绝缘材料(例如，带有缺陷的氧化物层，Al2O3层等)作为电荷俘获层，并且都包括在本发明的范围内。因此，普通技术熟练程度的人懂得，在不偏离下述权利要求书提出的本发明的精神和范围的条件下，可对形式和细节作各种改变。
Claims (35)
1.一种制造半导体-氧化物-氮化物-氧化物-半导体存储器的方法，该方法包括：
在基片上形成一氧化物-氮化物-氧化物电介质层；
在氧化物-氮化物-氧化物电介质层上形成一缓冲层，该缓冲层具有露出氧化物-氮化物-氧化物电介质层的表面一部分的一沟槽；
在该沟槽的内壁上形成第一导电隔片；
利用第一导电隔片作为蚀刻掩模，通过有选择地除去氧化物-氮化物-氧化物电介质层的露出部分，将氧化物-氮化物-氧化物电介质层分开成两个部分；
在由分开氧化物-氮化物-氧化物电介质层形成的露出基片上形成栅极电介质层，该栅极电介质层延伸到分开的氧化物-氮化物-氧化物电介质层的露出的侧壁，和沟槽内的第一导电隔片，及缓冲层的顶面上；
在栅极电介质层上形成第二导电层，以充满沟槽内壁之间的间隙；
除去由第二导电层露出的栅极电介质层；
利用第一导电隔片作为蚀刻掩模，除去缓冲层；和
利用第一导电隔片作为蚀刻掩模，通过有选择地除去由除去缓冲层露出的每一隔开的氧化物-氮化物-氧化物电介质层的一部分，对两个分开的氧化物-氮化物-氧化物电介质层上构图。
2.如权利要求1所述的方法，其中，利用热氧化或化学气相沉积，形成由氧化硅制成的栅极电介质层。
3.如权利要求1所述的方法，其中，形成第二导电层包括：
在栅极电介质层上沉积第二导电层，以完全充满沟槽的内壁之间的间隙；和
利用回蚀刻过程或化学机械抛光，或二者的结合，通过蚀刻第二导电层，露出在缓冲层上延伸的栅极电介质层的一部分。
4.如权利要求3所述的方法，其中，进行第二导电层的蚀刻，直至第二导电层的顶面高度，比第一导电隔片的顶面高度低为止。
5.如权利要求1所述的方法，它还包括：
通过将杂质离子注入由对两个分开的氧化物-氮化物-氧化物电介质层上构图而露出的沟槽外面的基片的一部分中，而形成第一扩散层；
在构图的两个分开的氧化物-氮化物-氧化物电介质层的露出的侧壁和第一导电隔片上，形成第二绝缘隔片；和
通过利用第二绝缘隔片作为离子注入掩模，将杂质离子注入第一扩散层中，而形成第二扩散层。
6.如权利要求5所述的方法，其中，利用化学气相沉积或热氧化，形成由氧化硅或氮化硅制成的第二绝缘隔片。
7.如权利要求5所述的方法，其中，它还包括：进行硅化过程，以便有选择地形成在第一导电隔片上的第一硅化物层和第二导电层，用于使第一导电隔片与第二导电层连接；并且有选择地形成在第二扩散层上的第二硅化物层。
8.如权利要求1所述的方法，其中，第一导电隔片和第二导电层由导电的硅制成。
9.一种制造半导体-氧化物-氮化物-氧化物-半导体存储器的方法，该方法包括：
在基片上形成一氧化物-氮化物-氧化物电介质层；
在氧化物-氮化物-氧化物电介质层上形成第一导电层；
在第一导电层上形成缓冲层，该缓冲层具有露出第一导电层的表面的一部分的一沟槽；
在该沟槽的内壁上形成第一绝缘隔片；
通过利用第一绝缘隔片作为蚀刻掩模，依次除去第一导电层的露出部分和放在其下面的氧化物-氮化物-氧化物电介质层，将第一导电层和放在下面的氧化物-氮化物-氧化物电介质层分开成两个部分；
在由分开氧化物-氮化物-氧化物电介质层产生的露出基片上，形成栅极电介质层；该栅极电介质层延伸到分开的第一导电层的露出侧壁和在下面的氧化物-氮化物-氧化物电介质层与该沟槽内的第一绝缘隔片，以及缓冲层的顶面上；
在栅极电介质层上形成第二导电层，以充满沟槽内壁之间的间隙；
除去由第二导电层露出的栅极电介质层；
利用第一绝缘隔片作为蚀刻掩模，除去缓冲层；和
通过利用第一绝缘隔片作为蚀刻掩模，依次和有选择地除去由除去缓冲层露出的每一第一导电层的一部分，和放在其下面的每一分开的氧化物-氮化物-氧化物电介质层的一部分，而对两个分开的第一导电层和其下面的氧化物-氮化物-氧化物电介质层构图。
10.如权利要求9所述的方法，其中，栅极电介质层延伸到第一绝缘隔片上，直至第一绝缘隔片与第二导电层绝缘为止，使第二导电层和两个分开的与构图的第一导电层起独立的栅极作用。
11.如权利要求9所述的方法，其中，形成第二导电层包括：
将第二导电层沉积在栅极电介质层上，以完全充满该沟槽的内壁之间的间隙；和
通过使用回蚀刻过程或化学机械抛光，或二者的结合，蚀刻第二导电层，露出在缓冲层上延伸的栅极电介质层的一部分。
12.如权利要求11所述的方法，其中，进行第二导电层的蚀刻，直至第二导电层的顶面高度，比第一绝缘隔片的顶面高度低为止。
13.如权利要求9所述的方法，其中，它还包括：
通过将杂质离子注入由在两个分开的第一导电层和放在下面的氧化物-氮化物-氧化物电介质层上作图形而露出的沟槽外面的基片的一部分中，而形成第一扩散层；
在构图的两个分开的氧化物-氮化物-氧化物电介质层的露出侧壁上，形成第二绝缘隔片；该第二绝缘隔片延伸到第一导电层和第一绝缘隔片的露出侧壁上；和
通过利用第二绝缘隔片作为离子注入掩模，将杂质离子注入第一扩散层中而形成第二扩散层。
14.如权利要求13所述的方法，它还包括：进行硅化过程，以便有选择地在第二导电层上形成第一硅化物层，和在第二扩散层上有选择地形成第二硅化物层。
15.如权利要求14所述的方法，它还包括：
在除去由第二导电层露出的栅极电介质层以前，在第二导电层上形成盖顶的绝缘层；和
在进行硅化过程以前，除去该盖顶的绝缘层。
16.如权利要求13所述的方法，其中，第一导电层和第二导电层由导电的硅制成。
17.如权利要求15所述的方法，其中，该盖顶绝缘层是通过将由导电的硅制成的第二导电层的顶面氧化至预先确定的深度而形成的。
18.如权利要求9所述的方法，其中，第一绝缘隔片由相对于缓冲层具有蚀刻选择性的材料制成。
19.一种制造半导体-氧化物-氮化物-氧化物-半导体存储器的方法，该方法包括：
在基片上形成一氧化物-氮化物-氧化物电介质层；
在氧化物-氮化物-氧化物电介质层上形成一缓冲层，该缓冲层具有露出氧化物-氮化物-氧化物电介质层的表面一部分的一沟槽；
在该沟槽的内壁上形成第一绝缘隔片；
利用第一绝缘隔片作为蚀刻掩模，通过有选择地除去氧化物-氮化物-氧化物电介质层的露出部分，将氧化物-氮化物-氧化物电介质层分开成两个部分；
有选择地除去第一绝缘隔片；
通过有选择地除去由除去第一绝缘隔片露出的分开的氧化物-氮化物-氧化物电介质层的一部分上的上部氧化硅层，而露出氮化硅层的一部分；
在由分开氧化物-氮化物-氧化物电介质层露出的基片上形成栅极电介质层，该栅极电介质层延伸到氮化硅层和缓冲层上；
在栅极电介质层上形成导电层，以充满沟槽内壁之间的间隙；
除去由导电层露出的栅极电介质层的一部分；
利用导电层作为蚀刻掩模，除去缓冲层；和
通过利用导电层作为蚀刻掩模，有选择地除去由除去缓冲层露出的氧化物-氮化物-氧化物电介质层的一部分，而对两个分开的氧化物-氮化物-氧化物电介质层构图。
20.如权利要求19所述的方法，其中，第一绝缘隔片为由与缓冲层的材料不同的绝缘材料或光致抗蚀剂材料制成的牺牲层。
21.如权利要求19所述的方法，它还包括：
通过将杂质离子注入由对两个分开的氧化物-氮化物-氧化物电介质层上构图而露出的沟槽外面的基片的一部分中，而形成第一扩散层；
在构图的两个分开的氧化物-氮化物-氧化物电介质层的露出的侧壁上，形成第二绝缘隔片，该第二绝缘隔片在包围第一导电层的栅极电介质层的露出侧壁上延伸；和
通过利用第二绝缘隔片作为离子注入掩模，将杂质离子注入第一扩散层中而形成第二扩散层。
22.如权利要求19所述的方法，其中，利用热氧化或化学气相沉积形成由氧化硅制成的栅极电介质层。
23.如权利要求19所述的方法，其中，导电层由导电的硅制成。
24.如权利要求19所述的方法，其中，形成导电层包括：
将导电层沉积在栅极电介质层上，以完全充满该沟槽的内壁之间的间隙；和
通过使用回蚀刻过程或化学机械抛光，或二者的结合，蚀刻导电层，露出在缓冲层上延伸的栅极电介质层的一部分。
25.一种制造半导体-氧化物-氮化物-氧化物-半导体存储器的方法，该方法包括：
在基片上形成第一缓冲层；
在第一缓冲层上形成第二缓冲层，该第二缓冲层相对于第一缓冲层具有蚀刻选择性，并包括露出第一缓冲层的表面的一部分的沟槽；
除去在沟槽底部上的第一缓冲层的一部分，直至位于下面的基片露出为止；
在露出的基片表面和沟槽的内壁上，形成氧化物-氮化物-氧化物电介质层；
在沟槽内壁上形成的氧化物-氮化物-氧化物电介质层上形成第一导电隔片；
通过利用第一导电隔片作为蚀刻掩模，有选择地除去氧化物-氮化物-氧化物电介质层，直至放在下面的基片露出为止，将氧化物-氮化物-氧化物电介质层分开成两个部分；
在由分开氧化物-氮化物-氧化物电介质层产生的露出基片上，形成栅极电介质层，该栅极电介质层延伸到第一导电隔片的露出侧壁上和第二缓冲层的顶面上；
在栅极电介质层上形成第二导电层，以充满沟槽两个侧壁之间的间隙；
除去由第二导电层露出的栅极电介质层；
利用第一导电隔片作为蚀刻掩模，除去第二缓冲层；和
通过利用第一导电隔片作为蚀刻掩模，有选择地除去由除去缓冲层露出的电介质层的一部分，对两个分开的电介质层构图。
26.如权利要求25所述的方法，其中，形成第二导电层包括：
将第二导电层沉积在栅极电介质层上，以完全充满该沟槽的内壁之间的间隙；和
通过使用回蚀刻过程或化学机械抛光，或二者的结合，蚀刻第二导电层，露出在第二缓冲层上延伸的栅极电介质层的一部分。
27.如权利要求26所述的方法，其中，进行第二导电层的蚀刻，直至第二导电层的顶面高度，比第一导电隔片的顶面高度低为止。
28.如权利要求25所述的方法，其中，它还包括：
通过将杂质离子注入由对氧化物-氮化物-氧化物电介质层构图而露出的基片的一部分中，而形成第一扩散层；
在构图的两个分开的氧化物-氮化物-氧化物电介质层的露出的侧壁上，形成第二绝缘隔片；该第二绝缘隔片在包围第一导电隔片的氧化物-氮化物-氧化物电介质层的上部氧化物层的露出侧壁上延伸；和
通过利用第二绝缘隔片作为离子注入掩模，将杂质离子注入第一扩散层中而形成第二扩散层。
29.如权利要求25所述的方法，它还包括：进行硅化过程，以便有选择地在第二导电隔片上形成第一硅化物层和用于将第一导电隔片与第二导电层连接的第二导电层，和在第二扩散层上有选择地形成第二硅化物层。
30.如权利要求25所述的方法，其中，第一导电层和第二导电层由导电的硅制成。
31.如权利要求25所述的方法，其中，利用热氧化或化学气相沉积形成由氧化硅制成的栅极电介质层。
32.如权利要求1所述的方法，其中，在氧化物-氮化物-氧化物电介质层中的氮化物层为具有电荷俘获性质的绝缘材料。
33.如权利要求9所述的方法，其中，在氧化物-氮化物-氧化物电介质层中的氮化物层为具有电荷俘获性质的绝缘材料。
34.如权利要求19所述的方法，其中，在氧化物-氮化物-氧化物电介质层中的氮化物层为任何其他具有电荷俘获性质的绝缘材料。
35.如权利要求25所述的方法，其中，在氧化物-氮化物-氧化物电介质层中的氮化物层为具有电荷俘获性质的绝缘材料。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0020444A KR100480645B1 (ko) | 2003-04-01 | 2003-04-01 | 역자기 정합 방식을 이용한 트윈―ｏｎｏ 형태의ｓｏｎｏｓ 메모리 소자 제조 방법 |
| KR20444/2003 | 2003-04-01 | ||
| KR20444/03 | 2003-04-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1534769A CN1534769A (zh) | 2004-10-06 |
| CN100345284C true CN100345284C (zh) | 2007-10-24 |
Family
ID=36205410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100320006A Expired - Lifetime CN100345284C (zh) | 2003-04-01 | 2004-03-31 | 利用反向自对准过程制造双ono式sonos存储器的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7005349B2 (zh) |
| JP (2) | JP4608232B2 (zh) |
| KR (1) | KR100480645B1 (zh) |
| CN (1) | CN100345284C (zh) |
| DE (1) | DE102004017164B4 (zh) |
| FR (1) | FR2853453B1 (zh) |
| IT (1) | ITMI20040637A1 (zh) |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475087B1 (ko) * | 2002-08-19 | 2005-03-10 | 삼성전자주식회사 | 국부적 ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의제조 방법 |
| KR100521371B1 (ko) * | 2003-01-22 | 2005-10-12 | 삼성전자주식회사 | 소노스형 비휘발성 메모리 및 그 제조 방법 |
| TWI233666B (en) * | 2004-04-13 | 2005-06-01 | Powerchip Semiconductor Corp | Method of manufacturing non-volatile memory cell |
| KR100577311B1 (ko) * | 2004-06-09 | 2006-05-10 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 소자 및 그 구동방법 |
| US7547945B2 (en) | 2004-09-01 | 2009-06-16 | Micron Technology, Inc. | Transistor devices, transistor structures and semiconductor constructions |
| US20060068546A1 (en) * | 2004-09-29 | 2006-03-30 | Yi-Shing Chang | Self-aligned non-volatile memory and method of forming the same |
| US7119396B2 (en) * | 2004-10-08 | 2006-10-10 | Silicon Storage Technology, Inc. | NROM device |
| US20060084268A1 (en) * | 2004-10-15 | 2006-04-20 | Martin Verhoeven | Method for production of charge-trapping memory cells |
| KR100562309B1 (ko) * | 2004-12-29 | 2006-03-22 | 동부아남반도체 주식회사 | 리버스 스페이서를 갖는 트랜지스터 및 그 제조 방법 |
| US8482052B2 (en) | 2005-01-03 | 2013-07-09 | Macronix International Co., Ltd. | Silicon on insulator and thin film transistor bandgap engineered split gate memory |
| US7709334B2 (en) * | 2005-12-09 | 2010-05-04 | Macronix International Co., Ltd. | Stacked non-volatile memory device and methods for fabricating the same |
| KR100594325B1 (ko) | 2005-02-24 | 2006-06-30 | 삼성전자주식회사 | 노치 게이트 구조의 트랜지스터를 구비하는 반도체 소자의제조 방법 |
| JP2006237423A (ja) * | 2005-02-28 | 2006-09-07 | Oki Electric Ind Co Ltd | 半導体記憶装置および半導体記憶装置の製造方法 |
| KR100594326B1 (ko) * | 2005-03-22 | 2006-06-30 | 삼성전자주식회사 | 2-비트 동작을 위한 비휘발성 메모리 소자 및 그 제조 방법 |
| US7384849B2 (en) | 2005-03-25 | 2008-06-10 | Micron Technology, Inc. | Methods of forming recessed access devices associated with semiconductor constructions |
| US20060234453A1 (en) * | 2005-04-13 | 2006-10-19 | Tzyh-Cheang Lee | Non-volatile memory and fabrication method thereof |
| US7172937B2 (en) * | 2005-04-21 | 2007-02-06 | United Microelectronics Corp. | Method of manufacturing a non-volatile memory cell |
| TWI277178B (en) * | 2005-06-07 | 2007-03-21 | Promos Technologies Inc | Non-volatile memory and fabricating method thereof |
| US7282401B2 (en) | 2005-07-08 | 2007-10-16 | Micron Technology, Inc. | Method and apparatus for a self-aligned recessed access device (RAD) transistor gate |
| US7528425B2 (en) * | 2005-07-29 | 2009-05-05 | Infineon Technologies Ag | Semiconductor memory with charge-trapping stack arrangement |
| US7867851B2 (en) * | 2005-08-30 | 2011-01-11 | Micron Technology, Inc. | Methods of forming field effect transistors on substrates |
| KR100652433B1 (ko) * | 2005-09-08 | 2006-12-01 | 삼성전자주식회사 | 다중 비트 저장이 가능한 비휘발성 메모리 소자 및 그 제조방법 |
| KR100697291B1 (ko) * | 2005-09-15 | 2007-03-20 | 삼성전자주식회사 | 비휘발성 반도체 메모리 장치 및 그 제조방법 |
| KR100669345B1 (ko) | 2005-10-28 | 2007-01-16 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
| KR100687402B1 (ko) * | 2005-11-21 | 2007-02-26 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조방법 |
| JP2007157854A (ja) * | 2005-12-01 | 2007-06-21 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| US7700441B2 (en) | 2006-02-02 | 2010-04-20 | Micron Technology, Inc. | Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates |
| US7602001B2 (en) | 2006-07-17 | 2009-10-13 | Micron Technology, Inc. | Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells |
| US7772632B2 (en) | 2006-08-21 | 2010-08-10 | Micron Technology, Inc. | Memory arrays and methods of fabricating memory arrays |
| US7589995B2 (en) * | 2006-09-07 | 2009-09-15 | Micron Technology, Inc. | One-transistor memory cell with bias gate |
| US20080119057A1 (en) * | 2006-11-20 | 2008-05-22 | Applied Materials,Inc. | Method of clustering sequential processing for a gate stack structure |
| JP5086626B2 (ja) * | 2006-12-15 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| US7687360B2 (en) * | 2006-12-22 | 2010-03-30 | Spansion Llc | Method of forming spaced-apart charge trapping stacks |
| US7977218B2 (en) * | 2006-12-26 | 2011-07-12 | Spansion Llc | Thin oxide dummy tiling as charge protection |
| US7521321B2 (en) * | 2007-01-08 | 2009-04-21 | Macronix International Co., Ltd. | Method of fabricating a non-volatile semiconductor memory device |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| KR20080113966A (ko) * | 2007-06-26 | 2008-12-31 | 삼성전자주식회사 | 비휘발성 기억 장치 및 그 제조 방법 |
| US7879706B2 (en) * | 2007-10-31 | 2011-02-01 | Macronix International Co., Ltd. | Memory and manufacturing method thereof |
| JP5491694B2 (ja) * | 2007-11-28 | 2014-05-14 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| CN101459144B (zh) * | 2007-12-12 | 2013-07-17 | 和舰科技(苏州)有限公司 | 一种从堆叠式栅极闪存中去除介质残余的方法 |
| US7898852B1 (en) | 2007-12-27 | 2011-03-01 | Cypress Semiconductor Corporation | Trapped-charge non-volatile memory with uniform multilevel programming |
| JP5308024B2 (ja) * | 2007-12-28 | 2013-10-09 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| JP5363004B2 (ja) * | 2008-02-18 | 2013-12-11 | スパンション エルエルシー | 半導体装置の製造方法 |
| JP2009212398A (ja) | 2008-03-05 | 2009-09-17 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2009212399A (ja) * | 2008-03-05 | 2009-09-17 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP5405066B2 (ja) * | 2008-07-28 | 2014-02-05 | スパンション エルエルシー | 半導体装置の製造方法 |
| US20100062593A1 (en) * | 2008-09-10 | 2010-03-11 | Promos Technologies Inc. | Method for preparing multi-level flash memory devices |
| KR20100043409A (ko) * | 2008-10-20 | 2010-04-29 | 삼성전자주식회사 | 반도체소자의 제조방법 |
| US7799638B2 (en) * | 2008-10-31 | 2010-09-21 | Macronix International Co., Ltd | Method for forming a memory array |
| KR101038873B1 (ko) * | 2008-11-06 | 2011-06-02 | 주식회사 동부하이텍 | 플래시 메모리 소자의 제조 방법 |
| US8404549B2 (en) * | 2008-11-06 | 2013-03-26 | Spansion Llc | Fabricating method of mirror bit memory device having split ONO film with top oxide film formed by oxidation process |
| JP2010153479A (ja) * | 2008-12-24 | 2010-07-08 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| CN101814510B (zh) * | 2010-04-29 | 2015-07-29 | 上海华虹宏力半导体制造有限公司 | 共享字线的无触点sonos分栅式闪存 |
| US8471328B2 (en) | 2010-07-26 | 2013-06-25 | United Microelectronics Corp. | Non-volatile memory and manufacturing method thereof |
| US9240405B2 (en) | 2011-04-19 | 2016-01-19 | Macronix International Co., Ltd. | Memory with off-chip controller |
| US8772057B1 (en) | 2011-05-13 | 2014-07-08 | Cypress Semiconductor Corporation | Inline method to monitor ONO stack quality |
| CN102446862B (zh) * | 2011-08-29 | 2014-04-02 | 上海华力微电子有限公司 | 一种新型的双bit线SONOS单元结构及其制作方法 |
| US8575683B1 (en) * | 2012-05-16 | 2013-11-05 | United Microelectronics Corp. | Semiconductor device and method of fabricating the same |
| US9093421B2 (en) * | 2012-06-26 | 2015-07-28 | International Business Machines Corporation | Implementing gate within a gate utilizing replacement metal gate process |
| KR102027443B1 (ko) * | 2013-03-28 | 2019-11-04 | 에스케이하이닉스 주식회사 | 불휘발성 메모리소자 및 그 동작방법 |
| US9368644B2 (en) * | 2013-12-20 | 2016-06-14 | Cypress Semiconductor Corporation | Gate formation memory by planarization |
| US9412851B2 (en) * | 2013-12-23 | 2016-08-09 | United Microelectronics Corp. | Method for fabricating semiconductor device including a patterned multi-layered dielectric film with an exposed edge |
| KR102497251B1 (ko) * | 2015-12-29 | 2023-02-08 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| CN109119422B (zh) * | 2018-08-28 | 2020-08-07 | 上海华虹宏力半导体制造有限公司 | 1.5-t sonos器件制作工艺方法 |
| CN109166856B (zh) * | 2018-08-28 | 2020-08-11 | 上海华虹宏力半导体制造有限公司 | Sonos器件制作工艺方法 |
| WO2023025260A1 (zh) * | 2021-08-26 | 2023-03-02 | 北京磐芯微电子科技有限公司 | 闪存单元及其制造方法和其写入方法和擦除方法 |
| CN113658622B (zh) * | 2021-08-26 | 2023-12-22 | 北京磐芯微电子科技有限公司 | 闪存阵列的写入方法 |
| CN113437080B (zh) * | 2021-08-26 | 2022-01-07 | 北京磐芯微电子科技有限公司 | 闪存单元及其制造方法 |
| CN114335004B (zh) * | 2022-03-11 | 2022-05-17 | 江苏游隼微电子有限公司 | 一种1.5t sonos器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339006B1 (en) * | 1999-06-30 | 2002-01-15 | Hyundai Electronics Ind. Co., Ltd. | Flash EEPROM cell and method of manufacturing the same |
| US20020072170A1 (en) * | 2000-03-15 | 2002-06-13 | International Business Machines Corporation | Merged self-aligned source and ONO capacitor for split gate non-volatile memory |
| US6512263B1 (en) * | 2000-09-22 | 2003-01-28 | Sandisk Corporation | Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5963824A (en) * | 1997-07-09 | 1999-10-05 | Advanced Micro Devices, Inc. | Method of making a semiconductor device with adjustable threshold voltage |
| US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| JP3973819B2 (ja) * | 1999-03-08 | 2007-09-12 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| US6248633B1 (en) * | 1999-10-25 | 2001-06-19 | Halo Lsi Design & Device Technology, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic MONOS memory |
| DE10036911C2 (de) | 2000-07-28 | 2002-06-06 | Infineon Technologies Ag | Verfahren zur Herstellung einer Multi-Bit-Speicherzelle |
| US6518110B2 (en) * | 2000-09-01 | 2003-02-11 | Wen Ying Wen | Method of fabricating memory cell structure of flash memory having annular floating gate |
| JP4904631B2 (ja) * | 2000-10-27 | 2012-03-28 | ソニー株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| JP2002217318A (ja) | 2001-01-19 | 2002-08-02 | Sony Corp | 不揮発性半導体記憶素子及びその製造方法 |
| KR100437470B1 (ko) | 2001-01-31 | 2004-06-23 | 삼성전자주식회사 | 플래쉬 메모리 셀을 갖는 반도체 장치 및 그 제조 방법 |
| US6531350B2 (en) * | 2001-02-22 | 2003-03-11 | Halo, Inc. | Twin MONOS cell fabrication method and array organization |
| JP2002299473A (ja) * | 2001-03-29 | 2002-10-11 | Fujitsu Ltd | 半導体記憶装置及びその駆動方法 |
| US6670240B2 (en) * | 2001-08-13 | 2003-12-30 | Halo Lsi, Inc. | Twin NAND device structure, array operations and fabrication method |
| DE10153384B4 (de) * | 2001-10-30 | 2007-08-02 | Infineon Technologies Ag | Halbleiterspeicherzelle, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung |
| JP2003258128A (ja) * | 2002-02-27 | 2003-09-12 | Nec Electronics Corp | 不揮発性半導体記憶装置およびその製造方法ならびにその動作方法 |
| JP4424886B2 (ja) * | 2002-03-20 | 2010-03-03 | 富士通マイクロエレクトロニクス株式会社 | 半導体記憶装置及びその製造方法 |
| US6462375B1 (en) * | 2002-04-01 | 2002-10-08 | Silicon Based Technology Corp. | Scalable dual-bit flash memory cell and its contactless flash memory array |
| US20040000689A1 (en) * | 2002-06-28 | 2004-01-01 | Erh-Kun Lai | Dual-bit MONOS/SONOS memory structure with non-continuous floating gate |
| US6806517B2 (en) * | 2003-03-17 | 2004-10-19 | Samsung Electronics Co., Ltd. | Flash memory having local SONOS structure using notched gate and manufacturing method thereof |
| US6815764B2 (en) * | 2003-03-17 | 2004-11-09 | Samsung Electronics Co., Ltd. | Local SONOS-type structure having two-piece gate and self-aligned ONO and method for manufacturing the same |
| US6706599B1 (en) * | 2003-03-20 | 2004-03-16 | Motorola, Inc. | Multi-bit non-volatile memory device and method therefor |
-
2003
- 2003-04-01 KR KR10-2003-0020444A patent/KR100480645B1/ko active IP Right Grant
-
2004
- 2004-02-20 US US10/781,761 patent/US7005349B2/en not_active Expired - Lifetime
- 2004-03-30 IT IT000637A patent/ITMI20040637A1/it unknown
- 2004-03-30 FR FR0403305A patent/FR2853453B1/fr not_active Expired - Lifetime
- 2004-03-31 JP JP2004107330A patent/JP4608232B2/ja not_active Expired - Lifetime
- 2004-03-31 DE DE102004017164A patent/DE102004017164B4/de not_active Expired - Lifetime
- 2004-03-31 CN CNB2004100320006A patent/CN100345284C/zh not_active Expired - Lifetime
-
2005
- 2005-12-08 US US11/296,397 patent/US7511334B2/en not_active Expired - Lifetime
-
2010
- 2010-09-01 JP JP2010195924A patent/JP5285671B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339006B1 (en) * | 1999-06-30 | 2002-01-15 | Hyundai Electronics Ind. Co., Ltd. | Flash EEPROM cell and method of manufacturing the same |
| US20020072170A1 (en) * | 2000-03-15 | 2002-06-13 | International Business Machines Corporation | Merged self-aligned source and ONO capacitor for split gate non-volatile memory |
| US6512263B1 (en) * | 2000-09-22 | 2003-01-28 | Sandisk Corporation | Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming |
Also Published As
| Publication number | Publication date |
|---|---|
| ITMI20040637A1 (it) | 2004-06-30 |
| US20040197995A1 (en) | 2004-10-07 |
| KR20040085663A (ko) | 2004-10-08 |
| JP2011003921A (ja) | 2011-01-06 |
| KR100480645B1 (ko) | 2005-03-31 |
| US7005349B2 (en) | 2006-02-28 |
| FR2853453B1 (fr) | 2006-06-09 |
| US7511334B2 (en) | 2009-03-31 |
| DE102004017164A1 (de) | 2004-10-28 |
| JP2004312009A (ja) | 2004-11-04 |
| JP5285671B2 (ja) | 2013-09-11 |
| US20060086953A1 (en) | 2006-04-27 |
| FR2853453A1 (fr) | 2004-10-08 |
| DE102004017164B4 (de) | 2011-01-05 |
| CN1534769A (zh) | 2004-10-06 |
| JP4608232B2 (ja) | 2011-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100345284C (zh) | 利用反向自对准过程制造双ono式sonos存储器的方法 | |
| CN101051652A (zh) | 半导体器件及其制造方法 | |
| CN1244157C (zh) | 非易失性半导体存储器 | |
| CN1153299C (zh) | 半导体装置 | |
| CN1181554C (zh) | 半导体器件及其制造方法 | |
| CN1274026C (zh) | 非易失性半导体存储器件及其制造方法 | |
| CN1288759C (zh) | 集成内存电路及形成集成内存电路的方法 | |
| CN1677675A (zh) | 非易失性半导体存储器件 | |
| CN101055877A (zh) | 半导体结构及其制造方法 | |
| CN1716572A (zh) | 非易失性半导体存储器件的制造方法及半导体存储器件 | |
| CN1495905A (zh) | 自对准分离栅极与非闪存及制造方法 | |
| CN1487599A (zh) | 具有多个叠置沟道的场效应晶体管 | |
| CN1685443A (zh) | 一种新单体式复合型非易失性存储器 | |
| CN1689160A (zh) | 半导体存储器件及其制造方法 | |
| CN1925161A (zh) | 半导体产品及其制作方法 | |
| CN101055842A (zh) | 半导体装置的制造方法 | |
| CN1505156A (zh) | 非易失性半导体存储器件及其制造方法 | |
| CN1514485A (zh) | 非挥发性内存及其制造方法 | |
| CN1459870A (zh) | 半导体装置及其制造方法 | |
| CN1913161A (zh) | 连接结构及用于制造其的方法 | |
| CN1645596A (zh) | 非易失半导体存储器件的制造方法 | |
| CN1095200C (zh) | 非易失存储器的制造方法 | |
| CN1976041A (zh) | 非易失性半导体存储器件及其制造方法 | |
| CN101055880A (zh) | 非易失性半导体存储装置 | |
| CN1706045A (zh) | 包含电容器及较佳平面式晶体管的集成电路装置及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20071024 |