CN100346004C - 用于控制工件预定部分上的沉积的方法和装置 - Google Patents

用于控制工件预定部分上的沉积的方法和装置 Download PDF

Info

Publication number
CN100346004C
CN100346004C CNB028217314A CN02821731A CN100346004C CN 100346004 C CN100346004 C CN 100346004C CN B028217314 A CNB028217314 A CN B028217314A CN 02821731 A CN02821731 A CN 02821731A CN 100346004 C CN100346004 C CN 100346004C
Authority
CN
China
Prior art keywords
workpiece
workpiece surface
plating
top end
additive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028217314A
Other languages
English (en)
Other versions
CN1625611A (zh
Inventor
布伦特·M·巴索尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM Nutool Inc
Original Assignee
ASM Nutool Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM Nutool Inc filed Critical ASM Nutool Inc
Publication of CN1625611A publication Critical patent/CN1625611A/zh
Application granted granted Critical
Publication of CN100346004C publication Critical patent/CN100346004C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/04—Electroplating with moving electrodes
    • C25D5/06—Brush or pad plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/22—Electroplating combined with mechanical treatment during the deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24562—Interlaminar spaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Mechanical Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及以非常理想的方式在工件表面上镀覆导电材料的方法和装置。通过利用优先与工件顶面接触的工件表面影响器件、比如掩膜或清除器，从而在工件和工件表面影响器件之间建立了相对移动，由此使得位于工件上并且被吸附于顶面的电解质溶液中的添加剂被除去，或者使其量或浓度相对于工件凹槽表面的添加剂量有所变化。可在使用工件表面影响器件之前、期间或之后镀覆导电材料，特别是在工件表面影响器件不再接触工件顶面的任何区域之后进行镀覆，以得到理想的半导体结构。

Description

用于控制工件预定部分上的沉积的方法和装置
技术领域
本发明通常涉及一种电镀方法和装置。更具体的是，本发明涉及这样一种方法和装置：通过利用外部影响，使得工件的不同部分上所吸附的添加剂之间有差别，由此增强或阻碍了这些部分上导电材料的镀覆。
背景技术
需要许多步骤来制造集成电路(IC)的多级互联件。该步骤包括在半导体晶片或工件上沉积导电材料和绝缘材料，接着利用光刻胶图案化和蚀刻等工艺来全部或部分除去这些材料。在照相平版印刷法、图案化和蚀刻步骤之后，得到的表面通常是非平面，因为它具有许多凹槽或比如各种尺寸和形状的气孔、接触孔、线条、沟槽、通道和结合焊点等形貌特征(feature)。在实施其它的处理步骤、比如蚀刻和/或化学机械抛光(CMP)之前，通常利用高导电材料来填充这些形貌特征。因此，在多次完成这些沉积和去除步骤之后，在IC的各部分之间形成了低电阻的互联结构。
由于铜(Cu)和Cu合金具有低的电阻率和对电子迁移的高电阻，因此它们很快就成为了优选的IC互联材料。电沉积是一种用于将Cu沉积至工件表面的形貌特征中的最盛行的方法之一。因此，尽管本发明也适用于电镀任何其它材料，但是将描述电镀Cu。在Cu电镀过程中，使用特定配方的电镀液或电解质。这些电镀液或电解质含有Cu离子和控制沉积材料的组织、形貌特征和镀覆行为的添加剂。需要添加剂来得到光滑且性质良好的镀层。有许多Cu镀液配方。其中一些可通过市售得到。其中一种这样的配方(参见例如James Kelly等，Journal of TheElectrochemical Society，Vol.146，P2540-2545，(1999)包括作为铜源的硫酸铜(CuSO4)和水、硫酸(H2SO4)以及少量的氯离子。众所周知，通常为了得到沉积材料的理想性能而将被称为添加剂的其它化学物质加入Cu镀液中。这些添加剂结合在待镀覆Cu的基体表面、或化学或物理吸附在所述表面上，并且如下所述由此会影响其所在位置处的镀覆。
可将Cu镀液中的添加剂分成以下几类，比如加速剂、抑制剂、整平剂、光亮剂、颗粒细化剂、润湿剂、应力减少剂等。在许多情况下，通常利用不同的分类来描述这些添加剂的相似功能。如今，电子应用、特别是制造IC所用的溶液含有较简单的两组份添加剂包装(例如参见Robert Mikkola and Linlin Chen，“Investigation of the Roles of theAdditive Components for Second Generation Copper ElectroplatingChemistries used for Advanced Interconnect Metallization，”Proceedingsof the International Interconnect TechnologyConference，P117-119，June5-7，2000)。这些配方通常被称为抑制剂和加速剂。一些最近引入的包装、例如Enthone出售的Via-Form(通孔形成)化学试剂和Shipley出售的Nano-Plate(毫微镀覆)化学试剂也包括被称为整平剂的第三组份。
抑制剂通常是聚合物，它们被认为是结合在工件表面的高电流密度区域，因此实质上形成了高电阻膜，增加了所述区域的极化，抑制了电流密度并且由此抑制了所述区域的沉积材料量。另一方面，加速剂增强了吸附有该加速剂的工件表面部分的Cu沉积，这实际上削弱或消除了抑制剂的抑制功能。在配方中加入整平剂是为了避免在致密和窄的形貌特征处形成凸起或过度填充，这将在下文中详细描述。氯离子本身会抑制或加速工件各部分的沉积(参见以上引用的会议文章Robert Mikkolaand Linlin Chen，“Investigation”)。所有这些添加剂之间的相互影响会对Cu沉积物的特性起部分决定作用。
以下的附图用于更完整地描述常规电镀方法和装置。附图1表示其上形成有绝缘体2的工件实例3的截面图。利用常规的沉积和蚀刻技术、在绝缘体2和工件3上形成了比如小通孔4a、4b、4c的致密阵列和双波纹结构4d的形貌特征。在该实例中，通孔4a、4b、4c窄而深；换言之，它们具有高的纵横比(即它们的深与宽的比大)。通孔4a、4b、4c的宽度通常是亚微米级。另一方面，双波纹结构4d具有宽沟槽4e和底部的小通孔4f。宽沟槽4e具有小的纵横比。
附图2a-2c表示利用Cu来填充附图1的形貌特征的常规方法。附图2a表示其上沉积有各种层的附图1工件实例。例如，该附图表示工件3和绝缘体2以及在其上沉积的阻挡层/胶结层或粘合层5以及籽晶层6。阻挡层/胶结层5钽、氮化钽、钛、钨或TiW等，或是该领域常用的其它材料的组合。通常利用各种溅射方法和化学气相沉积(CVD)等任何方法来沉积阻挡层/胶结层5。之后，在阻挡层/胶结层5上沉积籽晶层6。籽晶层6的材料可以是铜或可取代铜的物质，并且可利用本领域已知的各种方法将其沉积在阻挡层/胶结层5上。
在附图2b中，在沉积籽晶层6之后，利用合适的镀液将导电材料7(例如铜层)电沉积在其上。在该步骤中，使Cu籽晶层和/或阻挡层与电接触，以使得可在其上施加相对于阳极(未示出)的阴极电压(负电压)。之后，利用如上所述的特定镀液配方在工件表面上电沉积Cu材料7。应指出的是，在附图2b中，示出的籽晶层6与沉积的铜层7是整体部分。通过调节添加剂比如氯离子、抑制剂和加速剂，可得到生长在小形貌特征内的自下至上铜膜。
如附图2b所示，Cu材料7完全填充了通孔4a、4b、4c和4f，并且与大沟槽4e相一致。Cu材料7没有完全填充沟槽4e，因为镀液配方中所用的添加剂在大的形貌特征时没有起作用。例如，认为在通孔和其它大纵横比的形貌特征中，发生了自上而下的沉积，因为抑制剂分子自身连结在每个形貌特征开口的上部，从而抑制了该处的材料生长。这些分子不能通过窄的开口而有效地扩散至高纵横比形貌特征、比如附图1中通孔的底表面。因此，在通孔底表面上，加速剂的吸附差异导致了在那些区域的较快速生长，导致自下而上的生长，并且Cu沉积物的轮廓如图2b所示。如果没有合适的添加剂，则Cu可在高纵横比形貌特征的垂直壁以及底表面上以相同的速度生长，由此导致了工业界所熟知的缺陷比如接缝和空隙。
不希望高纵横比沟槽4e内表面的抑制剂和加速剂的吸附特性与工件的场效应区8顶面的吸附特性有所不同。因此，沟槽4e底表面的Cu厚度与场效应区8上的Cu厚度大致相同。场效应区被定义为蚀刻进入绝缘体的形貌特征之间的绝缘体顶面区域。
由此可以预料，为了利用Cu材料7来完全填充构槽4e，还需要进一步的电镀。图2c表示在进行了进一步的电镀之后所得到的结构。此时，场效应区8上的Cu厚度t3相对较大，并且自场效应区8到沟槽4b内的Cu材料7上部有一个台阶。另外，如果电解质配方中没有整平剂，则高纵横比通孔之上的区域可具有厚度t4，该厚度在接近大形貌特征处的值大于厚度t3。该现象被称为“过度填充”，并且认为是由于：在高纵横比形貌特征区域中，高加速剂浓度导致了沉积的增加。很显然，加速剂优先吸附在如前所述的小通孔中，即使在形貌特征被填充之后，仍有部分被吸附。对于IC应用而言，需要对Cu材料7进行CMP或其它材料去除工艺，以除去Cu材料7以及场效应区8中的阻挡层5，从而仅在图2d所示的形貌特征内留有Cu材料7。图2d所示的是理想状况下的结果。事实上，已知这些材料去除工艺相当昂贵和费事。比如图2c中示出的具有厚Cu层的非平面表面有许多缺陷。首先，去除厚Cu层是费时和昂贵的。其次，不均匀的表面不能被均匀地去除，并且导致了如图2e所示的工业中熟知的大形貌特征凹陷缺陷。
迄今为止，很多注意力都集中在Cu镀覆化学机理以及在工件上产生小形貌特征的自下而上填充的镀覆技术研究。这是有必要的，因为如上所述，缺乏自上而下的填充会导致小形貌特征中的缺陷。近年来，通过在电解质配方中加入整平剂来避免高纵横比形貌特征上的过度填充。由于在该形貌特征上开始形成凸起或过度填充，因此，认为整平剂自身连结在这些高电流密度区域、即凸起或过度填充区域，并且减少了所述区域的镀覆，从而有效地整平了膜表面。因此，研究了特定的电镀液配方和脉冲电镀工艺，以得到小形貌特征的自上而下填充，并且减少或消除过度填充现象。
为了在具有各种形状、尺寸和形式的孔洞的工件上沉积出平面膜，已研究了被称为电化学机械沉积(ECMD)的新类型镀覆技术。以工艺效率而论，在电子工件、比如半导体晶片上得到薄的Cu沉积物平面是非常有价值的。图3示出了这样的Cu沉积物平面。该实施例中，场效应区8上的Cu厚度t5小于图2c所示的常规情况。通过CMP、蚀刻、电抛光或其它方法来去除较薄的Cu层会更容易，从而很重要的是节省了成本。在去除图3所示的平面层时，预计凹陷缺陷也会最小。
在最近出版的名称为“Method and Apparatus for ElectrochemicalMechanical Deposition”的专利US6176992(本发明的受让人同时拥有该专利)中，公开了这样的技术：该技术可使得在工件表面的凹槽内沉积导电材料的同时场效应区的沉积最少。该ECMD方法导致了平面状的材料沉积。
2000年12月18日提交的名称为“Plating Method and ApparatusThat Creats A Differencial Between Additive Disposed On A Top SurfaceAnd A Cavity Surface Of A Workpiece Using An External Influence”的US专利申请NO09/740701(该专利同样转让给了本发明的受让人)中，所描述的ECMD方法和装置可得到的结果是：在一定的时间段内，工件的顶端部分和凹槽表面之间存在的添加剂有差别。在维持该差别的同时，在阳极和工件之间施加电源，以使得凹槽表面比顶面镀覆的相对多。
对ECMD工艺的各方面进行特定改进的其它申请包括：2000年2月23日提交的名称为“Pad Designs and Structures for a VersatileMaterials Processing Apparatus”的US专利申请NO09/511278；2000年7月21日提交的名称为“Pad Designs and Structures with Improved FluidDistribution”US专利申请NO09/621969；以及同一天提交的“Mask PlateDesign”，该申请也要求了2001年3月1日提交的临时申请NO60/272791的优先权；2000年9月28日提交的名称为“Method to Minimize and/orEliminate Conductive Material Coating Over the Top Surface of aPatterned Substrate and Layer Structure Made Thereby”的US专利申请NO09/671800和名称为“Method and App aratus for ControllingThickness Uniformity of Electroplated Layer”的US专利申请NO09/760757，所有这些申请均转让给了本发明的受让人。
尽管上述ECMD方法具有许多优点，但是，在更好地控制各种凹槽梁柱区域的材料沉积方面，还希望进一步的改进，以得到新的导电结构。
发明内容
本发明的目的是提供在工件表面上镀覆导电材料的方法和装置。
本发明的另一个目的是提供在工件表面的小和大形貌特征上都镀覆导电材料的方法和装置，同时其高效、节约成本并且质量优异。
本发明的另一个目的是提供利用工件表面影响器件的方法和装置，以使得导电层的顶面所设置的添加剂与导电层的凹槽表面内所设置的添加剂之间有差别，同时，使得工件表面对与导电层的顶面接触的器件有影响的表面积最小。
本发明的另一个目的是提供利用工件表面影响器件的方法和装置，以使得导电层的顶面所设置的添加剂与导电层的凹槽表面内所设置的添加剂之间有差别，同时，使得工件表面对与导电层顶面的给定区域接触的器件的影响时间最少。
本发明的另一个目的是提供各种实施工件表面影响器件的方法、以及实现各种理想半导体结构的镀覆装置。
本发明的另一个目的是：利用工件表面影响器件对常规镀覆装置进行改进的方法。
本发明实现了上述发明目的中的一种或其组合以及其它目的，本发明提供了在工件表面上镀覆导电材料的方法和装置。
按照本发明的第一方面，提供一种镀覆工件的导电顶面的方法，该工件的导电顶面包括顶端部分和凹槽部分，该方法包括：将具有至少一种添加剂的电解质溶液施加在工件的导电顶面上，一些添加剂被吸附在工件的顶端部分上，一些添加剂被吸附在工件的凹槽部分；使用工件表面影响器件与顶端部分物理接触，并且使之与工件产生相对移动，由此使得吸附在顶端部分的添加剂和吸附在凹槽部分的添加剂之间产生了添加剂浓度差别；将工件表面影响器件从工件的导电顶面移开，从而使工件表面影响器件和顶端部分之间不再有物理接触；并且至少在一个时间段内、利用来自电解液的导体镀覆工件的导电顶面，所述时间段是指维持了至少一些添加剂差别并且此时工件表面影响器件依旧从工件顶面移开的时间段，由此使得在凹槽部分产生的镀覆多于顶端部分。
按照本发明的第二方面，提供一种利用电解质镀覆工件的导电顶面的装置，该工件的导电顶面包括顶端部分和凹槽部分，并且吸附有至少一种添加剂，该装置包括：可施加电源的阳极，由此在阳极和工件的顶面之间产生电场，并且对顶面进行镀覆；和用于与工件表面的顶端部分物理接触的工件表面影响器件，该器件可使得工件表面影响器件与工件之间产生相对移动，从而使得吸附在顶端部分的添加剂和吸附在凹槽部分的添加剂之间产生了添加剂浓度差别；在维持了至少一些上述差别的时间段内，进一步使工件表面影响器件和顶端部分之间没有物理接触，并进行镀覆，从而使镀覆在工件顶端部分的导体量少于镀覆在工件凹槽部分的导体量。
在本发明的另一方面中，公开了根据本发明利用工件表面影响器件改进常规镀覆装置的方法。
在本发明的另一方面中，描述了新的半导体结构。
附图说明
结合附图和本发明示范性优选实施方式的以下详细描述，可更容易地理解本发明的这些目的和其它目的、优点以及特征。
图1表示具有形貌特征并且需要施加导电材料的工件结构部分截面图。
2a-2c的各个截面图表示利用导体来填充图1形貌特征的常规方法。
图2D表示形貌特征内有导体的理想工件结构截面图。
图2E表示形貌特征内有导体的典型工件结构截面图。
图3表示利用电化学机械沉积得到的工件结构截面图。
图4表示常规的镀覆装置。
图5表示本发明的电化学机械沉积装置。
图5A-5D表示各种可与本发明电化学机械沉积装置结合使用的清除器。
图6A-6E、6DD和6EE的各个截面图表示根据本发明方法得到理想半导体结构的截面示意图。
发明详述
将参考以下附图来描述本发明的优选实施方式。本发明人发现，通过利用本发明在工件表面上镀覆导电材料，可在各种形貌特征中沉积更理想的高质量导电材料。
本发明可用于任何工件，比如半导体晶片、平板、磁头膜和包装基体等。另外，本发明提供了具体的工艺参数比如材料、时间和压力等，但是，具体的参数是示范性的而非对本发明的限制。例如，尽管给出的镀覆材料实例是铜，但是，只要镀覆液中含有至少一种镀覆增强和抑制添加剂，则利用本发明可对任何其它材料进行电镀。
本文所描述的镀覆方法是一种ECMD类型的技术，其中在工件表面使用外部影响，以影响该位置处的添加剂吸附。本发明描述了一种通过使设置在阳极和工件之间的工件表面影响器件(比如下文将进一步描述的掩膜或清除器)移动、从而将导电材料镀覆在工件上的方法和装置，该器件至少间歇地与工件表面的各表面区域接触，以在工件的顶端部分和凹槽形貌特征之间产生添加剂差别。一旦产生了添加剂差别，则在阳极和工件之间施加的电源会导致工件表面的镀覆，通常在凹槽形貌特征内的镀覆要优先于在顶面的镀覆。应指出的是，将工件表面影响器件施加于顶面的时间可以任意地是在镀覆之前或镀覆过程中、或施加电源之前或之时，以产生添加剂差别。本发明也可包括垫板，这将在下文中进一步描述。另外，本发明所提供的新方法和装置可改进在工件表面各种形貌特征上或形貌特征中的导电材料电沉积，以此同时减少了在其它位置处的镀覆。
在进一步描述本发明之前，首先描述掩膜(也可定义为是衬垫，但是本文中将之称为掩膜)、清除器和垫板之间的区别。在申请人的上述专利US6176992和US专利申请No09/740701中，描述了这样一种掩膜：它清除工件的顶面并且也具有可控制电解质流过的一些类型的开口。申请人已意识到所述掩膜起到了非常好的作用，而且也可选择结合使用两种不同部件-清除器和垫板(也被称为扩散器)，尽管指出垫板也可与掩膜结合使用，但此时两个部件之间具有重复的功能。也已发现同时利用清除器和垫板是理想的，但是也可仅利用清除器来实施本发明。因此，本文中的工件表面影响器件是指包括掩膜、垫板、清除器以及其它变形体，所述变形体对工件顶面的影响可大于比顶端部分低的表面(比如凹槽形貌特征内的表面)的影响。应理解是，可以利用的是工件表面影响器件而非仅仅是掩膜或清除器。本发明并不限于本文所述的具体掩膜和清除器器件，它包括任何其它可通过清除作用而在工件的清除表面和未清除表面之间建立添加剂成分差别的机构。该差别应使得在未清除区域(每单位面积)上沉积的材料多于清除区域上沉积的材料。这意味着未清除区域的电流密度高于清除区域。
图4表示常规的Cu镀覆槽30，它包括阳极31、阴极32和电解质33。应指出的是，镀槽30可以是常规的镀槽，并且其准确的几何形状不是对本发明的限制。例如，阳极31可被置于不同的容器中，从而与镀槽30液体连接。阳极31和阴极32都可以是垂直的，或者阳极可以在阴极之上。在阳极和阴极之间也可以有扩散器或垫板34，以有助于在工件上沉积均匀的膜层。垫板34通常具有控制阴极区域上液体和电场分布的孔(asparaties)35，以有助于沉积整体均匀的膜。
其它常规的辅助部件也可与本发明结合使用，但不是实践本发明所必需的。所述部件包括熟知的“取样器”和整体镀槽设计中可包括的其它可提供均匀沉积的设备。为了得到无缺陷的沉积物，也可以存在过滤器、气泡消除设备和阳极罩等。
电解质33与阴极32的顶面接触。该实施例中阴极32是工件。为了便于描述，将该工件描述为顶面具有各种形貌特征的晶片，并且应理解为具有该特点的任何工件均可用于实施本发明。晶片被晶片支架36所固定。可将电源施加至晶片导电表面的任何晶片固定方式均可被使用。例如，可利用正面外缘的电触点固定晶片的夹具。另外，更优选的方法是通过真空在背面固定晶片，同时暴露所有用于镀覆的正面。与本申请同一天提交的名称为“Mask Plate Design”的US专利申请提供了这样的方法，该申请也要求了2001年3月1日提交的临时申请No60/272791的优先权。当在晶片32和使晶片大体上阴极化的阳极31之间施加DC或脉冲电压V时，来自电解质33中的Cu可以整体均匀的方式被沉积在晶片32上。而局部均匀的膜是指通常看起来像图2c所示的铜膜。当电解质中存在整平剂时，厚度t3约等于厚度t4，因为通过利用整平剂可大体上消除过度填充现象。可以电流控制方式或电压控制方式将电源施加至晶片和阳极之间。在为电流控制方式时，提供的电源控制电流并且使得电压改变，以控制流过电路的电流量。在为电压控制方式时，提供的电源控制电压，以使得电流可根据电路中的电阻来调节其自身值。
图5表示本发明的第一优选实施方式，不仅可将其制造为新的设备，而且可通过改进常规镀覆装置、比如图4所示的装置来制造该设备。在本发明的该实施方式中，清除器40设置在与晶片32最接近的位置处。为了简便起见，图5中仅示出了垫板34、晶片32和清除器40。在处理过程中，清除器40与晶片的表面接触并且清除该表面，以使得至少在一部分时间内实施铜沉积，并且存在添加剂差别。清除器40可以具有任何形状和尺寸，并且可具有控柄41，优选使用可程序控制的控柄，该控柄用于使清除器40在晶片表面上移动，并且也可收回，从而可使清除器40从晶片的顶面区域整体移开，与本文所述的从晶片移走清除器40、以使得清除器40和晶片之间不存在的电接触方式相比，这样产生的影响甚至更小。控柄41优选具有小的表面积，以使得控柄41对镀覆均匀性的影响最小。控柄的内侧也可涂覆有绝缘材料，或其可由不会影响所述工艺的化学机理或镀覆所用电场的材料制成。
优选与晶片表面接触的清除器区域42比晶片表面小，以使得不会看出其对被沉积的Cu的整体均匀性的改变。清除器和控柄可具有小的通孔，以减少对镀覆均匀性有影响的作用区域。可提供使电解质流经控柄和清除器、以流向晶片表面的设备，从而可以施加液体压力并且在需要时推动清除器使之离开晶片表面。如上所述，清除器区域必须小，例如对于表面积约为300cm2、直径为200mm的晶片而言，清除器40的表面积可以小于50cm2，并且优选小于20cm2。换言之，在本发明的第一实施方式中，利用清除器40在晶片表面上产生外部影响。沉积的Cu的整体均匀性受其它设备、比如整体设计中所包括的垫板34的控制。可通过以线性和/或圆周方式移动清除器40、晶片或这二者来实施清除作用。
清除器的清除移动可以是清除器形状的函数。例如，图5a示出了位于示范性晶片51之上的示范性的清除器50。该图中没有示出移动机理或清除器的控柄，并且可利用常规驱动器件来实施。在特定的实施方式中，晶片51绕其坐标原点B旋转。当晶片51旋转时，清除器50按照“x”所示的方向在位置A和B之间扫过表面。此时如果选择了合适的扫过速度，则清除器50会间歇地扫过晶片表面的每个点。可以使清除器50的速度保持恒定，或者速度也可以沿指向晶片51中心的方向增加，从而在接近晶片旋转的坐标原点B时，弥补相对于清除器50而言晶片表面较低的线速度。清除器可以连续地在表面上移动，或者是递增地移动。例如，清除器50可以增量W在位置A和B之间移动，并且可在每个增量位置保持晶片至少旋转一周，以确保扫过了晶片表面上的每一个点。可在清除器中设置比如超声换能器设备，以增加清除作用的效率并且由此在更短的时间内产生更大的添加剂差别。在清除过程中，晶片51除了可旋转外，也可直线运动。尽管优选在1-100cm/s的平均速度下进行相对移动，但应理解为可利用相对移动速度和本文所述的其它变量一起来控制镀覆工艺。在该实施方式的改进方式中，两个位置A和B可以在晶片的相对端，此时清除器沿晶片的直径移动。
在另一种可选择的情况下，晶片是静止的，并且程序控制的清除器在晶片表面上移动，以扫过该表面的每一个点。无论是否伴随着晶片移动，许多不同的清除移动均可用于得到所需要的晶片表面清除作用。
图5b所示的一种特别有利的清除器设计是可旋转的清除器52，它可绕轴53移动。此时，当清除器52在晶片表面上作直线运动时，晶片可以移动或不移动，因为清除器的旋转提供了清除晶片表面所需的晶片表面和清除器52之间的相对移动。该设计的一个有吸引力的特征在于：包括晶片中心点B在内的晶片所有位置处的相对移动是一致的。应指出的是，尽管优选旋转的清除器52是所示的圆形，但是可将其设计成各种不同的形状。也应指出的是，可在基体表面上操作的圆形清除器不止一个。
如图5C所示，清除器可以是具有清除表面54的小的旋转清除带55(未示出旋转驱动机理，但可以是常规驱动机理)，其清除表面靠在晶片表面上。此时也可利用不止一个该清除器。
图5A-5C所示的每个清除器适合被放置在上述控柄41的端部，以使得可程序化地控制清除器与工件表面的相对移动。另外，对于图5B和5C所示的实施方式而言，清除器本身绕一些轴、比如图5B中的圆形垫板中心和图5C中的小辊旋转。可独立地由程序控制该旋转。
图5D1和5D2示出了其它实用的清除器形状，它们分别是直条58A和弯条58B。在程序控制下，该条可按照给定的方向、比如图5D1所示的“x”方向扫过晶片表面，并且如果是圆周状的，也可绕轴旋转。当使用时，条58可以是静止的，并且，如果需要，它可以是沿枢轴点旋转的条，从而在不使用时，可将之从晶片表面上移开，图5D2示出了条58B和枢轴59。对于上述任何一个清除器而言，与晶片顶面物理接触的清除器清除部分的表面积的大小基本上小于晶片的顶面。典型的是，与晶片顶面接触的清除部分的表面积小于晶片表面积的20％，并且优选小于晶片表面积的10％。对于刮擦型清除器而言，该部分比甚至更小。
如上所述的清除器主体可由与上述掩膜相同的复合材料制成，其外表面由在镀液中稳定的任何材料比如聚碳酸酯、特氟隆和聚丙烯等制成。但是，优选清除器表面的至少一部分由挠性绝缘耐磨材料制成，所述材料可被连接在泡沫衬板上，从而在工件表面和清除器表面之间提供了均匀且完全的物理接触。尽管清除器表面可以是平面状或弯曲状、或被成形为圆形垫板或旋转带，但是扫过晶片顶面的清除器表面应优选是宏观级平面，其所具有的宏观粗糙度可提供有效的清除作用。换言之，清除器表面上可具有小尺寸的凸起。但是，如果有凸起存在，则优选它们具有平坦的表面，这需要调整清除器的表面，此时与需要被调节的常规CMP垫板非常相似。该平坦表面有效地清除了晶片的顶面，而不会清除凹槽的内部。
如果利用软材料、比如各种硬度级别的聚合物泡沫作为清除器表面，此时清除器表面不平坦，应指出的是，材料越软，则在清除过程，其更容易下垂至工件表面的凹槽中。结果是，在顶端部分和凹槽表面产生的添加剂差别不会大，并且损失了工艺效率。然而，该较软的清除器材料可用于填充晶片或其它类型工件上的深形貌特征，其中工件表面层上的任何缺陷、比如划痕会被最小化或消除。尽管软的清除器不能有效地填充凹槽，但是一旦被填充至相当于软材料的下垂水平，则直至达到该点时，都可存在优先填充。超过该点后，凹槽的优先填充会停止，并且在晶片的整个表面上分布有相同的镀覆电流。
图5中的清除器可以是如上所述的任何清除器，当清除器40在晶片32的表面上移动时，它影响吸附在其所接触的特定表面区域上的添加剂浓度。由此在顶面和没有被清除器物理清除的凹槽之间产生了添加剂浓度的差异。该差异由此改变了被去除区域和凹槽的沉积材料量。
例如，认为常规的镀Cu液含有Cu的硫酸盐、水、硫酸、氯离子和两种类型的添加剂(加速剂和抑制剂)。当二者同时使用时，已知抑制剂阻止吸附它的表面被镀覆，而加速剂减少或消除该现象(抑制剂对沉积的抑制作用)。据报道，氯离子与这些添加剂相互作用，从而影响抑制剂和加速剂的性能。当该电解质用于常规镀槽、比如图4所示的镀槽时，得到的铜结构7与图2c所示的相同。但是，如果最初在常规镀覆之后利用清除器40清除晶片表面、以得到图2b所示的铜结构7时，则表面区域的添加剂含量受清除作用和Cu膜各种轮廓的影响，下文将描述该结果。
图6a(与图2b相同)表示优选以2-50mm/秒的速度并且施加优选0.1-2磅/英寸2压力时，瞬间(本文称之为零时间)清除器40沿方向x在晶片表面上移动，从而清除了亦具有示范性凹槽结构的晶片表面区域60。与此同时也可使晶片移动。应指出的是，为了简化附图，本申请的一些附图中没有绘制出阻挡层/胶粘层。清除器40机械清除了顶面区域60，从而在吸附于顶面60和示范性的小凹槽61以及大凹槽62的添加剂之间产生了差别。该差别使得与表面区域60相比、凹槽61、62中存在更小的电流密度抑制作用，或实质上增强了凹槽表面的电流密度。通过多种方式利用清除和未被清除的顶面区域之间添加剂含量的差异来增强未清除区域的沉积电流密度。例如，在电镀液含有至少一种加速剂和一种抑制剂的情况下，清除器40物理去除了表面区域的至少一部分加速剂，因此留下了更多的抑制剂。或者清除器40去除了顶面的至少一部分加速剂和抑制剂，但是在清除器40刚好离开表面之后，抑制剂在被清除表面吸回的速度要比加速剂的速度快。其它的可能性是，机械清除作用对顶面的活化实际上会对抑制剂的吸附起到重要的作用，因为已知刚清洁过的该被清除材料表面比不清洁的表面在吸引吸附物质方面更活跃。实践本发明时可利用的另一种可能的机理是：与没有吸附添加剂的表面相比，利用吸附在表面上的添加剂或添加剂组合物可增强该位置处的沉积。此时，清除器可用于清除添加剂，并且由此减少被清除表面上的添加剂，从而与未经清除的表面相比，可减少该位置处的镀覆。应指出的是，一些添加剂可起到加速剂或抑制剂的作用，这取决于它们所处的化学环境或其它工艺条件比如溶液的pH值、镀覆用电流密度或配方中的其它添加剂等。清除器40在零时间时清除表面60，从晶片顶面移开该清除器40，并且在示范性的凹槽结构上继续镀覆。但是，由于清除器产生了添加剂差别，在凹槽区域发生了更多的镀覆，不进行进一步的清除会导致t1时间下如图6b所示的Cu沉积。可在凹槽(via)上形成小的凸起或过度填充65，这是因为发生了上述的过度填充现象。如果在化学物质中也包括整平剂，则可避免这些凸起，如下文所述，本发明不需要整平剂即可消除这些凸起。
尽管可通过增加电解质对清除器40的压力，但优选通过机械作用或二者的结合来使之从表面60处移开。可利用泵使电解质通过清除器而泵吸至晶片表面，从而实施清除器表面和晶片表面之间电解质压力的增加。则该增加的压力会使清除器与晶片表面是水平面的松散物理接触。
如果由清除器40在凹槽和表面区域建立了添加剂含量的差别，则一旦去除了清除作用，该差别会减小，因为添加剂会开始再次吸附，以试图达到它们的平衡条件。可最好地实践本发明的添加剂能够尽可能地保持该差别，以使得可优先继续在凹槽区域镀覆，清除器在晶片表面的该区域处的机械接触最小。比如由Shipley和Enthone公司提供的含加速剂和抑制剂的添加剂配方可使该差别存在几秒钟。例如，利用含50ppmCl、0.5-2ml/l VFA加速剂和5-15ml/l VFS抑制剂的EnthoneViaform硫酸铜电解质可允许该差别存在。为了其它目的，也可加入其它组分比如小量的氧化剂和整平剂。很明显，在清除器40再次恢复大的差别之前，该差别随着时间的流逝而变的越来越小。
我们假定t1时间时、该差别是清除器40正好清除表面区域之时的分数。因此，可再次使清除器40返回并且建立该添加剂差别。如果清除器40清除如图6b所示的铜层表面以及新的上部区域66，则富集有沉积增强物质的凸起65顶端部分会被清除。该作用会减少凸起顶端部分的这些物质，实际上实现了常规镀覆方法中整平剂所起到的作用。通过间歇地继续清除表面，可得到如图6c所示的Cu沉积物的平坦轮廓。应指出的是，对于如图6c所示的轮廓而言，产生了平坦的Cu沉积物轮廓，因为凸起或过度填充以及其间的波谷区域可提供这样的结构：该结构相似于本发明需要镀覆的顶端部分和凹槽部分。因此，通过在过度填充区域和波谷区域之间产生添加剂差别，可使得发生在波谷区域的镀覆比过度填充区域的镀覆快，从而产生了整平作用。
如上所述，在利用清除器40时，由于镀覆晶片大部分的同时可使得晶片的其它小部分被清除，因此无须移开晶片顶面的清除器40，即可利用连续的清除来得到该轮廓。
我们假定在t1时间时，上部区域和形貌特征内的添加剂差别仍足够大，以使得在图6b所示的铜结构上、可继续进行常规的镀覆而无须使清除器40返回。由于在小的形貌特征上和大形貌特征内仍存在增加的电流密度，因此，通过在图6b所示的结构上继续进行常规的镀覆，可得到独一无二的图6d结构，该结构中，小和大的形貌特征上的沉积了过多的铜，并且在场效应区域上沉积了薄铜层。该结构是有吸引力的，因为当将该膜退火时，在铜层厚的形貌特征中可产生大的晶粒尺寸，这导致低电阻率的互连和好的电迁移电阻。该选择性的增强沉积是本发明的独特特征。Cu层增强的形貌特征对于铜去除步骤(电蚀刻、蚀刻或CMP步骤)也是有利的，因为在除去整个形貌特征上的所有过量Cu之前，可将场效应区域上不需要的Cu除去。接着，形貌特征上的过量Cu可被有效地除去，并且可实现平面化的同时不会产生凹坑和腐蚀缺陷。实际上仅通过阻挡层的去除步骤、即可有效地除去正好位于形貌特征之上的过量Cu，这将在下文中解释。
通过本发明也可得到图6e的结构。此时，清除器40扫过图6b结构。
如前所述，图6b中凸起65的尖端富集了电流密度增强或加速剂。事实上，这是凸起或过度填充区域形成的原因。通过清除凸起的尖端，可减少接近凸起尖端处的沉积增强添加剂，并且凸起的生长变缓。换言之，通过使用本发明的机械清除作用，实现了现有技术电解质配方中整平剂所起到的化学整平作用。在清除了表面和凸起之后，接着继续进行镀覆，基于所需要的凸起特性来决定是否对晶片表面进行所需程度的进一步清除。如图所示，由此在小形貌特征上产生了接近平坦的Cu沉积物，而在大形貌特征上产生了凸起或过度填充。很明显，进行的清除作用越多，则凸起越不明显。
应指出的是，清除器作用于表面的时间间隔与添加剂动力学、清除效率、镀覆电流和所需要的Cu层之间具有强的函数关系。例如，如果镀覆电流增加，则也可增加具有不同添加剂差别的区域的优先沉积。结果是，图6d和6e中的形貌特征上的铜层更厚。相似的是，当利用动力学性质会使得添加剂差别持续时间长的添加剂时，可在未清除的表面上得到更多的铜沉积，因为在清除之后并且在清除器返回之前可得到更长时间的沉积。清除效率通常是清除器表面和工件表面之间的相对速度、进行清除的压力和清除器表面性质等其它相关工艺参数的函数。
图6dd示出了图6d中的沉积物在经蚀刻、电蚀刻、CMP或其它用于清除表面大部分过量Cu的材料去除技术之后的轮廓。为了清除起见，该图中也示出了阻挡层5。由图6dd可以看出，大多数场效应区域的过量Cu被除去，仅在形貌特征上留有Cu凸起。
图6ee表示图6e的晶片表面在进行材料去除步骤之后的情形。此时，仅在大形貌特征处有Cu的凸起。
在任何一种情况下，利用比如CMP技术在将阻挡层5从场效应区域去除的过程中会去除图6dd和6ee中的凸起，并且得到没有凹坑的平坦表面。结果是得到了如图2d所示的结构。在该方法中，避免了图2e所示的凹坑，因为在开始阻挡层的去除步骤时，大形貌特征中存在过量的Cu。
可利用DC、脉冲或AC电源来实施镀覆。可以各种方式控制电源，这包括电流控制方式或电压控制方式或其组合。至少在镀覆工艺的一些时间段可切断晶片的电源。特别是如果切断电源有助于建立大的添加剂差别的情况下，当清除器清除晶片的表面时，可在短时间内切断电源，并且接着恢复电源，从而接着会增强凹槽的沉积。清除器40可以高的速度清除表面，并且接着收回一段时间，或者缓慢地在表面上移动，从而以连续的方式一次扫过很小的区域。图7是根据本发明第二实施方法的装置示意图，可将该装置制造成新装置，或者通过改进如图4所示的常规镀覆装置来制造该装置。在图7中，掩膜70设置在与晶片71最近的位置处。设置了可在晶片71和电极72之间施加电压V的设备。掩膜70中具有至少一个开口，而通常情况是掩膜具有许多开口73。设计开口73是为了确保电解质74中的铜均匀地沉积在晶片的表面上。换言之，在该实施方式中，面对晶片表面的掩膜70的表面被用作清除器，并且掩膜70本身也建立了适宜的电解质流和电场流，从而在晶片的整个表面上均匀地沉积膜。与本申请同一天提交的名称为“Mask Plate Design”的US专利申请描述了可使用的具体掩膜实例，该申请也要求了要求了2001年3月1日提交的临时申请NO60/272791的优先权。
在处理过程中，当晶片和/或掩膜70彼此相对移动时，掩膜表面与晶片的表面接触。掩膜70表面作为用于晶片表面的清除器，并且在表面区域和凹槽表面建立了添加剂差别。
例如，优选在0.1-2psi的压力下、在零时间使掩膜表面和晶片表面接触，通常接触的时间段是2-20秒、或直到在顶端部分和凹槽表面建立了添加剂差别为止。如上所述，在晶片的顶端部分和晶片的凹槽表面部分建立了添加剂差别之后，从晶片表面移开掩膜70(优选至少0.1cm)，以使得之后可进行镀覆。通过机械作用、增加电解质对掩膜的压力或其组合来移开晶片表面的掩膜。只要依旧存在添加剂差别，则可进行镀覆。镀覆时间与添加剂的吸附速度和所需要的最终铜结构有直接的关系。在该时间段内，由于掩膜70没有与晶片的顶面接触，因此电解质溶液会沉积在工件的整个表面上，由此进行镀覆。而且，该差别会导致未清除区域(比如形貌特征内)的镀覆比晶片的已清除表面镀覆的多。由于在晶片的整个表面上都提供了电解质，这有助于改进镀层的厚度均匀性，并且洗去了在清除过程中、在工件表面上产生的颗粒。
而且，该实施方式有利地缩短了掩膜70与晶片的总接触时间，并且使晶片可能存在的缺陷比如划痕最少。该实施方式尤其适用于处理低k介电层的晶片。本领域熟知低k介电材料的机械性能比许多常规介电膜、比如SiO2的性能差。一旦不存在充足的添加剂差别，则可再次使掩膜70与晶片表面接触，并且产生如上所述的外部影响。如果掩膜70与晶片表面重复接触，则持续的镀覆会产生图6c的Cu膜。
如果希望利用该实施方式得到如图6d所示的轮廓时，则按照与上述相似的方式、通过基于上述具有添加剂差别的条件下的镀覆，可得到如图6b所示的轮廓，接着可进行不会产生添加剂差别的常规镀覆，从而得到如图6d所示的轮廓。
如果希望利用该实施方式得到如图6e所示的轮廓时，则按照与上述相似的方式、通过基于上述具有添加剂差别的条件下的镀覆，可得到如图6b所示的轮廓，接着利用上述存在添加剂差别的条件下的镀覆以及随后利用的常规镀覆这二者的组合，可得到如图6e所示的轮廓。这是通过清除位于晶片顶面的小形貌特征之上的凸起而得到的，并且由此减缓了那些凸起处的导体生长。因此，一旦从表面移去掩膜，则大形貌特征之上的生长继续更快地进行，所述大形貌特征的内表面未被掩膜作用清除。尽管利用清除器描述了上述图5的实施方式，并且利用掩膜描述了上述图7的实施方式，但是应理解为：无论是否设置垫板，作为工件表面影响器件的这两种机构都可以被互换使用。
其它相互作用的添加剂组合也可利用，而且镀液配方中也可包括其它的添加剂种类。本发明不限于本文所述的示范性的相互作用添加剂组合，它包括可在晶片的清除表面和未清除表面之间建立添加剂差别的任何组合。该差别应使得在未清除区域(每单位面积)沉积的材料比清除区域沉积的多。这意味着未清除区域的镀覆电流密度比清除表面的高。图6a中的清除器40优选是平坦的并且足够大，从而不会凹陷在晶片最大形貌特征的内表面内并且清除该表面。
除了铜及其合金可作为导电材料之外，本发明也可利用许多其它导电材料比如金、铁、镍、铬、铟、铅、锡、铅-锡合金、无铅的可软焊的合金、银、锌、镉、钌及其合金。本发明特别适用于镀覆高性能的片式互连件、包装物、磁性材料、平板和光声电子器件。
在另一个实施方式中，特别有利的是，当利用掩膜或清除器时，镀覆电流可影响添加剂的吸附特性。一些添加剂在电流通过的表面上的吸附更强。此时，在切断电流或减少该表面的电流时，吸附物更容易从黏结它的表面上清除。通过掩膜和清除器可容易地清除不牢固黏结的添加剂。在凹槽中，尽管也是不牢固的黏结，但是添加剂更容易停留，因为它们不受外部的影响。一旦在短电时利用掩膜或清除器除去非牢固结合的添加剂，则可从晶片表面上移去掩膜或清除器，并且接着在存在添加剂差别的条件下，施加电源进行电镀。由此可减少清除时间，从而使清除器和晶片表面的物理接触最小。
在之前的描述中，为了透彻地理解本发明而阐述了许多具体的细节比如具体的材料、掩膜设计、压力、化学试剂、工艺等。但是，本领域的技术人员会意识到，不采取上述具体细节也可实施本发明。
尽管以上已详细描述了各种优选实施方式，但是本领域技术人员会容易地理解的是，不背离本发明的新教导和优点、可对示范性实施方式作出许多改进。因此，在不背离本发明实质的前提下，有时可利用本发明的一些特征而不利用其它的相应特征，并且本发明的范围由所附的权利要求的限定。

Claims (47)

1.一种镀覆工件的导电顶面的方法，该工件的导电顶面包括顶端部分和凹槽部分，该方法包括：
将具有至少一种添加剂的电解质溶液施加在工件的导电顶面上，一些添加剂被吸附在工件的顶端部分上，一些添加剂被吸附在工件的凹槽部分；
使用工件表面影响器件与顶端部分物理接触，并且使之与工件产生相对移动，由此使得吸附在顶端部分的添加剂和吸附在凹槽部分的添加剂之间产生了添加剂浓度差别；
将工件表面影响器件从工件的导电顶面移开，从而使工件表面影响器件和顶端部分之间不再有物理接触；并且
至少在一个时间段内、利用来自电解液的导体镀覆工件的导电顶面，所述时间段是指维持了至少一些添加剂差别并且此时工件表面影响器件依旧从工件顶面移开的时间段，由此使得在凹槽部分产生的镀覆多于顶端部分。
2.如权利要求1所述的方法，其特征在于：还包括至少在使用工件表面影响器件和移动该器件之前或过程中的至少一部分时间内，对工件的导电顶面进行进一步的镀覆。
3.如权利要求2所述的方法，其特征在于：使用工件表面影响器件的步骤中利用了掩膜，该掩膜包括至少一个开口，通过该开口在导电顶面上建立电解质流。
4.如权利要求1所述的方法，其特征在于：电解质溶液具有多种添加剂，所述多种添加剂包括抑制剂、加速剂、抑制剂和加速剂、抑制剂和氯离子(Cl-)、加速剂和氯离子(Cl-)、以及抑制剂和加速剂与氯离子(Cl-)中的至少一种。
5.如权利要求4所述的方法，其特征在于：在镀覆步骤中，凹槽部分上的加速剂比顶端部分的加速剂更有效，由此在每单位面积的凹槽部分上产生了比顶端部分更多的材料沉积。
6.如权利要求2所述的方法，其特征在于：电解质溶液具有多种添加剂，所述多种添加剂包括抑制剂、加速剂、抑制剂和加速剂、抑制剂和氯离子(Cl-)、加速剂和氯离子(Cl-)、以及抑制剂和加速剂与氯离子(Cl-)中的至少一种。
7.如权利要求6所述的方法，其特征在于：在镀覆步骤过程中，凹槽部分的加速剂比顶端部分的加速剂更有效，由此在每单位面积的凹槽部分上产生了比顶端部分更多的材料沉积。
8.如权利要求5所述的方法，其特征在于：使用工作表面影响器件的步骤通过除去加速剂、活化抑制剂和增加抑制剂在顶端部分的效力这三者中的至少一种方式，来建立差别。
9.如权利要求8所述的方法，其特征在于：重复进行使用工件表面影响器件的步骤、移去工件表面影响器件的步骤和镀覆步骤。
10.如权利要求2所述的方法，其特征在于：重复进行使用工件表面影响器件的步骤、移去工件表面影响器件的步骤和镀覆步骤。
11.如权利要求2所述的方法，其特征在于：继续进行镀覆步骤，而不在工件表面影响器件和工件表面之间产生进一步的接触，从而导致凹槽部分相对于工件表面的顶端部分而言产生了镀覆导体的过度填充。
12.如权利要求2所述的方法，其特征在于：导电顶面包括许多凹槽部分，并且镀覆步骤在导电顶面上镀覆了导电层，使得导电层形成于许多凹槽中的每一个中，该导电层以平坦的厚度形成于导电顶面的平坦顶面部分，并且形成于许多凹槽部分的至少之一上的导电层厚度大于平坦的厚度，从而在该位置处产生了过度填充。
13.如权利要求2所述的方法，其特征在于：在镀覆步骤之后，还包括如下步骤：
再次使工件表面影响器件与顶端部分物理接触，并且使之与工件产生相对移动，从而使吸附在顶端部分的添加剂和吸附在凹槽部分的添加剂之间产生新的添加剂浓度差别；
再次将工件表面影响器件从工件的导电顶面移开，从而使工件表面影响器件和顶端部分之间不再有物理接触；并且
在维持了至少一些所述新的添加剂浓度差别的另一时间段内，利用来自电解液的导体再次镀覆工件的导电顶面。
14.如权利要求1所述的方法，其特征在于：镀覆步骤包括在镀覆过程中施加恒定电源和可变电源中的至少一种。
15.如权利要求14所述的方法，其特征在于：以电压可控方式和电流可控方式中的至少一种方式施加恒定电源和可变电源中的至少一种。
16.如权利要求15所述的方法，其特征在于：在镀覆过程中，施加恒定电源和可变电源中的至少一种的步骤在凹槽部分和顶端部分产生了沉积电流，其中凹槽部分的沉积电流密度高于顶端部分的沉积电流密度。
17.如权利要求1所述的方法，其特征在于：镀覆步骤镀覆铜和铜合金中的一种。
18.如权利要求1所述的方法，其特征在于：在使用和移动工件表面影响器件的步骤中，不施加镀覆用电源。
19.如权利要求1所述的方法，其特征在于：使用工件表面影响器件的步骤在顶端部分和凹槽部分之间产生了表面电阻差别。
20.如权利要求1所述的方法，其特征在于：还包括向电解质添加其它添加剂的步骤，以有助于使添加剂和工件表面之间的结合松散，并且从而进一步有助于建立差别。
21.如权利要求1所述的方法，其特征在于：使用工件表面影响器件的步骤中利用了清除器，该清除器具有与工件物理接触的清除部分，该清除部分的表面积小于工件表面的表面积。
22.如权利要求21所述的方法，其特征在于：电解质溶液具有多种添加剂，所述多种添加剂包括抑制剂、加速剂、抑制剂和加速剂、抑制剂和氯离子(Cl-)、加速剂和氯离子(Cl-)、以及抑制剂和加速剂与氯离子(Cl-)中的至少一种。
23.如权利要求22所述的方法，其特征在于：在镀覆步骤过程中，凹槽部分上的加速剂比顶端部分上的加速剂更有效，由此在每单位面积的凹槽部分上产生了比顶端部分更多的材料沉积。
24.如权利要求5所述的方法，其特征在于：通过除去加速剂和活化顶端部分抑制剂之一的方式，利用工件表面影响器件建立差别。
25.如权利要求21所述的方法，其特征在于：使用工件表面影响器件的步骤确保相对移动导致在待镀工件的整个表面上产生差别。
26.如权利要求25所述的方法，其特征在于：电解质溶液具有多种添加剂，所述添加剂包括抑制剂、加速剂、抑制剂和加速剂、抑制剂和氯离子(Cl-)、加速剂和氯离子(Cl-)、以及抑制剂和加速剂与氯离子(Cl-)中的至少一种。
27.如权利要求26所述的方法，其特征在于：在镀覆步骤过程中，凹槽部分上的加速剂比顶端部分上的加速剂更有效，由此在每单位面积的凹槽部分上产生了比顶端部分更多的材料沉积。
28.一种利用电解质镀覆工件的导电顶面的装置，该工件的导电顶面包括顶端部分和凹槽部分，并且吸附有至少一种添加剂，该装置包括：
可施加电源的阳极，由此在阳极和工件的顶面之间产生电场，并且对顶面进行镀覆；和
用于与工件表面的顶端部分物理接触的工件表面影响器件，该器件可使得工件表面影响器件与工件之间产生相对移动，从而使得吸附在顶端部分的添加剂和吸附在凹槽部分的添加剂之间产生了添加剂浓度差别；在维持了至少一些上述差别的时间段内，进一步使工件表面影响器件和顶端部分之间没有物理接触，并进行镀覆，从而使镀覆在工件顶端部分的导体量少于镀覆在工件凹槽部分的导体量。
29.如权利要求28所述的装置，其特征在于：工件表面影响器件是清除器，该清除器具有与工件接触的清除部分，并且清除部分的表面积小于工件表面的表面积。
30.如权利要求29所述的装置，其特征在于：清除部分的表面积小于工件表面的表面积的20％。
31.如权利要求29所述的装置，其特征在于：清除部分的表面积小于工件表面的表面积的10％。
32.如权利要求29所述的装置，其特征在于：清除器与可使清除器移动的控柄连接。
33.如权利要求32所述的装置，其特征在于：控柄受程序控制，使得清除器从工件表面移开。
34.如权利要求32所述的装置，其特征在于：控柄是可收回的，并且适用于将清除器从工件表面移开。
35.如权利要求31所述的装置，其特征在于：清除器用于确保通过相对移动来减少待镀工件整个表面区域上的第一部分添加剂量。
36.如权利要求35所述的装置，其特征在于：清除器用于在工件旋转时其沿工件表面移动。
37.如权利要求29所述的装置，其特征在于：清除器是圆形并且绕中心轴旋转。
38.如权利要求29所述的装置，其特征在于：清除器是棒形。
39.如权利要求29所述的装置，其特征在于：工件表面影响器件是掩膜，该掩膜包括至少一个开口，通过该开口在导电顶面上建立电解质流。
40.如权利要求39所述的装置，其特征在于：掩膜和工件都可以独立地移动。
41.一种镀覆工件的导电顶面的方法，该工件的导电顶面包括顶端部分和凹槽部分，该方法包括步骤：
将具有至少一种添加剂的电解质溶液施加在工件的导电顶面上，一些添加剂被吸附在工件的顶端部分上，并且一些添加剂被吸附在工件的凹槽部分；
使用工件表面影响器件与顶端部分物理接触，并且使之与工件产生相对移动，由此使得吸附在顶端部分的添加剂和吸附在凹槽部分的添加剂之间产生了添加剂浓度差别，所述工件表面影响器件的清除部分的表面积小于工件表面的表面积；
至少在维持了一些添加剂差别的时间段内，利用来自电解液的导体镀覆工件的导电顶面，由此使得在凹槽部分产生的镀覆多于顶端部分。
42.如权利要求41所述的方法，其特征在于：使用工件表面影响器件的步骤包括利用连接于该工件表面影响器件的控柄来使之移动的步骤。
43.如权利要求41所述的方法，其特征在于：使用工件表面影响器件的步骤包括使之与待镀工件的整个顶端部分区域产生物理接触，从而在待镀工件的整个顶端部分区域产生差别。
44.如权利要求41所述的方法，其特征在于：使用工件表面影响器件的步骤包括在工件旋转时，使该工件表面影响器件沿工件表面移动的步骤。
45.如权利要求44所述的方法，其特征在于：在移动过程中，工件表面影响器件在工件表面中心部分的移动速度大于工件表面边缘部分的速度。
46.如权利要求41所述的方法，其特征在于：还包括将工件表面影响器件从工件表面移开的步骤，以防止它们之间的物理接触。
47.如权利要求46所述的方法，其特征在于：还包括从工件表面上缩回工件表面影响器件的步骤。
CNB028217314A 2001-09-20 2002-09-19 用于控制工件预定部分上的沉积的方法和装置 Expired - Lifetime CN100346004C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/961,193 US6921551B2 (en) 2000-08-10 2001-09-20 Plating method and apparatus for controlling deposition on predetermined portions of a workpiece
US09/961,193 2001-09-20

Publications (2)

Publication Number Publication Date
CN1625611A CN1625611A (zh) 2005-06-08
CN100346004C true CN100346004C (zh) 2007-10-31

Family

ID=25504184

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028217314A Expired - Lifetime CN100346004C (zh) 2001-09-20 2002-09-19 用于控制工件预定部分上的沉积的方法和装置

Country Status (8)

Country Link
US (4) US6921551B2 (zh)
EP (1) EP1499759A2 (zh)
JP (1) JP2005508445A (zh)
KR (2) KR101167610B1 (zh)
CN (1) CN100346004C (zh)
AU (1) AU2002327682A1 (zh)
TW (1) TWI241639B (zh)
WO (1) WO2003025255A2 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7531079B1 (en) 1998-10-26 2009-05-12 Novellus Systems, Inc. Method and apparatus for uniform electropolishing of damascene IC structures by selective agitation
US7449098B1 (en) 1999-10-05 2008-11-11 Novellus Systems, Inc. Method for planar electroplating
US6355153B1 (en) * 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures
US6921551B2 (en) 2000-08-10 2005-07-26 Asm Nutool, Inc. Plating method and apparatus for controlling deposition on predetermined portions of a workpiece
US6932896B2 (en) * 2001-03-30 2005-08-23 Nutool, Inc. Method and apparatus for avoiding particle accumulation in electrodeposition
US20040000488A1 (en) * 2002-06-28 2004-01-01 Applied Materials, Inc. CU ECP planarization by insertion of polymer treatment step between gap fill and bulk fill steps
US7799200B1 (en) 2002-07-29 2010-09-21 Novellus Systems, Inc. Selective electrochemical accelerator removal
TWI338132B (en) * 2003-03-25 2011-03-01 Toppan Printing Co Ltd Analytic method for plating liquid for eletrolyzing copper and method for manufacturing a semiconductor product
US7371311B2 (en) * 2003-10-08 2008-05-13 Intel Corporation Modified electroplating solution components in a low-acid electrolyte solution
US20050077180A1 (en) * 2003-10-08 2005-04-14 Zierath Daniel J. Modified electroplating solution components in a high-acid electrolyte solution
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US8530359B2 (en) 2003-10-20 2013-09-10 Novellus Systems, Inc. Modulated metal removal using localized wet etching
US7435324B2 (en) 2004-09-02 2008-10-14 Micron Technology, Inc. Noncontact localized electrochemical deposition of metal thin films
US7257893B2 (en) * 2005-06-03 2007-08-21 Novellus Systems, Inc. Efficient wafer processing technology
US7837850B2 (en) * 2005-09-28 2010-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Electroplating systems and methods
US20070089995A1 (en) * 2005-10-24 2007-04-26 Jennifer Loo Damascene copper plating for coils in thin film heads
EP1839695A1 (en) * 2006-03-31 2007-10-03 Debiotech S.A. Medical liquid injection device
US8500985B2 (en) 2006-07-21 2013-08-06 Novellus Systems, Inc. Photoresist-free metal deposition
US20080237048A1 (en) * 2007-03-30 2008-10-02 Ismail Emesh Method and apparatus for selective electrofilling of through-wafer vias
CN101435100B (zh) * 2007-11-16 2011-04-06 联华电子股份有限公司 流体区域控制装置及其操作方法
US8334202B2 (en) * 2009-11-03 2012-12-18 Infineon Technologies Ag Device fabricated using an electroplating process
US8168540B1 (en) 2009-12-29 2012-05-01 Novellus Systems, Inc. Methods and apparatus for depositing copper on tungsten
GB201021326D0 (en) * 2010-12-16 2011-01-26 Picofluidics Ltd Electro chemical deposition apparatus
US9424357B1 (en) 2011-03-01 2016-08-23 Amazon Technologies, Inc. Predictive page loading based on text entry and search term suggestions
US9416459B2 (en) * 2011-06-06 2016-08-16 United Microelectronics Corp. Electrical chemical plating process
US9230912B2 (en) * 2014-05-16 2016-01-05 United Microelectronics Corp. Method for manufacturing semiconductor device and device manufactured using the same
US9714462B2 (en) * 2014-10-08 2017-07-25 Applied Materials, Inc. Vacuum pre-wetting apparatus and methods
CN105350040B (zh) * 2015-10-19 2018-02-06 大连海事大学 一种基于电刷镀镍抛光复合工艺的高光洁金属表面制备方法
US9735224B1 (en) 2016-10-11 2017-08-15 International Business Machines Corporation Patterning magnetic films using self-stop electro-etching
CN108004571B (zh) * 2017-11-24 2019-03-26 中山复盛机电有限公司 平板电镀模具电镀窗口的补强结构及平板电镀模具

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1062009A (zh) * 1991-08-01 1992-06-17 铁道部戚墅堰机车车辆工艺研究所 深孔管内壁电解镀镀覆方法及装置
CN1155230A (zh) * 1995-08-23 1997-07-23 美克株式会社 电镀法
CN1209649A (zh) * 1997-08-27 1999-03-03 华通电脑股份有限公司 卷带自动焊接球阵式集成电路封装方法
US6176992B1 (en) * 1998-11-03 2001-01-23 Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
US6270646B1 (en) * 1999-12-28 2001-08-07 International Business Machines Corporation Electroplating apparatus and method using a compressible contact

Family Cites Families (190)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2540602A (en) 1946-07-03 1951-02-06 Lockheed Aircraft Corp Method and apparatus for the surface treatment of metals
BE517552A (zh) 1951-05-17
US2965556A (en) 1959-04-15 1960-12-20 Struers Chemiske Lab H Apparatus for the electro-mechanical polishing of surfaces
US3448023A (en) 1966-01-20 1969-06-03 Hammond Machinery Builders Inc Belt type electro-chemical (or electrolytic) grinding machine
US3328273A (en) 1966-08-15 1967-06-27 Udylite Corp Electro-deposition of copper from acidic baths
FR1585605A (zh) 1968-04-29 1970-01-30
DE2008664A1 (en) 1970-02-25 1971-09-09 Licentia Gmbh Galvanically or chemically assisted mechanic
US3779887A (en) 1972-03-14 1973-12-18 Sifco Ind Inc Vibratory applicator for electroplating solutions
US3959089A (en) 1972-07-31 1976-05-25 Watts John Dawson Surface finishing and plating method
US4315985A (en) 1972-11-30 1982-02-16 International Business Machines Corporation Fine-line circuit fabrication and photoresist application therefor
US3833486A (en) 1973-03-26 1974-09-03 Lea Ronal Inc Cyanide-free electroplating
FR2276395A1 (fr) 1974-06-25 1976-01-23 Lea Ronal Inc Bains d'electroplacage non cyanures ameliores
US4024029A (en) 1974-10-17 1977-05-17 National Research Development Corporation Electrodeposition
ES440918A1 (es) 1975-03-11 1977-06-01 Oxy Metal Industries Corp Un metodo para la preparacion de una poli (sal de alcanol- amonio cuaternario).
US4080513A (en) * 1975-11-03 1978-03-21 Metropolitan Circuits Incorporated Of California Molded circuit board substrate
GB2081742B (en) 1980-07-17 1983-07-20 Rolls Royce Manufacture of articles having internal passages by electromachining
FI802444A (fi) 1980-08-05 1982-02-06 Outokumpu Oy Apparat foer elektrolytisk polering
JPS5819170Y2 (ja) 1980-08-16 1983-04-19 征一郎 相合 半導体ウェハ−のめっき装置
FR2510145B1 (fr) 1981-07-24 1986-02-07 Rhone Poulenc Spec Chim Additif pour bain de cuivrage electrolytique acide, son procede de preparation et son application au cuivrage des circuits imprimes
US4466864A (en) 1983-12-16 1984-08-21 At&T Technologies, Inc. Methods of and apparatus for electroplating preselected surface regions of electrical articles
US4609450A (en) 1985-03-26 1986-09-02 Agency Of Industrial Science And Technology Combined electrolytic-abrasive polishing apparatus
US4610772A (en) 1985-07-22 1986-09-09 The Carolinch Company Electrolytic plating apparatus
JPS62127492A (ja) 1985-11-26 1987-06-09 Shigeo Hoshino カ−ボン繊維を用いる電気めつきの方法
US4948474A (en) 1987-09-18 1990-08-14 Pennsylvania Research Corporation Copper electroplating solutions and methods
DE3741459C1 (de) 1987-12-08 1989-04-13 Blasberg Oberflaechentech Verfahren zur Herstellung durchkontaktierter Leiterplatten
DE3836521C2 (de) 1988-10-24 1995-04-13 Atotech Deutschland Gmbh Wäßriges saures Bad zur galvanischen Abscheidung von glänzenden und rißfreien Kupferüberzügen und Verwendung des Bades
US5316974A (en) 1988-12-19 1994-05-31 Texas Instruments Incorporated Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer
US5024735A (en) 1989-02-15 1991-06-18 Kadija Igor V Method and apparatus for manufacturing interconnects with fine lines and spacing
US5084071A (en) 1989-03-07 1992-01-28 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
US4954142A (en) 1989-03-07 1990-09-04 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
US5256565A (en) 1989-05-08 1993-10-26 The United States Of America As Represented By The United States Department Of Energy Electrochemical planarization
US5236574A (en) 1989-05-08 1993-08-17 Sumitomo Metal Industries, Ltd. Electroplating of hot-galvanized steel sheet and continuous plating line therefor
US5055425A (en) 1989-06-01 1991-10-08 Hewlett-Packard Company Stacked solid via formation in integrated circuit systems
US5292399A (en) 1990-04-19 1994-03-08 Applied Materials, Inc. Plasma etching apparatus with conductive means for inhibiting arcing
US5098860A (en) 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
US5151168A (en) 1990-09-24 1992-09-29 Micron Technology, Inc. Process for metallizing integrated circuits with electrolytically-deposited copper
US5096550A (en) 1990-10-15 1992-03-17 The United States Of America As Represented By The United States Department Of Energy Method and apparatus for spatially uniform electropolishing and electrolytic etching
US5158860A (en) * 1990-11-01 1992-10-27 Shipley Company Inc. Selective metallization process
JPH04219308A (ja) 1990-12-17 1992-08-10 Mitsui Mining Co Ltd 脱硝性能の高い脱硫脱硝用成形活性コークスの製造方法
US5174886A (en) 1991-02-22 1992-12-29 Mcgean-Rohco, Inc. High-throw acid copper plating using inert electrolyte
US5171412A (en) 1991-08-23 1992-12-15 Applied Materials, Inc. Material deposition method for integrated circuit manufacturing
JP3200468B2 (ja) 1992-05-21 2001-08-20 日本エレクトロプレイテイング・エンジニヤース株式会社 ウエーハ用めっき装置
US5225034A (en) 1992-06-04 1993-07-06 Micron Technology, Inc. Method of chemical mechanical polishing predominantly copper containing metal layers in semiconductor processing
DE4324330C2 (de) 1992-08-01 1994-11-17 Atotech Deutschland Gmbh Verfahren zum elektrolytischen Behandeln von insbesondere flachem Behandlungsgut, sowie Anordnung, insbesondere zur Durchführung dieses Verfahrens
US6395163B1 (en) 1992-08-01 2002-05-28 Atotech Deutschland Gmbh Process for the electrolytic processing especially of flat items and arrangement for implementing the process
US5486234A (en) 1993-07-16 1996-01-23 The United States Of America As Represented By The United States Department Of Energy Removal of field and embedded metal by spin spray etching
US5378160A (en) 1993-10-01 1995-01-03 Bourns, Inc. Compliant stacking connector for printed circuit boards
US5512131A (en) 1993-10-04 1996-04-30 President And Fellows Of Harvard College Formation of microstamped patterns on surfaces and derivative articles
JP3172758B2 (ja) 1993-11-20 2001-06-04 東京エレクトロン株式会社 プラズマエッチング方法
US5394062A (en) 1993-12-15 1995-02-28 General Electric Company Lamp ballast circuit with overload detection and ballast operability indication features
DE69522617T2 (de) 1994-06-28 2002-07-04 Ebara Corp Verfahren und Vorrichtung zum Reinigen von Werkstücken
JP3397501B2 (ja) 1994-07-12 2003-04-14 株式会社東芝 研磨剤および研磨方法
US5472592A (en) 1994-07-19 1995-12-05 American Plating Systems Electrolytic plating apparatus and method
ATE186001T1 (de) 1994-08-09 1999-11-15 Ontrak Systems Inc Linear poliergerät und wafer planarisierungsverfahren
US5567300A (en) 1994-09-02 1996-10-22 Ibm Corporation Electrochemical metal removal technique for planarization of surfaces
US5593344A (en) 1994-10-11 1997-01-14 Ontrak Systems, Inc. Wafer polishing machine with fluid bearings and drive systems
US5486282A (en) 1994-11-30 1996-01-23 Ibm Corporation Electroetching process for seed layer removal in electrochemical fabrication of wafers
US5605637A (en) 1994-12-15 1997-02-25 Applied Materials Inc. Adjustable dc bias control in a plasma reactor
US6537133B1 (en) 1995-03-28 2003-03-25 Applied Materials, Inc. Method for in-situ endpoint detection for chemical mechanical polishing operations
US5516412A (en) 1995-05-16 1996-05-14 International Business Machines Corporation Vertical paddle plating cell
US5795215A (en) 1995-06-09 1998-08-18 Applied Materials, Inc. Method and apparatus for using a retaining ring to control the edge effect
US5681215A (en) 1995-10-27 1997-10-28 Applied Materials, Inc. Carrier head design for a chemical mechanical polishing apparatus
EP0751567B1 (en) 1995-06-27 2007-11-28 International Business Machines Corporation Copper alloys for chip interconnections and method of making
US5755859A (en) 1995-08-24 1998-05-26 International Business Machines Corporation Cobalt-tin alloys and their applications for devices, chip interconnections and packaging
US5863412A (en) 1995-10-17 1999-01-26 Canon Kabushiki Kaisha Etching method and process for producing a semiconductor element using said etching method
US5575206A (en) 1995-10-25 1996-11-19 Elexon Ltd. Screen printing apparatus with pallet registration
US5762544A (en) 1995-10-27 1998-06-09 Applied Materials, Inc. Carrier head design for a chemical mechanical polishing apparatus
US5840629A (en) 1995-12-14 1998-11-24 Sematech, Inc. Copper chemical mechanical polishing slurry utilizing a chromate oxidant
US5575706A (en) 1996-01-11 1996-11-19 Taiwan Semiconductor Manufacturing Company Ltd. Chemical/mechanical planarization (CMP) apparatus and polish method
RU2077611C1 (ru) 1996-03-20 1997-04-20 Виталий Макарович Рябков Способ обработки поверхностей и устройство для его осуществления
US5858813A (en) 1996-05-10 1999-01-12 Cabot Corporation Chemical mechanical polishing slurry for metal layers and films
US5714707A (en) 1996-05-13 1998-02-03 Talon Manufacturing Company, Inc. Process and apparatus for demilitarization of small caliber primed cartridge cases
US5862605A (en) 1996-05-24 1999-01-26 Ebara Corporation Vaporizer apparatus
US5723387A (en) 1996-07-22 1998-03-03 Industrial Technology Research Institute Method and apparatus for forming very small scale Cu interconnect metallurgy on semiconductor substrates
US5793272A (en) 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
US5773364A (en) 1996-10-21 1998-06-30 Motorola, Inc. Method for using ammonium salt slurries for chemical mechanical polishing (CMP)
US5954997A (en) 1996-12-09 1999-09-21 Cabot Corporation Chemical mechanical polishing slurry useful for copper substrates
US5933753A (en) 1996-12-16 1999-08-03 International Business Machines Corporation Open-bottomed via liner structure and method for fabricating same
US5911619A (en) 1997-03-26 1999-06-15 International Business Machines Corporation Apparatus for electrochemical mechanical planarization
US5807165A (en) 1997-03-26 1998-09-15 International Business Machines Corporation Method of electrochemical mechanical planarization
US5930669A (en) 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
JP3462970B2 (ja) 1997-04-28 2003-11-05 三菱電機株式会社 メッキ処理装置およびメッキ処理方法
US5922091A (en) 1997-05-16 1999-07-13 National Science Council Of Republic Of China Chemical mechanical polishing slurry for metallic thin film
US6228231B1 (en) 1997-05-29 2001-05-08 International Business Machines Corporation Electroplating workpiece fixture having liquid gap spacer
US5833820A (en) 1997-06-19 1998-11-10 Advanced Micro Devices, Inc. Electroplating apparatus
US6001235A (en) 1997-06-23 1999-12-14 International Business Machines Corporation Rotary plater with radially distributed plating solution
US5985123A (en) 1997-07-09 1999-11-16 Koon; Kam Kwan Continuous vertical plating system and method of plating
US6074546A (en) 1997-08-21 2000-06-13 Rodel Holdings, Inc. Method for photoelectrochemical polishing of silicon wafers
EP1027481A1 (en) 1997-09-30 2000-08-16 Semitool, Inc. Electroplating system having auxiliary electrode exterior to main reactor chamber for contact cleaning operations
US6024857A (en) 1997-10-08 2000-02-15 Novellus Systems, Inc. Electroplating additive for filling sub-micron features
US5897375A (en) 1997-10-20 1999-04-27 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for copper and method of use in integrated circuit manufacture
US6159354A (en) 1997-11-13 2000-12-12 Novellus Systems, Inc. Electric potential shaping method for electroplating
US6027631A (en) 1997-11-13 2000-02-22 Novellus Systems, Inc. Electroplating system with shields for varying thickness profile of deposited layer
US6156167A (en) 1997-11-13 2000-12-05 Novellus Systems, Inc. Clamshell apparatus for electrochemically treating semiconductor wafers
US6251528B1 (en) 1998-01-09 2001-06-26 International Business Machines Corporation Method to plate C4 to copper stud
US6140234A (en) 1998-01-20 2000-10-31 International Business Machines Corporation Method to selectively fill recesses with conductive metal
US6004880A (en) 1998-02-20 1999-12-21 Lsi Logic Corporation Method of single step damascene process for deposition and global planarization
JP3191759B2 (ja) 1998-02-20 2001-07-23 日本電気株式会社 半導体装置の製造方法
US5968333A (en) 1998-04-07 1999-10-19 Advanced Micro Devices, Inc. Method of electroplating a copper or copper alloy interconnect
US5976331A (en) 1998-04-30 1999-11-02 Lucent Technologies Inc. Electrodeposition apparatus for coating wafers
US6071388A (en) 1998-05-29 2000-06-06 International Business Machines Corporation Electroplating workpiece fixture having liquid gap spacer
US6143155A (en) 1998-06-11 2000-11-07 Speedfam Ipec Corp. Method for simultaneous non-contact electrochemical plating and planarizing of semiconductor wafers using a bipiolar electrode assembly
US6395152B1 (en) 1998-07-09 2002-05-28 Acm Research, Inc. Methods and apparatus for electropolishing metal interconnections on semiconductor devices
US6187152B1 (en) 1998-07-17 2001-02-13 Cutek Research, Inc. Multiple station processing chamber and method for depositing and/or removing material on a substrate
US6074544A (en) 1998-07-22 2000-06-13 Novellus Systems, Inc. Method of electroplating semiconductor wafer using variable currents and mass transfer to obtain uniform plated layer
MXPA00005871A (es) 1998-10-14 2002-08-06 Faraday Technology Inc ELECTRODEPOSICION DE METALES EN RECESOS PEQUEnOS USANDO CAMPOS ELECTRICOS MODULADOS.
US6132587A (en) 1998-10-19 2000-10-17 Jorne; Jacob Uniform electroplating of wafers
US6709565B2 (en) 1998-10-26 2004-03-23 Novellus Systems, Inc. Method and apparatus for uniform electropolishing of damascene ic structures by selective agitation
US6793796B2 (en) * 1998-10-26 2004-09-21 Novellus Systems, Inc. Electroplating process for avoiding defects in metal features of integrated circuit devices
US6315883B1 (en) 1998-10-26 2001-11-13 Novellus Systems, Inc. Electroplanarization of large and small damascene features using diffusion barriers and electropolishing
US7449098B1 (en) 1999-10-05 2008-11-11 Novellus Systems, Inc. Method for planar electroplating
US7531079B1 (en) 1998-10-26 2009-05-12 Novellus Systems, Inc. Method and apparatus for uniform electropolishing of damascene IC structures by selective agitation
US6121141A (en) * 1998-11-24 2000-09-19 Advanced Micro Devices, Inc. Method of forming a void free copper interconnects
US6153064A (en) 1998-11-25 2000-11-28 Oliver Sales Company Apparatus for in line plating
US6251236B1 (en) 1998-11-30 2001-06-26 Applied Materials, Inc. Cathode contact ring for electrochemical deposition
US6413388B1 (en) 2000-02-23 2002-07-02 Nutool Inc. Pad designs and structures for a versatile materials processing apparatus
US6610190B2 (en) 2000-11-03 2003-08-26 Nutool, Inc. Method and apparatus for electrodeposition of uniform film with minimal edge exclusion on substrate
US6902659B2 (en) 1998-12-01 2005-06-07 Asm Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
US6534116B2 (en) * 2000-08-10 2003-03-18 Nutool, Inc. Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence
US6251235B1 (en) 1999-03-30 2001-06-26 Nutool, Inc. Apparatus for forming an electrical contact with a semiconductor substrate
US6497800B1 (en) 2000-03-17 2002-12-24 Nutool Inc. Device providing electrical contact to the surface of a semiconductor workpiece during metal plating
US6103085A (en) 1998-12-04 2000-08-15 Advanced Micro Devices, Inc. Electroplating uniformity by diffuser design
US6162728A (en) 1998-12-18 2000-12-19 Texas Instruments Incorporated Method to optimize copper chemical-mechanical polishing in a copper damascene interconnect process for integrated circuit applications
WO2000040779A1 (en) 1998-12-31 2000-07-13 Semitool, Inc. Method, chemistry, and apparatus for high deposition rate solder electroplating on a microelectronic workpiece
US6287968B1 (en) 1999-01-04 2001-09-11 Advanced Micro Devices, Inc. Method of defining copper seed layer for selective electroless plating processing
US6353623B1 (en) 1999-01-04 2002-03-05 Uniphase Telecommunications Products, Inc. Temperature-corrected wavelength monitoring and control apparatus
JP2000208443A (ja) 1999-01-13 2000-07-28 Sony Corp 電子装置の製造方法および製造装置
US6261426B1 (en) 1999-01-22 2001-07-17 International Business Machines Corporation Method and apparatus for enhancing the uniformity of electrodeposition or electroetching
KR100665745B1 (ko) 1999-01-26 2007-01-09 가부시키가이샤 에바라 세이사꾸쇼 구리도금방법 및 그 장치
US6107186A (en) * 1999-01-27 2000-08-22 Advanced Micro Devices, Inc. High planarity high-density in-laid metallization patterns by damascene-CMP processing
JP2000232078A (ja) 1999-02-10 2000-08-22 Toshiba Corp メッキ方法及びメッキ装置
US6217734B1 (en) 1999-02-23 2001-04-17 International Business Machines Corporation Electroplating electrical contacts
US6066030A (en) 1999-03-04 2000-05-23 International Business Machines Corporation Electroetch and chemical mechanical polishing equipment
US6136163A (en) 1999-03-05 2000-10-24 Applied Materials, Inc. Apparatus for electro-chemical deposition with thermal anneal chamber
US6444110B2 (en) 1999-05-17 2002-09-03 Shipley Company, L.L.C. Electrolytic copper plating method
TW539763B (en) 1999-06-18 2003-07-01 Ibm Method for printing a catalyst on substrates for electroless deposition
EP1063696B1 (en) 1999-06-22 2007-08-22 Interuniversitair Micro-Elektronica Centrum Vzw A method for improving the quality of a metal-containing layer deposited from a plating bath
JP3422731B2 (ja) 1999-07-23 2003-06-30 理化学研究所 Ｅｌｉｄセンタレス研削装置
US6300250B1 (en) 1999-08-09 2001-10-09 Taiwan Semiconductor Manufacturing Company Method of forming bumps for flip chip applications
US6224737B1 (en) 1999-08-19 2001-05-01 Taiwan Semiconductor Manufacturing Company Method for improvement of gap filling capability of electrochemical deposition of copper
US6355153B1 (en) 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures
US6756307B1 (en) 1999-10-05 2004-06-29 Novellus Systems, Inc. Apparatus for electrically planarizing semiconductor wafers
US6653226B1 (en) 2001-01-09 2003-11-25 Novellus Systems, Inc. Method for electrochemical planarization of metal surfaces
JP3503546B2 (ja) 1999-11-01 2004-03-08 信越化学工業株式会社 金属パターンの形成方法
US6341998B1 (en) 1999-11-04 2002-01-29 Vlsi Technology, Inc. Integrated circuit (IC) plating deposition system and method
US6630059B1 (en) 2000-01-14 2003-10-07 Nutool, Inc. Workpeice proximity plating apparatus
US7262130B1 (en) 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
JP3594894B2 (ja) 2000-02-01 2004-12-02 新光電気工業株式会社 ビアフィリングめっき方法
US6354916B1 (en) 2000-02-11 2002-03-12 Nu Tool Inc. Modified plating solution for plating and planarization and process utilizing same
US6848970B2 (en) 2002-09-16 2005-02-01 Applied Materials, Inc. Process control in electrochemically assisted planarization
US7059948B2 (en) 2000-12-22 2006-06-13 Applied Materials Articles for polishing semiconductor substrates
US6482307B2 (en) 2000-05-12 2002-11-19 Nutool, Inc. Method of and apparatus for making electrical contact to wafer surface for full-face electroplating or electropolishing
US20060118425A1 (en) 2000-04-19 2006-06-08 Basol Bulent M Process to minimize and/or eliminate conductive material coating over the top surface of a patterned substrate
US6368484B1 (en) 2000-05-09 2002-04-09 International Business Machines Corporation Selective plating process
US6346479B1 (en) 2000-06-14 2002-02-12 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device having copper interconnects
US6858121B2 (en) 2000-08-10 2005-02-22 Nutool, Inc. Method and apparatus for filling low aspect ratio cavities with conductive material at high rate
US6921551B2 (en) * 2000-08-10 2005-07-26 Asm Nutool, Inc. Plating method and apparatus for controlling deposition on predetermined portions of a workpiece
US6436267B1 (en) 2000-08-29 2002-08-20 Applied Materials, Inc. Method for achieving copper fill of high aspect ratio interconnect features
US7220166B2 (en) 2000-08-30 2007-05-22 Micron Technology, Inc. Methods and apparatus for electromechanically and/or electrochemically-mechanically removing conductive material from a microelectronic substrate
US6770721B1 (en) 2000-11-02 2004-08-03 Surface Logix, Inc. Polymer gel contact masks and methods and molds for making same
US6936154B2 (en) 2000-12-15 2005-08-30 Asm Nutool, Inc. Planarity detection methods and apparatus for electrochemical mechanical processing systems
US7211174B2 (en) 2001-01-17 2007-05-01 Novellus Systems, Inc. Method and system to provide electrical contacts for electrotreating processes
US7211186B2 (en) 2001-01-17 2007-05-01 Novellus Systems, Inc. Method and system to provide electrical contacts for electrotreating processes
US7244347B2 (en) 2001-01-17 2007-07-17 Novellus Systems, Inc. Method and system to provide electrical contacts for electrotreating processes
US6696358B2 (en) 2001-01-23 2004-02-24 Honeywell International Inc. Viscous protective overlayers for planarization of integrated circuits
US6869515B2 (en) 2001-03-30 2005-03-22 Uri Cohen Enhanced electrochemical deposition (ECD) filling of high aspect ratio openings
US7189647B2 (en) 2001-04-05 2007-03-13 Novellus Systems, Inc. Sequential station tool for wet processing of semiconductor wafers
US6482656B1 (en) 2001-06-04 2002-11-19 Advanced Micro Devices, Inc. Method of electrochemical formation of high Tc superconducting damascene interconnect for integrated circuit
TW584899B (en) 2001-07-20 2004-04-21 Nutool Inc Planar metal electroprocessing
US6833063B2 (en) 2001-12-21 2004-12-21 Nutool, Inc. Electrochemical edge and bevel cleaning process and system
US20030116440A1 (en) 2001-12-21 2003-06-26 Texas Instruments Incorporated Electroplater and method
US7449099B1 (en) 2004-04-13 2008-11-11 Novellus Systems, Inc. Selectively accelerated plating of metal features
US7799200B1 (en) 2002-07-29 2010-09-21 Novellus Systems, Inc. Selective electrochemical accelerator removal
US7405163B1 (en) 2003-12-17 2008-07-29 Novellus Systems, Inc. Selectively accelerated plating of metal features
DE10259934B3 (de) 2002-12-20 2004-10-14 H.C. Starck Gmbh Verfahren zur Herstellung von Formteilen aus Niob oder Tantal durch elektrochemisches Ätzen und so erhältliche Formteile
CN1209649C (zh) 2003-01-10 2005-07-06 中国科学院上海光学精密机械研究所 磁吸附平面反射镜光开关
US7201828B2 (en) 2003-02-25 2007-04-10 Novellus Systems, Inc. Planar plating apparatus
US20050069645A1 (en) 2003-05-01 2005-03-31 Johns Hopkins University Method of electrolytically depositing materials in a pattern directed by surfactant distribution
US7972970B2 (en) 2003-10-20 2011-07-05 Novellus Systems, Inc. Fabrication of semiconductor interconnect structure
US8158532B2 (en) 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US7531463B2 (en) 2003-10-20 2009-05-12 Novellus Systems, Inc. Fabrication of semiconductor interconnect structure
US20050126919A1 (en) 2003-11-07 2005-06-16 Makoto Kubota Plating method, plating apparatus and a method of forming fine circuit wiring
US7182677B2 (en) 2005-01-14 2007-02-27 Applied Materials, Inc. Chemical mechanical polishing pad for controlling polishing slurry distribution
WO2006119058A1 (en) 2005-04-29 2006-11-09 E. I. Du Pont De Nemours And Company Membrane-mediated electropolishing with topographically patterned membranes
US7416975B2 (en) 2005-09-21 2008-08-26 Novellus Systems, Inc. Method of forming contact layers on substrates
US20070141818A1 (en) 2005-12-19 2007-06-21 Bulent Basol Method of depositing materials on full face of a wafer
US7550070B2 (en) 2006-02-03 2009-06-23 Novellus Systems, Inc. Electrode and pad assembly for processing conductive layers
US7795145B2 (en) 2006-02-15 2010-09-14 Basf Aktiengesellschaft Patterning crystalline compounds on surfaces
US20080003485A1 (en) 2006-06-30 2008-01-03 Ramkumar Krishnan Fuel cell having patterned solid proton conducting electrolytes
US8500985B2 (en) 2006-07-21 2013-08-06 Novellus Systems, Inc. Photoresist-free metal deposition

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1062009A (zh) * 1991-08-01 1992-06-17 铁道部戚墅堰机车车辆工艺研究所 深孔管内壁电解镀镀覆方法及装置
CN1155230A (zh) * 1995-08-23 1997-07-23 美克株式会社 电镀法
CN1209649A (zh) * 1997-08-27 1999-03-03 华通电脑股份有限公司 卷带自动焊接球阵式集成电路封装方法
US6176992B1 (en) * 1998-11-03 2001-01-23 Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
US6270646B1 (en) * 1999-12-28 2001-08-07 International Business Machines Corporation Electroplating apparatus and method using a compressible contact

Also Published As

Publication number Publication date
KR101167610B1 (ko) 2012-07-20
CN1625611A (zh) 2005-06-08
US6921551B2 (en) 2005-07-26
JP2005508445A (ja) 2005-03-31
US20050258046A1 (en) 2005-11-24
US20100224501A1 (en) 2010-09-09
US20040124089A1 (en) 2004-07-01
US20080102251A1 (en) 2008-05-01
US7731833B2 (en) 2010-06-08
AU2002327682A1 (en) 2003-04-01
US7517444B2 (en) 2009-04-14
EP1499759A2 (en) 2005-01-26
WO2003025255A2 (en) 2003-03-27
US8236160B2 (en) 2012-08-07
TWI241639B (en) 2005-10-11
WO2003025255A3 (en) 2004-11-25
KR20100029249A (ko) 2010-03-16
KR20040051591A (ko) 2004-06-18

Similar Documents

Publication Publication Date Title
CN100346004C (zh) 用于控制工件预定部分上的沉积的方法和装置
US7404886B2 (en) Plating by creating a differential between additives disposed on a surface portion and a cavity portion of a workpiece
US8158532B2 (en) Topography reduction and control by selective accelerator removal
CN1701136A (zh) 小作用力电化学机械处理方法和设备
CN1433487A (zh) 在衬底上电沉积具有最小边缘隔绝的均匀薄膜的方法和设备
CN101056718A (zh) 工件表面电化学加工期间清除残存空气的方法
KR20040032862A (ko) 평탄한 금속 전기처리법
CN1551931A (zh) 用于控制电镀层厚度均匀性的方法和装置
US6858121B2 (en) Method and apparatus for filling low aspect ratio cavities with conductive material at high rate
US20060081477A1 (en) Method and apparatus for establishing additive differential on surfaces for preferential plating
US7754061B2 (en) Method for controlling conductor deposition on predetermined portions of a wafer
JP2003124214A (ja) 配線形成方法及びその装置
CN1250545A (zh) 半导体装置的布线形成方法及半导体装置
JP2002115096A (ja) めっき装置
CN1310289C (zh) 利用外部影响在工件的上表面和空腔表面放置的添加剂之间产生差别的电镀方法和设备
JP3821669B2 (ja) 配線形成方法及び装置
CN1646263A (zh) 具有可前移的清扫器的电化学机械加工
JPS62269392A (ja) プリント配線体の製造法
JP2002194598A (ja) めっき装置及びその運転方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20071031