CN100353461C - 具有集成测试数据压缩电路的数据存储器及其测试方法 - Google Patents

具有集成测试数据压缩电路的数据存储器及其测试方法 Download PDF

Info

Publication number
CN100353461C
CN100353461C CNB028098463A CN02809846A CN100353461C CN 100353461 C CN100353461 C CN 100353461C CN B028098463 A CNB028098463 A CN B028098463A CN 02809846 A CN02809846 A CN 02809846A CN 100353461 C CN100353461 C CN 100353461C
Authority
CN
China
Prior art keywords
data
test data
test
sequence
carrier store
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028098463A
Other languages
English (en)
Other versions
CN1509478A (zh
Inventor
亚历山大·贝内迪克斯
赖因哈德·杜雷格尔
罗伯特·赫尔曼
沃尔夫冈·鲁夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1509478A publication Critical patent/CN1509478A/zh
Application granted granted Critical
Publication of CN100353461C publication Critical patent/CN100353461C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths

Abstract

提出了一种用于对具有集成的测试数据压缩电路(16)的数据存储器进行测试的测试方法，其中，所述数据存储器(1)包括：存储单元阵列(10)，具有多个可寻址的存储单元；读取/写入放大器(12)，用于通过数据存储器(1)中的内部数据总线(12)，读取以及将数据写入到所述存储单元；以及，测试数据压缩电路(16)，使用存储的参考测试数据序列，对从存储单元阵列(10)中串行读取出的测试数据序列进行压缩，以便产生用于表示在已经读取出的数据序列中是否已经出现了至少一个数据错误的各个指示符数据项。

Description

具有集成测试数据压缩电路的数据存储器及其测试方法
技术领域
本发明涉及一种用于测试数据存储器的测试方法和一种具有用于廉价地对快速半导体存储器进行测试的集成测试数据压缩电路的数据存储器，特别是工作在非常高的工作时钟频率的DRAM(动态随机存取存储器)存储器、以及SRAM(静态随机存取存储器)存储器。
背景技术
图1示出了依据现有技术的测试结构。要被测试的电路DUT(被测试的器件)通过控制总线、数据总线和地址总线与外部测试单元相连。外部测试单元使用测试数据发生器产生测试数据，将该测试数据通过数据总线中的数据总线线路施加到要被测试的存储器DUT上。地址总线用来对要被测试的存储器内要被测试的存储单元进行寻址。在这种情况下，将测试数据通过数据总线写入到被寻址的存储单元，随后再次进行读取。外部测试单元将写入的测试数据与读出的数据进行比较，并且依据偏差或者数据误差来识别存储器内被寻址的存储单元是否功能正常。
图2示出了图1所示的现有技术测试结构的流程图。测试单元以较高的时钟频率通过数据线传输测试数据，然后再从数据存储器中对其进行读取。在数据总线中的每条数据线路上，测试单元接收测试数据序列，在图2所示的示例中，所述测试数据序列包括四个测试数据。这样的测试数据系列还被称为数据组(data burst)。测试单元产生内部选通信号，利用每个选通信号，将接收测试数据项与测试单元内的存储参考数据项进行比较，从而可以确定数据偏差。这些数据偏差表示在数据存储器内被寻址的存储单元出现了故障。现代的数据存储器工作在越来越高的工作时钟频率上，这意味着将测试数据写入到存储单元并随后再次进行读取的数据传输速率同样也变得越来越高。出于这个原因，同样也需要增加其中对已经读取出的测试数据进行评估的外部测试单元的工作时钟频率。在图2所示的示例中，选通信号的时钟频率对应于已经读取出的测试数据的数据传输速率。随着要被测试的半导体存储器的数据传输速率的增加，因而需要使测试单元相应地适合于图1所示的测试结构。开发工作在越来越高的数据传输速率上的现代数据存储器的越来越短的开发周期意味着：在许多情况下，此前所使用的测试单元不再能够用来测试被开发的数据存储器。因此，在用于测试数据存储器的非常高的数据传输速率下，需要具有相对复杂的电路并且因而增加了成本的测试单元。
发明内容
因此，本发明的目的是提供一种用于测试数据存储器的测试方法和一种数据存储器，从而允许工作在较低时钟频率的传统测试单元对具有非常高的工作时钟频率的数据存储器进行测试。
本发明提供了一种用于对数据存储器进行测试的测试方法，所述测试方法包括将已经从数据存储器中串行地读取出的测试数据序列中的多个测试数据与参考测试数据进行比较，以便产生压缩指示符数据项，所述指示符数据项表示在测试数据序列中是否已经出现了至少一个数据错误。
在这种情况下，所述测试数据序列最好包括指定数目的测试数据位。
最好在外部测试数据单元中的测试数据发生器中产生所述测试数据序列，并且通过数据总线中的数据线，将其写入到位于数据存储器中的存储单元阵列中，
随后，通过数据总线中的数据线，从数据存储器中的存储单元阵列中读取出所写入的测试数据序列，并依据压缩因数，由集成在数据存储器中的压缩电路对其进行压缩，以形成指示符数据项，通过指示符数据总线中的相关指示符数据线，将所述指示符数据项从数据存储器发送到外部测试单元，以便进行数据评估。
压缩因数最好等于测试数据中测试数据位的数目。
外部测试单元最好以第一数据传输速率将测试数据写入到存储单元阵列中，并且以第二数据传输速率从数据存储器向外部测试单元发送所述指示符数据，
第一数据传输速率与第二数据传输速率的比值对应于所述压缩因数。
在本发明测试方法的一个优选实施例中，将读取出的测试数据序列中的测试数据串行地写入到所述压缩电路中的测试数据寄存器中，并且由逻辑比较电路将该测试数据与存储在所述压缩电路中的参考寄存器中的参考数据逐位地进行比较，以便产生指示符数据项。
在这种情况下，在操作的初始化模式下，由外部测试单元将参考数据写入到压缩电路的参考数据寄存器中。
本发明还提供了一种具有集成测试数据压缩电路的数据存储器，所述数据存储器包括：
存储单元阵列，具有多个可寻址的存储单元；
读取/写入放大器，用于通过数据存储器中的内部数据总线，读取以及将数据写入到所述存储单元；以及，
测试数据压缩电路，使用存储参考测试数据序列，对在测试模式的操作中，通过内部数据总线中的数据线，从存储单元阵列中串行读取出的测试数据序列进行压缩，以便产生用于表示在已经读取出的测试数据序列中是否已经出现了至少一个数据错误的各个指示符数据项。
在这种情况下，通过指示符数据总线中的指示符数据线，将由测试数据压缩电路产生的指示符数据分别传输到外部测试单元，以便进行进一步的数据评估。
本发明的数据存储器最好包括可控切换单元，所述可控切换单元连接在用于与外部测试单元交换数据的外部数据总线、用于与存储单元阵列交换数据的内部数据总线和数据压缩电路之间。
最好可以由外部测试单元通过控制线，使可控切换单元在正常模式的操作和测试模式的操作之间转换，在测试模式的操作中，由切换单元通过内部测试数据总线中的数据线，将已经通过内部数据总线中的数据线读取出的测试数据序列中的测试数据串行写入到测试数据压缩电路中的测试数据寄存器中。
外部数据总线、内部数据总线、测试数据总线和指示符数据总线最好具有相同的总线宽度。
在本发明数据存储器的一个特定优选实施例中，所述测试数据压缩电路包括多个测试数据压缩电路模块，所述测试数据压缩电路模块中的每一个具有：
测试数据寄存器，用于存储通过测试数据总线中的数据线从存储单元阵列中读取出的测试数据序列，
参考数据寄存器，用于存储参考测试数据序列，以及
逻辑比较电路，用于将存储的测试数据序列与存储的参考测试数据序列进行比较，以便产生指示符数据项。
所述逻辑比较电路最好是异或逻辑电路。
附图说明
下面将参考附图，对本发明测试方法和本发明数据存储器的优选实施例进行描述，以便解释本发明的基本特征，其中：
图1示出了依据现有技术的测试结构；
图2示出了用于对本发明所解决的问题进行解释的流程图；
图3示出了本发明数据存储器优选实施例的方框图；
图4示出了包括在本发明的数据存储器中、具有多个测试数据压缩电路模块的测试数据压缩电路的方框图；
图5示出了位于图4所示的测试数据压缩电路内的测试数据压缩电路的方框图；
图6示出了在执行本发明的测试方法时，测试信号的流程图。
具体实施方式
图3示出了通过地址总线2、外部数据总线3和指示符数据总线4与外部测试单元5相连的本发明数据存储器1的方框图。地址总线2与列地址解码器6和行地址解码器7相连，所述解码器6和7对所施加的地址进行解码，并使用线路8、9来激活位于存储单元阵列10内的存储单元。存储单元阵列10通过读取/写入放大器11与数据存储器1中的内部数据总线12相连。在外部数据总线3和内部数据总线12之间，存在可以由外部测试单元5通过控制线14启动的可控切换单元13。切换装置13具有通过内部测试数据总线15与其相连的测试数据压缩电路16。
图4示出了测试数据压缩电路16的方框图。测试数据压缩电路16通过数据线15-i与切换单元13连接。切换单元13与集成测试数据压缩电路16之间的测试数据总线15的数据总线宽度对应于外部数据总线3以及内部数据总线12的数据总线宽度。测试数据压缩电路包括D个测试数据压缩电路模块17-i，所述D个测试数据压缩电路模块17-i中的每一个都产生通过指示符数据线4-i发送到外部测试单元5的指示符数据项，以便进行进一步的数据评估。
图5详细地示出了测试数据压缩电路模块17的电路设计。测试数据压缩电路模块17通过内部测试数据总线15中的数据线，接收已经从存储单元阵列10中读取出的测试数据序列，所述测试数据序列包括多个测试数据位。将接收到的测试数据序列通过可控内部开关18和数据线19，串行写入到时钟控制测试数据寄存器20中。测试数据寄存器包含有针对测试数据序列中每个测试数据位的存储位置21。存储位置21的数目M对应于测试数据序列或者测试数据组(data burst)内的测试数据位的数目。
每个测试数据电路模块17-i均包括用于存储参考测试数据的时钟控制参考数据寄存器22。该测试数据寄存器22同样通过线路23，与由外部测试单元5通过控制线路24启动的可控转接开关18相连。该时钟控制参考数据寄存器22包括针对参考数据位的多个存储位置25。该参考数据寄存器22存储在初始化阶段由外部测试单元5写入到参考数据寄存器22中的M个参考数据位。位于测试数据寄存器20中的存储位置21通过线路26，位于测试数据寄存器22内的存储位置25通过线路27，与数据压缩电路模块17内的数据比较电路29中的异或门28的输入端相连。
异或门28通过线路30与异或电路31连接，异或电路31的输出端通过指示符数据总线4中的指示符线路4-i，向外部测试单元5发送指示符数据项。数据比较电路29在包含在参考数据寄存器22中的指定数据或参考数据与已经从存储单元阵列10中读取出的测试数据序列中的测试数据之间，执行逐位的数据比较。如果具有制造缺陷的存储单元导致写入到测试数据寄存器20中的测试数据序列中的测试数据位不同于存储在参考数据寄存器22中的相关参考数据位，则数据比较电路29的输出产生用于表示在缓冲存储的测试数据序列中已经出现了至少一个数据错误的指示符数据项。
图6示出了按照本发明的方法对图3所示的数据存储器1进行测试的测试过程的时序图。从数据存储器1中的存储单元阵列10中，读取出包括图6所示的示例中的四个测试数据位的测试数据序列，并且通过内部数据总线12和内部测试数据总线15中的数据线，将该测试数据序列串行地施加到测试数据压缩电路模块17上，在测试数据压缩电路模块17中，将所述测试数据序列串行地写入到测试数据压缩电路模块17的测试数据寄存器20中。数据比较电路29产生指示符数据项或通过/失败信号，并通过指示符数据总线4中的指示符数据线，将其发送到外部测试单元，以便进行进一步的数据评估。由外部测试单元5使用选通信号对指示符数据项进行评估。
从图2和图6之间的比较可以看出，依据本发明的测试方法，外部测试单元5可以工作在与传统的测试结构相比以数据压缩因数K降低的时钟频率上。位于压缩电路16内的每个测试数据压缩电路模块17以测试数据压缩因数K进行测试数据压缩，其中所述测试数据压缩因数K对应于测试数据序列内测试数据位的数目。在图6所示的示例中，测试数据序列或测试数据组是四个数据位，由测试数据压缩电路模块17对这四个数据位进行压缩，以形成指示符数据项，即，在图6所示的示例中，测试数据压缩因数K是四。
本发明的测试方法可以依照测试数据压缩因数K来减少测试时间，也可以依照测试数据压缩因数K，降低在外部测试单元中数据输入和数据输出所需的最大工作频率。这意味着，可以使用其电路并不复杂的现有传统测试单元对工作在非常高的工作时钟频率的数据存储器进行测试。
参考符号列表
1.    数据存储器
2.    地址总线
3.    外部数据总线
4.    指示符数据总线
5.    外部测试单元
6.    列地址解码器
7.    行地址解码器
8.    线路
9.    线路
10.   存储单元阵列
11.   读取/写入放大器
12.   内部数据总线
13.   切换单元
14.   控制线
15.   内部测试数据总线
16.   测试数据压缩电路
17.   测试数据压缩电路模块
18.   可控切换装置
19.   线路
20.   测试数据寄存器
21.   测试数据存储位置
22.   参考数据寄存器
23.   线路
24.   控制线
25.   参考数据存储位置
26.   线路
27.   线路
28.   异或门
29.   数据比较电路
30.    线路
31.    异或电路

Claims (19)

1.一种用于对数据存储器进行测试的测试方法，所述测试方法包括：将已经从数据存储器(1)中串行读取出的测试数据序列中的多个测试数据与参考测试数据进行比较，以便产生压缩指示符数据项，
其中，将已经读取出的测试数据序列中的测试数据串行写入到测试数据压缩电路(16)中的测试数据寄存器(20)中，并由逻辑门(28)将该测试数据与在初始化模式的操作中写入到位于测试数据压缩电路(16)中的参考寄存器(22)中的参考指定数据逐位地进行比较，
其中，逻辑比较电路(31)将逻辑门(28)的输出进行逻辑组合，以形成压缩指示符数据项，所述指示符数据项表示在测试数据序列中是否已经出现了至少一个数据错误。
2.根据权利要求1所述的测试方法，其特征在于
所述测试数据序列包括指定数目的测试数据位。
3.根据前述权利要求之一所述的测试方法，其特征在于
位于外部测试数据单元(5)中的测试数据发生器中产生测试数据序列，并将该测试数据序列通过数据总线(3，12)中的数据线，写入到数据存储器(1)中的存储单元阵列(10)中，
随后，通过数据总线(12)中的数据线，从数据存储器(1)中的存储单元阵列(10)读取出所写入的测试数据序列，并由集成在数据存储器(1)中的测试数据压缩电路(16)依据压缩因数，对所述测试数据序列进行压缩，以形成指示符数据项，通过指示符数据总线(4)中的指示符数据线，将所述指示符数据项从数据存储器(1)发送到外部测试单元(5)，以便进行评估。
4.根据权利要求3所述的测试方法，其特征在于
所述压缩因数等于测试数据中测试数据位的所述数目。
5.根据权利要求3所述的测试方法，其特征在于
外部测试单元(5)通过数据总线(3，12)，以第一数据传输速率将测试数据写入到数据存储器(1)中的存储单元阵列(10)中，并以第二数据传输速率将指示符数据从数据存储器(1)中的数据压缩电路(16)发送到外部测试单元(15)，所述第一数据传输速率与所述第二数据传输速率的比值对应于所述压缩因数。
6.根据权利要求4所述的测试方法，其特征在于
外部测试单元(5)通过数据总线(3，12)，以第一数据传输速率将测试数据写入到数据存储器(1)中的存储单元阵列(10)中，并以第二数据传输速率将指示符数据从数据存储器(1)中的数据压缩电路(16)发送到外部测试单元(15)，所述第一数据传输速率与所述第二数据传输速率的比值对应于所述压缩因数。
7.一种具有集成测试数据压缩电路(16)的数据存储器，所述数据存储器(1)具有：
(a)存储单元阵列(10)，具有多个可寻址的存储单元；
(b)读取/写入放大器(11)，用于通过数据存储器(1)中的内部数据总线(12)，读取以及将数据写入到所述存储单元中；
(c)以及，测试数据压缩电路(16)，所述测试数据压缩电路(16)包括：
测试数据寄存器(20)，用于存储已经从存储单元阵列(10)中读取出的测试数据序列中的测试数据，
参考寄存器(22)，用于存储在初始化阶段的操作中，由外部测试单元(5)写入的参考指定数据，
多个逻辑门，将缓冲存储在测试数据寄存器(20)中的测试数据与存储在参考寄存器(22)中的参考指定数据逐位地进行比较，并具有逻辑比较电路(31)，对逻辑门(28)的输出进行逻辑组合，以形成压缩指示符数据项，所述指示符数据项表示在缓冲存储的测试数据序列中是否包括了至少一个数据错误。
8.根据权利要求7所述的数据存储器，其特征在于
测试数据压缩电路(16)通过指示符数据总线(4)中的指示符数据线，将指示符数据传输给外部测试单元(5)，以便进行评估。
9.根据权利要求7所述的数据存储器，其特征在于
设置有可控切换单元(13)，所述可控切换单元(13)连接在用于与外部测试单元(5)交换数据的外部数据总线(3)、用于与存储单元阵列(10)交换数据的内部数据总线(12)和测试数据压缩电路(16)之间。
10.根据权利要求9所述的数据存储器，其特征在于
由外部测试单元(5)通过控制线(14)，使所述可控切换单元(13)在正常模式的操作和测试模式的操作之间转换，在测试模式的操作中，由切换单元(13)通过内部测试数据总线(15)中的数据线，将已经通过内部数据总线(12)中的数据线读取出的测试数据序列中的测试数据串行写入到位于测试数据压缩电路(16)中的测试数据寄存器(20)中。
11.根据权利要求8所述的数据存储器，其特征在于
设置有可控切换单元(13)，所述可控切换单元(13)连接在用于与外部测试单元(5)交换数据的外部数据总线(3)、用于与存储单元阵列(10)交换数据的内部数据总线(12)和测试数据压缩电路(16)之间。
12.根据权利要求11所述的数据存储器，其特征在于
由外部测试单元(5)通过控制线(14)，使所述可控切换单元(13)在正常模式的操作和测试模式的操作之间转换，在测试模式的操作中，由切换单元(13)通过内部测试数据总线(15)中的数据线，将已经通过内部数据总线(12)中的数据线读取出的测试数据序列中的测试数据串行写入到位于测试数据压缩电路(16)中的测试数据寄存器(20)中。
13.根据权利要求7～12之一所述的数据存储器，其特征在于
所述测试数据序列具有指定数目的测试数据位。
14.根据权利要求7～12之一所述的数据存储器，其特征在于：
外部数据总线(3)、内部数据总线(12)、测试数据总线(15)和指示符数据总线(4)具有相同的总线宽度。
15.根据权利要求13所述的数据存储器，其特征在于：
外部数据总线(3)、内部数据总线(12)、测试数据总线(15)和指示符数据总线(4)具有相同的总线宽度。
16.根据权利要求7～12之一所述的数据存储器，其特征在于：
所述测试数据压缩电路(16)包括多个测试数据压缩电路模块(17)，所述测试数据压缩电路模块(17)中的每一个均包括：
测试数据寄存器(20)，用于存储通过测试数据总线(15)中的数据线从存储单元阵列(10)中读取出的测试数据序列，
参考数据寄存器(22)，用于存储参考测试数据序列，以及
逻辑比较电路(29)，将存储的测试数据序列与存储的参考测试数据序列进行比较，以便产生指示符数据项。
17.根据权利要求13所述的数据存储器，其特征在于：
所述测试数据压缩电路(16)包括多个测试数据压缩电路模块(17)，所述测试数据压缩电路模块(17)中的每一个均包括：
测试数据寄存器(20)，用于存储通过测试数据总线(15)中的数据线从存储单元阵列(10)中读取出的测试数据序列，
参考数据寄存器(22)，用于存储参考测试数据序列，以及
逻辑比较电路(29)，将存储的测试数据序列与存储的参考测试数据序列进行比较，以便产生指示符数据项。
18.根据权利要求14所述的数据存储器，其特征在于：
所述测试数据压缩电路(16)包括多个测试数据压缩电路模块(17)，所述测试数据压缩电路模块(17)中的每一个均包括：
测试数据寄存器(20)，用于存储通过测试数据总线(15)中的数据线从存储单元阵列(10)中读取出的测试数据序列，
参考数据寄存器(22)，用于存储参考测试数据序列，以及
逻辑比较电路(29)，将存储的测试数据序列与存储的参考测试数据序列进行比较，以便产生指示符数据项。
19.根据权利要求15所述的数据存储器，其特征在于：
所述测试数据压缩电路(16)包括多个测试数据压缩电路模块(17)，所述测试数据压缩电路模块(17)中的每一个均包括：
测试数据寄存器(20)，用于存储通过测试数据总线(15)中的数据线从存储单元阵列(10)中读取出的测试数据序列，
参考数据寄存器(22)，用于存储参考测试数据序列，以及
逻辑比较电路(29)，将存储的测试数据序列与存储的参考测试数据序列进行比较，以便产生指示符数据项。
CNB028098463A 2001-05-21 2002-05-15 具有集成测试数据压缩电路的数据存储器及其测试方法 Expired - Fee Related CN100353461C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10124923.3 2001-05-21
DE10124923.3A DE10124923B4 (de) 2001-05-21 2001-05-21 Testverfahren zum Testen eines Datenspeichers und Datenspeicher mit integrierter Testdatenkompressionsschaltung

Publications (2)

Publication Number Publication Date
CN1509478A CN1509478A (zh) 2004-06-30
CN100353461C true CN100353461C (zh) 2007-12-05

Family

ID=7685725

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028098463A Expired - Fee Related CN100353461C (zh) 2001-05-21 2002-05-15 具有集成测试数据压缩电路的数据存储器及其测试方法

Country Status (8)

Country Link
US (1) US7428662B2 (zh)
EP (1) EP1389336B1 (zh)
JP (1) JP3924539B2 (zh)
KR (1) KR100578293B1 (zh)
CN (1) CN100353461C (zh)
DE (2) DE10124923B4 (zh)
TW (1) TW594774B (zh)
WO (1) WO2002095763A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4184036B2 (ja) * 2002-10-25 2008-11-19 株式会社ルネサステクノロジ 半導体記憶装置およびそのテスト方法
US6999887B2 (en) * 2003-08-06 2006-02-14 Infineon Technologies Ag Memory cell signal window testing apparatus
DE102004040799A1 (de) * 2004-08-23 2006-03-09 Infineon Technologies Ag Testverfahren zum Testen eines Datenspeichers mit Baustein interner Speicherung der Testergebnisse
US20070070740A1 (en) * 2005-09-28 2007-03-29 Hynix Semiconductor Inc. Semiconductor memory device having data-compress test mode
US7549092B2 (en) 2005-09-29 2009-06-16 Hynix Semiconductor, Inc. Output controller with test unit
US20070226553A1 (en) * 2006-03-21 2007-09-27 Khaled Fekih-Romdhane Multiple banks read and data compression for back end test
TWI327732B (en) 2007-03-03 2010-07-21 Nanya Technology Corp Memory device and related testing method
CN100454318C (zh) * 2007-04-29 2009-01-21 哈尔滨工业大学 适用于多扫描链设计芯核的soc测试数据的压缩方法
DE102007049354A1 (de) * 2007-10-15 2009-04-16 Robert Bosch Gmbh Verfahren zum Testen eines Adressbusses in einem logischen Baustein
KR101431272B1 (ko) * 2008-01-30 2014-08-20 엘지전자 주식회사 외장형 스토리지가 연결 접속된 보안기기에서의 비트레이트 조정 장치 및 방법
KR101535228B1 (ko) * 2009-05-13 2015-07-08 삼성전자주식회사 빌트 오프 테스트 장치
CN102609340B (zh) * 2011-01-25 2016-12-07 北京百卓网络技术有限公司 测试数据整理系统及方法
CN102890969B (zh) * 2011-07-20 2015-06-10 群联电子股份有限公司 数据处理方法、存储器控制器及存储器储存装置
GB2498980A (en) * 2012-02-01 2013-08-07 Inside Secure Device and method to perform a parallel memory test
TWI459400B (zh) * 2012-04-17 2014-11-01 Phison Electronics Corp 記憶體儲存裝置、及其記憶體控制器與電源控制方法
KR20130131992A (ko) * 2012-05-25 2013-12-04 에스케이하이닉스 주식회사 반도체 메모리 장치의 테스트 회로 및 테스트 방법
TWI512623B (zh) * 2013-12-26 2015-12-11 Phison Electronics Corp 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
CN105719702A (zh) * 2016-01-26 2016-06-29 中国科学院微电子研究所 改进型存储器错误检测方法及装置
DE102017210851A1 (de) * 2017-06-28 2019-01-03 Robert Bosch Gmbh Integrierte Schaltung und ASIC
CN108039190B (zh) * 2017-12-15 2020-09-08 北京京存技术有限公司 一种测试方法及装置
CN110729018B (zh) * 2019-09-06 2021-06-01 天津大学 基于识别动态故障模式的存储器诊断数据压缩方法
CN115312110A (zh) * 2021-05-08 2022-11-08 瑞昱半导体股份有限公司 芯片验证系统及其验证方法
TWI800925B (zh) * 2021-09-17 2023-05-01 瑞昱半導體股份有限公司 測試系統以及測試方法
CN115902595B (zh) * 2023-02-20 2023-07-14 之江实验室 一种芯片测试系统以及芯片测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0599524A2 (en) * 1992-11-24 1994-06-01 Advanced Micro Devices, Inc. Self test mechanism for embedded memory arrays
US6058056A (en) * 1998-04-30 2000-05-02 Micron Technology, Inc. Data compression circuit and method for testing memory devices

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04351798A (ja) 1991-05-28 1992-12-07 Hitachi Ltd 半導体集積回路及び縮約回路
DE4135084A1 (de) * 1991-10-24 1993-04-29 Philips Patentverwaltung Schaltungsanordnung mit einem speicher
JP2768175B2 (ja) * 1992-10-26 1998-06-25 日本電気株式会社 半導体メモリ
JPH06295599A (ja) * 1993-04-09 1994-10-21 Nec Corp 半導体記憶装置
US5617531A (en) * 1993-11-02 1997-04-01 Motorola, Inc. Data Processor having a built-in internal self test controller for testing a plurality of memories internal to the data processor
US5925142A (en) * 1995-10-06 1999-07-20 Micron Technology, Inc. Self-test RAM using external synchronous clock
US6085346A (en) * 1996-09-03 2000-07-04 Credence Systems Corporation Method and apparatus for built-in self test of integrated circuits
US5689514A (en) * 1996-09-30 1997-11-18 International Business Machines Corporation Method and apparatus for testing the address system of a memory system
KR100222046B1 (ko) * 1996-12-20 1999-10-01 윤종용 자기 테스트회로를 가진 반도체 메모리장치
US6032274A (en) * 1997-06-20 2000-02-29 Micron Technology, Inc. Method and apparatus for compressed data testing of more than one memory array
JPH11213699A (ja) 1998-01-28 1999-08-06 Mitsubishi Electric Corp 半導体記憶装置
JP4540137B2 (ja) 1998-07-24 2010-09-08 ルネサスエレクトロニクス株式会社 同期型半導体記憶装置
US6072737A (en) * 1998-08-06 2000-06-06 Micron Technology, Inc. Method and apparatus for testing embedded DRAM
US6370661B1 (en) * 1999-04-26 2002-04-09 Ip-First, Llc Apparatus for testing memory in a microprocessor
US6694461B1 (en) * 1999-07-26 2004-02-17 Ati International Srl System and method for testing integrated memories
US6671836B1 (en) * 1999-09-23 2003-12-30 Rambus Inc. Method and apparatus for testing memory
JP2001110200A (ja) 1999-10-08 2001-04-20 Hitachi Ltd Ｒａｍの診断方法及びｌｓｉ
KR100327136B1 (ko) * 1999-10-20 2002-03-13 윤종용 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법
US6715116B2 (en) * 2000-01-26 2004-03-30 Hewlett-Packard Company, L.P. Memory data verify operation
US6760865B2 (en) * 2001-05-16 2004-07-06 Freescale Semiconductor, Inc. Multiple level built-in self-test controller and method therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0599524A2 (en) * 1992-11-24 1994-06-01 Advanced Micro Devices, Inc. Self test mechanism for embedded memory arrays
US6058056A (en) * 1998-04-30 2000-05-02 Micron Technology, Inc. Data compression circuit and method for testing memory devices

Also Published As

Publication number Publication date
US20040151037A1 (en) 2004-08-05
US7428662B2 (en) 2008-09-23
DE10124923A1 (de) 2002-12-12
EP1389336A1 (de) 2004-02-18
WO2002095763A1 (de) 2002-11-28
DE50209927D1 (de) 2007-05-24
DE10124923B4 (de) 2014-02-06
JP3924539B2 (ja) 2007-06-06
KR20040008185A (ko) 2004-01-28
JP2004531848A (ja) 2004-10-14
EP1389336B1 (de) 2007-04-11
KR100578293B1 (ko) 2006-05-11
TW594774B (en) 2004-06-21
CN1509478A (zh) 2004-06-30

Similar Documents

Publication Publication Date Title
CN100353461C (zh) 具有集成测试数据压缩电路的数据存储器及其测试方法
EP1315176B1 (en) Memory circuit having parity cell array
US7971117B2 (en) Test circuits of semiconductor memory device for multi-chip testing and method for testing multi chips
JP2001006394A (ja) 半導体メモリチップおよびｄｒａｍメモリチップ
US20050120284A1 (en) Memory testing
KR20010014938A (ko) 높은 데이터 입출력 주파수를 가지며, 데이터 입출력에관한 회로의 테스트를 효율적으로 실행하는 것이 가능한반도체 기억 장치
US7107501B2 (en) Test device, test system and method for testing a memory circuit
KR100358622B1 (ko) 데이터 패러렐/시리얼 변환 기능을 가짐과 동시에 동작테스트를 효율적으로 실행 가능한 반도체 기억 장치
JP3367848B2 (ja) 半導体デバイスのテスト装置
WO2021056804A1 (zh) 存储器及其寻址方法
US20120124436A1 (en) Semiconductor memory device performing parallel test operation
US5936975A (en) Semiconductor memory device with switching circuit for controlling internal addresses in parallel test
US5848016A (en) Merged Memory and Logic (MML) integrated circuits and methods including serial data path comparing
US7552368B2 (en) Systems and methods for simultaneously testing semiconductor memory devices
US6449704B1 (en) Memory failure analysis device that records which regions have at least one defect
US7038956B2 (en) Apparatus and method for reading out defect information items from an integrated chip
US8488400B2 (en) Multi-port memory device
US6684355B2 (en) Memory testing apparatus and method
JP2001243799A (ja) 半導体メモリ装置
US5777933A (en) Semiconductor memory device capable of reading/writing data from/into arbitrary memory cell in an input/output compression test mode
US20070260955A1 (en) Test auxiliary device in a memory module
US7082513B2 (en) Integrated memory and method for checking the functioning of an integrated memory
KR100871691B1 (ko) 병렬 비트 테스트 방법 및 그 방법을 사용하는 반도체메모리 장치
JP2930037B2 (ja) 半導体メモリ及びそのテスト方法
JP2000065904A (ja) 半導体試験装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071205