CN100354640C - 操作和测试晶片的装置和方法 - Google Patents

操作和测试晶片的装置和方法 Download PDF

Info

Publication number
CN100354640C
CN100354640C CNB028208846A CN02820884A CN100354640C CN 100354640 C CN100354640 C CN 100354640C CN B028208846 A CNB028208846 A CN B028208846A CN 02820884 A CN02820884 A CN 02820884A CN 100354640 C CN100354640 C CN 100354640C
Authority
CN
China
Prior art keywords
substrate
chuck
test
contact
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028208846A
Other languages
English (en)
Other versions
CN1575418A (zh
Inventor
T·J·博伊尔
W·E·里克特
L·T·约翰逊
L·A·汤姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electroglas Inc
Original Assignee
Electroglas Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electroglas Inc filed Critical Electroglas Inc
Publication of CN1575418A publication Critical patent/CN1575418A/zh
Application granted granted Critical
Publication of CN100354640C publication Critical patent/CN100354640C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature

Abstract

本发明提供一种测试基片上的电路的方法。一般而言，基片位于传递卡盘(26)上，测试卡盘(32)的表面移动至与基片接触，该基片被固定到测试卡盘(32)上，测试卡盘(32)相对传递卡盘(26)移动，以便基片从传递卡盘(26)移开，基片上端子移动与触点接触，以通过端子和触点，将电路与电测试仪电连接，信号通过电测试仪和电路间的端子和触点中继，端子与触点断开，并且基片从测试卡盘(32)上移走。

Description

操作和测试晶片的装置和方法
技术领域
本发明关于测试基片上电路的方法和装置。
背景技术
电路通常制造在半导体晶片上。然后用锯子将晶片切成单个的芯片(die)，每个芯片上都有各自的电路。然后，这些芯片被固定到其它基片上，该基片提供结构支撑和与其它器件的电连接。
通常要求在制造的各个阶段和出售这些电路前测试这类电路。一种用于测试这样的一个电路的装置通常包括多个弹性触点，其将端子和电路连接起来。电子信号通过电测试仪(electric tester)和电路间的触点和端子中继，以便测试电路的功能的完整性。
发明内容
本发明提供一种测试基片上电路的方法。例如，将一基片放置在传递卡盘(transfer chuck)上，移动测试卡盘(test chuck)的表面至与基片接触，所述基片被固定到所述测试卡盘上，相对所述传递卡盘，移动所述测试卡盘，以便所述基片从所述传递卡盘移开，移动所述基片上的端子与触点接触，以便通过所述端子和所述触点将所述电路与电测试仪(electric tester)电连接，中继通过所述电测试仪和所述电路之间的所述端子和所述触点的信号，断开(disengage)所述端子与所述触点的接触，并且将所述基片从所述测试卡盘上移开。
根据本发明的一个方式，当基片还在所述传递卡盘上，记录所述基片的表面图像，同时移开所述传递卡盘。
根据本发明的另一个方式，以单次通过(single pass)的方式，记录基片表面的图像。
根据本发明的进一步的一个方式，多个基片同时被所述测试卡盘夹持，并且可以同时被扫描，以及可以同时被加热或冷却。
本发明也提供相应的装置。
根据本发明的一个方式，提供一种用于测试基片上电路的装置，其包括：支撑框架；传递卡盘，其具有多个狭槽，每个狭槽都能夹持一个独立的基片；测试卡盘，其位于所述框架上，并且可相对所述传递卡盘移动，以便所述测试卡盘的表面移动至与所述基片接触，所述基片可同时固定到所述测试卡盘上，所述测试卡盘可相对所述传递卡盘移动，以便所述基片从所述传递卡盘移开；多个固定到所述支撑框架的触点，所述测试卡盘和所述触点可彼此相对移动，以便所述触点接触所述基片上的端子；以及连接到所述触点的电测试仪，以便信号能够通过在所述电测试仪和所述电路间的端子和触点中继。
根据本发明的另一个方式，提供一种用于测试基片上电路的装置，其包括：支撑框架；传递装置，其能够夹持多个独立基片中的至少一个；测试卡盘，其位于所述框架上，所述框架具有表面，所述表面上具有交替分布的多个凸起部分和多个凹槽部分，并且所述测试卡盘可相对所述传递装置移动，以便所述每个凸起部分的表面移动至与各个基片接触，所述基片可同时被固定到所述测试卡盘上，每个基片分别对应于各个凸起部分的各自表面，所述测试卡盘可相对所述传递装置移动，以便所述基片从所述传递装置移开；多个被固定到所述支撑框架的触点，所述测试卡盘和所述触点可相对彼此移动，以便所述触点和所述基片上的端子接触；以及电测试仪，其与所述触点连接，以便信号通过所述电测试仪和所述电路间的所述端子和所述触点中继。
附图说明
通过例子和附图进一步描述本发明，其中：
图1是根据本发明的一个实施例，用于测试基片上电路的装置的立体图；
图2是类似于图1的视图，其中顶板(top plate)被移走；
图3是该装置的传递卡盘一部分的端视图；
图4是说明装载第一个基片的传递卡盘的平面图；
图5是类似于图4的视图，其中传递卡盘被移动，且更多的基片被装载到传递卡盘上；
图6是装载有基片的传递卡盘的端视图，进一步显示一个热调节卡盘；
图7是类似于图6的视图，其中热调节卡盘被移动，以便提升基片，且通过热调节卡盘提供空气以加热基片；
图7A是图7的一部分的放大视图；
图8是类似于立体图2的立体图，其中传递卡盘被从热调节卡盘上移开，且基片和测试卡盘对准；
图9显示传递卡盘和测试卡盘的端视图；
图10是类似于图9的视图，其中测试卡盘被升高，以便提升基片，并且应用真空以将基片固定在测试卡盘上；
图11显示测试卡盘如何从传递卡盘上移开基片的立体图；
图12显示用于捕获每个基片上表面的二维图像的装置的组件；
图13是类似于图12的视图，其显示在图像被捕获并且基片与触点对准后，测试卡盘的位置；
图14显示用所述装置测试的基片的示例的平面视图；
图15是芯片和基片上端子的放大的视图；
图16显示测试卡盘的移动以再次将基片插入传递卡盘的立体图；
图17显示用基片移动装置将基片在传递卡盘上定位之后，但在从传递卡盘上移开之前的立体图；
图18是类似于图17的视图，其中一个基片从卡盘上移开而另一个基片被定位在传递卡盘上。
具体实施方式
图1和图2说明根据本发明实施例，用于测试基片上电路的装置20。该装置20包括支撑框架架(support frame)22，和直接或间接地安装到支撑框架架22上的基片馈送装置(feeding apparatus)24，传递卡盘26，热调节装置(thermal conditioning apparauts)28，压盘(platen)30，测试卡盘32，顶板34，探针基片(probe substrate)36，触点38(以夸大的细节显示)，电测试仪40，和基片移动装置(removalapparatus)42。
基片馈送装置24包括馈送夹头(feed cartridge)46和传送系统(conveyor system)48，该传送系统位于邻近馈送头46处。多个基片位于馈送夹头46中。然后基片一个接一个地被放到传送系统48上。传送系统48将这些基片从馈送夹头46传递到传递卡盘26。
图3和4以更详细的方式说明传递卡盘26。传递卡盘26上形成有六个狭槽50A-F。每个狭槽，例如，狭槽50B有两组相对的支撑件52A和52B，它们之间分别有间隙54。
基片56A从传送系统48被馈送到狭槽50A。基片56A下放到狭槽50A的支撑件52A和52B上。然后，基片56A的下表面(lower surface)被暴露于间隙54。
如图5所示，传递卡盘26在方向58上相对支撑框架可移动。传递卡盘26先移动，以便传送系统48和狭槽50B对准。另一个基片56B然后被装载进狭槽50B。然后移动传递卡盘26，以便狭槽50C与传送系统48对准。然后，将另一个基片56C在狭槽中定位。传送系统48未用基片填充狭槽50D-F。
然后，传递卡盘26后移到如图4所示的位置。如图6所示，基片56A-C在此被定位到热调节装置28的热调节卡盘60上。热调节卡盘60有一个上侧边，其具有三个高表面(high surface)62和两个低表面(low surface)64，这些高低表面相互交替。每个高表面62分别位于基片56A-C中的一个的下面。一个空气排出开口(air outlet opening)66形成于热调节卡盘60的下表面(lower surface)。空气吸取开口(airsuction opening)68从空气排出开口66导向外部，且在表面62具有空气进入点(air entry point)。虽然图6中没有示出，应该理解每个表面62有多个空气吸取开口68，这些开口互相间隔开进入纸平面内(into thepaper)。
热调节装置还包括电阻性元件(resistive elements)69A和冷却通道69B，其位于热调节卡盘60中。
在方向74上，将空气从空气吸取开口66中泵出，以便在空气吸取开口68和基片56A-C的下表面间产生真空。真空使基片56A-C固定在表面62上。
热调节卡盘60可相对支撑框架架22在竖直的方向上移动。如图7所示，热调节卡盘60这样的移动将表面62移进间隙54中，以便每个表面62分别接触基片56A-C的各自的下表面。热调节卡盘60在方向70上的进一步的移动从支撑件52A和52B上提升基片56A-C。基片56A-C还被侧壁72从侧面支撑，该侧壁72从支撑件52A和52B向上伸展。
如图7A所示，每个基片56在其下表面有一个或多个芯片108。表面62在两个凸缘(ledge)80间有凹槽(recess)78。当表面62向上升时，芯片108适配该凹槽78。凸缘80在芯片108附近且在支撑件52A和52B之间与基片56接触。
基片56A-C然后被加热或冷却。可通过施加电压加热基片，以便电流通过电阻性元件69A。电阻性元件加热热调节卡盘60，然后该卡盘加热基片56A-C。可替换地，流过通道69B的一种冷却液体可以冷却热调节卡盘60和基片56A-C。这样，基片56A-C可以被加热或冷却到-55℃到150℃之间任何选择的温度。由于芯片108(图7A)在凹槽78中，在凹槽78周围的材料辅助保持芯片108的温度于所需的水平，特别是在基片56的边缘附近。
大约需要1分钟加热或冷却基片56A-C，随后空气流被关闭。热调节卡盘60然后在与方向70相反的方向上移动，以便基片56A-C下落到支撑件52A和52B上。热调节卡盘60进一步向下移动，以便表面62定位在间隙54的下方。
如图8所示，传递卡盘56在方向78上移动，以便基片56A-C离开热调节卡盘60。测试卡盘可在压盘30上在水平x-方向、y-方向和垂直z-方向上移动。测试卡盘32首先和基片56A-C对准，然后在方向86上移动，并且处于传递卡盘26的下方。测试卡盘32通常包括一个压力器(forcer)，其位于压盘30的上方，这是本领域所公知的。
图9显示测试卡盘32，其位于传递卡盘26的下方。测试卡盘32有一个上侧边，其具有三个较高的表面84(或凸起部分84)和两个较低的表面86(或凹下部分86)，较低的表面在较高的表面之间。在一个示例中，传递卡盘所具有的狭槽的数量至少是所述测试卡盘的所述表面所具有的狭槽数量的两倍，所述传递卡盘和所述测试卡盘可相对彼此移动，以将所述测试卡盘的所述表面与所述狭槽对准。每个较高的表面84分别直接位于一个间隙54的下方。一个空气排出开口88在测试卡盘32外形成。空气排出通道90形成于表面84中，且连接到空气排出开口88。在一个实施例中，所述传递装置是静止不动的。在一个实施例中，至少一个所述凸起部分84具有一个凹槽，所述凹槽中至少容放一个所述基片。
测试卡盘32可在垂直z-方向的方向92上移动。如图10所示，测试卡盘32这样的运动移动表面84，使其通过间隙54，以便表面84接触基片56A-C下表面(lower surface)。测试卡盘32在z-方向92上的进一步移动提升基片56A-C，使它们离开支撑件52A和52B。
然后在空气排出开口88内产生真空，该空气排出开口88在每个空气排出开口90内产生真空。在空气排出开口90内产生的真空将基片56A-C向下吸到表面84。这样，基片56A-C就被固定到测试卡盘32上。
测试卡盘32包括一个下部(lower portion)32A和一个上部(upperprotion)32B。该下部32A可相对支撑框架架移动。该上部32B可脱离地固定在下部32A上，并且因此由下部“携带”。上部32B有凸起和凹下部分84和86。上部32B可脱离下部32A，以允许和另一个具有凸起和凹下部分的上部32B相互交换，其在尺寸上适合容放比基片56APC更大或更小的宽度的其它基片。间隙54也可调整以与选择的上部32B上的凸起部分的宽度匹配。
如图11所示，测试卡盘32在水平y-方向96上移动。这样的运动将基片56A-C从狭槽50A-C中移出。
如图12所示，该装置也包括图像记录仪，其形式为行扫描仪(linescanner)98，其被静止固定在支撑框架22上。该行扫描仪98有透镜100。该透镜100聚焦于由图12中的点102表示的一条线上，并且延伸到纸中。如在方向96上测量的，该由点102表示的线在位置104左侧约2厘米处，在该处，基片56离开传递卡盘26。如在方向96上测量的，这些基片56之一约为20厘米长。基片56的整个下表面位于测试卡盘32对应的上表面上。
由于相对长度和距离，特别是由于基片56比位置102和104之间的距离长，当其还在传递卡盘26上，并且开始离开传递卡盘26时，透镜100开始聚焦于基片56的上表面。透镜100以相似的方式同时聚焦于基片56A-C的整个上表面。每个基片100的上表面的一维图像沿着由位置102代表的线获取，并且由行扫描仪98提供至图像捕获仪(image capture device)，如数码相机的存储器。基片56在方向96的运动将由位置102代表的线移动跨过基片56的上表面，以便基片56的上表面的二维区域被扫描。计算机知道测试卡盘32在方向96上移动的速度，这样，每个基片56的上表面的二维图像即由计算机的逻辑部件提供。
然后，测试卡盘32进一步在方向96上移动，直到一个基片56被定位在触点38下方。应该指出基片56一致地移动并只通过透镜100一次。测试卡盘32不是这样，例如，其在方向96上前后移动并在方向96相对的方向上通过透镜100。由于以单次通过(single pass)形式通过透镜100，因此，产生一个非常粗糙，但足够的基片56上表面的单次图像(single image)，但是再次扫描基片56的上表面，不会浪费时间。该图像足够精确到近似12微米，这比传统的用于元件或主板和设计用于其它目的的操作器精确最少一个数量级。(其它应用可要求多次通过(multiple passes)。例如晶片上的触点可能太小而不能用单次通过的形式精确扫描。也可以进行多次扫描，每次后续扫描可更精确地定位晶片上的触点。)
测试卡盘32可在x，y，和z-方向上移动，以便每个触点38分别与基片56中一个的各组端子接触，接下来，测试卡盘32在x，y，和z-方向上移动，以便每个触点38与另一个基片上的各端子接触，然后，再与第三个基片上的各端子接触。触点38都电连接到测试仪40，以便在测试仪40和这些端子间提供测试信号。
图14和15说明一个基片，例如更具体地，说明基片56A。基片56A包括一个柔性片104，多个刚性衬底106，和多个电子芯片108。刚性衬底106被固定在柔性片104上。多个芯片108被固定在各自的一个刚性衬底106的后表面上并从其上突出出来。电路在每个芯片108的前表面形成。多个端子110位于每个芯片108上，并连接到在各自的芯片108中形成的电路。
如图13所示的触点38与端子110接触。电子信号通过触点38在图1所示的电测试仪40和进出在芯片108上形成的电路的端子之间传输。通过来回中继信号，芯片108内的电路可用电测试仪40测试。一旦电路被测试，测试卡盘32向下垂直移动，以便断开端子110和触点36的接触。测试卡盘32然后在x和y-方向移动，以将另一个芯片108的端子与这些触点对准，然后测试卡盘32垂直向上移动，以便其它芯片108的端子与触点38连接。也可以一次测试更多的芯片108。
一旦所有芯片108中的电路都被测试，测试卡盘32即在x-方向上移动，以便每个基片56A-C分别与各自狭槽50D-F对准。如图16所示，测试卡盘32然后在方向108上移动，以便基片56A-C分别被定位于狭槽50D-F中。然后，释放测试卡盘上的真空，以便基片56A-C从测试卡盘32上释放。测试卡盘32然后下落，以便基片56A-C下落到狭槽50D-F的支撑件上。
如图17和图18所示，基片移动装置(removal apparatus)42包括伸缩工具(retracting tool)110，传送系统112，和移动盒(removal cassette)114、伸缩工具110先被用于将基片56A移到传送系统112。传送系统然后将基片移进移动盒114。当基片56A移进移动盒114中时，另一个基片56D移进狭槽50A。
传递卡盘26然后在图5中所示的方向58上移动，以便在另外的基片被定位到狭槽50B和50C中时，移去基片56B和56C。
虽然参照附图说明了某些示例性的实施例，应该理解这样的实施例仅仅是对本发明的说明，而非用于限制本发明，而且，本发明不仅限于所显示和所述描述的具体结构和装置，因为所属领域的技术人员可对本发明做出修改。

Claims (24)

1.一种测试多个独立基片中每一个上的电路的方法，其包括：
在传递装置中，定位所述多个独立基片，每个基片包括多个独立芯片；
将所述基片固定在测试卡盘中，以便所述基片被所述测试卡盘同时夹持；
移动至少一个所述基片上的端子与触点接触，以通过所述端子和所述触点，将所述基片上的所述电路与电测试仪电连接；
中继通过在所述电测试仪和所述电路间的端子和触点的信号；
将所述端子从所述触点上脱离；以及
从所述测试卡盘上移开所述基片。
2.如权利要求1所述的方法，其中所述传递装置是一个传递卡盘，多个基片被同时定位于所述传递卡盘中，所述测试卡盘的表面被移动至与每个基片接触，每个基片被固定在所述测试卡盘上，相对所述传递卡盘移动所述测试卡盘，同时从所述传递卡盘上移开所述基片，并且同时通过图像记录仪，记录每个基片表面的图像。
3.如权利要求2所述的方法，其中每个基片相对的边被定位在两个分别为水平的凸缘上，并且所述测试卡盘的所述表面在所述凸缘间向上移动至与所述基片接触，以从所述凸缘提升所述基片，然后，所述测试卡盘的表面在水平方向上移动，以从所述传递卡盘上移开所述基片。
4.如权利要求2所述的方法，其中，通过向延伸至所述测试卡盘的所述表面的开口施加真空，所述基片被固定到所述测试卡盘上。
5.如权利要求1所述的方法，其中所述基片上的连续的端子组被移动至与所述触点接触，并且依次地与所述触点断开接触。
6.如权利要求2所述的方法，其中所述基片通过以下步骤从所述测试卡盘上移开：
相对所述传递卡盘，移动所述测试卡盘，以便将所述基片移至传递卡盘上；
从所述测试卡盘上断开所述基片；并且
从所述基片上移开所述测试卡盘的所述表面，以便所述基片又被所述传递卡盘夹持；以及
从所述传递卡盘上移开所述基片。
7.如权利要求2所述的方法，其中所述传递卡盘有多个狭槽，每个狭槽分别夹持一个基片。
8.如权利要求1所述的方法，还包括：
在所述基片由所述传递装置夹持时，加热或冷却所述基片。
9.如权利要求8所述的方法，其中所述基片由热调节卡盘加热或冷却，所述基片定位在所述热调节卡盘中。
10.如权利要求8所述的方法，其中所述传递卡盘在所述基片加热或冷却后水平移动，以便将所述基片从所述热调节卡盘移开。
11.如权利要求9所述的方法，其中所述热调节卡盘的表面在被加热或冷却前移向所述基片，并且在所述基片被加热或冷却后从所述基片移开。
12.如权利要求11所述的方法，其中所述传递卡盘有多个凸缘，每个基片的相对边被分别置于各对所述凸缘上，所述热调节卡盘的所述表面在向所述基片移动时，插入到每对凸缘之间。
13.一种测试多个独立基片中的每一个上的电路的方法，其包括：
在传递卡盘中，定位所述多个独立基片；
移动测试卡盘的表面至与所述基片接触，所述基片由所述传递卡盘夹持；
将所述基片固定在所述测试卡盘上；
相对所述传递卡盘移动所述测试卡盘，以便所述基片同时从所述传递卡盘移开；
移动每个基片上的端子至与触点接触，以通过端子和触点将所述电路电连接到电测试仪；
中继通过在所述电测试仪和所述电路间的端子和触点的信号；
从所述触点断开所述端子；以及
从所述测试卡盘上移开所述基片。
14.一种用于测试基片上电路的装置，其包括：
支撑框架；
传递卡盘，其具有多个狭槽，每个狭槽都能夹持一个独立的基片；
测试卡盘，其位于所述框架上，并且可相对所述传递卡盘移动，以便所述测试卡盘的表面移动至与所述基片接触，所述基片可同时固定到所述测试卡盘上，所述测试卡盘可相对所述传递卡盘移动，以便所述基片从所述传递卡盘移开；
多个固定到所述支撑框架的触点，所述测试卡盘和所述触点可彼此相对移动，以便所述触点接触所述基片上的端子；以及
连接到所述触点的电测试仪，以便信号能够通过在所述电测试仪和所述电路间的端子和触点中继。
15.如权利要求14所述的装置，其中所述传递卡盘有多个凸缘，每个基片的相对边被各对凸缘支撑，在向所述基片移动时，所述测试卡盘的所述表面可插入到各对凸缘间。
16.如权利要求14所述的装置，其中所述测试卡盘在每个表面有吸气通道，真空可施加至所述通道，以便所述基片被固定到所述表面。
17.如权利要求14所述的装置，其中所述传递卡盘所具有的狭槽的数量至少是所述测试卡盘的所述表面所具有的狭槽数量的两倍，所述传递卡盘和所述测试卡盘可相对彼此移动，以将所述测试卡盘的所述表面与所述狭槽对准。
18.如权利要求17所述的装置，其中所述传递卡盘可相对所述框架移动。
19.如权利要求14所述的装置，还包括：
热调节卡盘，在基片被所述传递卡盘夹持时，所述热调节卡盘能加热或冷却所述基片。
20.如权利要求15所述的装置，还包括：
热调节卡盘，其具有多个表面，每个所述表面都包括凹槽，所述凹槽位于对应的所述凸缘对之间。
21.一种用于测试基片上电路的装置，其包括：
支撑框架；
传递装置，其能够夹持多个独立基片中的至少一个；
测试卡盘，其位于所述框架上，所述框架具有表面，所述表面上具有交替分布的多个凸起部分和多个凹槽部分，并且所述测试卡盘可相对于所述传递装置移动，以便所述每个凸起部分的表面移动至与各个基片接触，所述基片可同时被固定到所述测试卡盘上，每个基片分别对应于各个凸起部分的各自表面，所述测试卡盘可相对所述传递装置移动，以便所述基片从所述传递装置移开；
多个被固定到所述支撑框架的触点，所述测试卡盘和所述触点可相对彼此移动，以便所述触点和所述基片上的端子接触；以及
电测试仪，其与所述触点连接，以便信号通过所述电测试仪和所述电路间的所述端子和所述触点中继。
22.如权利要求21所述的装置，其中所述传递装置静止不动。
23.如权利要求21所述的装置，其中所述测试卡盘包括第一部分和第二部分，所述第一部分可相对所述框架移动，所述第二部分可脱离地固定到所述第一部分，所述第二部分具有凸起和凹下部分。
24.如权利要求21所述的装置，其中至少一个所述凸起部分有一个凹槽，所述凹槽中至少容放一个所述基片。
CNB028208846A 2001-10-22 2002-10-09 操作和测试晶片的装置和方法 Expired - Fee Related CN100354640C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/035,508 US6861859B1 (en) 2001-10-22 2001-10-22 Testing circuits on substrates
US10/035,508 2001-10-22

Publications (2)

Publication Number Publication Date
CN1575418A CN1575418A (zh) 2005-02-02
CN100354640C true CN100354640C (zh) 2007-12-12

Family

ID=21883133

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028208846A Expired - Fee Related CN100354640C (zh) 2001-10-22 2002-10-09 操作和测试晶片的装置和方法

Country Status (8)

Country Link
US (4) US6861859B1 (zh)
EP (1) EP1446672A1 (zh)
JP (1) JP2005507082A (zh)
KR (1) KR20040062573A (zh)
CN (1) CN100354640C (zh)
MY (2) MY129912A (zh)
TW (1) TWI223075B (zh)
WO (1) WO2003036308A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6771060B1 (en) * 2001-10-22 2004-08-03 Electroglas, Inc. Testing circuits on substrates
US6861859B1 (en) 2001-10-22 2005-03-01 Electroglas, Inc. Testing circuits on substrates
KR100956472B1 (ko) 2005-04-27 2010-05-07 에어 테스트 시스템즈 전자 장치들을 테스트하기 위한 장치
CN101517424B (zh) * 2005-08-26 2012-09-05 卡姆特有限公司 晶片检查系统和用于移动晶片的方法
US20100148813A1 (en) 2006-07-18 2010-06-17 Multiprobe, Inc. Apparatus and method for combined micro-scale and nano-scale c-v, q-v, and i-v testing of semiconductor materials
DE102007047740B4 (de) * 2007-10-05 2010-11-04 Multitest Elektronische Systeme Gmbh Plunger zum Bewegen elektronischer Bauelemente, insbesondere IC's
DE102007047679B4 (de) * 2007-10-05 2011-03-10 Multitest Elektronische Systeme Gmbh Plunger zum Bewegen elektronischer Bauelemente, insbesondere IC's, mit Wärmeleitkörper
US7800382B2 (en) 2007-12-19 2010-09-21 AEHR Test Ststems System for testing an integrated circuit of a device and its method of use
US8030957B2 (en) 2009-03-25 2011-10-04 Aehr Test Systems System for testing an integrated circuit of a device and its method of use
RU2569851C2 (ru) 2010-07-08 2015-11-27 Какен Фармасьютикал Ко., Лтд. Производное n-гидроксиформамида и содержащее его лекарственное средство
US8800998B2 (en) * 2011-12-30 2014-08-12 Multiprobe, Inc. Semiconductor wafer isolated transfer chuck
KR102026690B1 (ko) * 2013-05-08 2019-10-01 삼성디스플레이 주식회사 기판 평가 장치, 및 이를 이용한 기판 평가 방법
CN105021852B (zh) * 2015-08-06 2017-09-05 北方联创通信有限公司 邮票孔封装模块测试夹具
EP4290243A3 (en) 2017-03-03 2024-02-28 AEHR Test Systems Electronics tester
DE212018000034U1 (de) * 2018-09-13 2018-10-18 Taicang Denasen Mechanical & Electrical Engineering Co., Ltd. Prüfvorrichtung für Leiterplatten
CN109633220B (zh) * 2019-01-29 2021-08-24 江阴佳泰电子科技有限公司 一种预吹洗式晶圆探针台
CN111123080B (zh) * 2020-03-03 2020-11-03 深圳市克拉尼声学科技有限公司 一种扩音器芯片质量检测设备
US11835575B2 (en) 2020-10-07 2023-12-05 Aehr Test Systems Electronics tester

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5667077A (en) * 1996-04-26 1997-09-16 Micron Electronics, Inc. Module handling apparatus and method with rapid switchover capability
US5670888A (en) * 1992-11-25 1997-09-23 Cheng; David Method for transporting and testing wafers
US6164894A (en) * 1997-11-04 2000-12-26 Cheng; David Method and apparatus for integrated wafer handling and testing

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3710251A (en) * 1971-04-07 1973-01-09 Collins Radio Co Microelectric heat exchanger pedestal
US3949295A (en) * 1974-03-20 1976-04-06 Western Electric Company, Inc. Apparatus for retaining articles in an array for testing
US4460868A (en) * 1981-11-16 1984-07-17 Rca Corporation Fixture for testing semiconductor devices
US5012187A (en) * 1989-11-03 1991-04-30 Motorola, Inc. Method for parallel testing of semiconductor devices
US5077523A (en) 1989-11-03 1991-12-31 John H. Blanz Company, Inc. Cryogenic probe station having movable chuck accomodating variable thickness probe cards
US5123850A (en) * 1990-04-06 1992-06-23 Texas Instruments Incorporated Non-destructive burn-in test socket for integrated circuit die
KR930702085A (ko) * 1990-09-24 1993-09-08 레이몬드 지. 트위그 전자장치 테스트 처리기
EP0494782B1 (en) * 1991-01-11 1997-04-23 Texas Instruments Incorporated Wafer burn-in and test system and method of making the same
JPH05136218A (ja) * 1991-02-19 1993-06-01 Tokyo Electron Yamanashi Kk 検査装置
JP2606554Y2 (ja) * 1992-01-17 2000-11-27 株式会社東京精密 プロービング装置
JP3219844B2 (ja) 1992-06-01 2001-10-15 東京エレクトロン株式会社 プローブ装置
US5345170A (en) * 1992-06-11 1994-09-06 Cascade Microtech, Inc. Wafer probe station having integrated guarding, Kelvin connection and shielding systems
US5621313A (en) 1993-09-09 1997-04-15 Tokyo Seimitsu Co., Ltd. Wafer probing system and method that stores reference pattern and movement value data for different kinds of wafers
US5644245A (en) 1993-11-24 1997-07-01 Tokyo Electron Limited Probe apparatus for inspecting electrical characteristics of a microelectronic element
WO1996029607A1 (fr) 1995-03-18 1996-09-26 Tokyo Electron Limited Procede et appareil de controle d'un substrat
TW287235B (zh) 1994-06-30 1996-10-01 Zenshin Test Co
US6577148B1 (en) * 1994-08-31 2003-06-10 Motorola, Inc. Apparatus, method, and wafer used for testing integrated circuits formed on a product wafer
WO1997017619A1 (fr) 1995-11-06 1997-05-15 Advantest Corporation Transporteur, changeur de position et dispositif de prelevement pour circuits integres
US5907246A (en) * 1995-11-29 1999-05-25 Lucent Technologies, Inc. Testing of semiconductor chips
US6021380A (en) 1996-07-09 2000-02-01 Scanis, Inc. Automatic semiconductor wafer sorter/prober with extended optical inspection
EP0837333A3 (en) 1996-10-18 1999-06-09 Tokyo Electron Limited Apparatus for aligning a semiconductor wafer with an inspection contactor
JP3423979B2 (ja) * 1997-07-11 2003-07-07 東京エレクトロン株式会社 プローブ方法及びプローブ装置
US6111421A (en) 1997-10-20 2000-08-29 Tokyo Electron Limited Probe method and apparatus for inspecting an object
JPH11163066A (ja) 1997-11-29 1999-06-18 Tokyo Electron Ltd ウエハ試験装置
US6049740A (en) 1998-03-02 2000-04-11 Cyberoptics Corporation Printed circuit board testing system with page scanner
JP3430015B2 (ja) 1998-05-20 2003-07-28 東京エレクトロン株式会社 信頼性試験システム
US6137303A (en) 1998-12-14 2000-10-24 Sony Corporation Integrated testing method and apparatus for semiconductor test operations processing
US6252412B1 (en) 1999-01-08 2001-06-26 Schlumberger Technologies, Inc. Method of detecting defects in patterned substrates
US6781394B1 (en) 2001-10-22 2004-08-24 Electroglas, Inc. Testing circuits on substrate
US6861859B1 (en) 2001-10-22 2005-03-01 Electroglas, Inc. Testing circuits on substrates
US6771060B1 (en) 2001-10-22 2004-08-03 Electroglas, Inc. Testing circuits on substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670888A (en) * 1992-11-25 1997-09-23 Cheng; David Method for transporting and testing wafers
US5667077A (en) * 1996-04-26 1997-09-16 Micron Electronics, Inc. Module handling apparatus and method with rapid switchover capability
US6164894A (en) * 1997-11-04 2000-12-26 Cheng; David Method and apparatus for integrated wafer handling and testing

Also Published As

Publication number Publication date
US7453260B2 (en) 2008-11-18
MY146321A (en) 2012-07-31
WO2003036308A1 (en) 2003-05-01
MY129912A (en) 2007-05-31
US20060261833A1 (en) 2006-11-23
US6861859B1 (en) 2005-03-01
TWI223075B (en) 2004-11-01
US7259548B2 (en) 2007-08-21
CN1575418A (zh) 2005-02-02
EP1446672A1 (en) 2004-08-18
US7098649B2 (en) 2006-08-29
US20050116731A1 (en) 2005-06-02
JP2005507082A (ja) 2005-03-10
US20040232928A1 (en) 2004-11-25
KR20040062573A (ko) 2004-07-07

Similar Documents

Publication Publication Date Title
CN100354640C (zh) 操作和测试晶片的装置和方法
US5404111A (en) Probe apparatus with a swinging holder for an object of examination
US6396296B1 (en) Method and apparatus for electrical characterization of an integrated circuit package using a vertical probe station
CN101024451A (zh) 一种与大致平面状的基片一起使用的双面成像系统和方法
CN100449718C (zh) 用于安装半导体芯片的方法和装置
US20140160270A1 (en) Correction apparatus, probe apparatus, and test apparatus
US7135875B2 (en) Apparatus and method for contacting of test objects
US7180284B2 (en) Testing circuits on substrates
CN100385247C (zh) 测试基片上电路
CN109211901A (zh) 导电粒子压痕检测设备及其检测方法
JP2737744B2 (ja) ウエハプロービング装置
US6983872B2 (en) Substrate alignment method and apparatus
CN104516235A (zh) 发光基板的制造方法和曝光装置的制造方法
JP7417371B2 (ja) 実装装置
KR20210120876A (ko) 전자 부품의 실장 장치
CN116413574A (zh) 探针盘、晶圆检测卡、晶圆测试系统及晶圆测试方法
JPH0964124A (ja) 半導体ウェハーのプロービング装置
TW494075B (en) High speed precision platform transport and position system
JP3441939B2 (ja) アライメント方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071212

Termination date: 20131009