CN100359367C

CN100359367C - 高速硅基电光调制器

Info

Publication number: CN100359367C
Application number: CNB2004800079253A
Authority: CN
Inventors: 罗伯特·凯斯·蒙特哥莫里; 马格利特·吉龙; 普拉卡什·约托斯卡; 威普库马·帕特尔; 卡尔潘都·夏斯特里; 索哈姆·帕塔克; 凯瑟琳·A·亚努舍弗斯奇
Original assignee: SiOptical Inc
Current assignee: Cisco Technology Inc; Lightwire LLC
Priority date: 2003-03-25
Filing date: 2004-03-23
Publication date: 2008-01-02
Anticipated expiration: 2024-03-23
Also published as: EP1613991B1; KR20050114696A; JP2006515082A; WO2004088394A3; EP1613991A4; US6845198B2; CN1764863A; EP1613991A2; CA2519672A1; WO2004088394A2; US20040208454A1; CA2519672C; JP4820649B2; KR100808305B1

Abstract

基于形成来部分覆盖第二导电性类型的体区域的第一导电性的栅区域的硅基电光调制器(30)，具有在栅区域和体区域(12，10)的接触部分之间插入的相对较薄电介质层(10)。调制器可以在SOI平台形成，在SOI结构的相对较薄的硅表面层中形成体区域并且用覆盖SOI结构的相对较薄的硅层(10)形成栅区域。控制栅区域和体区域的掺杂用以在电介质层的上面和下面形成轻掺杂区域，从而定义了器件(16)的有源区域。有利的是，在该有源器件区域中光电场基本与自由载流子浓度区域一致。从而调制信号的应用引起电介质层两侧的自由载流子同时积累，耗尽或者反型，产生高速的工作。

Description

高速硅基电光调制器

相关申请的交叉引用

本发明要求了于2003年3月25日提出的临时申请No.60/457,242的优先权。

技术领域

本发明涉及一种硅基电光调制器，具体地说，涉及基于SOI技术并且使用硅-绝缘体-硅电容(SISCAP)波导几何形状来提供高效和高速工作的电光调制器。

背景技术

由于可以通过使用公知的CMOS技术把光学元件和先进的电子器件一起集成在硅衬底上的可能性，在用于各种系统例如光纤到户和局域网(LANs)的工作在1330和1550nm光纤光通信波长的硅基光子元件是密集研究的对象。

已经对无源硅结构，例如波导，耦合器和滤光器作了广泛的研究。相比而言关于有源硅器件(即可调节器件)，例如调制器和开关方面工作的报道较少，尽管它们作为光束操控装置对于这样的系统具有重要性。已经设计了一些硅基热-光有源器件，通过改变硅的温度调节硅的折射率，从而引发相位调制和吸收，依次用来在器件的输出上产生强度调制。然而，热-光效应相当缓慢而且只能用于加速到调制频率1Mb/s的器件。因此，对于更高的调制频率(这对于大部分系统，包括通信系统来说更有吸引力)需要电光有源器件。

大部分提出的电光器件利用自由载流子频散效应来同时改变折射率的实部和虚部。这是由于无应变纯晶体硅并非展示出线性电光(Pockels)效应，并且由于Franz-Keldysh效应和Kerr效应引起的折射率变化很微弱。在自由载流子吸收调制器中，如同下面将会详细讨论的那样，结构光吸收的改变直接转变成为输出强度调制。在光器件的特定领域中，例如Mach-Zehnder调制器，基于总内部反射(TIR)的结构，交叉开关，Y-开关，环形谐振腔和Fabry-Perot谐振腔，也使用相位调制来调制输出强度。

可以通过载流子注入，积累，耗尽或者反型来改变电光器件中自由载流子的浓度。目前为止所研究的器件中的大部分具有一些共同的特征：它们需要长的相干长度(例如，5-10mm)和超过1kA/cm3以上的注入电流密度来得到有效的调制深度。为了达到高度集成和微小化以制造低成本的紧凑的器件阵列，长的相干长度不合乎要求。高电流密度可能对结构加热而导致引起不必要的热光效应，而且实际上会在涉及自由载流子移动关联部分的实际折射率变化上引起相反的效应，从而降低它的效率。

图1示例性的说明了一种典型的现有技术，在SOI结构上使用凸起的菱纹波导管形成的硅基电光相位调制器1。电光相位调制器1包括一层本征硅(单晶)2，经过工艺处理后包含一个横向延伸的菱纹结构3(如插图所示)来形成调制器1的光波导，插图中同时显示了光信号传播的方向。本征硅层2示例说明为传统绝缘体上的硅(SOI)晶圆结构的顶层，其进一步包括一个埋氧层(BOX)4和硅衬底5。所显示的结构形成PIN二极管调制器并计划通过使用上面提到的自由载流子频散效应改变硅菱纹波导管3中的折射率。在该特定例子中，形成的硅层2包括与第一电接触7相接的重掺杂的p型区6。如图所示，层2进一步包括重掺杂n型区8和关联的第二电接触9。在一个例子中，可以把区域6和8掺杂到现示出数量级为10²⁰载流子每cm³的掺杂浓度。在该PIN结构，p型区6和n型区8分开位于菱纹结构3的相反两侧，从而本征硅在菱纹结构3和硅层2中都位于重掺杂区之间。

在工作中，第一和第二电接触连接到电压源以正向偏置二极管从而注入自由载流子到波导3中。自由载流子的增加改变了硅的折射率(如同下面使用Drude模型的讨论)，因此可以用来对传播通过波导的光进行相位调制。然而，作为光调制器，电光调制器1的工作速度受到菱纹结构3中自由载流子寿命以及在正向偏置消失的情况下载流子扩散率的限制。这样的现有技术PIN二极管相位调制器对于正向偏置工作通常具有在10-50Mb/s范围内的工作速度。通过在硅中引入作为载流子寿命“杀手”的杂质可以提高开关速度，但是引入的杂质对光传播有负面的影响。然而，由于RC时间常数乘积主要的影响是速度，其中电容(C)在正向偏置中由于在正向偏置下PN结耗尽区宽度的减小而变得很大。理论上，PN结的高速工作可以通过反向偏置达到，尽管这样需要与CMOS工艺不兼容的大驱动电压和长器件长度。

因此，对于基于电光效应，可以在亚微米范围应用，同时具有低成本，低电流密度，低功耗，高调制深度，低电压需求和高速调制的光调制器结构的急迫需求仍然存在。

发明内容

本发明对现有技术中仍然存在的需求进行了处理，其涉及一种硅基电光调制器，具体地说，涉及在SOI硅片上使用光波导约束几何形状的新型SISCAP设计形成电光调制器以提供低光损失的高速度工作。

根据本发明，形成了部分相互重叠的互补掺杂的硅区域(以下定义为“体”区域和“栅”区域)，两者之间放置相对较薄的“栅”电介质层(从而形成SISCAP结构)，其中掺杂栅区域/电介质/掺杂体区域分层排列的关联区域于是定义了在调制中自由载流子移动进入和离开每个掺杂区域的位置。词语“相对较薄”，当在描述体和/或栅区域的上下文中使用的时候，目的是定义小于0.5微米的厚度。在SOI结构的薄(即亚微米)表面硅层中形成第一掺杂区域，使用传统CMOS工艺形成覆盖电介质层和互补掺杂硅层，CMOS工艺能够提供每个区域中需要的掺杂浓度分布。下面的体(或表面)硅层可以包括部分耗尽或者全部耗尽的CMOS元件，应变硅，Si_xGe_1-x(0＜x＜1)，单晶硅或者其中任何组合。电介质层的组成材料(或者由超过一种材料组成的超薄层)在器件被偏置作为体和栅之间的载流子输运势垒时提供进入和离开体和栅区域的有效的载流子输运。例如，可以使用氧化铪，氧氮化物，氧化铋，氮化硅，二氧化硅，或者这些材料的多层组合。覆盖的硅栅极可以包括，例如多晶硅；非晶硅；晶粒尺寸增大的、晶粒边界钝化的、晶粒对准的硅；应变硅；Si_xGe_1-x(0＜x＜1)，基本单晶或者单晶的硅，或者这些形式的硅的组合(这些硅形态中的各种形态与载流子迁移率的提高和/或光损失的减小有关，下面将会讨论)。然后以到硅化物区域的接触形式的制作到每个掺杂的栅和体区域的电连接。需要调制的光信号耦合进入相对较薄的(掺杂的)表面光波导层，电调制信号加到电连接上，导致光信号在离开光波导层的时候得到相位调制。

本发明的一个优点是可以控制硅层掺杂而提供有效自由载流子移动区域中的轻掺杂区域和接触区域中的加重掺杂的区域。这样，可以把串联电阻最小化同时提供较低的光损失。通过为栅和体区域同时增加第二接触可以进一步减小串联电阻。而且，发明的SISCAP设计允许自由载流子分布大致与在栅电介质的每一侧同时积累，耗尽或者反型载流子的峰值(或接近峰值)光电场重叠。有利的是，可以通过CMOS工艺同时控制横向和纵向的掺杂分布来提供这些以及其他的器件特性。例如，可以通过使用多次掩膜图案形成和注入实现体区域和栅区域的横向掺杂变化。可以通过单次动态控制的注入工艺，不同掺杂浓度和/或注入能量的多次注入，和/或多层的硅淀积，其中每层掺杂浓度都不同，来控制体区域和栅区域的(一种形式，渐变的)纵向掺杂分布。

根据本发明，使用传统的CMOS工艺和器件来形成亚微米尺度的电光调制器。由于调制器是基于电容结构的，在静态模式不会消耗功耗(也就是不需要功耗来保持逻辑态)，从而与现有技术的器件配置相比表现出功耗消耗的显著减小。

存在可以用来提供本发明的亚微米电光调制器不同SISCAP结构和掺杂配置，多晶硅晶粒尺寸增大和多晶硅边缘钝化技术。期望本发明可以利用艺术级的CMOS工艺领域中获得的进展。例如，本发明的教导对于例如在纳米尺度的CMOS器件中使用的材料之类的可供选择的电介质栅材料是一致的。

根据本发明的硅基电光器件，可包括：掺杂表现出第一导电性类型的相对较薄的硅体区域；掺杂表现出第二导电性类型的相对较薄的硅栅区域，硅栅区域放置为至少部分在硅体区域上来定义所述硅体区域和栅区域之间的接触区域；放置在所述硅体区域和栅区域之间的接触区域的相对较薄的电介质层，所述硅体区域和栅区域与插入的相对较薄的电介质层的结合定义了电光器件的有源区域；耦合到所述硅栅区域的第一电接触；以及耦合到所述硅体区域的第二电接触，其中基于加到第一和第二电接触的电信号的应用，在硅体和栅区域内相对较薄的电介质层两侧的自由载流子同时积累，耗尽或者反型，从而所述光信号的光电场与所述电光器件有源区域内的自由载流子浓度调制区域重合。所述的硅基电光器件，其中可与所述硅栅区域和体区域的掺杂浓度和厚度以及电介质层的厚度结合来控制硅栅区域对于硅体区域的相对放置，从而基于加到第一和第二电接触的电信号的应用，电介质层附近自由载流子浓度调制峰值的位置与光电场峰值的位置一致。所述的硅基电光器件，其中硅栅区域内的光电场百分比可等于硅体区域内的光电场百分比。所述的硅基电光器件，其中相对较薄硅栅区域可定义为包括与有源区域相关的第一部分和与第一电接触区域位置相关的第二部分。所述的硅基电光器件，其中硅栅区域的第二部分可包括放置在第一部分两侧的第一和第二独立区域，具有放置在第一独立区域内的第一电接触区域和放置在第二独立区域内的第三电接触区域。所述的硅基电光器件，其中可控制相对较薄硅栅区域的厚度来使电光场的峰值保持在相对较薄电介质层的位置。所述的硅基电光器件，其中相对较薄硅栅区域可包含从下面的组中选择的一种或多种硅形态：多晶硅，非晶硅，晶粒尺寸增大的多晶硅，晶粒边界钝化的多晶硅，晶粒对准的多晶硅，应变硅，基本单晶的硅，Si_xGe_1-x，和单晶硅，其中0＜x＜1。所述的硅基电光器件，其中相对较薄硅栅区域可包含从同一组中选择的一种硅形态的单个层。所述的硅基电光器件，其中相对较薄硅栅区域可包含从同一组中选择的一种或多种硅形态的多个硅层。所述的硅基电光器件，其中第一电接触区域可包含在沿着硅栅区域第二部分的不同位置放置的多个独立接触区域，在减小光损失的同时提供低串联阻抗。所述的硅基电光器件，其中第一电接触区域和第三电接触区域中的每个可包含在分别沿着硅栅区域第二部分的第一区域和第二区域的不同位置放置的多个独立接触区域，在减小光损失的同时提供低串联阻抗。所述的硅基电光器件，其中硅栅区域在有源器件区域内可表现出一个或多个圆化的拐角边缘来减小光信号损失。所述的硅基电光器件，其中相对较薄硅体区域可定义为包括与有源区域相关的第一部分和与第二电接触区域位置相关的第二部分。所述的硅基电光器件，其中硅体区域的第二部分可包括放置在第一部分两侧的第一和第二独立区域，具有放置在第一独立区域内的第二电接触区域和放置在第二独立区域内的第四电接触区域。所述的硅基电光器件，其中可控制相对较薄硅体区域的厚度来使电光场的峰值保持在相对较薄电介质层的位置。所述的硅基电光器件，其中相对较薄硅体区域可包含从下面的组中选择的一种或多种硅形态：部分耗尽的硅，完全耗尽的硅，应变硅，基本单晶的硅，Si_xGe_1-x，和单晶硅，其中0＜x＜1。所述的硅基电光器件，其中第二电接触区域可包含在沿着硅体区域第二部分的不同位置放置的多个独立接触区域，在减小光损失的同时提供低串联阻抗。所述的硅基电光器件，其中第二电接触区域和第四电接触区域中的每个可包含在分别沿着硅体区域第二部分的第一区域和第二区域的不同位置放置的多个独立接触区域，在减小光损失的同时提供低串联阻抗。所述的硅基电光器件，其中硅体区域在有源器件区域内可表现出一个或多个圆化的拐角边缘来减小光信号损失。所述的硅基电光器件，其中硅体区域可表现出p型导电性而硅栅区域表现出n型导电性。所述的硅基电光器件，其中硅体区域可表现出n型导电性而硅栅区域表现出p型导电性。所述的硅基电光器件，其中器件可进一步包括表现出与有源区相比较低的有效折射率的周围区域，这样放置周围区域从而有效折射率离开有源区而减小以在电光器件内提供垂直和横向光信号约束。所述的硅基电光器件，其中器件可包括电光相位调制器，具有加到第一和第二电接触上的电调制信号，调制器在工作中吸收的直流功耗为零。所述的硅基电光器件，其中器件可以是低功耗器件，在工作中吸收的直流功耗为零并且只在光“1”和光“0”相位条件之间转换的时候吸收交流功耗。所述的硅基电光器件，其中器件可定义为低电压器件，以数值低于或等于集成CMOS晶体管技术相容电源电压的电调制信号输入电压来工作。所述的硅基电光器件，其中器件可包含多个电光相位调制器，具有作为到第一和第二接触中至少一个的输入的至少一个电调制信号。所述的硅基电光器件，其中电光器件可作为包括硅衬底，埋电介质层和相对较薄表面硅层的绝缘体上的硅配置的一部分来形成，其中所述电光器件的硅体区域在相对较薄表面硅层中形成。所述的硅基电光器件，其中埋电介质层可包含具有低于硅的折射率的材料并提供在绝缘体上的硅表面硅层中形成的相对较薄硅体区域内的光约束。所述的硅基电光器件，其中硅栅区域可包括一形状，该形状包含沿着光信号耦合进入有源区域的器件的部分输入渐增的锥形，该输入锥形用于使电光器件输入处的光信号反射最小化。所述的硅基电光器件，其中硅栅区域可包括一形状，该形状包含沿着光信号耦合离开有源区域的器件的部分输出渐减的锥形，该输出锥形用于使电光器件输出处的光信号反射最小化。所述的硅基电光器件，其中硅体区域可包括一形状，该形状包含沿着光信号耦合进入有源区域器件的部分的输入渐减的锥形，用于提供光模匹配进入电光器件。所述的硅基电光器件，其中硅体区域可包括一形状，该形状包含沿着光信号耦合离开有源区域器件的部分输出渐增的锥形，用于提供光模匹配离开电光器件。

根据本发明的Mach-Zehnder干涉计，可包括定义为包含同时光学地耦合到第一臂和第二臂上的输入波导部分的输入光波导分光器，所述第一和第二臂并行放置；以及定义为包含光学地耦合到输入光波导分光器第一和第二臂上的输出波导部分的输出光波导组合器，其中第一臂包含第一电光相位调制器，该调制器包括：掺杂表现出第一导电性类型的相对较薄的硅体区域；掺杂表现出第二导电性类型的相对较薄的硅栅区域，硅栅区域放置为至少部分在硅体区域上来定义所述硅体区域和栅区域之间的接触区域；放置在所述硅体区域和栅区域之间的接触区域的相对较薄的电介质层，所述硅体区域和栅区域与插入的相对较薄的电介质层的结合定义了电光器件的有源区域；耦合到所述硅栅区域的第一电接触；以及耦合到所述硅体区域的第二电接触，其中基于加到第一和第二电接触的电信号的应用，在硅体和栅区域内相对较薄的电介质层两侧的自由载流子同时积累，耗尽或者反型，从而所述光信号的光电场与所述第一电光相位调制器器件有源区域内的自由载流子浓度调制区域重合。所述Mach-Zehnder干涉计，其中干涉计可进一步包括沿着第二臂放置的第二电光调制器，该第二电光调制器包括：掺杂表现出第一导电性类型的相对较薄的硅体区域；掺杂表现出第二导电性类型的相对较薄的硅栅区域，硅栅区域放置为至少部分在硅体区域上来定义所述硅体区域和栅区域之间的接触区域；放置在所述硅体区域和栅区域之间的接触区域的相对较薄的电介质层，所述硅体区域和栅区域与插入的相对较薄的电介质层的结合定义了电光器件的有源区域；耦合到所述硅栅区域的第一电接触；以及耦合到所述硅体区域的第二电接触，其中基于加到第一和第二电接触的电信号的应用，在硅体和栅区域内相对较薄的电介质层两侧的自由载流子同时积累，耗尽或者反型，从而所述光信号的光电场与所述第二电光调制器有源区域内的自由载流子浓度调制区域重合。所述Mach-Zehnder干涉计，其中可在用于形成体区域的相对较薄硅层中形成输入和输出光波导。所述Mach-Zehnder干涉计，其中相对较薄硅栅区域可包含能够支持光传播的硅形态并且在所述相对较薄硅栅层的至少一部分中形成输入和输出光波导。所述Mach-Zehnder干涉计，其中可通过硅栅区域，相对较薄栅电介质层和硅体区域由有源器件区域定义的结合来形成输入和输出光波导。所述Mach-Zehnder干涉计，其中该Mach-Zehnder干涉计可包含第一和第二臂之间的不对称结构。所述Mach-Zehnder干涉计，其中输入光波导分光器可具有到第一和第二臂的不同于50∶50的输入光信号功率比例。所述Mach-Zehnder干涉计，其中该Mach-Zehnder干涉计可包含以预定的组合放置的多个独立干涉计。所述Mach-Zehnder干涉计，其中所述多个Mach-Zehnder干涉计可以以并行配置放置。所述Mach-Zehnder干涉计，其中所述多个Mach-Zehnder干涉计可以以串行配置放置。所述Mach-Zehnder干涉计，其中可形成沿着第一臂放置的第一电光调制器使得硅栅区域位于第一臂光波导的外部并且硅体区域位于所述第一臂光波导的内部；并且形成沿着第二臂放置的第二电光调制器使得硅体区域位于第二臂光波导的外部并且硅栅区域位于所述第二臂光波导的内部。

附图说明

现在参阅附图，其中相同的数字代表几个图中相同的部件：

图1示例说明了典型的现有技术硅基电光相位调制器；

图2-5以基本形式示例说明了可以用于形成根据本发明的电光调制器的各种重叠几何形状。

图6包含本发明的电光调制器的简图，使用图2中示例说明的几何形状，图6的视图特别地示例说明了结构内部光电场的位置；

图7(a)-(d)示例说明了图2-5的几何形状分别对应的光模/自由载流子重叠区域；

图8示例说明了根据本发明的电光调制器的第一实施例，图8中的实施例使用了图2所示的SISCAP几何形状；

图9(a)-(e)是可以在本发明的电光调制器的“栅”和“体”部分使用的多个不同掺杂变化；

图10包含归一化的曲线图，说明了图8的电光调制器中垂直光电场和栅电介质位置的自由载流子浓度的重叠，图10(a)-(c)分别说明了积累，耗尽和反型时的重叠；

图11包含归一化的曲线图，说明了图8的电光调制器中横向光电场和栅电介质位置的自由载流子浓度的重叠，图11(a)-(c)分别说明了积累，耗尽和反型时的重叠；

图12包含归一化的曲线图，说明了图8的电光调制器中横向光电场和体区域自由载流子浓度的重叠，图12(a)-(c)分别说明了积累，耗尽和反型时的重叠；

图13示例说明了根据本发明的电光调制器的第二实施例，图13中的实施例使用了图3所示的SISCAP几何形状；

图14示例说明了图13的第二实施例的变化，其中图1 4所示的变化使用了注入掺杂控制的单个多晶硅栅层来形成相对较薄的p型和n型载流子约束区域；

图15示例说明了图13的第二实施例的另一个变化，其中图15示例说明的变化使用了图14中所示的相对较薄的p型约束区域，同时在栅区使用两层多晶硅结构，其中第一层是一个相对较薄的n掺杂层来形成另一个薄约束区域；

图16示例说明了根据本发明的电光调制器的第三实施例，图16中的实施例使用了图4所示的SISCAP几何形状；

图17和18示例说明了根据本发明形成的电光调制器的第四实施例的可供选择的配置，图17和18的实施例使用了图5所示的SISCAP几何形状；

图19和20包含的曲线图示例说明了本发明的电光调制器的开关能力，图19与积累情况相关，图20与耗尽情况相关；

图21以简化的形式示例说明了Mach-Zehnder干涉计的俯视图，其可以通过使用一对根据本发明形成的硅基电光调制器；

图22(a)和(b)分别示例说明了图21的干涉计的积累臂和耗尽臂的光学“0”和“1”的曲线图；

图23是一个曲线图，示例说明了本发明的电光调制器10Gb/s的性能，示例说明了电子和空穴的浓度差；

图24是一个曲线图，示例说明了载流子迁移率对于本发明的电光调制器工作在数据率为10Gb/s时的性能影响；

图25是一个曲线图，示例说明了输入阻抗对于本发明的电光调制器工作在数据率为1Gb/s时的性能影响；

图26是一个曲线图，示例说明了栅电介质厚度对于本发明的电光调制器工作在数据率为1Gb/s时的性能影响；

图27是根据本发明形成的SISCAP电光调制器典型版图配置的俯视图；

图28是与图27的版图相关的最终器件结构沿着图27中的直线28-28的剖面侧视图；

图29是可供选择的版图设计的简化俯视图，使用锥形多晶硅层来提高光耦合效率；

图30是本发明的SISCAP电光调制器中另一个有用的锥形多晶硅配置的简化俯视图；

图31和32分别包含本发明的SISCAP调制器可供选择的使用小片几何形状的版图的俯视图和侧视图；

图33和34分别包含本发明的SISCAP调制器使用“宽栅”几何形状的另一种版图的俯视图和侧视图，这在不考虑光信号的横向约束的情况下有用；

图35示例说明了根据本发明形成的电光调制器的典型并行阵列；以及

图36示例说明了根据本发明形成的电光调制器的典型串行阵列。

具体实施方式

在描述本发明的硅基电光器件特定典型结构之前，下列讨论将列出本发明工作时所基于的硅中的调制机制。需要理解尽管示例说明的各种实施例与调制器结构相关，本发明基于SISCAP的几何形状可以与任何利用下面所述的电光效应(载流子移动)的硅基器件一起使用。

如同上面所提到的，由于纯电光效应在硅中不存在，或者非常微弱，只有自由载流子频散和热光效应提供了调制的潜在机制。对于当前感兴趣的速度(Gb/s及以上)，只有自由载流子频散是有效的，而本发明的配置基于的自由载流子频散由经典Drude模型的下列相关关系按照一阶近似描述：

Δn = - \frac{e^{2} λ^{2}}{8 π^{2} c^{2} ϵ_{0} n} (\frac{{ΔN}_{e}}{m_{e}} + \frac{Δ N_{h}}{m_{h}})

Δk = - \frac{e^{3} λ^{3}}{16 π^{3} c^{3} ϵ_{0} n} (\frac{Δ N_{e}}{{m_{e}}^{2} μ_{e}} + \frac{Δ N_{h}}{{m_{h}}^{2} μ_{h}})

其中Δn和Δk分别定义了实部折射率和虚部折射率的变化，e为电子电荷，λ为光波长，ε₀为真空介电常数，n为本征硅的折射率，m为有效质量，μ为自由载流子迁移率，ΔN为自由载流子浓度变化。下标e和h分别表示电子和空穴的贡献。已经进行了硅中电光效应的实验评估，发现折射率作为自由电子和空穴浓度的函数而变化，对于大部分光通信系统中感兴趣的波长(1330和1550nm)，很好符合Drude模型。出于理解诸如电光调制器之类器件的工作的目的，这些折射率变化的数值然后以自由载流子引起的相位移动(Δφ)和吸收系数的(Δα)变化的形式来分析，定义如下：

Δφ = (\frac{2 πΔnL}{λ})

Δα = (\frac{4 πΔk}{λ})

其中L是沿着电光调制器的光传播方向的有效长度。为了当前讨论的目的，相位移动是较大的效应，而下文讨论的电光调制器可以基本上特征定义为相位调制器。

下面结合附图一起进行描述，根据本发明的硅-绝缘体-硅电容结构(SISCAP)使用了绝缘体上的硅(SOI)材料和工艺来实现基于自由载流子的电光相位调制器件。实际上，发明的器件是使用与目前使用的各种SOICMOS工艺中层厚度相兼容的SISCAP设计而创造的。对比现有技术中已经实现的相对较大器件，例如图1的现有技术PIN结构，通过使用独特的SISCAP结构，减小了发明的调制器的器件尺寸，这将导致光波导内光电场和被调制的载流子浓度之间重叠的增加。实际上，通过使用发明的SISCAP波导设计，通过使用波导核心和覆层之间的内部有效指数从而减小与器件电极相关的损失，器件的光插入损失减小了。此外，下面将会描述SISCAP配置，通过使用允许RC时间常数相对所需要的数据率(例如，1Gb/s及以上，接近至少10Gb/s)保持一致的小的器件几何形状，能够在硅中进行非常高速的调制。

现在参考附图，图2-5以基本形式示例说明了可以用于形成根据本发明的电光调制器的一系列典型SISCAP几何形状。需要理解这些各种各样的几何形状目的仅仅是示例说明本发明各种特征的范例。认为最通常形式的任何SISCAP形式的器件结构，包括在相对较薄的电介质两侧放置互补掺杂硅区域，该互补掺杂硅区域用于提供自由载流子(电子和空穴)进入和离开每个区域的同时移动，是在本发明的范围之内。此外，下面将会详细讨论基于每个几何形状的特定电光器件的细节，其中仅仅是为了使读者熟悉本发明的意图而使用这些示例说明。进一步的，示例说明区域的拐角中的多个为“圆形的”，其中该圆形可以用于减小与边缘效应相关的光损失。该圆形可以通过使用我们于2003年3月28日提出同时处于审查状态的临时申请No.60/458,501中揭示的CMOS拐角圆化技术来实现。

图2示例说明了本发明的第一典型结构，其包括单晶硅区域10，如同下面所描述的，由SOI结构相对较薄的(亚微米)光波导硅表面层形成。使用适当掺杂(在该例子中为p型)在层10中形成调制器件的第一(体)区域。体区域10可以包括诸如部分耗尽或者全部耗尽的结构，应变硅，Si_xGe_1-x(0＜x＜1)，基本单晶的硅，单晶硅或者这些形式的硅中一个或者多个的任何多层组合。根据本发明，相反掺杂的(该例子中n型)相对较薄的(例如亚微米)硅区域12放置为与单晶硅区域10的一部分重合，认为该区域是“有源”器件区并由图2-5中的引用数字16定义。硅区域12可以包含任何合适的硅形态，例如：多晶硅，非晶硅，应变层硅，晶粒尺寸增大的硅，晶粒边界钝化的硅，晶粒对准的硅，Si_xGe_1-x(0＜x＜1)，基本单晶的硅，单晶硅，或者上述任何组合。在某些情况下，从器件性能的角度来说优选多晶硅，这是因为它与非晶硅相比表现出较高的电子/空穴迁移率和较低的光损失。另一方面，从工艺的角度优选非晶硅，这是因为它与多晶硅淀积相比会得到较为均匀和平整的表面。硅注入到非晶硅中并接着进行退火可以增大非晶薄膜的晶粒尺寸。晶粒尺寸的进一步增加可以通过使用种子催化剂来达到，这可以使得晶粒尺寸接近单晶硅的结构。实际上，存在几种种子技术，包括横向外延生长(ELO)和金属诱发横向结晶(MILC)。ELO实际上得到单晶结构，具有形成在每个单晶层之间具备栅氧化层的多个单晶硅层的能力。ELO技术在大约970℃的温度进行，这对于某些应用来说可能过高。MILC技术可以用来形成宽度和长度的数量级都几十微米尺度的多晶硅晶粒。MILC使用由覆盖在非晶硅层上的电介质层形成的开端来开始或“催化”工艺流程。然后把诸如镍之类的金属淀积在种子窗口上并且通过后面在氮气环境中温度大约560℃的20个小时退火进行横向结晶。MILC工艺的结晶速率大约为4.3μm/小时。如果需要的话在去除镍种子区域之后可以进行额外的退火来进一步增大晶粒尺寸。基本上认为使用多晶硅相对非晶硅或任何其他上面提到的硅形态是为了本发明的目的可以考虑进行选择的一个设计选择。为方便起见，下面的讨论可能有时以“多晶硅栅”来提及栅区域，需要理解这仅是示例性的而不应该被认为是限制本发明的范围。

回到参考图2，放置电介质区域14来包围区域10和12，在硅区域10和12之间的有源器件区域16中形成“栅”电介质18。周围的电介质区域14，如下所论述，起着相比有源区域表现出较低有效折射率的波导覆层区域的作用，周围电介质区域14这样放置使得折射率远离有源区域而减小以提供电光器件内部基本的垂直和横向光信号约束。相对较薄的栅电介质18包含放置在本发明电容结构的体和栅“极板”之间的电介质材料。因此为了高速的性能，电介质18应该包含允许结构相对快速地充/放电的材料。可以使用例如氧化铪，氧氮化物，氧化铋，氮化硅，氧化硅之类的材料，或者这些材料的组合。为了清楚的目的，在图2的示例说明中只是用阴影表示了栅电介质18(图3-5中也是如此)。

如下面将要讨论的，可以认为间隙部分18是用来促进有源区域16内自由载流子根据发明的SISCAP结构的调制特性进入和离开p掺杂的体10和n掺杂的栅12的运动的“栅电介质”区域。重要的是，CMOS技术工艺公知的部件允许同时很好地控制有源区域16的宽度(定义为W_active)和栅电介质区域18的厚度(定义为t_OX)，从而提供与本发明的调制器相关的高速开关功能(例如，超过1Gb/s的开关速度)。在下文讨论中的不同之处，区域18可以参考作为“栅电介质”或者“栅氧化层”，需要理解“氧化层”仅仅是本发明的调制器器件中可以使用的电介质的范例形式，而本发明的调制器器件中可供选择的栅电介质材料在现有技术中是已知的而且是被使用的，例如和纳米尺度的CMOS工艺。

图3示例说明了根据本发明可以使用的第二SISCAP几何形状。在该例子中，形成的n掺杂硅区域20(硅区域20包含上面讨论的任何一种或多种硅形态)与p掺杂单晶硅层10在同一平面上，放置区域20的台阶延伸区域来覆盖层10的末端部分，从而形成如上的有源区域16。因此在优选的制造工艺中，SOI硅片上部的硅层可以掩膜图案成形并随后掺杂来同时形成区域10和区域20。图3的SISCAP几何形状还包括放置于层10和20的接触部分之间的“栅氧化层”。图4示例说明了根据本发明可以使用的另一个SISCAP几何形状，其中可以使用附加的电介质层来增加附加的栅接触和体接触而不损害波导性能。在该例子中在单晶硅层10上面形成包括末端区域向下延伸形成有源区域16的n掺杂的硅区域22。栅氧化层18再一次被示例说明为包含在位于层10和区域22的接触部分之间的有源区域16之内。图5的配置认为是对图4的SISCAP结构的变化，其中图5实施例的栅区域24的形成表现出对称的几何形状，具有可以使用到器件的栅和/或体区域的附加接触区域(如图所示)的能力。在图2-5的每一个实施例中，层10可以认为是调制器器件的“体”区域而层12，20，22，或24可以认为是调制器器件的“栅”区域。

如同上面所提到的，本发明的SISCAP几何形状的一个重要方面，同时是相对于现有技术的主要改进是能够使器件的相关光场和自由载流子移动区域之间的最佳重叠。图6包含使用图2的几何形状形成的简化调制器配置，示例说明了在器件中照亮或进行导光的时候存在的光电场幅度轮廓线，这些轮廓线参考号“OE”来表示。在图6中以杂乱图像区域来表示的光电场和自由载流子移动区域之间的重叠是明显的，而且认为其相对于例如图1的PIN结构的现有技术配置有了很大的提高。实际上，如同下面的不同附图中示例说明的那样，光电场和自由载流子移动区域之间的重叠在本发明的每个实施例中都是充分的。

图7(a)-(d)的类似曲线图的图样示例说明了每个上面所讨论的范例SISCAP几何形状的光模/自由载流子重叠区域，其中图7(a)对应图2中的结构，图7(b)对应图3中的结构，图7(c)对应图4中的结构，图7(d)对应图5中的结构。如同所示，不管特定SISCAP调制器设计的几何形状如何，每个结构展现出相同的约束区域。实际上，对于每个器件，n_H2＞n_H1，n_H2＞n_H3，n_V2＞n_V1，并且n_V2＞n_V3，这样同时提供了横向和垂直的光约束。从而，本发明的SISCAP几何形状导致了约束边界保持一致。本发明的SISCAP结构另一个优点，如同上面所提到并且会在下面讨论的那样，是SISCAP结构不会消耗任何直流功率(即器件会维持逻辑“0”或逻辑“1”，而只在转变的过程中吸收功率)。现有技术的PIN结配置(例如图1)在它的静止状态连续的吸收功率——在光通信系统中试图保持低功耗的时候会出现问题。连续的功率吸收也会增加器件温度，这抑制了所需要的自由载流子效应。

根据对本发明各种方面的该基本理解，图8示例说明了根据本发明形成的电光调制器器件30的第一实施例。需要理解存在不同的工艺技术可以用来形成所示的器件。本发明指出借助于展现出固有有效指数导向的SISCAP结构来利用光电场和自由载流子区域的独特重叠。因此，发明的结构可以使用任何可接受的，产出不同器件元件，元件位置和可接受的工作所需的掺杂程度的工艺程序。在每个例子中，本发明的基础在于利用SOI晶片，其中集成了调制器元件并在相对较薄的亚微米表面硅层上面形成SISCAP结构，同时方便地利用了SOI结构的埋氧(或电介质)层来保持载流子和光约束。参考图8，调制器30的基本SOI结构包括硅衬底32，埋氧(BOX)层34，相对较薄的亚微米表面硅层10，栅电介质层18，相对较薄的多晶硅栅层12和覆盖电介质14，这些合在一起形成借助于BOX层34和电介质层14的存在并同时在x和y方向具有光约束的硅光波导。如图8所示，层36已经通过工艺处理以致于仅仅放置在沿着BOX层34的表面部分38。为了本发明的目的，需要BOX层34包含超过0.2μm的厚度，从而减少沿着传播信号通路的光损失。

看到图8的调制器30的配置反映了上面根据图2讨论的特定SISCAP几何形状。这样，图8中把引用数字10，12，14，16和18作为与上面讨论的相同器件区域关联加以示例说明。图8中所特别示例说明的是体区域10和栅区域12的相关掺杂程度。SOI结构相对较薄的亚微米硅表面层10在适当的区域进行适当的掺杂来满足形成电光调制器30的体区域的工作要求。特别是，对体区域10的末端部分40进行了相当重的掺杂(例如接近10¹⁹cm^-3，在图8中作为p+来显示)，接着进行工艺处理来包括第一调制器/体接触42。更可取地是，接触42包含通过诸如钽，钴，镍，钼，钨或钛之类的金属反应进入p+区域40形成的硅化物区域。体区域10中与在其中支持光模并且发生载流子调制的有源区域关联的部分44掺杂程度程度轻很多，在10¹⁷cm^-3的数量级。如同上面所提到的，能够使用传统的CMOS工艺技术来同时形成p+部分40和p型部分44的能力用来同时提供低电阻接触区域(即从有源区域16到并且包括硅化物接触42和包括接触电阻的串行阻抗)和注入电流相对低的(作为轻掺杂部分的效果)有效载流子移动区域。体区域10中与在其中支持光模的有源区域关联的剩余部分36与p型部分44相比掺杂程度更轻，用于减小光损失。

以相似的方式，相对较薄硅栅区域12的掺杂包含相对重掺杂的外部部分48(n+接触部分48)。与体接触42一样，栅接触50优选的形式是在n+接触部分48的适当区域形成的硅化物区域。接着对硅栅区域12的内部部分进行轻掺杂来形成n型栅部分52，其中根据本发明，n型栅区域52被放置为覆盖体区域10的轻掺杂p型体部分44并且由栅电介质18隔开(这样形成了SISCAP结构)。栅区域12中与在其中支持光模的有源区域关联的剩余部分53与n型部分52相比掺杂程度更轻以减小光损失。埋氧层34和包围的电介质层14与区域10和12相比表现出较低的折射率，在波导结构中起着提供光约束的作用。各种层的这种放置从而定义了载流子集中窗口，在图8中由虚线示例说明为调制器30的有源区域16。本发明的调制器工作的一个重要方面和它以相对较小的器件长度提供1Gb/s以及更高工作的能力，是这个载流子集中窗口和光模之间如同上面所讨论的重叠，也就是在有源区域16内示例说明为区域A的载流子调制区域。

本发明另一个重要方面是认为需要理解和控制用于形成栅结构的多晶硅的晶粒尺寸来提供最佳性能所需要的期望的载流子迁移率和掺杂浓度分布，特别是在接近10Gb/s的较高速度上。例如可以期望在杂质的注入以后对非晶硅进行重新结晶来增加晶粒尺寸并增强最后的硅层中的杂质分布。可以需要这种增强来同时得到认为是有利的迁移率和杂质浓度。需要理解用于增加晶粒尺寸和改善器件性能的特定工艺是多个不同变量的主题，包括初始非晶硅厚度、元素“硅”的增强注入、退火条件等。此外，可以用晶体种子催化剂技术形成硅栅层以接近单晶结构。这些参数对本领域普通技术人员是很好理解的，并可以进行修改来达到根据本发明的所需高速性能。

需要进一步理解上面讨论的掺杂建议仅仅是范例性的，而且存在可以用于本发明的SISCAP电光调制器结构的很多变化。实际上图9示例说明了多个这种变化。具体地说，图9(a)和(b)示例说明了如下面所详细讨论的用于体区域和栅区域的相反掺杂结构(例如图9(a)中的轻型p掺杂体区域和图9(b)中轻型n掺杂体区域)。如图9(c)所示例说明的可供选择的实施例也可以提供根据本发明的调制功能，本发明在该例子中具有n掺杂的硅表面层/体区域和p掺杂的栅区域。如同在图9(d)和(e)中所示例说明的那样，只要保持所示的杂质浓度差异，就可以把n型和p型杂质一起注入到体区域10和栅区域12两者之内。在这些具体实施例中，可以用与图9(a)-(c)的实施例所需电压相比较低的电压来产生反型层，要求沟道较小时间成为反型，这对于反型模式系统的应用中器件的使用是有利的。然而由于反型沟道会减小或限制耗尽宽度，该补偿掺杂对于需要在完全耗尽模式下工作的耗尽模式器件是不利的。无论如何，图9(a)-(e)的每个具体实施例在使用单多晶硅层或多层多晶硅的配置下都可以使用。

图10，11和12以归一化参数的形式示例说明了图8所示的本发明特定实施例所需的调制器特性所得到的重叠。重要的是峰值自由载流子浓度与峰值(或接近峰值)光电场的重叠减小了在器件内达到全π(180°)相位移动所需的工作长度(沿着光传播方向)，其中在本发明的一些具体实施例中，该减小得到低于2mm的工作长度。提供这种重叠的能力代表了艺术级的硅电光调制器领域中重大的进步。特别地，图10中的一系列曲线示例说明了在图10(a)-(c)中作为曲线OE显示的垂直光电场和在三种工作模式下的自由载流子浓度之间的重叠。图10(a)与“积累”工作模式(把相对n型的正电压加到p型上)相关，其中的自由空穴浓度(以曲线H标注)显示出在栅电介质边缘的最高位置并随着p型部分44(在曲线图的上部用箭头标注)的延伸而降低。同样地，在积累模式下自由电子浓度(以曲线E标注)在栅电介质18边缘最高位置并随着n型部分52的延伸而降低。图10(b)与“耗尽”工作模式(把相对n型的负电压加到p型上)相关，所得到的自由载流子浓度变化如图所示。在图10(c)中示例说明了反型的情况(把相对n型的与耗尽模式相比更大的负电压加到p型上)，显示了自由空穴浓度沿着n型部分52直到接近电介质18的边缘为止都不存在，在该位置形成了空穴反型层来阻止n型区域52中电子进一步耗尽。在p型部分44可以观察到自由电子浓度的相似行为。

图11(a)，(b)和(c)示例说明了在n型部分52看到的“垂直”电光场(OE)和自由空穴浓度(H)和自由电子浓度(E)的重叠。与上面相同，曲线图(a)是对于积累模式，曲线图(b)是对于耗尽模式，曲线图(c)是对于反型模式。每个曲线图的中央定义为W_active区域(区域16)在垂直方向的中间位置。区域16中的载流子浓度差别是显著的，其中清楚地显示了积累和耗尽之间载流子类型的变化。图12(a)，(b)和(c)包含相似的沿着p型部分44的一段横向测量的系列重叠曲线图。

需要理解所有上述掺杂浓度差别和积累，耗尽或反型模式的性能差别可以等价的运用到任何可以用来形成根据本发明的电光调制器的特定SISCAP几何形状，这对于本领于普通技术人员来说是明显的。

图13示例说明了根据本发明形成的电光调制器的第二实施例。图13所示的电光调制器60使用了上面所讨论的与图3相关的栅区域几何形状。特别地，调制器60包含相对较薄的n型栅区域20和相对较薄的p型体区域10，其中p形体区域10是通过注入诸如硼之类的杂质形成区域36，40和44而形成的。区域42最好为诸如钽，钴，镍，钼，钨或钛之类金属的硅化物。在适当的刻蚀区域10之后形成栅电介质18接着区域20放置为一层或多层并使用诸如磷，砷或锑之类的杂质注入形成部分48，52和53。与接触42一样，接触50也最好由硅化物形成。与图8中的调制器30相似，图13的调制器60包括相对各自对应的p型部分44和n型部分52来说较轻掺杂(或者甚至不掺杂)的部分36和53，其中已经发现这些较低掺杂区域的使用会减小光损失。BOX层34和电介质层14和以前一样提供SISCAP结构约束导光所需的光边界。图13中还显示了针对该结构的光模以及有源区域载流子调制区域。

图14和15示例说明了图13的调制器60的特定SISCAP几何形状的变化，其中这些变化用于控制杂质浓度分布的位置和垂直约束来把与杂质特征相关的光损失降到最低以得到改善的性能。在图14的实施例中，控制SOI结构的单晶硅表面层36的掺杂来形成相对较薄的p掺杂载流子约束部分44’(与上面的部分44相比)。可以使用公知的以杂质注入能量，剂量，覆盖层厚度，温度等形式的工艺技术来形成用于p型约束区部分44’的这样的薄层。P+部分40和以前一样进行了重掺杂来提供到硅化物42的低阻抗接触。在图14的实施例中，栅区域20包含具有重掺杂接触部分48和轻掺杂n型部分52的单层多晶硅。图15示例说明了对图14的实施例的一个变化，其中使用两步多晶硅工艺来形成n型栅区域52。如所示，放置并掺杂相对较薄的第一多晶硅52-1。然后形成较低掺杂的(或梯度掺杂的)通常较厚的第二多晶硅层52-2来覆盖n掺杂多晶硅层52-1。两步多晶硅工艺能够使多晶硅层内更好的掺杂约束，提高了接近栅电介质界面的杂质浓度，并减小了穿透栅电介质从而掺杂体区域的n型杂质的数量。该两步工艺在峰值光电场附近放置了较高掺杂浓度并减小了位于载流子调制区域之外的杂质数量。这接着增加了调制幅度并减小了光损失。增加的调制幅度可以用于降低驱动电压，或器件光通路长度，或两者。减小通过栅电介质的杂质穿透消除了寄生PN结的形成并减少了在耗尽模式器件中可以形成反型层的可用电子源。

图16示例说明了使用图4的SISCAP结构形成的，包括栅区域22的本发明的典型电光调制器70。本特定实施例的相关光模如图所示，其中同时示例说明了载流子调制区域。图17中示例说明了该配置的一个变化，其使用了图5中的SISCAP结构，具体地说，对称栅区域24。栅结构24的使用将光模也改变成对称，与图13中的实施例所示例说明的相似。参考图17，对称栅区域24的使用允许对一对栅电接触50-1和50-2进行使用并放置在栅区域24的两端。用相似的方式可以形成一对体电接触42-1和42-2。如同上面所详细讨论并在图9中概括的那样，本发明的SISCAP结构对于栅和体需要互补的硅区域。在图17中所示的特定实施例中使用了n型体区域44-N和p型栅区域52-P。图18示例说明了图17的结构的一个变化，其中除了相邻的到p+重掺杂部分48-P的相邻接触之外，栅接触50-1和50-2由电介质14包围。如前面所讨论的所有实施例，有源器件区域16，其中在该区域内载流子调制与光模式重叠，P型部分52-P和n型体部分44-N都使更轻地被掺杂。总之，如这些实施例的每个所见，光模式与载流子调制区域的重叠是显著的，并且其结果实现了使用本发明发明的SISCAP指导配置的能力。

图19和20示例说明了本发明的典型SISCAP电光调制器结构的瞬态终端特性，其中图19与积累情况相关而图20与耗尽情况相关。参考图19，加到体区域10上的电压(例如通过硅化物接触42)在接近1.7V处保持恒定。在该特定例子中，对位于0.3V和0.7V之间的栅电压以1Gb/s的频率进行调制，提供了作为自由载流子移动来对SISCAP器件进行充放电的结果的所示栅电流I。栅电流中的脉冲瞬态电流在-10mA和+10mA之间交替变化(随着栅电压的转变)。需要理解等价的体转变电流同时存在，但是为了简化的目的没有包含在这些曲线图中。此外，如果需要和或期望，栅电压可以跨越整个可用电源范围并认为其在特定的CMOS工艺约束下保持一致。实际上，基于典型结构的设计细节可以应用并实现其他应用电压和对应的电流，其中认为上面给出的数值仅仅是为了讨论的目的的例子。如上所述，本发明的SISCAP配置需要的基本为零的直流功率和低驱动电压并且基本不需要功率来保持给定的光态(这通过每个脉冲电流瞬变之后的衰减来看是明显的)。图20的耗尽情况是相似的，但是在栅接触上需要较大的电压摆幅(0.7到1.3V)，同时脉冲电流瞬变在+25mA和-25mA之间交替变化。实际上，很清楚耗尽下的稳定时间明显很小，说明在耗尽模式下甚至更高速的工作。这是与栅电介质电容串联的SISCAP耗尽电容的效果，从而减小了整体设计电容。进一步，如图19和20所示，体电压是固定值。然而，需要理解的是该电压也可以是随时间变化的应用电压。

本发明的SISCAP结构的一个重要优点是它在基于SOI的设计中提供高效电光调制器的能力，因此，产生了很多不同的系统应用。例如在图21中以简化形式显示的Mach-Zehnder干涉计，其可以通过使用公知的工艺技术在SOI结构的表面硅层内形成包括输入光信号分光器81和输出光信号分光器83的所需波导结构80来形成。可供选择的是，MZI结构可以通过使用栅区域，栅电介质和体区域的结合体来形成，如果使用单晶硅(或基本单晶的硅)栅材料的情况下，在该结合体中支持光波导。参考图21，根据本发明形成的典型MZI使用沿着干涉计的第一臂84(标注为耗尽臂)放置的第一调制器82和沿着干涉计的第二臂88(标注为积累臂)放置的第二调制器86。这对调制器82和86的有效设计布局在各自波导臂的“内部”侧上形成体接触和栅接触10-A(用于积累)和12-D(用于耗尽)，并在各自波导臂的外部侧上形成栅接触和体接触12-A和10-D。以这种方式，于是第一调制器82会在耗尽模式起作用(服从上面与图20联系讨论的自由载流子移动终端特性)而第二调制器86会在积累模式起作用(类似地服从上面与图19联系讨论的自由载流子移动终端特性)。这样，这对器件的形成可以构成能够高速工作的Mach-Zehnder干涉计。

尽管图21中仅示例说明了单个Mach-Zehnder干涉计，需要理解本发明基于CMOS的SISCAP电光调制器构造是可以在晶圆中的单个芯片上同时形成的多个这种干涉计，其中这种干涉计的阵列可以串行，并行或者以其他期望的配置连接。此外，本发明的MZI可以使用积累，耗尽和反型模式器件的任何组合，并且可以形成为对称器件(相等臂长)或者不对称器件(不相等臂长)。实际上，可以用每个臂的调制器中的不同掺杂浓度，或者输入信号不相等的分光率来提供对称工作的不对称构造和增加的消光系数(即调制深度)。进一步，MZI的每个臂可以包含超过一个的串形连接的独立调制器(例如非对称器件可以在一个臂中使用一对调制器而在另一个臂中使用单个调制器)。在多调制器配置的一个这种实施例中，可以把不同的电驱动信号加到这些器件中的独立器件上。也可以通过使用入信号不相等的分光率和每个臂中不相等的杂质浓度来提供非对称配置。所有这些配置可以单独或者组合使用，都被视为处于本发明的精神和范围之内。

图22示例说明了图21中的Mach-Zahnder干涉计一组典型光开关特性，其中图22(a)中的特性示例说明了积累臂88的“光学0”和“光学1”特性而图22(b)中的特性示例说明了耗尽臂84的“光学0”和“光学1”特性。尽管没有显示，而如同下面将会讨论的那样，加到两个臂中任何一个的电接触上以得到这些开关特性的AC交流电压和DC直流电压可以不需要相等。在每个例子中，显示了沿着硅体10，栅电介质18和栅区域12测量的施主(d)，受主(a)，电子(e)和空穴(h)浓度。

图23是应用到图21的结构上的10Gb/s的电驱动信号的MZI差分电子和空穴自由载流子浓度的调制曲线图。通过从积累臂(“A”浓度)中减去耗尽臂(“D”浓度)来计算在图中标注为A-D的MZI差分的载流子浓度。参考图23，标号“E”代表电子，而“H”代表空穴。显示的百分比代表栅中相对于单晶硅体数值的电子迁移率。所研究的特定MZI器件具有n型栅和p型体。当然，也可以使用其它配置，其中多晶硅中的空穴迁移率是主要顾虑的。如同所示，峰值空穴自由载流子浓度低于峰值电子自由载流子浓度。因此，可以通过增加接近硅体/栅电介质界面(对于p型体)的p型掺杂浓度来增加空穴浓度。如果n型掺杂保持常数，p型杂质的该增加可以相对于电子浓度提高空穴浓度。以这种方式改变p型掺杂，可以使空穴浓度等于或者大于电子自由载流子浓度。相似地，p型杂质浓度可以保持常数同时降低接近多晶硅栅/栅电介质界面的n型掺杂。这将相对于峰值空穴浓度降低脉冲峰值自由电子浓度。通过改变注入能量，或剂量，或两者可以实现掺杂浓度的调整。由于对于每种载流子类型的光相位移动或者衰减是不同的，调整电子空穴自由载流子相对浓度的能力是重要的。从而可以通过适当地调整电子和空穴相对浓度来优化光脉冲性能。

此外，如同上面所讨论的，可能需要处理栅硅层的物理性质来提供接近10Gb/s的速度所需要的自由载流子迁移率。图24包含示例说明栅区域载流子迁移率对于10Gb/s的器件性能的影响的曲线图。这些曲线是对于范围在19％到100％的迁移率百分比(如上所定义)来计算的。很清楚器件性能随着栅硅迁移率的增加而增加。因此，可以使用诸如栅多晶硅层的再结晶的技术增强多晶硅的晶粒尺寸并改善载流子的迁移率。另外，可以使用晶体种子催化剂工艺技术形成硅栅区域来将载流子迁移率增加到接近单晶的数值。如同上面所提到的，也可以在非晶硅层中注入硅，接着进行退火，用来增强晶粒形成，从而改善自由载流子迁移率。可以使用钝化晶粒边界的工艺，例如氢退火来改善由于留下的晶例边界引起的光损失。通常认为提供高速工作的能力将需要与上面所讨论的杂质限制技术一致的对栅硅的仔细控制。

另一个涉及本发明的SISCAP电光调制器高速性能的考虑是从调制器“看到”的驱动输出阻抗。图25的曲线图示例说明了输入阻抗对于1Gb/s工作的影响(每条曲线以相似的载流子迁移率数值62％生成)。这三条曲线与输入阻抗值0.1，25和50Ω相关，其中第一阻抗数值与当输入信号驱动器集成到调制器的相同平台上的时候调制器将看到的“芯片内”数值相关。后面的两个数值与用于提供到调制器的输入电驱动信号的“芯片外”信号源的使用相关。对于50Ω源输出给定峰值数值的降低和增加的上升/下降时间，很清楚需要考虑上面所讨论的SISCAP调制器的各种其他特性(串联电阻，杂质浓度，迁移率，接触布局，W_active宽度等)来克服该降低。实际上，本发明的配置的一个优点是可以使用CMOS电路技术来克服这些高速工作的各种限制。例如由于去除了调制器和驱动器之间的微波传输线，可以使用具有很低输出阻抗的芯片内驱动器来去除在25Ω或50Ω输出阻抗的工作。这样可以使用芯片内驱动器来把驱动阻抗从25Ω或50Ω变换到低得多的数值，例如小于10Ω。

图26包含的曲线图示例说明了栅电介质厚度(在多个图中以“t_ox”引用)对于根据本发明的电光调制器性能的影响。再次地，测量的特性是典型MZI的“积累”臂和“耗尽”臂之间的载流子浓度差别，在测量中假定输入阻抗为25Ω以及迁移率因子为100％。图26中显示的曲线是对于三种不同的栅电介质厚度：30，80，和200来计算的。为了本发明的目的，由于在整篇文章中使用了该术语，这些数值的每一个定义为“相对较薄”。如同所示，栅电介质厚度的增加的结果是载流子浓度的显著减小，但同时减小了光状态“0”和“1”之间的转变时间。与上面讨论的各种其他修改一致，可以修改在给定条件下使用的栅电介质厚度(以及下面讨论的用来形成栅电介质的材料)来满足特定的系统需求和CMOS工艺技术兼容性。

可以采用形成本发明的SISCAP电光调制器所需要的各种器件区域布局，其中显示了认为是有效的并得到期望的高速度工作的一组典型布局。图27的俯视图示例说明了典型结构的区域的不同掩膜版图层相互关系，其中图28显示了沿着图27的直线28-28获取的最终结构的侧视图。使用一系列金属接触90(其可以包含一个或多个独立金属接点)来提供p型体硅化物接触42和第一金属层92(图28中所示)之间的连接。然后可以使用多个通孔94来提供该第一金属层92和覆盖金属层96的接触。如图所示，光信号λ_IN在图27视图的“底部”进入，其中该信号耦合进入有源区域16(见图28)。通过第二金属层96和第一金属层92的电调制信号的运用将导致上面所讨论的载流子在有源区域16的移动，导致λ_OUT得到相位调制以及较少程度的幅度调制。有利的是，使用公知的CMOS工艺技术来形成图27和图28中描绘的特定布局，允许例如S和W的各种尺寸。实际上，在知道相对较小的W减小SISCAP结构RC时间常数中的电容值，而期望相对较大的W来减小光损失(即较大的模尺寸)的情况下，对有源区域16的宽度(W)进行选择。很明显，在每组中不能同时满足光和电约束，而性能参数之间的折衷由特定的实施例自行决定。

已经发现使用传统CMOS工艺形成本发明的SISCAP电光调制器进一步的优点是能够定制不同层的拓扑和形状来增强器件性能。例如如图29和30所示，可以修改栅多晶硅层和硅体层的拓扑和形状来改善进入和离开调制器本身的光耦合。回到参考上面讨论的图27，栅多晶硅20的20-L侧示例说明为在输入光信号沿着体区域10传播最初遇到调制器结构的位置具有陡峭台阶。几何形状这样突然的改变导致光信号的大部分将被反射并，因此不被耦合进入调制器的结构。可以通过锥形栅多晶硅层克服该问题，例如图29所示的多晶硅层21，其中已经改良了栅多晶硅的拓扑和形状来包括输入锥形23和输出锥形25(这些锥形可以或者是一维的或者是二维的)。

通过在光波导上面逐渐地引入多晶硅层的存在，光转变区域内的折射率变化(显示为OTR)也会逐渐增加，直到多晶硅层的尺寸等于有源区域16的宽度。由进入光信号看到的有效折射率变化的仔细控制将显著的减少在调制器的输入处被反射的光信号的部分。通过逐渐减少光输出信号看到的折射率变化，相似的渐减输出锥形将会在光信号离开器件时减少光信号反射回到有源区域的数量。使用下面的斜硅锥形27来提供输入光信号和有源区域内的代表性波导区域之间的光模式匹配。如图所示，锥形硅层27包括向内锥形的输入部分29从而进入的光信号将随着它接近调制器逐步减少模尺寸，直到模尺寸与调制器的有源区域(即区域16)一致。以相似的方式，输出硅锥形31功能是在调制器输出增加模尺寸从而提供进入输出光波导(没有显示)的提高的输出耦合效率。OTR基本上没有掺杂而这样不会严重的影响器件速度。

尽管在图29中示例说明为同时包括输入锥形和输出锥形，需要理解栅结构和体结构都可以包括仅仅包括一个这样的锥形而且实际上可能存在只(例如)需要一个输入锥形的应用。此外可能存在只有栅区域是锥形或者硅区域是锥形的应用。

图30示例说明该锥形配置的变化，其中形成典型栅多晶硅层33来提供光信号的受控引入，消除了多晶硅层布局中的任何“拐角”，其中已知这些拐角会引起进入系统的反射。相似地形成下面的硅层35来把拐角的存在最小化，其中在图30所示的配置中，图案形成硅层35在覆盖的多晶硅层33的相反方向形成角度。因此，作为附加的优点，该特定布局配置降低了对于分别由层35和33，SOI和多晶硅组成的有源区域16(定义为W_active)的单层最小线宽度的规则的约束。这一例子中的有源区域定义为硅层35最里面的边缘37和多晶硅层33的最外面的边缘39之间的距离。实际上，使用图30的设计，使用在1.0μm数量级的设计规则可以形成宽度W_active为0.35μm的有源区。此外，光模式匹配发生在图30的特定布局中，甚至没有下面的锥形硅层35。实际上光模式将在拐角41和43开始被调整尺寸，如图所示，光信号模式的一侧受到硅层35“上部”侧的限制(拐角41)而另一侧受到多晶硅层“下部”层33(拐角43)的限制。

图31和32分别示例说明了可供选择的(低速)布局配置的俯视图和剖面图。在该例子中，已经图案形成栅多晶硅层以表现出所示的“横杆”结构，包括一对用来提供栅12的硅化物50和电调制输入信号之间电连接的一对多晶硅小片接触120和122。图32(a)的截面C-C示例说明了该“栅”接触，特别显示了栅硅化物50和多晶硅小片接触120之间的特定接触。通过如俯视图(图31)和截面B-B的视图(图32(b))显示的多个独立的金属接触124提供到体硅化物42的接触。图33和34示例说明了可供选择的“宽栅”结构，其中该布局可以在光束直径小于有源区16宽度W的配置中使用，而且在水平方向不需要波导。在该例子中，图案形成了所示的栅多晶硅层来提供到栅硅化物50的多个接触126，以及到体硅化物42的多个独立接触128。

实际上，作为本发明进一步的应用，需要理解相对简单的CMOS工艺技术和用于形成发明的SISCAP电光器件结构的版图的使用允许在晶圆的单个芯片上同时制造这种器件的各种组合，由于每个器件受到以淀积，杂质扩散特性等形式的相同工艺条件的影响，从而提供形成性能上几乎没有或没有差异阵列或其他配置。图3 5示例说明了可以通过使用多个本发明的SISCAP电光调制器形成的典型并行调制器阵列配置140，在该例子中，使用了图31的小片布局。并行阵列140包括一组独立调制器142-1，142-2，......，142-N，其中每个调制器可以接收图35中工作在不同波长(显示为λ_IN1，λ_IN2，......，λ_INn)的独立光信号。可供选择的是每个调制器可以使用不同的电调制信号输入而工作在相同波长，而作为这两个配置一起的变化，也可以使用选择的一组波长(小于n个)，每组使用不同的电信号。此外可以提供相同的电信号到所有的调制器，其中每一个工作在不同的波长。图36显示了可供选择的串行阵列配置150，其中从调制器152-1的光信号输出接着应用到调制器152-2的输入上并继续，从调制器152-(N-1)的输出作为到调制器152-N的输入来应用。认为可以这样紧密地控制这种阵列的制造条件的能力是本发明的SISCAP电光器件的一个重大优点。

Claims

1.硅基电光器件，包括：

掺杂表现出第一导电性类型的相对较薄的硅体区域；

掺杂表现出第二导电性类型的相对较薄的硅栅区域，硅栅区域放置为至少部分在硅体区域上来定义所述硅体区域和栅区域之间的接触区域；

放置在所述硅体区域和栅区域之间的接触区域的相对较薄的电介质层，所述硅体区域和栅区域与插入的相对较薄的电介质层的结合定义了电光器件的有源区域；

耦合到所述硅栅区域的第一电接触；以及

耦合到所述硅体区域的第二电接触，其中基于加到第一和第二电接触的电信号的应用，在硅体和栅区域内相对较薄的电介质层两侧的自由载流子同时积累，耗尽或者反型，从而所述光信号的光电场与所述电光器件有源区域内的自由载流子浓度调制区域重合。

2.如权利要求1所述的硅基电光器件，其中与所述硅栅区域和体区域的掺杂浓度和厚度以及电介质层的厚度结合来控制硅栅区域对于硅体区域的相对放置，从而基于加到第一和第二电接触的电信号的应用，电介质层附近自由载流子浓度调制峰值的位置与光电场峰值的位置一致。

3.如权利要求1所述的硅基电光器件，其中硅栅区域内的光电场百分比等于硅体区域内的光电场百分比。

4.如权利要求1所述的硅基电光器件，其中

相对较薄硅栅区域定义为包括与有源区域相关的第一部分和与第一电接触区域位置相关的第二部分。

5.如权利要求4所述的硅基电光器件，其中硅栅区域的第二部分包括放置在第一部分两侧的第一和第二独立区域，具有放置在第一独立区域内的第一电接触区域和放置在第二独立区域内的第三电接触区域。

6.如权利要求1所述的硅基电光器件，其中控制相对较薄硅栅区域的厚度来使电光场的峰值保持在相对较薄电介质层的位置。

7.如权利要求1所述的硅基电光器件，其中相对较薄硅栅区域包含从下面的组中选择的一种或多种硅形态：多晶硅，非晶硅，晶粒尺寸增大的多晶硅，晶粒边界钝化的多晶硅，晶粒对准的多晶硅，应变硅，基本单晶的硅，Si_xGe_1-x，和单晶硅，其中0＜x＜1。

8.如权利要求7所述的硅基电光器件，其中相对较薄硅栅区域包含从同一组中选择的一种硅形态的单个层。

9.如权利要求7所述的硅基电光器件，其中相对较薄硅栅区域包含从同一组中选择的一种或多种硅形态的多个硅层。

10.如权利要求4所述的硅基电光器件，其中第一电接触区域包含在沿着硅栅区域第二部分的不同位置放置的多个独立接触区域，在减小光损失的同时提供低串联阻抗。

11.如权利要求5所述的硅基电光器件，其中第一电接触区域和第三电接触区域中的每个包含在分别沿着硅栅区域第二部分的第一区域和第二区域的不同位置放置的多个独立接触区域，在减小光损失的同时提供低串联阻抗。

12.如权利要求1所述的硅基电光器件，其中硅栅区域在有源器件区域内表现出一个或多个圆化的拐角边缘来减小光信号损失。

13.如权利要求1所述的硅基电光器件，其中相对较薄硅体区域定义为包括与有源区域相关的第一部分和与第二电接触区域位置相关的第二部分。

14.如权利要求13所述的硅基电光器件，其中硅体区域的第二部分包括放置在第一部分两侧的第一和第二独立区域，具有放置在第一独立区域内的第二电接触区域和放置在第二独立区域内的第四电接触区域。

15.如权利要求1所述的硅基电光器件，其中控制相对较薄硅体区域的厚度来使电光场的峰值保持在相对较薄电介质层的位置。

16.如权利要求1所述的硅基电光器件，其中相对较薄硅体区域包含从下面的组中选择的一种或多种硅形态：部分耗尽的硅，完全耗尽的硅，应变硅，基本单晶的硅，Si_xGe_1-x，和单晶硅，其中0＜x＜1。

17.如权利要求13所述的硅基电光器件，其中第二电接触区域包含在沿着硅体区域第二部分的不同位置放置的多个独立接触区域，在减小光损失的同时提供低串联阻抗。

18.如权利要求14所述的硅基电光器件，其中第二电接触区域和第四电接触区域中的每个包含在分别沿着硅体区域第二部分的第一区域和第二区域的不同位置放置的多个独立接触区域，在减小光损失的同时提供低串联阻抗。

19.如权利要求1所述的硅基电光器件，其中硅体区域在有源器件区域内表现出一个或多个圆化的拐角边缘来减小光信号损失。

20.如权利要求1所述的硅基电光器件，其中硅体区域表现出p型导电性而硅栅区域表现出n型导电性。

21.如权利要求1所述的硅基电光器件，其中硅体区域表现出n型导电性而硅栅区域表现出p型导电性。

22.如权利要求1所述的硅基电光器件，其中器件进一步包括表现出与有源区相比较低的有效折射率的周围区域，这样放置周围区域从而有效折射率离开有源区而减小以在电光器件内提供垂直和横向光信号约束。

23.如权利要求1所述的硅基电光器件，其中器件包括电光相位调制器，具有加到第一和第二电接触上的电调制信号，调制器在工作中吸收的直流功耗为零。

24.如权利要求23所述的硅基电光器件，其中器件是低功耗器件，在工作中吸收的直流功耗为零并且只在光“1”和光“0”相位条件之间转换的时候吸收交流功耗。

25.如权利要求23所述的硅基电光器件，其中器件定义为低电压器件，以数值低于或等于集成CMOS晶体管技术相容电源电压的电调制信号输入电压来工作。

26.如权利要求1所述的硅基电光器件，其中器件包含多个电光相位调制器，具有作为到第一和第二接触中至少一个的输入的至少一个电调制信号。

27.如权利要求1所述的硅基电光器件，其中电光器件作为包括硅衬底，埋电介质层和相对较薄表面硅层的绝缘体上的硅配置的一部分来形成，其中所述电光器件的硅体区域在相对较薄表面硅层中形成。

28.如权利要求27所述的硅基电光器件，其中埋电介质层包含具有低于硅的折射率的材料并提供在绝缘体上的硅表面硅层中形成的相对较薄硅体区域内的光约束。

29.如权利要求1所述的硅基电光器件，其中硅栅区域包括一形状，该形状包含沿着光信号耦合进入有源区域的器件的部分输入渐增的锥形，该输入锥形用于使电光器件输入处的光信号反射最小化。

30.如权利要求1所述的硅基电光器件，其中硅栅区域包括一形状，该形状包含沿着光信号耦合离开有源区域的器件的部分输出渐减的锥形，该输出锥形用于使电光器件输出处的光信号反射最小化。

31.如权利要求1所述的硅基电光器件，其中硅体区域包括一形状，该形状包含沿着光信号耦合进入有源区域器件的部分的输入渐减的锥形，用于提供光模匹配进入电光器件。

32.如权利要求1所述的硅基电光器件，其中硅体区域包括一形状，该形状包含沿着光信号耦合离开有源区域器件的部分输出渐增的锥形，用于提供光模匹配离开电光器件。

33.Mach-Zehnder干涉计，包括

定义为包含同时光学地耦合到第一臂和第二臂上的输入波导部分的输入光波导分光器，所述第一和第二臂并行放置；以及

定义为包含光学地耦合到输入光波导分光器第一和第二臂上的输出波导部分的输出光波导组合器，其中第一臂包含第一电光相位调制器，该调制器包括：

掺杂表现出第一导电性类型的相对较薄的硅体区域；

耦合到所述硅栅区域的第一电接触；以及

耦合到所述硅体区域的第二电接触，其中基于加到第一和第二电接触的电信号的应用，在硅体和栅区域内相对较薄的电介质层两侧的自由载流子同时积累，耗尽或者反型，从而所述光信号的光电场与所述第一电光相位调制器器件有源区域内的自由载流子浓度调制区域重合。

34.如权利要求33所述Mach-Zehnder干涉计，其中干涉计进一步包括沿着第二臂放置的第二电光调制器，该第二电光调制器包括：

掺杂表现出第一导电性类型的相对较薄的硅体区域；

耦合到所述硅栅区域的第一电接触；以及

耦合到所述硅体区域的第二电接触，其中基于加到第一和第二电接触的电信号的应用，在硅体和栅区域内相对较薄的电介质层两侧的自由载流子同时积累，耗尽或者反型，从而所述光信号的光电场与所述第二电光调制器有源区域内的自由载流子浓度调制区域重合。

35.如权利要求33所述Mach-Zehnder干涉计，其中在用于形成体区域的相对较薄硅层中形成输入和输出光波导。

36.如权利要求33所述Mach-Zehnder干涉计，其中相对较薄硅栅区域包含能够支持光传播的硅形态并且在所述相对较薄硅栅层的至少一部分中形成输入和输出光波导。

37.如权利要求33所述Mach-Zehnder干涉计，其中通过硅栅区域，相对较薄栅电介质层和硅体区域由有源器件区域定义的结合来形成输入和输出光波导。

38.如权利要求34所述Mach-Zehnder干涉计，其中该Mach-Zehnder干涉计包含第一和第二臂之间的不对称结构。

39.如权利要求38所述Mach-Zehnder干涉计，其中输入光波导分光器具有到第一和第二臂的不同于50∶50的输入光信号功率比例。

40.如权利要求33所述Mach-Zehnder干涉计，其中该Mach-Zehnder干涉计包含以预定的组合放置的多个独立干涉计。

41.如权利要求40所述Mach-Zehnder干涉计，其中所述多个Mach-Zehnder干涉计以并行配置放置。

42.如权利要求40所述Mach-Zehnder干涉计，其中所述多个Mach-Zehnder干涉计以串行配置放置。

43.如权利要求34所述Mach-Zehnder干涉计，其中

形成沿着第一臂放置的第一电光调制器使得硅栅区域位于第一臂光波导的外部并且硅体区域位于所述第一臂光波导的内部；并且

形成沿着第二臂放置的第二电光调制器使得硅体区域位于第二臂光波导的外部并且硅栅区域位于所述第二臂光波导的内部。