CN100377062C - 具有两条时钟线和存储装置的存储系统 - Google Patents

具有两条时钟线和存储装置的存储系统 Download PDF

Info

Publication number
CN100377062C
CN100377062C CNB2005101064938A CN200510106493A CN100377062C CN 100377062 C CN100377062 C CN 100377062C CN B2005101064938 A CNB2005101064938 A CN B2005101064938A CN 200510106493 A CN200510106493 A CN 200510106493A CN 100377062 C CN100377062 C CN 100377062C
Authority
CN
China
Prior art keywords
clock
memory
separately
storage
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101064938A
Other languages
English (en)
Other versions
CN1755606A (zh
Inventor
H·鲁克鲍尔
C·西歇特
D·萨维纳克
P·格雷戈里乌斯
P·瓦尔纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1755606A publication Critical patent/CN1755606A/zh
Application granted granted Critical
Publication of CN100377062C publication Critical patent/CN100377062C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/02Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076Timing circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/06Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222Clock generating, synchronizing or distributing circuits within memory device

Abstract

本发明涉及一种具有两条时钟线的存储装置的存储系统。本发明的一个实施例提供了一种存储系统,包括:至少一个存储装置;控制存储装置操作的存储控制器;第一时钟线,其从存储控制器的写时钟输出延伸到该存储装置的时钟端口,以将时钟信号提供给该存储装置;以及第二时钟线,其从该存储装置的时钟端口延伸到存储控制器的读时钟输入,以将施加到存储装置时钟端口的时钟信号转发回存储控制器的读时钟输入。该存储装置可进一步包括同步电路,其适合于接收来自存储控制器的时钟信号,并提供与所转发的时钟信号同步的输出数据。

Description

具有两条时钟线和存储装置的存储系统
技术领域
本发明涉及一种存储系统,包括至少一个存储装置和适合于控制存储装置操作的存储控制器。
背景技术
在用于将数据写入DRAM器件中和用于从DRAM器件读出数据的常规DRAM存储系统中,提供了不同的时钟信号,其中在存储控制器中产生写时钟,在存储装置中产生读时钟。通常写时钟和读时钟都是彼此独立的,经由不同的时钟线供给并提供给存储装置处的不同时钟输入。
在未来的高速存储接口中,例如考虑到DDR-4(双数据速率),例如由于引入差分发送信号而引起存储装置每个通道的引脚数显著增加。在这种存储系统中,将通过至少三条线提供时钟信号,例如用于传输命令和地址信号的时钟线、与待写的数据同步的一个写时钟和与将从存储装置读出的数据同步的一个读时钟。高引脚数导致功耗增加,并造成存储系统的设计更复杂。
因此本发明的一个方面在于减小存储系统内的互连线,尤其是减小在这种存储系统中所使用的存储装置的引脚数。
发明内容
本发明涉及一种存储系统,包括至少一个存储装置和适合于控制存储装置操作的存储控制器。该操作可包括分别根据数据是否供给写入其中的存储装置和数据从存储装置中读出的写和读操作。
根据本发明的第一方面,提供了一种存储系统,其包括至少一个存储装置和适合于控制存储装置操作的存储控制器。第一时钟线从存储控制器的写时钟输出延伸到存储装置的时钟端口,以将时钟信号提供给存储装置。第二时钟线从存储装置的时钟端口延伸到存储控制器的读时钟输入,以将施加到存储装置时钟端口的时钟信号转发回存储控制器的读时钟输入。在存储装置中,包括同步电路,其适合于接收来自存储控制器的写时钟信号,并提供与被转发回存储控制器的写时钟信号同步的输出数据。
在这种存储系统中,因为没有必要使存储装置提供分别地产生且提供在存储装置分别的时钟端口上的读时钟信号,所以可以减小存储装置的引脚数。代替地,将由存储控制器提供的写时钟馈送给存储装置的时钟端口,并从那里反馈回到存储控制器的读时钟输入。由此,由存储控制器的写时钟输出提供的写时钟信号经由第一时钟线传送到存储装置的时钟端口,并经由第二时钟线从那里直接传送回存储控制器的读时钟输入。借助存储装置中的同步电路,所提供的输出数据与在存储装置的时钟端口处接收的时钟信号同步,并反馈回存储控制器。
根据本发明的一个实施例,同步电路适用于使输出数据与在时钟端口处接收的时钟信号同步,以便从与所接收的时钟信号同步的存储装置的数据输出中输出该输出数据。这在当经由存储装置和存储控制器之间延伸的数据线传递输出数据时尤其有利,其中数据线具有与第二时钟线基本相同的长度。
根据本发明的另一实施例,同步电路适用于使输出数据与时钟信号同步,以便使输出的数据与存储控制器的读时钟输入和数据输入处重定向的时钟信号同步。
存储装置可进一步包括根据所接收的时钟接收写数据的数据输入,其中数据输入包括其中可以锁存待写的数据的输入缓冲器。
此外,存储系统可包括其中包括多个存储装置的存储模块,其中,在存储系统中,每个存储装置经由各自的第一和第二时钟线独立地连接到存储控制器。
在一个实施例中,存储系统是双数据速率(DDR)的存储系统。
根据本发明的另一方面,存储装置包括输出数据的输出端口、接收时钟信号的时钟输入、和使在输出端口处将被输出的输出数据与所接收的时钟信号同步的同步电路。与常规的存储装置相比,这种存储装置仅使用单个时钟端口来接收用于接收写数据的时钟信号,而没有使用单独的读时钟输出来提供读时钟信号。读时钟信号并不由存储装置产生和提供,该读时钟信号常规地用于使输出数据同步以便存储控制器可以接收关于读时钟信号的输出数据。代替地,在本发明的一个实施例中,使输出的数据同步于在存储装置的时钟端口的位置处所接收的时钟信号,其是读时钟信号的基准,并使输出的数据与此同步。
附图说明
结合附图和下面的描述,本发明的这些和其它方面和特征将变得清楚,其中:
图1示出了经由时钟线连接到根据本发明一个实施例的存储控制器的存储模块;和
图2示出了根据本发明另一实施例的DRAM存储装置的方块图。
具体实施方式
在图1中,描绘了存储模块1,其中布置了多个存储装置2。每个存储装置2都包括多个端口15,其包括数据端口、命令和地址端口等,以提供外部系统和存储模块1之间的交互。该数据端口和该命令和地址端口经由模块接口3耦合到外部系统。存储模块1可固定地或可拆卸地耦合到该系统的印刷电路板上,由此经由总线16(例如,数据线10、命令和地址线11等)电连接到存储控制器4。模块接口3进一步提供了相应的双向数据线10,以提供数据到每个存储装置2并从每个存储装置2传送数据。
每个存储装置2都包括时钟端口5,时钟端口5分别借助第一时钟线7而与存储控制器4的相关写时钟输出6耦合。每个存储装置2的时钟端口5借助第二时钟线8耦合,该第二时钟线8将到达时钟端口5的时钟信号反馈回存储控制器4的读时钟输入9。
当将数据写到存储模块1的存储装置2时,存储控制器4将在存储控制器4各自的数据输出端口19处的数据同步地提供给在各自写时钟输出6处的写时钟。假定存储控制器4和存储模块1之间的信号线(例如,数据线、命令和地址线、时钟线等)长度基本相等,则可以借助在各自存储装置2的时钟端口5处接收的时钟信号,将要写入到存储装置2中的数据锁存到各自存储装置的输入缓冲器(未示出)中。基本上在所有时间内从存储控制器4提供时钟信号,以便在必须从存储装置2读出数据时的情况下,时钟信号到达时钟端口5,并经由第二时钟线8从那里传播回存储控制器4各自的读时钟输入9。
与其中将从存储装置2读出的数据同步地提供给由存储装置2产生的读时钟信号的常规存储装置2相比,输出数据与已到达每个存储装置2的时钟端口5的时钟信号同步。
如图2所示,存储装置2包括存储器阵列17、存储器逻辑18和进一步连接到时钟端口5的同步电路12,同步电路12接收将被输出的、由存储器阵列17提供的内部数据(D)。根据时钟端口5处的时钟信号,将数据转发到端口15的数据端口,经由其输出数据被输出给总线16的各个数据线10。同步电路12以这样的方式工作,即从存储装置2内在同步电路12中接收的数据被锁存、并根据经由时钟端口5接收的时钟信号将数据施加到端口15的数据端口。根据在时钟端口5接收的时钟信号到同步电路12的传输延迟,可提供延迟锁相环(DLL)电路14,以将端口15的数据端口处的输出数据同步地输出给经由第二时钟线8反馈的时钟信号。
在一个实施例中,在数据线上的数据信号的传播延迟基本等于从存储装置2的时钟端口5反馈到存储控制器4的时钟信号的传播延迟。如果没有确保第二时钟线8和总线16长度相等,则应当提供DLL电路14,以便同步电路12使端口15的数据端口处的数据输出同步,使得数据同步地到达存储控制器4处的反馈时钟信号。
本发明的一个方面是,例如通过存储系统中不同的时钟发生器,不必独立地提供单独的读和写时钟。根据本发明的一个实施例,经由第一时钟线7将单时钟信号提供给每个存储装置2的时钟端口5,并使用所提供的时钟信号作为写和读时钟信号,以便将要输出的数据同步输出给当前施加到时钟端口5的所提供的时钟信号。由此,可以将在时钟端口5处提供的时钟信号看作存储装置的读时钟。与常规的存储系统相比不同之处在于,在存储装置2内没有产生读时钟,而是偏离了由存储控制器4经由第一时钟线7提供给存储装置2的时钟信号。在本发明的实施例中,减小了存储装置的引脚数,以便可更可靠地且用更低的成本制造存储装置。
虽然前述涉及本发明的实施例,但在不脱离本发明基本范围的条件下,可设计本发明的其它和另外的实施例,且其范围由下面的权利要求确定。

Claims (12)

1.一种存储系统,包括:
至少一个存储装置;
存储控制器,配置为控制该至少一个存储装置的操作;
第一时钟线,从存储控制器的写时钟输出延伸到该至少一个存储装置的时钟端口,以将时钟信号提供给该至少一个存储装置;
第二时钟线,从该至少一个存储装置的时钟端口延伸到存储控制器的读时钟输入,以将施加到存储装置时钟端口的时钟信号转发给存储控制器的读时钟输入;以及
同步电路,设置在该至少一个存储装置中,配置为接收来自存储控制器的时钟信号,并使输出数据与转发的时钟信号相同步,以便该输出数据与存储控制器的读时钟输入和时钟端口处所转发的时钟信号相同步。
2.如权利要求1的存储系统,进一步包括:
多条数据线,其在存储装置和用于传递输出数据的存储控制器之间延伸,其中每条数据线都具有与第二时钟线基本相同的长度。
3.如权利要求1的存储系统,其中存储装置进一步包括数据输入,以便根据所接收的时钟信号接收写数据,其中该数据输入包括输入缓冲器来将要写的数据进行锁存。
4.如权利要求1的存储系统,其中该至少一个存储装置包括提供在存储模块中的多个存储装置,且其中经由各自的第一和第二时钟线将每个存储装置独立地连接到存储控制器。
5.如权利要求1的存储系统,其中该存储系统是双数据速率存储系统。
6.一种存储装置,包括:
输出端口,用于输出一个输出数据;
时钟端口,用于接收时钟信号并转发该时钟信号,其中相对于所转发的时钟信号输出该输出数据;以及
进一步包括:
同步电路,配置为使得该输出数据与转发的时钟信号同步,以便该输出数据与存储控制器的读时钟输入和时钟端口处所转发的时钟信号相同步。
7.一种存储系统,包括:
多个存储装置,每个存储装置都具有各自的时钟端口和各自的数据端口;
存储控制器,配置为控制多个存储装置的操作,该存储控制器具有分别对应于每个存储装置的各自的写时钟输出和各自的读时钟输入;
各自的第一时钟线,从该存储控制器各自的写时钟输出延伸到各自的存储装置的各自的时钟端口,以将时钟信号提供给各自的存储装置;
各自的第二时钟线,从各自的存储装置的各自时钟端口延伸到该存储控制器的各自的读时钟输入,其中将提供给该各自的存储装置的各自的时钟端口的时钟信号反馈给该存储控制器的各自的读时钟输入;以及
各自的同步电路,设置在每个存储装置中,配置用于接收来自存储控制器的时钟信号,并使各自的数据端口处的输出数据与反馈回存储控制器的读时钟输入的时钟信号相同步。
8.如权利要求7的存储系统,进一步包括:
各自的双向数据线总线,在存储装置和存储控制器之间延伸,其中各自的双向数据线总线都具有与各自的第二时钟线基本相同的长度。
9.如权利要求8的存储系统,其中每个存储装置进一步包括各自的数据输入,用于接收与所接收的时钟信号有关的写数据,其中该数据输入包括配置用于锁存所接收的写数据的输入缓冲器。
10.如权利要求7的存储系统,其中该存储系统是双数据速率存储系统。
11.如权利要求10的存储系统,其中该多个存储装置设置在存储模块上。
12.如权利要求11的存储系统,其中通过存储模块接口将存储控制器连接到多个存储装置上。
CNB2005101064938A 2004-09-30 2005-09-30 具有两条时钟线和存储装置的存储系统 Expired - Fee Related CN100377062C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/955177 2004-09-30
US10/955,177 US7173877B2 (en) 2004-09-30 2004-09-30 Memory system with two clock lines and a memory device

Publications (2)

Publication Number Publication Date
CN1755606A CN1755606A (zh) 2006-04-05
CN100377062C true CN100377062C (zh) 2008-03-26

Family

ID=36089010

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101064938A Expired - Fee Related CN100377062C (zh) 2004-09-30 2005-09-30 具有两条时钟线和存储装置的存储系统

Country Status (3)

Country Link
US (1) US7173877B2 (zh)
CN (1) CN100377062C (zh)
DE (1) DE102005042269B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7965530B2 (en) * 2005-05-21 2011-06-21 Samsung Electronics Co., Ltd. Memory modules and memory systems having the same
KR101048380B1 (ko) * 2005-05-21 2011-07-12 삼성전자주식회사 메모리 모듈 장치
KR100845525B1 (ko) * 2006-08-07 2008-07-10 삼성전자주식회사 메모리 카드 시스템, 그것의 데이터 전송 방법, 그리고반도체 메모리 장치
KR100909805B1 (ko) 2006-09-21 2009-07-29 주식회사 하이닉스반도체 멀티포트 메모리 장치
US8031539B2 (en) * 2008-10-09 2011-10-04 Qimonda Ag Memory device and memory system comprising a memory device and a memory control device
KR102029682B1 (ko) * 2013-03-15 2019-10-08 삼성전자주식회사 반도체 장치 및 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1209630A (zh) * 1997-08-25 1999-03-03 日本电气株式会社 半导体存储装置
US5987576A (en) * 1997-02-27 1999-11-16 Hewlett-Packard Company Method and apparatus for generating and distributing clock signals with minimal skew
CN1244018A (zh) * 1998-08-04 2000-02-09 三星电子株式会社 同步猝发半导体存储器件
US20040057331A1 (en) * 2001-05-25 2004-03-25 Micron Technology, Inc. Synchronous mirror delay with reduced delay line taps

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570944B2 (en) * 2001-06-25 2003-05-27 Rambus Inc. Apparatus for data recovery in a synchronous chip-to-chip system
JPH10143424A (ja) * 1996-11-13 1998-05-29 Mitsubishi Electric Corp メモリシステム
US6247138B1 (en) * 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
US6442644B1 (en) * 1997-08-11 2002-08-27 Advanced Memory International, Inc. Memory system having synchronous-link DRAM (SLDRAM) devices and controller
US6330627B1 (en) * 1998-01-20 2001-12-11 Kabushiki Kaisha Toshiba System for fast data transfer between memory modules and controller using two clock lines each having a go line portion and a return line portion
US6160423A (en) * 1998-03-16 2000-12-12 Jazio, Inc. High speed source synchronous signaling for interfacing VLSI CMOS circuits to transmission lines
US6029252A (en) * 1998-04-17 2000-02-22 Micron Technology, Inc. Method and apparatus for generating multi-phase clock signals, and circuitry, memory devices, and computer systems using same
JP3727778B2 (ja) * 1998-05-07 2005-12-14 株式会社東芝 データ高速転送同期システム及びデータ高速転送同期方法
US6349399B1 (en) * 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
JP2000194594A (ja) * 1998-12-28 2000-07-14 Nec Corp メモリ制御回路
US6518794B2 (en) * 2000-04-24 2003-02-11 International Business Machines Corporation AC drive cross point adjust method and apparatus
JP4569915B2 (ja) * 2000-08-11 2010-10-27 エルピーダメモリ株式会社 半導体記憶装置
US7313715B2 (en) * 2001-02-09 2007-12-25 Samsung Electronics Co., Ltd. Memory system having stub bus configuration
US6801989B2 (en) * 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
US6941484B2 (en) * 2002-03-01 2005-09-06 Intel Corporation Synthesis of a synchronization clock
SG120185A1 (en) * 2004-08-30 2006-03-28 Micron Technology Inc Delay lock loop phase glitch error filter
US7180821B2 (en) * 2004-09-30 2007-02-20 Infineon Technologies Ag Memory device, memory controller and memory system having bidirectional clock lines

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5987576A (en) * 1997-02-27 1999-11-16 Hewlett-Packard Company Method and apparatus for generating and distributing clock signals with minimal skew
CN1209630A (zh) * 1997-08-25 1999-03-03 日本电气株式会社 半导体存储装置
CN1244018A (zh) * 1998-08-04 2000-02-09 三星电子株式会社 同步猝发半导体存储器件
US20040057331A1 (en) * 2001-05-25 2004-03-25 Micron Technology, Inc. Synchronous mirror delay with reduced delay line taps

Also Published As

Publication number Publication date
DE102005042269B4 (de) 2008-09-18
CN1755606A (zh) 2006-04-05
US20060067157A1 (en) 2006-03-30
DE102005042269A1 (de) 2006-04-13
US7173877B2 (en) 2007-02-06

Similar Documents

Publication Publication Date Title
US6658509B1 (en) Multi-tier point-to-point ring memory interface
US6493250B2 (en) Multi-tier point-to-point buffered memory interface
US7058776B2 (en) Asynchronous memory using source synchronous transfer and system employing the same
US6742098B1 (en) Dual-port buffer-to-memory interface
USRE44064E1 (en) Semiconductor memory device and module for high frequency operation
US7475187B2 (en) High-speed interface circuit for semiconductor memory chips and memory system including the same
KR100199547B1 (ko) 고속 클록 신호에 대응한 입력버퍼회로, 집적회로장치, 반도체 기억장치 및 집적회로 시스템
CN100377062C (zh) 具有两条时钟线和存储装置的存储系统
US7269088B2 (en) Identical chips with different operations in a system
US20020112119A1 (en) Dual-port buffer-to-memory interface
CN101636913B (zh) 使用串行i/o脉冲串选通的低功率串行器/解串器体系结构
US20060095620A1 (en) System, method and storage medium for merging bus data in a memory subsystem
CN102576565A (zh) 利用存储模块上的分布式字节缓冲器的系统和方法
US20070250652A1 (en) High speed dual-wire communications device requiring no passive pullup components
US20080265967A1 (en) Integrated circuit for clock generation for memory devices
JP4561783B2 (ja) 半導体メモリ装置、半導体メモリ装置の動作方法
US8332680B2 (en) Methods and systems for operating memory in two modes
US6952789B1 (en) System and method for synchronizing a selected master circuit with a slave circuit by receiving and forwarding a control signal between the circuits and operating the circuits based on their received control signal
US7180821B2 (en) Memory device, memory controller and memory system having bidirectional clock lines
US8510485B2 (en) Low power digital interface
US20040230759A1 (en) Synchronous memory system and also method and protocol for communication in a synchronous memory system
JP2003228511A (ja) データ書込方法及びメモリシステム
US8015336B2 (en) Method of compensating for propagation delay of tri-state bidirectional bus in a semiconductor device
CN1856835A (zh) 同步的ram存储电路
TWI787887B (zh) 記憶體系統

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20120927

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151223

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080326

Termination date: 20170930

CF01 Termination of patent right due to non-payment of annual fee