CN100379145C - 双控制频率合成器 - Google Patents
双控制频率合成器 Download PDFInfo
- Publication number
- CN100379145C CN100379145C CNB028194748A CN02819474A CN100379145C CN 100379145 C CN100379145 C CN 100379145C CN B028194748 A CNB028194748 A CN B028194748A CN 02819474 A CN02819474 A CN 02819474A CN 100379145 C CN100379145 C CN 100379145C
- Authority
- CN
- China
- Prior art keywords
- voltage
- output
- pair
- frequency
- controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Abstract
一种伪三阶双控制频率合成器(100),包括电荷泵(102),环路滤波器(104),环路分频器(106),和双端口VCO(110)。积分器(108)对控制电压进行低通滤波提供低频通道,另外为控制电压提供高频通道。两个控制通道都连接到VCO(110)。VCO(110)是由两个控制信号控制的单频发生器。VCO(110)提供相等的低频通道和高频通道噪声补偿通道(112),两个通道都通过叠加有效融合(116)。合成器(100)包括两个控制电压通道附加的极点和零点。高频通道为无意引入到VCO(110)的高频边带噪声进行补偿。累积环路误差电压使高频通道的DC值固定并且为设置稳态环路频率提供低频主通道。
Description
本发明与转让给本发明受让人人并且提交(同时或者先于本发明)的授予Bushman等人标题为“Multiphase Controlled VoltageControlled Oscilator”的美国专利申请No.09/968,171(代理卷号No.PD05974AP)相关。
技术领域
本发明一般涉及频率合成器,并且特指带有宽工作频率范围的闭合环路频率合成器。
背景技术
频率合成器,特别是锁相环路(PLL)合成器,可能需要工作在宽频范围上。典型的PLL频率合成器是包括接收由电荷泵产生的过滤的控制线电压、提供电荷来响应频率相位差(也就是说参考频率和VCO输出或者一些导出信号之间的差异)的压控振荡器(VCO)的闭合环路合成器。电荷泵通过从负载电容(C)传递注入或者释放电荷(q)对电容性负载充电/放电来保持由理想稳态电压(V)通过C控制其上选择电荷。由于q=CV,负载电容C两端的电压,直接正比于C上的电荷。这样,有源电荷泵有三个状态:向负载注入电荷;从负载释放电荷;和两者都不,也就是说,关闭。在关闭状态,电荷泵的输出必须为类似于公知的三种状态驱动器的高阻抗(HiZ)。
多频带VCO可以应用于频率合成器来减小电荷泵所要求的控制线电压范围,可是不能完全解决上述问题。通常,控制线电压由电荷泵再次提供并且经过滤波来控制VCO的频率。一个电荷泵的简单例子是通过独立控制开关对选择性连接到负载电容的电流源。开关通过选择一个或者两个开关开或者关为电容负载提供或者释放电荷。典型地,开关为不能瞬时开或关的晶体管,而是在晶体管都打开时的每个参考周期中有一定转换时间。两个开关任何电荷的注入错误,特别是在转换期间,导致流向/流出负载的电荷泄漏。这个泄漏在参考和环路频率之间引起无意的相位偏移。为补偿这个相位偏移,电荷泵在每周中打开有限的时间,由于更多电荷泵噪声的出现,导致在参考频率上的电压毛刺并增加了合成器带内噪声。
本技术领域典型的电荷泵会给频率合成起带来显著的转换噪声和转换毛刺内容。减小控制线电压的工作范围可以显著地减小噪声但是同时在减小合成起工作范围的同时限制了电荷泵的设计。
这样,需要减小或消除电荷泵相关毛刺内容和转换噪声影响的机制。
发明内容
根据本发明第一方面,提供一种频率合成器,包括:接收差分信号并且提供误差补偿电荷样本作为所述差分信号响应的电荷泵;对所述误差补偿电荷样本滤波以提供控制电压的环路滤波器;从所述环路滤波器接收所述控制电压的双端口电压控制振荡器,其中,所述双端口电压控制振荡器包括交叉耦合并且提供第一对互补输出的至少一对第一压控跨导反相放大器;比较所述控制电压和参考电压并且响应所述比较而为所述双端口电压控制振荡器提供累积误差补偿电压的积分器,所述双端口电压控制振荡器提供由所述控制电压和所述累计误差补偿电压决定的输出频率;和以至少为一的因子对所述输出频率进行分频的分频器,所述差分信号为输入参考信号组合所述分频所得到的结果。其中,所述双端口电压控制振荡器包括:交叉耦合并且提供第一对互补输出的第一压控跨导反相放大器对;交叉耦合并且提供第二对互补输出的第二压控跨导反相放大器对,所述第二对互补输出与所述第一对互补输出相位相差90度;串行连接到所述第一对输出之间的第三压控跨导反相放大器对,所述第二对的输出连接到所述第三对之间;和串行连接到所述第二对输出之间的第四压控跨导反相放大器对,所述第一对的输出连接到所述第四对之间,所述第一和第二对中的放大器跨导通过第一控制电压进行控制,所述第三和第四对中的放大器跨导通过第二控制电压进行控制。
根据本发明第二方面,提供一种闭合环路频率合成器,包括:接收差分信号并且提供误差补偿电荷样本作为所述差分信号的响应的电荷泵;对所述误差补偿电荷样本滤波以提供控制电压的环路滤波器;从所述环路滤波器接收所述控制电压的双端口电压控制振荡器,所述双端口电压控制振荡器包括:交叉耦合并且提供第一对互补输出的第一压控跨导反相放大器对,交叉耦合并且提供第二对互补输出的第二压控跨导反相放大器对,所述第二对互补输出与所述第一对互补输出相位相差90度,串行连接到所述第一对输出之间的第三压控跨导反相放大器对,所述第二对的输出连接到所述第三对之间,和串行连接到所述第二对输出之间的第四压控跨导反相放大器对,所述第一对的输出连接到所述第四对之间,所述第一和第二对中的放大器跨导通过第一控制电压进行控制,所述第三和第四对中的放大器跨导通过第二控制电压进行控制;比较所述控制电压和参考电压并且响应所述比较而向所述双端口电压控制振荡器提供累计误差补偿电压的积分器,所述控制电压和所述累计误差补偿电压控制两对所述压控跨导放大器中的跨导,所述双端口电压控制振荡器提供由所述控制电压和所述累积误差补偿电压决定的输出频率;和以至少为一的因子对所述输出频率进行分频的分频器,所述差分信号为输入参考信号组合所述分频所得到的结果。
附图说明
为了使前述的和其他的对象、方面和优势更容易理解,现在将结合附图来参考引用优选实施例,其中:
图1为优选实施例合成器的功能框图;
图2为由环路滤波器加载的简单三态场效应管(FET)电荷泵的例子;
图3A-B为积分器的例子;
图4为可编程N分之一寄存环路分频器的例子;
图5为双端口正交VCO的例子;
图6A-B为可以成对组成如图5所示双端口VCO的可控跨导反相放大器的例子;
图7为由图3A所示的积分器引入到合成器的相位噪声伯德图(Bode Plot)。
具体实施方式
本发明是伪三阶、双控制电压合成器。与本领域典型三阶环路不同,本发明的伪三阶双控制频率合成器包括由两个控制电压通道、一个高频通道和一个低频通道的有效性引起的附加极点和零点。高频通道补偿由VCO和其他功能模块(例如,相位检测器,分频器和特别地,在校正相位误差时加入噪声的电荷泵)引入到合成器的高频边带噪声。低频通道是设置稳态环路频率和选择振荡器标称频率的主通道。累积环路误差电压补偿合成器中的低频噪声,或者本质上,补偿稳态频率。这样,对于优选实施例,仅仅通过要求补偿VCO和其他功能模块的更高频率噪声,电荷泵输出处的环路误差电压可能设置为任意需要的稳态电压。这提供了相对于本领域现有合成器的优势,显著地减少毛刺和带内噪声,从而改进性能并且为环路滤波提供固定的控制电压。
图1为根据本发明优选实施例、包括电荷泵102,环路滤波器104,环路分频器106,积分器108和双端口VCO110的合成器100的模块框图模型。除了三阶环路中通常存在的噪声,优选实施例引入了由输入噪声源M(s)引起并表现的积分器噪声。这个引入噪声可以控制并且设计为低于合成器的噪声电平。这样,利用叠加,双端口VCO110模型包括穿过模块114的低频通道和穿过模块112的高频补偿通道。虽然模块112和114仅仅分别表示并且不产生在模块116中合并的单独分割频率,得到合成频率的结果相同,包括了低和高频两个补偿通道的组合成分。
图2为通过用互补绝缘栅极FET技术(通常称为CMOS)制作的环路滤波器104加载的简单三态场效应管(FET)电荷泵102。电荷泵102包括n型FET(NFET)120和p型FET(PFET)122。包括匹配电流源121,123来提供负载电荷。电流源121连接在NFET120源极和负供给电压(Vss)(通常为地)之间。电流源123连接在PFET122的源极和正供给电压(VDD)之间。NFET120的漏极到源极连接在电荷泵102输出和电流源121之间。PFET122的漏极到源极连接在输出124和电流源123之间。两个NFET120和PFET122的栅极由是否有点流提供给负载,流出、流入或者是否没有电荷流动,来独立驱动。电荷泵102通过环路滤波器104加载,如图2所示的串联电阻(R)126和电容(C1)128以及并联的负载电容(C2)130。因此,在这个例子当中,
因此,FETs120,122起开关的作用,分别从电流源121,123选择切换电流 到包括环路滤波电阻126和电容128,130的负载。理想地,如果没有相位偏差两个开关都同时打开和关闭并且负载上的净电荷为0。然而,当存在相位失谐时,电流流入/流出电流源121,123,电流流过的部分周期取决于失谐,也就是,相位误差。在特定电流源121,123接入到负载126,128,130的相位误差时间确定流入/流出负载126,138,130的电荷数量。由于输出电荷为输出电流乘以相位误差时间片断。当相位误差小的时候,晶体管120和122的切换时间不允许精确计算输出,因此两个开关每周期都打开一次并且每个开关打开时间的不同允许很少的电荷输出,带有小相位误差。理想地,开关也匹配寄生电容从而当负载电压为正供给电压的一半时,通过开关传输的电荷相等或相反,从而消除流入负载的净电荷,也就是说,净电荷为零。不幸地,对于本领域现有的依赖开关寄生电容和它们控制电压的频率合成器,在两个开关都同时操作时存在到负载的传输电荷。当负载电压不是正供给电压的一半的时候,不对称电荷通过开关传输并且导致净电荷传输到负载。该净电荷不经意地偏移了环路频率X(s)和参考频率R(s)之间的相位,成为必须被每个环路周补偿的相位误差。这个误差补偿产生参考毛刺并且加入振荡噪声。
如前所述,NFET120和PFET122用作为三种状态的开关,电流源121,123和环路滤波器104之间的源电流或者消耗(SINK)电流。提供给每个NFET120和PFET122栅极的数字开关信号决定了开或关。当环路锁定并且同相时,FET栅极电压同步地交换迁移,使得NFET120和PFET122同时打开或关闭,并且,环路滤波器输出104保持稳定状态的稳态电压。本领域现有频率合成器中,环路滤波器电压决定合成器稳态输出频率,并且因此,环路滤波器电压可以本质上设置在负供给电压和正供给电压之间的任意位置。由于这个宽电压范围,从开关120和122流过的交换电荷不能满足本领域现有的频率合成器,并且因此,如上所述,不经意地在每个转换阶段注入切换噪声到每个栅极电压转换并且加入毛刺内容。作为对比,本发明通过提供高和低频补偿通道通过双端口VCO避免了毛刺内容。高频补偿通道(环路滤波电压)可以固定为正供给电压的一半,在这里它仅仅是很小的从VCO和合成器的其他功能模块补偿噪声的高频电压。通过积分器108的低频补偿通道执行设置合成器稳态频率的功能来代替本领域现有的变化环路滤波电压。这样,开关120和122的电荷有利地匹配并且消除了不经意的毛刺和噪声内容。
电流源121,123可以是任意合适的、提供合适电流的电流源。这样,例如,电流源121可以是偏置栅极到比它的阈值电压(VT)略高的栅源电压(VGS)的NFET(未画出),从而保持常态电荷泵工作时的饱和,也就是说,这样当NFET120开启的时候VDS=VGS-VT。类似地,电流源123可以是偏置的PFET(未画出)使得当PFET122开启的时候VSD=VSG+VT。提供这种偏置状态的方法是公知的,例如,利用FET电流镜像设置。
电流源器件的尺寸决定了电荷泵的线性工作范围。当电荷泵的输出电压范围大时,如果要保持电流源器件饱和,器件的饱和电压就必须小。
饱和电压正比于器件长宽比的平方根。因此,电流源器件的热噪声和电荷泵噪声正比于器件宽长比的平方根。
因而,必须在工作范围和可接受的噪声电平之间作出设计折中。对于工作范围最小化和伪三阶环路的电荷泵输出设为VDD/2,噪声性能也可以改进。
这样,如上所述,对于很多应用,合成器100必须产生频率宽范围,并且,由于VCO频率通过环路滤波器电压控制,环路滤波器电压将不是正供给电压的一半。双控制合成器通过产生直接提供给双带VCO110的稳态控制电压并且通过利用固定在供给电压一半的DC值提取高频补偿控制电压来消除切换噪声和毛刺内容。
图3A为可能用于积分器108的简单积分器131的例子。简单积分器131包括差分放大器132,位于放大器132负输入的电阻134和负输入和放大器输出138之间的电容136。电荷泵102滤波输出124提供给双端口VCO110的同时提供给电阻134。偏置电压提供给决定DC环路滤波电压的放大器132的正输入。放大器输出138是到双端口VCO110的另外一个输入。固有的噪声,在差分放大器132中用M(s)表示,并且为了便于建模,表示为提供给放大器132的输出。
图3B是可替换的数字积分器140。数字积分器140包括比较器142,上/下计数器144和数字模拟转换器(DAC)146。比较器142接收环路滤波器输出124,与阈值电压做比较。比较器142的输出提供给用独立模块信号计时的上/下计数器144的上/下输入。上/下计数器144的输出提供给DAC146的输入。DAC146的输出是提供给双端口VCO110的积分器108输出。
比较器142决定在环路滤波输出124的动态控制线电压是否高于或低于理想电荷泵稳态输出。根据比较器输出,积分器以时钟频率上或下(up/down)积分。数字计数值由DAC146转换成为电压来调整稳态频率。时钟频率和DAC步长大小决定积分器常数。
这个可替换的积分器140在稳态频率通道以积分器更新率产生在高频补偿通道消除的低电平基频(tone)。另外,积分器的时钟频率可能抖动来扩展基频能量,或当需要时时钟可以停止。数字积分器的一个好处是控制线噪声电压是DAC146的函数,可以用电阻网络实现。合适的旁路电容(未画出),与积分器的时间常数相兼容,可以将其包括来减少电阻网络噪声和平滑更新过渡。
图4为环路分频器106的例子,在这个例子中是一个可编程N分之一寄存器150。N分之一寄存器150可以是一般的、带有N选择提供作为必需的可编程寄存器。可替换地,N可以硬件写入寄存器,或者寄存器可以设置为除以一个选择值。
图5为双端口正交VCO110的例子,在转让给本发明受让人、授予Bushman等人的命名为“Multiphase Voltage Controlled Oscillator”的美国专利申请No.09/968,171(律师代理卷号No.PD05974AM)中有更详细描述,在这里通过引用将其结合进来。Bushman等讲述了提供两对互补正交相位的VCO。每对可控跨导反相放大器152,154,156,158。这样,每对152,154,156,158提供各自的电流幅度和相位,它们在各自独立的输出160,162,164,166处求和,如Bushman等的详细描述所示。
图6A-B为可控跨导反相放大器的例子,它们可以成对152,154,156,158合并来形成双端口VCO110,如图5所示。图6A为包括NFET172和PFET174的简单反相器170。NFET172的源极连接到低或者负供给电压,例如,地,Vlow或者Vss。PFET174的源极连接到高或者正供给电压,Vhi或Vdd。在反相器的输出176处NFET172的漏极连接到PFET174的漏极。反相器的输入连接到NFET172栅极和PFET174栅极的公共连接上。这个反相器170的跨导可以通过改变供给电压也就是是Vdd而变化。
图6B为第二可控跨导反相放大器180。NFET182对应于NFET172。然而,这个可控跨导反相放大器180包括两个串联对PFET184,186和188,190,并联连接到Vdd和输出之间。输出跨导通过分别连接到每个PFET186,190栅极上的两个分离跨导控制偏置电压VCON1和VCON2进行控制。可选地,PFET184,186之间的连接点可能连接到PFET188和190之间的连接点192。利用可选连接,PFET184和188可以用单独PFET代替(未画出)。
这样,双端口VCO110可以利用单反相器170来构建可控gm1放大器1501,1521,1541和1561,并且利用第二可控跨导反相放大器180来构建可控gm2放大器1502,1522,1542和1562。在这个例子中,电荷泵输出124提供作为VCON1,积分器108的输出提供作为VCON2。一个输出相位160,162,164或166通过分频器106反馈并且把得到的结果与输入参考X(s)进行比较。
合成器模块的环路等式如下所示:
这里Gi(s)是有源积分器108噪声的内部转移函数。环路滤波器是三阶的并且极点和零点可以选择为对称的分离,如下所示:
并且积分器108的转移函数为
解得输入X(s)的环路函数响应R(s)
忽略M(s)在输出造成的噪声,可以考虑将R(s)作为来自激励X(s)的环路传输的响应。如果对三阶环路应用统一增益频率,这里
闭合环路传输函数变为:
通常三阶环路的转移函数为
然而,优选实施例是四阶环路并且有另外的零点位于:
这样,通过限制积分器108的增益(常数a)比K2和K1的比例大很多,四阶转移函数极限可以近似如下:
为了消除加入的极点和零点,它们在频率中必须相对于三阶环路的开放环路零点足够小,那么
利用有关VCO端口敏感性比例限制积分器G(s)的增益,允许环路的三阶近似。
图3A中展示了积分器电路。正相输入的参考电压设置为合成器的稳态环路滤波器电压。有源电路的噪声在这个输入集中来分析它对整体合成器噪声的贡献。
积分器108的环路输入L(s)的转移函数为
对于内部噪声源M(s),转移函数为
从原始环路响应等式得出噪声M(s)的转移函数为
在G(s)增益限制之下来近似三阶环路,关于M(s)噪声的转移函数为
由于K2端口需要移动VCO到它的稳态频率而K1端口只需要足够的敏感性来消除VCO噪声,因此K2>K1的假设是合理的。极一零点分离参数x与环路阻尼常数 有关。对于优化的锁定时间,阻尼常数为0.875,并且角点频率的噪声峰值与M(s)直接应用到K2的VCO输入相同并且在其他地方更小。对于合理的x值,噪声仅仅变化两个dB。
这样,新合成器拓扑利用由有源积分器提供的附加的极点和零点来产生稳态控制电压,设置为标称频率。这仅仅需要环路滤波器补偿高频并且允许环路滤波器电压固定在任意需要的标称电压。
虽然本发明利用优选实施例进行了说明,本领域技术人员可以认识到,本发明可以在所附权利要求所阐述的精神和范围内进行修改以应用于实际。
Claims (9)
1.一种频率合成器,包括:
接收差分信号并且提供误差补偿电荷样本作为所述差分信号响应的电荷泵;
对所述误差补偿电荷样本滤波以提供控制电压的环路滤波器;
从所述环路滤波器接收所述控制电压的双端口电压控制振荡器,其中,所述双端口电压控制振荡器包括交叉耦合并且提供第一对互补输出的至少一对第一压控跨导反相放大器;
比较所述控制电压和参考电压并且响应所述比较而为所述双端口电压控制振荡器提供累积误差补偿电压的积分器,所述双端口电压控制振荡器提供由所述控制电压和所述累计误差补偿电压决定的输出频率;和
以至少为一的因子对所述输出频率进行分频的分频器,所述差分信号为输入参考信号组合所述分频所得到的结果,
其中,所述双端口电压控制振荡器包括:
交叉耦合并且提供第一对互补输出的第一压控跨导反相放大器对;
交叉耦合并且提供第二对互补输出的第二压控跨导反相放大器对,所述第二对互补输出与所述第一对互补输出相位相差90度;
串行连接到所述第一对输出之间的第三压控跨导反相放大器对,所述第二对的输出连接到所述第三对之间;和
串行连接到所述第二对输出之间的第四压控跨导反相放大器对,所述第一对的输出连接到所述第四对之间,所述第一和第二对中的放大器跨导通过第一控制电压进行控制,所述第三和第四对中的放大器跨导通过第二控制电压进行控制。
2.如权利要求1所述的频率合成器,其中,两对可控跨导反相放大器在所述的双端口电压控制振荡器中为反相器对,所述反相器对的跨导通过调整反相器供给电压而控制。
3.如权利要求2所述的频率合成器,所述双端口电压控制振荡器中每个所述可控跨导反相放大器包括:
连接在高供给电压Vhi和反相输出之间的第一场效应管,所述第一场效应管为p型场效应管;和
连接在低供给电压和所述反相输出之间的n型场效应管。
4.如权利要求3所述的频率合成器,其中,另外两对所述可控跨导反相放大器进一步包括:
连接在Vhi和所述第一p型场效应管之间的第二p型场效应管,所述滤波后控制电压提供给所述第二p型场效应管的控制栅极;
串联连接在Vhi和所述输出之间的第三和第四p型场效应管,所述噪声差分电压提供给所述第四p型场效应管的控制栅极;和
连接到所述n型场效应管、所述第一p型场效应管和所述第三p型场效应管控制栅极的电压控制振荡器相位。
5.如权利要求4所述的频率合成器,其中,所述积分器包括:
差分放大器;
连接在所述差分放大器输出和所述差分放大器负输入之间的电容;和
连接在所述积分器输入和所述差分放大器负输入之间的电阻,所述差分放大器的输出是所述积分器的输出。
6.如权利要求4所述的频率合成器,其中,所述积分器包括:
比较所述滤波后控制电压和阈值电压的比较器;
接收所述比较器输出的上/下计数器,所述上/下计数器响应所述比较器输出而递增或者递减;和
把所述上/下计数器的计数输出转换为积分器输出电压的数模转换器。
7.如权利要求4所述的频率合成器,其中,所述环路滤波器包括:
连接在所述电荷泵输出和参考电压之间的串联电阻和电容;和
并联在所述串联电阻和电容上的电容。
8.如权利要求7所述的频率合成器,其中,所述电荷泵包括:
为抽取电荷到所述环路滤波器提供第一电流的第一电流源;
可选择地连接所述第一电流源到所述环路滤波器的p型场效应管;
为从所述环路滤波器抽取电荷提供第二电流的第二电流源;和
可选择地连接所述第二电流源到所述环路滤波器的n型场效应管,所述电荷泵在所述环路滤波器保持所述滤波后控制电压。
9.一种闭合环路频率合成器,包括:
接收差分信号并且提供误差补偿电荷样本作为所述差分信号的响应的电荷泵;
对所述误差补偿电荷样本滤波以提供控制电压的环路滤波器;
从所述环路滤波器接收所述控制电压的双端口电压控制振荡器,所述双端口电压控制振荡器包括:
交叉耦合并且提供第一对互补输出的第一压控跨导反相放大器对,
交叉耦合并且提供第二对互补输出的第二压控跨导反相放大器对,所述第二对互补输出与所述第一对互补输出相位相差90度,
串行连接到所述第一对输出之间的第三压控跨导反相放大器对,所述第二对的输出连接到所述第三对之间,和
串行连接到所述第二对输出之间的第四压控跨导反相放大器对,所述第一对的输出连接到所述第四对之间,所述第一和第二对中的放大器跨导通过第一控制电压进行控制,所述第三和第四对中的放大器跨导通过第二控制电压进行控制;
比较所述控制电压和参考电压并且响应所述比较而向所述双端口电压控制振荡器提供累计误差补偿电压的积分器,所述控制电压和所述累计误差补偿电压控制两对所述压控跨导放大器中的跨导,所述双端口电压控制振荡器提供由所述控制电压和所述累积误差补偿电压决定的输出频率;和
以至少为一的因子对所述输出频率进行分频的分频器,所述差分信号为输入参考信号组合所述分频所得到的结果。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/968,178 US6990164B2 (en) | 2001-10-01 | 2001-10-01 | Dual steered frequency synthesizer |
US09/968,178 | 2001-10-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1589521A CN1589521A (zh) | 2005-03-02 |
CN100379145C true CN100379145C (zh) | 2008-04-02 |
Family
ID=25513860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB028194748A Expired - Fee Related CN100379145C (zh) | 2001-10-01 | 2002-09-26 | 双控制频率合成器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6990164B2 (zh) |
EP (1) | EP1466405A4 (zh) |
JP (1) | JP4181992B2 (zh) |
KR (1) | KR100954019B1 (zh) |
CN (1) | CN100379145C (zh) |
WO (1) | WO2003030352A1 (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7158603B2 (en) * | 2002-12-26 | 2007-01-02 | Freescale Semiconductor, Inc. | Method and apparatus for compensating deviation variances in a 2-level FSK FM transmitter |
US7940033B2 (en) | 2003-04-22 | 2011-05-10 | Aivaka, Inc. | Control loop for switching power converters |
US7343138B2 (en) * | 2003-12-08 | 2008-03-11 | M/A-Com, Inc. | Compensating for load pull in electromagentic signal propagation using adaptive impedance matching |
US7440729B2 (en) * | 2004-04-16 | 2008-10-21 | M/A-Com Eurotec B.V. | Apparatus, methods and articles of manufacture for output impedance matching using multi-band signal processing |
US20060280261A1 (en) * | 2005-06-10 | 2006-12-14 | M/A-Com Eurotec Bv. | System and method for controlling power output from a power amplifier |
WO2007127463A2 (en) | 2006-04-27 | 2007-11-08 | Aivaka | Startup for dc/dc converters |
US8217692B2 (en) * | 2010-03-03 | 2012-07-10 | King Fahd University Of Petroleum And Minerals | Frequency synthesizer |
US8669816B2 (en) * | 2010-09-27 | 2014-03-11 | Mediatek Singapore Pte. Ltd. | Integrated circuit device, electronic device and method therefor |
US20120074998A1 (en) * | 2010-09-27 | 2012-03-29 | Stephen Jonathan Brett | Integrated circuit device, electronic device and method for compensating frequency drift of a controllable oscillator |
US9112522B2 (en) * | 2013-07-02 | 2015-08-18 | Enphase Energy, Inc. | Delta conversion analog to digital converter providing direct and quadrature output |
US10326458B2 (en) | 2014-08-01 | 2019-06-18 | Mediatek Inc. | Switched-capacitor loop filter |
CN107152276B (zh) * | 2016-03-02 | 2020-06-02 | 中国石油化工股份有限公司 | 用于随钻电磁波电阻率测量的信号处理方法与系统 |
US11588488B1 (en) | 2021-12-09 | 2023-02-21 | Raytheon Company | Dual-loop phase-locking circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1152978A (zh) * | 1994-06-07 | 1997-06-25 | 诺基亚电信公司 | 一种控制锁相环的方法以及一种锁相环 |
US6191658B1 (en) * | 1999-10-21 | 2001-02-20 | Sun Microsystems, Inc. | High speed coupled oscillator topology |
US20010015677A1 (en) * | 2000-02-07 | 2001-08-23 | Samsung Electronics Co., Ltd. | Phase locked loop for stable clock generation in applications of wide band channel clock recovery and operation method thereof |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4755774A (en) * | 1985-07-15 | 1988-07-05 | Motorola Inc. | Two-port synthesizer modulation system employing an improved reference phase modulator |
US4667170A (en) | 1985-09-26 | 1987-05-19 | Western Digital Corporation | Voltage controlled oscillator with self-adjustment of operating point |
US4952889A (en) * | 1989-04-28 | 1990-08-28 | Motorola, Inc. | Loop filter modulated synthesizer |
FR2646573B1 (fr) * | 1989-04-28 | 1991-07-05 | Alcatel Transmission | Dispositif d'accord automatique de l'oscillateur commande en tension d'une boucle a verrouillage de phase |
US5142246A (en) * | 1991-06-19 | 1992-08-25 | Telefonaktiebolaget L M Ericsson | Multi-loop controlled VCO |
GB9308944D0 (en) | 1993-04-30 | 1993-06-16 | Inmos Ltd | Ring oscillator |
EP0671829B1 (en) | 1994-03-11 | 2006-06-28 | Fujitsu Limited | Clock regeneration circuit |
US5557244A (en) * | 1995-04-24 | 1996-09-17 | Motorola, Inc. | Dual port phase and magnitude balanced synthesizer modulator and method for a transceiver |
JP4319259B2 (ja) | 1996-07-02 | 2009-08-26 | 株式会社東芝 | アクティブ・ワイドレンジpll装置、位相ロックループ方法及びディスク再生装置 |
US5841325A (en) | 1997-05-12 | 1998-11-24 | Hewlett-Packard Company | Fully-integrated high-speed interleaved voltage-controlled ring oscillator |
US6016332A (en) * | 1997-08-15 | 2000-01-18 | Texas Instruments Incorporated | Method and apparatus for effecting analog phase-locked loop control of a signal frequency |
US6389092B1 (en) * | 1999-08-11 | 2002-05-14 | Newport Communications, Inc. | Stable phase locked loop having separated pole |
US6472914B2 (en) * | 2000-01-21 | 2002-10-29 | Texas Instruments Incorporated | Process independent ultralow charge pump |
-
2001
- 2001-10-01 US US09/968,178 patent/US6990164B2/en not_active Expired - Lifetime
-
2002
- 2002-09-26 JP JP2003533429A patent/JP4181992B2/ja not_active Expired - Fee Related
- 2002-09-26 WO PCT/US2002/030478 patent/WO2003030352A1/en active Search and Examination
- 2002-09-26 EP EP02800357A patent/EP1466405A4/en not_active Withdrawn
- 2002-09-26 KR KR1020047004847A patent/KR100954019B1/ko active IP Right Grant
- 2002-09-26 CN CNB028194748A patent/CN100379145C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1152978A (zh) * | 1994-06-07 | 1997-06-25 | 诺基亚电信公司 | 一种控制锁相环的方法以及一种锁相环 |
US6191658B1 (en) * | 1999-10-21 | 2001-02-20 | Sun Microsystems, Inc. | High speed coupled oscillator topology |
US20010015677A1 (en) * | 2000-02-07 | 2001-08-23 | Samsung Electronics Co., Ltd. | Phase locked loop for stable clock generation in applications of wide band channel clock recovery and operation method thereof |
Also Published As
Publication number | Publication date |
---|---|
US6990164B2 (en) | 2006-01-24 |
CN1589521A (zh) | 2005-03-02 |
KR20040039473A (ko) | 2004-05-10 |
EP1466405A4 (en) | 2005-01-12 |
EP1466405A1 (en) | 2004-10-13 |
US20030086519A1 (en) | 2003-05-08 |
JP2005537688A (ja) | 2005-12-08 |
WO2003030352A1 (en) | 2003-04-10 |
JP4181992B2 (ja) | 2008-11-19 |
KR100954019B1 (ko) | 2010-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100379145C (zh) | 双控制频率合成器 | |
US8773184B1 (en) | Fully integrated differential LC PLL with switched capacitor loop filter | |
US7349514B2 (en) | Frequency/phase locked loop clock synthesizer using an all digital frequency detector and an analog phase detector | |
CN103297041B (zh) | 锁相环电路 | |
US7298221B2 (en) | Phase-locked loop circuits with current mode loop filters | |
US7737795B2 (en) | Voltage controlled oscillator | |
TWI448083B (zh) | 環振盪器中的延遲單元及相關方法 | |
US7233211B2 (en) | Method to improve high frequency divider bandwidth coverage | |
CN109818613B (zh) | 基于数控延时占空比校准的参考时钟倍频器电路及方法 | |
US20100283517A1 (en) | Charge pump for phase locked loop | |
CN101753117B (zh) | 环振荡器中的延迟单元及相关方法 | |
KR970055569A (ko) | Pll 회로 | |
CN101414784A (zh) | 电荷泵 | |
JP2009182447A (ja) | 位相ロックループ回路及び遅延ロックループ回路 | |
US20090322436A1 (en) | Voltage-controlled oscillator | |
Chen et al. | A 0.13 um low phase noise and fast locking PLL | |
US6529084B1 (en) | Interleaved feedforward VCO and PLL | |
US7471142B2 (en) | Filter calibration with cell re-use | |
US5701099A (en) | Transconductor-C filter element with coarse and fine adjustment | |
Osa et al. | MOSFET-C filter with on-chip tuning and wide programming range | |
CN115940886A (zh) | 一种差分延时单元及强鲁棒性的数控环形振荡器集成电路 | |
CN211352179U (zh) | 延时锁定环电路 | |
Mandal et al. | 7.95 mW 2.4 GHz Fully-Integrated CMOS Integer N Frequency Synthesizer | |
Ding et al. | A 5-80MHz CMOS Gm-C low-pass filter with on-chip automatic tuning | |
CN213937860U (zh) | 一种可重构跨导转换偏置电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080402 Termination date: 20140926 |
|
EXPY | Termination of patent right or utility model |