CN100394586C - 分离栅极快闪元件与其制造方法 - Google Patents

分离栅极快闪元件与其制造方法 Download PDF

Info

Publication number
CN100394586C
CN100394586C CNB2006100667650A CN200610066765A CN100394586C CN 100394586 C CN100394586 C CN 100394586C CN B2006100667650 A CNB2006100667650 A CN B2006100667650A CN 200610066765 A CN200610066765 A CN 200610066765A CN 100394586 C CN100394586 C CN 100394586C
Authority
CN
China
Prior art keywords
layer
conductive layer
etching
separation grid
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100667650A
Other languages
English (en)
Other versions
CN1873957A (zh
Inventor
刘世昌
罗际兴
萧国裕
蔡嘉雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1873957A publication Critical patent/CN1873957A/zh
Application granted granted Critical
Publication of CN100394586C publication Critical patent/CN100394586C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

本发明提供一种分离栅极快闪元件与其制造方法。所述形成分离栅极快闪元件的方法，于半导体基板上依序形成介电层、导电层、遮罩层以及光致抗蚀剂层。之后将光致抗蚀剂层蚀刻出开口图案，并以此图案蚀刻遮罩层与导电层。蚀刻导电层后将使导电层与介电层交界的外表面区域具有底切，而蚀刻介电层将使导电层与介电层交界的外表面区域具有凹陷，最后蚀刻部分基板以形成沟槽。将隔离层填充于沟槽与遮罩层上，再移除遮罩层、部分导电层与部分隔离层，并保留部分隔离层于凹陷上。本发明所述分离栅极快闪元件与其制造方法，可保护主动区域的角落，避免了于分离栅极快闪元件的主动区域形成不想要的沟槽。

Description

分离栅极快闪元件与其制造方法
技术领域
本发明是关于一种半导体存储元件的制造方法，特别关于分离栅极快闪元件的制造方法与结构。
背景技术
分离栅极快闪存储元件，基本上为具有可变操作电压的金属氧化物半导体晶体管。该操作电压随着储存于浮动栅极结构中电荷的多少而改变。该浮动栅极结构置于该元件沟道区域的第一部分上。控制栅极结构置于该元件沟道区域的第二部分上。以浮动栅极电荷所调控的控制栅极电压，可直接控制元件沟道区域的第二部分，并间接控制元件沟道区域的第一部分。该控制栅极与浮动栅极非常接近，所以两者间将产生电容耦合。
这些年来快闪存储器有明显进步，比如元件尺寸大幅缩小，而随着元件尺寸缩小产生许多问题。其中一问题为蚀刻浮动栅极多晶硅时，元件的主动区域形成沟槽。该问题将以下述图例与叙述解释。图1至图10显示目前制造分离栅极快闪元件的流程示意图。图1显示分离栅极快闪元件的俯视图，一般的快闪存储器包含许多以二维阵列排列的存储单元，以将阵列上特定存储单元定地址、读与写。
图1所示的半导体基板10分成两种区域：主动区域12与隔离区域20。主动区域(OD)12组成为半导体，而隔离区域(STI)20组成包括任一可使主动区域绝缘的介电材料或结构，比如已知的浅沟槽绝缘(STI)。STI区域20与主动(OD)区域12平行排列，其中主动区域12位于第一遮罩层50氮化硅(SiN)底下。以下将配合“2”，“9”这两条剖线所形成的剖面图进行说明，其中“2”为与STI 20，SiN50延伸方向垂直的剖线，“9”与STI 20，SiN 50延伸方向平行的剖线。
图2为沿“2”剖线所形成的剖视图，显示置于基板10上的多层结构。基板10上的介电层30为浮动栅极介电层，可包括任何具有合适介电常数与击穿电容的介电材料。
接着将导电层40形成于介电层30上，导电层是导电材料，比如金属，半导体或两者组合。将第一遮罩层50沉积于导电层40上，再将光致抗蚀剂层(未显示)沉积于遮罩层50上，以已知微影技术图案化光致抗蚀剂层可形成开口图案，可用来保护稍后形成的主动元件上所有区域。接着根据光致抗蚀剂层的开口图案，蚀刻该遮罩层50、导电层40、介电层30与基板10，以形成基板10的隔离沟槽。接着以熟知方法如高密度等离子化学气相沉积将STI氧化物材料填满该沟槽，再以化学机械研磨制程平坦化(但也可用其他的平坦化制程)。如图2所示，基板10被许多隔离(STI)区域20隔开，每一隔离区域将基板上的主动单元隔开。
图3为沿“2”剖线所形成的剖视图，是将图2的第一遮罩层以已知蚀刻制程移除后，沉积第二遮罩层60。第二遮罩层60与下层材料如导电层40具有蚀刻选择性。第二遮罩层60可包含化学气相沉积的氮化硅。
图4为沿“9”剖线所形成的剖视图，其显示形成于基板10上的图案化光致抗蚀剂70、第二遮罩层60、导电层40与介电层30。如图5所示，以已知微影技术蚀刻第二遮罩层60与部分导电层40后，再以已知灰化制程移除图案化光致抗蚀剂70。如图6所示，将氧化物材料80如四乙氧基硅烷(以下简称TEOS)沉积于第二遮罩层60与导电层40上以作为之后的侧壁间隔物。如图7所示，将TEOS间隔物80回蚀刻后便形成第二遮罩层60的侧壁间隔物90，此回蚀刻步骤以非等向性干蚀刻较佳。图8为沿“2”剖线所形成的剖视图，是将图3的TEOS间隔物80回蚀刻并形成侧壁间隔物后(图7)，露出主动区域(OD)12的角落的结果。
图9为沿“9”剖线所形成的剖视图，是将图7的导电层40蚀刻与介电层30部分蚀刻后的结果。导电层40被蚀刻的部分为第二遮罩层60与间隔物90露出的部分。该已知技术的问题在于蚀刻浮动栅极多晶硅/导电层时，主动区域将出现不想要的沟槽。图10为沿“2”剖线所形成的剖面图，其显示将图8的导电层40蚀刻后，于基板产生不想要的沟槽100。如图8所示，于蚀刻浮动栅极间隔物TEOS后，STI 20会陷入基底并露出主动区域(OD)12的角落。蚀刻导电层40后，未遮蔽的主动区域12将产生沟槽100，进而影响分离栅极快闪元件的产率与性能。
因此业界亟需解决上述问题的元件与其制造方法。
发明内容
为解决现有技术中的上述问题，本发明是有关形成分离栅极快闪元件的方法，包括将介电层形成于半导体基板上，将导电层形成于该介电层上，将遮罩层沉积于该导电层上，将光致抗蚀剂层形成于该遮罩层上，最后图案化并蚀刻该光致抗蚀剂层以形成开口图案；并根据该光致抗蚀剂层的开口图案蚀刻该遮罩层与该导电层；蚀刻该导电层，于该导电层与该介电层交界的外表面区域形成底切；蚀刻该介电层，于该导电层与该介电层交界的外表面区域形成凹陷，接着蚀刻部分该基板以形成沟槽；将隔离层填充于该沟槽与该遮罩层上；蚀刻移除该遮罩层、部分该导电层与部分该隔离层后，并保留部分隔离层于凹陷上；其中，蚀刻该介电层以形成该凹陷以及蚀刻该基板以形成沟槽的步骤与填充该隔离层于该沟槽与该遮罩层上的步骤之间，不需额外的氧化步骤。
本发明所述的分离栅极快闪元件的制造方法，更包括移除该光致抗蚀剂层。
本发明所述的分离栅极快闪元件的制造方法，更包括移除残余的该导电层。
本发明所述的分离栅极快闪元件的制造方法，该介电层包括氧化物。
本发明所述的分离栅极快闪元件的制造方法，该导电层包括多晶硅。
本发明所述的分离栅极快闪元件的制造方法，该遮罩层包括氮化硅。
本发明更提供一种分离栅极快闪元件，具有主动区域与隔离区域，包括多个沟槽，形成于一半导体基板内，该些沟槽填有隔离层；图案化导电层，形成于该基板上的图案化介电层上；多个底切及凹陷，形成于该图案化导电层与该图案化介电层交界的外表面区域，其中，蚀刻该图案化导电层形成所述底切；所述底切及凹陷上设有隔离层。
本发明所述的分离栅极快闪元件，该图案化介电层包括氧化物。
本发明所述的分离栅极快闪元件，该图案化导电层包括多晶硅。
本发明所述分离栅极快闪元件与其制造方法，可保护主动区域的角落，避免了于分离栅极快闪元件的主动区域形成不想要的沟槽。
附图说明
图1是分离栅极快闪元件的俯视图。
图2为沿“2”剖线所形成的剖视图，该分离栅极快闪元件具有图案化的第一遮罩层，图案化的导电层与图案化的介电层，依序形成于半导体基板与隔离区域上。
图3为沿“2”剖线所形成的剖视图，是将图2的第一遮罩层移除后沉积第二遮罩层的结果。
图4为沿“9”剖线所形成的剖视图，该分离栅极快闪元件具有图案化的光致抗蚀剂层、第二遮罩层、导电层与介电层，依序形成于基板上。
图5为沿“9”剖线所形成的剖视图，是将图4的第二遮罩层蚀刻后再将图案化光致抗蚀剂层移除的结果。
图6为沿“9”剖线所形成的剖视图，是将TEOS间隔物沉积于图5结构的结果。
图7为沿“9”剖线所形成的剖视图，是将图6的TEOS间隔物部分蚀刻以形成侧壁间隔物。
图8为沿“2”剖线所形成的剖视图，是将图3的TEOS间隔物部分蚀刻以形成侧壁间隔物。
图9为沿“9”剖线所形成的剖视图，是将图7的导电层蚀刻后的结果。
图10为沿“2”剖线所形成的剖面图，是将图8的导电层40蚀刻后，于基板产生不想要的沟槽100的结果。
图11为本发明实施例中延“2”剖线所形成的剖视图，是形成沟槽前的分离栅极快闪元件。
图12为本发明实施例的剖面图，是将图11的图案化光致抗蚀剂层75移除并蚀刻导电层40后形成底切110的结果。
图13为本发明实施例的剖面图，是将图12的部分介电层蚀刻，使导电层与介电层交界的外表面区域具有一凹陷。
图14为本发明实施例的剖面图，是以图13的遮罩层图案定义沟槽。
图15为本发明实施例的剖面图，是将图14的沟槽与遮罩层上沉积一隔离层。
图16为本发明实施例的剖面图，是将图15结构的浮动栅极间隔物TEOS蚀刻与隔离层平坦化后，再将遮罩层与部分导电层移除的结果。
图17为本发明实施例的剖面图，是将图16结构的浮动栅极多晶硅/导电层蚀刻后，再移除部分导电层的结果。
具体实施方式
本发明中某些下述实例将不会叙述熟知的结构与制程，以避免不必要的混淆。本发明的较佳实施例将配合附图详述如下。
图11为本发明实施例中沿“2”剖线所形成的剖视图，是形成沟槽前的分离栅极快闪元件。基板10包括任一合适的半导体材料或组合材料，如单晶硅或绝缘层上硅(SOI)。基板10上的介电层30为浮动栅极介电层，可包括任何具有合适介电常数与击穿电容的介电材料，以氧化物材料较佳，或热成长于基板10上的氧化硅更佳，其厚度约介于40埃至150埃之间。
之后将导电层40形成于介电层30上，导电层可包括导电材料如金属、半导体或两者的组合。导电层40以沉积于介电层30上的多晶硅较佳，可掺杂或非掺杂其他元素。以化学气相沉积法形成的多晶硅层40更佳，厚度约介于300埃至1500埃之间。
接着在导电层40上沉积遮罩层50，此遮罩层于STI的氧化物沉积制程可保护主动区域12，并可作为化学机械研磨的停止层。遮罩层50与导电层40最好具有蚀刻选择性。第一遮罩层以化学气相沉积的氮化硅较佳，厚度约介于500埃至2000埃之间。
以已知微影技术将沉积于遮罩层50上的光致抗蚀剂层75图案化所形成的开口图案，可用来保护稍后形成的主动元件上所有区域。之后根据开口图案干蚀刻导电层40与遮罩层50。
图12为本发明实施例的剖面图，是将图11的图案化光致抗蚀剂层75移除并蚀刻导电层40后形成底切110的结果。可用氧等离子灰化并移除图案化光致抗蚀剂。将导电层40干蚀刻后，导电层40与介电层30交界的外表面区域具有底切110。在一实施例中，该底切110可为氯气的氯离子散射的结果，其蚀刻条件例如流量约介于100～200sccm，温度约介于35℃至95℃，压力约介于10至50毫托，时间约介于5至30秒。
图13为本发明实施例的剖面图，是将图12的部分介电层30蚀刻，使导电层与介电层交界的外表面区域具有凹陷115。可用熟知的干或湿蚀刻化学制程移除一部分介电层30。在一实施例中，蚀刻气体可为四氟化碳，压力约介于5至30毫托，温度约介于35至95℃，时间约介于5至30秒。
接着蚀刻基板10以形成沟槽。图14为本发明实施例的剖面图，以图13的遮罩层图案定义沟槽18，如已知STI蚀刻制程。在一实施例中，该蚀刻制程可为干等离子蚀刻。
图15为本发明实施例的剖面图，是将隔离层120沉积于图14的沟槽与遮罩层上。以熟知沉积法将隔离层的介电材料如氧化硅沉积于沟槽18与遮罩层50上，以形成图16的浅槽沟绝缘(STI)。在一实施例中，该沉积法为等离子增强式化学气相沉积(PECVD)。较佳实施例的沉积法为高密度等离子化学气相沉积(HDPCVD)，此方法具有较低沉积温度，较平坦的表面，以及出色的间隙填充特性。
图16为本发明实施例的剖面图，是将图15的浮动栅极间隔物TEOS蚀刻以及隔离层120平坦化后，再移除遮罩层与部分导电层的结果。化学机械研磨(CMP)可平坦化隔离层120。蚀刻间隔物TEOS后，移除遮罩层50与部分导电层40并保留填入凹陷115的隔离层120(此图的117部分)。遮罩层50可以高密度等离子蚀刻去除。与已知技术的图8相比，凹陷的隔离区域20于蚀刻TEOS间隔物后将露出主动区域(OD)12，而在蚀刻导电层40后，露出的主动区域(OD)将产生不想要的沟槽。而本发明的117部分具有隔离层120，可保护主动区域(OD)12的角落，避免于分离栅极快闪元件的主动区域形成不想要的沟槽。
图17为本发明实施例的剖面图，是将图16结构的浮动栅极多晶硅/导电层蚀刻后，移除部分导电层的结果。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下：
2：与STI 20，SiN 50平行的方向垂直的剖线
9：与STI 20，SiN50平行的方向平行的剖线
10：基板
12：主动区域(OD)
18：沟槽
20：浅沟槽隔离区
30：介电层
40：导电层
50：遮罩层
60：第二遮罩层
70：图案化光致抗蚀剂层
75：图案化光致抗蚀剂层
80：间隔物TEOS
90：侧壁间隔物
100：不想要的沟槽
115：凹陷
117：具有隔离层120的凹陷部分
120：隔离层

Claims (9)

1.一种分离栅极快闪元件的制造方法，所述分离栅极快闪元件的制造方法包括：
形成一介电层于一半导体基板上；
形成一导电层于该介电层上；
沉积一遮罩层于该导电层上；
形成一光致抗蚀剂层于该遮罩层上；
图案化该光致抗蚀剂层，以形成开口图案于其中；
沿该光致抗蚀剂层的开口图案蚀刻该遮罩层与该导电层；
蚀刻该导电层，形成一底切于该导电层与该介电层交界的外表面区域；
蚀刻该介电层，形成一凹陷于该导电层与该介电层交界的外表面区域，并蚀刻部分该基板以形成沟槽；
填充一隔离层于该沟槽与该遮罩层上；以及
蚀刻移除该遮罩层、部分该导电层与部分该隔离层，并保留部分该隔离层于该凹陷上；
其中，蚀刻该介电层以形成该凹陷以及蚀刻该基板以形成沟槽的步骤与填充该隔离层于该沟槽与该遮罩层上的步骤之间，不需额外的氧化步骤。
2.根据权利要求1所述的分离栅极快闪元件的制造方法，其特征在于，更包括移除该光致抗蚀剂层。
3.根据权利要求1所述的分离栅极快闪元件的制造方法，其特征在于，更包括移除残余的该导电层。
4.根据权利要求1所述的分离栅极快闪元件的制造方法，其特征在于，该介电层包括氧化物。
5.根据权利要求1所述的分离栅极快闪元件的制造方法，其特征在于，该导电层包括多晶硅。
6.根据权利要求1所述的分离栅极快闪元件的制造方法，其特征在于，该遮罩层包括氮化硅。
7.一种分离栅极快闪元件，具有主动区域与隔离区域，该元件包括：
多个沟槽，形成于一半导体基板内，其中该沟槽填有一隔离层；
一图案化导电层，形成于该基板上的一图案化介电层上；
多个底切及凹陷，形成于该图案化导电层与该图案化介电层交界的外表面区域，其中，蚀刻该图案化导电层形成所述底切；以及
一部分该隔离层填入所述底切及凹陷。
8.根据权利要求7所述的分离栅极快闪元件，其特征在于，该图案化介电层包括氧化物。
9.根据权利要求7所述的分离栅极快闪元件，其特征在于，该图案化导电层包括多晶硅。
CNB2006100667650A 2005-06-01 2006-04-11 分离栅极快闪元件与其制造方法 Expired - Fee Related CN100394586C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/141,902 US7144773B1 (en) 2005-06-01 2005-06-01 Method for preventing trenching in fabricating split gate flash devices
US11/141,902 2005-06-01

Publications (2)

Publication Number Publication Date
CN1873957A CN1873957A (zh) 2006-12-06
CN100394586C true CN100394586C (zh) 2008-06-11

Family

ID=37480594

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100667650A Expired - Fee Related CN100394586C (zh) 2005-06-01 2006-04-11 分离栅极快闪元件与其制造方法

Country Status (3)

Country Link
US (2) US7144773B1 (zh)
CN (1) CN100394586C (zh)
TW (1) TWI294669B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100372068C (zh) * 2002-06-20 2008-02-27 Nxp股份有限公司 导电间隔物延伸的浮栅
JP4772649B2 (ja) * 2006-11-30 2011-09-14 株式会社東芝 半導体記憶素子の製造方法
KR100972691B1 (ko) 2007-06-28 2010-07-27 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
US8133797B2 (en) * 2008-05-16 2012-03-13 Novellus Systems, Inc. Protective layer to enable damage free gap fill
US9735245B2 (en) * 2014-08-25 2017-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Recessed salicide structure to integrate a flash memory device with a high κ, metal gate logic device
CN106158757B (zh) * 2016-07-27 2019-03-26 上海华虹宏力半导体制造有限公司 闪存器件制造方法
CN109524405B (zh) * 2017-09-20 2020-10-09 华邦电子股份有限公司 半导体元件的制造方法
CN111192877B (zh) * 2018-11-14 2021-02-19 合肥晶合集成电路股份有限公司 一种非易失性存储器及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165845A (en) * 1999-04-26 2000-12-26 Taiwan Semiconductor Manufacturing Company Method to fabricate poly tip in split-gate flash
US20030124800A1 (en) * 2001-12-28 2003-07-03 Park Sung Kee Method of forming a floating gate in a flash memory device
US20030203571A1 (en) * 2001-10-04 2003-10-30 Hynix Semiconductor America, Inc. Non-volatile memory cells with selectively formed floating gate
CN1466224A (zh) * 2002-07-01 2004-01-07 台湾积体电路制造股份有限公司 分离栅极式快闪存储器及其制造方法
US20040241942A1 (en) * 2002-11-05 2004-12-02 Chia-Ta Hsieh Self-aligned structure with unique erasing gate in split gate flash

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165845A (en) * 1999-04-26 2000-12-26 Taiwan Semiconductor Manufacturing Company Method to fabricate poly tip in split-gate flash
US20030203571A1 (en) * 2001-10-04 2003-10-30 Hynix Semiconductor America, Inc. Non-volatile memory cells with selectively formed floating gate
US20030124800A1 (en) * 2001-12-28 2003-07-03 Park Sung Kee Method of forming a floating gate in a flash memory device
CN1466224A (zh) * 2002-07-01 2004-01-07 台湾积体电路制造股份有限公司 分离栅极式快闪存储器及其制造方法
US20040241942A1 (en) * 2002-11-05 2004-12-02 Chia-Ta Hsieh Self-aligned structure with unique erasing gate in split gate flash

Also Published As

Publication number Publication date
TW200644183A (en) 2006-12-16
US7144773B1 (en) 2006-12-05
CN1873957A (zh) 2006-12-06
TWI294669B (en) 2008-03-11
US20070069328A1 (en) 2007-03-29
US20060275984A1 (en) 2006-12-07

Similar Documents

Publication Publication Date Title
CN100394586C (zh) 分离栅极快闪元件与其制造方法
CN100440517C (zh) 具有增加的沟道长度的半导体器件及其制造方法
US7786013B2 (en) Method of fabricating semiconductor device
KR20020092234A (ko) 부유 게이트를 갖는 반도체 기억 장치 및 그 제조 방법
CN102468304B (zh) 存储装置及其制造方法
CN111211134A (zh) 一种3d存储器及其制造方法
US20090311856A1 (en) Flash memory device having recessed floating gate and method for fabricating the same
CN113035873B (zh) 半导体结构及其制作方法
JP2009267208A (ja) 半導体装置及びその製造方法
CN112466888A (zh) 半导体器件结构中多晶硅材料填充及3d nand存储器制备方法
KR20090068761A (ko) 반도체 소자의 수직 채널 트랜지스터 형성 방법
CN114005791A (zh) 存储器件及其形成方法
KR20030003906A (ko) 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자
JP2010272679A (ja) 半導体装置及びその製造方法
CN101604628B (zh) 形成半导体器件的栅极的方法
JP2008537319A (ja) 酸化膜のサイドウォールスペーサを有するシャロー・トレンチ・アイソレーション構造の製造法
JP2008109042A (ja) 半導体記憶装置及びその製造方法
CN112071838A (zh) 存储器及其形成方法
CN110504268A (zh) 半导体装置及减低半导体装置中扭结效应的方法
CN112420722B (zh) 埋入式栅极结构及半导体存储器的形成方法
JP2009009988A (ja) 半導体装置及びその製造方法
CN111276483B (zh) 三维存储器及其制造方法
JP2012054558A (ja) 不揮発性メモリのゲートのパターニング方法
KR100671603B1 (ko) 플래시 메모리 소자의 제조 방법
CN105789208B (zh) 存储元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080611