CN100416792C - 一种制造硅绝缘体衬底结构的方法 - Google Patents
一种制造硅绝缘体衬底结构的方法 Download PDFInfo
- Publication number
- CN100416792C CN100416792C CNB2004100117399A CN200410011739A CN100416792C CN 100416792 C CN100416792 C CN 100416792C CN B2004100117399 A CNB2004100117399 A CN B2004100117399A CN 200410011739 A CN200410011739 A CN 200410011739A CN 100416792 C CN100416792 C CN 100416792C
- Authority
- CN
- China
- Prior art keywords
- oxidation
- porous
- annealing
- dopant
- under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000012212 insulator Substances 0.000 title claims description 17
- 229910052710 silicon Inorganic materials 0.000 title claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 12
- 239000010703 silicon Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 76
- 230000003647 oxidation Effects 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims abstract description 73
- 229910021426 porous silicon Inorganic materials 0.000 claims abstract description 65
- 239000002019 doping agent Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 230000003213 activating effect Effects 0.000 claims abstract description 4
- 230000004913 activation Effects 0.000 claims abstract description 4
- 238000000137 annealing Methods 0.000 claims description 46
- 238000002347 injection Methods 0.000 claims description 31
- 239000007924 injection Substances 0.000 claims description 31
- 150000002500 ions Chemical class 0.000 claims description 28
- 238000010438 heat treatment Methods 0.000 claims description 20
- 230000007935 neutral effect Effects 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 238000005516 engineering process Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 10
- 239000011261 inert gas Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 238000004151 rapid thermal annealing Methods 0.000 claims description 7
- 239000000243 solution Substances 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 238000002156 mixing Methods 0.000 claims description 4
- 238000002048 anodisation reaction Methods 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910052724 xenon Inorganic materials 0.000 claims description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 229910052797 bismuth Inorganic materials 0.000 claims 1
- 238000009279 wet oxidation reaction Methods 0.000 claims 1
- 238000007743 anodising Methods 0.000 abstract description 2
- 238000013508 migration Methods 0.000 abstract description 2
- 230000005012 migration Effects 0.000 abstract description 2
- 239000007787 solid Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 62
- 235000012431 wafers Nutrition 0.000 description 11
- 239000000203 mixture Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 3
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010790 dilution Methods 0.000 description 3
- 239000012895 dilution Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- -1 oxonium ion Chemical class 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- BDERNNFJNOPAEC-UHFFFAOYSA-N propan-1-ol Chemical compound CCCO BDERNNFJNOPAEC-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004094 surface-active agent Substances 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000007630 basic procedure Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76245—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using full isolation by porous oxide silicon, i.e. FIPOS techniques
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F3/00—Electrolytic etching or polishing
- C25F3/02—Etching
- C25F3/04—Etching of light metals
Abstract
本发明提供一种通过氧化分级的多孔Si制造SOI衬底结构的方法。分级的多孔Si的形成是通过首先将掺杂剂(p型或n型)注入到含Si衬底中，利用激活退火步骤激活掺杂剂，接着在含HF的溶液中氧化注入的和激活的掺杂区。分级的多孔Si具有较粗大的顶层以及埋置在顶层之下的细小多孔层。经过随后的氧化步骤，细小的埋置多孔层转变成埋置氧化物，而粗大的顶层通过Si原子的表面迁移聚结成实体含Si上层。
Description
技术领域
本发明涉及一种制造半导体衬底结构的方法，更具体地涉及一种制造硅绝缘体(SOI)衬底结构的方法。本发明方法提供一种成本极低的SOI材料，这对硅集成电路(IC)工业将是有吸引力的。本发明方法提供的SOI材料可增大到300mm。
背景技术
在今天的微电子IC工业，半导体器件最小化到微米级(10-6)或者甚至纳米级(10-9)，这样，半导体器件可以在半导体衬底或晶片的最顶表面层上制造。顶部器件层以下的基块衬底，除了作为物理支撑结构或热沉以外，没有什么用途。实际上，顶部器件层与基块之间的、电的或电子的耦合，在某些情况下，是相当有害的。
在SOI技术中，SOI层和基块衬底层被连续的绝缘层隔开，此绝缘层称为埋置氧化物(BOX)。器件层(即SOI层)的这种隔离或隔开能产生明显的优点以及性能的提高，包括，例如，小的结电容和泄漏；对离子化辐射、电子噪音和热量的大的抵抗性；对CMOS锁存的抵抗性；等等。但是，形成SOI结构不是一件简单的事情。
经过几十年的研究和发展，证明仅有几种方法在商业上是可行的。其中的一个称为BESOI(键合-背蚀SOI，bond-and-etch-backSOI)，将两个Si晶片的表面氧化，将氧化的表面键合在一起，接着将两个键合晶片中的一个刻蚀，形成薄的SOI器件层。在先前的工艺方法及其变型中，由于晶片表面在键合之前氧化，因此埋置氧化物可以制成任意所需厚度。但是，主要的不足是在键合表面的杂质，以及通过背蚀工艺达到薄的、均匀的Si上层(Si over-layer)的难度。术语“硅上层”和“SOI层”可以在本发明申请中互换。
另一个公知的方法称为SIMOX(注氧隔离)，将选择剂量的氧离子直接注入Si晶片中，接着将晶片在氧环境中在高温下退火，从而注入的氧转换成连续埋置氧化物层。在SIMOX方法中，埋置氧化物层的厚度主要取决于注入氧的剂量以及热氧化条件。并且，在SIMOX中，在热氧化期间将Si上层减薄到所需厚度，此后剥离表面氧化物。
通常，为了形成将Si上层与衬底隔离开的、低缺陷的连续埋置氧化物层，在SIMOX中需要氧注入剂量达到3E17cm-2-5E17cm-2水平。为了在合理的时间期限内达到注入如此高浓度的氧离子，需要花费更多的成本建造特殊的大电流注入机，用于SIMOX应用。随着Si衬底增大到较大的晶片尺寸，高成本的大体积、大电流注入机以及注入工艺成为一个严重的问题。
多孔Si是在含HF的水溶液中电解阳极氧化形成的。耐HF的电极，例如由铂制成的，是负偏压的，而轻或重p掺杂的Si衬底是正偏压的。在Si晶片表面形成的多孔Si层的孔隙率，是按体积损失测量的，它与电流和电压成正比，与HF浓度成反比。所形成的多孔Si层的深度，对于给定的掺杂浓度，与阳极氧化时间成正比。但是，除了上述参数以外，多孔Si的实际结构还是掺杂剂和缺陷的类型和浓度的非常复杂的函数。多孔Si材料的一个普通特征是与高密度孔隙相关的巨大表面积。单位体积的表面积估计达到100-200m2/cm3。如此大表面积的存在，使多孔Si非常易于与诸如氧气的环境气体产生化学反应。多孔Si的氧化速率，发现高于基块Si一个数量级。这使多孔Si成为用于氧化物隔离的好候选者。
在一个称为FIPOS(通过多孔氧化硅完全隔离)的公知方法中，多孔Si是通过使用构图工序和随后的HF阳极氧化而形成的，用于包围浅的Si小岛，接着将多孔Si氧化，形成完全隔离的Si小岛。尽管氧化多孔Si得到好的隔离，但通常相对于Si小岛太厚并且横向不均匀。这种不均匀性导致Si晶片的翘曲，并在Si小岛中形成很多氧化诱导的缺陷。
考虑到制造SOI衬底结构的先前技术方法的上述缺点，不断地需要提供新的和改进的方法，用于形成较简单和便宜的SOI衬底结构。
发明内容
本发明的一个目的是提供一种简单和节约成本的、制造硅绝缘体(SOI)衬底结构的方法。
本发明的另一个目的是提供一种制造SOI衬底结构的方法，其中减小缺陷数量是通过减少注入损坏和通过减小氧化诱导的应力和应变来实现的。
本发明的又一个目的是提供一种制造能扩大到300mm的SOI衬底结构的、简单的和节约成本的方法。
本发明的再一个目的是提供一种制造SOI衬底结构的方法，其中没有使用晶片键合和/或氧注入。
这些和其它目的和优点是通过使用一种方法实现的，其中SOI衬底结构是通过氧化分级的多孔Si而制造的。分级的多孔Si具有较粗大的顶层和埋置在顶层下的细小多孔层。经过随后的氧化步骤，细小的埋置多孔层转换成埋置氧化物，粗大的顶层通过Si原子的表面迁移聚结成实体含Si上层。很多这种顶Si层变成热氧化物，从而可以容易地被去除，而仅仅在埋置氧化物上留下薄的Si上层。
当本发明的方法中使用表层注入(blanket implantation)时，分级多孔Si在横过含Si衬底上是空间均匀分布的，并且当所有表面区域上均匀地发生氧化时，埋置氧化物是均匀的，并且Si上层相当程度地没有应力。
本发明的方法与上述传统的SIMOX方法相比，提供几种额外的优点。一个这种优点是不使用高成本的大电流注入机。一个相关的优点是减小注入引起的损坏。另外，氧化诱导的应力和应变是很小的，因为多孔Si在氧化时体积膨胀小于基块Si。
特别是，并且在宽广的范围内，本发明的方法包括如下步骤：
提供分级的多孔含Si结构；以及
氧化所述分级多孔含Si结构形成硅绝缘体(SOI)结构，SOI结构具有均匀的埋置氧化物层和含Si层。
分级多孔Si在本发明中形成时，首先将掺杂剂(p型或n型)注入含Si衬底中，利用激活退火步骤激活掺杂剂，接着在含HF溶液中阳极氧化注入和激活的掺杂剂区。
在本发明的一个实施例中，使用短的氧化退火步骤，用于生成包括不连续氧化物和连续氧化物的中间SOI结构。可以执行进一步退火，将两种不同的氧化物转换成连续的、单一埋置氧化物区。
在另一个实施例中，使用两个不同注入步骤，即双注入。一个注入步骤包括：将n型或p型掺杂剂注入结构中，同时其它注入步骤包括注入离子，该注入离子造成损伤构造并且对于Si进入结构中是中性的。中性离子注入可以或可以不形成结构中的非晶区。这两种注入的顺序可以是，(A)注入n型或p型掺杂剂，然后注入中性离子；或者(B)注入中性离子，然后注入n型或p型掺杂剂。
在本发明的又一个实施例中，如上所述执行两个注入步骤，注入峰值的范围基本是彼此重叠的。
按本发明的方法得到的结构是SOI衬底结构，包括所需厚度的含Si上层，在含Si上层下面的均匀埋置氧化物层，以及在埋置氧化物下面的含Si衬底。含Si上层基本没有缺陷并且薄(厚度在小于100nm的数量级)。使用本发明方法形成的埋置氧化物层是均匀的，其厚度范围为50到200nm。本发明中使用的术语“均匀”是指埋置氧化物层与含Si上层以及与下层的含Si衬底具有连续的界面，其中整个晶片的厚度变化小于埋置氧化物总厚度的20％。
附图说明
图1A-1F是表示本发明基本加工步骤的图(剖视图)；
图2A-2C是表示本发明另一个实施例的图(剖视图)；
图3A-3B是表示本发明再一个实施例的图(剖视图)；
图4是本发明埋置多孔Si结构的横截面SEM照片；
图5是本发明SOI衬底结构的横截面SEM照片，其中形成不连接的，即间断的氧化物和连接的氧化物；
图6是使用双注入获得的本发明设计的多孔含Si结构的横截面SEM照片；
图7是通过双注入设计的多孔Si所制备的本发明双SOI衬底结构的横截面SEM照片；
图8是通过双注入获得的本发明设计的多孔含Si结构的横截面SEM照片；
图9是通过双注入得到的本发明SOI衬底结构的剖面SEM照片。
具体实施方式
本发明提供一种简单的和低成本的方法，用于形成含Si上层下面具有均匀埋置氧化物层的SOI衬底结构，下面将参考本发明申请所附的附图，更详细地描述本发明。在附图中，相似和/或对应的元件用相似的附图标记表示。
首先参看图1A所示的初始结构，其中包括含Si衬底10，其中形成掺杂区12。这里使用的术语“含Si衬底”表示至少包括硅的半导体。这种含Si衬底的说明性例子包括，但不限于：Si、SiGe、SiC、SiGeC、外延Si/Si、外延Si/SiC、外延Si/SiGe以及预制硅绝缘体(SOI)或SiGe绝缘体(SGOI)，其中可以包括任何数量的埋置绝缘(即，连续的、不连续的或连续和不连续的组合)区。含Si衬底可以是未掺杂的或掺杂的。含Si衬底10的掺杂可以是轻的(掺杂剂浓度大约小于1E17原子/cm3)或者重的(掺杂剂浓度大约等于或大于1E17原子/cm3)。
更具体的含Si衬底的例子包括：p+衬底，n-掺杂衬底，p-epi/p-衬底，p-epi/n-衬底，p+epi/p-衬底，p+epi/n-衬底，n-epi/p-衬底，n+epi/p-衬底，p+SiGe/p-Si，或p+，p-SOI。在一个实施例中使用掺杂的含Si半导体衬底10，优选的是，含Si半导体衬底10是p+衬底。当在衬底顶部形成外延层时，epi层即外延层是利用本领域一般技术人员公知的传统外延生长方法形成的。
掺杂区12可以是n型掺杂剂区或者p型掺杂剂区，这是通过离子注入在含Si衬底10中形成的。在一个实施例中使用p型掺杂剂，如Ga、Al、B、BF2。在这些p型掺杂剂中，B和BF2是高度优选的。
在本发明的此步骤中注入的掺杂剂浓度，根据注入的掺杂剂类型可以改变。对于n型掺杂剂，注入的掺杂剂浓度通常是1E17到1E21原子/cm3，而对于p型掺杂剂，注入的掺杂剂浓度通常大约是1E17到1E21原子/cm3。
根据本发明，将n或p型掺杂剂注入含Si衬底10，使掺杂剂的峰值浓度处于衬底上表面以下的某个预定深度。更具体地，注入条件足以形成深的注入区，其深度从衬底顶面测量大约为250到1500nm。在一个优选的实施例中，B使用能量大约为100keV到500keV，BF2使用能量大约为500keV到2500keV，用于形成掺杂区12。B和BF2的剂量大约为5E15原子/cm2到5E16原子/cm2。
在本发明的一些实施例中，在含Si衬底10中造成损伤构造的中性离子与上述的掺杂剂注入联合使用。本发明使用的术语“中性离子”是指不与含Si衬底10反应的任何离子。这些中性离子的说明性例子包括，但不限于：Si、Ge、Ne、Bi、Sn、Xe和类似物。优选地，使用Si作为中性离子。中性离子造成损伤的形成，相信有助于多孔Si区的形成。损伤区在掺杂区12上面、下面或内部形成。中性离子可以在掺杂剂注入步骤之前或之后注入。根据注入条件和所用的中性离子，此注入步骤可以在含Si衬底10内形成非晶区。在一个实施例中，中性离子峰的峰值与掺杂剂离子注入的峰值匹配，从而两种注入彼此叠加。
这种选择性中性离子注入步骤的条件，根据所用的离子以及所用离子的所需深度而改变。在一个优选的实施例中，Si是使用大约200keV到大约500keV的能量注入的，剂量在名义室温或低于此温度下为大约1E14原子/cm2到大约1E16原子/cm2。当使用时，这两种注入步骤，即双注入，可以根据热氧化过程中使用的条件用于生成单SOI结构或双SOI结构。
接着，将如图1A所示的结构退火，激活掺杂区12内的掺杂剂，生成空穴(对于p型掺杂剂)或电子(对于n型掺杂剂)。退火后的结构表示在图1B中。在图1B中，附图标记14表示退火后形成的、激活的掺杂剂注入区。一般地，对于高退火温度，更多的掺杂剂离子被激活，同时，掺杂剂离子扩散更多，导致注入区变宽。根据本发明，执行退火步骤的温度必须使至少浓度峰值处的掺杂剂离子大部分得到激活。在浓度峰值附近的区域通常没有激活到完全程度，表明此区域的Si点阵仍然保持在距离注入损伤一定程度的无序。在一些情况下，载流子的分布由于存在未激活的掺杂剂而包含峰值和谷值。
本发明此时使用的退火可以包括加热炉退火、快速热退火或者脉冲退火(spike anneal)。当使用加热炉退火时，加热炉退火通常在大约600℃或更高温度下进行大约15分钟或更长的一段时间。优选地，加热炉退火是在大约650℃到大约800℃的温度下进行大约15到大约250分钟的一段时间。加热炉退火通常是在惰性气体和/或氧化环境中进行的，包括，例如，He、Ar、O2、N2和它们混合物。
当使用快速热退火(RTA)时，RTA通常在大约800℃或更高温度下进行大约5分钟或更短的一段时间。优选地，RTA是在大约900℃到大约1050℃的温度下进行大约5到大约30秒的一段时间。RTA通常是在惰性气体和/或氧化环境中进行的，包括，例如，He、Ar、O2、N2和它们混合物。
当使用脉冲退火时，脉冲退火通常在大约900℃或更高温度下进行约1秒或更短的一段时间。优选地，脉冲退火是在大约900℃到大约1100℃的温度下进行。脉冲退火通常是在惰性气体和/或氧化环境中进行的，包括，例如，He、Ar、O2、N2和它们混合物。
在上述不同的退火技术中，优选地使用加热炉退火。当掺杂剂是B，并且使用加热炉退火时，优选地退火在大约650℃的温度下进行2-3小时。
接着，如图1C所示，图1B中所示的结构受到电解阳极氧化处理，能够将激活的掺杂区14转变成多孔区16。图1C所示的结构可以称为分级的多孔含Si结构，多孔Si区16的结构密切地反映载流子和损伤的情况。即，高残余注入损坏和低载流子浓度区得到粗大的多孔结构，而高载流子浓度区得到细小的多孔结构。这样，多孔结构不是均匀的，而是分级的。
细小多孔区16a主要位于多孔区16的底部，而粗大多孔区16b主要位于多孔区16的顶部。与粗大多孔Si区相比，细小多孔区的孔密度小(即，含有较少的孔隙)。由于细小多孔Si的表面积非常大，因此任何类型的表面反应，包括氧化，将在细小多孔Si区比粗大多孔Si区进行得快，这是因为其高的表面积。
阳极氧化过程优选地是将图1B所示的结构浸入含HF溶液中，同时相对于同样置于含HF溶液的电极，对结构施加电偏压。在这样的过程中，结构通常作为电化学电池的正极，而作为负极的是其它的半导体材料，例如Si，或者使用金属。
一般地，HF阳极氧化将掺杂的单晶Si转变成多孔Si。形成速率以及所形成的多孔Si的性质(孔隙度和微观组织)，由材料性质，即掺杂类型和浓度，以及阳极氧化过程本身的反应条件(电流密度、偏压、照明和含HF溶液中的添加剂)决定。特别是，多孔Si在较高掺杂区具有明显增大的效率，因此激活的掺杂区14高效地转变成多孔Si。
基本上，本发明中形成的多孔Si区16具有的孔隙度为大约0.01％或更高。多孔Si区16的深度，从结构的最上表面测量到多孔Si的最上表面，为大约50nm或大于50nm。
术语“含HF溶液”包括浓HF(49％)、浓HF和醋酸、HF与水的混合物、HF与诸如甲醇、乙醇、丙醇等一羟基醇的混合物，或者混有至少一种表面活性剂的HF。基于含49％的HF，含HF溶液中的表面活性剂通常为从约1％到约80％。
阳极氧化过程，用于将激活的掺杂区14转变成分级的多孔Si区16，是使用恒流源进行的，恒流源工作的电流密度为大约0.05到大约50mA/cm2。可以选择性地使用光源照亮样品。更优选的是，本发明的阳极氧化是使用恒流源进行的，恒流源工作的电流密度为大约0.1到大约5mA/cm2。
通常，阳极氧化是在室温下进行的，或者可以使用从室温升高到的一个温度。在阳极氧化后，通常用去离子水冲洗结构并将结构干燥。
在本发明的选择性实施例中，在本发明的此时，可以在含多孔区16的含Si衬底10顶部形成选择性的帽层18。包括选择性帽层18的结构，例如，表示在图1D中。本发明使用的选择性帽层18包括任何含Si材料，例如包括外延Si(epi-Si)、SiGe、非晶Si(a:Si)、单晶或多晶Si，或者它们的任意组合。在上述的各种Si材料中，优选地使用外延Si或SiGe作为选择性帽层18。
当存在选择性帽层18时，其厚度为大约1到大约100nm，而厚度大约1到大约50nm是更加优选的。选择性帽层18的形成是使用公知的沉积工艺，包括上述的一种外延生长工艺。
接着，将包括如此形成的多孔Si区16的结构，其中具有或没有选择性帽层18，在将多孔Si区16转变成埋置氧化物区20的温度下使用干热氧化工艺进行加热，即退火。得到的结构包括埋置氧化物区20和含Si上层22，例如，如图1E所示。注意，在加热步骤中，在层22顶部形成氧化物层24。这个表面氧化物层，即氧化物层24，通常在加热步骤之后从结构上去除，但不总是这样。去除氧化物层24是使用传统的湿刻蚀工艺，其中使用诸如HF的化学刻蚀剂。与硅相比，这种化学刻蚀剂对去除氧化物有高的选择性。图1F表示去除表面氧化物层24之后的结构。
根据本发明，细小多孔Si区转变成埋置氧化物区20，同时粗大多孔Si区通常聚结成单晶Si，接着转变成含Si上层22。埋置氧化物和含Si上层的厚度，通过调节热氧化条件可以控制到所需值。
本发明在加热步骤之后形成的表面氧化物层24具有可以变化的厚度，范围可以是大约10到大约1000nm，最常用的厚度是大约20到大约500nm。
具体地，本发明的加热步骤是干热氧化工艺，其温度为大约650℃到大约1350℃，更加优选的温度是大约1200℃到大约1325℃。在本发明的一些实施例中，特别是当需要间断，即不连续埋置氧化物和连续埋置氧化物时，热氧化可以在低于650℃的条件下进行。通常，对于这个本发明的实施例，间隙埋置氧化物的形成是通过大约1250℃到大约1325℃下进行的热氧化。在将含有间断埋置氧化物和连续埋置氧化物转变成含单一埋置氧化物结构的结构时，可以在上述的基本温度范围内执行进一步的退火。
并且，本发明的加热步骤是在氧化环境中进行的，其中包括至少一种含氧气体，如O2、NO、N2O、臭氧、空气或其它类似的含氧气体。含氧气体可以彼此混合(例如，O2和NO的混合物)，或者该气体可以用惰性气体稀释，例如He、Ar、N2、Xe、Kr或Ne。当使用稀释的环境时，稀释的环境含有大约0.5到大约100％的含氧气体，其余的直至100％都可以是惰性气体。
加热步骤可以在大约1250℃到大约1325℃下执行一段可变的时间，通常是大约10到大约1800分钟，更加优选的时间是大约60到大约600分钟。加热步骤可以在单一的目标温度下进行，或者可以使用具有不同加热速率和保温时间的不同加热和保温循环。
在本发明的一些实施例中，执行预氧化步骤。预氧化步骤是在诸如蒸汽的湿氧环境中在大约600℃到大约1200℃下进行的，更加优选的温度是大约800℃到大约1000℃。预氧化步骤的优势在于，它将多孔Si在聚结成大Si晶粒之前，以较快的速率转变成氧化物。
在本发明的另一个实施例中，注入过量的掺杂剂离子，使用氢气气氛中大气压或减压条件下的氧化后热退火，用于降低含Si上层中的掺杂剂含量。当执行这种氧化后过程时，在温度为大约900℃到大约1200℃下在氢气气氛中进行热退火，更加优选的温度是大约1000℃到大约1050℃。氢气气氛的例子包括H2、NH3或它们的混合物，其中包括具有或者没有惰性气体的混合物。利用上述的氧化后热退火，含Si上层中掺杂剂离子的浓度可以降低超过2个数量级。
根据本发明，含Si上层22的厚度为大约1000nm或小于1000nm，更加优选的厚度为大约100到大约500nm。注意，本发明形成的含Si上层22是完全没有缺陷的一个薄层。在加热步骤形成的埋置氧化物层20的厚度为100到200nm。埋置氧化物层20与含Si上层22之间具有平滑和连续的界面。
如上所述，本发明此时可以剥离表面氧化物层24，从而提供硅绝缘体衬底材料，例如，如图1F所示。
除了上述图1A-1F中未制图的结构外，本发明还用于形成图形化结构。图形化结构和用于形成图形化结构的过程，例如，表示在图2A-2C中。特别是，图2A表示本实施例的初始结构，其中含Si衬底10具有注入的和激活的掺杂区14的、分散的和孤立的小岛。注入的和激活的掺杂区的、分散的和孤立的小岛，可以使用掩模离子注入工艺形成。
接着，将图2B所示的结构经受上述的阳极氧化过程。如上所述，阳极氧化过程在衬底中形成多孔Si区16。接着，可以在此结构的顶部形成选择性帽层(未图示)。
接着，将具有或没有选择性帽层的此结构经受上述的退火步骤，例如，得到如图2C所示的结构。注意，附图标记10、20和22具有与上面所述的相同意义；表面氧化物层24已经从此结构上去除。
图3A-3B表示本发明另一个可供选择的实施例，其中在相同的结构上形成双SOI层。双SOI层的形成是通过首先执行上述得到图1F所示结构的步骤。在得到此结构后，在此结构的顶部形成具有注入的和激活的掺杂区14’的含Si衬底10’。图3A提供了这种结构的示图。接着，重复阳极氧化和退火步骤，例如，得到如图3B所示的结构。在图3B中，形成第二埋置氧化物层20’以及第二含Si上层22’。相同的工序可以重复多次，得到多SOI层的结构。多SOI层可以都是连续的、不连续的，或者它们可以以上面二者的组合形式存在。
图4表示使用本发明方法制备的多孔Si结构的实际SEM照片。多孔Si结构的制备是通过在220keV下并使用B剂量约为2E16cm-2将B注入p-/p+Si衬底中，然后在650℃退火2小时45分钟。接着，将注入并激活的衬底在HF(49％)中阳极氧化1分钟或小于1分钟，得到图4所示的多孔Si结构。图4所示的结构包括上部分级的细小多孔Si区，其中具有很好限定的带，对应于注入B分布的峰值区。接着，图4所示的多孔Si结构可以按上面所述进行氧化，得到SOI结构。
图5表示由B+注入的多孔Si形成的SOI结构的SEM照片。形成多孔Si结构的注入条件如下：B+注入，剂量2E16原子/cm2，注入能量220keV。阳极氧化是在上述条件下进行的。掺杂剂激活步骤是在多孔Si形成之前在650℃处理2小时45分钟。SOI结构包括四层(1)最顶部的Si层，从表面延伸到间断埋置氧化物(标记为BOX1)顶部；(2)间断埋置氧化物层(标记为BOX1)；(3)夹在间断埋置氧化物(标记为BOX1)与连续埋置氧化物(标记为BOX2)之间的Si层；以及(4)连续埋置氧化物层(标记为BOX2)。可以进行进一步的氧化，消耗上述的层(1)和(2)，得到在连续BOX层(上面的层(4))上具有单一Si层(上面的层(3))的SOI结构。
图6表示使用双注入工艺形成的多孔Si结构的SEM照片。特别是，双注入工艺包括如下：B+注入，220keV，2E16原子/cm2；以及Si+注入，220keV，2E15原子/cm2。阳极氧化在使用上述条件下进行的。在SEM照片中存在两个多孔Si带。第一带对应于注入Si+分布的峰值区，第二带对应于注入硼分布的峰值区。
图7表示双SOI的SEM照片，其中双SOI是通过双注入设计多孔Si结构形成的。在形成图7所示的结构时使用如下的条件：B+，180keV，2E16原子/cm2；Si+，220keV，2E15原子/cm2。如图所示，所述结构包括两个SOI层和两个BOX区。BOX 1对应于图6中多孔硅的第一带，而BOX 2对应于图6中多孔硅的第二带。图6中的某些表面硅已经通过形成连续埋置的氧化物区所需的退火氧化所消耗。
图8表示双注入的含多孔硅结构的SEM照片。使用如下的条件形成所述结构：B+，160keV，2E16原子/cm2；Si+，220keV，2E15原子/cm2。B+和Si+注入条件的选择，是使B+和Si+的投影范围彼此几乎重合。因此，图6所示的多孔Si带，在此条件下是彼此叠加的，得到单一多孔Si带，但具有高密度的孔隙。
图9表示双注入制备的单SOI的SEM照片。此结构是使用如下的条件制备的：B+，150keV，2E16原子/cm2；Si+，220keV，2E15原子/cm2，接着进行如上所述的掺杂剂激活退火，多孔Si形成以及高温退火。埋置氧化物层的位置对应于图8中稠密多孔Si带的相应位置。
虽然参考优选的实施例特别地图示和描述了本发明，但本领域的一般技术人员应该理解的是，在不偏离本发明的范围和精神的条件下可以做出形式和细节上的上述和其它变化。因此，本发明并不限制在描述的和图示的精确形式和细节，而是受权利要求的范围限制。
Claims (37)
1. 一种制造硅绝缘体衬底结构的方法，包括：
提供一种分级的多孔含Si结构，所述多孔含Si结构包括不稠密多孔Si的上区以及较稠密多孔Si的下区；以及
阳极氧化所述分级的多孔含Si结构，以使上述下区和上区分别形成具有均匀埋置氧化物层和含Si上层的硅绝缘体结构。
2. 如权利要求1所述的方法，其特征在于所述提供步骤包括将掺杂剂离子注入到含Si衬底中，在含Si衬底内激活掺杂剂，以便形成注入的和激活的掺杂区，接着使所述注入和激活的掺杂区经受电解阳极氧化工艺。
3. 如权利要求2所述的方法，其特征在于掺杂剂是n型掺杂剂或p型掺杂剂。
4. 如权利要求3所述的方法，其特征在于掺杂剂是从如下组中选择的p型掺杂剂，该组由Ga、Al、B和BF2组成。
5. 如权利要求4所述的方法，其特征在于p型掺杂剂是B，所述B是在从100keV到500keV的能量下以及在5E15原子/cm2到5E16原子/cm2的剂量下注入的。
6. 如权利要求4所述的方法，其特征在于p型掺杂剂是BF2，所述BF2是在500keV到2500keV的能量下以及在5E15原子/cm2到5E16原子/cm2的剂量下注入的。
7. 如权利要求2所述的方法，其特征在于所述激活步骤包括退火。
8. 如权利要求7所述的方法，其特征在于所述退火是从如下的组中选择的：该组由加热炉退火、快速热退火和脉冲退火组成。
9. 如权利要求8所述的方法，其特征在于所述退火是加热炉退火步骤，所述加热炉退火步骤是在存在惰性气体气氛、氧化环境或二者混合的情况下在600℃或更高温度下进行15分钟或更长时间。
10. 如权利要求8所述的方法，其特征在于所述退火是快速热退火步骤，所述快速热退火步骤是在存在惰性气体气氛、氧化环境或二者混合的情况下在800℃或更高温度下进行5分钟或更短时间。
11. 如权利要求8所述的方法，其特征在于所述退火是脉冲退火步骤，所述脉冲退火步骤是在存在惰性气体气氛、氧化环境或二者混合的情况下在900℃或更高温度下进行1秒或更短时间。
12. 如权利要求2所述的方法，其特征在于所述阳极氧化工艺是在含HF的溶液中进行的。
13. 如权利要求12所述的方法，其特征在于所述阳极氧化工艺是使用恒流源进行的，所述恒流源工作在0.05到50mA/cm2的电流密度下。
14. 如权利要求1所述的方法，其特征在于所述多孔含Si结构的孔隙度为0.01％或更高。
15. 如权利要求1所述的方法，还包括在所述提供步骤之后，但在所述氧化之前，在含Si衬底的顶部形成帽层。
16. 如权利要求15所述的方法，其特征在于所述帽层包括含Si材料。
17. 如权利要求1所述的方法，其特征在于所述氧化是在含氧环境中进行的。
18. 如权利要求17所述的方法，其特征在于所述含氧环境还包括惰性气体。
19. 如权利要求17所述的方法，其特征在于所述含氧环境是从如下组中选择的，该组由O2、NO、N2O、臭氧和空气组成。
20. 如权利要求1所述的方法，其特征在于所述氧化是在650℃到1350℃的温度下进行的。
21. 如权利要求1所述的方法，其特征在于所述氧化在含Si上层的顶部形成表面氧化物。
22. 如权利要求1所述的方法，其特征在于所述多孔含Si结构是连续的。
23. 如权利要求1所述的方法，其特征在于所述多孔含Si结构包括分立的小岛，并且所述硅绝缘体结构的所述埋置氧化物包括热氧化物的分立小岛。
24. 如权利要求23所述的方法，其特征在于所述含Si上层和埋置氧化物的分立小岛被消耗掉。
25. 如权利要求1所述的方法，其特征在于还包括重复所述提供和氧化步骤任意次数，用于提供多层硅绝缘体材料。
26. 如权利要求1所述的方法，其特征在于还包括在所述氧化之前的预氧化步骤，所述预氧化步骤包括在湿氧环境中的氧化。
27. 如权利要求26所述的方法，其特征在于所述预氧化步骤是在600℃到1200℃的温度下进行的。
28. 如权利要求1所述的方法，其特征在于还包括氧化后步骤，所述氧化后步骤包括在氢环境中的热退火。
29. 如权利要求28所述的方法，其特征在于所述氧化后步骤是在900℃到1200℃的温度下进行的。
30. 如权利要求2所述的方法，还包括在所述掺杂剂的所述注入之前或之后，将中性离子注入到所述含Si衬底中。
31. 如权利要求30所述的方法，其特征在于所述中性离子包括Si、Ne、Sn、Bi或Xe。
32. 如权利要求30所述的方法，其特征在于所述中性离子注入在所述含Si衬底中形成非晶区。
33. 如权利要求30所述的方法，其特征在于所述中性离子是Si，并且所述注入步骤是在如下条件下进行的：Si剂量为1E15到1E16原子/cm2，注入能量为200到500keV，温度为室温或低于室温。
34. 如权利要求1所述的方法，其特征在于所述氧化步骤是使用足以形成间断埋置氧化物区和连续埋置氧化物区的条件下进行的。
35. 如权利要求34所述的方法，其特征在于所述氧化是在低于1000℃的温度下进行的。
36. 一种制造硅绝缘体的方法，包括：
提供在含Si衬底内含有注入和激活的掺杂剂区的结构；
通过HF阳极氧化工艺将掺杂区转变成分级的多孔含Si区；
使含有分级的多孔含Si区的结构经受热湿氧化工艺；
将含有多孔含Si区的结构氧化，以形成具有均匀埋置氧化物层和含Si上层的硅绝缘体结构；以及
使所述硅绝缘体结构经受氧化后的热退火，所述氧化后的热退火是在氢环境中进行的。
37. 一种形成图形化的硅绝缘体的方法，包括：
提供图形化的分级多孔含Si结构，所述多孔含Si结构包括不稠密多孔Si的上区以及较稠密多孔Si的下区；以及
将所述图形化的分级多孔含Si结构阳极氧化，以使上述下区和上区分别形成具有均匀埋置氧化物层和含Si上层的硅绝缘体结构。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/674,648 | 2003-09-30 | ||
| US10/674,648 US7566482B2 (en) | 2003-09-30 | 2003-09-30 | SOI by oxidation of porous silicon |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1684243A CN1684243A (zh) | 2005-10-19 |
| CN100416792C true CN100416792C (zh) | 2008-09-03 |
Family
ID=34376907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100117399A Expired - Fee Related CN100416792C (zh) | 2003-09-30 | 2004-09-24 | 一种制造硅绝缘体衬底结构的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7566482B2 (zh) |
| CN (1) | CN100416792C (zh) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100627888B1 (ko) * | 2004-05-25 | 2006-09-25 | 도시바세라믹스가부시키가이샤 | 화합물 반도체 성장용 기판, 그것을 이용한 화합물 반도체및 그들의 제조방법 |
| FR2881573B1 (fr) * | 2005-01-31 | 2008-07-11 | Soitec Silicon On Insulator | Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes |
| EP1770055B1 (en) * | 2005-09-28 | 2008-05-28 | STMicroelectronics S.r.l. | Process for manufacturing thick suspended structures of semiconductor material |
| US7812397B2 (en) * | 2005-09-29 | 2010-10-12 | International Business Machines Corporation | Ultra thin channel (UTC) MOSFET structure formed on BOX regions having different depths and different thicknesses beneath the UTC and source/drain regions and method of manufacture thereof |
| US20070069300A1 (en) * | 2005-09-29 | 2007-03-29 | International Business Machines Corporation | Planar ultra-thin semiconductor-on-insulator channel mosfet with embedded source/drain |
| US7767541B2 (en) * | 2005-10-26 | 2010-08-03 | International Business Machines Corporation | Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods |
| US7759739B2 (en) * | 2005-10-27 | 2010-07-20 | International Business Machines Corporation | Transistor with dielectric stressor elements |
| US7221024B1 (en) * | 2005-10-27 | 2007-05-22 | International Business Machines Corporation | Transistor having dielectric stressor elements for applying in-plane shear stress |
| US7476938B2 (en) * | 2005-11-21 | 2009-01-13 | International Business Machines Corporation | Transistor having dielectric stressor elements at different depths from a semiconductor surface for applying shear stress |
| US7659581B2 (en) * | 2005-11-30 | 2010-02-09 | International Business Machines Corporation | Transistor with dielectric stressor element fully underlying the active semiconductor region |
| US7635899B2 (en) * | 2007-01-11 | 2009-12-22 | International Business Machines Corporation | Structure and method to form improved isolation in a semiconductor device |
| US7772096B2 (en) * | 2008-07-10 | 2010-08-10 | International Machines Corporation | Formation of SOI by oxidation of silicon with engineered porosity gradient |
| JP2010135538A (ja) * | 2008-12-04 | 2010-06-17 | Sumco Corp | 貼り合わせウェーハの製造方法 |
| US20100221867A1 (en) * | 2009-05-06 | 2010-09-02 | International Business Machines Corporation | Low cost soi substrates for monolithic solar cells |
| US20130012008A1 (en) * | 2010-03-26 | 2013-01-10 | Bong-Gyun Ko | Method of producing soi wafer |
| JP5715351B2 (ja) * | 2010-06-30 | 2015-05-07 | キヤノン株式会社 | 半導体装置およびその製造方法、ならびに固体撮像装置 |
| US20120190137A1 (en) * | 2011-01-24 | 2012-07-26 | Sumitomo Electric Industries, Ltd. | Cross section observation method |
| JP5505367B2 (ja) * | 2011-05-11 | 2014-05-28 | 信越半導体株式会社 | 基板の一部に絶縁層を有する貼り合わせ基板の製造方法 |
| CN103633010B (zh) | 2012-08-28 | 2016-12-21 | 中国科学院上海微系统与信息技术研究所 | 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法 |
| US9209094B2 (en) * | 2013-07-29 | 2015-12-08 | Globalfoundries Inc. | Fin field effect transistor with dielectric isolation and anchored stressor elements |
| US9349863B2 (en) | 2013-08-07 | 2016-05-24 | Globalfoundries Inc. | Anchored stress-generating active semiconductor regions for semiconductor-on-insulator finfet |
| RU2554298C1 (ru) * | 2013-12-05 | 2015-06-27 | Федеральное государственное бюджетное учреждение науки Омский научный центр Сибирского отделения Российской академии наук (ОНЦ СО РАН) | Способ получения многослойной структуры пористый кремний на изоляторе |
| US9899274B2 (en) | 2015-03-16 | 2018-02-20 | International Business Machines Corporation | Low-cost SOI FinFET technology |
| US9590077B2 (en) | 2015-05-14 | 2017-03-07 | International Business Machines Corporation | Local SOI fins with multiple heights |
| IT201800000928A1 (it) * | 2018-01-15 | 2019-07-15 | St Microelectronics Srl | Dispositivo elettronico a semiconduttore con porta a trincea e relativo metodo di fabbricazione |
| US10833311B2 (en) * | 2018-07-03 | 2020-11-10 | International Business Machines Corporation | Method of making an anode structure containing a porous region |
| US10833356B2 (en) | 2018-07-03 | 2020-11-10 | International Business Machines Corporation | Kinetically fast charging lithium-ion battery |
| US10833357B2 (en) | 2018-07-03 | 2020-11-10 | International Business Machines Corporation | Battery structure with an anode structure containing a porous region and method of operation |
| US10777842B2 (en) | 2018-07-03 | 2020-09-15 | International Business Machines Corporation | Rechargeable lithium-ion battery with an anode structure containing a porous region |
| CN112400245A (zh) * | 2018-07-03 | 2021-02-23 | 国际商业机器公司 | 具有包含多孔区域的阳极结构的可再充电锂离子电池 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN86108395A (zh) * | 1985-12-17 | 1987-09-16 | 德克萨斯仪器公司 | 用阳极化硅内层的开槽和氧化形成的半导体隔离 |
| US5854123A (en) * | 1995-10-06 | 1998-12-29 | Canon Kabushiki Kaisha | Method for producing semiconductor substrate |
| US6376285B1 (en) * | 1998-05-28 | 2002-04-23 | Texas Instruments Incorporated | Annealed porous silicon with epitaxial layer for SOI |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5831730B2 (ja) | 1979-10-15 | 1983-07-08 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPS592185B2 (ja) | 1980-02-04 | 1984-01-17 | 日本電信電話株式会社 | 半導体基体内への絶縁領域の形成法 |
| US4628591A (en) | 1984-10-31 | 1986-12-16 | Texas Instruments Incorporated | Method for obtaining full oxide isolation of epitaxial islands in silicon utilizing selective oxidation of porous silicon |
| JPS62108539A (ja) | 1985-11-07 | 1987-05-19 | Oki Electric Ind Co Ltd | Ｓｏｉ構造半導体装置の製造方法 |
| JPS62245620A (ja) * | 1986-04-17 | 1987-10-26 | Nec Corp | Ｓｏｉ膜形成法 |
| US5023200A (en) * | 1988-11-22 | 1991-06-11 | The United States Of America As Represented By The United States Department Of Energy | Formation of multiple levels of porous silicon for buried insulators and conductors in silicon device technologies |
| JPH02164023A (ja) * | 1988-12-19 | 1990-06-25 | Sanyo Electric Co Ltd | Ｓｏｉ構造の形成方法とｓｏｉ構造 |
| US5188978A (en) * | 1990-03-02 | 1993-02-23 | International Business Machines Corporation | Controlled silicon doping of III-V compounds by thermal oxidation of silicon capping layer |
| GB9025236D0 (en) * | 1990-11-20 | 1991-01-02 | Secr Defence | Silicon-on porous-silicon;method of production |
| JPH0964323A (ja) * | 1995-08-29 | 1997-03-07 | Sony Corp | 半導体基板の製造方法 |
| US6043166A (en) * | 1996-12-03 | 2000-03-28 | International Business Machines Corporation | Silicon-on-insulator substrates using low dose implantation |
| US6090689A (en) * | 1998-03-04 | 2000-07-18 | International Business Machines Corporation | Method of forming buried oxide layers in silicon |
| US6486037B2 (en) * | 1997-12-22 | 2002-11-26 | International Business Machines Corporation | Control of buried oxide quality in low dose SIMOX |
| US5930643A (en) * | 1997-12-22 | 1999-07-27 | International Business Machines Corporation | Defect induced buried oxide (DIBOX) for throughput SOI |
| JP3054123B2 (ja) | 1998-06-08 | 2000-06-19 | アプライド マテリアルズ インコーポレイテッド | イオン注入方法 |
| JP2000082679A (ja) | 1998-07-08 | 2000-03-21 | Canon Inc | 半導体基板とその作製方法 |
| US6376859B1 (en) | 1998-07-29 | 2002-04-23 | Texas Instruments Incorporated | Variable porosity porous silicon isolation |
| FR2784796B1 (fr) * | 1998-10-15 | 2001-11-23 | Commissariat Energie Atomique | Procede de realisation d'une couche de materiau enterree dans un autre materiau |
| US5950094A (en) | 1999-02-18 | 1999-09-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating fully dielectric isolated silicon (FDIS) |
| DE69941456D1 (de) * | 1999-12-31 | 2009-11-05 | St Microelectronics Srl | Herstellungsverfahren eines SOI Wafers |
| US7101772B2 (en) * | 2000-12-30 | 2006-09-05 | Texas Instruments Incorporated | Means for forming SOI |
| US6855436B2 (en) * | 2003-05-30 | 2005-02-15 | International Business Machines Corporation | Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal |
| US6800518B2 (en) * | 2002-12-30 | 2004-10-05 | International Business Machines Corporation | Formation of patterned silicon-on-insulator (SOI)/silicon-on-nothing (SON) composite structure by porous Si engineering |
| US7067387B2 (en) * | 2003-08-28 | 2006-06-27 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing dielectric isolated silicon structure |
| US7125458B2 (en) * | 2003-09-12 | 2006-10-24 | International Business Machines Corporation | Formation of a silicon germanium-on-insulator structure by oxidation of a buried porous silicon layer |
| US7659581B2 (en) * | 2005-11-30 | 2010-02-09 | International Business Machines Corporation | Transistor with dielectric stressor element fully underlying the active semiconductor region |
| US7365399B2 (en) * | 2006-01-17 | 2008-04-29 | International Business Machines Corporation | Structure and method to form semiconductor-on-pores (SOP) for high device performance and low manufacturing cost |
| US7479437B2 (en) * | 2006-04-28 | 2009-01-20 | International Business Machines Corporation | Method to reduce contact resistance on thin silicon-on-insulator device |
-
2003
- 2003-09-30 US US10/674,648 patent/US7566482B2/en not_active Expired - Fee Related
-
2004
- 2004-09-24 CN CNB2004100117399A patent/CN100416792C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN86108395A (zh) * | 1985-12-17 | 1987-09-16 | 德克萨斯仪器公司 | 用阳极化硅内层的开槽和氧化形成的半导体隔离 |
| US5854123A (en) * | 1995-10-06 | 1998-12-29 | Canon Kabushiki Kaisha | Method for producing semiconductor substrate |
| US6246068B1 (en) * | 1995-10-06 | 2001-06-12 | Canon Kabushiki Kaisha | Semiconductor article with porous structure |
| US6376285B1 (en) * | 1998-05-28 | 2002-04-23 | Texas Instruments Incorporated | Annealed porous silicon with epitaxial layer for SOI |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1684243A (zh) | 2005-10-19 |
| US7566482B2 (en) | 2009-07-28 |
| US20050067294A1 (en) | 2005-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100416792C (zh) | 一种制造硅绝缘体衬底结构的方法 | |
| US7754580B2 (en) | Method for manufacturing semiconductor substrate | |
| US6800518B2 (en) | Formation of patterned silicon-on-insulator (SOI)/silicon-on-nothing (SON) composite structure by porous Si engineering | |
| CN101005052A (zh) | 半导体结构及形成半导体结构的方法 | |
| KR100250183B1 (ko) | 에피택셜 웨이퍼 및 그 제조방법 | |
| US20030139022A1 (en) | Gettering of SOI wafers without regions of heavy doping | |
| CN101120442A (zh) | 通过阳极化埋置p+硅锗层获得的应变绝缘体上硅 | |
| KR20010007600A (ko) | 두꺼운 접합 산화물을 구비한 접합형 웨이퍼 상에 확산배면 층을 제조하는 방법 | |
| CN100429761C (zh) | 通过氧化掩埋多孔硅层形成绝缘体上硅锗结构 | |
| TWI356492B (en) | Structures having improved bvceo/rcs trade-off mad | |
| US10249499B2 (en) | Method for manufacturing a semiconductor device comprising a thin semiconductor wafer | |
| CN100463135C (zh) | 向改性硅中低剂量注入氧形成薄掩埋氧化物 | |
| JPH04283914A (ja) | 貼り合わせ半導体基板とその製造方法 | |
| CN104517837B (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| JP4272607B2 (ja) | 多孔質シリコンの酸化によるｓｏｉ | |
| Barla et al. | SOI technology using buried layers of oxidized porous Si | |
| EP1716592A1 (en) | FORMATION OF PATTERNED SILICON-ON-INSULATOR (SOI)/SILICON-ON-NOTHING (SON) COMPOSITE STRUCTURE BY POROUS Si ENGINEERING | |
| Hirschman et al. | Integration of Electrically Isolated Porous Silicon Leds for Applications in CMOS Technology | |
| KR100925136B1 (ko) | 다공성 Ｓｉ 엔지니어링에 의한 패터닝된실리콘-온-인슐레이터(ＳＯＩ)/실리콘-온-낫싱 (ＳＯＮ)복합 구조물의 형성 | |
| TW298664B (en) | Improved MOSFET structure and fabrication process | |
| WO2001009943A1 (en) | Process for the forming of isolation layers of a predetermined thickness in semiconductor wafers for the manufacturing of integrated circuits | |
| JPH04159719A (ja) | 半導体装置の製造方法 | |
| TWI334626B (en) | Soi by oxidation of porous silicon | |
| CN110310987A (zh) | 一种半导体三极管及其制造方法 | |
| Philipp et al. | SWOP—Charge Carrier Depth Profiling of Boron Doped Single Crystalline Silicon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171117 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171117 Address after: American New York Patentee after: Core USA second LLC Address before: American New York Patentee before: International Business Machines Corp. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080903 Termination date: 20180924 |