CN100435301C - 半导体集成电路器件的制造方法 - Google Patents

半导体集成电路器件的制造方法 Download PDF

Info

Publication number
CN100435301C
CN100435301C CNB2004100586828A CN200410058682A CN100435301C CN 100435301 C CN100435301 C CN 100435301C CN B2004100586828 A CNB2004100586828 A CN B2004100586828A CN 200410058682 A CN200410058682 A CN 200410058682A CN 100435301 C CN100435301 C CN 100435301C
Authority
CN
China
Prior art keywords
substrate
semiconductor chip
heating
platform
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100586828A
Other languages
English (en)
Other versions
CN1599047A (zh
Inventor
牧浩
谷由贵夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Renesas Eastern Japan Semiconductor Inc filed Critical Renesas Technology Corp
Publication of CN1599047A publication Critical patent/CN1599047A/zh
Application granted granted Critical
Publication of CN100435301C publication Critical patent/CN100435301C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明提供一种半导体集成电路器件的制造方法，以在装配半导体集成电路器件中，改善生产率。提供矩阵衬底，且半导体芯片被放置在第一加热平台上，然后，矩阵衬底被放置在第一加热平台上的半导体芯片上，随后，在用第一加热平台直接加热芯片的情况下，用热压键合方法暂时将半导体芯片与矩阵衬底彼此键合，然后，暂时键合的矩阵衬底被放置在邻近第一加热平台的第二加热平台上，然后，在被第二加热平台直接加热的情况下，在第二加热平台上将半导体芯片热压键合到矩阵衬底。

Description

半导体集成电路器件的制造方法
相关申请的相互参照
本申请对其内容在此处列为本申请参考的2003年9月19日提交的日本专利申请JP 2003-327046提出优先权要求。
技术领域
本发明涉及到制造半导体集成电路器件的方法，更确切地说是涉及到可有效地用于其中半导体芯片被键合到衬底的半导体集成电路器件的制造方法的技术。
背景技术
在衬底与硅芯片之间的常规键合中，衬底被放置在衬底平台上，然后，多个硅芯片被安置在衬底上，并利用提供在衬底平台上的加热筒，通过衬底将热传导至硅芯片(例如见专利文献1以及是为对应于专利文献1的欧洲专利申请的专利文献2)。
[专利文献1]
日本未经审查的专利公开No.2002-534799(图2)
[专利文献2]
EP 1030349A2(图2)
根据利用倒装芯片连结的布线衬底与半导体芯片之间的键合，半导体芯片取自半导体晶片，然后以其主表面面向衬底的方式被放置在衬底上，然后用例如热压键合方法，芯片与衬底被键合在一起。
因此，用来将半导体芯片传送到布线衬底上的机构，被放置在衬底上方。另一方面，由于传送机构被放置在衬底上，故难以将加热机构放置在布线衬底上，因此，加热机构被埋置到位于布线衬底下方的平台中。
在这种结构中，若从平台侧面进行加热，则芯片-衬底键合部分通过布线衬底被加热，致使键合部分的温度不上升到令人满意的程度，从而引起不完美键合的问题。
若为了得到键合部分足够的温度而将加热温度设定得高，则产生诸如布线衬底弯曲和热压键合部分剥离或稍后步骤不方便之类的问题。
发明内容
本发明的目的是提供一种能够改善产率的制造半导体集成电路器件的方法。
本发明的另一目的是提供一种能够稳定芯片键合质量的制造半导体集成电路器件的方法。
从下列描述和附图中，本发明的上述和其它的目的和新颖特点将变得明显。
下面来概述此处所述的本发明的典型模式。
在本发明中，多个半导体芯片以各个主表面朝上的方式被安置，然后，用热压键合方法，将放置在多个半导体芯片上的衬底与半导体芯片键合到一起。
下面将逐段描述本发明的其它模式。
1.一种制造半导体集成电路器件的方法，它包含下列步骤：
(a)提供衬底；
(b)以各个主表面朝上的方式，将多个半导体芯片放置在平台上；
(c)将衬底放置在多个半导体芯片上；以及
(d)用热压键合(在加热情况下的加压键合或粘合)方法，将多个半导体接点一起键合到衬底。
2.根据上述段落1的方法，其中，有机衬底被用作衬底。
3.一种制造半导体集成电路器件的方法，它包含下列步骤：
(a)提供衬底；
(b)将多个半导体芯片放置在加热平台上；
(c)将衬底放置在多个半导体芯片上；以及
(d)在直接用加热平台加热半导体芯片的情况下，用多个加压块对应地对多个半导体芯片加压，多个加压块被各自可相对于半导体芯片独立运动的方式被支持，从而将半导体芯片一起热压键合到衬底。
4.根据上述段落3的方法，其中，在用多个加压块和加热平台挤压和加压键合衬底和半导体芯片时，第一压力的空气在加压键合之前被施加到多个加压块，然后，在此状态下，使加压块与衬底相接触，或使半导体芯片与加热平台相接触，然后，比第一压力高的第二压力的空气被施加到加压块，以便进行热压键合。
5.根据上述段落3的方法，其中，在步骤(d)中施加到加压块的压力从低压被逐渐升高，并用负载改变探测装置来探测加于负载改变探测装置上的负载的改变点，以便确定施加到多个半导体芯片的压力幅度，负载改变探测装置被连接到用来支持多个加压块的支持块部分。
6.根据上述段落3的方法，其中，在步骤(b)之前，使多个加压块与加热平台彼此相接触，然后，在此状态下，施加到加压块的压力从低压被逐渐升高，并用负载改变探测装置来探测加于负载改变探测装置上的负载的改变点，负载改变探测装置被连接到用来支持多个加压块的支持块部分，以便确定在将放置在加热平台上的多个半导体芯片热压键合到衬底时施加到加压块的压力的设定值的幅度。
7.根据上述段落3的方法，其中，多个加压块被通过单片状弹性膜的空气加压。
8.一种制造半导体集成电路器件的方法，它包含下列步骤：
(a)提供衬底；
(b)将多个半导体芯片放置在第一加热平台上；
(c)将衬底放置位于第一加热平台上的半导体芯片上，然后在用第一加热平台直接加热半导体芯片的情况下，用热压键合方法将半导体芯片与衬底彼此暂时键合；
(d)在步骤(c)之后，将暂时键合的半导体芯片与衬底放置到邻近第一加热平台的第二加热平台，以及
(e)在直接用第二加热平台加热半导体芯片的情况下，在比第一加热平台上经历的更长的时间内，对第二加热平台上的半导体芯片加压，以便由热压键合形成半导体芯片与衬底的主键合。
9.根据上述段落8的方法，其中，多个半导体芯片被放置在第二加热平台上，并在直接被第二加热平台加热的情况下，多个半导体芯片一起经受热压键合方法形成的到衬底的主键合。
10.根据上述段落8的方法，其中，在步骤(b)之前，高压被施加到各自被支持成可相对于多个半导体芯片独立地移动的多个加压块，此高压高到这样的程度，以致于加压块不被向上推，然后，在此状态下，使多个加压块和第二加热平台彼此相接触，并用负载改变探测装置来探测加于负载改变探测装置上的负载的改变点，以便确定多个加压块的到位高度，负载改变探测装置被连接到用来支持加压块的支持块部分。
11.根据上述段落8的方法，其中，用来支持被支持成可相对于多个半导体芯片独立地移动的多个加压块的支持块部分，被可移动地安装到本体部分。
12.根据上述段落11的方法，其中，支持块部分通过隔板被可移动地安装到本体部分。
13.根据上述段落8的方法，其中，多个小于各半导体芯片背面的小尺寸平台被提供在第二加热平台上，且半导体芯片被放置在多个小尺寸平台上。
14.根据上述段落8的方法，其中，多个对第二加热平台的芯片放置侧开放的吸力系统，被提供在第二加热平台中，并在半导体芯片与衬底的热压键合时，粘附到芯片放置侧的尘埃颗粒通过提供在第二加热平台中的吸力系统，被吸力清除。
15.一种制造半导体集成电路器件的方法，它包含下列步骤：
(a)提供衬底；
(b)将半导体芯片放置在加热平台上；
(c)将衬底放置在半导体芯片上；以及
(d)用加热平台加热半导体芯片，并以半导体芯片侧上的加热温度高于衬底侧上的加热温度的方式，用放置在衬底上的加热装置加热衬底，从而用热压键合方法将半导体芯片与衬底彼此键合。
16.根据上述段落15的方法，其中，衬底在不高于150℃的温度下被加热装置加热。
17.根据上述段落15的方法，其中，衬底在不高于100℃的温度下被加热装置加热。
18.根据上述段落15的方法，其中，衬底在不高于50℃的温度下被加热装置加热。
19.根据上述段落15的方法，其中，衬底在常温下被加热装置加热。
20.根据上述段落15的方法，其中，有机衬底被用作衬底。
下面逐段来概述本发明的其它模式。
1.一种制造半导体集成电路器件的方法，它包含下列步骤：
(a)提供矩阵衬底，其上，各用于半导体集成电路器件的多个器件区被形成在矩阵阵列中；
(b)以各个主表面朝上的方式，将多个半导体芯片放置到平台上；
(c)将矩阵衬底放置在多个半导体芯片上；以及
(d)用热压键合方法，在一个或多个行中，沿矩阵衬底上的矩阵阵列的器件区域的宽度方向，同时将各个半导体芯片键合到矩阵衬底。
2.一种制造半导体集成电路器件的方法，它包含下列步骤：
(a)提供矩阵衬底，其上，各用于半导体集成电路器件的多个器件区被形成在矩阵阵列中；
(b)将多个半导体芯片放置到加热平台上；
(c)将矩阵衬底放置在多个半导体芯片上；以及
(d)在用加热平台直接加热半导体芯片的情况下，加压各对应于多个加压块的多个半导体芯片，多个加压块被支持成可相对于半导体芯片各自独立地移动，以便用热压键合方法，在一个或多个行中，沿矩阵衬底上的矩阵阵列的器件区域的宽度方向，同时将各个半导体芯片键合到矩阵衬底。
下面逐段来概述本发明的其它模式。
3.一种半导体器件制造设备，它包含：
(a)其上能够放置多个半导体芯片的加热平台；
(b)具有多个加压块和用来馈送空气以便对多个加压块进行加压的空间，各个加压块被支持成可相对于多个半导体芯片各自独立地移动；
(c)用来将空气引入到支持块部分的空间中的空气引入部分；以及
(d)连接到支持块部分以便探测负载改变点的负载改变探测装置。
4.一种半导体器件制造设备，它包含：
(a)其上能够放置多个半导体芯片的加热平台；
(b)可移动地安装到本体部分且具有多个加压块和用来馈送空气以便对多个加压块进行加压的空间的支持块部分；
(c)用来将空气引入到支持块部分的空间中的空气引入部分；以及
(d)连接到支持块部分以便探测负载改变点的负载改变探测装置。
5.一种半导体器件制造设备，它包含：
(a)具有多个小尺寸平台的加热平台，这些小尺寸平台上能够分别放置多个半导体芯片，且各小于各个半导体芯片的背面；
(b)具有多个加压块和用来馈送空气以便对多个加压块进行加压的空间的支持块部分，各个加压块被支持成可相对于多个半导体芯片各自独立地移动；
(c)用来将空气引入到支持块部分的空间中的空气引入部分；以及
(d)连接到支持块部分以便探测负载改变点的负载改变探测装置。
6.一种半导体器件制造设备，它包含：
(a)其上能够放置多个半导体芯片的加热平台；
(b)具有多个加压块和用来馈送空气以便对多个加压块进行加压的空间的支持块部分，各个加压块被支持成可相对于多个半导体芯片各自独立地移动；
(c)放置在支持块部分内以便与多个加压块形成紧密接触的片状弹性膜；
(d)用来将空气引入到支持块部分的空间中的空气引入部分；以及
(e)连接到支持块部分以便探测负载改变点的负载改变探测装置。
下面是用此处公开的本发明的典型模式得到的效果的简要描述。
利用第一和第二加热平台，以分成暂时键合和主键合的方式，来进行管芯键合。用第一平台在短时间内进行暂时键合，随后用第二平台同时进行多个半导体芯片的主键合，从而有可能缩短键合时间。结果，有可能改善管芯键合的产出，因而改善其生产率。
附图说明
图1是透视图，示出了采用本发明的半导体集成电路器件外部端子侧上的结构例子；
图2是透视图，通过密封部件示出了图1所示半导体集成电路器件芯片侧内部结构的例子；
图3是剖面图，示出了图1所示半导体集成电路器件的结构例子；
图4是制造工艺流程图，示出了图1所示半导体集成电路器件装配过程的例子；
图5是平面图，示出了图4所示装配过程中布线衬底表面侧上的结构的例子；
图6是平面图，示出了图4所示装配过程中布线衬底背面侧上的结构的例子；
图7是平面图，示出了图4所示装配过程中管芯键合之后的布线衬底背面侧上的结构的例子；
图8是平面图，示出了采用本发明的半导体器件制造设备的示意结构的例子；
图9是剖面图，示出了图8所示半导体器件制造设备主要部分的结构例子；
图10是透视图，示出了图8所示半导体器件制造设备主要部分的结构例子；
图11是剖面图，示出了图10所示主要部分中第二加热平台侧主要部分的结构例子；
图12是剖面图，示出了在图11所示主要部分低负载到位时的工作流程的例子；
图13是剖面图，示出了在图11所示主要部分低负载到位时的工作流程的修正例子；
图14是剖面图，示出了在图11所示主要部分的到位探测中的结构例子；
图15是剖面图，示出了在图11所示主要部分的负载设定中的结构例子；
图16是剖面图，示出了在图11所示主要部分的类型转换中的结构例子；
图17是剖面图，示出了在图11所示主要部分中弹性部件的紧密接触状态的例子；
图18是剖面图，示出了在图11所示主要部分中尘埃颗粒吸附状态的例子；
图19是透视图，示出了在图11所示主要部分的支持块部分的安装状态中的结构例子；
图20是透视图，示出了用来安装图19所示支持块部分的方法的例子；
图21是透视图，示出了图20所示支持块部分的内部零件的结构例子；
图22是剖面图，示出了图20所示支持块部分的结构例子；
图23是剖面图，示出了图22所示支持块部分的各种修正的结构例子；
图24是剖面图，示出了根据本发明的修正的半导体集成电路器件的结构。
具体实施方式
在下列各个实施方案中，除了有要求的之外，对于相同或相似的部分，将原则上略去其重复的解释。
为了方便的目的，下列各个实施方案将分成多个部分或实施方案来进行描述，但除非另有说明，它们不是彼此互不相关，而是处于一个实施方案是部分或整个另一实施方案的修正、详细描述、或补充解释这样的关系。
在下列各个实施方案中，当提到元件的数目(包括数目、数值、数量、以及范围)时，对所提到的数目没有限制，而是也包括所提到数目以上或以下的数字，除非另有说明以及除了显然对所提到的数目有限制的情况之外。
当提到部件的组成部分(例如包含A的部件X)时，除非另有说明或除了明显是否定的回答的情况之外，并不排除包含其它的组成部分。对于环境气体等，也是如此。
除非另有说明，如此处提到的那样，术语“半导体集成电路器件(简称半导体芯片)”意味着不仅包括制造在硅半导体芯片上的，而且还包括制造在SOI衬底上的以及制造在诸如TFT液晶的其它衬底上的。
同样，除非另有说明，如此处提到的那样，术语“集成电路芯片”意味着不仅包括硅单晶芯片，而且还包括SOI衬底、GaAs衬底、以及用来制造TFT液晶的通常为正方形或矩形集成电路衬底。
下面参照附图来详细地描述本发明。在用来描述各个实施方案的所有附图中，用相同的参考号来表示具有相同功能的部件，其重复解释将被略去。
(实施方案)
图1是透视图，示出了采用本发明的半导体集成电路器件外部端子侧上的结构例子；图2是透视图，通过密封部件示出了图1所示半导体集成电路器件芯片侧内部结构的例子；图3是剖面图，示出了图1所示半导体集成电路器件的结构例子；图4是制造工艺流程图，示出了图1所示半导体集成电路器件装配过程的例子；图5是平面图，示出了图4所示装配过程中布线衬底表面侧上的结构的例子；图6是平面图，示出了图4所示装配过程中布线衬底背面侧上的结构的例子；图7是平面图，示出了图4所示装配过程中管芯键合之后的布线衬底背面侧上的结构的例子；图8是平面图，示出了采用本发明的半导体器件制造设备的示意结构的例子；图9是剖面图，示出了图8所示半导体器件制造设备主要部分的结构例子；图10是透视图，示出了图8所示半导体器件制造设备主要部分的结构例子；图11是剖面图，示出了图10所示主要部分的第二加热平台侧主要部分的结构例子；图12是剖面图，示出了在图11所示主要部分低负载到位时的工作流程的例子；图13是剖面图，示出了在图11所示主要部分低负载到位时的工作流程的修正例子；图14是剖面图，示出了在图11所示主要部分的到位探测中的结构例子；图15是剖面图，示出了在图11所示主要部分的负载设定中的结构例子；图16是剖面图，示出了在图11所示主要部分的类型转换中的结构例子；图17是剖面图，示出了在图11所示主要部分中弹性部件的紧密接触状态的例子；图18是剖面图，示出了在图11所示主要部分中尘埃颗粒吸附状态的例子；图19是透视图，示出了在图11所示主要部分的支持块部分的安装状态中的结构例子；图20是透视图，示出了用来安装图19所示支持块部分的方法的例子；图21是透视图，示出了图20所示支持块部分的内部零件的结构例子；图22是剖面图，示出了图20所示支持块部分的结构例子；图23是剖面图，示出了图22所示支持块部分的各种修正的结构例子；图24是剖面图，示出了根据本发明的修正的半导体集成电路器件的结构。
采用本发明的半导体集成电路器件是一种树脂密封的半导体封装件，其中，作为布线衬底的有机衬底3和半导体芯片1被键合在一起。在此实施方案中，作为例子将参考图1所示的BOC(芯片上板)7。
下面来描述图1-3所示BOC 7的结构。BOC7包含有机衬底3，此有机衬底3具有中央和纵向形成在有机衬底一个表面上的细长窗口3e、在窗口3e二侧形成为2行的凸块小岛3f、形成在窗口3e附近的多个键合电极3c、以及用来使凸块小岛3f和键合电极3c彼此电连接的布线3d、通过管芯键合带2键合到有机衬底3反面的半导体芯片1、用来彼此电连接半导体芯片1上的连接焊点(表面电极)1a和相应的键合电极3c的多个布线4、用树脂密封半导体芯片1和多个布线4的密封部件6、以及分别形成在凸块小岛3f上的作为外部端子的多个焊料球5。
半导体芯片1由例如硅组成，并在其中组合了集成电路。以其主表面(第一主表面)1b面对衬底的方式，半导体芯片1通过管芯键合带2(也称为弹性体、管芯固定带、或管芯固定膜)被键合到有机衬底3。
更具体地说，有机衬底3通过管芯键合带2被放置在半导体芯片1的主表面1b上，并如图3所示，通过形成在有机衬底3中的窗口3e和通过布线4，图1所示的半导体芯片1上的焊点1a与相应的键合电极3c被彼此连接。
例如，布线4是金布线。
有机衬底3是有机布线衬底，它包含由有机材料组成的基底以及都被形成在基底上的由例如铜形成的布线3d和凸块小岛3f及键合电极3c。布线3d被作为有机绝缘膜(有机层)的抗焊料膜覆盖、绝缘、和保护。
密封部件6是例如环氧树脂。
下面提供有关装配BOC 7的描述。
首先，如图4中步骤S1以及图5所示，提供了一种矩阵衬底3g，它具有矩阵形式的作为多个BOC 7区域的器件区。亦即，矩阵衬底3g具有多个有机衬底3。图5示出了矩阵衬底3g表面3a侧的结构。在各个器件区3h中，多个布线3d被形成在中央窗口3e的二侧上。
图6示出了矩阵衬底3g背面3b侧的结构。作为弹性体的管芯键合带2被固定到中央窗口3e的二侧。可以用热塑树脂之类的粘合剂来代替管芯键合带2即弹性体。
粘合剂是热塑性的还是热固化性的，是可选的。例如由具有单层结构的材料组成。在粘合剂是涂层材料的情况下，涂层材料以半硬化的状态被涂敷。
然后，如图4中步骤S2以及图7所示，执行管芯键合，以便通过管芯键合带2，将各半导体芯片1分别键合到形成在矩阵衬底3g背面3b上的器件区3h。此时，二者以各个半导体芯片1的主表面1b被键合到管芯键合带2且半导体芯片1中的焊点1a被置于形成在矩阵衬底3g上各个器件区3h中的窗口3e内的方式，被键合到一起。
随后，在步骤S3中执行布线键合。
更具体地说，如图3所示，各个半导体芯片1中的焊点1a和矩阵衬底3g上相应器件区3h中的键合电极3c(见图1)，通过布线4被连接到一起。
然后，在步骤S4中执行树脂模塑。
在此步骤中，矩阵衬底3g上的多个器件区3h一起经历树脂模塑。
随后，在步骤S5中安装焊料球。
在此步骤中，作为外部端子的焊料球5分别被安装在矩阵衬底3g上各个器件区3h中的凸块小岛3f上。
然后，在步骤S6中，进行单个封装件的切割。更具体地说，矩阵衬底3g和密封部件6被切割成单个器件区3h。
以这种方式就完成了BOC 7的装配。
接着，结合采用本发明的制造半导体集成电路器件(BOC 7)的方法，来详细描述装配BOC 7过程中的管芯键合。
首先参照用于管芯键合(芯片安装)步骤中的芯片安装器(半导体制造设备)的主要构造。
图8所示的芯片安装器8包含用来将矩阵衬底3g和半导体芯片1彼此暂时加压键合(暂时键合)的第一加压键合单元9、用来在暂时键合之后进行主加压键合(主键合)的第二加压键合单元10、用来在芯片加压键合之前储存矩阵衬底3g的储存器11、从储存器11取出矩阵衬底3g并将其置于导轨12的装卸装置13、用来预烘焙矩阵衬底3g的预烘焙单元14、用来储存切割的半导体晶片的装载部分15、用来从装载部分15取出半导体晶片并将其传送到晶片平台17的传送机械手16、用来从位于晶片平台17上的半导体晶片拾取半导体芯片1并将其传送到第一加压键合单元9的拾取单元18、以及用来在半导体芯片1的主加压键合之后储存矩阵衬底3g的产品卸载器19。
如图9和10所示，用来施加压力的第一加压头9a以及其上能够承载半导体芯片1的加热平台(第一平台)9b，被提供在第一加压键合单元9中，作为加热装置的加热器9c被组合在各个第一加压头9a和第一加热平台9b中。利用具有加压块9g的支持块部分9f，第一加压头9a被提供在其前端处。支持块部分9f被固定到块本体部分9d，块本体部分9d又被连接到倾斜调节机构9e。
第一加热平台9b被安装到XY平台9h。
如图9所示，在第一加压键合单元9中，作为第一步骤，进行半导体芯片1的定位以及半导体芯片1与矩阵衬底3g之间的暂时加压键合。暂时键合意味着键合到不剥离半导体芯片1的程度。在第一加压键合单元9中，利用第一加压头9a，芯片逐个经历热压键合。
在热压键合中，半导体芯片1被第一加热平台9b直接加热，而无须插入矩阵衬底3g，且同时，半导体芯片1与矩阵衬底3g之间的键合部分通过矩阵衬底3g，被组合在位于矩阵衬底3g上方的块本体部分9d中的加热器9c加热。一个半导体芯片1在第一加压键合单元9中的加压时间为例如大约0.1秒钟。
另一方面，在第二加压键合单元10中，提供了用来施加压力的第二加压头10a以及其上能够承载半导体芯片1的第二加热平台(第二平台)10b，且作为加热装置的加热器10c被组合在各个第二加压头10a和第二加热平台10b中。利用具有多个加压块10n的支持块部分10m，第二加压头10a被提供在其前端处。支持块部分10m被可移动地固定到块本体部分(本体部分)10d，块本体部分10d又被连接到倾斜调节机构10i。
多个加压块10n被放置在由支持块部分10m和块本体部分10d确定在内部的空间10p中。在空间10p中，加压块10n以被单个片状弹性膜加压致使可沿垂直方向独立地移动的状态，被支持在支持块部分10m内。
作为待要馈送到空间10p的空气的通路的空气供应系统10q，被形成在块本体部分10d中。
如图9所示，作为第二步骤，已经在第一加压键合单元9中被暂时加压键合的半导体芯片1，在第二加压键合单元10中经历矩阵衬底3的主加压键合。在此主加压键合中，高压从块本体部分10d中的空气供应系统10q被馈送到空间10p，以便以所希望的预定负载加压各个加压块10n，且同时，半导体芯片被第二加热平台10b直接加热。
更具体地说，在第二加压键合单元10中，多个(例如在图9中是3个)半导体芯片1被同时加热和加压。一个半导体芯片1在第二加压键合单元10中的加压时间为例如大约4秒钟，比在第一加压键合单元9中长得多。
如图11所示，作为负载改变探测装置的负载单元10e，被组合在第二加压头10a中，以便探测在实际热压键合中施加在各个半导体芯片上的总负载以及加压头端部(各个加压块10n的前端部)的到位高度。
负载单元10e被放置在负载单元支持部分10h上，并以夹在负载单元支持部分10h与高度控制板10f之间的状态被支持。根据此结构，离负载单元10e之外的前端侧块本身的重量能够被抵消。利用伺服马达10g，高度控制板10f能够控制此高度。负载单元支持部分10h通过用来调节块本体部分10d的倾斜的倾斜调节机构10i，被连接到块本体部分10d。
第二加热平台10b的高度也能够被伺服控制。
在第二加压头10a中，仅仅利用加压头的前端压力，就能够完成负载控制。更具体地说，借助于控制从块本体部分10d中的空气供应系统10q馈送到空间10p中的空气量，施加在多个加压块10n上的负载能够从一个数值被转换到另一个数值。
如图12A-12D所示，利用这种负载控制，在第二加压键合单元10中的热压键合时，多个加压块10n能够相对于产品到位于低的负载。
更具体地说，在第一加压键合单元9中第一加热平台9b上的半导体芯片1的暂时加压键合之后，矩阵衬底3g被放置在第一加压键合单元9附近的第二加压键合单元10中的第二加热平台10b上。此时，半导体芯片1被放置在矩阵衬底3g的下侧上，亦即第二加热平台10b侧上，且低压(第一压力)空气从块本体部分10d中的空气供应系统10q被馈送到空间10p中，并被施加到多个加压块10n(图12A)。
在此状态下，第二加热平台10b被提升，使多个半导体芯片1能够被置于第二加热平台10b上(图12B)。由于加热器10c被组合在第二加热平台10b中，故多个半导体芯片1被第二加热平台10b直接加热。
然后降低第二加压头10a，从而使由支持块部分10m可独立移动地支持的多个加压块10n与矩阵衬底3g相接触(图12C)。
在矩阵衬底3g和多个半导体芯片1已经被夹在第二加热平台10b与多个加压块10n之间之后，比前述低压(第一压力)更高的压力(第二压力)的空气，从块本体部分10d中的空气供应系统10q被馈送到空间10p中，并被施加到加压块10n(图12D)。
在此情况下，在所有加压块10n已经到位于矩阵衬底3g上的小负载之后，加压块10n高度的变化被弹性膜10t吸收，在此状态下，就完成了到高压的转换。
在此状态下，在第二加压键合单元中的第二加热平台10b上执行主加压键合，作为在用第二加热平台10b加热多个半导体芯片1情况下的矩阵衬底3g与多个半导体芯片1之间的热压键合。
亦即，在根据本实施方案在第二加压头10a中进行主加压键合时，低负载被施加到矩阵衬底3g，直至多个加压块10n与产品接触，然后，在接触之后，转换到高压，且原先设定的压力被施加到矩阵衬底3g和半导体芯片1二者。
利用这种做法，在主加压键合中加压头到位时，能够防止产品被加压块10n冲击和损伤。
半导体芯片1被第二加压键合单元10中的第二加压头10a加压的时间，比在第一加热平台9b中加压的时间更长。
例如，在第一加热平台9b中的加压时间约为0.1秒钟，而在第二加热平台中的加压时间约为4秒钟。
由于半导体芯片1能够这样在第二加热平台10b中被加压比较长的时间，故与常规管芯键合方法中的产品加热时间相比，产品加热时间能够被设定得比较短。
图13示出了图12所示芯片安装方法的一种修正。在图13中，已经在第一加热平台9b中被暂时加压键合的矩阵衬底3g和半导体芯片1，被放置在第二加热平台10b上(图13A)，然后，第二加压头10a被向下移动，使多个加压块10n与矩阵衬底3g相接触(图13B)。然后，第二加热平台10b被提升，矩阵衬底3g和半导体芯片1从而被夹在加压块10n与第二加热平台10b之间(图13C)。如利用图12所示芯片安装方法的情况那样，这些操作在低压下执行。
然后，以与图12所示芯片安装方法相同的方式，比上述低压(第一压力)更高的压力(第二压力)的空气，从块本体部分10d中的空气供应系统10q被馈送到空间10p中，并被施加到多个加压块10n。在此状态下执行主加压键合(图13D)。
当要在第二加压键合单元10中执行主加压键合时，放置在矩阵衬底3g下侧上的半导体芯片1在第二加热平台10b上从其背面(第二主表面)1c被直接加热，而无须插入衬底，同时，矩阵衬底3g通过支持块部分10m和加压块10n被组合在位于上方的块本体部分10d中的加热器10c加热。以这种方式，矩阵衬底3g和半导体芯片1的键合部分在从上下二侧被加热的情况下，被彼此热压键合。
亦即，半导体芯片1从第二加热平台10b侧被加热，而矩阵衬底3g从相对于矩阵衬底与第二加热平台10b相反的侧被加热，以便引起热压键合。
此时，半导体芯片侧在比衬底侧更高的温度下被加热。例如，由于半导体芯片1由硅组成，因而热导率比较高，故半导体芯片侧在大约200℃的温度下被加热。另一方面，矩阵衬底3g主要由绝缘材料组成，故热导率差，且易于引起热形变和布线断裂。因此，对于矩阵衬底3g侧，设定了尽可能低的温度，例如150℃或以下，若有可能则100℃或以下，优选为50℃或以下，最合适是常温。
现在参照矩阵衬底3g(有机衬底3)的结构例子。作为构成矩阵衬底主要部分的基底的有机树脂是例如BT树脂(双马来酰亚胺三嗪树脂)，且布线铜层分别形成在有机树脂基底的表面和背面上。而且，在各个布线层中的预定区域的表面上形成抗焊料膜，该抗焊料膜是有机绝缘膜(有机层)。于是，矩阵衬底3g(有机衬底3)是一种具有二个布线层的多层布线衬底。
BT树脂的玻璃转变温度(Tg)是例如240-330℃。因此，在此情况下，从第二加热平台10b上的半导体芯片1背面1c侧的加热温度低于BT树脂的玻璃转变温度(240-330℃)，从而有可能防止出现诸如衬底热形变之类的由热引起的麻烦。
抗焊料膜的刚性模数低于作为有机树脂基底的BT树脂的刚性模数，于是通过是为刚性模数低于BT树脂的有机层的抗焊料膜执行半导体芯片1与矩阵衬底3g(有机衬底3)之间的键合。结果，有可能提高半导体芯片1与衬底之间的粘合性。
矩阵衬底3g的结构不局限于上述结构。例如可以是具有二个或更多个布线层的多层布线衬底。构成前述衬底主要部分的有机树脂基底可以是BT树脂之外的任何其它树脂。
而且，半导体芯片1与诸如管芯键合带2之类的粘合剂之间的键合，是表面亦即半导体芯片1的主表面1b与粘合剂之间的键合。例如，当保护膜被形成在各个半导体芯片1的表面上时，保护膜与粘合剂被键合，亦即被彼此热压键合。
图14示出了相对于加压块10n探测第二加压头10a的前端的到位。
为了探测正如上述的到位，首先，以产品不位于第二加热平台10b上，高到不向上推加压块10n的高压，从块本体部分10d中的空气供应系统10q被施加到各由支持块部分10m可移动地独立支持的多个加压块10n。亦即，以加压块10n在原先负载下不被强迫向上的方式，高压被施加到加压块10n。
在此状态下，第二加热平台10b被提升成与多个加压块10n相接触。而且，马达10g被开通，使控制板10f向下移动。在此情况下，负载单元10e呈现改变时的位置，相当于加压块10n的起始高度。根据此方法，有可能确定加压块10n的到位高度。
而且，以产品位于第二加热平台10b上，要施加到加压块10n的压力，从低压逐渐被升高到加于负载单元10e上的负载改变被探测到的水平，从而能够确定施加在多个半导体芯片1上的压力幅度。亦即，当半导体芯片1实际经历主加压键合时，有可能确定施加在半导体芯片上的压力的幅度。
图15示出了探测设置的负载。
更具体地说，以产品不位于第二加热平台10b上，首先在将低压施加到加压块10n的情况下，提升第二加热平台10b，使加压块10n与第二加热平台10b彼此相接触。亦即，加压块10n以低压被保持到位。在此状态下，借助于操作马达10g在负载单元10e中的推进，高度控制板10f被向下移动确定的预定距离。
然后，逐渐提升施加到多个加压块10n的压力，并探测施加在负载单元10e上的负载的改变点，从而有可能确定在以半导体芯片1放置在第二加热平台10b上执行热压键合(主热压键合)时施加在多个加压块10n上设置的压力数值的幅度。
以这种方式，仅仅用芯片安装器8，就有可能探测在一次热压键合多个半导体芯片1时的设置负载的幅度。
在探测负载到达设置负载之后，设置的压力被储存在芯片安装器8中。
图16示出了一种工具改变方法。
在根据本实施方案的芯片安装器8中，在第二加压头10a中，支持加压块10n的支持块部分10m(也称为工具)被可移动地安装到块本体部分10d，并借助于仅仅移动和置换支持块部分10m(仅仅此工具)，有可能容易地应付类型的改变，例如半导体芯片1的数目、芯片尺寸、或负载的改变。
接着，图17示出了施加在各个加压块10n上的负载的幅度以及如何吸收加压块10n高度的变化。施加在各个加压块10n上的负载幅度为空气压力与压力接受面积S的乘积。在低压下，弹性膜10t被形变以符合加压块10n的端部形状，以便吸收各个加压块10n的高度误差，随之以调整设定的压力。结果，有可能吸收加压块10n的高度变化。
图18示出了如何防止在第二加热平台10b中产生硅损耗(尘埃颗粒)以及如何防止废料的裹入。
在第二加热平台10b的表面上，提供了各小于各个芯片1背面(第二主表面)1c的多个小尺寸平台10j。利用这种小尺寸平台10j，当各个半导体芯片1被置于各个小尺寸平台10j上时，半导体芯片1背面1c的端部不接触小尺寸平台10j，也不由于半导体芯片1的切割而接触切开的起始位置。结果，有可能防止产生硅损耗。
在第二加热平台10b中，提供了向芯片侧表面开放的多个吸力系统10k。诸如在半导体芯片1和矩阵衬底3g的主热压键合过程中掉落到芯片侧表面上的硅废料之类的尘埃颗粒，能够通过吸力系统10k被吸引并清除。
于是，即使在产生诸如硅废料之类的尘埃颗粒的情况下，也能够通过吸力系统10k清除它们，致使有可能防止尘埃颗粒裹入在半导体芯片1与平台之间。
图19示出了支持块部分10m安装到块本体部分10d状态下的外表结构。如图20所示，支持块部分10m被引入块本体部分10d下部中的滑动配合中，并用固定螺钉10w固定。
如图21所示，支持块部分10m被形成为凹陷形状，且数目对应于加压块10n数目的通孔10x被形成在支持块部分10m的底部中。如图22所示，各个加压块10n呈凸出形状，并用作栓塞。加压块10n的凸出部分分别被置于形成在支持块部分10m底部的通孔10x中。根据这种安排，加压块10n的前端部从支持块部分10m稍许向下凸出。
如图21所示，在支持块部分10m内，片状弹性膜10t被放置在加压块10n上，然后，框架状弹性隔板10s被放置在弹性膜10t上，另一个框架状金属隔板10r被放置在顶部平台处。
如图22所示，支持块部分10m被可移动地安装到块本体部分10d。
框架状弹性隔板10s由例如氟基橡胶组成，且气密性密封空间10p，以便防止真空泄漏。而且，利用弹性隔板10s的弹力，有可能在多个加压块10n的外围边沿部分处稳定负载。
金属隔板10r由例如不锈钢组成，并用来在弹性隔板10s紧密接触块本体部分10d时防止磨损和粘结，从而便于将支持块部分10m安装到块本体部分10d和从块本体部分10d移走支持块部分10m。亦即，支持块部分10m通过金属隔板10r被可移动地安装到块本体部分10d。
弹性膜10t是一种由例如氟基橡胶组成的厚度约为0.5mm的片状部件。当空气压力被施加到空间10p时，弹性膜10t同时对各个加压块10n的头部加压。由于弹性膜10t非常薄，故能够跟随各个分立的加压块10n的垂直运动而移动。
如图22所示，与空间10p连通的空气供应系统10q，被形成在其上固定支持块部分10m的块本体部分10d中，且用来将空气引入到空气供应系统10q中的传输管(空气引入部分)10u，被固定到块本体部分10d。软管10v被连接到传输管10u，且受压的空气通过软管10v和再通过传输管10u被馈送到空气供应系统10q。
于是，传输管10u最好长到不将热传导到软管10v的程度。若传输管10u很短，则热被传导到软管10v，结果软管10v膨胀，从而改变空气量。因此，最好使传输管10u长，以便不引起馈送的空气量改变并提高管的抗热性。
图23示出了稳定支持块部分10m中负载的各种结构。在同一个图中示出了其中用密封减薄方法减薄了弹性膜10t以便提高弹性膜的响应性的结构、其中用上升减薄方法将弹性膜10t形成为隔膜型的结构、其中用栓塞间距扩大方法在相邻加压块10n之间形成间隙的结构、以及其中用密封缓冲机构使加压块10n的运动难以相互影响的方法在各对应于相邻加压块10n之间的位置处的弹性膜10t中确保偏移的结构。
在根据本实施方案的半导体集成电路器件制造方法中，利用第一加热平台9b和第二加热平台10b，以分割的方式进行管芯键合。在第一加热平台9b中执行短时间的暂时键合，然后，多个半导体芯片1在第二加热平台10b中经历主键合(主加压键合)，从而有可能缩短键合时间。
结果，有可能改善管芯键合的产出，从而改善其生产率。
而且，由于在第二加热平台10b中能够施加比较长时间的压力，故加热温度能够被设定得比常规管芯键合方法更低。
结果，在矩阵衬底3g是具有布线3d的有机衬底的情况下，有可能减小诸如有机衬底翘曲之类的形变，还有可能减小诸如布线图形剥离之类的缺陷的出现。
更具体地说，在有机衬底中，衬底表面以及铜布线上作为绝缘膜的抗焊料膜(有机层)，其热膨胀系数彼此明显不同，且若加热温度高，则容易发生这种热膨胀系数差异所引起的布线图形剥离和衬底形变。但在本实施方案中，由于加热温度能够被设定得低，故有可能减小有机衬底上述缺陷的出现。而且，由于能够减小衬底形变，故有可能稳定衬底与半导体芯片1之间的粘合。
在用倒装芯片连接方法的布线衬底与半导体芯片1的常规键合中，半导体芯片1从半导体晶片中取出，并被置于衬底上，使其主表面1b面对衬底，然后用例如热压键合方法将半导体芯片1与布线衬底键合到一起。在此情况下，用来将半导体芯片1传送到衬底上的传送机构，被放置在布线衬底上方。由于传送机构被这样放置在布线衬底上方，故加热机构难以被放置在衬底上方，因而被埋置在位于布线衬底下方的平台中。当从这种结构的平台侧进行加热时，芯片-衬底键合部分通过衬底被加热，致使键合部分的温度不上升到令人满意的程度，造成不充分的键合。而且，若为了确保键合部分足够的温度而提高加热温度，则布线衬底可能经受翘曲之类的形变，或可能发生加压键合部分的剥离。
与此相反，在根据本实施方案的半导体集成电路器件制造方法中，当要进行管芯键合时，半导体芯片1被放置在加热平台上，使其主表面1b面朝上，且矩阵衬底3g被放置在半导体芯片1上，然后以这种状态被键合到一起。因此，半导体芯片1的背面1c能够被直接加热，而无须插入衬底，从而能够有效地加热芯片。
结果，不仅半导体芯片1与矩阵衬底3g之间的键合部分能够被加热到满意程度，而且从衬底侧的加热温度也能够被设定得比芯片侧更低。
结果，有可能减小布线衬底的热形变。而且，由于半导体芯片与布线衬底之间的键合部分能够被加热到满意的程度，故有可能稳定半导体芯片1的键合。因此，有可能防止出现诸如键合部分(加压键合部分)剥离之类的麻烦，并有可能稳定半导体芯片的键合质量，从而有可能改善得到的产品的可靠性。
在采用利用减薄诸如BOC 7之类的半导体集成电路器件的减薄了的半导体芯片1的情况下，在利用常规倒装芯片连接方法的布线衬底与半导体芯片1之间的键合中需要使用芯片反转机构。从而变得难以处置减薄的芯片。结果，在反转芯片时就容易出现麻烦。
与此相反，在根据本实施方案的半导体集成电路器件制造方法中，半导体芯片1被置于平台上，使其主表面1b面朝上而不使用芯片反转机构。于是，由于无需芯片反转机构，故半导体器件的制造设备能够被大幅度简化。此外，由于半导体芯片1在平台上直接从其背面1c被加热而无须插入衬底，故半导体芯片与布线衬底之间的键合部分能够对应于半导体芯片1的减薄被更有效地加热。
虽然利用其实施方案已经在上面描述了本发明，但不言自明，本发明不局限于上述各个实施方案，而是可以在不偏离本发明的主旨的范围内作出各种改变。
例如，虽然在上述实施方案中已经参照了BOC 7作为半导体集成电路器件的例子，但半导体器件不局限于BOC 7，只要所用半导体器件借助于彼此键合半导体芯片1与诸如矩阵衬底3g之类的衬底而被装配即可。半导体器件可以是例如图24所示的LOC(芯片上引线)20。
在LOC 20中，内部引线20a和半导体芯片1通过管芯键合带2被键合到一起。在跨装总线杆引线20c的情况下，内部引线20a和半导体芯片1通过金属丝4被彼此电连接。而且，外部引线20b被形成为鸥翅形。
在LOC 20的装配中，在键合半导体芯片与具有内部引线20a和外部引线20b的引线框(衬底)的时候，采用了根据本实施方案的半导体集成电路器件制造方法。
本发明适合应用于涉及到彼此键合衬底和半导体芯片的半导体集成电路器件制造技术。

Claims (16)

1.一种制造半导体集成电路器件的方法，它包含下列步骤：
a、提供有机布线衬底；
b、以各个主表面朝上的方式，将多个半导体芯片放置在平台上；
c、将衬底放置在多个半导体芯片上；以及
d、以在半导体芯片侧的加热温度高于在衬底侧的加热温度的方式，用热压键合方法，将多个半导体芯片一起键合到衬底上。
2.一种制造半导体集成电路器件的方法，它包含下列步骤：
a、提供有机布线衬底；
b、将多个半导体芯片放置在平台上；
c、将衬底放置在多个半导体芯片的第一主表面侧上；以及
d、以在半导体芯片侧的加热温度高于在衬底侧的加热温度的方式，在用平台从芯片第二主表面侧加热半导体芯片的情况下，用多个加压块对应地对多个半导体芯片加压，多个加压块对应于各半导体芯片以独立可移动的方式被支持，从而将半导体芯片一起，热压键合到衬底上。
3.根据权利要求2的方法，其中，还从半导体芯片的第一主表面侧执行步骤d中的加热。
4.根据权利要求2的方法，其中，不经过衬底而直接进行从半导体芯片的第二主表面侧的加热。
5.根据权利要求2的方法，其中，从半导体芯片第二主表面侧加热的温度低于构成有机布线衬底主要部分的有机树脂的玻璃转变温度。
6.一种制造半导体集成电路器件的方法，它包含下列步骤：
a、提供有机布线衬底；
b、将多个半导体芯片放置在第一平台上；
c、将衬底放置在第一平台上的半导体芯片的第一主表面侧，并在从第一平台上的芯片的第二主表面侧加热半导体芯片的情况下，用热压键合方法彼此暂时键合半导体芯片与衬底；
d、在步骤c之后，将暂时键合的半导体芯片与衬底放置到邻近第一平台的第二平台上，以及
e、以在半导体芯片侧的加热温度高于在衬底侧的加热温度的方式，在从芯片第二主表面侧加热半导体芯片的情况下，在比在第一平台上更长的时间内，对第二平台上的半导体芯片加压，以便由热压键合形成半导体芯片与衬底的主键合。
7.根据权利要求6的方法，其中，多个半导体芯片被放置在第二平台上，并在直接被第二平台加热的情况下，一起经受热压键合到衬底的主键合。
8.根据权利要求6的方法，其中，有机布线衬底是多层布线衬底。
9.根据权利要求8的方法，其中，从第二平台上芯片的第二主表面侧加热半导体芯片的温度低于构成有机布线衬底主要部分的有机树脂的玻璃转变温度。
10.根据权利要求6的方法，其中，不经过有机布线衬底而直接进行从第二平台上芯片的第二主表面侧对半导体芯片的加热。
11.根据权利要求6的方法，其中，半导体芯片与衬底之间的键合，通过刚性模数比构成衬底主要部分的有机树脂小的有机层而被执行。
12.一种制造半导体集成电路器件的方法，它包含下列步骤：
a、提供有机布线衬底；
b、将多个半导体芯片放置在平台上；
c、将衬底放置在半导体芯片上；以及
d、从平台侧加热半导体芯片，并以在半导体芯片侧的加热温度高于在衬底侧的加热温度的方式，从与平台相反一侧加热衬底。
13.根据权利要求12的方法，其中，衬底在不高于150℃的温度下被加热。
14.根据权利要求12的方法，其中，衬底在不高于100℃的温度下被加热。
15.根据权利要求12的方法，其中，衬底在不高于50℃的温度下被加热。
16.根据权利要求12的方法，其中，衬底温度为常温。
CNB2004100586828A 2003-09-19 2004-07-28 半导体集成电路器件的制造方法 Expired - Fee Related CN100435301C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP327046/2003 2003-09-19
JP2003327046A JP4206320B2 (ja) 2003-09-19 2003-09-19 半導体集積回路装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101690418A Division CN101431036A (zh) 2003-09-19 2004-07-28 半导体集成电路器件的制造方法

Publications (2)

Publication Number Publication Date
CN1599047A CN1599047A (zh) 2005-03-23
CN100435301C true CN100435301C (zh) 2008-11-19

Family

ID=34308767

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2008101690418A Pending CN101431036A (zh) 2003-09-19 2004-07-28 半导体集成电路器件的制造方法
CNB2004100586828A Expired - Fee Related CN100435301C (zh) 2003-09-19 2004-07-28 半导体集成电路器件的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2008101690418A Pending CN101431036A (zh) 2003-09-19 2004-07-28 半导体集成电路器件的制造方法

Country Status (4)

Country Link
US (6) US7270258B2 (zh)
JP (1) JP4206320B2 (zh)
KR (1) KR20050029110A (zh)
CN (2) CN101431036A (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4206320B2 (ja) * 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3812677B2 (ja) * 2004-09-14 2006-08-23 セイコーエプソン株式会社 半導体装置の製造装置及び半導体装置の製造方法
JP4991180B2 (ja) * 2006-04-14 2012-08-01 ルネサスエレクトロニクス株式会社 電子部品の実装方法および装置
JP5054933B2 (ja) 2006-05-23 2012-10-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7948034B2 (en) * 2006-06-22 2011-05-24 Suss Microtec Lithography, Gmbh Apparatus and method for semiconductor bonding
TWI463580B (zh) 2007-06-19 2014-12-01 Renesas Electronics Corp Manufacturing method of semiconductor integrated circuit device
FR2949695B1 (fr) * 2009-09-10 2011-12-23 Commissariat Energie Atomique Procede d'assemblage pour brasage
JP2011061073A (ja) * 2009-09-11 2011-03-24 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
US8381965B2 (en) 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US8104666B1 (en) 2010-09-01 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
US8177862B2 (en) 2010-10-08 2012-05-15 Taiwan Semiconductor Manufacturing Co., Ltd Thermal compressive bond head
JP5865639B2 (ja) * 2011-09-15 2016-02-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP5813432B2 (ja) * 2011-09-19 2015-11-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
US8381967B1 (en) * 2012-01-05 2013-02-26 Texas Instruments Incorporated Bonding a solder bump to a lead using compression and retraction forces
US8870051B2 (en) * 2012-05-03 2014-10-28 International Business Machines Corporation Flip chip assembly apparatus employing a warpage-suppressor assembly
JP6055239B2 (ja) * 2012-08-29 2016-12-27 ファスフォードテクノロジ株式会社 ダイボンディング装置並びにダイピックアップ装置及びダイピックアップ方法
JP6179843B2 (ja) * 2012-12-04 2017-08-16 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 実装装置及び実装方法
CN104303277B (zh) * 2012-12-21 2017-05-10 株式会社新川 覆晶黏晶机以及黏晶平台的平坦度与变形量补正方法
KR102037948B1 (ko) * 2012-12-28 2019-10-29 세메스 주식회사 다이 본딩 방법 및 장치
JP2014179419A (ja) * 2013-03-14 2014-09-25 Alpha- Design Kk 電子部品の接合方法
JP5882939B2 (ja) * 2013-05-01 2016-03-09 東京エレクトロン株式会社 接合方法、接合装置および接合システム
US9082885B2 (en) 2013-05-30 2015-07-14 Samsung Electronics Co., Ltd. Semiconductor chip bonding apparatus and method of forming semiconductor device using the same
TWM468013U (zh) * 2013-07-18 2013-12-11 Pram Technology Inc 電子業製程共用式可拆裝替換之打線熱板
JP6888650B2 (ja) * 2013-12-13 2021-06-16 日亜化学工業株式会社 発光装置
US9165902B2 (en) * 2013-12-17 2015-10-20 Kulicke And Soffa Industries, Inc. Methods of operating bonding machines for bonding semiconductor elements, and bonding machines
JP6400938B2 (ja) * 2014-04-30 2018-10-03 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
KR20160048301A (ko) * 2014-10-23 2016-05-04 삼성전자주식회사 본딩 장치 및 그를 포함하는 기판 제조 설비
US10475764B2 (en) 2014-12-26 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Die bonder and methods of using the same
DE102015120156B4 (de) * 2015-11-20 2019-07-04 Semikron Elektronik Gmbh & Co. Kg Vorrichtung zur materialschlüssigen Verbindung von Verbindungspartnern eines Leistungselekronik-Bauteils und Verwendung einer solchen Vorrichtung
TWI607587B (zh) * 2016-09-13 2017-12-01 台灣琭旦股份有限公司 固晶穩固製程
JP6789791B2 (ja) * 2016-12-13 2020-11-25 東レエンジニアリング株式会社 半導体装置の製造装置および製造方法
TWI673805B (zh) * 2017-01-30 2019-10-01 日商新川股份有限公司 安裝裝置以及安裝系統
IT201800006846A1 (it) * 2018-07-02 2020-01-02 Gruppo di pressatura per una pressa di sinterizzazione di componenti elettronici su un substrato
IT201800020275A1 (it) * 2018-12-20 2020-06-20 Amx Automatrix S R L Pressa di sinterizzazione per sinterizzare componenti elettronici su un substrato
CN111816614A (zh) * 2020-02-28 2020-10-23 浙江集迈科微电子有限公司 一种芯片贴装方式
KR102196378B1 (ko) * 2020-04-13 2020-12-30 제엠제코(주) 반도체 부품 부착 장비
KR20210157200A (ko) 2020-06-19 2021-12-28 삼성전자주식회사 칩 본딩 장치
US11804467B2 (en) * 2020-06-25 2023-10-31 Micron Technology, Inc. Radiative heat collective bonder and gangbonder
CN113394133B (zh) * 2021-05-08 2022-07-08 桂林芯飞光电子科技有限公司 一种探测器芯片转运用封装调节装置及方法
WO2023164251A1 (en) * 2022-02-28 2023-08-31 Board Of Regents, The University Of Texas System Programmable precision etching
CN117139836B (zh) * 2023-10-31 2024-01-23 常州天正智能装备有限公司 激光切割除尘器用清洁罐、除尘系统及其工作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883214A (en) * 1987-07-09 1989-11-28 Productech Reflow Solder Equipment Inc. Heated tool with heated support
JP2000100837A (ja) * 1998-09-17 2000-04-07 Miyagi Oki Denki Kk 半導体素子の実装装置
CN1340851A (zh) * 2000-08-31 2002-03-20 株式会社日立制作所 电子器件及其制造方法
CN1427471A (zh) * 2001-12-18 2003-07-02 三菱电机株式会社 半导体器件
US6621157B1 (en) * 1999-01-07 2003-09-16 Alphasem Ag Method and device for encapsulating an electronic component in particular a semiconductor chip

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617682A (en) * 1969-06-23 1971-11-02 Gen Electric Semiconductor chip bonder
US3698621A (en) * 1970-10-27 1972-10-17 Collins Radio Co Bonding apparatus
US3946931A (en) * 1974-11-27 1976-03-30 Western Electric Company, Inc. Methods of and apparatus for bonding an article to a substrate
US4607779A (en) * 1983-08-11 1986-08-26 National Semiconductor Corporation Non-impact thermocompression gang bonding method
JPS60140897A (ja) * 1983-12-28 1985-07-25 日本電気株式会社 樹脂絶縁多層基板
US4603802A (en) * 1984-02-27 1986-08-05 Fairchild Camera & Instrument Corporation Variation and control of bond force
US4605833A (en) * 1984-03-15 1986-08-12 Westinghouse Electric Corp. Lead bonding of integrated circuit chips
JPH02284438A (ja) 1989-04-26 1990-11-21 Seiko Epson Corp 半導体装置の実装方法
JPH03215951A (ja) * 1990-01-20 1991-09-20 Toshiba Corp インナリードボンダ
JPH052177A (ja) 1991-06-26 1993-01-08 Osaki Eng Kk 液晶モジユール製造装置
JP2839215B2 (ja) * 1991-09-04 1998-12-16 株式会社カイジョー ボンディング装置
US5425491A (en) * 1992-07-01 1995-06-20 Sumitomo Electric Industries, Ltd. Bonding tool, production and handling thereof
JP3331570B2 (ja) * 1993-09-08 2002-10-07 ソニー株式会社 熱圧着装置と熱圧着方法および液晶表示装置の生産方法
JP2616558B2 (ja) * 1993-12-14 1997-06-04 日本電気株式会社 バンプ形成装置およびバンプ形成方法
DE19504967C2 (de) * 1995-02-15 2002-01-24 Fraunhofer Ges Forschung Verfahren zur Verbindung eines flexiblen Substrats mit einem Chip
US5894982A (en) * 1995-09-29 1999-04-20 Kabushiki Kaisha Toshiba Connecting apparatus
JP3453390B2 (ja) * 1996-10-08 2003-10-06 日立化成工業株式会社 半導体装置、半導体チップ搭載用基板及びその製造法
JP3330037B2 (ja) * 1996-11-29 2002-09-30 富士通株式会社 チップ部品の接合方法および装置
JP3293512B2 (ja) * 1997-03-10 2002-06-17 松下電器産業株式会社 コネクタの熱圧着方法
JP3094948B2 (ja) * 1997-05-26 2000-10-03 日本電気株式会社 半導体素子搭載用回路基板とその半導体素子との接続方法
US5988487A (en) * 1997-05-27 1999-11-23 Fujitsu Limited Captured-cell solder printing and reflow methods
JP2997231B2 (ja) * 1997-09-12 2000-01-11 富士通株式会社 マルチ半導体ベアチップ実装モジュールの製造方法
JP3368814B2 (ja) * 1997-10-20 2003-01-20 松下電器産業株式会社 電子部品の熱圧着装置
JP2000036501A (ja) * 1998-05-12 2000-02-02 Sharp Corp ダイボンド装置
US6672500B2 (en) * 1998-06-25 2004-01-06 International Business Machines Corporation Method for producing a reliable solder joint interconnection
JP2000114314A (ja) * 1998-09-29 2000-04-21 Hitachi Ltd 半導体素子実装構造体およびその製造方法並びにｉｃカード
WO2000045430A1 (en) * 1999-01-29 2000-08-03 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
JP3301075B2 (ja) * 1999-04-20 2002-07-15 ソニーケミカル株式会社 半導体装置の製造方法
WO2001003176A1 (fr) * 1999-07-02 2001-01-11 Matsushita Electric Industrial Co., Ltd. Dispositif de formation de bosses sur substrat semi-conducteur generateur de charge electrique, procede de suppression de la charge electrique d'un substrat generateur de charge electrique, dispositif de suppression de la charge electrique d'un substrat generateur de charge electrique et substrat semi-conducteur generateur
JP2001034187A (ja) * 1999-07-22 2001-02-09 Nec Corp 熱圧着装置および熱圧着方法
JP2001068487A (ja) * 1999-08-31 2001-03-16 Toray Eng Co Ltd チップボンディング方法及びその装置
JP4068844B2 (ja) * 1999-11-29 2008-03-26 芝浦メカトロニクス株式会社 部品実装装置および部品実装方法
JP2001168146A (ja) 1999-12-09 2001-06-22 Sony Corp 部品装着装置及び部品装着方法
TW475227B (en) * 1999-12-28 2002-02-01 Nissei Plastics Ind Co IC-card manufacturing apparatus
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP3665579B2 (ja) * 2001-02-26 2005-06-29 ソニーケミカル株式会社 電気装置製造方法
TW559963B (en) * 2001-06-08 2003-11-01 Shibaura Mechatronics Corp Pressuring apparatus of electronic device and its method
JP3645511B2 (ja) 2001-10-09 2005-05-11 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2003338587A (ja) * 2002-05-21 2003-11-28 Hitachi Ltd 半導体装置及びその製造方法
JP2004096048A (ja) * 2002-09-04 2004-03-25 Seiko Epson Corp 基板の接続方法、熱圧着装置、電気光学装置の製造方法、電気光学装置、および電子機器
JP2004145129A (ja) * 2002-10-25 2004-05-20 Advanced Display Inc 表示装置およびその製造方法ならびに表示装置の製造装置
JPWO2004107432A1 (ja) * 2003-05-29 2006-07-20 富士通株式会社 電子部品の実装方法、取外し方法及びその装置
JP3921459B2 (ja) * 2003-07-11 2007-05-30 ソニーケミカル＆インフォメーションデバイス株式会社 電気部品の実装方法及び実装装置
JP4206320B2 (ja) * 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3898689B2 (ja) * 2003-11-10 2007-03-28 芝浦メカトロニクス株式会社 部品ボンディング装置
JP2005223202A (ja) * 2004-02-06 2005-08-18 Seiko Epson Corp 半導体装置の製造方法及びその製造装置
WO2006082744A1 (ja) * 2005-02-02 2006-08-10 Sony Chemical & Information Device Corporation 電気部品の実装装置
US7674987B2 (en) * 2007-03-29 2010-03-09 Ibiden Co., Ltd. Multilayer printed circuit board
US7919849B2 (en) * 2007-04-04 2011-04-05 Ibiden Co., Ltd. Package substrate and device for optical communication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883214A (en) * 1987-07-09 1989-11-28 Productech Reflow Solder Equipment Inc. Heated tool with heated support
JP2000100837A (ja) * 1998-09-17 2000-04-07 Miyagi Oki Denki Kk 半導体素子の実装装置
US6621157B1 (en) * 1999-01-07 2003-09-16 Alphasem Ag Method and device for encapsulating an electronic component in particular a semiconductor chip
CN1340851A (zh) * 2000-08-31 2002-03-20 株式会社日立制作所 电子器件及其制造方法
CN1427471A (zh) * 2001-12-18 2003-07-02 三菱电机株式会社 半导体器件

Also Published As

Publication number Publication date
US20100279464A1 (en) 2010-11-04
US20050061856A1 (en) 2005-03-24
KR20050029110A (ko) 2005-03-24
JP4206320B2 (ja) 2009-01-07
US7270258B2 (en) 2007-09-18
US20110070696A1 (en) 2011-03-24
CN101431036A (zh) 2009-05-13
US8292159B2 (en) 2012-10-23
US8640943B2 (en) 2014-02-04
US7861912B2 (en) 2011-01-04
US8074868B2 (en) 2011-12-13
US20070287262A1 (en) 2007-12-13
US20120058603A1 (en) 2012-03-08
CN1599047A (zh) 2005-03-23
US20120329211A1 (en) 2012-12-27
US7757930B2 (en) 2010-07-20
JP2005093838A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
CN100435301C (zh) 半导体集成电路器件的制造方法
US6265765B1 (en) Fan-out semiconductor chip assembly
US8637977B2 (en) Semiconductor device and method of packaging a semiconductor device with a clip
US7838972B2 (en) Lead frame and method of manufacturing the same, and semiconductor device
JP4796610B2 (ja) 半導体集積回路装置の製造方法
US20020105792A1 (en) Wave strip injection form
JP4095047B2 (ja) ウエハレベルパッケージのチップ配置方法
US7498202B2 (en) Method for die attaching
JP3404446B2 (ja) テープキャリアパッケージ及びそのテープキャリアパッケージを備えた液晶表示装置
JP2001351938A (ja) 半導体装置の製造方法および半導体製造装置
JP3357301B2 (ja) 半導体パッケージ、その製造方法及び搬送フレーム
JP2002118149A (ja) 半導体装置の製造方法および半導体製造装置
JP2000232113A (ja) ダイボンダ
JP3280815B2 (ja) ワイヤボンディング方法
JPH0251258B2 (zh)
JPH03215950A (ja) アウタリードボンダ
JP2001110849A (ja) 熱圧着装置
KR20000019506A (ko) 볼그리드어레이 반도체 패키지용 가요성 회로 기판을 캐리어프레임에 접착하는 방법
KR19990075825A (ko) 마이크로볼그리드어레이의 테이프부착용 리드프레임
JP2003124248A (ja) ワイヤボンド治具、半導体製造方法、およびワイヤボンド方法
JP2002252308A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081219

Address after: Tokyo, Japan

Patentee after: Renesas Technology Corp.

Address before: Tokyo

Co-patentee before: Renesas Japan Semiconductor, Inc.

Patentee before: Renesas Technology Corp.

ASS Succession or assignment of patent right

Owner name: NEC CORP.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100715

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN COUNTY

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Patentee before: NEC ELECTRONICS Corp.

TR01 Transfer of patent right

Effective date of registration: 20100715

Address after: Kanagawa, Japan

Patentee after: NEC ELECTRONICS Corp.

Address before: Tokyo, Japan

Patentee before: Renesas Technology Corp.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081119

Termination date: 20190728

CF01 Termination of patent right due to non-payment of annual fee