CN100463227C - 具有氮化硅-氧化硅介电层的非易失性存储装置 - Google Patents
具有氮化硅-氧化硅介电层的非易失性存储装置 Download PDFInfo
- Publication number
- CN100463227C CN100463227C CNB2006100872956A CN200610087295A CN100463227C CN 100463227 C CN100463227 C CN 100463227C CN B2006100872956 A CNB2006100872956 A CN B2006100872956A CN 200610087295 A CN200610087295 A CN 200610087295A CN 100463227 C CN100463227 C CN 100463227C
- Authority
- CN
- China
- Prior art keywords
- layer
- volatile memory
- memory cells
- cells according
- electric charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052581 Si3N4 Inorganic materials 0.000 title claims description 41
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 title claims description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims description 35
- 229910052814 silicon oxide Inorganic materials 0.000 title claims description 27
- 230000015654 memory Effects 0.000 claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000003860 storage Methods 0.000 claims abstract description 42
- 230000005641 tunneling Effects 0.000 claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims description 39
- 239000004020 conductor Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 9
- 239000002784 hot electron Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000000428 dust Substances 0.000 claims 6
- 238000000926 separation method Methods 0.000 claims 4
- 230000000694 effects Effects 0.000 claims 2
- 229910000449 hafnium oxide Inorganic materials 0.000 claims 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims 2
- 230000000903 blocking effect Effects 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 119
- 230000005684 electric field Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 238000003973 irrigation Methods 0.000 description 1
- 230000002262 irrigation Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 210000004243 sweat Anatomy 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Abstract
一种非易失性存储单元包括半导体衬底、位于部分半导体衬底中的源极区、位于部分半导体衬底中的漏极区以及位于部分半导体衬底中的井区。非易失性存储单元还包括位于半导体衬底上的第一载子隧穿层、位于第一载子隧穿层上的电荷储存层、位于电荷储存层上的第二载子隧穿层以及位于第二载子隧穿层上的导体控制栅极。特别的是，源极区与漏极区之间具有一间隔，井区则至少围绕部分源极区与漏极区。在一实施例中，第二载子隧穿层在擦除操作时提供空穴隧穿，且其包括至少一介电层。
Description
技术领域
本发明是有关于一种非易失性存储装置及其制造方法，且特别是有关于一种具有氮化硅-氧化硅介电层的非易失性记忆半导体元件及具有氮化硅顶介电层的非易失性存储装置的制造方法。
背景技术
非易失性存储器(non-volatile memory，NVM)是一种即使将供应给具有非易失性存储器的元件的电源移除后，仍可以储存编程资料或讯息的半导体存储装置。非易失性存储器的实例包括遮罩式只读存储器(maskread-only memory，MROM)、可程式只读存储器(programmable read-onlymemory，PROM)，可擦除可程式只读存储器(erasable programmableread-only memory，EPROM)以及电性可擦除可程式只读存储器(electrically-erasable programmable read-only memory，EEPROM)。一般来说，非易失性存储器可被编程入一些资料、读取与/或擦除，而编程的资料在延长时间内，例如是十年，若未被擦除皆可被储存。
非易失性存储器例如氮化硅只读存储器(nitride read-only memory)是一种电性可擦除可程式只读存储器，其利用氮化硅层作为电荷捕捉层以储存资料。其他电荷捕捉材料亦可被用来形成非易失性存储装置。氮化硅唯读存储单元的一设计实例包括一个具有配置于栅极与源极/漏极的半导体材料之间的氧化硅-氮化硅-氧化硅层(oxide-nitride-oxide，ONO)的金氧半导场效应晶体管(MOSFET)。当元件在编程时氧化硅-氮化硅-氧化硅层中的氮化硅层可以”捕捉(trap)”电荷(电子)。氮化硅材料具有电荷区域化(charge localization)的能力，以在没有显著地遍布于氮化硅层中的电荷横向迁移情况下储存电荷。氮化硅只读存储器利用相对较厚的隧穿氧化层，一般会对擦除一个存储单元所费的时间有负面的影响。氮化硅只读存储器可与传统的浮置栅极存储单元作对比，其中浮置栅极是导电的，而电荷则横向遍布于整个浮置栅极，且电荷迁移穿越了隧穿氧化层。另外，氮化硅只读存储器可被已知的电压应用技术重复地编程、读取、擦除与/或再编程。
提供一种非易失性存储装置，重要的是提出一种具有比传统非易失性存储器，例如某些氮化硅只读存储器，更佳的电荷保留能力或减少电荷流失的非易失性记忆半导体元件。另外，提供具有理想的擦除旧讯息或编程新讯息的操作速度的非易失性存储器也很重要。
本申请案与美国专利申请第11/197,668号有关，该案申请于2005年8月4日，标题为“具有氧化硅--氮化硅-氧化硅顶介电层的非易失性记忆半导体元件”
发明内容
本发明提出一种非易失性存储单元，包括半导体衬底、位于部分半导体衬底中的源极区、位于部分半导体衬底中的漏极区、位于部分半导体衬底中的井区、位于半导体衬底上的第一载子隧穿层、位于第一载子隧穿层上的电荷储存层、位于电荷储存层上的第二载子隧穿层以及位于第二载子隧穿层上的导体控制栅极。其中，源极区与漏极区之间具有一间隔，井区则至少围绕部分源极区与漏极区。
本发明再提出一种非易失性存储单元的形成方法，适用于半导体衬底上。其方法包括，先于部分半导体衬底中形成源极区。然后，于部分半导体衬底中形成漏极区，且漏极区与源极区之间具有一间隔。接着，于部分半导体衬底中形成井区，井区至少围绕部分源极区与漏极区。之后，于半导体衬底上形成第一载子隧穿层。继之，于第一载子隧穿层上形成电荷储存层。而后，于电荷储存层上形成第二载子隧穿层。随后，于第二载子隧穿层上形成导体控制栅极。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1为依照本发明的一实施例所绘示的具有单层空穴隧穿层的非易失性存储单元。
图2为依照本发明的一实施例所绘示的具有双层空穴隧穿层的非易失性存储单元。
图3为依照本发明的一实施例所绘示的具有三层空穴隧穿层的非易失性存储单元。
图4为依照本发明的一实施例的非易失性存储器的不同端点的符号命名。
图5与图6为依照本发明的一实施例所绘示的非易失性存储器的编程操作。
图7为依照本发明的一实施例所绘示的非易失性存储器的擦除操作。
图8A为本发明的非易失性存储器于低电场时的能带图。
图8B为本发明的非易失性存储器于高电场时的能带图。
100：非易失性存储单元 102：半导体衬底
104：源极区 106：漏极区
108：井区 110：第一载子隧穿层
112：电荷储存层 114：第二载子隧穿层
114a、114c：氧化硅层 114b：氮化硅层
116：导体控制栅极
具体实施方式
以下将以非易失性存储装置为例，对其电荷储存能力的提高与电荷流失的降低作详细的说明。
请参照图1，非易失性存储单元100的一实施例包括半导体衬底102、位于部分半导体衬底102中的源极区104与位于部分半导体衬底102中的漏极区106。源极区104与漏极区106之间具有一间隔。非易失性存储单元100还包括位于部分半导体衬底102中的井区108，井区108至少围绕部分源极区104与漏极区106。举例来说，井区108至少围绕源极区104与漏极区106之间的区域以及源极区104与漏极区106下方的区域。
更进一步来说，非易失性存储单元100包括形成于半导体衬底102上的第一载子隧穿层110，且至少覆盖部分部分源极区104与漏极区106之间的区域。电荷储存层112形成于电子隧穿层110上，而第二载子隧穿层114则形成于电荷储存层112上。导体控制栅极116形成于第二载子隧穿层114上。在图1的实施例中，非易失性存储单元100是一种n型信道元件，其具有被p型区域的井区108环绕的n型或n+型区域的源极区104与漏极区106。电子隧穿层110于编程操作期间提供电子隧穿，且其直接在至少部分源极区104与漏极区106之间的区域之上。第二载子隧穿层114包括至少一介电层，并于擦除操作期间提供空穴隧穿。在一实施例中，存储装置可例如是没有第二载子隧穿层114，但有p型掺杂多晶硅，也就是具有p型掺质的多晶硅，作为导体控制栅极116。
因此，半导体衬底102可例如是p型衬底，如p型硅衬底，并可以自行提供p型井区108，还可以于预定形成源极/漏极区的区域掺杂或注入n型材料。在其他技术中，如沟渠形成技术，可以被用来提供任何井区108、源极区104与漏极区106，且井区108也可以利用掺杂/注入制程在非p型衬底中提供p井。此外，也可以利用n型井搭配p型源极/漏极区，将非易失性存储单元100修饰成p型信道元件。
请参照图1，电子隧穿层110例如是介电层，并至少于非易失性存储单元100执行编程操作时允许电子隧穿。举例来说，第一载子隧穿层110例如是氧化硅层，其厚度例如是介于30至90埃之间。除了氧化硅，第一载子隧穿层110的材料还可例如是氧化铝。在一些实施例中，厚度大于30埃的氧化硅层在非易失性存储单元100被编程之后，可以预防电荷从电荷储存层112直接隧穿而流失(即有意储存于电荷储存层112中的电荷)。换句话说，第一载子隧穿层110亦与当非易失性存储单元100在电荷保留/非编程阶段可阻碍电荷流失的绝缘层有相同的功能。
请继续参照图1，电荷储存层112例如是氮化硅层，其厚度例如是介于50至150埃之间。除了氮化硅层(Si3N4)，电荷储存层112的材料还可例如是氮氧化硅(SiOxNx)、氧化铝(Al2O3)、氧化铪(HfO2)或其他适合材料。换句话说，任何可以提供类似电荷捕捉特性的材料都可以作为电荷储存层112或部分电荷储存层112。在此实施例中，电荷储存层112提供非易失性存储单元100的可编程记忆储存部分。因此，电荷储存层112例如是在编程操作后有效地捕捉或储存电荷的材料层，而编程操作需对导体控制栅极116或源极区104与漏极区106其中之一施加一编程电压，以将电荷引导或传导入电荷储存层112。
请参照图1，第二载子隧穿层114例如是包括一层或多层介电层，以至少在擦除操作时提供空穴隧穿，而于擦除操作例如是包括空穴由导体控制栅极116隧穿至电荷储存层112。在图1的实施例中，第二载子隧穿层114包括单层氧化硅层，其厚度例如是介于15至25埃之间。在另一实施例中，如图2所示，第二载子隧穿层114包括堆叠于氧化硅层114a上的氮化硅层114b。在又一实施例中，如图3所示，第二载子隧穿层114包括氧化硅层114c、氮化硅层114b与氧化硅层114a的堆叠结构。上述实施例与其他空穴隧穿层的实施例，例如带隙操纵(band-gap-engineered)隧穿介电层，例如是能对来自导体控制栅极116的空穴注入作有效的隧穿障碍，并避免或减少产生隧穿漏损(tunneling leakage)，即于预定电荷保留期间，如读取操作、编程操作或上述两者皆是，产生电子流失。在一些实施例中，第二载子隧穿层114中的每一介电层的厚度例如是介于10至30埃之间。在图3的实施例中，三层结构中的氧化硅层114c的厚度例如是介于15至25埃之间，氮化硅层114b的厚度例如是介于30至60埃之间，而氧化硅层114a的厚度例如是介于15至25埃之间。
在一些实施例中，第二载子隧穿层114至少包括氮化硅层或其他绝缘或介电材料层，且其具有低空穴障碍高度，例如是低于3电子伏特(eV)的一材料。在一实施例中，氮化硅具有相对较低的空穴障碍，约1.9电子伏特，因此其在相对较高的电场下，如对导体控制栅极116施加一大于0的电压时，氮化硅层可成为让空穴隧穿的穿透层”transparent”。第二载子隧穿层114的设计使其于擦除操作期间，对来自导体控制栅极116的空穴隧穿有隧穿介电质的功能。于存储器编程与电荷保留操作期间，可忽略薄的空穴隧穿层114层中的电荷捕捉。
导体控制栅极116例如是由未掺杂的多晶硅、掺杂多晶硅或金属层形成。举例来说，导体控制栅极116例如是轻度或重度n型掺杂多晶硅、轻度或重度p型掺杂多晶硅、铂、氮化钽或其他适合材料。在一些实施例中，p型掺杂多晶硅可以促进空穴的隧穿，并提供好的擦除特性。如上述实施例的说明，存储装置例如是可以不具有第二载子隧穿层114，但具有p型掺杂多晶硅作为导体控制栅极116。
以下以非易失性存储单元100的示意图，如图2，说明非易失性存储单元100的一操作实施例。非易失性存储单元100的操作包括将讯息编程入存储单元、读取已储存于存储单元的讯息以及在读取或编程新讯息之前擦除储存于存储单元的讯息。这些操作可以由对非易失性存储单元100中的不同端点施加适当的电压达成。图4为说明符号的命名的一实施例。请参照图4，栅极电压Vg施加于导体控制栅极116、源极电压Vs施加于源极104、漏极电压Vd施加于漏极106以及衬底电压Vsub施加于半导体衬底102。
图5与图6为编程操作的一实施例。在图例中，非易失性存储单元100以电子注入法编程，如信道热电子(channel hot electron，CHE)注入。另外，还有许多其他编程方法可以使用。对n型信道元件而言，可以利用信道热电子注入、源极侧注入(source-side injection，SSI)、信道起始第二电子(channel initiated secondary electron，CHISEL)注入以及其他适合方法。对p型信道元件而言，可以利用带对带隧穿感应热电子(band-to-band tunneling hot electron，BBHE)注入、信道热空穴起始热电子注入、负富尔诺汗(negative Fowler-Nordheim，-FN)栅极注入电子以及其他适合方法。当具有至少一对源极/漏极区时，每一非易失性存储单元100可被2位元编程，其中第一(左)位元位于电荷储存层112中靠近源极104处，而第二(右)位元位于电荷储存层112中靠近漏极106处。
请参照图5，利用信道热电子注入的右位元或漏极侧位元的编程操作，例如是需要对导体控制栅极116施加如+10伏特的栅极编程电压Vg、0伏特的编程源极电压Vs以及+5伏特的编程漏极电压Vd。衬底电压Vsub例如是0伏特。同样的，请参照图6，利用信道热电子注入的左位元或源极侧位元的编程操作例如是需要对导体控制栅极116施加如+10伏特的栅极编程电压Vg、+5伏特的编程源极电压Vs以及0伏特的编程漏极电压Vd。衬底电压Vsub例如是0伏特。图5与图6只不过是说明一个可能的实施例，而为了在电荷储存层112中储存资讯，可利用不同电压的组合以分配电子在电荷储存层112中的位置。
非易失性存储单元100可被数种读取方法读取。举例来说，可对导体控制栅极116施加栅极读取电压，以及对源极104与漏极106其中之一施加源极/漏极读取电压而另一端则接地。衬底电压Vsub例如是0伏特。在一实施例中，栅极读取电压与源极/漏极读取电压皆例如介于1至2伏特之间。
图7为擦除操作的一实施例。请参照图7，擦除操作需要对导体控制栅极116施加栅极擦除电压Vg，如+14伏特，以及对源极104与漏极106其中之一或两者施加源极/漏极擦除电压Vs/d，如0伏特。衬底电压Vsub例如是0伏特。如此图示的电压差会诱导电荷进入电荷储存层112。在一实施例中，导体控制栅极116中的正直流电压会使空穴从导体控制栅极116隧穿至电荷储存层112。在一些实施例中，栅极擦除电压Vg例如是介于+10至+18之间。此外，可以对源极104与漏极106其中之一或两者皆施加源极/漏极擦除电压Vs/d，例如是小于或等于0伏特。在一实施例中，使用来自栅极的空穴隧穿擦除可避免需要利用带对带热空穴擦除(BTBHHE)，因此减少或消除热空穴传导损害。
图8A为第二载子隧穿层114，例如图中标示为氮化硅-氧化硅层的能带图。当电场低时，如一些实施例中的电荷保留状态(Vg≈0)或读取状态(Vg≈+1-+2伏特)期间，空穴隧穿层114不会发生能带偏差(bandoffset)。因此，可以抑制穿越空穴隧穿层114的隧穿，其可避免电荷从电荷储存层112流失，如图8A中标示为氮化硅层的区域。图8B为空穴隧穿层114，例如图中标示氮化硅-氧化硅层，的能带图。当施加于导体控制栅极116的栅极电压Vg不为0伏特时，如14伏特，电场相对来说是高的。在高电场下，第二载子隧穿层114将会产生能带偏差，因此会产生空穴从导体控制栅极116隧穿至电荷储存层112，如图8B中标示为氮化硅层的捕捉区。
本发明更包括于半导体衬底上形成非易失性存储单元的方法。以图1至图3的存储单元为一实施例，此方法包括于部分半导体衬底102中形成源极区104、于部分半导体衬底102中形成漏极区106，且漏极区106与源极区104之间具有一间隔，以及于部分半导体衬底102中形成井区108，井区108至少围绕部分源极区104与漏极区106。在一些实施例中，源极、漏极与井区皆为掺杂区，且可以掺杂、注入或扩散技术或上述技术的组合方式形成。
该方法还包括于半导体衬底102上形成第一载子隧穿层110、于第一载子隧穿层110上形成第二载子储存层112、于电荷储存层112上形成第二载子隧穿层114以及于第二载子隧穿层114上形成导体控制栅极116。上述膜层例如是利用沉积技术形成。此外，如氮化硅或氧化硅等材料的形成例如是利用沉积法或结合硅沉积法与氮化或氧化法。另外，上述每一膜层的形状、面积与位置例如是利用一次或一次以上的光刻制程所定义，并利用罩幕来定义主动区，以及利用蚀刻制程移除不需要的区域。
在此实施例中，电子隧穿层110在编程操作期间提供电子隧穿，且其例如是直接位于部分源极区104与漏极区106之间的区域之上。第二载子隧穿层114包括至少一介电层，并于擦除操作期间提供空穴隧穿。如上所述，第二载子隧穿层114例如是至少在读取操作与编程操作其中之一期间作为电子障碍层。在此实施例中形成的膜层，其结构配置、位置与材料皆例如与其对应于图1至图3的实施例中所述的相同，且在一些实施例中也例如是使用相仿的厚度。此外，以上述方法所形成的元件也可被先前所描述的编程、读取与擦除操作的方法所操作。
在一些实施例中，一个非易失性存储单元可以被应用于各种形式的存储器中，包括NOR与NAND存储器。非易失性存储单元110也可被运用于虚拟接地阵列(virtual ground array)结构。此外，空穴隧穿层114可包括氧化硅、氮化硅或其他材料的额外膜层。
虽然本发明的具有空穴隧穿层的非易失性记忆半导体元件及其制造方法已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。
Claims (22)
1.一种非易失性存储单元，其特征在于其包括：
一半导体衬底；
一源极区，形成于部分该半导体衬底中；
一漏极区，形成于部分该半导体衬底中，且与该源极区相邻；
一井区，形成于部分该半导体衬底中，且与该源极区与该漏极区相邻；
一第一载子隧穿层，形成于该半导体衬底上；
一电荷储存层，形成于该第一载子隧穿层上；
一第二载子隧穿层，形成于该电荷储存层上，其中该第二载子隧穿层包括一第一氧化硅层与一氮化硅层，该氮化硅层位于该第一氧化硅层上；以及
一导体控制栅极，形成于该第二载子隧穿层上。
2.根据权利要求1所述的非易失性存储单元，其特征在于其中该第二载子隧穿层包括一空穴隧穿层，该空穴隧穿层至少在一擦除操作期间提供空穴隧穿。
3.根据权利要求1所述的非易失性存储单元，其特征在于其中该第二载子隧穿层至少在该非易失性存储单元的一读取操作与一编程操作其中之一期间具有电子阻碍效应(electron blocking effects)。
4.根据权利要求1所述的非易失性存储单元，其特征在于其中该第一氧化硅层的厚度介于15埃至25埃之间。
5.根据权利要求1所述的非易失性存储单元，其特征在于其中该氮化硅层的厚度介于30埃至60埃之间，以及该第一氧化硅层的厚度介于15埃至25埃之间。
6.根据权利要求1所述的非易失性存储单元，其特征在于其中该第二载子隧穿层更包括一第二氧化硅层，其中该第二氧化硅层位于该氮化硅层上。
7.根据权利要求1所述的非易失性存储单元，其特征在于其中该电荷储存层的材料至少包括氮化硅、氮氧化硅、氧化铝与氧化铪其中之一。
8.根据权利要求1所述的非易失性存储单元，其特征在于其中该导体控制栅极的材料至少包括p型掺杂多晶硅、n型掺杂多晶硅与金属其中之一。
9.根据权利要求1所述的非易失性存储单元，其特征在于其中该非易失性存储单元以来自该半导体衬底的热电子注入(hot electroninjection)编程，以及以来自该导体控制栅极的空穴注入(hole injection)擦除，而且对该导体控制栅极施加一正电压时该非易失性存储单元会被擦除，以提供空穴由该导体控制栅极隧穿至该电荷储存层。
10.根据权利要求1所述的非易失性存储单元，其特征在于其中该第一载子隧穿层包括至少在一编程操作期间提供电子隧穿的一电子隧穿层。
11.根据权利要求1所述的非易失性存储单元，其特征在于其中该电荷储存层至少储存二分离可读位元，该二分离可读位元包括靠近该源极区的一第一位元与靠近该漏极区的一第二位元。
12.一种非易失性存储单元的形成方法，其特征在于其适用于一半导体衬底上，该方法包括以下步骤：
于部分该半导体衬底中形成一源极区；
于部分该半导体衬底中形成一漏极区，且该漏极区与该源极区之间具有一间隔；
于部分该半导体衬底中形成一井区，该井区至少围绕部分该源极区与该漏极区邻；
于该半导体衬底上形成一第一载子隧穿层；
于该第一载子隧穿层上形成一电荷储存层；
于该电荷储存层上形成一第二载子隧穿层，其中该第二载子隧穿层的形成方法包括：
于该电荷储存层上形成一第一氧化硅层；以及
于该第一氧化硅层上形成一氮化硅层；以及
于该第二载子隧穿层上形成一导体控制栅极。
13.根据权利要求12所述的非易失性存储单元的形成方法，其特征在于其中该第二载子隧穿层包括至少于一擦除操作期间提供空穴隧穿的一空穴隧穿层。
14.根据权利要求12所述的非易失性存储单元的形成方法，其特征在于其中该第二载子隧穿层至少在该非易失性存储单元的一读取操作与一编程操作其中之一期间具有电子阻碍效应。
15.根据权利要求12所述的非易失性存储单元的形成方法，其特征在于其中该第一氧化硅层的厚度介于15埃至25埃之间。
16.根据权利要求12所述的非易失性存储单元的形成方法，其特征在于其中该氮化硅层的厚度介于30埃至60埃之间，该第一氧化硅层的厚度介于15埃至25埃之间。
17.根据权利要求12所述的非易失性存储单元的形成方法，其特征在于其中该第二载子隧穿层的形成方法更包括：
于该氮化硅层上形成一第二氧化硅层。
18.根据权利要求12所述的非易失性存储单元，其特征在于其中该电荷储存层的材料至少包括氮化硅、氮氧化硅、氧化铝与氧化铪其中之一。
19.根据权利要求12所述的非易失性存储单元，其特征在于其中该导体控制栅极的材料至少包括p型掺杂多晶硅、n型掺杂多晶硅与金属其中之一。
20.根据权利要求12所述的非易失性存储单元，其特征在于其中该非易失性存储单元以来自该半导体衬底的热电子注入编程，以及以来自该导体控制栅极的空穴注入擦除，而且对该导体控制栅极施加一正电压时该非易失性存储单元会被擦除，以提供空穴由该导体控制栅极隧穿至该电荷储存层。
21.根据权利要求12所述的非易失性存储单元，其特征在于其中该电荷储存层至少储存二分离可读位元，该二分离可读位元包括靠近该源极区的一第一位元与靠近该漏极区的一第二位元。
22.根据权利要求12所述的非易失性存储单元，其特征在于其中该第一载子隧穿层包括至少在一编程操作期间提供电子隧穿的一电子隧穿层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/197,668 | 2005-08-04 | ||
| US11/197,668 US7576386B2 (en) | 2005-08-04 | 2005-08-04 | Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer |
| US11/300,813 | 2005-12-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1909250A CN1909250A (zh) | 2007-02-07 |
| CN100463227C true CN100463227C (zh) | 2009-02-18 |
Family
ID=37700286
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100872956A Active CN100463227C (zh) | 2005-08-04 | 2006-06-14 | 具有氮化硅-氧化硅介电层的非易失性存储装置 |
| CNB2006100937467A Active CN100481517C (zh) | 2005-08-04 | 2006-06-16 | 有着一ono上介电层的非易失性存储器半导体元件 |
| CN200810186701.3A Active CN101452964B (zh) | 2005-08-04 | 2006-06-16 | 有着一ono上介电层的非易失性存储器半导体元件 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100937467A Active CN100481517C (zh) | 2005-08-04 | 2006-06-16 | 有着一ono上介电层的非易失性存储器半导体元件 |
| CN200810186701.3A Active CN101452964B (zh) | 2005-08-04 | 2006-06-16 | 有着一ono上介电层的非易失性存储器半导体元件 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7576386B2 (zh) |
| CN (3) | CN100463227C (zh) |
| TW (1) | TWI282142B (zh) |
Families Citing this family (89)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7315474B2 (en) * | 2005-01-03 | 2008-01-01 | Macronix International Co., Ltd | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US7473589B2 (en) * | 2005-12-09 | 2009-01-06 | Macronix International Co., Ltd. | Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same |
| US8264028B2 (en) * | 2005-01-03 | 2012-09-11 | Macronix International Co., Ltd. | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US7709334B2 (en) * | 2005-12-09 | 2010-05-04 | Macronix International Co., Ltd. | Stacked non-volatile memory device and methods for fabricating the same |
| US8482052B2 (en) | 2005-01-03 | 2013-07-09 | Macronix International Co., Ltd. | Silicon on insulator and thin film transistor bandgap engineered split gate memory |
| US20060198189A1 (en) * | 2005-01-03 | 2006-09-07 | Macronix International Co., Ltd. | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US7642585B2 (en) * | 2005-01-03 | 2010-01-05 | Macronix International Co., Ltd. | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US7636257B2 (en) * | 2005-06-10 | 2009-12-22 | Macronix International Co., Ltd. | Methods of operating p-channel non-volatile memory devices |
| US7763927B2 (en) * | 2005-12-15 | 2010-07-27 | Macronix International Co., Ltd. | Non-volatile memory device having a nitride-oxide dielectric layer |
| KR100719680B1 (ko) * | 2005-11-28 | 2007-05-17 | 삼성에스디아이 주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| US7808818B2 (en) * | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
| US7391652B2 (en) * | 2006-05-05 | 2008-06-24 | Macronix International Co., Ltd. | Method of programming and erasing a p-channel BE-SONOS NAND flash memory |
| US7948799B2 (en) * | 2006-05-23 | 2011-05-24 | Macronix International Co., Ltd. | Structure and method of sub-gate NAND memory with bandgap engineered SONOS devices |
| US7414889B2 (en) * | 2006-05-23 | 2008-08-19 | Macronix International Co., Ltd. | Structure and method of sub-gate and architectures employing bandgap engineered SONOS devices |
| TWI300931B (en) * | 2006-06-20 | 2008-09-11 | Macronix Int Co Ltd | Method of operating non-volatile memory device |
| US7471568B2 (en) * | 2006-06-21 | 2008-12-30 | Macronix International Co., Ltd. | Multi-level cell memory structures with enlarged second bit operation window |
| US7512013B2 (en) * | 2006-06-21 | 2009-03-31 | Macronix International Co., Ltd | Memory structures for expanding a second bit operation window |
| US7799637B2 (en) * | 2006-06-26 | 2010-09-21 | Sandisk Corporation | Scaled dielectric enabled by stack sidewall process |
| US7746694B2 (en) * | 2006-07-10 | 2010-06-29 | Macronix International Co., Ltd. | Nonvolatile memory array having modified channel region interface |
| JP4997872B2 (ja) * | 2006-08-22 | 2012-08-08 | ソニー株式会社 | 不揮発性半導体メモリデバイスおよびその製造方法 |
| US7772068B2 (en) | 2006-08-30 | 2010-08-10 | Macronix International Co., Ltd. | Method of manufacturing non-volatile memory |
| JP4965948B2 (ja) * | 2006-09-21 | 2012-07-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| TW200818402A (en) * | 2006-10-03 | 2008-04-16 | Powerchip Semiconductor Corp | Non-volatile memory, fabricating method and operating method thereof |
| US8772858B2 (en) * | 2006-10-11 | 2014-07-08 | Macronix International Co., Ltd. | Vertical channel memory and manufacturing method thereof and operating method using the same |
| US7811890B2 (en) * | 2006-10-11 | 2010-10-12 | Macronix International Co., Ltd. | Vertical channel transistor structure and manufacturing method thereof |
| US7851848B2 (en) | 2006-11-01 | 2010-12-14 | Macronix International Co., Ltd. | Cylindrical channel charge trapping devices with effectively high coupling ratios |
| US8101989B2 (en) | 2006-11-20 | 2012-01-24 | Macronix International Co., Ltd. | Charge trapping devices with field distribution layer over tunneling barrier |
| US7994564B2 (en) | 2006-11-20 | 2011-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-volatile memory cells formed in back-end-of line processes |
| US8686490B2 (en) * | 2006-12-20 | 2014-04-01 | Sandisk Corporation | Electron blocking layers for electronic devices |
| US7450423B2 (en) * | 2007-01-03 | 2008-11-11 | Macronix International Co., Ltd. | Methods of operating non-volatile memory cells having an oxide/nitride multilayer insulating structure |
| US8063434B1 (en) | 2007-05-25 | 2011-11-22 | Cypress Semiconductor Corporation | Memory transistor with multiple charge storing layers and a high work function gate electrode |
| US20090179253A1 (en) | 2007-05-25 | 2009-07-16 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US8940645B2 (en) | 2007-05-25 | 2015-01-27 | Cypress Semiconductor Corporation | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
| US9299568B2 (en) | 2007-05-25 | 2016-03-29 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
| US8633537B2 (en) | 2007-05-25 | 2014-01-21 | Cypress Semiconductor Corporation | Memory transistor with multiple charge storing layers and a high work function gate electrode |
| US8643124B2 (en) | 2007-05-25 | 2014-02-04 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US9449831B2 (en) | 2007-05-25 | 2016-09-20 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US7737488B2 (en) * | 2007-08-09 | 2010-06-15 | Macronix International Co., Ltd. | Blocking dielectric engineered charge trapping memory cell with high speed erase |
| US7701769B2 (en) * | 2007-08-13 | 2010-04-20 | Macronix International Co., Ltd. | Method and apparatus for programming nonvolatile memory |
| US20090050953A1 (en) * | 2007-08-22 | 2009-02-26 | Macronix International Co., Ltd. | Non-volatile memory device and method for manufacturing the same |
| JP5205011B2 (ja) * | 2007-08-24 | 2013-06-05 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体装置およびその製造方法 |
| US7816727B2 (en) * | 2007-08-27 | 2010-10-19 | Macronix International Co., Ltd. | High-κ capped blocking dielectric bandgap engineered SONOS and MONOS |
| US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
| US7643349B2 (en) * | 2007-10-18 | 2010-01-05 | Macronix International Co., Ltd. | Efficient erase algorithm for SONOS-type NAND flash |
| US7848148B2 (en) * | 2007-10-18 | 2010-12-07 | Macronix International Co., Ltd. | One-transistor cell semiconductor on insulator random access memory |
| KR100945923B1 (ko) * | 2007-11-07 | 2010-03-05 | 주식회사 하이닉스반도체 | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 |
| US7821838B2 (en) * | 2007-11-19 | 2010-10-26 | Macronix International Co., Ltd. | Method for erasing/programming/correcting a multi-level cell (MLC) |
| US9431549B2 (en) | 2007-12-12 | 2016-08-30 | Cypress Semiconductor Corporation | Nonvolatile charge trap memory device having a high dielectric constant blocking region |
| US20090152621A1 (en) * | 2007-12-12 | 2009-06-18 | Igor Polishchuk | Nonvolatile charge trap memory device having a high dielectric constant blocking region |
| US7973357B2 (en) * | 2007-12-20 | 2011-07-05 | Samsung Electronics Co., Ltd. | Non-volatile memory devices |
| US20090159958A1 (en) * | 2007-12-20 | 2009-06-25 | Spansion Llc | Electronic device including a silicon nitride layer and a process of forming the same |
| US8189397B2 (en) * | 2008-01-08 | 2012-05-29 | Spansion Israel Ltd | Retention in NVM with top or bottom injection |
| US7804711B2 (en) * | 2008-02-22 | 2010-09-28 | Macronix International Co., Ltd. | Methods of operating two-bit non-volatile flash memory cells |
| US20090242956A1 (en) * | 2008-03-28 | 2009-10-01 | Heng Jiunn B | Tunnel dielectrics for semiconductor devices |
| CN101562044B (zh) * | 2008-04-14 | 2012-02-22 | 旺宏电子股份有限公司 | 存储单元的编程方法 |
| US8068370B2 (en) * | 2008-04-18 | 2011-11-29 | Macronix International Co., Ltd. | Floating gate memory device with interpoly charge trapping structure |
| US8081516B2 (en) * | 2009-01-02 | 2011-12-20 | Macronix International Co., Ltd. | Method and apparatus to suppress fringing field interference of charge trapping NAND memory |
| US20100178758A1 (en) * | 2009-01-15 | 2010-07-15 | Macronix International Co., Ltd. | Methods for fabricating dielectric layer and non-volatile memory |
| US8861273B2 (en) * | 2009-04-21 | 2014-10-14 | Macronix International Co., Ltd. | Bandgap engineered charge trapping memory in two-transistor nor architecture |
| US8710578B2 (en) | 2009-04-24 | 2014-04-29 | Cypress Semiconductor Corporation | SONOS stack with split nitride memory layer |
| US8222688B1 (en) | 2009-04-24 | 2012-07-17 | Cypress Semiconductor Corporation | SONOS stack with split nitride memory layer |
| JP5351274B2 (ja) | 2009-08-25 | 2013-11-27 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US20110085382A1 (en) * | 2009-10-13 | 2011-04-14 | Aplus Flash Technology, Inc. | Universal dual charge-retaining transistor flash NOR cell, a dual charge-retaining transistor flash NOR cell array, and method for operating same |
| CN102117779B (zh) * | 2010-01-05 | 2013-03-13 | 上海华虹Nec电子有限公司 | 利用选择性外延提升sonos闪存器件可靠性的方法 |
| CN102117778B (zh) * | 2010-01-05 | 2013-03-13 | 上海华虹Nec电子有限公司 | 利用臭氧氧化来提升sonos闪存器件可靠性的方法 |
| CN102314833A (zh) * | 2010-07-07 | 2012-01-11 | 周锡卫 | 基于pn结群组的广域光电智能传感器及显示屏调光系统与方法 |
| US8228730B2 (en) | 2010-08-31 | 2012-07-24 | Micron Technology, Inc. | Memory cell structures and methods |
| CN102386187A (zh) * | 2010-08-31 | 2012-03-21 | 上海华虹Nec电子有限公司 | Sonos器件及制造方法及其单元信息擦写方法 |
| US9240405B2 (en) | 2011-04-19 | 2016-01-19 | Macronix International Co., Ltd. | Memory with off-chip controller |
| US8685813B2 (en) | 2012-02-15 | 2014-04-01 | Cypress Semiconductor Corporation | Method of integrating a charge-trapping gate stack into a CMOS flow |
| CN102683398B (zh) * | 2012-05-28 | 2015-03-18 | 上海华力微电子有限公司 | Sonos栅极结构及其制备方法、以及半导体器件 |
| US8987098B2 (en) | 2012-06-19 | 2015-03-24 | Macronix International Co., Ltd. | Damascene word line |
| CN103854986B (zh) * | 2012-12-03 | 2017-03-01 | 中国科学院微电子研究所 | 一种后栅工艺假栅的制造方法和后栅工艺假栅 |
| CN103854985B (zh) | 2012-12-03 | 2016-06-29 | 中国科学院微电子研究所 | 一种后栅工艺假栅的制造方法和后栅工艺假栅 |
| CN103854984B (zh) | 2012-12-03 | 2017-03-01 | 中国科学院微电子研究所 | 一种后栅工艺假栅的制造方法和后栅工艺假栅 |
| US9111863B2 (en) | 2012-12-03 | 2015-08-18 | Institute of Microelectronics, Chinese Academy of Sciences | Method for manufacturing dummy gate in gate-last process and dummy gate in gate-last process |
| US9379126B2 (en) | 2013-03-14 | 2016-06-28 | Macronix International Co., Ltd. | Damascene conductor for a 3D device |
| CN104183633A (zh) * | 2013-05-23 | 2014-12-03 | 华邦电子股份有限公司 | 电荷储存结构及其制造方法以及非易失性存储器结构 |
| US9099538B2 (en) | 2013-09-17 | 2015-08-04 | Macronix International Co., Ltd. | Conductor with a plurality of vertical extensions for a 3D device |
| US8883624B1 (en) | 2013-09-27 | 2014-11-11 | Cypress Semiconductor Corporation | Integration of a memory transistor into high-K, metal gate CMOS process flow |
| CN104638029A (zh) * | 2013-11-13 | 2015-05-20 | 上海华虹宏力半导体制造有限公司 | 电容及其制造方法 |
| US9281413B2 (en) | 2014-01-28 | 2016-03-08 | Infineon Technologies Austria Ag | Enhancement mode device |
| US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
| CN104253161B (zh) * | 2014-07-31 | 2017-07-07 | 上海华力微电子有限公司 | 一种具有凸面栅极结构的B4‑Flash |
| DE102016222213A1 (de) * | 2016-11-11 | 2018-05-17 | Robert Bosch Gmbh | MOS-Bauelement, elektrische Schaltung sowie Batterieeinheit für ein Kraftfahrzeug |
| US10461095B2 (en) | 2018-03-28 | 2019-10-29 | Sandisk Technologies Llc | Ferroelectric non-volatile memory |
| US10453862B1 (en) * | 2018-03-28 | 2019-10-22 | Sandisk Technologies Llc | Ferroelectric non-volatile memory |
| US10453861B1 (en) * | 2018-03-28 | 2019-10-22 | Sandisk Technologies Llc | Ferroelectric non-volatile memory |
| JP7089967B2 (ja) * | 2018-07-17 | 2022-06-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4173766A (en) * | 1977-09-16 | 1979-11-06 | Fairchild Camera And Instrument Corporation | Insulated gate field-effect transistor read-only memory cell |
| US6011725A (en) * | 1997-08-01 | 2000-01-04 | Saifun Semiconductors, Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| US20030047755A1 (en) * | 2001-06-28 | 2003-03-13 | Chang-Hyun Lee | Floating trap non-volatile semiconductor memory devices including high dielectric constant blocking insulating layers and methods |
| CN1423338A (zh) * | 2001-12-05 | 2003-06-11 | 旺宏电子股份有限公司 | 具有多重闸极绝缘层的非挥发性存储器组件 |
| US20030146465A1 (en) * | 2002-02-07 | 2003-08-07 | Ching-Yuan Wu | Scalable multi-bit flash memory cell and its memory array |
Family Cites Families (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5955071A (ja) | 1982-09-24 | 1984-03-29 | Hitachi Micro Comput Eng Ltd | 不揮発性半導体装置 |
| JPH081933B2 (ja) | 1989-12-11 | 1996-01-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JPH0555596A (ja) * | 1991-08-22 | 1993-03-05 | Rohm Co Ltd | 半導体不揮発性記憶装置 |
| JPH0582795A (ja) | 1991-08-22 | 1993-04-02 | Rohm Co Ltd | 半導体記憶装置 |
| DE69226358T2 (de) * | 1992-05-27 | 1998-11-26 | Sgs Thomson Microelectronics | EPROM-Zelle mit Dielektricum zwischen Polysiliziumschichten, das leicht in kleinen Dimensionen herstellbar ist |
| EP0843360A1 (en) | 1996-11-15 | 1998-05-20 | Hitachi Europe Limited | Memory device |
| US6103572A (en) | 1997-02-07 | 2000-08-15 | Citizen Watch Co., Ltd. | Method of fabricating a semiconductor nonvolatile storage device |
| FR2770328B1 (fr) | 1997-10-29 | 2001-11-23 | Sgs Thomson Microelectronics | Point memoire remanent |
| US6026026A (en) | 1997-12-05 | 2000-02-15 | Hyundai Electronics America, Inc. | Self-convergence of post-erase threshold voltages in a flash memory cell using transient response |
| US6140676A (en) * | 1998-05-20 | 2000-10-31 | Cypress Semiconductor Corporation | Semiconductor non-volatile memory device having an improved write speed |
| US6074917A (en) | 1998-06-16 | 2000-06-13 | Advanced Micro Devices, Inc. | LPCVD oxide and RTA for top oxide of ONO film to improve reliability for flash memory devices |
| US6187633B1 (en) * | 1998-10-09 | 2001-02-13 | Chartered Semiconductor Manufacturing, Ltd. | Method of manufacturing a gate structure for a semiconductor memory device with improved breakdown voltage and leakage rate |
| US6297092B1 (en) * | 1998-12-02 | 2001-10-02 | Micron Technology, Inc. | Method and structure for an oxide layer overlaying an oxidation-resistant layer |
| DE19955602A1 (de) | 1999-11-18 | 2001-05-31 | Infineon Technologies Ag | Nichtflüchtige Halbleiter- Speicherzelle sowie Verfahren zu deren Herstellung |
| KR100414211B1 (ko) | 2001-03-17 | 2004-01-07 | 삼성전자주식회사 | 모노스 게이트 구조를 갖는 비휘발성 메모리소자 및 그제조방법 |
| US6720630B2 (en) | 2001-05-30 | 2004-04-13 | International Business Machines Corporation | Structure and method for MOSFET with metallic gate electrode |
| KR100395762B1 (ko) | 2001-07-31 | 2003-08-21 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| US6709928B1 (en) | 2001-07-31 | 2004-03-23 | Cypress Semiconductor Corporation | Semiconductor device having silicon-rich layer and method of manufacturing such a device |
| US20040152260A1 (en) | 2001-09-07 | 2004-08-05 | Peter Rabkin | Non-volatile memory cell with non-uniform surface floating gate and control gate |
| US6440797B1 (en) | 2001-09-28 | 2002-08-27 | Advanced Micro Devices, Inc. | Nitride barrier layer for protection of ONO structure from top oxide loss in a fabrication of SONOS flash memory |
| US6512696B1 (en) | 2001-11-13 | 2003-01-28 | Macronix International Co., Ltd. | Method of programming and erasing a SNNNS type non-volatile memory cell |
| US20030089935A1 (en) | 2001-11-13 | 2003-05-15 | Macronix International Co., Ltd. | Non-volatile semiconductor memory device with multi-layer gate insulating structure |
| KR100426483B1 (ko) | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
| US6784480B2 (en) | 2002-02-12 | 2004-08-31 | Micron Technology, Inc. | Asymmetric band-gap engineered nonvolatile memory device |
| US6624028B1 (en) | 2002-03-04 | 2003-09-23 | Megawin Technology Co., Ltd. | Method of fabricating poly spacer gate structure |
| US7042045B2 (en) | 2002-06-04 | 2006-05-09 | Samsung Electronics Co., Ltd. | Non-volatile memory cell having a silicon-oxide nitride-oxide-silicon gate structure |
| US6897533B1 (en) | 2002-09-18 | 2005-05-24 | Advanced Micro Devices, Inc. | Multi-bit silicon nitride charge-trapping non-volatile memory cell |
| KR100446632B1 (ko) | 2002-10-14 | 2004-09-04 | 삼성전자주식회사 | 비휘발성 ｓｏｎｓｎｏｓ 메모리 |
| US6912163B2 (en) | 2003-01-14 | 2005-06-28 | Fasl, Llc | Memory device having high work function gate and method of erasing same |
| US6815764B2 (en) * | 2003-03-17 | 2004-11-09 | Samsung Electronics Co., Ltd. | Local SONOS-type structure having two-piece gate and self-aligned ONO and method for manufacturing the same |
| JP4040534B2 (ja) | 2003-06-04 | 2008-01-30 | 株式会社東芝 | 半導体記憶装置 |
| US7115942B2 (en) | 2004-07-01 | 2006-10-03 | Chih-Hsin Wang | Method and apparatus for nonvolatile memory |
| US6862221B1 (en) * | 2003-06-11 | 2005-03-01 | Advanced Micro Devices, Inc. | Memory device having a thin top dielectric and method of erasing same |
| KR100562743B1 (ko) * | 2003-10-06 | 2006-03-21 | 동부아남반도체 주식회사 | 플래시 메모리 소자의 제조방법 |
| US7164603B2 (en) | 2004-04-26 | 2007-01-16 | Yen-Hao Shih | Operation scheme with high work function gate and charge balancing for charge trapping non-volatile memory |
| US7075828B2 (en) | 2004-04-26 | 2006-07-11 | Macronix International Co., Intl. | Operation scheme with charge balancing erase for charge trapping non-volatile memory |
| US20060198189A1 (en) | 2005-01-03 | 2006-09-07 | Macronix International Co., Ltd. | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| KR100647318B1 (ko) | 2005-02-03 | 2006-11-23 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| KR100652402B1 (ko) | 2005-02-21 | 2006-12-01 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| KR100644405B1 (ko) | 2005-03-31 | 2006-11-10 | 삼성전자주식회사 | 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법 |
| US7279740B2 (en) | 2005-05-12 | 2007-10-09 | Micron Technology, Inc. | Band-engineered multi-gated non-volatile memory device with enhanced attributes |
| US7612403B2 (en) | 2005-05-17 | 2009-11-03 | Micron Technology, Inc. | Low power non-volatile memory and gate stack |
| US7829938B2 (en) | 2005-07-14 | 2010-11-09 | Micron Technology, Inc. | High density NAND non-volatile memory device |
| KR100784860B1 (ko) | 2005-10-31 | 2007-12-14 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| KR100682537B1 (ko) | 2005-11-30 | 2007-02-15 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
-
2005
- 2005-08-04 US US11/197,668 patent/US7576386B2/en active Active
- 2005-08-12 TW TW094127645A patent/TWI282142B/zh active
-
2006
- 2006-06-14 CN CNB2006100872956A patent/CN100463227C/zh active Active
- 2006-06-16 CN CNB2006100937467A patent/CN100481517C/zh active Active
- 2006-06-16 CN CN200810186701.3A patent/CN101452964B/zh active Active
-
2009
- 2009-07-21 US US12/506,993 patent/US8153491B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4173766A (en) * | 1977-09-16 | 1979-11-06 | Fairchild Camera And Instrument Corporation | Insulated gate field-effect transistor read-only memory cell |
| US6011725A (en) * | 1997-08-01 | 2000-01-04 | Saifun Semiconductors, Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| US20030047755A1 (en) * | 2001-06-28 | 2003-03-13 | Chang-Hyun Lee | Floating trap non-volatile semiconductor memory devices including high dielectric constant blocking insulating layers and methods |
| CN1423338A (zh) * | 2001-12-05 | 2003-06-11 | 旺宏电子股份有限公司 | 具有多重闸极绝缘层的非挥发性存储器组件 |
| US20030146465A1 (en) * | 2002-02-07 | 2003-08-07 | Ching-Yuan Wu | Scalable multi-bit flash memory cell and its memory array |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101452964A (zh) | 2009-06-10 |
| TWI282142B (en) | 2007-06-01 |
| TW200707763A (en) | 2007-02-16 |
| US20070029625A1 (en) | 2007-02-08 |
| US7576386B2 (en) | 2009-08-18 |
| US8153491B2 (en) | 2012-04-10 |
| CN1909250A (zh) | 2007-02-07 |
| CN100481517C (zh) | 2009-04-22 |
| CN101452964B (zh) | 2015-12-16 |
| US20090280611A1 (en) | 2009-11-12 |
| CN1909251A (zh) | 2007-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100463227C (zh) | 具有氮化硅-氧化硅介电层的非易失性存储装置 | |
| KR100979842B1 (ko) | 고밀도 ｎａｎｄ 비휘발성 메모리 장치 | |
| US8068370B2 (en) | Floating gate memory device with interpoly charge trapping structure | |
| KR101004213B1 (ko) | 반도체 장치 | |
| US7763927B2 (en) | Non-volatile memory device having a nitride-oxide dielectric layer | |
| JP4923318B2 (ja) | 不揮発性半導体記憶装置およびその動作方法 | |
| KR940006094B1 (ko) | 불휘발성 반도체 기억장치 및 그 제조방법 | |
| KR100372328B1 (ko) | 반도체저장장치 | |
| US6753569B2 (en) | Method to fabricate a non-smiling effect structure in split-gate flash with self-aligned isolation | |
| US9361981B2 (en) | Methods of forming and programming memory devices with isolation structures | |
| KR20040069185A (ko) | 비휘발성 메모리 및 그 형성 방법 | |
| KR100350819B1 (ko) | 전계효과장치 | |
| US5643812A (en) | Method of making EEPROM flash memory cell with erase gate | |
| JP2005142354A (ja) | 不揮発性半導体記憶装置及びその駆動方法及びその製造方法 | |
| JP2002118184A (ja) | 不揮発性半導体記憶装置の動作方法 | |
| US6696742B2 (en) | Semiconductor memory device | |
| JPH031574A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP4969748B2 (ja) | 不揮発性半導体記憶装置デバイス及び不揮発性記憶装置セルの製造方法 | |
| CN101345262A (zh) | 降低存储器元件的第二位效应的半导体结构以及方法 | |
| JPH04307974A (ja) | 電気的消去可能不揮発性半導体記憶装置 | |
| KR100591122B1 (ko) | 플래시메모리, 그의 구동방법 및 그의 배치구조 | |
| KR100206960B1 (ko) | 불휘발성 메모리 셀 및 그 제조방법 | |
| KR0172355B1 (ko) | 불휘발성 반도체 메모리 장치 | |
| JPH09107040A (ja) | 不揮発性半導体記憶装置 | |
| KR19980021579A (ko) | Nor 플레쉬 메모리 셀의 소거방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |