CN100472655C - 具有阈值电压控制功能的非易失性存储器 - Google Patents

具有阈值电压控制功能的非易失性存储器 Download PDF

Info

Publication number
CN100472655C
CN100472655C CNB2006100716680A CN200610071668A CN100472655C CN 100472655 C CN100472655 C CN 100472655C CN B2006100716680 A CNB2006100716680 A CN B2006100716680A CN 200610071668 A CN200610071668 A CN 200610071668A CN 100472655 C CN100472655 C CN 100472655C
Authority
CN
China
Prior art keywords
erase unit
unit zone
regulated value
erase
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100716680A
Other languages
English (en)
Other versions
CN1841559A (zh
Inventor
三角贤治
小岛诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1841559A publication Critical patent/CN1841559A/zh
Application granted granted Critical
Publication of CN100472655C publication Critical patent/CN100472655C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/102External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits

Abstract

即使擦除单位区域之间重写操作的次数不同,也可以提高所有擦除单位区域的重写操作的次数。闪存EEPROM 100包括修整值储存区域130,其用于储存对应于存储单元阵列110中包括的每个擦除单位区域120的修整值。在对特定擦除单位区域120进行擦除操作和写入操作时,调节电路150将增压电路140增压的电压转换为对应于擦除单位区域120的修整值的电平。在由于重写操作次数增加而使读出确定电路170检测出异常时,将修整值更新为使调节电路150提高输出电压的值。

Description

具有阈值电压控制功能的非易失性存储器
技术领域
本发明涉及电可擦除和可编程的非易失性存储器。具体而言,本发明涉及控制阈值电压以缓解相对于存储单元晶体管的电应力、由此提高重写操作次数的非易失性存储器。
发明背景
作为电可擦除和可编程非易失性存储器,已知有EEPROM(电可擦除可编程只读存储器)和闪存EEPROM,例如,如日本专利特开平公开No.2002-208291中所公开的。图19是示出上述公开中所介绍的闪存EEPROM的结构的示图。图19的闪存EEPROM 1900包括存储单元阵列1910、增压电路140、调节电路150、解码电路160、读出确定电路170和控制电路180。
存储单元阵列1910包括布置成阵列的多个存储单元晶体管。每个存储单元晶体管具有浮动栅极,以用于积聚电荷,从而以非易失的方式储存数据。对存储单元晶体管进行将电荷注入浮动栅极的步骤(下文称为“写操作”)和释放积聚在浮动栅极中的电荷的步骤(下文称为“擦除操作”)。下文中,“擦除操作”和“写操作”的组合称为“重写操作”。
在针对存储单元晶体管的上述两个步骤中,以可以被同时选择的多个存储单元晶体管为单位来进行该擦除操作,例如存储单元阵列1910中的行或列。可以以上述方式被同时选择和擦除的多个存储单元晶体管的组称为“擦除单位区域(erase unit area)”。图19的存储单元阵列1910包括n个擦除单位区域121到12N。除此以外,存储单元阵列1910还包括下述修整值(trimming value)储存区域1930。
通常,在闪存EEPROM中,为了对存储单元晶体管进行擦除操作或写操作,需要比电源电压更高的电压(下文分别称为“擦除电压”和“写电压”,而且这两个电压总称为“擦除/写电压”)。为了这个目的,闪存EEPROM 1900包括增压电路140。
在闪存EEPROM 1900中,如下所述对存储单元晶体管进行重写操作。在进行重写操作时,要重写的擦除单位区域120的地址和要重写的数据通过I/O缓冲器(未示出)输入。解码电路160根据输入的地址选择位线和字线(未示出)。结果,选择要重写的擦除单位区域120。增压电路140将电源电压增压到擦除/写电压。修整值储存区域1930是包括在存储单元阵列1910中的非易失性存储区域,它储存擦除/写电压的输出调节值(下文称为“修整值”)。在修整值储存区域1930中,预先设置合适的修整值作为初始值。调节电路150根据在修整值储存区域1930中储存的修整值来调节擦除/写电压的电平。读出确定电路170在对擦除单位区域120进行重写操作后对存储单元晶体管的阈值电压进行确定步骤。控制电路180控制闪存EEPROM 1900的每个部分。
在擦除操作中,其电平由调节电路150调节的擦除电压施加到解码电路160选择的擦除单位区域120。在施加了擦除电压的存储单元晶体管中,积聚在浮动栅极的电荷被释放,从而其阈值电压Vt降低。存储单元晶体管的这种状态称为“擦除状态”。擦除状态对应于储存数据“1”的逻辑状态。
在写操作中,其电平由调节电路150调节的写电压施加到解码电路160选择的擦除单位区域120。在施加了写电压的存储单元晶体管中,电荷从外部注入到浮动栅极中,以提高阈值电压Vt。存储单元晶体管的这种状态称为“写状态”。写状态对应于储存数据“0”的逻辑状态。
在闪存EEPROM 1900中,在对存储单元晶体管反复进行写操作时,存储单元晶体管的特性逐渐降低,导致存储单元晶体管的阈值电压改变。图20是示出闪存EEPROM 1900中的重写操作次数和阈值电压Vt之间的关系的示图。在图20中,横轴代表重写操作的次数,而纵轴代表存储单元晶体管的阈值电压。
首先将说明用实线表示的特性。如图20的实线所示,在对存储单元晶体管反复进行重写操作时,写操作后的阈值电压V0逐渐降低,而擦除操作之后的阈值电压V1逐渐增加。当这些阈值电压偏离它们各自的初始状态中的正确值时,不再能正确地读出存储单元晶体管中积聚的数据。
为了防止这种读出错误,当检测到存储单元晶体管的特性降低时,闪存EEPROM 1900将擦除/写电压改变为比以前更高的值。例如,当擦除操作之后的阈值电压V1超过参考电压Vx时,读出确定电路170确定发生异常。当读出确定电路170确定发生异常时,控制电路180将修整值储存区域1930中储存的修整值变为一个值,该值使调节电路150输出的擦除/写电压比以前更高。
在图20的例子中,当重写操作的次数达到N1时,擦除操作后的阈值电压V1超过参考电压Vx,并且确定发生异常。这时,将修整值储存区域1930中储存的修整值更新为使调节电路150输出的擦除/写电压比以前更高的值。因此,使调节电路150输出的擦除/写电压比以前更高,从而将写操作之后的阈值电压V0和擦除操作之后的阈值电压V1恢复为防止读出错误的电平。
在重写操作的次数超过N1之后,写操作之后的阈值电压V0仍然逐渐降低,而擦除操作之后的阈值电压V1仍然逐渐上升。当重写操作的次数最终达到N2时,擦除操作之后的阈值电压V1再次超过参考电压Vx,从而再次确定发生异常。这时,进行和重写操作次数达到N1时同样的步骤,使得调节电路150输出的擦除/写电压甚至更高,从而将写操作之后的阈值电压V0和擦除操作之后的阈值电压V1再次恢复为防止读出错误的电平。
通过以上述方式控制修整值,即使在对存储单元晶体管反复进行重写操作时,存储单元晶体管的表观特性也保持在与重写操作次数较少时同样的状态。因此,根据闪存EEPROM 1900,可以提高重写操作的次数。
但是,可能不能对所有的擦除单位区域均匀地进行对存储单元晶体管的重写操作,即,在擦除单位区域之间,重写操作的次数可能变化。尽管这样,但是上述常规闪存EEPROM 1900采用单个修整值来控制存储单元阵列中包括的所有存储单元晶体管的阈值电压。因此,在擦除单位区域中重写操作的次数不同时,重写操作的次数可能不会令人满意地提高。
将参考图20中的虚线表示的特性来说明这一点。例如,假设闪存EEPROM 1900包括重写操作次数多的擦除单位区域和重写操作次数少的擦除单位区域。在这种情况下,对于重写操作次数多的擦除单位区域,通过控制修整值可以将存储单元晶体管的表观特性保持在令人满意的状态。但是,在闪存EEPROM 1900中,修整值的更新也对重写操作次数少的擦除单位区域有影响。因此,对于重写操作次数少的擦除单位区域中包括的存储单元晶体管,在特性降低不大之前就更新修整值,而且每次更新修整值时,写操作后的阈值电压V0和擦除操作后的阈值电压V1逐渐偏离它们各自的初始值中的适当值(参见图20中的虚线)。
如上所述,在闪存EEPROM 1900中,在重写操作次数少的擦除单位区域中包括的存储单元晶体管会获得异常的擦除和写特性。但是,当过大的擦除/写电压施加给存储单元晶体管时,穿过设置在存储单元晶体管的浮动栅极下面的隧道氧化物膜的总电量增加,从而施加比所需要的更高的电场。由于在这种重写操作期间的电应力,可能会缩短在重写操作次数少的擦除单位区域中包括的存储单元晶体管的寿命。
发明内容
因此,本发明的目的是提供一种非易失性存储器,其中,即使在擦除单位区域中重写操作的次数不同,也可以提高所有擦除单位区域的重写操作次数。
为了实现所述目的,本发明提供一种电可擦除可编程非易失性存储器,包括:多个擦除单位区域,每个都包括在擦除操作中同时选择的多个非易失性存储单元晶体管;多个输出调节值储存部分,其相应于各个擦除单位区域设置并且以非易失方式储存各个擦除单位区域的输出调节值;电压产生电路,产生具有针对每个擦除单位区域的擦除操作和写操作所需的电平的电压;电压调节电路,根据提供给它的相应一个输出调节值来调节电压产生电路中产生的电压的电平;读出确定电路,在对每个擦除单位区域的擦除操作和写操作之后对数据进行确定;以及控制电路,在对每个擦除单位区域的擦除操作和写操作中操作。因此,对于重写操作次数多的擦除单位区域,通过更新输出调节值使存储单元晶体管的表观特性保持在令人满意的状态,而对于重写操作次数少的擦除单位区域,可以抑制输出调节值的更新。因此,即使在擦除单位区域之间的重写操作次数不同时,也可以防止不必要的电应力施加给重写操作次数少的擦除单位区域,并且提高所有擦除单位区域的重写操作次数。
在这种情况下,读出确定电路可以根据比进行读出操作时更严格的标准来进行确定步骤。当进行确定步骤时,读出确定电路可以给电流检测型读出放大电路施加参考电流,该参考电流提供比进行读出操作时更严格的标准。或者,读出确定电路可以向存储单元晶体管施加栅极电压,该栅极电压提供比进行读出操作时更严格的标准。由此,可以在较早的阶段检测出存储单元晶体管的特性下降,从而可以对存储单元晶体管更可靠地进行擦除操作和写操作。
电压调节电路可以包括将输出电压限制在存储单元晶体管的击穿电压规格范围内的限幅电路(limiter circuit)。因此,即使在电压调节电路的输出电压高时,也可以防止擦除单位区域内包括的存储单元晶体管被损坏。
控制电路可以执行以下步骤:选择擦除单位区域中的一个区域,向电压调节电路提供储存在对应于所选择的擦除单位区域的输出调节值储存部分中的输出调节值,并且进行控制,使得在读出确定电路作为对所选择的擦除单位区域进行擦除操作和写操作之后的确定步骤的结果而检测出异常时,储存在对应于所选择的擦除单位区域的输出调节值储存部分中的输出调节值被更新为使输出电压比以前更高的值,此后,再次对所选择的擦除单位区域进行擦除操作和写操作。具体而言,每次更新储存在输出调节值储存部分中的输出调节值时,控制电路可以在对输出调节值储存部分的擦除操作之后进行写操作。或者,当第一次更新储存在输出调节值储存部分中的输出调节值时,控制电路可以在对输出调节值储存部分的擦除操作之后进行写操作,而且当第二次和以后更新储存在输出调节值储存部分中的输出调节值时,控制电路可以进行写操作,而没有对输出调节值储存部分的擦除操作。在后面的情况下,电压调节电路根据提供的输出调节值中具有预定值的比特数,优选输出彼此相差选自0.1到0.4V的范围内的值的电压。因此,使得不需要擦除输出调节值所需的时间,导致重写时间减少。
该非易失性存储器还可以包括临时储存将要提供给电压调节电路的输出调节值的输出调节值临时保持电路。在这种情况下,控制电路优选进行以下步骤:选择擦除单位区域中的一个区域;向电压调节电路提供储存在对应于所选择的擦除单位区域的输出调节值储存部分中的输出调节值;进行控制,使得在读出确定电路作为对所选择的擦除单位区域进行擦除操作和写操作之后的确定步骤的结果而检测出异常时,在输出调节值临时保持电路中设置使输出电压比之前更高的输出调节值,并且将所设置的输出调节值提供给电压调节电路,此后,再次对所选择的擦除单位区域进行擦除操作和写操作;并且在正常地对所选择的擦除单位区域进行擦除操作和写操作之后,将储存在输出调节值临时保持电路中的输出调节值设置在对应于所选择的擦除单位区域的输出调节值储存部分中。由此,使得不需要擦除输出调节值所需的时间,导致重写时间减少。
此外,该非易失性存储器还可以包括临时储存由读出确定电路进行的确定步骤的结果的错误标记电路。在这种情况下,控制电路优选仅在对所选择的擦除单位区域进行正常的擦除操作和写操作之后在错误标记电路中储存有异常情况时,才将储存在输出调节值临时保持电路中的输出调节值设置到对应于所选择的擦除单位区域的输出调节值储存部分中。因此,当不更新输出调节值时,可以进一步减少重写时间。
该非易失性存储器还可以包括对应于各个擦除单位区域提供的多个监视比特(monitor bit),并且每个监视比特由与擦除单位区域中的相同类型的存储单元晶体管组成,其中在对相应的擦除单位区域进行擦除操作时可以对监视比特进行擦除操作,而且在对包括在对应的擦除单位区域中的所有或者一部分存储单元晶体管进行写操作时可以对监视比特进行写操作。在这种情况下,控制电路进行以下步骤:选择擦除单位区域中的一个区域;向电压调节电路提供储存在相应于所选择的擦除单位区域的输出调节值储存部分中的输出调节值;进行控制,使得在读出确定电路作为对所选择的擦除单位区域进行擦除操作和写操作之后的确定步骤的结果而检测出异常时,使输出电压比以前更高的输出调节值被提供给电压调节电路,此后,再次对所选择的擦除单位区域进行擦除操作和写操作,并且读出确定电路对相应于所选择的擦除单位区域的监视比特进行确定步骤。因此,读出确定电路可以在较早的阶段检测出异常,因而可以在较早的阶段将电压调节电路的输出电压调节为高电平,由此可以更可靠地对存储单元晶体管进行擦除操作和写操作。
该非易失性存储器还可以包括临时储存将要设置在输出调节值储存部分中的多个输出调节值的数据锁存电路。在这种情况下,控制电路优选进行以下步骤:选择擦除单位区域中的一个区域;向电压调节电路提供储存在相应于所选择的擦除单位区域的输出调节值储存部分中的输出调节值;进行控制,使得在读出确定电路作为对所选择的擦除单位区域进行擦除操作和写操作之后的确定步骤的结果而检测出异常时,使输出电压比以前更高的输出调节值被提供给电压调节电路,此后,再次对所选择的擦除单位区域进行擦除操作和写操作;当已经对所选择的擦除单位区域正常地进行擦除操作和写操作时,将提供给电压调节电路的输出调节值设置在数据锁存电路中;并且在对所有的擦除单位区域正常地进行擦除操作和写操作之后,将储存在数据锁存电路中的多个输出调节值设置在输出调节值储存部分中。由此,可以减少对输出调节值储存部分的写操作次数,从而减少更新输出调节值所需的时间,并且抑制输出调节值储存部分中包括的存储单元晶体管退化,因此可以提高存储单元晶体管的重写操作的次数。
该非易失性存储器还可以包括固定输出调节值储存部分,其储存将要提供给电压调节电路的固定输出调节值。在这种情况下,控制电路优选进行以下步骤:选择擦除单位区域中的一个区域;向电压调节电路提供储存在相应于所选择的擦除单位区域的输出调节值储存部分中的输出调节值;并且进行控制,使得在读出确定电路作为对所选择的擦除单位区域进行擦除操作和写操作之后的确定步骤的结果而检测出异常时,使输出电压比以前更高的输出调节值被提供给电压调节电路,此后,再次对所选择的擦除单位区域进行擦除操作和写操作。在将固定输出调节值储存部分中储存的输出调节值提供给电压调节电路时,优选进行对擦除单位区域的擦除操作和写操作之一。具体而言,在将固定输出调节值储存部分中储存的输出调节值提供给电压调节电路时,更优选进行对擦除单位区域的擦除操作和写操作之一,即对存储单元晶体管特性改变的影响更小的一个操作。因此,当存在即使重写操作次数增加而其写操作后的阈值电压也不改变太多的存储单元晶体管时,可以增加所有擦除单位区域的重写操作次数。
在包括监视比特的非易失性存储器中,当第一次对所选择的擦除单位区域进行擦除操作和写操作时,控制电路可以根据对所选择的擦除单位区域中包括的所有数据的确定步骤的结果来更新将要提供给电压调节电路的输出调节值,而且当第二次和以后对所选择的擦除单位区域进行擦除操作和写操作时,控制电路可以根据对相应于所选择的擦除单位区域的监视比特的确定步骤的结果来更新将要提供给电压调节电路的输出调节值。由此,即使在擦除单位区域中重写操作的次数不同,也可以使所有擦除单位区域的重写操作次数增加,而不受这种变化的影响。或者,当第二次和以后对所选择的擦除单位区域进行擦除操作和写操作时,控制电路可以进行控制,使得已经对所选择的擦除单位区域正常地进行擦除操作和写操作时的输出调节值被提供给电压调节电路,此后再次对所选择的擦除单位区域进行擦除操作和写操作。由此,可以更可靠地对存储单元晶体管进行擦除操作和写操作。
该非易失性存储器还可以包括输出忙信号的忙电路(busycircuit),该忙信号表示正在对擦除单位区域和输出调节值储存部分之一进行擦除操作和写操作。由此,可以提高非易失性存储器的外部可控制性。
从结合附图对本发明的以下详细说明将使本发明的这些和其它目的、特点、方案和优点变得更加显而易见。
附图说明
图1是示出根据本发明第一实施例的闪存EEPROM结构的示图;
图2是示出对本发明第一实施例的闪存EEPROM的重写操作的流程图;
图3是示出对根据本发明第二实施例的闪存EEPROM的重写操作的流程图;
图4是示出根据本发明第三实施例的闪存EEPROM结构的示图;
图5是示出对本发明第三实施例的闪存EEPROM的重写操作的流程图;
图6是示出根据本发明第四实施例的闪存EEPROM结构的示图;
图7是示出对本发明第四实施例的闪存EEPROM的重写操作的流程图;
图8是示出根据本发明第五实施例的闪存EEPROM结构的示图;
图9是示出对本发明第五实施例的闪存EEPROM的重写操作的流程图;
图10A和10B是解释在本发明第五实施例的闪存EEPROM中使用监视比特的方法的示图;
图11是示出根据本发明第六实施例的闪存EEPROM结构的示图;
图12是示出对本发明第六实施例的闪存EEPROM的重写操作的流程图;
图13是示出根据本发明第七实施例的闪存EEPROM结构的示图;
图14是示出在闪存EEPROM中重写操作的次数和阈值电压之间的关系(第一例子)的示图;
图15是示出在闪存EEPROM中重写操作的次数和阈值电压之间的关系(第二例子)的示图;
图16是示出对本发明第八实施例的闪存EEPROM的重写操作的流程图;
图17是示出对本发明第九实施例的闪存EEPROM的重写操作的流程图;
图18是示出根据本发明第十实施例的闪存EEPROM结构的示图;
图19是示出常规闪存EEPROM结构的示图;以及
图20是示出在常规闪存EEPROM中重写操作的次数和阈值电压之间的关系的示图。
具体实施方式
下文中,将参考附图说明本发明的实施例。在附图中,在所有不同的图中,相似的附图标记通常表示相同的部分,并且这里不再重复说明。而且,在所有不同的流程图中,相似的步骤号通常表示相同的步骤,并且这里不再重复说明。
第一实施例
图1是示出根据本发明第一实施例的闪存EEPROM结构的示图。图1的闪存EEPROM 100包括存储单元阵列110、增压电路140、调节电路150、解码电路160、读出确定电路170和控制电路180。存储单元阵列110包括N个擦除单位区域121到12N,以及N个修整值储存区域131到13N。在这些元件中,增压电路140用作电压产生电路,调节电路150用作电压调节电路,而修整值储存区域131到13N用作输出调节值储存部分。
存储单元阵列110包括布置成阵列的多个存储单元晶体管。每个存储单元晶体管具有用于积聚电荷以便以非易失的方式储存数据的浮动栅极。对存储单元晶体管进行向浮动栅极中注入电荷的步骤(下文称为“写操作”)和释放在浮动栅极中积聚的电荷的步骤(下文称为“擦除操作”)。
擦除单位区域121到12N中的每一个都是一组可以被同时选择和擦除的多个存储单元晶体管。修整值储存区域131到13N设置为对应于各个擦除单位区域121到12N,并且以非易失的方式储存用于相应的各个擦除单位区域的修整值(用于擦除/写电压的输出调节值)。例如,修整值储存区域131储存用于擦除单位区域121的修整值T1,而修整值储存区域132储存用于擦除单位区域122的修整值T2。将修整值储存区域131到13N中储存的修整值T1到TN的初始值设置为适用于例如闪存EEPROM 100的出货测试(shipment testing)步骤的值。
在闪存EEPROM 100中,如下重写第i(i是大于等于1并且小于等于N的整数)擦除单位区域中包括的存储单元晶体管。在进行重写操作时,第i擦除单位区域120的地址和要被写的数据通过I/O缓冲器(未示出)输入。解码电路160根据输入的地址选择位线和字线(未示出)。由此,选择了第i擦除单位区域120及其相应的第i修整值储存区域130。增压电路140将电源电压升到擦除/写电压。调节电路150根据第i修整值储存区域130中储存的修整值Ti调节擦除/写电压的电平。在对第i擦除单位区域120的重写操作之后,读出确定电路170对存储单元晶体管的阈值电压进行确定步骤。控制电路180控制闪存EEPROM 100的每个部分。
图2是示出对闪存EEPROM 100的重写操作的流程图。在进行重写操作时,闪存EEPROM 100根据输入的地址选择地址(步骤S210)。更具体而言,在步骤S210中,解码电路160根据通过I/O缓冲器输入的地址来选择位线和字线。由此,选择要被写入的擦除单位区域120,并且同时选择了与所选择的擦除单位区域120对应的修整值储存区域130。
接着,闪存EEPROM 100设置初始修整值(步骤S220)。更具体而言,在步骤S220中,控制电路180进行控制,使得在步骤S210(或者下述步骤S271)中选择的修整值储存区域130中储存的修整值被提供给调节电路150。例如,当在步骤S210中选择第i擦除单位区域120时,在步骤S220之后,将储存在与第i擦除单位区域120对应的第i修整值储存区域130中的修整值Ti给予调节电路150。
接着,闪存EEPROM 100设置将要提供给存储单元阵列110的电压的初始值(步骤S230)。更具体而言,在步骤S230中,控制电路180控制启动增压电路140。由此,在进行步骤S230之后,增压电路140使电源电压升到擦除/写电压,并且调节电路150根据输入的修整值调节擦除/写电压的电平,并且将电平调整过的擦除/写电压提供给通过解码电路160选择的擦除单位区域120。
例如,在步骤S210中选择第i擦除单位区域120时,在步骤S230之后,其电平用储存在第i修整值储存区域130中的修整值Ti调节的擦除/写电压被提供给第i擦除单位区域120。下文中,其电平通过调节电路150调节的擦除电压和写电压分别被称为调节后擦除电压和调节后写电压,而且总称为调节后擦除/写电压。
接着,闪存EEPROM 100对在步骤S210等中选择的擦除单位区域120进行擦除操作(步骤S240)。更具体而言,在步骤S240中,将调节后擦除电压施加给在步骤S210等中选择的擦除单位区域120。由此,在所选择的擦除单位区域120中包括的每个存储单元晶体管中,积聚在浮动栅极中的电荷被释放,从而阈值电压Vt降低。因此,使得在所选择的擦除单位区域中包括的所有存储单元晶体管都进入被擦除状态(储存数据“1”)。
接着,闪存EEPROM 100对在步骤S210中选择的擦除单位区域120进行写操作(步骤S241)。更具体而言,在步骤S240中,将调节后写电压施加给在步骤S210等中选择的擦除单位区域120,并且相继选择将写入数据“0”的存储单元晶体管。由此,在所选择的擦除单位区域120中包括的存储单元晶体管中,电荷从外部注入到将写入数据“0”的存储单元晶体管的浮动栅极中,从而其阈值电压Vt上升。因此,使得在所选择的擦除单位区域120中包括的一部分存储单元晶体管进入被写状态(储存数据“0”)。在进行步骤S240和S241之后,使得所选择的擦除单位区域120进入其中储存了任意包括“0”和“1”的数据的状态。
接着,在闪存EEPROM 100中,对在步骤S210等中选择的擦除单位区域120进行读出确定(步骤S250)。更具体而言,在步骤S250中,对于在步骤S210等中选择的擦除单位区域120,读出确定电路170检查处于擦除状态的存储单元晶体管的阈值电压(下文称为“擦除操作后阈值电压V1”)或者处于写入状态的存储单元晶体管的阈值电压(下文称为“写操作后阈值电压V0”)是否满足预定的标准。当满足该标准时读出确定电路170确定没发生异常,而当不满足该标准时确定发生异常。
例如,读出确定电路170可以具有相对于擦除操作后阈值电压V1的参考电压Vx,并且当擦除操作后阈值电压V1的实际值超过参考电压Vx时,确定发生异常。或者,读出确定电路170可以具有相对于写操作后阈值电压V0的参考电压Vy,并且当擦除操作后阈值电压V1的实际值低于参考电压Vy时,确定发生异常。或者,读出确定电路170具有参考电压Vx和Vy,并且当擦除操作后阈值电压V1的实际值超过参考电压Vx或者当擦除操作后阈值电压V1的实际值低于参考电压Vy时,确定发生异常。
读出确定电路170可以检查所选择的擦除单位区域120中包括的所有或者一部分存储单元晶体管是否满足上述标准。
当作为读出确定的结果确定发生异常时(在步骤S250中的NG),闪存EEPROM 100擦除用于在步骤S210等中选择的擦除单位区域120的修整值(步骤S260),并且写入用于所选择的擦除单位区域120的新的修整值(步骤S261)。更具体而言,在步骤S210等中选择第i擦除单位区域120时,在步骤S260中,将调节后擦除电压施加给第i修整值储存区域130。由此,第i修整值储存区域130储存一个其所有比特都是“1”的修整值。接着,在步骤S261中,将调节后写电压施加给第i修整值储存区域130,从而适当地选择将写入数据“0”的存储单元晶体管。由此,使第i修整值储存区域130进入一种状态,在该状态中储存了任意包括“0”和“1”的新的修整值。
在步骤S261中,设置使得调节后擦除/写电压比以前更高的修整值作为新的修整值。例如,当调节电路150被构造成在输入修整值增加时输出更高的电压时,在步骤S261中,将新的修整值设置为比以前更高。相反,当调节电路150被构造成当输入修整值增加时输出更低的电压时,在步骤S261中,将新的修整值设置为比以前更小。由此,在进行步骤S261之后,比以前更高的调节后擦除/写电压被施加给步骤S210等中选择的擦除单位区域120。
在步骤S261之后,写操作的控制进行到步骤S240。此后,闪存EEPROM 100反复进行擦除修整值、写入修整值、从擦除单位区域擦除数据以及向擦除单位区域写入数据的步骤,直到在步骤S250中确定没有发生异常为止。
在步骤S250中确定没有发生异常的时候(步骤S250中的OK),闪存EEPROM 100结束对步骤S210等中选择的擦除单位区域120的重写操作,以及对相应于所选择的擦除单位区域120的修整值储存区域130中储存的修整值的更新步骤。接着,闪存EEPROM 100确定是否结束该过程(步骤S270)。更具体而言,在步骤S270中,控制电路180检查是否存在剩余的要重写的擦除单位区域,并且当存在剩余的要重写的擦除单位区域时,确定继续该程序,或者当不存在剩余的要重写的擦除单位区域时,确定结束该程序。
当确定继续该程序时(步骤S270中的N0),闪存EEPROM 100选择下一个地址(步骤S271)。更具体而言,在步骤S271中,解码电路160根据这样输入的下一个地址来选择位线和字线。由此,选择要重写的下一个擦除单位区域120,并且同时选择相应于所选择的擦除单位区域的修整值储存区域130。
在步骤S271之后,写操作的控制进行到步骤S220。此后,闪存EEPROM 100反复进行选择下一个地址的步骤,并且对所选地址进行步骤S220到S261,直到在步骤S270中确定程序结束为止。当在步骤S270中确定程序结束时(在步骤S270中的YES),闪存EEPROM 100结束重写操作。
在进行图2的程序时,储存在修整值储存区域130中的修整值可以或者可以不被更新。在任何一种情况下,修整值储存区域130都以非易失的方式储存修整值。因此,用于特定擦除单位区域120的修整值直到对擦除单位区域120进行下一次重写操作时才更新。在下一次重写操作中,储存在修整值储存区域130中的修整值在步骤S220中用作初始修整值。因此,通过使用之前获得的修整值作为初始值来进行写操作,可以减少擦除和写入修整值所需的时间。
如上所述,第一实施例的闪存EEPROM包括用于储存每个擦除单位区域的修整值的修整值储存区域,并且当对特定的擦除单位区域进行重写操作时,施加其电平用对应于该擦除单位区域的修整值来调节的擦除/写电压。由此,对于重写操作次数多的擦除单位区域,通过更新修整值而使存储单元晶体管的表观特性保持在令人满意的状态,而对于重写操作次数少的擦除单位区域,可以抑制修整值的更新。因此,即使在擦除单位区域中重写操作的次数不同,也可以防止向重写操作次数少的擦除单位区域产生不必要的电应力,而且提高所有擦除单位区域的重写操作的次数。因此,第一实施例的闪存EEPROM对用于需要频繁的重写操作的IC卡等等的存储器来说特别有用。
在前面的说明中,在步骤S250中,假设读出确定电路170使用用于擦除操作后阈值电压V1的参考电压Vx等等来进行读出确定。或者,可以使用其它标准。尤其是如果读出确定电路170根据比普通的读出操作更严格的标准来进行读出确定,就可以更早地检测到存储单元晶体管的特性下降,从而可以更可靠地对擦除单位区域进行重写操作。
例如,闪存EEPROM可以在向读出确定电路170中包括的电流检测型读出放大电路施加比普通的读出操作更大的参考电流之后来确定擦除操作后阈值电压V1。在这种情况下,与普通读出操作期间相比,读出确定期间的读出电流减小了。因此,根据比进行普通读出操作更严格的标准,可以在更早的阶段检测出特性下降,即,擦除操作后阈值电压V1没有充分降低。
或者,闪存EEPROM可以在比进行普通读出操作时更高的栅电压施加给要读出的存储单元晶体管的栅极端子之后确定写操作后阈值电压V0。在这种情况下,与进行普通读出操作时相比,在读出确定期间的读出电流增加。因此,根据比进行普通读出操作时更严格的标准,可以在更早的阶段检测出特性下降,即,写操作后阈值电压V0没有充分增加。
第二实施例
根据本发明第二实施例的闪存EEPROM具有与第一实施例(参见图1)相同的结构。图3是示出在第二实施例的闪存EEPROM中的重写操作的流程图。该流程图是通过在图2的流程图中用步骤S360代替步骤S260而获得。
第二实施例的闪存EEPROM与第一实施例的闪存EEPROM的区别如下。在第二实施例的闪存EEPROM中,当输入的修整值中包括的“0”的数量增加时,调节电路150输出更高电平的调节后擦除/写电压。
在第一实施例的闪存EEPROM中,在步骤S260中擦除修整值。相反,在第二实施例的闪存EEPROM中,如图3所示,只有在第一次进行步骤S360时(即,只有在第一次对所选择的修整值进行步骤S360时),才擦除修整值。因此,当对擦除单位区域的重写操作控制第一次到达步骤S360时,进行擦除修整值的步骤。但是,当重写操作的控制第二次和之后到达步骤S360时,不进行步骤。结果,修整值的所有比特初始设置为“1”,并且此后,每个比特只从“1”变到“0”。例如,当修整值具有8比特的大小时,修整值中包括的“0”的数量单调地从0(初始状态)增加到1、2、3…。
在闪存EEPROM中,对每个擦除单位区域进行擦除操作,因此,擦除操作比写操作花费更长的时间。例如,在典型的闪存EEPROM中,擦除一个擦除单位区域所需的时间是几毫秒。因此,如果每次在如第一实施例的闪存EEPROM中一样更新修整值时都擦除修整值,则对擦除单位区域进行重写操作所需的时间变长。
为了避免这种情况,在第二实施例的闪存EEPROM中,当修整值第一次被更新时擦除修整值,但是,当第二次和此后更新修整值时,不擦除修整值,而且在修整值中包括的“1”只变为“0”(只进行写操作)。如上所述,调节电路150随着输入的修整值中包括的“0”的数量增加而输出更高电平的调节后擦除/写电压。因此,由于通过进行步骤S261而使修整值中包括的“0”的数量增加,调节电路150输出的调节后擦除/写电压变得比以前更高。
如上所述,根据第二实施例的闪存EEPROM,当第二次和之后更新修整值时不擦除修整值。因此,除了提高所有擦除单位区域的重写操作的次数的效果,还使得擦除修整值所需的时间(例如几毫秒)变得不必要,导致重写时间减少。
在第二实施例的闪存EEPROM中,当修整值中包括的“0”的数量增加一时,调节后擦除/写电压的上升(下文简称为“增量”)优选为在大约0.1到0.4V的范围内。当增量小于0.1V(例如几十毫伏)时,储存修整值所需的比特数增加。但是,例如,由于读出确定电路170进行读出确定的误差,在实践上难于以几十毫伏的单位来控制调节后擦除/写电压。因此,无法期望储存修整值所需的比特数的增加具有相当的效果,因此,增量优选为大约0.1V或更大。另一方面,假设增量大于0.4V(例如0.5V),当调节后擦除/写电压阶梯式地上升时,步骤的数量不足,导致不能使所有的擦除单位区域提高重写操作的数量。因此,增量优选为大约0.4V或更小。
调节电路150还可以包括限幅电路,该限幅电路将输出电压限制在高击穿电压晶体管的击穿电压规格的范围内。通过提供这种限幅电路,即使在调节后擦除/写电压高时,也可以防止擦除单位区域中包括的存储单元晶体管被损坏。
第三实施例
图4是示出根据本发明第三实施例的闪存EEPROM结构的示图。图4的闪存EEPROM 400是通过向第二实施例的闪存EEPROM中添加修整值临时保持电路405而获得的。图5是示出在第三实施例的闪存EEPROM 400中的重写操作的流程图。该流程图是通过将图3的流程图中的步骤S260和S361变为步骤S560和S561,并且在步骤S260和S361的原始位置添加步骤S551而获得的。
第三实施例的闪存EEPROM与第二实施例的闪存EEPROM的不同之处如下。第三实施例的闪存EEPROM 400除了第二实施例的闪存EEPROM的元件以外,还包括修整值临时保持电路405。修整值临时保持电路405是例如由CMOS电路或类似电路组成的易失性存储部分。在作为读出确定的结果确定发生异常时,修整值临时保持电路405临时储存临时设置的修整值(下文称为“临时修整值”)。
在第二实施例的闪存EEPROM中,当作为读出确定的结果确定发生异常时,只在第一次删除修整值(步骤S360)并写入新的修整值(步骤S261)。相反,在第三实施例的闪存EEPROM 400中,当作为读出确定的结果确定发生异常时,改变保持在修整值临时保持电路405中的临时修整值(步骤S551),并且当作为读出确定的结果确定没有发生异常时,只在第一次擦除修整值(步骤S560),并且写入新的修整值(步骤S561),如图5所示。
更具体而言,当第一次对步骤S210等等选择的擦除单位区域120进行步骤S551时,控制电路180在修整值临时保持电路405中设置初始临时修整值,然后进行控制,使得在修整值临时保持电路405中保持的临时修整值被提供给调节电路150。作为初始临时修整值,优选使用用于在步骤S210等等中选择的擦除单位区域120的修整值(该值储存在对应的修整值储存区域130中),或者也可以使用其它的值(例如,其所有比特都是“1”的值)。
当第二次或之后对步骤S210等等选择的擦除单位区域120进行步骤S551时,控制电路180读出在修整值临时保持电路405中保持的临时修整值,并且在修整值临时保持电路405中设置一个临时修整值,该临时修整值使得调节后擦除/写电压比使用临时修整值时更高。
因此,在第一次对步骤S210等等选择的擦除单位区域120进行步骤S551之后,其电平用修整值临时保持电路405中保持的临时修整值来调节的擦除/写电压被提供给所选择的擦除单位区域120。此后,闪存EEPROM 400反复进行更新临时修整值、擦除相对于擦除单位区域的数据以及向擦除单位区域写入数据的步骤,直到作为读出确定的结果确定没有发生异常为止。
在闪存EEPROM 400中,当作为读出确定的结果确定没有发生异常时(步骤S250中的OK),进行仅第一次擦除修整值的步骤(步骤S560)和写入新的修整值的步骤(步骤S561)。步骤S560和S561的细节和图3流程图中的步骤S360和S261相同。
如上所述,在第三实施例的闪存EEPROM中,临时修整值保持在修整值临时保持电路中,该修整值临时保持电路可以以比修整值储存区域更高的速度来读取,并且在重写操作正常结束时的临时修整值被写入修整值储存区域。由此,除了提高所有擦除单位区域的重写操作次数的效果之外,还不再需要擦除修整值所需的时间(例如几十毫秒),从而可以减少重写时间。
第四实施例
图6是示出根据本发明第四实施例的闪存EEPROM结构的示图。图6的闪存EEPROM 600是通过向第三实施例的闪存EEPROM 400中添加错误标记电路605而获得的。图7是示出在第四实施例的闪存EEPROM 600中的重写操作的流程图。该流程图是通过在图5的流程图中添加步骤S730、S751和S780,并且用步骤S781代替步骤S560而得到的。
第四实施例的闪存EEPROM与第三实施例的闪存EEPROM的不同之处如下。第四实施例的闪存EEPROM 600除了第三实施例的闪存EEPROM400的元件之外还包括错误标记电路605。错误标记电路605是储存错误标记并且例如由CMOS电路等等组成的易失性储存部分。
如图7所示,闪存EEPROM 600在对擦除单位区域进行擦除操作和写操作之前清除储存在错误标记电路605中的错误标记(步骤S730),并且当作为读出确定的结果确定发生异常时(步骤S250中的NG),改变临时修整值(步骤S551)并将错误标记设置在错误标记电路605中(步骤S751)。
当作为读出确定的结果确定没有发生异常时(步骤S250中的0K),写入操作的控制进行到步骤S780。当错误标记设置在错误标记电路605中时(步骤S780中的YES),闪存EEPROM 600擦除对应于步骤S210等等中所选择的擦除单位区域120的修整值(步骤S781),并且写入对应于该擦除单位区域的新的修整值(步骤S561)。步骤S781和S561的细节和图2流程图的步骤S260和S261的细节相同。
如上所述,第四实施例的闪存EEPROM在错误标记电路中保持读出确定的结果,并且仅在错误标记电路中储存了异常时才更新修整值。因此,当作为读出确定的结果确定没有发生异常时,闪存EEPROM不更新修整值。因此,根据第四实施例的闪存EEPROM,除了第三实施例的闪存EEPROM的效果之外,在不更新修整值时,还可以进一步减少重写时间。
第五实施例
图8是示出根据本发明第五实施例的闪存EEPROM结构的示图。图8的闪存EEPROM 800是通过在第四实施例的闪存EEPROM 600中用存储单元阵列805代替存储单元阵列110而获得的。存储单元阵列805是通过向存储单元阵列110添加N个监视比特811到81N而获得的。图9是示出第五实施例的闪存EEPROM的重写操作的流程图。该流程图是通过在图7的流程图中用步骤S940、S941和S950代替步骤S240、S241和S250而获得的。
第五实施例的闪存EEPROM与第四实施例的闪存EEPROM的不同之处如下。第五实施例的闪存EEPROM 800除了第四实施例的闪存EEPROM的元件之外还包括构成非易失性储存部分的N个监视比特811到81N。监视比特811到81N设置在存储单元阵列805中,分别对应于擦除单位区域121到12N。监视比特811到81N中的每一个都由与擦除单位区域120中包括的存储单元晶体管相同类型的存储单元晶体管组成。
如图9所示,当对步骤S210等等选择的擦除单位区域120进行擦除操作时,闪存EEPROM 800还对相应的监视比特810进行擦除操作(步骤S940)。当对步骤S210等等选择的擦除单位区域120进行写操作时,闪存EEPROM 800总是将“0”写到对应的监视比特810(步骤S941)。在进行读出确定时,闪存EEPROM 800使用监视比特810(步骤S950)。
下面将参考图10A和10B说明使用闪存EEPROM 800的监视比特810的方法。图10A示出在闪存EEPROM 800中,擦除单位区域120中包括的特定存储单元晶体管(下文称为“擦除单位区域A”)的重写操作次数和阈值电压之间的关系。图10B示出在闪存EEPROM 800中,储存对应于擦除单位区域A的监视比特810(下文称为“监视比特M”)的存储单元晶体管的重写操作次数和阈值电压之间的关系。在图10A和10B中,空心三角形表示对擦除单位区域A或监视比特M的擦除操作(使用数据“1”的擦除操作),实心圆表示向擦除单位区域A或监视比特M写入数据“0”,空心圆表示向擦除单位区域A写入数据“1”,而十字叉表示没选择擦除单位区域A。
如图10A所示,当选择擦除单位区域A时,对擦除单位区域A进行擦除操作和写操作(写入数据“0”或“1”)。同时,对监视比特M进行擦除操作和写操作(写入数据“0”),如图10B所示。在没选择擦除单位区域A时,不对擦除单位区域A和监视比特M进行步骤。
闪存EEPROM 800中包括的存储单元晶体管随着写入数据“0”的次数增加而退化。因此,当对闪存EEPROM 800反复进行重写操作时,储存监视比特810的存储单元晶体管的特性比擦除单位区域120中包括的所有存储单元晶体管更早(或以相同速度)退化。因此,在用监视比特810进行读出确定时,比用擦除单位区域120进行读出确定更早地或者与其同时检测出异常。
如上所述,对于每个擦除单位区域,第五实施例的闪存EEPROM具有其特性比擦除单位区域的特性更早退化的监视比特,并且利用监视比特进行读出确定。因此,闪存EEPROM比对擦除单位区域进行读出确定时更早地检测到异常,因此在较早的阶段将调节后擦除/写电压调节为高电平。因此,根据第五实施例的闪存EEPROM,可以更可靠地对存储单元晶体管进行重写操作。
第六实施例
图11是示出根据本发明第六实施例的闪存EEPROM结构的示图。图11的闪存EEPROM 1100是通过在第五实施例的闪存EEPROM 800中用存储单元阵列1110代替存储单元阵列805,并且向其添加数据锁存电路1105而得到的。如存储单元阵列805一样,存储单元阵列1110包括N个擦除单位区域121到12N、N个修整值储存区域131到13N以及N个监视比特811到81N。注意,在存储单元阵列1110中,N个修整值储存区域131到13N可以被同时选择和擦除。图12是示出在第六实施例的闪存EEPROM 1100中的重写操作的流程图。该流程图是通过在图9的流程图中用步骤S1205代替步骤S781和S561,并且向其添加步骤S1215和S1216而获得的。
第六实施例的闪存EEPROM与第五实施例的闪存EEPROM的不同之处如下。第六实施例的闪存EEPROM 1100除了第五实施例的闪存EEPROM 800的元件之外,还包括数据锁存电路1105。数据锁存电路1105是例如由CMOS电路等等组成的易失性储存部分。数据锁存电路1105临时储存将要设置在修整值储存区域131到13N中的N个修整值。
如图12所示,当在结束对特定擦除单位区域120的擦除操作和写操作时错误标记储存在错误标记电路605中时(步骤S780中的YES),闪存EEPROM 1100将储存在修整值临时保持电路405中的临时修整值写入数据锁存电路1105中(步骤S1205)。因此,在结束对一个擦除单位区域120的重写操作时,闪存EEPROM 1100不更新储存在修整值储存区域130中的修整值。因此,在数据锁存电路1105中,相继设置对应于擦除单位区域121到12N的修整值T1到TN
如上所述,在闪存EEPROM 1100中包括的修整值储存区域131到13N可以被同时选择和擦除。在结束对所有擦除单位区域121到12N的写入操作之前,闪存EEPROM 1100同时擦除储存在修整值储存区域131到13N中的N个修整值T1到TN(步骤S1215),并且将储存在数据锁存电路1105中的N个修整值写入修整值储存区域131到13N中(步骤S1216)。
更具体而言,在步骤S1215中,调节后擦除电压被同时施加给修整值储存区域131到13N。由此,储存在修整值储存区域131到13N中的N个修整值被同时擦除。在步骤S1216中,在将调节后写电压施加给修整值储存区域131到13N时,从每个修整值储存区域中包括的存储单元晶体管中依次选择对应于数据锁存电路1105中储存的修整值中的“0”比特的存储单元晶体管。由此,将修整值储存区域131到13N中储存的N个修整值更新为储存在数据锁存电路1105中储存的值。
注意,为了按照图12的流程图正确地进行写入操作,例如,在步骤S220中设置初始修整值时,闪存EEPROM 1100将设置的修整值写入数据锁存电路1105中。
如上所述,在结束对特定擦除单位区域的写入操作时,第六实施例的闪存EEPROM在数据锁存电路中保持写入操作中使用的修整值,并且在结束对所有擦除单位区域的写入操作之前,将对应于每个擦除单位区域的修整值更新为保持在数据锁存电路中的修整值。由此,可以减少对修整值储存区域的写入操作次数,从而进一步减少更新修整值所需的时间,并且抑制修整值储存区域中包括的存储单元晶体管退化,由此提高重写操作的次数。
第七实施例
图13是示出根据本发明第七实施例的闪存EEPROM结构的示图。图13的闪存EEPROM 1300是通过在第五实施例的闪存EEPROM 800中用存储单元阵列1310代替存储单元阵列805而获得的。存储单元阵列1310是通过向存储单元阵列805添加固定修整值储存区域1305而获得的。
第七实施例的闪存EEPROM与第五实施例的闪存EEPROM的不同之处如下。第七实施例的闪存EEPROM 1300除了第五实施例的闪存EEPROM 800的元件之外,还包括固定修整值储存区域1305。固定修整值储存区域1305是设置在存储单元阵列1310中的非易失性储存部分。固定修整值储存区域1305固定地储存修整值,该修整值不受擦除单位区域120或监视比特810的重写操作次数的影响。下文中,储存在固定修整值储存区域1305中的修整值称为“固定修整值”。
如闪存EEPROM 800一样,闪存EEPROM 1300按照图9的流程图进行重写操作。注意,在步骤S941中,在对擦除单位区域120和监视比特810进行写操作时,闪存EEPROM 1300使用固定修整值。因此,在进行写入操作时,其电平用固定修整值来调节的固定写电压被提供给所选择的擦除单位区域120。
下文中,将参考图14和15说明提供固定的调节后写电压的作用。图14和15是示出在闪存EEPROM中重写操作的次数和阈值电压之间的关系的示图。在图14和15中,横轴表示重写操作的次数,而纵轴表示存储单元晶体管的阈值电压。图14和15示出写入操作后阈值电压V0和擦除操作后阈值电压V1如何随重写操作次数的增加而改变。
根据图14所示的特性,随着重写操作次数增加,擦除操作后阈值电压V1上升,而写入操作后阈值电压V0以与擦除操作后阈值电压V1基本上相同的速度下降。例如,在对闪存EEPROM进行漏极边缘(drain edge)的Fowler Nordheim(FN)擦除和写入操作时观察到这种特性。在进行漏极边缘的FN擦除和写入操作时,电子通过隧道氧化物膜的漏极边缘而穿过浮动栅极和沟道,并且电子被隧道氧化物膜以随机的方式俘获。俘获电子的漏极边缘变为隧道氧化物膜的一部分,从而减小了提高有效阈值电压的效果。另一方面,阈值电压由于重写操作引起的gm(互导)特性降低而增加,从而减小写入操作期间的FN电流,导致阈值振幅(擦除操作后阈值电压V1和写入操作后阈值电压V0之间的差值:也称为“窗口宽度”)减小。因此,擦除操作后阈值电压V1随着重写操作次数增加而上升,而写入操作后阈值电压V0以基本上与擦除操作后阈值电压V1相同的速度降低。
在存储单元晶体管的特性如上所述降低时,通过随着重写操作次数的增加而提高调节后擦除/写入电压,可以提高重写操作的次数,如已经在第一到第六实施例中介绍的那样。
然而,存储单元晶体管的特性可以通过和上述不同的方式而降低,如图15所示。在图15的特性中,随着重写操作次数增加,擦除操作后阈值电压V1上升,并且写入操作后阈值电压V0也上升,但是上升速率较慢。例如,在对闪存EEPROM进行利用整个沟道的FN擦除和写入操作时观察到这种特性。在进行利用整个沟道的FN擦除和写入操作时,电子通过隧道氧化物膜的整个表面在浮动栅极和沟道之间穿过,从而以随机的方式在隧道氧化物膜的整个表面上俘获电子。在测量或读出阈值电压时,漏极电流根据阈值电压流动,该阈值电压是根据施加给存储单元晶体管栅极端子的电压和在其浮动栅极积聚的电荷量而确定的。但是,由于在隧道氧化物膜的整个表面上俘获电子,所以有效阈值电压增加。而且,阈值电压由于重写操作引起的gm特性下降而进一步上升。同时,由于FN电流在重写操作期间降低,所以阈值振幅变窄。因此,擦除操作后阈值电压V1随着重写操作次数增加而上升,并且写入操作后阈值电压V0也上升,但是上升速率较慢。
同样在这种情况下,如第一到第六实施例所述,通过随着重写操作的次数增加而使调节后擦除电压和调节后写入电压都上升,也可以提高重写操作的次数。但是,在这种情况下,通过在随着重写操作次数增加而提高擦除电压的同时固定写入电压,也可以增加重写操作的次数。通过使用这种固定的写入电压,可以防止写入操作后阈值电压V0上升到高于所需的电平,因此可以实现以下效果,例如减少穿过隧道氧化物膜的电荷量、电场弛豫等等。
如上所述,第七实施例的闪存EEPROM包括储存固定修整值的固定修整值储存区域,并且使用其电平用该固定修整值来调节的电压来进行重写操作。由此,对于包括即使在重写操作次数增加时其阈值电压也改变不多的存储单元晶体管的闪存EEPROM,对于所有的擦除单位区域来说,可以提高重写操作的次数。注意,对于其中随着重写操作次数增加、擦除操作后阈值电压的改变比写入操作后阈值电压慢得多的闪存EEPROM,可以使用其电平用固定修整值调节的电压来进行擦除操作。
第八实施例
根据本发明第八实施例的闪存EEPROM具有和第五实施例相同的结构(参见图8)。图16是示出在第八实施例的闪存EEPROM中进行的重写操作的流程图。如图16所示,第八实施例的闪存EEPROM在第一次对每个擦除单位区域120进行重写操作时进行步骤S1605,并且在第二次和之后对每个擦除单位区域120进行重写操作时进行步骤S1615。典型地,在闪存EEPROM的出货之前,在出货测试步骤中进行步骤S1605,并且在闪存EEPROM的出货之后,在实际使用环境中反复进行步骤S1615。下文中,步骤S1605中的操作被称为“出货前重写操作”,而步骤S1615中的操作被称为“出货后重写操作”。
出货前重写操作与图2的重写操作相同。注意,在步骤S250a中,对在步骤S210a等等中选择的擦除单位区域中包括的所有存储单元晶体管进行读出确定。由此,在出货前重写操作结束时,确保正确地重写擦除单位区域121到12N的修整值(即,可以用于正确地重写擦除单位区域121到12N中包括的、并且具有最差特性的存储单元晶体管的修整值)被设置在各个修整值储存区域131到13N中。如上所述,如果使用给定为初始值的修整值,则可以在确保正确的重写操作的状态下出货第八实施例的闪存EEPROM。
出货后重写操作是通过在图9的流程图中省略步骤S551并且在步骤S751b之后设置步骤S780b而实现的。在出货后重写操作中,当作为使用监视比特的读出确定的结果确定发生异常时(步骤S950b中的YES),在错误标记电路605中设置错误标记(步骤S751b)。在设置错误标记时(步骤S780b中的YES),进行擦除修整值的步骤(步骤S781b)和写入修整值的步骤(步骤S561b)。由此,在出货后重写操作中,利用监视比特进行读出确定,而且在确定对应于特定擦除单位区域的监视比特中发生异常时,更新对应于擦除单位区域的修整值。
因此,在出货后重写操作中,比在使用擦除单位区域进行读出确定时更早地检测出异常,因此在较早的阶段将调节后擦除/写电压调节到高电平。由此,可以可靠地对存储单元晶体管进行重写操作。
如上所述,使得第八实施例的闪存EEPROM进入以下状态,即在进行出货前重写操作之后确保重写操作,并且甚至在进行随后的出货后重写操作之后,可以可靠和正确地连续进行重写操作。因此,即使在存储单元晶体管的特性以比特为单位变化时,也可以不受这种变化的影响而提高所有擦除单位区域的重写操作的次数。
第九实施例
根据本发明第九实施例的闪存EEPROM具有和第五实施例相同的结构(参见图8)。图17是示出在第九实施例的闪存EEPROM中的重写操作的流程图。图17的流程图是通过在图16的流程图中用步骤S1715代替步骤S1615而获得的。步骤S1715是通过向步骤S1615添加步骤S940c和S941c而获得的。在第九实施例中,在步骤S1715中的操作称为出货后重写操作。
在出货后重写操作中,第九实施例的闪存EEPROM在完成对一个擦除单位区域120的程序之前进行步骤S940c和S941c。更具体而言,在建立确保重写操作的修整值之后,闪存EEPROM再次使用该修整值对擦除单位区域120和监视比特810进行擦除操作(步骤S940c),并且对擦除单位区域120和监视比特810进行写入操作(步骤S941c)。注意,在步骤S941c中,总是将数据“0”写入监视比特810。因此,通过在建立确保重写操作的修整值之后进行重写操作,可以更可靠地对存储单元晶体管进行重写操作。
第十实施例
图18是示出根据本发明第十实施例的闪存EEPROM结构的示图。图18的闪存EEPROM 1800是通过向第七实施例的闪存EEPROM 1300添加忙电路1805而获得的。如闪存EEPROM 1300一样,闪存EEPROM1800按照图9的流程图进行重写操作。
第十实施例的闪存EEPROM与第七实施例的闪存EEPROM的不同之处如下。第十实施例的闪存EEPROM 1800除了第七实施例的闪存EEPROM的元件之外,还包括忙电路1805。忙电路1805输出表示闪存EEPROM 1800正在操作的忙信号。例如,作为在步骤S950中的读出确定的结果确定发生异常时,忙电路1805会在对擦除单位区域120的擦除或写入操作期间输出忙信号。或者,作为在步骤S950中的读出确定的结果确定发生异常时,忙电路1805可以在对修整值储存区域130的擦除或写入操作期间输出忙信号。或者,作为在步骤S950中的读出确定的结果确定发生异常时,忙电路1805可以在对擦除单位区域120和修整值储存区域130中任何一个的擦除或写入操作期间输出忙信号。
如上所述,第十实施例的闪存EEPROM包括输出忙信号的忙电路。因此,除了增加所有擦除单位区域的重写操作次数的效果之外,还可以提高闪存EEPROM的外部可控制性。
到此为止已经说明了第一到第十实施例的闪存EEPROM。这些实施例的闪存EEPROM的特征可以任意组合以构成其它的闪存EEPROM,只要这些特征彼此不抵消就可以。
在上述实施例中,作为非易失性存储器,已经对闪存EEPROM进行了说明。此外,本发明还可以应用于EEPROM、FeRAM(铁电存储器)、MRAM(磁非易失性存储器)等等。
尽管已经详细说明了本发明,但是前面的说明完全是说明性的,而不是限制性的。应当理解,在不脱离本发明范围的情况下可以设计出大量其它的修改和变化形式。

Claims (23)

1、一种电可擦除可编程非易失性存储器,包括:
多个擦除单位区域,其中每个都包括在擦除操作中被同时选择的多个非易失性存储单元晶体管;
相应于所述各个擦除单位区域设置的多个输出调节值储存部分,其以非易失性的方式储存所述各个擦除单位区域的输出调节值;
电压产生电路,其产生具有对于每个所述擦除单位区域的擦除操作和写入操作所需的电平的电压;
电压调节电路,其根据提供给它的相应一个输出调节值来调节在所述电压产生电路中产生的电压电平;
读出确定电路,其在对每个所述擦除单位区域的擦除操作和写入操作之后对数据进行确定;以及
控制电路,其在对每个所述擦除单位区域的擦除操作和写入操作中工作。
2、根据权利要求1所述的非易失性存储器,其中该读出确定电路根据与进行读出操作时所使用的标准不同的标准来进行所述确定步骤。
3、根据权利要求2所述的非易失性存储器,其中当进行该确定步骤时,该读出确定电路向电流检测型读出放大器电路施加参考电流,该参考电流大于进行普通的读出操作时所施加的参考电流。
4、根据权利要求2所述的非易失性存储器,其中当进行该确定步骤时,该读出确定电路向该存储单元晶体管施加栅极电压,该栅极电压高于进行普通的读出操作时所施加的栅极电压。
5、根据权利要求1所述的非易失性存储器,其中该电压调节电路包括将输出电压限制在存储单元晶体管的击穿电压规格范围内的限幅电路。
6、根据权利要求1所述的非易失性存储器,其中该控制电路进行以下步骤:
选择所述擦除单位区域之一;
向该电压调节电路提供储存在对应于所选择的擦除单位区域的输出调节值储存部分中的输出调节值;并且
进行控制使得:作为对所选择的擦除单位区域进行擦除操作和写入操作之后的确定步骤的结果,该读出确定电路检测出异常时,将储存在对应于所选择的擦除单位区域的输出调节值储存部分中的输出调节值更新为使输出电压比以前更高的值;此后,再次对所选择的擦除单位区域进行擦除操作和写入操作。
7、根据权利要求6所述的非易失性存储器,其中,每次更新储存在该输出调节值储存部分中的输出调节值时,该控制电路在对该输出调节值储存部分的擦除操作之后进行写入操作。
8、根据权利要求6所述的非易失性存储器,其中,当第一次更新储存在该输出调节值储存部分中的输出调节值时,该控制电路在对该输出调节值储存部分的擦除操作之后进行写入操作,而当第二次和以后更新储存在该输出调节值储存部分中的输出调节值时,该控制电路在不对该输出调节值储存部分进行擦除操作的情况下进行写入操作。
9、根据权利要求8所述的非易失性存储器,其中该电压调节电路根据在提供的输出调节值中具有预定值的比特数,输出彼此相差的值在0.1到0.4V的范围内的电压。
10、根据权利要求1所述的非易失性存储器,还包括临时储存将要提供给该电压调节电路的该输出调节值的输出调节值临时保持电路。
11、根据权利要求10所述的非易失性存储器,其中该控制电路进行以下步骤:
选择所述擦除单位区域之一;
向该电压调节电路提供储存在对应于所选择的擦除单位区域的输出调节值储存部分中的输出调节值;
进行控制,使得:作为对所选择的擦除单位区域进行擦除操作和写入操作之后的确定步骤的结果,该读出确定电路检测出异常时,在该输出调节值临时保持电路中设置使输出电压比之前更高的输出调节值,并且将所设置的输出调节值提供给该电压调节电路;此后,再次对所选择的擦除单位区域进行擦除操作和写入操作;并且
在对所选择的擦除单位区域正常地进行擦除操作和写入操作之后,将储存在该输出调节值临时保持电路中的该输出调节值设置在对应于所选择的擦除单位区域的输出调节值储存部分中。
12、根据权利要求10所述的非易失性存储器,还包括临时储存由该读出确定电路进行的确定步骤的结果的错误标记电路。
13、根据权利要求12所述的非易失性存储器,其中该控制电路进行以下步骤:
选择所述擦除单位区域之一;
向该电压调节电路提供储存在对应于所选择的擦除单位区域的输出调节值储存部分中的输出调节值;
进行控制,使得:作为对所选择的擦除单位区域进行擦除操作和写入操作之后的确定步骤的结果,该读出确定电路检测出异常时,在该输出调节值临时保持电路中设置使输出电压比之前更高的输出调节值,并且将所设置的输出调节值提供给该电压调节电路;此后,再次对所选择的擦除单位区域进行擦除操作和写入操作;并且
在对所选择的擦除单位区域正常地进行擦除操作和写入操作之后,只有当该错误标记电路中储存有异常时,才将储存在该输出调节值临时保持电路中的该输出调节值设置到对应于所选择的擦除单位区域的该输出调节值储存部分中。
14、根据权利要求1所述的非易失性存储器,还包括对应于各个擦除单位区域设置的多个监视比特,并且每个监视比特由与所述擦除单位区域的相同类型的存储单元晶体管组成,
其中在对对应的擦除单位区域进行擦除操作时可以对该监视比特进行擦除操作,而且在对包括在对应的擦除单位区域中的所有或者一部分存储单元晶体管进行写入操作时,对该监视比特进行写入操作。
15、根据权利要求14所述的非易失性存储器,其中该控制电路进行以下步骤:
选择所述擦除单位区域之一;
向该电压调节电路提供储存在对应于所选择的擦除单位区域的该输出调节值储存部分中的输出调节值;和
进行控制,使得:作为对所选择的擦除单位区域进行擦除操作和写入操作之后的确定步骤的结果,该读出确定电路检测出异常时,将使输出电压比以前更高的输出调节值提供给该电压调节电路;此后,再次对所选择的擦除单位区域进行擦除操作和写入操作,
其中该读出确定电路对相应于所选择的擦除单位区域的监视比特进行该确定步骤。
16、根据权利要求1所述的非易失性存储器,还包括临时储存将要设置在该输出调节值储存部分中的多个输出调节值的数据锁存电路。
17、根据权利要求16所述的非易失性存储器,其中该控制电路进行以下步骤:
选择所述擦除单位区域之一;
向该电压调节电路提供储存在对应于所选择的擦除单位区域的输出调节值储存部分中的输出调节值;
进行控制,使得:作为对所选择的擦除单位区域进行擦除操作和写入操作之后的确定步骤的结果,该读出确定电路检测出异常时,将使输出电压比以前更高的输出调节值提供给该电压调节电路;此后,再次对所选择的擦除单位区域进行擦除操作和写入操作,
当已经对所选择的擦除单位区域正常地进行擦除操作和写入操作时,将提供给该电压调节电路的该输出调节值设置在该数据锁存电路中;并且
在对所有的所述擦除单位区域正常地进行擦除操作和写入操作之后,将储存在该数据锁存电路中的所述多个输出调节值设置在该输出调节值储存部分中。
18、根据权利要求1所述的非易失性存储器,还包括固定输出调节值储存部分,用于储存将要提供给该电压调节电路的固定输出调节值。
19、根据权利要求18所述的非易失性存储器,其中该控制电路进行以下步骤:
选择所述擦除单位区域之一;
向该电压调节电路提供储存在对应于所选择的擦除单位区域的输出调节值储存部分中的输出调节值;并且
进行控制,使得:作为对所选择的擦除单位区域进行擦除操作和写入操作之后的确定步骤的结果,该读出确定电路检测出异常时,将使输出电压比以前更高的输出调节值提供给该电压调节电路;此后,再次对所选择的擦除单位区域进行擦除操作和写入操作,
其中在将该固定输出调节值储存部分中储存的该输出调节值提供给该电压调节电路时,进行对擦除单位区域的擦除操作和写入操作之一。
20、根据权利要求19所述的非易失性存储器,其中在将该固定输出调节值储存部分中储存的该输出调节值提供给该电压调节电路时,进行对擦除单位区域的擦除操作和写入操作之一,即对存储单元晶体管的特性改变的影响较小的一个操作。
21、根据权利要求15所述的非易失性存储器,其中,在第一次对所选择的擦除单位区域进行擦除操作和写入操作时,该控制电路根据对所选择的擦除单位区域中包括的所有数据的确定步骤的结果来更新将要提供给该电压调节电路的输出调节值,而在第二次和以后对所选择的擦除单位区域进行擦除操作和写入操作时,该控制电路根据对相应于所选择的擦除单位区域的监视比特的确定步骤的结果来更新将要提供给该电压调节电路的输出调节值。
22、根据权利要求21所述的非易失性存储器,其中,在第二次和以后对所选择的擦除单位区域进行擦除操作和写入操作时,将已经对所选择的擦除单位区域正常地进行擦除操作和写入操作时的输出调节值提供给该电压调节电路,此后,再次对所选择的擦除单位区域进行擦除操作和写入操作。
23、根据权利要求1所述的非易失性存储器,还包括输出忙信号的忙电路,该忙信号表示正在对该擦除单位区域和该输出调节值储存部分之一进行擦除操作和写入操作。
CNB2006100716680A 2005-04-01 2006-03-30 具有阈值电压控制功能的非易失性存储器 Expired - Fee Related CN100472655C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP106446/2005 2005-04-01
JP2005106446A JP2006286118A (ja) 2005-04-01 2005-04-01 閾値電圧制御機能を有する不揮発性記憶装置

Publications (2)

Publication Number Publication Date
CN1841559A CN1841559A (zh) 2006-10-04
CN100472655C true CN100472655C (zh) 2009-03-25

Family

ID=37030529

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100716680A Expired - Fee Related CN100472655C (zh) 2005-04-01 2006-03-30 具有阈值电压控制功能的非易失性存储器

Country Status (3)

Country Link
US (1) US7280409B2 (zh)
JP (1) JP2006286118A (zh)
CN (1) CN100472655C (zh)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432812B2 (en) * 2006-04-26 2008-10-07 Xerox Corporation Passive radio frequency device for monitoring wear in components
CN103280239B (zh) 2006-05-12 2016-04-06 苹果公司 存储设备中的失真估计和消除
KR101202537B1 (ko) 2006-05-12 2012-11-19 애플 인크. 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩
WO2007132456A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
US8060806B2 (en) 2006-08-27 2011-11-15 Anobit Technologies Ltd. Estimation of non-linear distortion in memory devices
US7975192B2 (en) 2006-10-30 2011-07-05 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7924648B2 (en) * 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
WO2008068747A2 (en) 2006-12-03 2008-06-12 Anobit Technologies Ltd. Automatic defect management in memory devices
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US8369141B2 (en) 2007-03-12 2013-02-05 Apple Inc. Adaptive estimation of memory cell read thresholds
JP2008270343A (ja) * 2007-04-17 2008-11-06 Renesas Technology Corp 不揮発性半導体記憶装置
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
WO2008139441A2 (en) 2007-05-12 2008-11-20 Anobit Technologies Ltd. Memory device with internal signal processing unit
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
JP5241148B2 (ja) * 2007-06-08 2013-07-17 スパンション エルエルシー 半導体装置及びその制御方法
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US8000141B1 (en) * 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
WO2009063450A2 (en) 2007-11-13 2009-05-22 Anobit Technologies Optimized selection of memory units in multi-unit memory devices
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
JP2009146474A (ja) * 2007-12-12 2009-07-02 Toshiba Corp 不揮発性半導体記憶装置
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
CN101911207B (zh) * 2008-01-16 2014-05-07 富士通株式会社 半导体存储装置、控制装置、控制方法
US8159874B2 (en) * 2008-01-22 2012-04-17 Micron Technology, Inc. Cell operation monitoring
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
JP2009266349A (ja) * 2008-04-28 2009-11-12 Toshiba Corp 不揮発性半導体記憶装置
KR101373751B1 (ko) * 2008-06-03 2014-03-13 삼성전자주식회사 칩 면적을 줄여 트리밍 작업의 확장성을 갖는 불휘발성메모리 장치
JP5072723B2 (ja) * 2008-06-11 2012-11-14 株式会社東芝 不揮発性半導体記憶装置
JP4505766B2 (ja) * 2008-06-30 2010-07-21 ルネサスエレクトロニクス株式会社 データ処理装置及びトリミングデータ読み出し方法
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US8498151B1 (en) 2008-08-05 2013-07-30 Apple Inc. Data storage in analog memory cells using modified pass voltages
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8713330B1 (en) 2008-10-30 2014-04-29 Apple Inc. Data scrambling in memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
JP2011211767A (ja) * 2010-03-29 2011-10-20 Toshiba Corp 半導体集積回路装置
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
JP5380508B2 (ja) * 2011-09-27 2014-01-08 株式会社東芝 不揮発性半導体記憶装置
TWI514391B (zh) * 2013-07-23 2015-12-21 Winbond Electronics Corp 半導體記憶裝置及其抹除方法
US9589645B2 (en) * 2014-10-06 2017-03-07 Sandisk Technologies Llc Block refresh to adapt to new die trim settings
US10146460B1 (en) 2017-06-01 2018-12-04 Apple Inc. Programming schemes for avoidance or recovery from cross-temperature read failures
TWI717749B (zh) * 2019-06-10 2021-02-01 慧榮科技股份有限公司 記憶體之資料清除方法及應用其之儲存裝置
JP2021174566A (ja) * 2020-04-27 2021-11-01 キオクシア株式会社 半導体記憶装置
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07320488A (ja) * 1994-05-19 1995-12-08 Hitachi Ltd 一括消去型不揮発性記憶装置とその消去方法
JP2000348493A (ja) * 1999-06-03 2000-12-15 Fujitsu Ltd 不揮発性メモリ回路
US6452837B2 (en) * 1999-12-27 2002-09-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory and threshold voltage control method therefor
JP3653449B2 (ja) * 2000-06-15 2005-05-25 シャープ株式会社 不揮発性半導体記憶装置
JP4663094B2 (ja) * 2000-10-13 2011-03-30 株式会社半導体エネルギー研究所 半導体装置
JP2002133887A (ja) * 2000-10-31 2002-05-10 Matsushita Electric Ind Co Ltd 不揮発性半導体メモリ装置
JP4039812B2 (ja) * 2001-01-15 2008-01-30 松下電器産業株式会社 不揮発性記憶装置
JP2003178597A (ja) * 2001-12-11 2003-06-27 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2005228371A (ja) * 2004-02-10 2005-08-25 Toshiba Corp 半導体記憶装置及びその閾値電圧制御方法

Also Published As

Publication number Publication date
CN1841559A (zh) 2006-10-04
US20060221681A1 (en) 2006-10-05
US7280409B2 (en) 2007-10-09
JP2006286118A (ja) 2006-10-19

Similar Documents

Publication Publication Date Title
CN100472655C (zh) 具有阈值电压控制功能的非易失性存储器
US7969786B2 (en) Method of programming nonvolatile memory device
US8320183B2 (en) Controlling a memory device responsive to degradation
CN101123118B (zh) 用于电编程半导体存储单元的方法及电路
CN103730158B (zh) 非易失性半导体存储器、擦洗方法以及编程方法
KR100898431B1 (ko) 불휘발성 반도체 기억 장치 및 불휘발성 메모리 시스템
KR100885784B1 (ko) 불휘발성 메모리 장치의 소프트 프로그램 방법
KR100908533B1 (ko) 불휘발성 메모리 장치의 독출 방법
JP2011258289A (ja) メモリセルの閾値検出方法
TWI426518B (zh) 非揮發性半導體記憶裝置及其讀取方法
CN101584005A (zh) 非易失性存储器中的经分割擦除及擦除验证
KR20180022579A (ko) 반도체 메모리 장치
JP4249352B2 (ja) 不揮発性半導体記憶装置
US20140029350A1 (en) Methods and systems for adjusting nvm cell bias conditions for read/verify operations to compensate for performance degradation
CN104347117A (zh) 半导体存储装置及其擦除方法
US7974131B2 (en) Nonvolatile memory comprising a circuit capable of memory life time recognizing
KR100965076B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
US20070140017A1 (en) Nonvolatile semiconductor memory device
EP1233421A1 (en) Method for refreshing stored data in an electrically erasable and programmable non-volatile memory
US7227784B2 (en) Nonvolatile semiconductor memory device performing erase operation that creates narrow threshold distribution
CN102142279A (zh) 半导体存储装置
JP2008097705A (ja) 半導体記憶装置
US6108263A (en) Memory system, method for verifying data stored in a memory system after a write cycle and method for writing to a memory system
KR100908662B1 (ko) 불휘발성반도체기억장치
JP3965287B2 (ja) 不揮発性半導体記憶装置およびその書き込み時間決定方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090325

Termination date: 20120330