CN100480420C - 低介电绝缘层的汽相淀积方法、利用该低介电绝缘层的薄膜晶体管及其制造方法 - Google Patents

低介电绝缘层的汽相淀积方法、利用该低介电绝缘层的薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN100480420C
CN100480420C CNB038088479A CN03808847A CN100480420C CN 100480420 C CN100480420 C CN 100480420C CN B038088479 A CNB038088479 A CN B038088479A CN 03808847 A CN03808847 A CN 03808847A CN 100480420 C CN100480420 C CN 100480420C
Authority
CN
China
Prior art keywords
layer
chemical formula
film transistor
thin
transistor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB038088479A
Other languages
English (en)
Other versions
CN1646726A (zh
Inventor
梁成勋
洪完植
郑宽旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1646726A publication Critical patent/CN1646726A/zh
Application granted granted Critical
Publication of CN100480420C publication Critical patent/CN100480420C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

本发明涉及一种用于汽相淀积低介电绝缘层的方法、利用该绝缘层的薄膜晶体管及其制造方法，更具体地涉及一种可显著地改善汽相淀积速度同时保持低介电绝缘层性能的用于汽相淀积低介电绝缘的方法，从而解决了寄生电容问题以获得高开口率结构，并且当通过CVD法或PECVD法汽相淀积绝缘层以形成用于半导体装置的保护层时，通过使用硅烷气体可以降低工序时间。本发明还涉及一种利用该工序的薄膜晶体管及其制造方法。

Description

低介电绝缘层的汽相淀积方法、利用该低介电绝缘层的薄膜晶体管及其制造方法
技术领域
本发明涉及一种用于汽相淀积低介电绝缘层的方法，更具体地涉及一种通过加入硅烷气体(SiH4)以CVD法或PECVD法用于形成半导体装置的保护层可显著地提高低介电绝缘层的汽相淀积速度的用于汽相淀积低介电绝缘层的方法。
背景技术
薄膜晶体管基片在液晶显示器或有机EL(电致发光)显示器等作为独立驱动每个像素的电路基片使用。薄膜晶体管基片上形成传送扫描信号的扫描信号布线或栅极布线和传送图像信号的图像信号线或数据布线，由与栅极布线及数据布线连接的薄膜晶体管、与薄膜晶体管连接的像素电极、遮盖栅极布线的栅极绝缘层及遮盖薄膜晶体管和数据布线的保护层等组成。薄膜晶体管由栅极布线一部分的栅极和形成通道的半导体层、数据布线一部分的源极和漏极及栅极绝缘层和保护层组成。薄膜晶体管是一种传输或截止通过图像信号的开关装置，根据由栅极布线传输的扫描信号通过数据布线将该图像信号传输到像素电极。
在液晶显示器中薄膜晶体管基片是最常用的。随着液晶显示器逐渐大型化、高精细化，应要尽快解决寄生电容增加引起的信号扭曲问题。而且，为了减少个人计算机的功率消耗和增加TV中液晶显示器的有效视听距离，需要提高亮度，这样势必要增大开口率。为了增大开口率，有必要使像素电极重叠到数据布线之上，但此时会增加像素电极和数据线之间的寄生电容。
为了解决寄生电容增加的问题，要充分保证像素电极和数据线之间的垂直间隔。为了确保间隔，传统技术上主要用有机绝缘层形成保护层。然而，利用有机绝缘层的工序有以下弊端。首先是，材料费高。特别是在旋转涂布是会浪费很多，它增加了材料成本。其次，有机绝缘层缺乏耐热性，所以后续工序受到很多限制。而且，材料的结块等具有较高的产生杂质颗粒的可能性。上部层及下部层的粘合力脆弱。在保护层上形成像素电极时，蚀刻误差会很大。
通常，将SiO2及SiN的介电薄膜用于制造多种形态的电气元件上。正在进行用于从硅氧烷IC’s制造用于平板显示器的光波导向装置的研究。
该物质提供所有装置的需求及强电和机械特性。最近，提高装置性能的方法是，使导电层更接近或紧贴在一起。特别是，目前使用的装置，作为携带用，比起常见的AC结合更重视在电池中流动所需的更低的功率消耗。因此，为了减少引起更高功率消耗及更慢启动速度的电容量结合，需要开发一种具有低介电常数的新物质。
为了解决这些问题，除了增设附加的功能器之外，使用以低密度的Si-C结合为主的物质。上述物质显示低密度具有低介电常数。这些物质是a-SiCOH或硅碳氧化物，且具有2.7至3.5的低介电常数，所以可以大为提高半导体装置的性能。
因此，作为TFT-LCD面板的层间绝缘层及保护层，若使用a-SiCOH，a-Si:O:F等CVD方法淀积的低介电率绝缘层，可以降低数据布线和像素电极之间的耦合电容量，可以减少RC时间延迟及串话干扰。特别是，为了实现超开口率结构，应该将像素电极重叠数据电极。然而，传统保护层之一的SiNx保护层，因为负载电容量变得很大，所以很难显示图像。因此，绝缘保护层的介电常数尽量要低，需要增加保护层的厚度，在垂直方向要充分隔开。为此，主要使用上述CVD方法淀积的保护层。
在CVD方法淀积的低介电率层间绝缘层a-SiCOH层中根据其用途，为了减少耦合电容量需要数微米的厚度。一般半导体工序中的绝缘薄膜只不过是数千微米而已，为了补偿这种增加厚度导致的产量的下降，需要有很快的淀积速度。
通常a-SiCOH薄膜向主源气体SiH(CH3)3(下面称为Z3MSTM)添加氧化剂N2O或O2、及改善均匀性及稳定特性的Ar或He等惰性气体，用PECVD(等离子体增强化学电极)方法淀积而成。众所周知，在上述a-SiCOH薄膜中，若增加源气体(例如，三甲基硅烷)的流量，其淀积速度也变快。
然而，在上述方法中，随着增加源气体的流量机械强度变小，产生的薄膜很柔软，极易在后续工序中受到损伤，还存在增加高价的源气体消耗量，随之出现造价增加的问题。而且，为了使其具有最低介电常数而改变最佳的CVD淀积工序的全部参数，那么介电常数会很快增加，进而出现更要增加厚度的问题。如图1所示，随着总源气体流量[Z3MS+N2O]的增加，介电常数几乎呈直线增加。
发明内容
为了解决现有技术的问题，本发明的目的在于提供一种汽相淀积用于半导体装置的低介电绝缘层的方法，其可以降低加工时间且显著改善汽相淀积速度同时保持低的介电常数及其它物理性能，以解决寄生电容的问题，从而获得高开口率的结构。
本发明另一目的在于提供一种按上述方法淀积的绝缘层作为保护层使用制造的半导体装置及其制造方法。
为了实现上述目的，本发明提供一种汽相淀积用于半导体装置的低介电绝缘层的方法，包括通过将包括主气相源、硅烷(SiH4)、和氧化剂的反应气体混合物提供给包括基片的汽相淀积室用CVD法或PECVD法以汽相淀积a-SiCOH薄膜的工序。
本发明还提供了一种半导体装置，该半导体装置包括：在绝缘基片上的第一绝缘层、第二绝缘层、缓冲层、栅极绝缘层、和保护层图案中至少一层，其中第一绝缘层、第二绝缘层、缓冲层、栅极绝缘层、和保护层图案中至少一层是通过加入硅烷(SiH4)气体用CVD或PECVD法进行汽相淀积的低介电绝缘层。
本发明还提供了一种半导体装置，该半导体装置包括绝缘基片、第一绝缘层、薄膜晶体管、第二绝缘层、及像素电极，其中第一绝缘层及第二绝缘层中至少一层是通过加入硅烷(SiH4)气体用CVD或PECVD法进行汽相淀积的低介电绝缘层。
本发明还提供了一种半导体装置，该半导体装置包括：绝缘基片、数据布线、滤色器、缓冲层、栅极布线、栅极绝缘层、半导体层、及像素布线，其中缓冲层和栅极绝缘层中至少一层是通过加入硅烷(SiH4)气体用CVD或PECVD法进行汽相淀积的低介电绝缘层。
本发明还提供了一种薄膜晶体管基片，该薄膜晶体管基片包括：绝缘基片；第一信号线，形成在绝缘基片上；第一绝缘层，形成在第一信号线上；第二信号线，形成在第一绝缘层上且与第一信号线交叉；薄膜晶体管，与第一信号线及第二信号线连接；第二绝缘层，是低介电绝缘层，第二绝缘层形成在薄膜晶体管上且具有用于露出薄膜晶体管的规定电极的第一接触孔；以及第一像素电极，形成在第二绝缘层上且通过第一接触孔与薄膜晶体管的规定电极连接。
第一绝缘层可以包括由低介电绝缘层组成的下部层以及由氮化硅组成的上部层。而且，像素电极由反射光的不透明导电物质或透明导电物质组成。
本发明还提供了一种薄膜晶体管基片，该薄膜晶体管基片包括：数据布线，包括形成在绝缘基片上的数据线；红、绿、和蓝滤色器，形成在绝缘基片上；缓冲层，是低介电绝缘层，该缓冲层形成在数据布线和滤色器上，且具有用于露出数据布线的规定部分的第一接触孔；栅极布线，在缓冲层上形成且包括与数据线交叉以限定像素的栅极线、及与栅极线连接的栅极；栅极绝缘层，形成在栅极布线上且具有用于至少露出第一接触孔一部分的第二接触孔；半导体层，形成在栅极绝缘层的区域上，栅极绝缘层形成在栅极上；以及像素布线，包括通过第一接触孔及第二接触孔与数据线连接且至少一部分与半导体层连接的源极、在半导体层上与源极相对形成的漏极、及与漏极连接的像素电极。
本发明还提供了一种用于液晶显示器的薄膜晶体管基片，其包括：绝缘基片；栅极布线，形成在基片上且包括栅极线、栅极、及栅极衬垫；栅极绝缘层，形成在栅极布线上且具有用于至少露出栅极衬垫的接触孔；半导体层图案，形成在栅极绝缘层上；接触层图案，形成在半导体层图案上；数据布线，形成在接触层图案上，数据布线具有与接触层图案基本相同的形态且包括源极、漏极、数据线、和数据衬垫；保护层图案，形成在数据布线上，保护层具有用于露出栅极衬垫、数据衬垫、及漏极的接触孔，且由低介电绝缘层组成；以及透明电极层图案，与露出的栅极衬垫、数据衬垫、及漏极电连接。
本发明还提供了一种用于制造薄膜晶体管基片的方法，包括以下工序：在绝缘基片上形成包括栅极线、与栅极线连接的栅极、及与栅极线连接的栅极衬垫的栅极布线；形成栅极绝缘层；形成半导体层；堆垛并对导电物质制作布线图案以形成数据布线，数据布线包括与栅极线交叉的数据线、与数据线连接的数据衬垫、与数据线连接且邻接栅极的源极、及位于在栅极周围的源极的相对侧的漏极；堆垛低介电绝缘层以形成保护层；对保护层和栅极绝缘层一起制作布线图案，以形成分别露出栅极衬垫、数据衬垫、及漏极的接触孔；以及通过接触孔堆垛并对透明导电层制作布线图案以形成分别与栅极衬垫、数据衬垫、及漏极连接的辅助栅极衬垫、辅助数据衬垫、及像素电极。
本发明还提供了一种用于制造薄膜晶体管基片的方法，包括以下工序：第一工序，在绝缘基片上形成包含数据线的数据布线；第二工序，在基片上形成红、绿、和蓝滤色器；第三工序，用低介电绝缘层形成覆盖数据布线及滤色器的缓冲层；第四工序，在绝缘层上形成包含栅极线及栅极的栅极布线；第五工序，形成覆盖栅极布线的栅极绝缘层；第六工序，在栅极绝缘层上形成欧姆接触层和半导体层图案的同时在栅极绝缘层和缓冲层形成露出数据线一部分的第一接触孔；第七工序，形成彼此分离且在同一层上形成的源极及漏极，并且在欧姆接触层图案上形成包括与漏极连接的像素电极的像素布线；以及第八工序，除去位于源极和漏极之间欧姆接触层图案的露出部分以将欧姆接触层图案分成两部分。
在薄膜晶体管基片上的低介电绝缘层是通过上述汽相淀积方法制造的a-SiCOH薄膜。
附图说明
图1图示CVD工序中根据总源气体流量的介电常数(k)的变化；
图2图示加入硅烷(SiH4)气体后的a-SiCOH薄膜汽相淀积速度的提高效果；
图3图示加入硅烷(SiH4)气体后a-SiCOH薄膜介电常数的变化；
图4图示根据加入硅烷(SiH4)气体及N2O流量的a-SiCOH薄膜淀积速度的变化；
图5图示根据总源气体流量[Z3MS+N2O+SiH4]的淀积速度的变化；
图6图示根据加入硅烷(SiH4)气体及N2O流量的a-SiCOH薄膜介电常数的变化；
图7图示根据本发明第十实施例的用于液晶显示器的薄膜晶体管基片；
图8是沿着图7的II-II线的截面图；
图9a、10a、11a及12a是将根据本发明第十实施例制造用于液晶显示器的薄膜晶体管的中间过程按其工序顺序图示的薄膜晶体管基片布局图；
图9b是沿着图9a的IIIb-IIIb’线的截面图；
图10b是沿着图10a的IVb-IVb’线的截面图，是图9b的下一工序截面图；
图11b是沿着图11a的Vb-Vb’线的截面图，是图10b的下一工序截面图；
图12b是沿着图12a的VIb-VIb’线的截面图，是图12的下一工序截面图；
图13是根据本发明第十一实施例的用于液晶显示器的薄膜晶体管基片的布局图；
图14及图15是分别沿着图13的VII-VII’线及IX-IX’线的截面图；
图16a是根据本发明第十一实施例制造的第一工序薄膜晶体管基片布局图；
图16b及16c是分别沿着图16a的Xb-Xb’线及Xc-Xc’线的截面图；
图17a及图17b是分别沿着图16a的Xb-Xb’线及Xc-Xc’线的截面图，是图16b及图16c下一工序的截面图；
图18a是图17a及17b下一工序中的薄膜晶体管基片布局图；
图18b及18c是分别沿着图18a的XIIb-XIIb’线及XIIc-XIIc’线的截面图；
图19a、20a、21a和图19b、20b、21b是分别沿着图18a的XIIb-XIIb’线及XIIc-XIIc’线的截面图，是图18b及18c的下一工序按工序顺序图示的；
图22a及图22b是图21a及图21b下以工序的薄膜晶体管基片的截面图；
图23a是图22a及图22b的下一工序的薄膜晶体管基片的布局图；
图23b及图23c是分别沿着图23a的XVIIb-XVIIb’线及XVIIb-XVIIb’线的截面图；
图24是根据本发明第十二实施例的具有滤色器的薄膜晶体管基片的布局图；
图25是沿着图2的XIX-XIX’线的薄膜晶体管基片截面图；
图26a是根据本发明第十二实施例的制造薄膜晶体管基片的第一制造工序中基片布局图；
图26b是沿着图26a的XXb-XXb线的截面图；
图27a是图26a下一工序基片布局图；
图27b是沿着图26a的XXb-XXb线的截面图；
图28a是图28a下一工序基片布局图；
图28b是沿着图28a的XXIIb-XXIIb’线的截面图；
图29是图28b下一工序基片截面图；
图30a是图29下一工序基片布局图；
图30b是沿着图30a的XXIVb-XXIVb’线的截面图；
图31至图32是在图29和图30b之间进行的制造工序的截面；
图33a是图30a下一工序基片布局图；
图33b是沿着图33a的XXVIIb-XXVIIb’线的截面图；
图34是根据本发明第十三实施例的用于液晶显示器的薄膜晶体管基片布局图；
图35是沿着图34的XXIX-XXIX’线的薄膜晶体管基片截面图；
图36a是根据本发明第十三实施例的制造的第一工序薄膜晶体管基片布局图；
图35b是沿着图36a的XXXb-XXXb’线的截面图；
图37a是根据本发明第十三实施例的制造的第二工序薄膜晶体管基片布局图；
图37b是沿着图37a的XXXIb-XXXIb’线的截面图；
图38a是根据本发明第十三实施例制造的第三工序薄膜晶体管基片布局图；
图38b是沿着图38a的XXIIb-XXXIIb’线的截面图；
图39a是根据本发明第十三实施例的制造的第四工序薄膜晶体管基片布局图；
图39b是沿着图39a的XXXIIIb-XXXIIIb’线的截面图；
图40a是根据本发明第十三实施例的制造的第五工序薄膜晶体管基片布局图；
图40b是沿着图40a的XXXIVb-XXXIVb’线的截面图；
图41是根据本发明第十四实施例的用于液晶显示器的薄膜晶体管基片布局图；以及
图42和图43分别是沿着图41的XXXVI-XXXVI’线及XXXVII-XXXVII’线的薄膜晶体管基片截面图。
具体实施方式
现将本发明进行详细说明。
本发明具有，当形成TFT-LCD等半导体装置的保护层时，通过向源气体添加硅烷气体，在提高淀积速度的同时保留其它物理性质的特征。
因此，本发明解决了寄生电容问题，可以获得高开口率结构，且可以缩短工序时间。
a-SiCOH薄膜(低介电绝缘层)可通过将包括主气相源、硅烷(SiH4)、和氧化剂的反应气体混合物提供给包括基片的汽相淀积室用CVD法或PECVD法获得。为了改善均匀性及稳定特性可以包括Ar或He等惰性气体。
优选地，选择在功率密度为0.2至1.5mW/cm2、压力为1至10,000Torr、温度为25至300℃状态下向等离子体注入反应气体混合物进行的PECVD(等离子体增强化学汽相淀积)方法淀积。为了制造介电常数在3.6以下、波长范围为400至800nm、具有95％以上光透射比的a-SiCOH薄膜(低介电绝缘层)，在反应过程中调节好硅烷及氧化剂的量是很重要的。
因此，优选地，硅烷(SiH4)气体与主源气体具有1∶0.5至1的比率。如果超出上述范围会增加介电常数，则不能得到淀积速度的改善。
优选地，这种低介电绝缘层的介电常数为2至3。而且，优选地，保护层的厚度为1.5μm或更大，更优选地，保护层厚度为1.5至4.0μm。优选地，基片选自由液晶显示装置、发光二极管显示装置、及有机发光二极管显示装置组成的组，更优选地，是液晶显示装置。
优选地，主源气体选自由用以下化学式1、化学式2、和化学式3表示的有机硅化合物组成的组中一种或多种：
[化学式1]
SiHx(CH3)4-x
其中，x为整数，即0、1、2、或4；
[化学式2]
Si(OR1)xR2 4-x
其中，R1及R2独立地或同时是被C1-5烷基或链烯基取代或未被取代的直链或支链的C1-10烷基或链烯基，并且优选地R1及R2独立地或同时是甲基、乙基、丙基、或乙烯基，而x为0-4的整数；
[化学式3]
环-(SiR1R2-O)n
R1及R2独立地或同时是被C1-5烷基或链烯基取代或未被取代的直链或支链的C1-10烷基或链烯基，并且优选地R1及R2独立地或同时是氢、甲基、乙基、丙基、或乙烯基。
氧化剂选自由O2、N2O、NO、CO2、CO、臭氧、及其混合物组成的组。
用这种本发明的方法淀积的a-SiCOH薄膜当做半导体装置使用，优选在液晶显示器的制造工序中当做绝缘层使用，覆盖液晶显示装置的半导体层，可以有效保护它。
就这样，根据本发明的方法最佳组合每个气体的混合比，淀积低介电绝缘层，由此大为改善淀积速度，无机械性强度及后续工序的损伤就能生产传统SiNx薄膜厚度增加10倍的产品，可以补偿随之引起的生产量的下降，可以降低高价的传统源气体的消耗量引起的高造价。
下面，说明本发明的实施例及比较例，但应当理解，下面实施例只是用于说明本发明，它不局限于下面的实施例。
[实施例1至9]
使用电容性连接的平行阳极PECVD反应器，用三甲基硅烷(3MS)、硅烷(SiH4)、氮氧化物(N2O)及氩(Ar)的反应气体混合物和基片在空白硅片或玻璃上淀积低介电绝缘层。汽相淀积温度为270℃，在表1中表示了实施例PECVD的另外参数-介电常数及生长速度。
测量形成在玻璃基片的绝缘层光透射比，其结果都在400至800nm范围内，且具有95％以上的透射比。
表1
 
电功率 压力(Torr) 3MS(sccm) N<sub>2</sub>O(sccm) Ar(sccm) SiH<sub>4</sub>(sccm) 总流速(sccm) 汽相淀积速度(nm.min) K<sub>avg</sub>
实施例1 1500 2.5 375 1688 750 187.5 3000 1.006 3.119
实施例2 1500 2.5 375 2813 1100 187.5 4475 1.08 3.375
实施例3 1500 2.5 375 3938 1500 187.5 6000 1.04 3.520
实施例4 1500 2.5 375 2250 1000 375 4000 1.248 3.216
实施例5 1500 2.5 375 3750 1500 375 6000 1.296 3.621
实施例6 1500 2.5 375 5250 2000 375 8000 1.266 3.897
实施例7 1500 2.5 375 1125 500 0 2000 0.506 3.043
实施例8 1500 2.5 375 1875 800 0 3050 0.644 3.121
实施例9 1500 2.5 375 2625 1000 0 4000 0.728 3.173
如图2中所示，本发明中通过向源气体添加硅烷气体，a-SiCOH的淀积速度约增加了60％。这时，假如调节好其它汽相淀积参数，即使增加SiH4添加量，可以保持一定的介电常数(k)值(图3)。
图4图示为根据添加SiH4情况(记号：蓝色钻石)、添加相当于主源气体1/2的SiH4情况(记号：红色长方形)、添加与源气体一样量的SiH4情况(记号：绿色三角形)的SiH4添加及氧化剂的流量分别表示a-SiCOH薄膜汽相淀积速度变化。垂直轴(y)表示氧化剂的N2O气体和含Si气体[Z3MS+SiH4]之间的比率。
如图4所示，淀积速度也与N2O的流量有关，未添加SiH4时，随着氧化剂/源气体(例如，N2O/Z3MS)比率的增加淀积速度也跟着增加，但添加SiH4时，虽然增加氧化剂(例如，N2O)的流量，但淀积速度几乎不变。因此，淀积速度的改善效果比起调节氧化剂流量，更依赖于添加SiH4。
图5图示在SiH4的添加量分别不同的情况下，将总流量[源气体+氧化剂+SiH4]分别增加到1.5倍及2倍时的淀积速度的变化量。在图4中，未添加SiH4时，若将[源气体+氧化剂]的流量增加到1.5倍(2000sccm→3000sccm)，那么淀积速度只增加约25％，然而，若用SiH4替代源气体添加且总流量增加到3000sccm，那么淀积速度几乎增加约100％。而且，添加SiH4时，随着总流量的变化淀积速度几乎不变化，可以确认添加SiH4效果更良好。
图6图示根据添加硅烷及N2O流量的a-SiCOH薄膜介电常数变化。它分别显示未添加SiH4情况，添加相当于基本源气体1/2的SiH4情况、添加与源气体一样量的SiH4情况。水平轴(x)显示氧化剂N2O和(源气体+SiH4)气体的比率。
如图6所示，氧化剂和含Si的气体比率[N2O/(Z3MS+SiH4)]为3时，根据添加SiH4的介电常数变化在实验误差范围内微不足道地显示，但若增加[N2O/(Z3MS+SiH4)]比率，那么随着添加SiH4介电常数也一起增加。因此，若将[N2O/(Z3MS+SiH4)]比率调节到3以内，根据SiH4的添加，介电常数可以保持低水平的同时可以大为改善淀积速度。
[实施例10至14]
为了使本领域技术人员能够实施本发明，现参照附图详细说明，将上述低介电绝缘层作为保护层使用的根据本发明适用低电阻布线结构的薄膜晶体管基片及其制造方法。
首先参照图7及图8详细说明，根据本发明第十实施例的用于液晶显示器的薄膜晶体管基片结构。
图7是根据本发明第十实施例的用于液晶显示器的薄膜晶体管基片，图8是沿着图7的II-II线的截面图。
在绝缘基片10上形成由铬或钼合金等组成的第一栅极布线层221、241、261和由铝或银合金等组成的第二栅极布线层222、242、262双层组成的栅极布线。栅极布线包括横向延伸的栅极线22、连接在栅极线22末端并接收来自外部的栅极信号，再向栅极线传送的栅极衬垫24及连接在栅极线22的薄膜晶体管的栅极26。
在基片10上由氮化硅类组成的栅极绝缘层30覆盖栅极布线22、24、26。
在栅极24的栅极绝缘层30上形成由非晶硅等半导体组成的岛状半导体层40。而且，在半导体层40上分别形成掺杂硅化物或n型杂质的n+氢氧化非晶硅类组成的欧姆接触层54、56。
在欧姆接触层54、56及栅极绝缘层30上形成由Cr或Mo合金等组成的第一数据布线层621、651、661、681和由Al或Ag合金组成的第二数据布线层622、652、652、682双层组成的数据布线62、65、66、68。数据布线62、65、66、68包括横向形成与栅极线22交叉限定像素的数据线62、数据线62的分支且延长到欧姆接触层54上部的源极65、连接在数据线62一末端并接收来自外部图像信号的数据衬垫68、与源极65分离且以栅极26为准形成在源极65对面欧姆接触层56上部的漏极66。
数据布线62、65、66、68及未被它们遮盖的半导体层40上部形成保护层70。在这里，保护层70由所述方法淀积的a-SiCOH层(低介电绝缘层)组成，其介电常数为2.0-3.0，为低介电。因此，虽然厚度薄也不会发生寄生电容问题。此外，与其它层的粘合性及步进覆盖性良好。而且，因为是无机绝缘层，所以耐热性比有机绝缘层好。总之，用上述PECVD方法淀积的a-SiCOH层(低介电绝缘层)无论是淀积速度还是蚀刻速度都比氮化硅层快4-10倍，所以也非常有利于工序时间方面。
在保护层70上形成分别露出漏极66及数据衬垫68的接触孔76、78，并与栅极绝缘层30一起形成露出栅极衬垫的接触孔74。这时，露出衬垫24、68的接触孔74、78可以具有角的或圆形等多种形态，其面积不超过2mm×60μm，优选为0.5mm×15μm。
保护层70上形成通过接触孔76与漏极66电连接并且位于像素的像素电极82。还有，在保护层70上形成通过接触孔74、78分别与栅极衬垫24及数据衬垫68连接的辅助栅极衬垫86及辅助数据衬垫88。在这里，像素电极82和辅助栅极及数据衬垫86、88由ITO(氧化铟锡)或IZO(氧化铟锌)组成。
如图7及图8所示，像素电极82与栅极线22重叠以形成电容器。当存储电容不足时，在栅极布线22、24、26相同层可以追加存储电容(sustain capacity)布线。
此外，像素电极82与数据线62也重叠形成，使开口率变得最大。就这样，为了使开口率变得最大，即使将像素电极82与数据线62重叠形成，但因保护层70的介电常数低，所以形成在其间的小寄生电容根本不成问题。
参照图7及图8和图9a至12a，说明根据本发明第十实施例的用于液晶显示器的薄膜晶体管基片的制造方法。
首先，如图9a及9b所示，通过在基片10上汽相淀积物理、化学特性良好的Cr或Mo合金，堆垛第一栅极布线层221、241、261，再通过淀积低电阻AL或Ag或包括它们的合金等，堆垛第二栅极布线层222、242、262，然后制作布线图案形成包括栅极线22、栅极26及栅极衬垫24的横向延伸的栅极布线。
当用Mo合金形成第一栅极布线层221、241、261，用Ag合金形成第二栅极布线层222、242、262时，其两层都通过Ag合金蚀刻剂的磷酸、硝酸、醋酸、及去离子水混合物蚀刻。因此，用一次蚀刻工序可以形成双层的栅极布线22、24、26。而且，对磷酸、硝酸、醋酸、及去离子水混合物的Ag合金和Mo合金的蚀刻比，对Ag合金的蚀刻比更大，所以栅极布线可以形成锥形结构。
然后，如图10a及图10b所示，连续堆垛(叠层)由氮化硅组成的栅极绝缘层30、由非晶硅组成的半导体层40、掺杂的非晶硅层50组成的三层膜，光学蚀刻半导体层40和掺杂的非晶硅层50，在栅极24上的栅极绝缘层30上形成半导体层40和欧姆接触层50。
然后，如图11a至图11b所示，淀积Cr或Mo合金等堆垛(叠层)第一数据布线层651、661、681，淀积Al或Ag合金等，堆垛第二数据布线层652、662、682后，通过光学蚀刻形成包括与栅极线22交叉的数据线62、与数据线62连接并延长到栅极26上部的源极65、一末端连接数据线62的数据衬垫68及与源极64分离且以栅极26为准与源极65面对的漏极66的数据布线。
接着，蚀刻未被数据布线62、65、66、68遮挡的掺杂的非晶硅层图案50，以栅极26为中心向两侧分离，同时露出两侧掺杂的非晶硅层55、56之间的半导体层图案40。接着，为了稳定露出的半导体层40表面优选进行氧等离子处理。
然后，如图12a及12b所示，用CVD或PECVD方法制造a-SiCOH层(低介电CVD层)形成保护层70。这时，形成上述保护层的工序是将气体状态的上述化学式1至3的化合物中至少一个作为主源使用，添加与上述氧化剂和Ar或He等气体一起混合SiH4的反应气体混合物，用CVD或PECVD方法淀积的工序。这时，更优选地，作为上述主源使用SiH(CH3)3、SiO2(CH3)4、(SiH)4O4(CH3)4及Si(C2H5O)4中至少一个，氧化剂使用N2O或O2。
接着，用光学蚀刻工序与栅极绝缘层30一起对保护层70制作布线图案，形成露出栅极衬垫24、漏极66及数据衬垫68的接触孔74、76、78。在这里，接触孔74、76、78可以具有角状或圆形，露出衬垫24、68的接触孔74、78的面积不超过2mm×60μm，优选在0.5mm×15μm以上。
接着，最后如图7及8所示，淀积ITO或IZO层并进行光学蚀刻，形成通过第一接触孔与漏极66连接的像素电极82和通过第二及第三接触孔74、78分别与栅极衬垫24及数据衬垫68连接的辅助栅极衬垫86及辅助数据衬垫88。在叠层ITO或IZO之前的预热工序中使用的气体是优选利用氮气。这是为了防止，在通过接触孔74、76、78露出的金属层24、66、68上形成金属氧化层。
如上所述，将本发明方法淀积的低介电绝缘层使用为保护层70，从而解决了寄生电容问题，开口率也可以变得最大。而且，淀积及蚀刻速度变快，可以缩短工序时间。
如上所述，这种方法可以适用在用5枚掩模的制造方法中，同样也可以适用在用4枚掩模的用于液晶显示器的薄膜晶体管基片的制造方法中。对此将参照附图详细说明。
首先，参照图13至图15详细说明根据本发明实施例的用4枚掩模完成用于液晶显示器的薄膜晶体管基片的单位像素结构。
图13是根据本发明第十一实施例的用于液晶显示器的薄膜晶体管基片的布局图，图14及图15是分别沿着图13的VII-VII’线及IX-IX’线的截面图。
首先如第十实施例相同，在绝缘基片10上形成由铬或钼合金等组成的第一栅极布线层221、241、261和由铝或银合金等组成的第二栅极布线层222、242、262的双层组成的栅极布线。栅极布线包括栅极线22、栅极衬垫24及栅极26。
在基片10上与栅极线22平行形成存储(maintenance)电极线28。存储电极线28也由第一栅极布线层281和第二栅极布线层282的双层组成。存储电极线28与连接于将要后述的像素电极82的存储电容器导电体图案68重叠形成提高像素电荷保持能力的存储电容器，但将要上述的像素电极82和栅极线22重叠所引起的存储电容充足时可以不形成。一般在存储电极线28上施加与上部基片共同电极相同的电压。
在栅极布线22、24、26及存储电极线28上形成由氮化硅类组成的栅极绝缘层30，以此覆盖栅极布线。
栅极绝缘层30上形成由氢化非晶硅类半导体组成的半导体图案42、48，在半导体图案42、48上形成由掺杂诸如磷这样的n型杂质重掺杂的非晶硅类组成的欧姆接触层图案或中间层55、56、58。
在欧姆接触层图案55、56、58上形成由Cr或Mo合金组成的第一数据布线层621、641、651、661、681和由Al或Ag合金等组成的第二数据布线层622、642、652、662、682的双层组成的数据布线62、64、65、66、68。数据布线包括纵向形成的数据线62、连接在数据线62一末端接收来自外部像素信号的数据衬垫68、由数据线62分支的薄膜晶体管源极65组成的数据线部62、68、65，还包括与数据线部62、68、65分离且对于栅极26或薄膜晶体管的通道部C为准位于源极65对面的薄膜晶体管漏极66和位于存储电极线28上的存储电容器的导电体图案64。
数据布线62、64、65、66、68如同第十实施例，可以由Al或Ag的单一层组成。
接触层图案55、56、58起到降低其下部半导体图案42、48和其上部数据布线62、64、65、66、68接触电阻的作用，并且与数据布线62、64、65、66、68完全相同的形态。即，数据线部中间层图案55与数据线部62、68、65相同，漏极中间层图案56与漏极66相同，存储电容器中间层图案58与存储电容器导电体图案64相同。
另外，半导体图案42、48除了薄膜晶体管通道部C之外与数据布线62、64、65、66、68及欧姆接触层图案55、56、58具有相同形态。具体而言，存储电容器半导体图案48和存储电容器导电体图案64及存储电容器接触层图案58具有相同形态，但薄膜晶体管的半导体图案42与数据布线及接触层图案剩余部分稍微不同。即，在薄膜晶体管通道部C数据线部62、68、65，特别是源极65和漏极66相互分离，数据线部中间层55和漏极接触层图案55相互分离，但薄膜晶体管半导体图案42在这里并没有中断而连续产生薄膜晶体管的通道。
在数据布线62、64、65、66、68上形成由用上述方式淀积的a-SiCOH层(低介电绝缘层)组成的保护层70。因此，虽然厚度薄也不会发生寄生电容的问题。而且与其它层的接触性及步进覆盖性良好。而且，是无机绝缘层，所以耐热性比有机绝缘层优秀。此时上述低介电绝缘层介电常数在2-3之间。
保护层70具有露出漏极66、数据衬垫68、及存储电容器导电体图案64的接触孔76、78、72，而且与栅极绝缘层30一起具有露出栅极图案24的接触孔74。
在保护层70上形成从薄膜晶体管接收像素信号且与上部基片的电极一起产生电场的像素电极82。像素电极82由ITO或IZO类透明导电物质组成，并且通过接触孔76与漏极66物理-电连接、接收像素信号。像素电极82与相邻的栅极线22及数据线62重叠提高开口率，但也可以不重叠。而且像素电极82通过接触孔72也可以与存储电容器导电体图案64连接，向导电体图案64传送像素信号。另外，栅极衬垫24及数据衬垫68上通过接触孔74、78形成分别与它们连接的辅助栅极衬垫86及辅助数据衬垫88，它们起到增加衬垫24、68和外部电路装置的接触性并保护衬垫的作用，但并非必需，使用与否具有选择性。
参照图13至图15和图16a至图23c，详细说明用4枚掩模制造具有图13至图15结构的用于液晶显示器的薄膜晶体管基片。
首先，如图16a至16c所示，如同第十实施例汽相淀积物理化学特性良好的Cr或Mo合金等叠层(堆垛)第一栅极布线层221、241、261、181，汽相淀积低电阻Al或Ag合金等叠层(堆垛)第二栅极布线层222、242、262、282，然后，光学蚀刻形成包括栅极线22、栅极衬垫24、栅极26的栅极布线和存储电极线28。
然后，如图17a及17b所示，用化学汽相淀积法分别以
Figure C03808847D00422
Figure C03808847D00423
厚度连续汽相淀积栅极绝缘层30、半导体层40、中间层50，接着，用溅射等方法汽相淀积由Cr或Mo合金等组成的第一导电层601和由Al或Ag合金等组成的第二导电层602组成导电层60之后，在其上以1-2μm厚度涂布感光层110。
然后，通过掩模向感光层110照射光之后并显像，如同图18b及18c形成感光层图案112、114。这时，使感光层图案112、114中位于薄膜晶体管的通道部C，即位于源极65和漏极66之间的第一部分114比数据布线部A，即比位于将要形成数据布线62、64、65、66、68的第二部分112厚度薄，去除其它部分B的所有感光层。使残留在通道部C的感光层114的厚度和残留在数据布线A的感光层112的厚度比根据蚀刻工序的工艺条件(以下进行描述)不同，优选地，使第一部分114的厚度在第二部分112厚度的1/2以下，例如，
Figure C03808847D00424
以下。
根据位置使感光层具有不同厚度的方法有多种，为了调节A区域的光透射比主要形成狭缝或直角形图案或使用半透明层。
优选地，位于狭缝图案的线幅宽或图案之间的间距，即狭缝的宽度比曝光时使用的曝光机的分解力(分辨率)小。当利用半透明层时，制造掩模时为了调节透射比，可以利用具有不同透射比的薄膜或厚度不同的薄膜。
通过这种掩模向感光层照射光，在直接暴露在光下的部分则完全分解聚合物。在狭缝或形成半透明的部分因光照射量少，故聚合物处在不完全分解的状态。在被遮光层遮挡的部分聚合物几乎不分解。接着，对感光层显像，只剩下聚合物未分解的部分。光照射少的中央部分剩下比完全未照射光的部分厚度薄的感光层。这时，若延长曝光时间，所有分子将会分解，所以应防止出现这种现象。
这种薄厚度的感光层114利用可以回流物质组成的感光层，并且用完全透射光部分和不完全透射光部分组成的一般掩模曝光后显像并回流，使感光层一部分流下形成感光层不残留部分。
接着，蚀刻感光层图案114及其下部层，即蚀刻导电体层60、中间层50及半导体层40。这时，在数据布线部A原本不动地残留数据布线及其下部的层，在通道部C应只剩下半导体层，在剩余部分B完全除去上述三个层60、50、40，以露出栅极绝缘层30。
如图19a及图19b所示，除去其它部分B露出的导电体层60，露出其下部的中间层50。在该过程中均可以使用干蚀刻或湿蚀刻方法，优选地，应在导电体层60被蚀刻，感光层图案112、114几乎不被蚀刻的条件下进行。然而，在干蚀刻时，很难找到只蚀刻导电体层60而不蚀刻感光层图案112、114的条件，所以可以在感光层图案112、114也一同蚀刻的条件下进行。此时，比湿蚀刻时更要加厚第一部分114的厚度，以防止在该过程中除去第一部分露出下部导电体层60。
因此，如图19a及图19b所示，只剩下通道部C及数据布线部B的导电体层，即源极/漏极导电体图案67和存储电容器导电体图案68，其它部分B的导电体层60全部被除去，露出其下部的中间层50。这时，剩下的导电体图案67、64除了源极及漏极65、66未分离而连接之外与数据布线62、64、65、66、68形态相同。而且，使用干蚀刻时，感光层图案112、114的厚度也有一定程度的蚀刻。
接着，如图20a及20b所示，用干蚀刻方法同时除去其它部分B露出的中间层50及其下部的半导体层40与感光层第一部分114。优选地，应在同时蚀刻感光层图案112、114和中间层50及半导体层40(半导体层和中间层几乎没有蚀刻选择性)、不蚀刻栅极绝缘层30的条件下进行。特别是应在感光层图案112、114和半导体层40的蚀刻比几乎相同的条件下进行蚀刻。例如，使用SF6和HCl混合气体或SF6和O2的混合气体，可以几乎相同的厚度蚀刻两个层。对感光层图案112、114和半导体层40的蚀刻比相同时，第一部分厚度应等于半导体层40和中间层50厚度之和或比其厚度小。
因此，如图20a及20b所示，除去通道部C的第一部分114露出源极/漏极导电体图案67，除去其它部分B的中间层50及半导体层40，露出其下部的栅极绝缘层30。另外，数据布线A的第二部分112也被蚀刻，其厚度变薄。在该工序中完成半导体图案42、48。附图标号57和58分别表示源极/漏极导电体图案67下部的中间层图案和存储电容器导电体图案64下部的中间层图案。
接着，通过抛光除去残留在通道部C的源极/漏极电体图案67表面的感光层残渣。
然后，如图21a及21b所示，蚀刻除去通道部C的源极/漏极导电体图案67及其下部的源极/漏极中间层图案57。对源极/漏极导电体图案67和中间层图案57均可以只用干蚀刻来进行，或源极/漏极导电体图案67用湿蚀刻、对中间层图案57可以用干蚀刻进行。属于前者时，优选地，源极/漏极图案67和中间层图案57在蚀刻比大的条件下进行蚀刻，这是因为，若蚀刻选择比不大就很难找到蚀刻终点，所以不容易控制残留在通道部C的半导体图案42的厚度。当属于交替进行湿蚀刻和干蚀刻的后者时，湿蚀刻的源极/漏极导电体图案67侧面被蚀刻，但干蚀刻的中间层图案57几乎不被蚀刻，所以呈现出阶梯状。蚀刻中间层图案57及半导体图案42时可使用的蚀刻气体为CF4和HCl混合气体或CF4和O2的混合气体，若用CF4和O2，可以均匀厚度剩下半导体图案42。这时，如图15b所示，半导体图案42的一部分被除去，其厚度可能变薄，感光层图案的第二部分112厚度也有一定程度的蚀刻。这时应在绝缘层30不被蚀刻的条件下进行蚀刻，优选地，感光层图案应足够厚，以防止蚀刻第二部分112，露出其下部数据布线62、64、65、66、68。
因此，分离源极65和漏极66的同时完成数据布线62、64、65、66、68和其下部的接触层图案55、56、58。
最后，除去残留在数据布线A的感光层第二部分112。然而，除去第二部分的工序可以在除去通道部C的源极/漏极导电体图案67之后和除去其下面中间层图案57之前进行。
如上所述，可以交替进行湿蚀刻和干蚀刻或可以只进行干蚀刻。属于后者时，因为只用一种蚀刻，所以工序比较简单，但很难找到合适的蚀刻条件。相反，属于前者时，容易找到蚀刻条件，但比后者工序复杂。
接着，如图22a及图22b所示，用CVD方法或PECVD方法制造a-SiCOH(低介电绝缘层)层形成保护层70。这时，形成上述保护层的工序是将上述气体状态的化学式1至3的化合物中至少一个作为主源使用，上述氧化剂和Ar或He等气体一起添加混合SiH4的反应气体混合物，通过CVD或PECVD方法淀积的工序。这时，优选地，作为上述主源使用SiH(CH3)3、SiO2(CH3)4、(SiH)4O4(CH3)4、Si(C2H5O)4中至少一个，氧化剂使用N2O或O2。此时，上述低介电绝缘层的介电常数在2-3之间。
接着，如图23a至图23c所示，保护层70与栅极绝缘层30一起光学蚀刻形成分别露出漏极66、栅极衬垫24、数据衬垫68及存储电容器导电体图案64的接触孔。这时露出衬垫24、68的接触孔74、78的面积不超过2mm×60μm，优选在0.5mm×15μm以上。
最后，如图8至图10所示，汽相淀积厚度为的ITO层或IZO层，光学蚀刻形成与漏极66及存储电容器导电体图案64连接的像素电极82、与栅极衬垫24连接的辅助栅极衬垫86及与数据衬垫68连接的辅助数据衬垫88。
这时，用IZO形成像素电极82、辅助栅极衬垫86、及辅助数据衬垫88时，作为蚀刻液可以使用铬蚀刻液，因此在形成它们的光学蚀刻过程中，可以防止通过接触孔露出的数据布线或栅极布线金属的腐蚀。这种蚀刻液有(HNO3/(NH4)2Ce(NO3)6/H2O)等。而且，为了接触部的接触电阻变得最小，优选地，在室温至200℃的范围内叠层(堆垛)IZO。形成IZO薄膜使用的目标优选包括In2O3及ZnO，优选地，ZnO的含量在15-20wt％范围内。
另外，优选地，在堆垛(stacking)ITO或IZO之前的预热工序中使用的气体为氮，这是为了防止在通过接触孔72、74、76、78露出的金属层24、64、66、68上形成金属氧化层。
在本发明的第十一实施例中，不仅显示了第十实施例的效果，而且用一个掩模形成数据布线62、64、65、66、68和其下部的接触层图案55、56、58及半导体图案42、48，在该过程中分离源极65和漏极66，以可以简化制造工序。
根据本发明的低介电绝缘层也适合在滤色器上形成薄膜晶体管阵列的AOC(滤色器上的阵列)结构中作为分离滤色器和薄膜晶体管的缓冲层使用。
图24是根据本发明第十二实施例的薄膜晶体管基片布局图，图25是沿着图24的XIX-XIX’线的薄膜晶体管基片截面图。在图25中也图示了薄膜晶体管基片的下部基片和与它面对的上部基片。
首先在下部基片，绝缘基片100上部形成包括由铜、铜合金、银、银合金、铝及铝合金等物质中某一个组成的下层201和由铬、钼、钼合金、氮化铬及氮化钼等物质中某一个组成的上部层202的数据布线。
数据布线120、121、124包括纵向延伸的数据线120、连接在数据线120末端接收来自外部的信号并向数据线120传送的数据衬垫124及用数据线120的分支遮挡从基片100下部入射到将在以后形成的薄膜晶体管的半导体层170光的光遮挡部121。在这里，光遮挡部121还具有遮挡泄露光的黑阵的功能，它也可以与数据线120分离，以断开的布线形成。
数据布线120、121、124形成双层，但也可以由铜或铜合金、铝或铝合金、钼或钼-钨合金、铬、钽等导电物质组成的单一层形成。
在这里，考虑到将要形成的像素布线410、411、412及辅助衬垫413、414为ITO(氧化铟锡)，数据布线120、121、124下层201由电阻小的物质-铝、铝合金、银、银合金、铜及铜合金等形成，上部层202由其它物质特别例举了与ITO接触性良好的物质-铬形成。具体实例为，下层201由Al-Nd形成，上部层202可以由CrNx形成。
像素布线410、411、412及辅助衬垫413、414为IZO时，优选地，数据布线120、121、124由铝或铝合金的单一层制成，且铜与IZO及ITO的接触性良好，所以也可以由铜的单一层形成。
在下部绝缘层100上分别形成边缘部分与数据布线120、121的边缘部分重叠的红、绿、蓝的滤色器131、132、133。在这里，滤色器131、132、133可以全部覆盖数据线120。
数据布线120、121、124及滤色器131、132、133上形成由a-SiCOH层组成的缓冲层140。在这里，缓冲层140防止滤色器131、132、133的除气作用，还防止滤色器本身在后续工序当中由热及等离子能量引起的损伤。而且，缓冲层140分离最下部的数据布线120、121、124和薄膜晶体管阵列，所以为了减少它们之间的寄生电容，应介电常数越低厚度越厚为好。考虑这一点，上述a-SiCOH层(低介电CVD层)最适合用于缓冲层140。即，上述缓冲层的介电常数在较低的2-3之间，且汽相淀积速度很快，比BCB(二苯并环丁烯bisbenzocyclobutene)或PFCB(全氟环丁烯perfluorocyclobutene)等有机绝缘物质价格低廉。而且，上述低介电绝缘薄膜在室温至400℃的宽温度范围内具有优秀的绝缘特性。
在缓冲层140上形成双层结构的栅极布线，它包括铜、铜合金、银、银合金、铝及铝合金等物质中某一个组成的下层501和铬、钼、钼合金、氮化铬、氮化钼等物质中的某一个组成的上部层502。
栅极布线包括横向延伸与数据线120交叉限定像素的栅极线150、连接在栅极线150末端接收来自外部的扫描信号并向栅极线150传送的栅极衬垫152及栅极线150一部分的薄膜晶体管的栅极151。
栅极线150与后述的像素电极410重叠，形成提高电荷保存能力的存储电容器。当后述的像素电极410和栅极线150重叠发生的存储电容不充分时，也可以形成存储电容的共同电极。
这样，栅极布线形成双层时优选地，一层由低电阻物质形成，另一层由与其它物质接触性良好的物质形成，例如，Al(或Al合金)/Cr的双层或Cu/Cr的双层。
栅极布线150、151、152可以由低电阻的铜或铝或铝合金等单一层形成。
在栅极布线150、151、152及缓冲层140上形成栅极绝缘层160。这时，低温汽相淀积栅极绝缘层160可以由有机绝缘层、低温非晶硅氧化物层、低温氮化硅层等形成。根据本发明的薄膜晶体管结构中，因滤色器形成在下部基片，所以栅极绝缘层没有使用高温下汽相淀积的普通绝缘层，而使用了在低温例如250℃以下低温条件下汽相淀积的低温淀积绝缘层。
此外，在栅极151的栅极绝缘层160上形成岛状的双层结构的半导体层171。在双层结构的半导体层171中，下层半导体层701由带隙大的非晶硅组成，上部层半导体层702比起下层半导体层701由带隙小的普通非晶硅组成。例如，以下层半导体层701的带隙为1.9-2.1eV、上部层半导体层702的带隙为1.7-1.8eV形成。在这里，下层半导体层701以
Figure C03808847D00491
厚度形成，上部层半导体层702以
Figure C03808847D00492
厚度形成。
在带隙互不相同的上部层半导体层702和下层半导体层701之间形成相当与两层带隙的频带剩余偏差。当控制TFT以接通时，在位于两个半导体层701、702之间的频带剩余偏差区域形成通道。该频带剩余偏差区域基本上具有相同的原子结构，其缺陷少，可以认为它具有良好的TFT特性。
半导体层171也可以有单一层形成。
在半导体层171上，包含非晶硅的欧姆接触层182、183以分离状态形成，其中该非晶硅利用诸如磷这样的n型杂质、微晶硅、或金属硅化物以高浓度掺杂。
在欧姆接触层182、183上形成包括ITO组成的源极及漏极412、411及像素电极410的像素布线元件410、411、412。源极412通过栅极绝缘层160及缓冲层140上形成的接触孔161与数据线120连接。漏极411与像素电极410连接，从薄膜晶体管接收图像信号向像素电极410传送。像素布线元件410、411、412由ITO或IZO类透明导电物质组成。
而且，在像素布线元件410、411、412同一层上通过接触孔162、164形成分别与栅极衬垫152及数据衬垫124连接的辅助栅极衬垫413及辅助数据衬垫414。在这里，辅助栅极衬垫413与栅极衬垫152的上部层502-铬层直接接触，辅助数据衬垫414又与数据衬垫124的上部层202-铬层直接接触。这时优选地，当栅极衬垫152及数据衬垫124包含氮化铬层或氮化钼层时，辅助栅极衬垫413及辅助数据衬垫414与氮化铬层或氮化钼层接触。它们起增加衬垫152、124和外部电路装置之间的粘合性及保护衬垫的作用，但并非必需，适用与否具有选择性。像素电极410还与相邻的栅极线150及数据线120重叠，以增加开口率，但也可以不重叠。
欧姆接触层182、183具有降低ITO源极及漏极412、411和半导体层171之间的接触电阻功能，可以包括形成微晶硅层或钼、镍、铬等金属硅化物，可以残留硅化物金属层。
在源极及漏极412、411上形成保护薄膜晶体管的保护层190，在其上部形成光吸收良好的具有深颜色的感光性有色有机层430。这时，有色有机层430起到遮挡入射到薄膜晶体管半导体层171的光的作用，调节有色有机层430的高度，作为保持下部绝缘基片100和与其面对的上部绝缘基片200之间间距的间隔手段。在这里，保护层190和有机层430可以沿着栅极线150和数据线120形成，有机层430也可以具有遮挡栅极布线和数据布线周围露出光的作用。
这时，有机层430如同后述的根据本发明第十三实施例的薄膜晶体管基片，全部遮盖像素电极及与各金属层的缝隙时，在上部基片上无需再设计遮挡光的单独黑阵。
另外，在上部基片200上全面形成由ITO或IZO组成且与像素电极410一起形成电场的共同电极210。
参照图26a至33b和前面的图24及图25详细说明根据本发明实施例的薄膜晶体管基片的制造方法。
首先，如图26a和图26b所示，用溅射类方法依次汽相淀积具有像铝或铝合金或铜或铜合金等低电阻导电物质和像铬或钼或钛或氮化铬或氮化钼等与ITO接触性良好的导电物质，用掩模的光学蚀刻工序进行干蚀刻或湿蚀刻，由此在下部绝缘基片100上形成包括下层201和上部层202的双层结构组成的数据线120、数据衬垫124及光遮挡部121的数据布线120、121、124。
如上所述，考虑到以后形成的像素布线410、411、412及辅助衬垫413、414是ITO，形成了由铝或铝合金或铜或铜合金的下层201和铬或钼或钛的上部层组成的数据布线，但当像素布线410、411、412及辅助衬垫413、414为IZO时，也可以由铝或铝合金的单一层形成，由铜或铜合金的单一层形成可以简化制造工序。
接着，如图27a及图27b所示，依次涂布包括红、绿、蓝颜料的感光性物质，用掩模的光学蚀刻工序制作布线图案依次形成红、绿、蓝的滤色器131、132、133。这时，红、绿、蓝的滤色器131、132、133虽然用三张掩模形成，但为了减少成本，可以用一个掩模移动形成。而且，若利用激光转写方法或打印方法，不用掩模也可以形成，因此成本可以降到最低。这时，如图所示，优选地，红、绿、蓝滤色器131、132、133的边缘与数据线120重叠。
接着，图28a及图28b所示，用上述汽相淀积方法在绝缘基片100上制造a-SiCOH层(低介电绝缘层)形成缓冲层140。
接着，用溅射类方法连续汽相淀积像铬或钼或钛或氮化铬或氮化钼等物理化学性稳定的物质和像铝或铝合金或铜或铜合金等具有低电阻的导电物质，用掩模的光学蚀刻工序制作布线图案，在缓冲层140上形成包括栅极线150、栅极151及栅极衬垫152的栅极布线150、151、152。
这时，栅极布线元件150、151、152可以由单一层结构形成。
接着，如图29所示，在栅极布线元件150、151、152及有机绝缘层140上依次汽相淀积低温淀积栅极绝缘层160、第一非晶硅层701、第二非晶硅层702及掺杂的非晶硅层180。
低温汽相淀积的栅极绝缘层160可以使用250℃以下汽相淀积温度中汽相淀积的有机绝缘层、低温非晶硅氧化物层、低温非晶硅氮化物层形成。
第一非晶硅层701由带隙大的非晶硅层，如具有1.9-2.1eV带隙的非晶硅层形成，第二非晶硅层702由带隙比第一非晶硅层701低的、如具有1.7-1.8eV带隙的一般非晶硅层形成。这时，第一非晶硅层701向非晶硅层原料气体SiH4添加适量CH4、C2H2、或C2H6等，并通过CVD方法汽相淀积。例如，若在CVD装置中投入1:9的SiH4:CH4并进行汽相淀积工序，那么C含量大约有50％左右，可以汽相淀积具有2.0-2.3eV带隙的非晶硅层。这样，非晶硅层的带隙受工序条件的影响，根据碳化合物的添加量大约在1.7-2.5eV范围内可以容易调节带隙。
低温汽相淀积栅极绝缘层160、第一非晶硅层701及第二非晶硅层702、掺杂非晶硅层180在同一CVD装置中不破坏真空状态的情况下可以连续汽相淀积。
然后，如图30a及30b所示，用掩模光学蚀刻工序对第一非晶硅层701、第二非晶硅层702及掺杂非晶硅层180制作布线图案，形成岛状半导体层171及欧姆接触层181，同时在低温汽相淀积栅极绝缘层160和有机绝缘层140上形成分别露出数据线120、栅极衬垫152及数据衬垫124的接触孔161、162、164。
在除了栅极151上部的其它部分中全部除去第一、第二非晶硅层701、702及掺杂非晶硅层180。在栅极衬垫152的上部与第一、第二非晶硅层701、702及掺杂的非晶硅层180一起除去栅极绝缘层160。在数据线120及数据衬垫124上部与第一、第二非晶硅层701、702及掺杂的非晶硅层180及低温汽相淀积栅极绝缘层160一起除去有机绝缘层140。
为了用一枚掩模的光学蚀刻工序形成，将部分具有不同厚度的感光层图案作为蚀刻掩模使用。对此参照图31和图32进行说明。
首先，如图31所示，在掺杂的非晶硅层180上以1-2μm厚度涂布感光层后，通过用掩模的光学蚀刻工序向感光层照射光，显像形成感光层图案312、314。
这时，感光层图案312、314中位于栅极151上部的第一部分312比剩下的第二部分厚度厚，使数据线120、数据衬垫124及栅极衬垫152的部分之上不存在感光层。优选地，第二部分314的厚度在第一部分312厚度的1/2以下，例如，优选在以下。
这样，根据位置使感光层具有不同厚度的方法可以有多种，但在这里只说明用正性感光层的情况。
比曝光机的分解力(分辨率)小的图案，例如在B区域形成狭缝或直角形态的图案或形成半透明层，通过可以调节光照射量的掩模1000向感光层照射光，则根据被照射的光量或强度聚合物分解的程度就不同。这时，若在完全露在光下的C区域聚合物完全分解的时间中断曝光，比起完全露在光的部分，通过狭缝或半透明的B区域的光照射量少，因此B区域的感光层只分解一部分，剩余部分以未分解的状态剩下。若延长曝光时间，则会分解所有分子，所以应防止出现这种现象。
若显像这种感光层，分子未分解的第一部分312几乎原本不动地剩下，光照射少的第二部分314以比第一部分312剩下薄厚度的一部分，被光完全曝光的C区域的感光层几乎全被除去。
通过上述方法，制造根据位置厚度不同的感光层图案。
接着，如图32所示，把这种感光层图案312、314作为蚀刻掩模使用，对掺杂的非晶硅层180、第二非晶硅层702、第一非晶硅层701及低温汽相淀积栅极绝缘层160进行干蚀刻，完成露出栅极衬垫152的接触孔162，并露出C区域的缓冲层140。接着，将感光层图案312、314作为蚀刻掩模使用，干蚀刻C区域的缓冲层140，完成露出数据线120及数据衬垫124的接触孔161、164。
接着，完全除去感光层第二部分314。在这里，为了完全除去第二部分314的感光层残渣，可以附带进行利用氧气的抛光工序。
因此，除去感光层图案的第二部分314，露出掺杂的非晶硅层180，感光层图案第一部分312也变薄，其减少的厚度正好是感光层图案第二部分314的厚度。
然后，将剩下的感光层图案第一部分312作为蚀刻掩模使用，蚀刻除去掺杂的非晶硅层180及其下部的第一及第二非晶硅层701、702，在栅极151上部的低温汽相淀积栅极绝缘层160上形成岛状半导体层171和欧姆接触层181。
最后，除去剩余的感光层第一部分312。在这里，为了完全除去第一部分312的感光层残渣，可以附带进行利用氧气的抛光工序。
然后，如图33a及图33b所示，汽相淀积ITO层，用掩模蚀刻工序制作布线图案形成像素电极410、源极412、漏极411、辅助栅极衬垫413及辅助数据衬垫414。这时可以用IZO替代ITO。
接着，将源极412和漏极411作为蚀刻掩模使用，蚀刻它们之间的欧姆接触层181，形成分离为两部分182、183的欧姆接触层图案，并在源极412和漏极411之间露出半导体层171。
最后，如图34及图35所示，在下部绝缘基片100上部依次淀积包括氮化硅或氧化硅等绝缘物质和包含黑色颜料的感光性有机物质等的绝缘物质，用掩模光学蚀刻工序曝光显像形成有色有机层430，将它作为蚀刻掩模使用，蚀刻其下部的绝缘物质形成保护层190。这时，有色有机层430遮挡向薄膜晶体管入射的光，并可以位于栅极布线和数据布线上部，具有遮挡布线周围露出光的功能。而且，如同本发明的实施例，控制用作保持间隙的材料的有机层430的高度。
另外，在上部绝缘基片200上堆垛(叠层)ITO或IZO的透明物质以形成共同电极210。
在这种情况下，将有色有机层430设计成全部遮盖像素电极410及与每个金属层的缝隙时，在上部基片上就无需再设计遮挡光的单独黑阵。
当将栅极线150和像素电极410的间隔设计为一定间距时，需要遮挡像素电极410和栅极线150之间泄露光的部分。为此，将形成在滤色器131、132、133下部的数据线120的一部分向栅极线150方向突出延长，使之可以遮挡栅极线150和像素电极410之间的缝隙。在不能被数据线120覆盖的区域，特别是，在相邻的数据线120之间的区域，形成色有机层430以覆盖间隙。
虽然未在附图中示出，但是在与栅极布线150、151、152相同层形成黑阵的纵向部，它以形成栅极布线150、151、152的物质形成且在画面显示部的边缘周围遮挡泄露光。在数据布线120、121、124相同层形成黑阵的横向部，它以形成数据布线120、121、124的金属物质形成，在画面显示部的边缘周围遮挡泄露光。
就这样，以形成栅极布线150、151、152及数据布线120、121、124的物质形成在画面显示部边缘周围遮挡泄露光的黑阵横向部及纵向部，用数据布线120、121、124遮挡栅极线150和像素电极410之间泄露光的区域。并且用有色有机层430遮挡相邻的两个数据布线150之间的泄漏光时，数据布线、栅极布线及间距保持手段可以遮挡薄膜晶体管基片中光泄漏的全部区域，所以在上部基片无需形成单独黑阵。因此，不考虑上部基片和下部基片的整列误差也可以提高开口率。而且，数据线120和像素电极410之间形成栅极绝缘层160和低介电的缓冲层140，因此可以使它们之间发生的寄生电容变得最小，可以提高显示器的特性，同时它们之间无需设置间距，所以可以保持最大开口率。
因此，本发明的实施例中，为了在滤色器上稳定显示形成薄膜晶体管的薄膜晶体管基片，在低温工序条件下制造TFT。即，为了防止在高温工序引起的滤色器的损伤，栅极绝缘层用低温汽相淀积绝缘层形成，为了防止与低温淀积栅极绝缘层接触引起的通道部的性能下降，通道部不在低温淀积栅极绝缘层和半导体层的界面上形成，而在半导体层的一侧形成。
根据本发明的低介电CVD层在薄膜晶体管阵列上形成滤色器的COA(阵列上的滤色器)结构中，可以作为在滤色器和像素电极之间形成的保护层使用。对此，参照附图将详细说明。
首先，参照图34至图35详细说明根据本发明第十实施例的用于液晶显示器的薄膜晶体管基片结构。
图34是根据本发明第十三实施例的用于液晶显示器的薄膜晶体管基片布局图，儿图35是沿着图34的XXIX-XXIX’线的薄膜晶体管基片截面图。
首先，在绝缘基片10上形成由铝、铝合金、钼、钼-钨合金、铬、钽等金属导电体组成的栅极布线。栅极布线包括横向延伸的扫描信号线或栅极线22、连接在栅极线22末端、接收来自外部扫描信号向栅极线22传送的栅极衬垫24及栅极线22一部分的薄膜晶体管栅极26。栅极线22的突出部与后述的像素电极82连接的存储电容器导电体图案64重叠，以形成提高像素电荷保存能力的存储电容器。
栅极布线22、24、26可以由单一层组成，也可以由双层或三层组成。当组成两层以上时，优选地，一层由电阻小的物质组成，另外层由与其它物质接触性良好的物质组成，例如，Cr/Al(或Al合金)的双层或Al/Mo的双层。在本发明的实施例中栅极布线22、24、26由铬组成的下部层和由铝-钕组成的上部层形成。
栅极布线22、24、26及基片10上形成由氮化硅类组成的栅极绝缘层30，栅极24被栅极绝缘层30覆盖。
在栅极绝缘层30上形成由氢化非晶硅类组成的半导体图案40，在半导体图案40上形成掺杂诸如磷这样的n型杂质的非晶硅组成的欧姆接触层55、56。
在欧姆接触层55、56上分别形成由钼或钼-钨合金、Cr、Al或Al合金、钽(Ta)类导电物质组成的数据布线一部分的薄膜晶体管源极65和漏极66。数据布线包括横向形成且与源极65连接的数据线62、连接在数据线62的一末端并接收来自外部图像信号的数据衬垫68及与栅极线22突出部重叠的存储电容器导电体图案64。
数据布线62、64、65、66、68也如同栅极布线22、24、26，可以由单一层形成，也可以由双层或三层形成。当然，形成两层以上时，优选地，一层由电阻小的物质形成，另外层由与其它物质接触性良好的物质组成。
欧姆接触层55、56起到降低其下部半导体图案40和其上部数据布线62、64、65、66、68接触电阻的作用。
虽然未在图中示出，在数据布线62、64、65、66、68和未被数据布线遮挡的半导体图案40上部可以形成由氧化硅或氮化硅等绝缘物质组成的层间绝缘层。
在栅极绝缘层30上部像素区域以横向形成露出漏极65和存储电容器导电体图案64的具有开口部C1、C2的红、绿、蓝彩色滤色器R、G、B。在数据线62上部一致示出了红、绿、蓝彩色滤色器R、G、B边界，但在数据线62上部相互重叠以遮挡在像素区域泄漏的光，在形成栅极及数据衬垫24、68的衬垫部则未形成。
在红、绿、蓝的彩色滤色器81、82、83上部形成由上述方法淀积的a-SiCOH层(低介电绝缘层)组成的保护层70。这种保护层70具有与栅极绝缘层30一起露出栅极衬垫24、数据衬垫68、漏极66及存储电容器导电体图案64的接触孔74、78、76、72。这时，露出漏极66及存储电容器导电体图案64的接触孔76、72位于彩色滤色器R、G、B开口部C1、C2的内侧，如上所述，在彩色滤色器R、G、B下部附带层间绝缘层时，与层间绝缘层具有相同的图案。
在保护层70上形成从薄膜晶体管接收图像信号并与上板电极一起产生电场的像素电极82。像素电极82由ITO或IZO类透明导电物质组成，通过接触孔76与漏极66物理-电连接并接收图像信号。像素电极82与栅极线22及数据线62重叠提高开口率，但也可以不重叠。而且像素电极82通过接触孔72与存储电容器导电体图案64也连接并向导电体图案64传送图像信号。另外，在栅极衬垫24及数据衬垫68之上通过接触孔74、78形成分别与它们连接的辅助栅极衬垫84及辅助数据衬垫88，它们具有增加衬垫24、68和外部电路装置的粘合性和保护衬垫的作用，但并非必需，适用与否具有选择性。
那么，参照图36a至40b和前面的图34及图35详细说明根据本发明第十实施例的用于液晶显示器的薄膜晶体管阵列基片的制造方法。
如图36a至36b所示，用溅射类方法叠层(堆垛)金属类导电体层，用第一掩模光学蚀刻工序进行干蚀刻或湿蚀刻，在基片10上形成包括栅极线22、栅极衬垫24及栅极26的栅极布线。
然后，如图37a及图37b，利用化学汽相淀积方法分别以
Figure C03808847D00591
Figure C03808847D00593
厚度连续叠层(堆垛)栅极绝缘层30、氢化非晶硅类半导体和掺杂磷类n型杂质的非晶硅，用掩模光学蚀刻工序制作布线图案，对非晶硅层和掺杂的非晶硅层制作布线图案，形成半导体图案40和欧姆接触层50。
接着，如图38a及图38b所示，用溅射等方法以厚度淀积金属类导电体层，然后用掩模蚀刻工序制作布线图案，形成包括数据线62、源极65、漏极66、数据衬垫68及存储电容器导电体图案64的数据布线。接着，蚀刻未被源极65和漏极66遮挡的欧姆接触层50，露出源极65和漏极66之间的半导体层40，将欧姆接触层55、56分离为两部分。接着，堆垛(叠层)氮化硅或氧化硅形成层间绝缘层(未示出)。
然后，形成数据布线62、64、65、66、68和层间绝缘层(未示出)后，如图39a至39b所示，依次涂布包括红、绿、蓝颜料的感光性有机物质，通过光学工序依次形成红、绿、蓝彩色滤色器R、G、B。这时，在光学工序中形成红、绿、蓝彩色滤色器R、G、B时，也一同形成露出漏极66和存储电容器导电体图案64的开口部C1、C2。这是因为，以后在保护层70用漏极66和存储电容器导电体图案64形成接触孔时为了良好地形成侧面。
接着，如图40a及图40b所示，用基片的上述a-SiCOH层(低介电绝缘层)形成保护层70，用掩模的光学蚀刻工序与栅极绝缘层30一起制作布线图案形成接触孔72、74、76、78。这时，露出漏极66和存储电容器导电体图案64的接触孔76、74位于滤色器R、G、B的开口部内侧。就这样，在本发明中，在滤色器上预先形成开口部C1、C2后，对保护层70制作布线图案形成露出漏极66和存储电容器导电体图案64的接触孔76、74，因此可以良好地形成接触孔76、74的侧面。
最后，如图7至图9所示，以
Figure C03808847D00601
厚度汽相淀积ITO或IZO层，用掩模光学蚀刻工序蚀刻形成像素电极82、辅助栅极衬垫84及辅助数据衬垫88。
这种方法如上所述，可以用在5枚掩模的制造方法中，但也可以同样适用在用4枚掩模的用于液晶显示器的薄膜晶体管基片的制造方法上。对此，参照附图详细说明，但制造方法曾在第十一及第十三实施例中已说明，所以省略其说明。
首先，参照图41至图43详细说明根据本发明实施例的用于液晶显示器的薄膜晶体管阵列基片的结构。
图41是根据本发明第十四实施例的用于液晶显示器的薄膜晶体管基片布局图，图42及图43是沿着图41的XXXVI-XXXVI’线及XXXVII-XXXVII’线的薄膜晶体管基片截面图。如图41至图42所示，大部分结构与第11实施例的结构相同。
然而，如同第十三实施例，在薄膜晶体管阵列上部形成露出漏极66及存储电容器导电体图案68的具有开口部C1、C2的红、绿、蓝彩色滤色器R、G、B，在其上部用化学汽相淀积方法形成由a-SiCOH层(低介电绝缘层)组成的保护层70。
本发明除了已提示的实施例之外，可以多种方式适用。例如，为了减少重量及提高耐冲击性发明的塑料液晶显示器一样，需要低温工序条件的显示时可以适用本发明。而且，同样可以适用在利用外部光显示图像的用于反射型液晶显示器的薄膜晶体管基片上。
而且，栅极绝缘层考虑与非晶硅层组成的半导体层40的界面特性应保持致密的膜质。然而，膜质越紧密汽相淀积速度越慢，导致工序的延长。另外，从半导体40相邻的面约有
Figure C03808847D00611
左右厚度为致密层，就不影响薄膜晶体管的工作。因此，若在本发明的实施例中在栅极绝缘层下部形成汽相淀积速度快的本发明的低介电绝缘层，栅极绝缘层上部形成膜质致密的氮化硅层，那么可以不降低薄膜晶体管的功能的同时缩短工序时间。
如上所述，本发明中使用硅烷气体汽相淀积a-SiCOH层(低电容绝缘层)并形成保护层。由此保持绝缘层物理性质的同时可以大为改善汽相淀积速度。因此，解决了寄生电容的问题，可以获得高开口率结构，并且可以缩短工序时间。

Claims (85)

1.一种半导体装置，所述半导体装置包括：在绝缘基片上的第一绝缘层、第二绝缘层、缓冲层、栅极绝缘层、和保护层图案中至少一层，其中所述第一绝缘层、所述第二绝缘层、所述缓冲层、所述栅极绝缘层、和所述保护层图案中至少一层是通过加入硅烷气体SiH4到主源气体中用CVD或PECVD法进行汽相淀积的低介电绝缘层，其中所述低介电绝缘层是通过将包括主源气体、硅烷SiH4、和氧化剂的反应气体混合物提供给包括基片的汽相淀积室用CVD法或PECVD法汽相淀积的a-SiCOH薄膜。
2.根据权利要求1所述的半导体装置，其中所述a-SiCOH薄膜具有3.6以下的介电常数，并且在400-800nm的波长范围内具有95％以上的光透射比。
3.根据权利要求1所述的半导体装置，其中所述基片选自由液晶显示器、发光二极管显示器、和有机发光二极管显示器组成的组。
4.根据权利要求1所述的半导体装置，其中所述硅烷气体SiH4与主源气体的比率是1:0.5到1:1。
5.根据权利要求1所述的半导体装置，其中所述主源气体选自由以下化学式1、化学式2、和化学式3表示的有机硅组成的组中的一种或多种：
[化学式1]
SiHx(CH3)4-x
其中，x为整数，即0、1、2、或4；
[化学式2]
Si(OR1)xR2 4-x
其中，R1及R2独立地是被C1-5烷基或链烯基取代或未被取代的直链或支链的C1-10烷基或链烯基，而x为0-4的整数；
[化学式3]
环-(SiR1R2-O)n
R1及R2独立地是氢或被C1-5烷基或链烯基取代或未被取代的直链或支链的C1-10烷基或链烯基。
6.根据权利要求5所述的半导体装置，其中所述[化学式2]中R1及R2独立地是甲基、乙基、丙基、或乙烯基。
7.根据权利要求5所述的半导体装置，其中所述[化学式3]中R1及R2独立地是氢、甲基、乙基、丙基、或乙烯基。
8.根据权利要求1所述的半导体装置，其中所述氧化剂选自由
O2、N2O、NO、CO2、CO、臭氧、及其混合物组成的组。
9.根据权利要求1所述的半导体装置，其中所述低介电绝缘层在1-10,000 Torr的压力和25-300℃的温度下，通过以0.2-1.5mW/cm2的功率密度将反应气体混合物暴露给等离子体用PECVD法进行汽相淀积。
10.一种半导体装置，所述半导体装置包括绝缘基片、第一绝缘层、薄膜晶体管、第二绝缘层、及像素电极，其中所述第一绝缘层及所述第二绝缘层中至少一层是通过加入硅烷气体SiH4用CVD或PECVD法进行汽相淀积的低介电绝缘层，其中所述低介电绝缘层是通过将包括主源气体、硅烷SiH4、和氧化剂的反应气体混合物提供给包括基片的汽相淀积室用CVD法或PECVD法汽相淀积的a-SiCOH薄膜。
11.根据权利要求10所述的半导体装置，其中所述a-SiCOH薄膜的具有3.6以下的介电常数，并且在400-800nm的波长范围内具有95％以上的光透射比。
12.根据权利要求10所述的半导体装置，其中所述基片选自由液晶显示器、发光二极管显示器、和有机发光二极管显示器组成的组。
13.根据权利要求10所述的半导体装置，其中所述硅烷气体SiH4与所述主源气体的比率是1:0.5到1:1。
14.根据权利要求10所述的半导体装置，其中所述主源气体选自由以下化学式1、化学式2、和化学式3表示的有机硅组成的组中的一种或多种：
[化学式1]
SiHx(CH3)4-x
其中，x为整数，即0、1、2、或4；
[化学式2]
Si(OR1)xR2 4-x
其中，R1及R2独立地是被C1-5烷基或链烯基取代或未被取代的直链或支链的C1-10烷基或链烯基，而x为0-4的整数；
[化学式3]
环-(SiR1R2-O)n
R1及R2独立地是氢或被C1-5烷基或链烯基取代或未被取代的直链或支链的C1-10烷基或链烯基。
15.根据权利要求14所述的半导体装置，其中所述[化学式2]中R1及R2独立地是甲基、乙基、丙基、或乙烯基。
16.根据权利要求14所述的半导体装置，其中所述[化学式3]中R1及R2独立地是氢、甲基、乙基、丙基、或乙烯基。
17.根据权利要求10所述的半导体装置，其中所述氧化剂选自由O2、N2O、NO、CO2、CO、臭氧、及其混合物组成的组。
18.根据权利要求10所述的半导体装置，其中所述低介电绝缘层在1-10,000 Torr的压力和25-300℃的温度下，通过以0.2-1.5mW/cm2的功率密度将反应气体混合物暴露给等离子体用PECVD法进行汽相淀积。
19.一种半导体装置，所述半导体装置包括：绝缘基片、数据布线、滤色器、缓冲层、栅极布线、栅极绝缘层、半导体层、及像素布线，其中所述缓冲层和所述栅极绝缘层中至少一层是通过加入硅烷气体SiH4用CVD或PECVD法进行汽相淀积的低介电绝缘层，其中所述低介电绝缘层是通过将包括主源气体、硅烷SiH4、和氧化剂的反应气体混合物提供给包括基片的汽相淀积室用CVD法或PECVD法汽相淀积的a-SiCOH薄膜。
20.根据权利要求19所述的半导体装置，其中所述a-SiCOH薄膜具有3.6以下的介电常数，并且在400-800nm的波长范围内具有95％以上的光透射比。
21.根据权利要求19所述的半导体装置，其中所述基片选自由液晶显示器、发光二极管显示器、和有机发光二极管显示器组成的组。
22.根据权利要求19所述的半导体装置，其中所述硅烷气体SiH4与所述主源气体的比率是1:0.5到1:1。
23.根据权利要求19所述的半导体装置，其中所述主源气体选自由以下化学式1、化学式2、和化学式3表示的有机硅组成的组中的一种或多种：
[化学式1]
SiHx(CH3)4-x
其中，x为整数，即0、1、2、或4；
[化学式2]
Si(OR1)xR2 4-x
其中，R1及R2独立地是被C1-5烷基或链烯基取代或未被取代的直链或支链的C1-10烷基或链烯基，而x为0-4的整数；
[化学式3]
环-(SiR1R2-O)n
R1及R2独立地是氢或被C1-5烷基或链烯基取代或未被取代的直链或支链的C1-10烷基或链烯基。
24.根据权利要求23所述的半导体装置，其中所述[化学式2]中R1及R2独立地是甲基、乙基、丙基、或乙烯基。
25.根据权利要求23所述的半导体装置，其中所述[化学式3]中R1及R2独立地是氢、甲基、乙基、丙基、或乙烯基。
26.根据权利要求19所述的半导体装置，其中所述氧化剂选自由O2、N2O、NO、CO2、CO、臭氧、及其混合物组成的组。
27.根据权利要求19所述的半导体装置，其中所述低介电绝缘层在1-10,000 Torr的压力和25-300℃的温度下，通过以0.2-1.5mW/cm2的功率密度将反应气体混合物暴露给等离子体用PECVD法进行汽相淀积。
28.一种半导体装置，所述半导体装置包括：绝缘基片、栅极线、栅极布线、栅极绝缘层、半导体层图案、接触层图案、数据布线、保护层图案、及透明电极层图案，其中所述栅极绝缘层及所述保护层中至少一层是通过加入硅烷气体SiH4用CVD或PECVD法进行汽相淀积的低介电绝缘层，其中所述低介电绝缘层是通过将包括主源气体、硅烷SiH4、和氧化剂的反应混合物提供给包括基片的汽相淀积室用CVD法或PECVD法汽相淀积的a-SiCOH薄膜。
29.根据权利要求28所述的半导体装置，其中所述a-SiCOH薄膜的具有3.6以下的介电常数，并且在400-800nm的波长范围内具有95％以上的光透射比。
30.根据权利要求28所述的半导体装置，其中所述基片选自由液晶显示器、发光二极管显示器、和有机发光二极管显示器组成的组。
31.根据权利要求28所述的半导体装置，其中所述硅烷气体SiH4与所述主源气体的比率是1:0.5到1:1。
32.根据权利要求28所述的半导体装置，其中所述主源气体选自由以下化学式1、化学式2、和化学式3表示的有机硅组成的组中的一种或多种：
[化学式1]
SiHx(CH3)4-x
其中，x为整数，即0、1、2、或4；
[化学式2]
Si(OR1)xR2 4-x
其中，R1及R2独立地是被C1-5烷基或链烯基取代或未被取代的直链或支链的C1-10烷基或链烯基，而x为0-4的整数；
[化学式3]
环-(SiR1R2-O)n
R1及R2独立地是氢或被C1-5烷基或链烯基取代或未被取代的直链或支链的C1-10烷基或链烯基。
33.根据权利要求32所述的半导体装置，其中所述[化学式2]中R1及R2独立地是甲基、乙基、丙基、或乙烯基。
34.根据权利要求32所述的半导体装置，其中所述[化学式3]中R1及R2独立地是氢、甲基、乙基、丙基、或乙烯基。
35.根据权利要求28所述的半导体装置，其中所述氧化剂选自由O2、N2O、NO、CO2、CO、臭氧、及其混合物组成的组。
36.根据权利要求28所述的半导体装置，其中所述低介电绝缘层在1-10,000 Torr的压力和25-300℃的温度下，通过以0.2-1.5mW/cm2的功率密度将反应气体混合物暴露给等离子体用PECVD法进行汽相淀积。
37.一种薄膜晶体管基片，所述薄膜晶体管基片包括：
绝缘基片；
第一信号线，形成在所述绝缘基片上；
第一绝缘层，形成在所述第一信号线上；
第二信号线，形成在所述第一绝缘层上且与所述第一信号线交叉；
薄膜晶体管，与所述第一信号线及所述第二信号线连接；
第二绝缘层，是低介电绝缘层，所述第二绝缘层形成在所述薄膜晶体管上且具有用于露出所述薄膜晶体管的规定电极的第一接触孔；以及
第一像素电极，形成在所述第二绝缘层上且通过所述第一接触孔与所述薄膜晶体管的规定电极连接，
其中所述低介电绝缘层是通过在所述薄膜晶体管上加入包括主源气体、硅烷SiH4、和氧化剂的反应气体混合物用CVD法或PECVD法汽相淀积的a-SiCOH薄膜。
38.根据权利要求37所述的薄膜晶体管基片，其中所述硅烷气体SiH4与所述主源气体的比率是1:0.5到1:1。
39.根据权利要求37所述的薄膜晶体管基片，其中所述主源气体选自由以下化学式1、化学式2、和化学式3表示的有机硅组成的组中的一种或多种：
[化学式1]
SiHx(CH3)4-x
其中，x为整数，即0、1、2、或4；
[化学式2]
Si(OR1)xR2 4-x
其中，R1及R2独立地是被C1-5烷基或链烯基取代或未被取代的直链或支链的C1-10烷基或链烯基，而x为0-4的整数；
[化学式3]
环-(SiR1R2-O)n
R1及R2独立地是氢或被C1-5烷基或链烯基取代或未被取代的直链或支链的C1-10烷基或链烯基。
40.根据权利要求39所述的薄膜晶体管基片，其中所述[化学式2]中R1及R2独立地是甲基、乙基、丙基、或乙烯基。
41.根据权利要求39所述的薄膜晶体管基片，其中所述[化学式3]中R1及R2独立地是氢、甲基、乙基、丙基、或乙烯基。
42.根据权利要求37所述的薄膜晶体管基片，其中所述氧化剂选自由O2、N2O、NO、CO2、CO、臭氧、及其混合物组成的组。
43.根据权利要求37所述的薄膜晶体管基片，其中所述低介电绝缘层在1-10,000 Torr的压力和25-300℃的温度下，通过以0.2-1.5mW/cm2的功率密度将反应气体混合物暴露给等离子体用PECVD法进行汽相淀积。
44.根据权利要求37所述的薄膜晶体管基片，其中所述低介电绝缘层具有2-3的介电常数。
45.根据权利要求37所述的薄膜晶体管基片，其中所述第一绝缘层包括由低介电绝缘层组成的下部层以及由氮化硅组成的上部层。
46.根据权利要求37所述的薄膜晶体管基片，其中所述像素电极由反射光的不透明导电物质或透明导电物质组成。
47.根据权利要求37所述的薄膜晶体管基片，其中所述第二绝缘层在其表面上具有不均匀的图案。
48.一种薄膜晶体管基片，所述薄膜晶体管基片包括：
数据布线，包括形成在绝缘基片上的数据线；
红、绿、和蓝滤色器，形成在所述绝缘基片上；
缓冲层，是低介电绝缘层，所述缓冲层形成在所述数据布线和所述滤色器上，且具有用于露出所述数据布线的规定部分的第一接触孔；
栅极布线，在所述缓冲层上形成且包括与所述数据线交叉以限定像素的栅极线、及与所述栅极线连接的栅极；
栅极绝缘层，形成在所述栅极布线上且具有用于至少露出所述第一接触孔一部分的第二接触孔；
半导体层，形成在所述栅极绝缘层的区域上，所述栅极绝缘层形成在所述栅极上；以及
像素布线，包括通过所述第一接触孔及所述第二接触孔与所述数据线连接且至少一部分与所述半导体层连接的源极、在所述半导体层上与所述源极相对形成的漏极、及与所述漏极连接的像素电极，
其中所述缓冲层是通过在所述滤色器上加入包括主源气体、硅烷SiH4、和氧化剂的反应气体混合物用CVD法或PECVD法汽相淀积的a-SiCOH薄膜。
49.根据权利要求48所述的薄膜晶体管基片，其中所述硅烷气体SiH4与主源气体的比率是1:0.5到1:1。
50.根据权利要求48所述的薄膜晶体管基片，其中所述主源气体选自由以下化学式1、化学式2、和化学式3表示的有机硅组成的组中的一种或多种：
[化学式1]
SiHx(CH3)4-x
其中，x为整数，即0、1、2、或4；
[化学式2]
Si(OR1)xR2 4-x
其中，R1及R2独立地是被C1-5烷基或链烯基取代或未被取代的直链或支链的C1-10烷基或链烯基，而x为0-4的整数；
[化学式3]
环-(SiR1R2-O)n
R1及R2独立地是氢或被C1-5烷基或烯基取代或未被取代的直链或支链的C1-10烷基或烯基。
51.根据权利要求50所述的薄膜晶体管基片，其中所述[化学式2]中R1及R2独立地是甲基、乙基、丙基、或乙烯基。
52.根据权利要求50所述的薄膜晶体管基片，其中所述[化学式3]中R1及R2独立地是氢、甲基、乙基、丙基、或乙烯基。
53.根据权利要求48所述的薄膜晶体管基片，其中所述氧化剂选自由O2、N2O、NO、CO2、CO、臭氧、及其混合物组成的组。
54.根据权利要求48所述的薄膜晶体管基片，其中所述低介电绝缘层在1-10,000 Torr的压力和25-300℃的温度下，通过以0.2-1.5mW/cm2的功率密度将反应气体混合物暴露给等离子体用PECVD法进行汽相淀积。
55.根据权利要求48所述的薄膜晶体管基片，其中所述缓冲层具有2-3的介电常数。
56.根据权利要求48所述的薄膜晶体管基片，其中所述半导体图案由第一非晶硅层和具有比所述第一非晶硅层带隙小的第二非晶硅层的双层结构形成。
57.根据权利要求48所述的薄膜晶体管基片，进一步包括光遮挡部，在与所述数据线相同的层上形成，并由与所述数据线相同的物质形成，且位于对应所述半导体层图案的区域。
58.根据权利要求48所述的薄膜晶体管基片，其中所述光遮挡部向所述栅极线方向延伸。
59.一种用于液晶显示器的薄膜晶体管基片，其包括：
绝缘基片；
栅极布线，形成在所述基片上且包括栅极线、栅极、及栅极衬垫；
栅极绝缘层，形成在所述栅极布线上且具有用于至少露出所述栅极衬垫的接触孔；
半导体层图案，形成在所述栅极绝缘层上；
接触层图案，形成在所述半导体层图案上；
数据布线，形成在所述接触层图案上，所述数据布线具有与所述接触层图案基本相同的形态且包括源极、漏极、数据线、和数据衬垫；
保护层图案，形成在所述数据布线上，所述保护层具有用于露出所述栅极衬垫、所述数据衬垫、及所述漏极的接触孔，且由低介电绝缘层组成；以及
透明电极层图案，与露出的所述栅极衬垫、所述数据衬垫、及所述漏极电连接，
其中所述低介电绝缘层是通过在所述数据布线上加入包括主源气体、硅烷SiH4、和氧化剂的反应气体混合物用CVD法或PECVD法汽相淀积的a-SiCOH薄膜。
60.根据权利要求59所述的薄膜晶体管基片，其中所述硅烷气体SiH4与主源气体的比率是1:0.5到1:1。
61.根据权利要求59所述的薄膜晶体管基片，其中所述主源气体选自由以下化学式1、化学式2、和化学式3表示的有机硅组成的组中的一种或多种：
[化学式1]
SiHx(CH3)4-x
其中，x为整数，即0、1、2、或4；
[化学式2]
Si(OR1)xR2 4-x
其中，R1及R2独立地是被C1-5烷基或链烯基取代或未
被取代的直链或支链的C1-10烷基或链烯基，而x为0-4的整
数；
[化学式3]
环-(SiR1R2-O)n
R1及R2独立地是氢或被C1-5烷基或链烯基取代或未被取代的直链或支链的C1-10烷基或链烯基。
62.根据权利要求61所述的薄膜晶体管基片，其中所述[化学式2]中R1及R2独立地是甲基、乙基、丙基、或乙烯基。
63.根据权利要求61所述的薄膜晶体管基片，其中所述[化学式3]中R1及R2独立地是氢、甲基、乙基、丙基、或乙烯基。
64.根据权利要求59所述的薄膜晶体管基片，其中所述氧化剂选自由O2、N2O、NO、CO2、CO、臭氧、及其混合物组成的组。
65.根据权利要求59所述的薄膜晶体管基片，其中所述低介电绝缘层在1-10,000 Torr的压力和25-300℃的温度下，通过以0.2-1.5mW/cm2的功率密度将反应气体混合物暴露给等离子体用PECVD法进行汽相淀积。
66.根据权利要求59所述的薄膜晶体管基片，其中所述低介电绝缘层具有2-3的介电常数。
67.根据权利要求59所述的薄膜晶体管基片，进一步包括：
存储电容线，在与所述绝缘基片的所述栅极布线相同的层上形成；
存储电容器半导体图案，与所述存储电容线重叠，并在与所述半导体图案的相同的层上形成；
存储电容器接触层图案，形成在所述存储电容器半导体图案上，并与所述存储电容器半导体图案具有相同的区域和形态；以及
存储电容器导电体图案，形成在所述存储电容器接触层图案上，并与所述存储电容器半导体图案具有相同的区域和形态，
其中，所述存储电容器半导体图案与所述透明电极图案的一部分连接。
68.一种用于制造薄膜晶体管基片的方法，包括以下工序：
在绝缘基片上形成包括栅极线、与所述栅极线连接的栅极、及与所述栅极线连接的栅极衬垫的栅极布线；
形成栅极绝缘层；
形成半导体层；
堆垛并对导电物质制作布线图案以形成数据布线，所述数据布线包括与所述栅极线交叉的数据线、与所述数据线连接的数据衬垫、与所述数据线连接且邻接所述栅极的源极、及位于在所述栅极周围的所述源极的相对侧的漏极；
堆垛低介电绝缘层以形成保护层；
对所述保护层和所述栅极绝缘层一起制作布线图案，以形成分别露出所述栅极衬垫、所述数据衬垫、及所述漏极的接触孔；以及
通过接触孔堆垛并对透明导电层制作布线图案以形成分别与所述栅极衬垫、所述数据衬垫、及所述漏极连接的辅助栅极衬垫、辅助数据衬垫、及像素电极，
其中通过在所述数据布线上加入包括主源气体、硅烷SiH4、和氧化剂的反应气体混合物以用CVD法或PECVD法汽相淀积a-SiCOH薄膜进行形成保护层的工序。
69.根据权利要求68所述的用于制造薄膜晶体管基片的方法，其中所述硅烷气体SiH4与主源气体的比率是1:0.5到1:1。
70.根据权利要求68所述的用于制造薄膜晶体管基片的方法，其中所述主源气体选自由以下化学式1、化学式2、和化学式3表示的有机硅组成的组中的一种或多种：
[化学式1]
SiHx(CH3)4-x
其中，x为整数，即0、1、2、或4；
[化学式2]
Si(OR1)xR2 4-x
其中，R1及R2独立地是被C1-5烷基或链烯基取代或未被取代的直链或支链的C1-10烷基或链烯基，而x为0-4的整数；
[化学式3]
环-(SiR1R2-O)n
R1及R2独立地是氢或被C1-5烷基或链烯基取代或未被取代的直链或支链的C1-10烷基或链烯基。
71.根据权利要求70所述的用于制造薄膜晶体管基片的方法，其中所述[化学式2]中R1及R2独立地是甲基、乙基、丙基、或乙烯基。
72.根据权利要求70所述的用于制造薄膜晶体管基片的方法，其中所述[化学式3]中R1及R2独立地是氢、甲基、乙基、丙基、或乙烯基。
73.根据权利要求68所述的用于制造薄膜晶体管基片的方法，其中所述氧化剂选自由O2、N2O、NO、CO2、CO、臭氧、及其混合物组成的组。
74.根据权利要求68所述的用于制造薄膜晶体管基片的方法，其中所述低介电绝缘层具有2-3的介电常数。
75.根据权利要求68所述的用于制造薄膜晶体管基片的方法，其中所述数据布线及所述半导体层用具有第一部分、比所述第一部分厚度厚的第二部分、及比所述第一部分厚度薄的第三部分的感光层图案一起进行光学蚀刻工序。
76.根据权利要求68所述的用于制造薄膜晶体管基片的方法，其中在所述光学蚀刻工序中，使所述第一部分位于所述源极和所述漏极之间，而使所述第二部分位于所述数据布线上。
77.根据权利要求68所述的用于制造薄膜晶体管基片的方法，其中所述形成栅极绝缘层的工序由汽相淀积低介电绝缘层的第一工序及汽相淀积氮化硅层的第二工序组成，所述第一工序和所述第二工序在保持真空状态下进行。
78.一种用于制造薄膜晶体管基片的方法，包括以下工序：
第一工序，在绝缘基片上形成包含数据线的数据布线；
第二工序，在所述基片上形成红、绿、和蓝滤色器；
第三工序，用低介电绝缘层形成覆盖所述数据布线及所述滤色器的缓冲层；
第四工序，在所述绝缘层上形成包含栅极线及栅极的栅极布线；
第五工序，形成覆盖所述栅极布线的栅极绝缘层；
第六工序，在所述栅极绝缘层上形成欧姆接触层和半导体层图案的同时在所述栅极绝缘层和所述缓冲层形成露出所述数据线一部分的第一接触孔；
第七工序，形成彼此分离且在同一层上形成的源极及漏极，并且在所述欧姆接触层图案上形成包括与所述漏极连接的像素电极的像素布线；以及
第八工序，除去位于所述源极和所述漏极之间所述欧姆接触层图案的露出部分以将所述欧姆接触层图案分成两部分，
其中通过在所述滤色器上加入包括主源气体、硅烷SiH4、和氧化剂的反应气体混合物以用CVD法或PECVD法汽相淀积a-SiCOH薄膜进行形成所述缓冲层的工序。
79.根据权利要求78所述的用于制造薄膜晶体管基片的方法，其中所述硅烷气体SiH4与主源气体的比率是1:0.5到1:1。
80.根据权利要求78所述的用于制造薄膜晶体管基片的方法，其中所述主源气体选自由以下化学式1、化学式2、和化学式3表示的有机硅组成的组中的一种或多种：
[化学式1]
SiHx(CH3)4-x
其中，x为整数，即0、1、2、或4；
[化学式2]
Si(OR1)xR2 4-x
其中，R1及R2独立地是被C1-5烷基或链烯基取代或未被取代的直链或支链的C1-10烷基或链烯基，而x为0-4的整数；
[化学式3]
环-(SiR1R2-O)n
R1及R2独立地是氢或被C1-5烷基或链烯基取代或未被取代的直链或支链的C1-10烷基或链烯基。
81.根据权利要求80所述的用于制造薄膜晶体管基片的方法，其中所述[化学式2]中R1及R2独立地是甲基、乙基、丙基、或乙烯基。
82.根据权利要求80所述的用于制造薄膜晶体管基片的方法，其中所述[化学式3]中R1及R2独立地是氢、甲基、乙基、丙基、或乙烯基。
83.根据权利要求78所述的用于制造薄膜晶体管基片的方法，其中所述氧化剂选自由O2、N2O、NO、CO2、CO、臭氧、及其混合物组成的组。
84.根据权利要求78所述的用于制造薄膜晶体管基片的方法，其中所述低介电绝缘层具有2-3的介电常数。
85.根据权利要求78所述的用于制造薄膜晶体管基片的方法，其中所述第六工序包括以下工序：
在所述栅极绝缘层上依次汽相淀积非晶硅层和掺杂的非晶硅层；
形成由覆盖所述栅极上规定区域的第一部分、及覆盖除了将形成所述第一接触孔的区域的所述规定区域的第二部分组成，所述第二部分比所述第一部分薄；
将所述感光层的第一部分及第二部分作为掩模以蚀刻其下部的膜和层，即，所述掺杂的非晶硅层、所述非晶硅层、所述栅极绝缘层、及所述缓冲层，以形成所述第一接触孔；
除去所述感光层图案的第二部分；
将所述感光层图案的第一部分作为掩模以蚀刻其下部的膜和层，即，所述掺杂的非晶硅层和所述非晶硅层，以形成半导体层图案和欧姆接触层图案；以及
除去所述感光层图案的第一部分。
CNB038088479A 2002-05-17 2003-01-15 低介电绝缘层的汽相淀积方法、利用该低介电绝缘层的薄膜晶体管及其制造方法 Expired - Lifetime CN100480420C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020020027414 2002-05-17
KR1020020027414A KR100915231B1 (ko) 2002-05-17 2002-05-17 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법

Publications (2)

Publication Number Publication Date
CN1646726A CN1646726A (zh) 2005-07-27
CN100480420C true CN100480420C (zh) 2009-04-22

Family

ID=29417411

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038088479A Expired - Lifetime CN100480420C (zh) 2002-05-17 2003-01-15 低介电绝缘层的汽相淀积方法、利用该低介电绝缘层的薄膜晶体管及其制造方法

Country Status (6)

Country Link
US (3) US6933568B2 (zh)
JP (1) JP4403066B2 (zh)
KR (1) KR100915231B1 (zh)
CN (1) CN100480420C (zh)
AU (1) AU2003269049A1 (zh)
WO (1) WO2003097897A1 (zh)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US6933568B2 (en) 2002-05-17 2005-08-23 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
KR100878270B1 (ko) * 2002-05-17 2009-01-13 삼성전자주식회사 반도체 소자의 저유전율 절연막의 증착방법
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
AU2003264515A1 (en) 2002-09-20 2004-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TW588565B (en) * 2002-10-31 2004-05-21 Au Optronics Corp Active matrix organic light emitting diode and method of manufacturing the same
US7247986B2 (en) * 2003-06-10 2007-07-24 Samsung Sdi. Co., Ltd. Organic electro luminescent display and method for fabricating the same
KR100947538B1 (ko) * 2003-06-27 2010-03-12 삼성전자주식회사 노광 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
US20050057154A1 (en) * 2003-07-30 2005-03-17 Optrex Corporation Organic EL display device and method for fabricating the same
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR100529846B1 (ko) * 2003-12-26 2005-11-22 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
US7223641B2 (en) * 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
US7557373B2 (en) * 2004-03-30 2009-07-07 Toshiba Matsushita Display Technology Co., Ltd. Thin-film transistor substrate including pixel regions where gate electrode lines are arrayed on an insulating substrate, and display therewith
JP4191641B2 (ja) * 2004-04-02 2008-12-03 三菱電機株式会社 半透過型液晶表示装置およびその製造方法
KR100637458B1 (ko) * 2004-05-25 2006-10-20 삼성에스디아이 주식회사 유기전계 발광 표시 패널
JP4470627B2 (ja) * 2004-07-15 2010-06-02 日本電気株式会社 光学基板、発光素子および表示装置
TWI234288B (en) * 2004-07-27 2005-06-11 Au Optronics Corp Method for fabricating a thin film transistor and related circuits
US20060049139A1 (en) * 2004-08-26 2006-03-09 Tokyo Electron Limited Method and system for etching a gate stack
KR101061856B1 (ko) * 2004-11-03 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판
CN100353565C (zh) * 2004-12-13 2007-12-05 友达光电股份有限公司 薄膜晶体管元件及其制造方法
CN1302528C (zh) * 2004-12-13 2007-02-28 友达光电股份有限公司 薄膜晶体管元件的制造方法
US7417254B2 (en) 2005-01-14 2008-08-26 Au Optronics Corp. Switching device for a pixel electrode and methods for fabricating the same
KR20060097381A (ko) * 2005-03-09 2006-09-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP2007004158A (ja) * 2005-06-24 2007-01-11 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
TWI258221B (en) * 2005-06-28 2006-07-11 Ind Tech Res Inst A thin film transistor (TFT) for driving organic light emitting diodes and manufacturing method thereof
KR20070009329A (ko) * 2005-07-15 2007-01-18 삼성전자주식회사 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
KR101168729B1 (ko) * 2005-08-16 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR20070121128A (ko) * 2006-06-21 2007-12-27 삼성전자주식회사 금속 박막 및 금속 배선 패턴 형성 방법과 표시 패널 제조방법
US7898610B2 (en) * 2006-06-30 2011-03-01 Lg. Display Co., Ltd. Liquid crystal display device and method of fabricating the same
TWI328877B (en) * 2006-07-20 2010-08-11 Au Optronics Corp Array substrate
DE102006043400A1 (de) * 2006-09-15 2008-03-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP2008112136A (ja) * 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
KR101363555B1 (ko) * 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN100583443C (zh) * 2007-06-08 2010-01-20 北京京东方光电科技有限公司 一种薄膜晶体管结构及其制备方法
DE102007033338B4 (de) * 2007-07-16 2010-06-02 Schott Ag Hartstoffbeschichteter Glas- oder Glaskeramik-Artikel und Verfahren zu dessen Herstellung sowie Verwendung des Glas- oder Glaskeramik-Artikels
US7633089B2 (en) * 2007-07-26 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device provided with the same
KR100953023B1 (ko) * 2008-01-14 2010-04-14 주식회사 하이닉스반도체 게이트 전극 형성 방법
KR101381348B1 (ko) * 2008-02-14 2014-04-17 삼성디스플레이 주식회사 액정 표시 장치
KR100975204B1 (ko) * 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101642620B1 (ko) 2009-07-10 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101771268B1 (ko) * 2009-10-09 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101065317B1 (ko) * 2009-11-13 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI458098B (zh) * 2009-12-31 2014-10-21 Au Optronics Corp 薄膜電晶體
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
TW201200948A (en) 2010-06-22 2012-01-01 Au Optronics Corp Pixel structure and method for manufacturing the same
CN101924064B (zh) * 2010-09-17 2013-01-23 华映光电股份有限公司 薄膜晶体管数组基板的制作方法
US8934052B2 (en) * 2010-11-02 2015-01-13 Stmicroelectronics Pte Ltd Camera module including an image sensor and a laterally adjacent surface mount device coupled at a lower surface of a dielectric material layer
KR101928983B1 (ko) * 2011-07-20 2018-12-14 삼성디스플레이 주식회사 표시 기판 제조 방법
US9869908B2 (en) 2012-03-06 2018-01-16 Apple Inc. Pixel inversion artifact reduction
CN102832254B (zh) * 2012-09-10 2016-04-06 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示面板
JP5787038B2 (ja) * 2013-01-07 2015-09-30 富士電機株式会社 透明有機薄膜トランジスタ及びその製造方法
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102242893B1 (ko) * 2014-08-21 2021-04-22 엘지디스플레이 주식회사 표시장치
KR102223139B1 (ko) 2014-09-02 2021-03-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 패널
CN104536166B (zh) * 2014-12-18 2017-09-01 深圳市华星光电技术有限公司 铜互连coa型液晶面板暗点修复方法及铜互连coa型液晶面板结构
CN104932128B (zh) * 2015-07-14 2020-11-24 合肥鑫晟光电科技有限公司 一种阵列基板、显示装置、维修方法及制作方法
KR102424445B1 (ko) * 2016-05-03 2022-07-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN106783884B (zh) * 2016-12-30 2020-03-31 惠科股份有限公司 一种显示面板及制程
CN107195660B (zh) * 2017-05-27 2020-01-07 上海天马有机发光显示技术有限公司 有机发光显示面板及显示装置
KR102092034B1 (ko) * 2017-12-06 2020-03-23 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN108717246B (zh) * 2018-05-16 2020-09-01 深圳市华星光电技术有限公司 Coa型阵列基板及量测色阻层上过孔尺寸的方法
CN209000913U (zh) * 2018-11-06 2019-06-18 惠科股份有限公司 一种显示面板和显示装置
KR102606687B1 (ko) * 2018-12-12 2023-11-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US20220208996A1 (en) * 2020-12-31 2022-06-30 Applied Materials, Inc. Methods and apparatus for processing a substrate

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0404101B1 (en) 1989-06-22 1996-05-01 Watkins-Johnson Company Method for depositing silicon dioxide film and product
JPH04191374A (ja) 1990-11-26 1992-07-09 Nippon Sanso Kk Ｃｖｄ法による酸化珪素膜の製造方法
US5849632A (en) 1991-08-30 1998-12-15 Micron Technology, Inc. Method of passivating semiconductor wafers
US5387546A (en) 1992-06-22 1995-02-07 Canon Sales Co., Inc. Method for manufacturing a semiconductor device
JP3192903B2 (ja) 1995-01-30 2001-07-30 株式会社東芝 半導体装置の製造方法および半導体製造装置
US6077794A (en) * 1996-06-11 2000-06-20 Toray Industries, Inc. Deodorant fibrous material and method of producing the same
JPH10242143A (ja) 1997-02-27 1998-09-11 Mitsubishi Electric Corp 半導体装置、半導体装置の製造方法及び半導体装置の絶縁膜形成方法
JPH10275804A (ja) 1997-03-31 1998-10-13 Sony Corp 半導体装置およびその製造方法
US6077764A (en) 1997-04-21 2000-06-20 Applied Materials, Inc. Process for depositing high deposition rate halogen-doped silicon oxide layer
KR100262953B1 (ko) * 1997-06-11 2000-08-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
JPH1154504A (ja) 1997-08-04 1999-02-26 Sony Corp 積層絶縁体膜の形成方法およびこれを用いた半導体装置
US6024044A (en) * 1997-10-09 2000-02-15 Applied Komatsu Technology, Inc. Dual frequency excitation of plasma for film deposition
KR100590742B1 (ko) * 1998-05-11 2007-04-25 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JPH11330070A (ja) 1998-05-14 1999-11-30 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法
US6316167B1 (en) 2000-01-10 2001-11-13 International Business Machines Corporation Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof
US6147009A (en) * 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
JP2001051303A (ja) 1999-08-05 2001-02-23 Fujitsu Ltd 液晶表示装置及びその製造方法
JP3864636B2 (ja) 1999-09-29 2007-01-10 セイコーエプソン株式会社 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法
US6303518B1 (en) 1999-09-30 2001-10-16 Novellus Systems, Inc. Methods to improve chemical vapor deposited fluorosilicate glass (FSG) film adhesion to metal barrier or etch stop/diffusion barrier layers
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
TW476134B (en) 2000-02-22 2002-02-11 Ibm Method for forming dual-layer low dielectric barrier for interconnects and device formed
JP4368498B2 (ja) 2000-05-16 2009-11-18 Ｎｅｃエレクトロニクス株式会社 半導体装置、半導体ウェーハおよびこれらの製造方法
JP4519278B2 (ja) 2000-07-06 2010-08-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100720095B1 (ko) * 2000-11-07 2007-05-18 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
US6583043B2 (en) * 2001-07-27 2003-06-24 Motorola, Inc. Dielectric between metal structures and method therefor
US7102168B2 (en) * 2001-12-24 2006-09-05 Samsung Electronics Co., Ltd. Thin film transistor array panel for display and manufacturing method thereof
KR100878270B1 (ko) * 2002-05-17 2009-01-13 삼성전자주식회사 반도체 소자의 저유전율 절연막의 증착방법
US6933568B2 (en) 2002-05-17 2005-08-23 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same

Also Published As

Publication number Publication date
US6933568B2 (en) 2005-08-23
KR100915231B1 (ko) 2009-09-02
WO2003097897A1 (en) 2003-11-27
KR20030089268A (ko) 2003-11-21
US20080121890A1 (en) 2008-05-29
US20030213966A1 (en) 2003-11-20
US7323371B2 (en) 2008-01-29
CN1646726A (zh) 2005-07-27
JP2005526387A (ja) 2005-09-02
US20050148143A1 (en) 2005-07-07
JP4403066B2 (ja) 2010-01-20
AU2003269049A1 (en) 2003-12-02
US7902549B2 (en) 2011-03-08

Similar Documents

Publication Publication Date Title
CN100480420C (zh) 低介电绝缘层的汽相淀积方法、利用该低介电绝缘层的薄膜晶体管及其制造方法
CN101552242B (zh) 薄膜晶体管阵列面板及其制造方法
CN100371810C (zh) 布线结构、利用该布线结构的薄膜晶体管基片及其制造方法
CN100495181C (zh) 使用低介电常数绝缘层的薄膜晶体管衬底及其制造方法
CN100524701C (zh) 薄膜晶体管阵列面板及其制造方法
CN100381920C (zh) 显示器布线及其制造方法与包含该布线的薄膜晶体管阵列面板及其制造方法
CN100420025C (zh) 薄膜晶体管阵列面板及其制造方法
CN101267003B (zh) 薄膜晶体管、使用该薄膜晶体管的显示装置及其制造方法
CN102034750A (zh) 阵列基板及其制造方法
JP2002353465A (ja) 低誘電率絶縁膜を使用する薄膜トランジスタ基板及びその製造方法
CN106876327A (zh) 一种阵列基板及其制备方法、显示装置
CN103941505B (zh) 一种阵列基板及其制备方法和显示装置
CN101097948A (zh) 透明导电膜、半导体器件以及有源矩阵型显示装置
JP2001166338A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100897505B1 (ko) 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
WO2013172185A1 (ja) 半導体装置およびその製造方法
CN106847837A (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
CN100448012C (zh) 显示装置的薄膜晶体管基板及其制造方法
CN105068335A (zh) 一种ffs阵列基板的制造方法
CN100459167C (zh) 薄膜晶体管阵列面板及其制造方法
CN109661729A (zh) 有源矩阵基板及其制造方法
KR20030073006A (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
CN104637872A (zh) 氧化物半导体薄膜晶体管阵列基板的制作方法
KR20040080647A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법
CN104380474B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121219

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121219

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20090422

CX01 Expiry of patent term