CN100502083C - 相变化存储器的垂直侧壁有效引脚结构及其制造方法 - Google Patents

相变化存储器的垂直侧壁有效引脚结构及其制造方法 Download PDF

Info

Publication number
CN100502083C
CN100502083C CNB2007100072457A CN200710007245A CN100502083C CN 100502083 C CN100502083 C CN 100502083C CN B2007100072457 A CNB2007100072457 A CN B2007100072457A CN 200710007245 A CN200710007245 A CN 200710007245A CN 100502083 C CN100502083 C CN 100502083C
Authority
CN
China
Prior art keywords
sidewall
electrode
memory element
type surface
programmable resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2007100072457A
Other languages
English (en)
Other versions
CN101013738A (zh
Inventor
龙翔澜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101013738A publication Critical patent/CN101013738A/zh
Application granted granted Critical
Publication of CN100502083C publication Critical patent/CN100502083C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/068—Patterning of the switching material by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa or cup type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors

Abstract

本发明提供一种可编程电阻存储器，例如相变化存储器，其包含具有细长侧壁的有效引脚的存储元件。侧壁有效引脚包含可编程电阻材料，例如相变化材料。在本发明的一个目的中，描述形成存储单元的方法，其包含形成堆叠，此堆叠包含第一电极、绝缘层以及第二电极。此第一电极具有主表面，而此主表面具有周缘；此绝缘层覆盖第一电极的主表面的一部分；此第二电极与第一电极垂直分离以及覆盖绝缘层。位于绝缘层及第二电极的侧壁，设置于第一电极的主表面，并与第一电极的主表面有横向偏移。

Description

相变化存储器的垂直侧壁有效引脚结构及其制造方法
相关申请
本申请要求于2006年1月30日提交的申请美国临时专利申请的权益，该申请的申请号为No.60/763,272，发明名称为“垂直侧壁有效引脚相变化存储器结构及方法”(Vertical Side Wall Active Pin PhaseChange Memory Structure and Method)。
联合研究合约的当事人
纽约国际商业机械公司、台湾旺宏国际股份有限公司及德国英飞凌技术公司(Infineon Technologies A.G.)为联合研究合约的当事人。
技术领域
本发明涉及基于可编程电阻存储材料的高密度存储单元及制造这些元件的方法，可编程电阻存储材料包括硫属化物为主的材料以及其他材料。
背景技术
以相变化为基础的存储材料被广泛地运用于读写光盘中。这些材料包括有至少两种固态相，包括如大致为非晶态的固态相，以及大致为结晶态的固态相。激光脉冲用于读写光盘中，以在二种相之间切换，并读取此种材料在相变化后的光学性质。
如硫属化物及类似材料的这些相变化存储材料，可通过施加大小适用于集成电路的电流，而引起晶相变化。一般而言，非晶态的特征为其电阻高于结晶态，此电阻值可轻易测量得到而用以作为指示。这种特性则引起使用可编程电阻材料以形成非易失性存储器电路等的兴趣，此电路可用于随机存取读写。
从非晶态转变至结晶态一般为低电流步骤。从结晶态转变至非晶态(以下指称为重置(reset))一般为高电流步骤，其包括短暂的高电流密度脉冲，以融化或破坏结晶结构，其后此相变化材料会快速冷却，抑制相变化的过程，使得至少部份相变化结构得以维持在非晶态。理想状态下，引起相变化材料从结晶态转变至非晶态的重置电流幅度应越低越好。欲降低重置所需的重置电流幅度，可通过减低存储器中的相变化材料元件的尺寸、以及减少电极与此相变化材料的接触面积而实现，因此可对此相变化材料元件施加较小的绝对电流值而实现较高的电流密度。
此领域发展的一种方法致力于在集成电路结构上形成微小孔洞，并使用微量可编程电阻材料填充这些微小孔洞。致力于这些微小孔洞的专利包括：于1997年11月11日公告的美国专利No.5,687,112，标题为“具有尖细接触的多重单元存储元件”，其发明人为Ovshinky；于1998年8月4日公告的美国专利No.5,789,277，标题为“制造硫属存储元件的方法”，其发明人为Zahorik等；于2000年11月21日公告的美国专利No.6,150,253，标题为“可控制相变化半导体存储器元件及其制造方法”，其发明人为Doan等。
在以非常小的尺寸制造这些元件、以及欲满足大规模生产存储元件时所需求的严格工艺变化时，则会遭遇到问题。优选地，提供一种存储单元结构，其包括有微小尺寸以及低重置电流，以及用以制造这些结构以符合大型存储元件所需的工艺规格的方法。
发明内容
本发明描述一种具有包含细长的垂直侧壁有效引脚的存储元件的可编程电阻存储器，例如相变化存储器有效引脚。侧壁有效引脚包含可编程电阻材料，例如相变化材料。在本发明的一个目的中，描述一种形成存储单元的方法，其包括形成包含第一电极、绝缘层以及第二电极的堆叠的方法，其第一电极具有主表面(通常为顶面)，其主表面具有周缘，其绝缘层覆盖于第一电极的主表面的一部份，而第二电极与第一电极垂直分离，并覆盖于绝缘层上。绝缘层及第二电极上的侧壁配置于第一电极的主表面，并与第一电极的周缘有横向偏移。在此所指的实施例中，第二电极包含位线，侧壁有效引脚(或侧壁隔离)具有底表面，与第一电极的周缘内的主表面接触，并具有从第一电极的主表面沿着绝缘层的侧壁向第二电极的侧壁延伸的长度。侧壁引脚提供存储元件与第一及第二电极的电连接。
作为存储元件的侧壁有效引脚，通过根据图案沿着绝缘层的侧壁蚀刻可编程电阻材料层以定义存储元件的宽度而形成。在此所述的实施例中，此宽度可以用次平板印刷(sublithographic)做成。存储元件具有宽度，此宽度由延伸于绝缘元件的侧壁的可编程电阻材料层的厚度而决定，而接触第一及第二电极之间的长度，由绝缘材料层的侧壁的绝缘材料的厚度决定。延伸于绝缘层的侧壁的可编程电阻材料层，通过在堆叠的侧壁上沉积可编程电阻材料层，各向异性地蚀刻该可编程电阻材料层，以将侧壁以外的部分移除。在此所述的实施例中，宽度小于50nm，优选地大约为40nm或更窄。
本发明描述存储单元中的侧壁有效引脚的两个示范实施例。在第一实施例中，存储单元具有侧壁有效引脚，位于电极堆叠的侧壁上，此电极堆叠包含第一电极以及第二电极，第二电极以内电极绝缘层与第一电极分离。在可编程电阻材料包含相变化材料(如硫属物)的情况下，侧壁有效引脚的尺寸被最小化，以减少引起在较低电阻(通常为结晶态)与较高电阻(通常为非结晶态)间变化所需的电流。
在侧壁有效引脚的第二实施例中，存储单元包含侧壁隔离，其具有通常以垂直方向延伸的侧壁部份，以及通常以平行方向延伸的脚部份。介质层，优选地包含低热导层(例如许多低介电常数K材料)覆盖于侧壁隔离上。侧壁隔离的脚部份具有底表面，与第一电极的主表面接触，并加强其机械强度，以支撑侧壁隔离的侧壁部份。侧壁隔离的侧壁部分延伸于绝缘元件及第二电极的侧壁，与第一及第二电极电连接。在此所指的技术的实施例中，第二电极包含位线。第一电极位于第二电极下，其中第二电极具有边缘，与第一电极的边缘有横向偏移。
本发明的第二个目的为提供一种形成存储单元的方法，其包含形成包含栓塞、绝缘层以及电极的堆叠，此栓塞具有主表面，而此主表面有周缘，此绝缘层在其传导栓塞的主表面的至少一部份上，而此电极在此绝缘层上，其中至少在此堆叠的绝缘层上有侧壁。周缘的主表面区域可为各种形状，包含圆形周缘的表面、长方形周缘的表面、或由多个边的交集所定义的区域。在此所描述的各实施例中，电极包含位线，例如金属位线。侧壁有效引脚具有底表面，其引脚与主表面接触，并具有从栓塞的主表面沿着绝缘层的侧壁延伸到电极的长度。
广义言之，存储元件包含：第一电极，其具有主表面，而此主表面具有周缘；第二电极，垂直地与第一电极分离，并具有侧壁，而此第二电极的侧壁的至少一部份位于主表面上，并与第一电极的周缘有横向偏移；绝缘元件，配置于第一及第二电极之间，此绝缘元件覆盖于第一电极的主表面的至少一部份，此绝缘元件具有侧壁，绝缘元件的侧壁配置于主表面上，并与第一电极的周缘有横向偏移；以及存储元件，其包含可编程电阻材料，此存储元件具有侧壁部份，沿着绝缘元件的侧壁延伸，并接触第二电极的侧壁，存储元件的侧壁部份具有底表面，与第一电极的主表面接触。
为了根据图案选择性地蚀刻可编程电阻材料以定义具有次平板印刷的宽度的侧壁隔离，可使用一种包含形成具有平板印刷图案的蚀刻掩模以定义平板印刷的宽度，并接着缩减此蚀刻掩模以提供缩减后的掩模，以定义用以定义侧壁隔离的宽度所使用的图案的技术。在一示例中，蚀刻掩模包含光阻，其以各向异性的蚀刻方式，使用氧气等离子体蚀刻，形成缩减后的掩模。在另一示例中，蚀刻掩模包含以平板印刷工艺定义的硬掩模，以蚀刻方式缩减其宽度，以形成缩减后的掩模。
在此所描述的用以定义存储单元的相变化引脚中有效区域的大小的三维尺寸，优选地小于50纳米，且三者都小于用以制作存储单元的平板印刷工艺的最小特征尺寸。这些尺寸利用相变化材料的薄膜厚度、内电极介质薄膜厚度以及缩减后的掩模，以在此所描述的技术定义。由此，存储单元的尺寸(即相变化材料的体积)非常的小(小于F3，其中F为制造存储单元所使用的工艺的平板印刷最小特征尺寸)。所得的相变化材料的存储单元包含细长的引脚，位于电极堆叠的侧壁上。在顶端及底端电极的至少一个电极与相变化材料引脚间的接触区，也通过电极层厚度以次平板印刷方式定义其高度，以及光阻图案缩减工艺作为接触区的宽度。小存储单元与小接触区域允许存储器使用非常小的重置电流及低功率的消耗量。
以下详述本发明的结构及方法。此概述并非意在限定本发明。本发明仅由权利要求书限定。本技术的这些实施例及其他实施例、特征、目的及优点当可通过以下描述、权利要求书和附图而得到。
附图说明
本发明将针对其具体实施例进行描述，并参照附图，其中：
图1为本发明的相变化存储器阵列的简化示意图。
图2为本发明的实施例的集成电路的简化方框图。
图3为本发明在第一实施例中的相变化存储器的剖面图的透视图。
图4为本发明在第二实施例中的相变化存储器的剖面图的透视图。
图5为本发明的工艺图，显示在完成钨凹陷蚀刻工艺的前段工艺、氧化物填充以及化学机械研磨前，制造相变化存储器的第一步骤。
图6为本发明的工艺图，显示制造具有底部电极元件的图案的相变化存储器的第二步骤。
图7为本发明的工艺图，显示制造具有氮化硅、氧化物及金属沉积图案的相变化存储器的第三步骤。
图8A-8B为本发明的工艺图，显示具有金属及氧化物位线图案的相变化存储器的第四步骤的俯视图及侧视图。
图9A-9B为本发明的工艺图，显示具有相变化材料侧壁沉积的相变化存储器的第五步骤的俯视图及侧视图。
图10A-10B为本发明的工艺图，显示具有存储单元宽度平板印刷的相变化存储器的第六步骤的俯视图及侧视图。
图11A-11B为本发明的工艺图，显示具有存储单元宽度平板印刷光阻缩减的相变化存储器的第七步骤的俯视图及侧视图。
图12A-12B为本发明的工艺图，显示具有侧壁相变化材料蚀刻的相变化存储器的第八步骤的俯视图及侧视图。
图13A-13B为本发明的工艺图，显示具有光阻移除的相变化存储器的第九步骤的俯视图及侧视图。
图14为透视图，显示本发明的侧壁有效引脚的第一实施例。
图15为透视图，显示本发明的侧壁有效引脚的第二实施例。
图16A-16B为本发明的工艺图，显示制造具有氧化物及GST侧壁隔离蚀刻的相变化存储器中侧壁有效引脚存储单元的第二实施例的第一阶段的俯视图及侧视图。
图17A-17B为本发明的工艺图，显示制造具有存储单元宽度平板印刷的相变化存储器中侧壁有效引脚存储单元的第二实施例的下一步骤的俯视图及侧视图。
图18为示本发明的底电极元件结构的布局图。
图19为显示本发明的位线结构布局图。
图20为显示本发明缩减后的光阻结构布局图。
图21为显示本发明相变化材料蚀刻后的结构布局图。主要元件符号说明
100        存储器阵列
123、124   字线
128        共同源极线
132、133   底电极元件
134        顶电极元件
135、136   侧壁引脚存储单元
141、142   位线
145        y解码器及字线驱动器
146        x解码器及感测放大器
150、151、152、153存取晶体管
260        存储器阵列
261        行解码器
262         字线
263         列解码器
264         位线
265         总线
266         感测放大器及数据输入结构
267         数据总线
268         偏压安排供应电压
269         状态机
271         数据输入线
272         数据输出线
274         其他电路
275         集成电路
300、400    相变化存储器
310         半导体衬底
312、314、316n型端点
320、322    多晶硅线
324         共同源极线
326、328    栓塞结构
330a、330b  第一及第二底电极元件
340         绝缘层
350         传导层
350A        侧壁
360、362    引脚
366         底堆叠
367         顶电极
368         内电极介质层
370         顶电极
371         内电极介质层
372         底电极
373         横向偏移
374          侧壁隔离
375          侧壁部分
376          脚部份
378          介质层
510          氮化硅
510a，510b，510c，510d 氮化硅
520          顶表面
530          介质材料
610          厚度
710、720     厚度
810          距离
820、830     侧壁
910、920、930侧壁
940          相变化材料
1010、1020   光阻图案
1030         高度
1110、1120   光阻条
1130         尺寸
1210、1220   光阻
1611         可编程电阻存储材料侧壁隔离
1710、1720   光阻图案
1711         氧化保护层侧壁隔离
1730         高度
1801、1802、1803、1804 存储单元对
2010、2020    光阻图案
具体实施方式
参照图1到图21，其描述本发明的结构实施例及方法。需要知道的是，在此所公开的具体实施例并非意在限定本发明，本发明也可使用其他特征、元件、方法及实施例。在不同的实施例中，类似的元件通常以类似的参考标号做编号。
参照图1，其显示存储器阵列100的示意图，其可以用在此所述的方式实施。在图1中，共同源极线128、字线123以及字线124依y方向作大致平行的排列。位线141及142依x方向做大致平行的排列。因此，位于方块145中的y解码器及字线驱动器，连接字线123、124。位于方块146的x解码器及一组感测放大器，连接位线141及142。共同源极线128连接存取晶体管150、151、152及153的源极。存取晶体管150的栅极连接字线123。存取晶体管151的栅极连接字线124。存取晶体管152的栅极连接字线123。存取晶体管153的栅极连接字线124。存取晶体管150的漏极连接侧壁引脚存储单元135的底电极元件132，其具有包含在位线141上有侧壁的顶电极元件134。类似地，存取晶体管151的漏极连接侧壁引脚存储单元136的底电极元件133，其具有包含在位线141上有侧壁的顶电极元件。存取晶体管152及153连接位线142上的对应侧壁引脚存储单元。可以看出，共同源极线128分享于存储单元的两列之间，其中一列如图所示以y方向排列。在其他实施例中，存取晶体管可由二极管、或用于控制阵列中所选取元件的电流量以读取及写入数据的其他结构取代。
如图2所示，其显示本发明的实施例的集成电路的简易方框图。集成电路275包含存储器阵列，在半导体衬底上使用侧壁有效引脚相变化存储单元实施。行解码器261连接多个字线262，并沿着存储器阵列260的各行排列。列解码器263连接沿着存储器阵列中各侧壁引脚存储单元排列的多个位线264，以从存储器阵列260中的侧壁引脚存储单元读取并编程数据。各位址会通过总线265提供给列解码器263及行解码器261。方块266内的感测放大器及数据输入结构，通过数据总线267连接列解码器263。数据通过数据输入线271，从集成电路275上的输入/输出端口或从集成电路内或外的其他数据来源，供应给方块266中的数据输入结构。在所示的实施例中，集成电路包含其他电路274，例如通用处理器或专用电路，或是提供由侧壁有效引脚相变化存储单元阵列所支持的系统晶片的各模块的结合。数据通过数据输出线272，从方块266中的感测放大器提供给集成电路275的输入/输出端口、或集成电路275的内部或外部的其他数据目的地。
在此示例中，使用一种利用偏压安排状态机269的控制器，其控制偏压安排供应电压268的应用，例如读取、编程、擦除、擦除确认、及编程确认电压。控制器可利用公知的专用逻辑电路。在另一实施例中，控制器包含通用处理器，可实施于相同的集成电路，其执行电脑程序以控制元件的运作。在又一实施例中，专用逻辑电路及通用处理器的结合可用以实施此控制器。
图3为本发明的第一实施例的相变化存储器300的透视图。相变化存储器300形成于半导体衬底310上。存取晶体管由n型端点312形成，其作为共同源极区，而n型端点314、316作为p型衬底310内的漏极区。多晶硅字线320及322形成存取晶体管的栅极。绝缘层(未图示)形成于多晶硅字线之上。此层然后被图案化，并形成包含共同源极线324及栓塞结构326、328的传导结构。传导材料可为钨或其他材料，以及适合做栓塞及线结构的结合。共同源极线324接触源极区，并沿着阵列中的一行，作为共同源极线。栓塞结构326、328分别接触漏极端314、316。填充层(未图示)、共同源极线324及栓塞结构326、328具有大致平面的顶表面，适合形成电极元件330a及330b(第一及第二底电极)。电极元件330a及330b也指相变化存储单元的相变化存储器300内的底电极。第一底电极元件330a具有位于顶表面上的周缘，其中此周缘由多个边的交集所定义。虽然第一电极元件330a显示为位于其顶表面上的长方形周缘，但是顶表面的其他实施例包含大致圆形的周缘、方形周缘、或其他适合的周缘形状。适合实施第一及第二底电极元件330a及330b的材料，为氮化钛、或与栓塞326、328及引脚360、362的相变化材料兼容的其他材料。
绝缘层340覆盖于第一及第二底电极元件330a及330b的顶表面。此绝缘层包含一层或多层的二氧化硅、聚酰亚胺、氮化硅或其他介质填充材料。在某些实施例中，此填充层包含相对良好的热及电绝缘体，提供引脚360、362热及电绝缘。钨质栓塞326、328接触第一及第二底电极元件330a及330b。位于图案化的传导层的位线350覆盖于绝缘层340上。
在存储器阵列结构中，位线大致分割为许多局域位线(或全局位线)的集合，作为在读取及编程操作期间，传送数据的控制线。本发明中的位线可以包含金属或其他传导材料的传导层350实施。传导层350与单一传导材料层中多个存储单元连接，例如作为半导体中金属互连层通常所使用的图案化金属层。位线结构由三种尺寸的参数定义而成，即长度、宽度与厚度。沿着位线350长度的侧壁350A作为连接多个存储单元的引脚360、362的表面。举例而言，在此技术的许多实施例中，位线350连接16、32、64、128个或更多个引脚。每一存储单元引脚360、362皆具有侧壁引脚，与位线350的侧壁350A的表面接触。
第一侧壁引脚360与绝缘层340的侧壁以及传导层350的侧壁350A接触。第一底电极元件330a具有主表面，其有多个边。第一侧壁引脚360包含底表面，与主表面接触，并与第一底电极元件330a的多个边的周缘具有间隔。第一侧壁引脚360包含可编程电阻材料，与第一电极元件330a电连接。第二侧壁引脚362包含侧壁，其接触绝缘层340的侧壁以及传导层350的侧壁350A，而底表面，接触第二底电极元件330b的主表面，并与第二底电极元件330b的多个边的周缘具有间隔。第二侧壁引脚362包含可编程电阻材料，与第二电极元件330b电连接。
图4为本发明的第二实施例的相变化存储器400的透视图。每个侧壁引脚360及362分别直接接触栓塞326、328的顶表面，而没有第一及第二底电极元件330a及330b的中间材料。第一侧壁引脚360的底表面，接触栓塞326的顶表面。第一侧壁引脚360包含可编程电阻材料，与传导层350及第一栓塞326电连接。
图5到17描述一种制造相变化存储器300或400的方法。
如图5所示，过程图500显示在完成钨凹陷蚀刻、氧化物填充及研磨的前段工艺后，制造相变化存储器300或400的第一阶段。共同源极线324形成于氮化硅510的顶表面与n型端点312之间。在一实施例中，氮化硅层510的厚度约为60nm。氮化硅层被分为四个区段510a、510b、510c及510d。共同源极线324接近顶表面的一部份，被各向异性地蚀刻，以将之从共同源极324的顶部份移除，而蚀刻区会以介质材料530填充。而后，顶表面520会被研磨，以使顶表面适合存储单元层的后续沉积。研磨工艺的实施例包含化学机械研磨工艺，接着进行刷毛清洗及液态及/或气态清洗程序，如本领域的技术人员所公知。
图6的过程图600显示制造具有图案化底电极元件的相变化存储器的第二阶段。沉积第一底电极元件330a，并在第一段510a的一部份、钨质栓塞326的顶表面及第二段510b的一部分进行图案化。沉积第二底电极元件330b，并在第三段510c的一部份、钨质栓塞328的顶表面及第二段510d的一部分进行图案化。在优选实施例中，第一及第二底电极元件330a、330b的电极材料沉积于氮化硅层510的平坦表面。在沉积第一及第二底电极元件330a、330b后，第一及第二地电极元件330a、330b使用掩模及蚀刻定义，以形成电极图样。适合实施第一及第二底电极330a、330b的材料的范例包含氮化钛、钨、氮化钽、钽及氮化铝钛。平坦化后，适合第一及第二及底电极元件330a、330b的适当厚度610例如约为60nm。
图7为过程图700，显示制造具有氮化硅、氧化物及金属沉积的相变化存储器的第三步骤。绝缘层340沉积于第一底电极元件330a、第二底电极元件330b及氮化硅层510上。绝缘层340的适当厚度710例如约为50nm。图案化的传导层350覆盖于绝缘层340的顶表面。在一实施例中，图案化传导层350的适当厚度720例如约为60nm。
绝缘层340可包含氧化硅、氮氧化硅、氮化硅、氧化铝、其他低介电常数(低K)介质、或氧化物-氮化物-氧化物、硅化物-氧化物-氮化物-氧化物多层结构。所谓“低K”表示低介电常数。或者，此填充可包含电绝缘体，其包含从包含硅、氟、氧及碳的组合中所选出的一个或多个元素。在其介质层340包含二氧化硅的元件中，此填充层具有小于二氧化硅的热传导值的热传导值“kappa”，即0.014J/cm*K*sec。在其他优选实施例中，热绝缘体具有低于相变化材料的非晶态的热传导性的热传导性，或对于包含GST的相变化材料，约低于0.003J/cm*K*sec的热传导性。热绝缘体340的代表性材料包含低介电常数(低K)材料，其包括由下列元素所形成的复合物材料：硅、碳、氧、氟、以及氢。可作为热绝缘体340的热绝缘性材料的示例，包括SiCOH、聚酰亚胺、聚酰胺、以及氟碳聚合物。其他可用于热绝缘体340的示例包括：含氟二氧化硅、硅氧烷(silsesquioxane)、聚亚芳香醚(polyarylene ether)、聚对二甲苯(parylene)、含氟聚合物、含氟非晶碳、类钻石碳、多孔性二氧化硅、中孔性二氧化硅、多孔性硅氧烷(silsesquioxane)、多孔性聚酰亚胺、以及多孔性聚亚芳香醚。单层或复合层均可提供热绝缘与电绝缘效果。
图8A-8B包含过程图800、850，其分别显示制造具有金属及氧化物位线图案化后的相变化存储器的第四步骤的俯视及侧视图。传导层350及绝缘层340以y方向作图案化，使得传导层350与绝缘层340的侧壁830、820实质上垂直于第一及第二底电极330a、330b的顶表面。在某些实施例中，侧壁可呈斜坡状、阶梯状、彼此相互偏移、或呈现其他垂直面。第一及第二底电极330a、330b的顶表面从绝缘层340及传导层350的侧壁820、830突出。第一底电极元件330a包含具有周缘的长方形或正方形，其包含边330as，第二底电极元件330b包含具有周缘的长方形或正方形，其包含边330bs，与绝缘层340及传导层350的侧壁820、830间隔有距离y，如标号810所示。
图9A-9B包含过程图900、950，其显示具有相变化材料侧壁沉积的相变化存储器的第五步骤的俯视及侧视图。此结构通过沉积可编程电阻材料层于侧壁上，并各向异性地蚀刻此可编程电阻材料层，以留下一层沿着绝缘元件的侧壁的可编程电阻材料层，并接触第二电极350的侧壁830、910、920及930，并具有接触第一电极的主表面的底表面而成。形成于绝缘层340的传导层350具有四个侧壁830、910、920及930，其朝绝缘层340的每一侧壁的下方延伸。相变化材料940沉积于绝缘层340及传导层350的侧壁，并与第一及第二底电极元件330a、330b接触。在一实施例中，侧壁上的相变化材料940的厚度约为20nm。
图10A-10B包含工艺图1000、1050，其分别显示制造具有存储单元平板印刷工艺后的相变化存储器的第六步骤的俯视及侧视图。平板印刷工艺用以生成光阻图案1010、1020以定义相变化侧壁引脚360、362的宽度。当被制造以定义可随后用以建立相变化侧壁引脚360、362的存储单元宽度时，光阻图案1010、1020会被硬化。每一个光阻图案1010、1020具有高度h，如标号1030所示，延伸于传导层350的顶表面上，并覆盖于绝缘层340及传导层350的侧壁的相变化材料940层上。
图11A-11B包含过程图1100、1150，其分别显示制造具有缩减的以形成较细的光阻条1110、1120的光阻图案的相变化存储器的第七步骤的俯视及侧视图。在一实施例中，光阻条1110、1120由等向蚀刻缩减而成。蚀刻缩减光阻条为更细的线宽。更细的光阻条1110、1120的实施例为小于100nm的宽度。在另一实施例中，较细的光阻条1110、1120约为40nm或更窄。光阻缩减利用氧化等离子体以等向蚀刻光阻，在0.09微米(90纳米)的最小特征尺寸的平板印刷工艺环境中，缩减其宽度及厚度为约40nm。细的光阻条1110、1120具有第一尺寸1130，对应一宽度。第一尺寸1130(在此实施例中约为40nm)小于建立掩模所使用的最小照相平版印刷尺寸。第一尺寸1130优选地约10到50nm，更佳地不大于40nm。
图12A-12B包含过程图1200、1250，其分别显示制造具有侧壁相变化材料蚀刻的相变化存储器的第八步骤的俯视及侧视图。环绕传导层350及绝缘层340的侧壁的相变化材料940，各向异性地蚀刻未被光阻1210、1220所覆盖的部分。相变化材料蚀刻可为单一各向异性蚀刻。
图13A-13B包含工艺图1300、1350，其分别显示光阻移除后的相变化存储器的第九步骤的俯视及侧视图。光阻图案1210及1220被移除，而留下延伸于介质层340的侧壁及传导层350的侧壁的相变化引脚360、362。
图14为侧壁有效引脚存储单元1400的透视图。存储单元1400包含细侧壁隔离(spacer)，其被称为位于电极堆叠的侧壁上的侧壁引脚360(或362)，其堆叠包含底堆叠366以及顶电极367，其通过内电极介质层368而与底电极366分离。相变化引脚360的尺寸会被最小化，以减少引起较低电阻率(大部分为晶体态)与较高电阻率(大部分为非结晶态)间的改变所需的电流。引脚360包含可编程电阻材料，如相变化材料。引脚360具有有效区，限制相变化于其中，其具有长度L，位于第一电极366及第二电极367之间，而由内电极介质层368的厚度决定。引脚360的有效区具有厚度T，由形成于电极堆叠的侧壁上的薄膜决定。电极堆叠可使用平板印刷工艺或及他类型的平板印刷工艺制造，使得其宽度约等于平板印刷工艺所定义的最小特征尺寸。针对高级平板印刷工艺，电极堆叠的宽度W可约为90纳米。引脚360的有效区具有小于平板印刷工艺用以定义电极堆叠的最小特征尺寸的宽度。在此所指的实施例中，引脚360的有效区的宽度约为40纳米或更小。
如图示，引脚360的有效区具有长度L，由电极间介质层368的薄膜厚度定义，在本发明的实施例中，其可界于约20到50纳米之间。类似地，引脚360的有效区具有厚度T，其由形成侧壁引脚所使用的材料的薄膜厚度定义，在本发明的实施例中，其可界于约10到50纳米之间。由此，引脚360的三个尺寸皆为次平板印刷，且在本发明的实施例中小于50纳米，更优选地约为40纳米或更小。
相变化合金可在第一结构状态与第二结构状态之间切换，其中第一结构状态指此材料大体上为非晶固态相，而第二结构状态指此材料在其存储单元的有效通道区的局部次序大体上为结晶固态相。这些合金至少为双稳定态的(bistable)。“非晶”一词指相对较无次序的结构，其比单晶更无次序，而带有可检测的特征，如比结晶态更高的电阻值。“结晶态”指相对较有次序的结构，其比非晶态更有次序，因此包括有可检测的特征，例如比非晶态更低的电阻值。典型地，相变化材料可电切换至完全结晶态与完全非晶态之间所有可检测的不同状态。其他受到非晶态与结晶态的改变而影响的材料特征包括，原子次序、自由电子密度、以及活化能。此材料可切换成为不同的固态、或可切换成为由两种以上固态所形成的混合物，提供从非晶态至结晶态之间的灰阶部分。此材料中的电性质也可能随之改变。
相变化合金可通过施加电脉冲而从一种相态切换至另一相态。先前观察指出，较短、较大幅度的脉冲倾向于将相变化材料的相态改变成大体为非晶态。较长、较低幅度的脉冲倾向于将相变化材料的相态改变成大体为结晶态。在较短、较大幅度脉冲中的能量够大，因此足以破坏结晶结构的键结，同时够短因此可以防止原子再次排列成结晶态。在没有不适当实验的情形下，可决定特别适用于特定相变化合金的适当脉冲量变曲线。在本文的后续部分，此相变化材料以GST代称，同时应该了解，也可使用其他类型的相变化材料。在本文中所描述的一种适用于PCRAM中的材料，为Ge2Sb2Te5。
存储单元的实例包括以相变化为基础的存储材料，包括侧壁引脚360、362的以硫属化物为基础的材料以及其他材料。硫属化物包括下列四种元素中的任一种：氧(O)、硫(S)、硒(Se)、以及碲(Te)，形成元素周期表上第VI族的部分。硫属化物包括将一硫属元素与一更为正电性的元素或自由基结合而得。硫属化合物合金包括将硫属化合物与其他物质如过渡金属等结合。硫属化合物合金通常包括一个以上选自元素周期表第六栏的元素，例如锗(Ge)以及锡(Sn)。通常，硫属化合物合金包括下列元素中一个以上的复合物：锑(Sb)、镓(Ga)、铟(In)、以及银(Ag)。许多以相变化为基础的存储材料已在技术文件中进行了描述，包括下列合金：镓/锑、铟/锑、铟/硒、锑/碲、锗/碲、锗/锑/碲、铟/锑/碲、镓/硒/碲、锡/锑/碲、铟/锑/锗、银/铟/锑/碲、锗/锡/锑/碲、锗/锑/硒/碲、以及碲/锗/锑/硫。在锗/锑/碲合金家族中，可以尝试大范围的合金成分。此成分可以下列特征式表示：TeaGebSb100-(a+b)。一位研究员描述了最有用的合金为，在沉积材料中所包括的平均碲浓度远低于70％，典型地低于60％，并在一般类型的合金中的碲含量范围从最低23％至最高58％，且最佳为介于48％至58％得到碲含量。锗的浓度高于约5％，且其在材料中的平均范围从最低8％至最高30％，一般低于50％。最佳地，锗的浓度范围介于8％至40％。在此成分中所剩下的主要成分则为锑。上述百分比为原子百分比，其为所有组成元素总和为100％。(Ovshinky‘112专利，栏10～11)由另一研究者所评估的特殊合金包括Ge2Sb2Te5、GeSb2Te4、以及GeSb4Te7。(Noboru Yamada，”Potential of Ge-Sb-Te Phase-changeOptical Disks for High-Data-Rate Recording”，SPIE v.3109，pp.28-37(1997))更一般地，过渡金属如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)、以及上述的混合物或合金，可与锗/锑/碲结合以形成相变化合金，其包括有可编程的电阻性质。可使用的存储材料的特殊范例，如Ovshinsky‘112专利中栏11-13所述，其范例在此列入参考。
可用于本发明其他实施例中的其他可编程的存储材料包括，掺杂N2的GST、GexSby、或其他以不同结晶态转换来决定电阻的物质；PrxCayMnO3、PrSrMnO3、ZrOx、或其他使用电脉冲以改变电阻状态的物质；TCNQ(7，7，8，8-tetracyanoquinodimethane(四氰代二甲基苯醌))、PCBM(methanofullerene 6，6-phenyl C61-butyric acid methyl ester(甲烷富勒烯6苯基C61丁酸甲酯))、TCNQ-PCBM、Cu-TCNQ、Ag-TCNQ、C60-TCNQ、以其他物质掺杂的TCNQ、或任何其他聚合物材料，其包括有以电脉冲而控制的双稳定态或多稳定态电阻态。
接着简单描述四种电阻存储材料。第一种为硫属化物材料，例如GexSbyTe，其中x:y:z＝2:2:5，或其他成分为x：0～5；y：0～5；z：0～10。以氮、硅、钛或其他元素掺杂的GeSbTe也可被使用。
一种用以形成硫属化物材料的示例方法，利用PVD溅镀或磁控管(Magnetron)溅镀方式，其反应气体为氩气、氮气、及/或氦气、压力为1mTorr至100mTorr。此沉积步骤一般在室温下进行。长宽比为1～5的准直器(collimater)可用以改良其填充性能。为了改善其填充性能，也可使用数十至数百伏特的直流偏压。另一方面，同时合并使用直流偏压以及准直器也是可行的。
可以选择性地在真空中或氮气环境中进行沉积后退火处理，以改良硫属化物材料的结晶态。此退火处理的温度典型地介于100℃至400℃，而退火时间则少于30分钟。
硫属化物材料的厚度随着单元结构的设计而定。一般而言，硫属化物的厚度大于8nm的可以具有相变化特性，使得此材料表现出至少双稳定的电阻态。
第二种适合用于本发明实施例中的存储材料为超巨磁阻(CMR)材料，例如PrxCayMnO3，其中x:y＝0.5:0.5，或其他成分为x：0～1；y：0～1。包括有锰氧化物的超巨磁阻材料也可被使用。
用以形成超巨磁阻材料的示例方法，利用PVD溅镀或磁电管溅镀方式，其反应气体为氩气、氮气、氧气及/或氦气、压力为1mTorr至100mTorr。此沉积步骤的温度可介于室温至600℃，视后处理条件而定。长宽比为1～5的准直器可用以改良其填充性能。为了改善其填充性能，也可使用数十至数百伏特的直流偏压。另一方面，同时合并使用直流偏压以及准直器也是可行的。可施加数十高斯至1特司拉(10,000高斯)之间的磁场，以改良其磁结晶态。
可以选择性地在真空中或氮气环境中或氧气/氮气混合环境中进行沉积后退火处理，以改良超巨磁阻材料的结晶态。此退火处理的温度典型地介于400℃至600℃，而退火时间则少于2小时。
CMR材料的厚度随着存储单元结构的设计而定。厚度介于10nm至200nm的超巨磁阻材料，可被用作为核心材料。YBCO(YBACuO3，一种高温超导体材料)缓冲层通常被用以改良超巨磁阻材料的结晶态。此YBCO的沉积在沉积超巨磁阻材料之前进行。YBCO的厚度介于30nm至200nm。
第三种存储材料为双元素化合物，例如NixOy、TixOy、AlxOy、WxOy、ZnxOy、ZrxOy、CuxOy等，其中x:y＝0.5:0.5，或其他成分为x：0～1；y：0～1。用以形成此存储材料的示例方法，利用PVD溅镀或磁电管溅镀方式，其反应气体为氩气、氮气、氧气、及/或氦气、压力为1mTorr至100mTorr，其目标金属氧化物为如NixOy、TixOy、AlxOy、WxOy、ZnxOy、ZrxOy、CuOy等。此沉积步骤一般在室温下进行。长宽比为1～5的准直器可用以改良其填充性能。为了改善其填充，也可使用数十至数百伏特的直流偏压。若有需要时，同时合并使用直流偏压以及准直器也是可行的。
可以选择性地在真空中或氮气环境或氧气/氮气混合环境中进行沉积后退火处理，以改良金属氧化物内的氧原子分布。此退火处理的温度典型地介于400℃至600℃，而退火时间则少于2小时。
一种替代性的形成方法利用PVD溅镀或磁电管溅镀方式，其反应气体为氩气/氧气、氩气/氮气/氧气、纯氧、氦气/氧气、氦气/氮气/氧气等，压力为1mTorr至100mTorr，其目标金属氧化物为如Ni、Ti、Al、W、Zn、Zr、Cu等。此沉积步骤一般在室温下进行。长宽比为1～5的准直器可用以改良其填充性能。为了改善其填充，也可使用数十至数百伏特的直流偏压。若有需要时，同时合并使用直流偏压以及准直器也是可行的。
可以选择性地在真空中或氮气环境或氧气/氮气混合环境中进行沉积后退火处理，以改良金属氧化物内的氧原子分布。此退火处理的温度典型地介于400℃至600℃，而退火时间则少于2小时。
另一种形成方法，使用高温氧化系统(例如高温炉管或快速热处理(RTP))进行氧化。此温度介于200℃至700℃、以纯氧或氮气/氧气混合气体，在压力为数mTorr至一大气压下进行。进行时间可从数分钟至数小时。另一氧化方法为等离子体氧化。无线射频或直流电压源等离子体与纯氧或氩气/氧气混合气体、或氩气/氮气/氧气混合气体，在压力为1mTorr至100mTorr下进行金属表面的氧化，例如Ni、Ti、Al、W、Zn、Zr、Cu等。此氧化时间从数秒钟至数分钟。氧化温度从室温至约300℃，视等离子体氧化的程度而定。
第四种存储材料为聚合物材料，例如掺杂有铜、碳六十、银等的TCNQ，或PCBM、TCNQ混合聚合物。一种形成方法利用热蒸发、电子束蒸发、或分子束外延(MBE)系统进行蒸发。固态TCNQ以及掺杂物丸在单独室内进行共蒸发。此固态TCNQ以及掺杂物丸置于钨船或钽船或陶瓷船中。接着施加大电流或电子束，以熔化反应物，使得这些材料混合并沉积于晶圆之上。此处并未使用反应性化学物质或气体。此沉积作用在压力为10-4Torr至10-10Torr下进行。晶圆温度介于室温至200℃。
可以选择性地在真空中或氮气环境中进行沉积后退火处理，以改良聚合物材料的成分分布。此退火处理的温度典型地介于室温至300℃，而退火时间则少于1小时。
另一种用以形成一层以聚合物为基础的存储材料的技术使用旋转涂布机与经掺杂的TCNQ溶液，转速低于1000rpm。在旋转涂布之后，此晶圆静置(典型地在室温下，或低于200℃的温度)足够的时间以利固态的形成。此静置时间可介于数分钟至数天，视温度以及形成条件而定。
相变化材料可通过电子脉冲的应用，从一种相状态改变到另一种相状态。较短、较高幅度的脉冲倾向将相改变材料改为大致结晶状态。在较短、较高幅度脉冲下的能量，足以允许结晶结构的结合被分开，并可防止原子重新排列为结晶态。脉冲的适当可凭经验决定，而无须做实验，具体适用于特定相改变合金。
相改变材料称为GST，需要知道的是，其他类型的相变化材料也可被使用。在此所指适合实施存储单元的材料为Ge2Sb2Te5。
可编程电阻材料(例如相变化材料)的有益特征，包含具有可编程的电阻的材料，优选地可逆的方式，例如具有至少两个可由电流引起可逆的固态。此至少两固态包含非晶态及晶态。然而，工作时，可编程电阻材料可能无法完全转换成非晶或结晶态。中间状态或混合状态可能会发现材料特征间的不同。两个固态应大致为双稳定态的，且具有不同的电属性。可编程电阻材料可为硫化物材料。硫化物材料可包含GST。或者，可包含上述其他相变化材料之一。
参照图15，其显示实施相变化存储器300或400中的侧壁引脚360、362的侧壁有效引脚存储单元1500的第二实施例的透视图。侧壁有效引脚存储单元1500包含顶电极370及底电极372，从顶电极370的左缘(电极缘)到底电极372的左缘(电极缘)有横向偏移X373。底电极在主表面有周缘。内电极介质层371配置于顶电极370及底电极372之间。存储单元1500包含侧壁隔离374及介质层371。在此实施例中，侧壁隔离374类似L型，其侧壁部分375大致呈垂直方向延伸，以及脚部份376大致呈平行方向延伸。通过增加侧壁隔离374的底部，以帮助支撑垂直部分375，脚部份376增强侧壁隔离374的整体结构的机械强度。底部分376具有底表面，与主表面接触，并优选地在底电极372的周缘内部。可编程电阻材料侧壁隔离的侧壁，接触并沿着内电极介质层371的侧壁与顶电极370的侧壁。介质层378优选地包含低K材料或低热传导材料，其材料具有低于可编程电阻材料在高电阻态时的热传导性的热传导性，此介质层378覆盖其侧壁隔离374，其包含侧壁部分375及底部分376作为蚀刻保护层。
为了制造图15的结构，图9A及9B前的过程图被修改为在各向异性地蚀刻可编程电阻材料层前，沉积第二材料层于可编程电阻材料层上，并各向异性地蚀刻第二材料层及可编程电阻材料层，以保留一层可编程材料层及一层第二材料层，延伸于绝缘元件的侧壁。在图中，第二材料包含氧化保护层，实质沉积覆盖于可编程电阻存储材料的顶部及侧边。氧化保护层作为保护层，覆盖于可编程电阻存储材料上。适合实施氧化保护层378的材料包含氧化硅、氮氧化硅、氮化硅、氧化铝、其他低K(低介电常数)介质、或氧化物—氮化物—氧化物或硅化物—氧化物—氮化物—氧化物—硅化物的多层结构。
图16A-16B包含过程图1600、1650，分别显示在各向异性地蚀刻氧化保护层及可编程电阻存储材料层后，制造第二实施例的第一阶段的俯视图及侧视图。可编程电阻存储材料侧壁隔离1611及氧化保护层侧壁隔离1711的蚀刻可为可编程电阻存储侧壁隔离1611及氧化保护层侧壁隔离1711两者的单一各向异性蚀刻，或者两阶段工艺，先以第一蚀刻化学材料蚀刻氧化保护层1711后，再以第二蚀刻化学材料蚀刻可编程电阻存储器1611。
图17A-17B包含过程图1700、1750，其分别显示制造具有存储单元宽度平板印刷的相变化存储器内侧壁有效引脚存储单元的第二实施例的下一步骤的俯视及侧视图。平板印刷工艺用以制造光阻图案1710、1720。当被制造用以定义随后用以建立相变化侧壁引脚360、362存储单元宽度的时，光阻图案1710、1720会硬化。每一光阻图案1710、1720具有高度h，如标号1730所示，延伸于传导层350的顶表面上，并覆盖绝缘层及传导层上的侧壁，如上述。此工艺进行到上述存储单元完成。
图18到图21分别显示工艺各个阶段的布局图。图18描述四个存储单元对1801、1802、1803及1804的布局图1800。参照存储单元对1801，有效区305用以形成掺杂区314、316，如图3所示。在此实施例中，有效区305的宽度约0.4微米。而且，多晶硅线320、322的布局与有效区305交错，并且通常在杂质掺杂前先形成。在此实施例中，多晶硅线320、322的宽度约0.18微米。在此范例中，存取晶体管具有约0.4微米的晶体管宽度，以及约0.18微米的晶体管长度。图18还显示钨共同源极线324及接触栓塞326、328的布局，用以形成图3的共同源极线324及栓塞326、328。在所示的实施例中，共同源极线324约0.2微米宽，而钨质栓塞326、328设置在具离有效区305的边缘约0.16微米的距离。第一及第二底电极330a、330b位于栓塞326、328上。
图19显示传导层350上具有位线的布局图1900，该位线延伸通过底电极330a、多晶硅320、共同源极线324、多晶硅线322以及在对1801中的底部电极330b，以及对1802中相应的结构。传导线350中的另一位线延伸穿过对1803及1804的互相对应结构。图20显示布局图，显示位线的侧壁上的可编程电阻材料以及在其下的绝缘层，并接触底电极330a、330b。而且，显示缩减后的光阻图案2010、2020，其覆盖于每一存储单元对的位线的侧壁。使用缩减的光阻掩模2010、2020所定义的侧壁引脚360、362显示于图21的的布局图2100。
虽然本发明已参照优选实施例来加以描述。许多变化、修改及改变并不偏离本发明的精神及范围。因此，所有这些替换方式及修改方式意欲落在本发明于随附的权利要求书及其等价物所界定的范畴中。

Claims (28)

1.一种存储元件，包含：
具有主表面的第一电极，该主表面具有周缘；
第二电极，与该第一电极垂直分离，并且具有侧壁，该第二电极的该侧壁的至少一部份位于该主表面上，而与该第一电极的该周缘有横向偏移；
绝缘元件，配置于该第一及第二电极之间，该绝缘元件覆盖该第一电极的该主表面的至少一部份，该绝缘元件具有侧壁，该绝缘元件的该侧壁位于该主表面上，而与该第一电极的该周缘具有横向偏移；以及
存储元件，包含可编程电阻材料，该存储元件具有的侧壁部分，沿着该绝缘元件的该侧壁延伸，并接触该第二电极的该侧壁，该存储元件的该侧壁部份具有底表面，该底表面与该第一电极的该主表面接触。
2.如权利要求1所述的存储元件，其中该存储元件的该侧壁部份基本上以垂直方向延伸于该绝缘元件的该侧壁，并且包含脚部份，该脚部份基本上以水平方向延伸于该第一电极的该主表面，该侧壁部份具有与该绝缘元件的该侧壁接触的侧壁，并沿着该绝缘元件的该侧壁延伸，以及该脚部份具有与该第一电极的该主表面接触的底表面。
3.如权利要求2所述的存储元件，其中该脚部份的该底表面接触并位于该第一电极的该主表面的该周缘内。
4.如权利要求2所述的存储元件，还包含覆盖并保护该存储元件的该侧壁部份及该脚部份的介质层。
5.如权利要求1所述的存储元件，其中该第一电极的该主表面具有大致圆形的周缘或大致长方形的周缘。
6.如权利要求1所述的存储元件，其中该第二电极包含位线。
7.如权利要求4所述的存储元件，其中该介质层包含低介电常数材料。
8.如权利要求1所述的存储元件，其中该可编程电阻材料具有至少二个固态相，该至少二个固态相可由电流可逆的诱导而成。
9.如权利要求8所述的存储元件，其中该至少二个固态相包含大致非晶态以及大致结晶态。
10.如权利要求1所述的存储元件，其中该存储元件包含Ge2Sb2Te5。
11.如权利要求1所述的存储元件，其中该存储元件包含由锗、锑、碲、硒、铟、钛、镓、铋、锡、铜、钯、铅、银、硫或金的组合中选取的二个或更多材料的复合物。
12.如权利要求1所述的存储元件，其中该存储元件具有垂直于该绝缘元件的该侧壁的少于20nm的厚度。
13.如权利要求1所述的存储元件，其中该第一电极包含钛及氮。
14.如权利要求1所述的存储元件，其中该第一电极包含钽及氮。
15.一种形成侧壁存储单元的方法，包含：
形成第一电极、绝缘层以及第二电极，该第一电极具有主表面而该主表面具有周缘，该绝缘层覆盖该第一电极的该主表面的至少一部份，以及该第二电极覆盖该绝缘层；
图案化该绝缘层以及该第二电极层，该图案包含位于该绝缘层的侧壁，该侧壁位于该主表面上，并与该第一电极的该周缘有横向偏移，以及位于该第二电极层的侧壁，该侧壁位于该主表面上，并与该第一电极的该周缘有横向偏移；
在该绝缘层的该侧壁以及该第二电极层的该侧壁上形成侧壁隔离，该侧壁隔离包含可编程电阻材料，与该第一及第二电极电连接，该侧壁隔离具有与该第一电极的该主表面接触的底表面，其中形成该侧壁隔离包含：
沉积一层该可编程电阻材料于该侧壁；
各向异性地蚀刻该可编程电阻材料层，以留下一层可编程电阻材料，延伸于该绝缘元件的该侧壁，并与该第二电极的该侧壁接触，以及该可编程电阻材料层具有与该第一电极的该主表面接触的底表面；以及
根据另一图案来蚀刻该沿着该绝缘层的该侧壁延伸的可编程电阻材料层，以定义存储元件的宽度，该存储元件具有侧壁部分，延伸于该绝缘元件的该侧壁，并与该第二电极的该侧壁接触，以及与该第一电极的该主表面接触的底表面，该存储元件具有厚度，该厚度由延伸于该绝缘元件的该侧壁的该层可编程电阻材料的厚度决定，以及该存储元件具有位于该第一及第二电极的接触间的长度，该长度由该绝缘材料层的该侧壁的该绝缘材料层的厚度决定。
16.如权利要求15所述的方法，其中该存储元件包含该侧壁部份与基本上以水平方向延伸的脚部份，该侧壁部份具有延伸于该绝缘元件的该侧壁的侧壁接触，以及该脚部份具有接触该第一电极的该主表面的底表面。
17.如权利要求15所述的方法，其中形成该侧壁隔离包含：
在各向异性地蚀刻该可编程电阻材料层之前，先沉积第二材料层于该可编程电阻材料层；以及
各向异性地蚀刻该第二材料层以及该可编程电阻材料层，以留下延伸于该绝缘元件的该侧壁的一部分可编程电阻材料层以及一部分第二材料层，该部分可编程电阻材料层接触该第二电极的该侧壁，并具有基本上以水平方向延伸于该部分第二材料层下的脚部份，该侧壁部份具有侧壁，该侧壁接触并延伸于该绝缘元件的该侧壁，而且该脚部份具有与该第一电极的该主表面接触的底表面。
18.如权利要求15所述的方法，其中该第二电极层的该图案定义位线，以及该第二电极层的该侧壁包含该位线的一侧。
19.如权利要求15所述的方法，其中该可编程电阻材料包含硫属合金。
20.如权利要求15所述的方法，其中该可编程电阻材料具有至少二个固态相，该至少二个固态相由电流可逆的诱导。
21.如权利要求15所述的方法，其中该可编程电阻材料具有至少二个固态相，该至少二个固态相包含大致非晶态及大致结晶态。
22.如权利要求15所述的方法，其中该可编程电阻材料包含Ge2Sb2Te5。
23.如权利要求15所述的方法，其中该可编程电阻材料包含由锗、锑、碲、硒、铟、钛、镓、铋、锡、铜、钯、铅、银、硫或金的组合中选取的二个或更多材料的复合物。
24.一种存储元件，包含：
传导结构，其具有主表面，该主表面具有多个边；
绝缘元件，位于该传导结构的该主表面的至少一部份上，该绝缘元件具有侧壁；
电极，位于该绝缘元件之上；以及
沿着该绝缘元件的该侧壁的可编程电阻材料侧壁隔离，并与该传导结构及该电极电连接，该侧壁隔离具有与该主表面接触的底边，并在该传导结构的该多个边内，该侧壁隔离具有从该传导结构沿着该绝缘层上的该侧壁延伸到该电极的长度，该侧壁隔离具有大致垂直该长度的宽度，以及该侧壁隔离具有厚度，以及其中该宽度及该厚度小于40nm。
25.如权利要求24所述的元件，其中该传导结构包含钨。
26.如权利要求24所述的元件，其中该电极包含位线。
27.一种形成存储单元的方法，包含：
使用平板印刷工艺，形成具有主表面的传导栓塞，位于该传导栓塞的该主表面的至少一部份上的绝缘层，以及位于该绝缘层上的电极，以及位于该绝缘层上的侧壁；
在该侧壁上形成侧壁隔离，该侧壁隔离包含可编程电阻材料，与该传导栓塞以及该电极电连接，该侧壁隔离具有与该传导栓塞的该主表面接触的底表面，该侧壁隔离具有从该传导栓塞沿着该侧壁延伸到该电极的长度，该侧壁隔离具有大致垂直于该长度的宽度，以及该侧壁隔离具有厚度，该厚度由可编程电阻材料的厚度决定，而且其中形成该侧壁隔离包含：
沉积一层该可编程电阻材料于该侧壁上；
各向异性地蚀刻该可编程电阻材料层，以移除该侧壁以外的可编程电阻材料；以及
根据图案选择性蚀刻可编程电阻材料，该图案具有小于根据图案选择性蚀刻该可编程电阻材料所指定的最小特征尺寸，以定义该侧壁隔离的该宽度。
28.如权利要求27所述的方法，其中该传导栓塞包含钨。
CNB2007100072457A 2006-01-30 2007-01-25 相变化存储器的垂直侧壁有效引脚结构及其制造方法 Active CN100502083C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US76327206P 2006-01-30 2006-01-30
US60/763,272 2006-01-30
US11/381,397 2006-05-03

Publications (2)

Publication Number Publication Date
CN101013738A CN101013738A (zh) 2007-08-08
CN100502083C true CN100502083C (zh) 2009-06-17

Family

ID=38701121

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100072457A Active CN100502083C (zh) 2006-01-30 2007-01-25 相变化存储器的垂直侧壁有效引脚结构及其制造方法

Country Status (3)

Country Link
US (2) US7456421B2 (zh)
CN (1) CN100502083C (zh)
TW (1) TWI316752B (zh)

Families Citing this family (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696503B2 (en) * 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7450411B2 (en) * 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7479649B2 (en) 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7816661B2 (en) 2005-11-21 2010-10-19 Macronix International Co., Ltd. Air cell thermal isolation for a memory array formed of a programmable resistive material
US7599217B2 (en) * 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7521364B2 (en) * 2005-12-02 2009-04-21 Macronix Internation Co., Ltd. Surface topology improvement method for plug surface areas
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7595218B2 (en) * 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7956358B2 (en) 2006-02-07 2011-06-07 Macronix International Co., Ltd. I-shaped phase change memory cell with thermal isolation
US8258057B2 (en) * 2006-03-30 2012-09-04 Intel Corporation Copper-filled trench contact for transistor performance improvement
US7554144B2 (en) 2006-04-17 2009-06-30 Macronix International Co., Ltd. Memory device and manufacturing method
US7928421B2 (en) * 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US7423300B2 (en) * 2006-05-24 2008-09-09 Macronix International Co., Ltd. Single-mask phase change memory element
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7638357B2 (en) * 2006-08-25 2009-12-29 Micron Technology, Inc. Programmable resistance memory devices and systems using the same and methods of forming the same
US7772581B2 (en) 2006-09-11 2010-08-10 Macronix International Co., Ltd. Memory device having wide area phase change element and small electrode contact area
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US7863655B2 (en) 2006-10-24 2011-01-04 Macronix International Co., Ltd. Phase change memory cells with dual access devices
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7682868B2 (en) * 2006-12-06 2010-03-23 Macronix International Co., Ltd. Method for making a keyhole opening during the manufacture of a memory cell
US7903447B2 (en) * 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US8344347B2 (en) 2006-12-15 2013-01-01 Macronix International Co., Ltd. Multi-layer electrode structure
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7433226B2 (en) * 2007-01-09 2008-10-07 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on multiple programmable resistive memory cell
US7440315B2 (en) * 2007-01-09 2008-10-21 Macronix International Co., Ltd. Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell
TWI345827B (en) * 2007-01-10 2011-07-21 Nanya Technology Corp Phase change memory device and method of fabricating the same
US7663135B2 (en) 2007-01-31 2010-02-16 Macronix International Co., Ltd. Memory cell having a side electrode contact
US7619311B2 (en) 2007-02-02 2009-11-17 Macronix International Co., Ltd. Memory cell device with coplanar electrode surface and method
US7701759B2 (en) 2007-02-05 2010-04-20 Macronix International Co., Ltd. Memory cell device and programming methods
US8138028B2 (en) 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US7884343B2 (en) 2007-02-14 2011-02-08 Macronix International Co., Ltd. Phase change memory cell with filled sidewall memory element and method for fabricating the same
US7956344B2 (en) 2007-02-27 2011-06-07 Macronix International Co., Ltd. Memory cell with memory element contacting ring-shaped upper end of bottom electrode
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
US8610098B2 (en) * 2007-04-06 2013-12-17 Macronix International Co., Ltd. Phase change memory bridge cell with diode isolation device
US7755076B2 (en) * 2007-04-17 2010-07-13 Macronix International Co., Ltd. 4F2 self align side wall active phase change memory
US7745231B2 (en) * 2007-04-17 2010-06-29 Micron Technology, Inc. Resistive memory cell fabrication methods and devices
US8373148B2 (en) * 2007-04-26 2013-02-12 Spansion Llc Memory device with improved performance
US7932167B2 (en) * 2007-06-29 2011-04-26 International Business Machines Corporation Phase change memory cell with vertical transistor
US8513637B2 (en) * 2007-07-13 2013-08-20 Macronix International Co., Ltd. 4F2 self align fin bottom electrodes FET drive phase change memory
TWI402980B (zh) 2007-07-20 2013-07-21 Macronix Int Co Ltd 具有緩衝層之電阻式記憶結構
US7884342B2 (en) 2007-07-31 2011-02-08 Macronix International Co., Ltd. Phase change memory bridge cell
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US9018615B2 (en) 2007-08-03 2015-04-28 Macronix International Co., Ltd. Resistor random access memory structure having a defined small area of electrical contact
US7667293B2 (en) * 2007-09-13 2010-02-23 Macronix International Co., Ltd. Resistive random access memory and method for manufacturing the same
US8178386B2 (en) 2007-09-14 2012-05-15 Macronix International Co., Ltd. Phase change memory cell array with self-converged bottom electrode and method for manufacturing
US7642125B2 (en) 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
US7919766B2 (en) 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
US7804083B2 (en) 2007-11-14 2010-09-28 Macronix International Co., Ltd. Phase change memory cell including a thermal protect bottom electrode and manufacturing methods
US7646631B2 (en) 2007-12-07 2010-01-12 Macronix International Co., Ltd. Phase change memory cell having interface structures with essentially equal thermal impedances and manufacturing methods
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US7879643B2 (en) 2008-01-18 2011-02-01 Macronix International Co., Ltd. Memory cell with memory element contacting an inverted T-shaped bottom electrode
US7879645B2 (en) 2008-01-28 2011-02-01 Macronix International Co., Ltd. Fill-in etching free pore device
US8158965B2 (en) 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
US8084842B2 (en) 2008-03-25 2011-12-27 Macronix International Co., Ltd. Thermally stabilized electrode structure
US8030634B2 (en) 2008-03-31 2011-10-04 Macronix International Co., Ltd. Memory array with diode driver and method for fabricating the same
JP5846906B2 (ja) * 2008-04-01 2016-01-20 エヌエックスピー ビー ヴィＮｘｐ Ｂ．Ｖ． バーチカル型相変化メモリセル
US7825398B2 (en) 2008-04-07 2010-11-02 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US7791057B2 (en) 2008-04-22 2010-09-07 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134865B2 (en) * 2008-05-06 2012-03-13 Macronix International Co., Ltd. Operating method of electrical pulse voltage for RRAM application
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US7701750B2 (en) 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US8415651B2 (en) 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
US20100019215A1 (en) * 2008-07-22 2010-01-28 Macronix International Co., Ltd. Mushroom type memory cell having self-aligned bottom electrode and diode access device
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US7719913B2 (en) 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US8036014B2 (en) 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US8907316B2 (en) 2008-11-07 2014-12-09 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions
US8664689B2 (en) 2008-11-07 2014-03-04 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US8084760B2 (en) 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) * 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US8350316B2 (en) * 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8198160B2 (en) * 2010-04-19 2012-06-12 Jun Liu Vertical transistor phase change memory
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8759809B2 (en) * 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8497182B2 (en) * 2011-04-19 2013-07-30 Macronix International Co., Ltd. Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
US8853665B2 (en) * 2012-07-18 2014-10-07 Micron Technology, Inc. Semiconductor constructions, memory cells, memory arrays and methods of forming memory cells
US9256126B2 (en) 2012-11-14 2016-02-09 Irresistible Materials Ltd Methanofullerenes
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
JP6162031B2 (ja) * 2013-11-26 2017-07-12 株式会社日立製作所 相変化メモリおよび半導体記録再生装置
TWI549229B (zh) 2014-01-24 2016-09-11 旺宏電子股份有限公司 應用於系統單晶片之記憶體裝置內的多相變化材料
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9159412B1 (en) 2014-07-15 2015-10-13 Macronix International Co., Ltd. Staggered write and verify for phase change memory
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
US10163494B1 (en) * 2017-05-31 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4719594A (en) 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
US5166096A (en) 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
US5785828A (en) 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US5869843A (en) 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5985698A (en) 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
US6614788B1 (en) * 1998-03-03 2003-09-02 Sun Microsystems, Inc. Network address management
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
DE19903325B4 (de) 1999-01-28 2004-07-22 Heckler & Koch Gmbh Verriegelter Verschluß für eine Selbstlade-Handfeuerwaffe, mit einem Verschlußkopf und Verschlußträger und einem federnden Sperring mit Längsschlitz
US6177317B1 (en) 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6075719A (en) 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6420216B1 (en) 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6271090B1 (en) 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6514788B2 (en) 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6673700B2 (en) 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6511867B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6800563B2 (en) 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6545903B1 (en) 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6512241B1 (en) 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6864503B2 (en) * 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6805663B1 (en) * 2002-09-06 2004-10-19 Vince Bugliosi Method of shared erotic experience and facilities for same
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
KR100486306B1 (ko) 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US7323734B2 (en) * 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells
US7067865B2 (en) 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US6927410B2 (en) 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US7485891B2 (en) 2003-11-20 2009-02-03 International Business Machines Corporation Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
US6937507B2 (en) 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
US7265050B2 (en) 2003-12-12 2007-09-04 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers
US6936840B2 (en) 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
KR100598100B1 (ko) 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법
KR100626388B1 (ko) * 2004-10-19 2006-09-20 삼성전자주식회사 상변환 메모리 소자 및 그 형성 방법
US20060108667A1 (en) * 2004-11-22 2006-05-25 Macronix International Co., Ltd. Method for manufacturing a small pin on integrated circuits or other devices
US20070045606A1 (en) 2005-08-30 2007-03-01 Michele Magistretti Shaping a phase change layer in a phase change memory cell

Also Published As

Publication number Publication date
US20070176261A1 (en) 2007-08-02
US7456421B2 (en) 2008-11-25
TWI316752B (en) 2009-11-01
US7932129B2 (en) 2011-04-26
CN101013738A (zh) 2007-08-08
US20090042335A1 (en) 2009-02-12
TW200729464A (en) 2007-08-01

Similar Documents

Publication Publication Date Title
CN100502083C (zh) 相变化存储器的垂直侧壁有效引脚结构及其制造方法
CN100544016C (zh) 具有绝热衬垫的薄膜保险丝相变化单元及其制造方法
CN100555653C (zh) 可编程电阻随机存取存储器及其制造方法
CN100481389C (zh) 可编程电阻随机存取存储器及其制造方法
CN101246950B (zh) 具有较低电流相变化元件的存储元件
CN101000892B (zh) 可编程电阻存储器及其制造方法
CN101097989B (zh) 具有存储材料绝缘的存储单元及其制造方法
US8106376B2 (en) Method for manufacturing a resistor random access memory with a self-aligned air gap insulator
CN100550462C (zh) 具有l型电极的电阻式随机存取存储器单元
CN101159312B (zh) 具有向周围延伸的存储元件的存储单元器件
CN100524610C (zh) 用于在集成电路上制造窄结构的方法
US8237140B2 (en) Self-aligned, embedded phase change RAM
CN100563040C (zh) 相变化存储单元及其制造方法
CN101083298B (zh) 具有缩减活性面积及接触面积的电阻式随机存取存储单元
CN101290948B (zh) 存储器结构及其制造方法以及存储单元阵列的制造方法
US7919766B2 (en) Method for making self aligning pillar memory cell device
CN100543966C (zh) 用以制造存储元件的方法
CN100563042C (zh) 具有自对准气隙绝缘体的电阻随机存取存储器的制造方法
US20080247224A1 (en) Phase Change Memory Bridge Cell with Diode Isolation Device
CN100573899C (zh) 自我对准的嵌入式相变存储器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant