CN1005241B - 多层陶瓷线路板和半导体组件 - Google Patents

多层陶瓷线路板和半导体组件 Download PDF

Info

Publication number
CN1005241B
CN1005241B CN87104031.XA CN87104031A CN1005241B CN 1005241 B CN1005241 B CN 1005241B CN 87104031 A CN87104031 A CN 87104031A CN 1005241 B CN1005241 B CN 1005241B
Authority
CN
China
Prior art keywords
ceramic
still less
multilayer ceramic
layer
thermal expansivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
CN87104031.XA
Other languages
English (en)
Other versions
CN87104031A (zh
Inventor
牛房信之
篠原浩一
永山更成
荻原觉
曾我太佑男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN87104031A publication Critical patent/CN87104031A/zh
Publication of CN1005241B publication Critical patent/CN1005241B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C03C3/064—Glass compositions containing silica with less than 40% silica by weight containing boron
    • C03C3/066—Glass compositions containing silica with less than 40% silica by weight containing boron containing zinc
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y10T29/4916—Simultaneous circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

一种由陶瓷层和布线导体层交替层迭组成的多层陶瓷线路板，陶瓷层有较布线导体层低的热膨胀系数，但不低于导体层热膨胀系数的一半，陶瓷层由软化温度不高于布线导体层熔点的玻璃形成。以及一种半导体组件，该组件的焊料接合部分有高的可靠性，它包括上述装着陶瓷载体基片的多层陶瓷线路板（陶瓷基片上装有半导体器件）和能用具有良好电导率的银或铜导体做的板。

Description

多层陶瓷线路板和半导体组件
本发明涉及一种新颖的多层陶瓷线路基片，特别涉及一种包括装有载体基片的多层陶瓷线路板的半导体组件，该基片上安装有半导体器件。具体地说，它涉及一种半导体组件结构，在这种结构中，可将有良好导电率的银或铜导体用于多层线路板，而且，这种半导体器件的焊接部分有很好的可靠性。
为了在大型电子计算机中央获得较高的运算速度，必须要在半导体器件本身以及封装器体的系统中达到较高的信号传播速度。在最近几年里，对于半导体器件，高集成技术的发展在高速和高集成度方面取得了显著的结果，而封装技术开始极大地影响运算速度的增加至于封装技术，多层陶瓷线路基片已逐渐被应用，以取得半导体器件的高密度封装和降低电信号的延迟。以前，氧化铝通常被用作多层陶瓷线路基片的绝缘材料，然而在最近几年，为了进一步提高基片特性，已经研究和发展了多种低温烧结基片材料，例如在“多层陶瓷基片”（日本专利申请kokoku No.22，399/84）中所描述的材料，以及用二氧化硅与玻璃粘结形成的低介电常数的低温烧结材料，如在“多层陶瓷布线线路板”（日本专利申请kokai No.11，700/84）中描述的材料。在这些通过烧结原始材料得到的线路板材料中，达到了几乎没有微孔的紧密度，这种材料中，对获得较高运算速度有极大影响的相对介电常数的最低值约在4至5之间。
而且，还得到了用于隔热、减轻重量或隔音目的的多孔陶瓷材料。例如在“合成陶瓷电子材料”（日本专利申请kokai No.89，212/82）和“泡沫陶瓷板的制造方法”（日本专利申请kokai No.83，985/84）中所描述的。然而均没有考虑过把这些基片用作需要较高信号传播速度的大型电子计算机所用的基片材料。
另一方面，随着高速、高密度半导体的出现，为了促进器件的热辐射和增加器件的速度而将半导体器件直接封装在多层陶瓷线路基片上的方法已经被使用。然而，这种方法存在一个问题，即因为半导体器件尺寸的增加，在封装时由于温度的变化而产生的半导体器件材料与多层陶瓷布线线路基片材料之间的应力将增加。因此，必须努力使多层陶瓷布线线路基片的热膨胀系数接近半导体器件的热膨胀系数。然而，为使用具有低电阻的金、铜、银等作为布线导体材料以得到高密度布线，必须找到接近于这些导体材料的热膨胀系数的陶瓷绝缘材料。这样，就要求陶瓷绝缘材料的热膨胀系数既接近于半导体器件材料的热膨胀系数，又接近于导体材料的热膨胀系数。然而，还没有就能适应于这些相互矛盾条件的封装技术作出应有的考虑。
在多层陶瓷线路基片中，绝缘材料需要有尽可能低的介电常数，以达到较高的信号传播速度。而且，所用的导体材料需要有低的电阻。如在“多层陶瓷布线线路板”（日本专利申请kokai No.11，700/84）中所描述的，已经得到了由具有低介电常数的二氧化硅与玻璃结合组成的相对介电常数在4至5之间的基片材料。而且，因为这种材料能在不高于1000℃的温度下烧结。因此，具有低电阻的导体材料，即金、铜、银等都能够与此组合。此外，这种多层陶瓷线路板材料的热膨胀系数已尽可能地接近于半导体器件的热膨胀系数，而和导体材料的热膨胀系数很不相同。然而，还没有适当地注意去达到内部线路的高密度布线，也没有注意到高密度、高可靠性地安装半导体器件。
本发明的目的在于提供一种多层陶瓷线路基片，这种基片包括具有较低的相对介电常数的陶瓷绝缘材料以及在其上高密度布线的、低电阻率的导体材料（例如金、铜或银等），这使得有可能高密度、高可靠性地安装半导体器件。
根据本发明，可提供一种由陶瓷层和布线导体层交替层迭组成的多层陶瓷线路板。在此多层陶瓷线路板中，陶瓷层的热膨胀系数比布线导体层的热膨胀系数低，但不低于它的一半，此陶瓷层由软化温度不高于布线导体层熔点的玻璃形成。
图1和图2分别为说明本发明的具体装置的半导体组件的纵向剖视图。
在图1和图2中，参考数字1和10表示半导体器件，参考数字2和11表示以有机材料为主要成分的一种材料，数字3和12表示载体基片，数字4和13表示焊料，数字5和16表示通孔导体材料，数字6和17表示布线导体材料，数字7和18表示陶瓷绝缘材料，数字8和19表示金-锗焊料，数字9和20表示可伐引线，数字14表示聚酰亚胺树脂（Polyimideresin），数字15表示铜导体布线材料。
该陶瓷层具有不低于7.2×10-6/℃的热膨胀系数和在1MHz时不高于4.5的相对介电常数。布线导体层由金或银或铜中的一种构成。
本发明的多层陶瓷线路板当在陶瓷层中包含有少量直径为100微米或更小的空心二氧化硅时能具有更低的介电常数。空心二氧化硅的含量最好占陶瓷层的35-60%体积比。
为了降低陶瓷隔离材料的相对介电常数，可以想到由与玻璃结合的低介电常数的填充物构成的那些材料。就低介电常数的填充物而言，二氧化硅在无机材料中有最低的介电常数。然而，因为二氧化硅的相对介电常数约为4，因此很难通过现有的致密地烧结陶瓷的方法得到相对介电常数小于4的陶瓷绝缘材料。本发明是基于这样的想法，因为空气的介电常数约为1，因此，在材料中引入微孔就可得到相对介电常数小于4的陶瓷绝缘材料。虽然已经知道几种包含许多用于隔热和隔音的微孔的结构材料，但这些材料中的微孔直径一般大到几个毫米，因此这种材料不能用于多层线路板。因此，为了将这种材料用于多层线路板，由于内部布线的高度集成和对短路、布线断裂的敏感性等因素，材料内部包含的微孔的微细直径应不大于100微米。
为了制备内部有微孔的陶瓷绝缘材料，可以设想一种方法，例如将陶瓷粉末和发泡剂混合，然后燃烧该混合物，同时伴随着发泡，从而得到内部含有微孔的陶瓷，另一种方法是将陶瓷粉末和空心的微球体混合并烧结这些混合物。然而，因为使用发泡剂的方法很难给出大量分散在陶瓷中的均匀细微的微孔，所以只有采用混合陶瓷粉末和空心微球体的方法。关于空心的微球体，为得到尽可能低的相对介电常数，已采用了具有无机材料中最低介电常数的二氧化硅作为空心二氧化硅微粒的主要成分，并精选直径不超过100微米的微粒。因为混合物必须在一个不高于布线导体材料（例如金、铜、银）的熔点的温度下烧结，所以用于和空心二氧化硅微球体结合的陶瓷，从能在不高于所述熔点的温度下软化的玻璃和结晶玻璃中精选出来的。“结晶玻璃”是从加热的非晶态玻璃中析出的结晶相玻璃，它同时具有低温烧结特性和一定的强度。
本发明所用的微粒直径需不大于约100微米，该材料用下面的方法来制备。通过喷雾干燥法使含有钠的二氧化硅形成空心的微粒。随后将这些空心微粒迅速加热以产生空心微球体。然后将微球体冷却，并接受酸处理、水洗等等，使钠含量不超过2%重量比。当钠含量不超过2%重量比时，这些微球体在温度不高于100℃时将不软化，因此具有足够高的热阻温度。
为了达到低电阻率导体材料的高密度布线，应将陶瓷绝缘材料和导体材料之间的热膨胀系数的差别做得小些。此外，为了得到尽可能低的电阻率，导体材料最好采用纯金属。既然金、铜或银的热膨胀系数都很高，分别为1.44×10-5/℃，1.68×10-5/℃或1.92×10-5/℃，应力分析的结果表明，陶瓷绝缘材料的热膨胀系数至少也应有上面提到的各系数的一半。结果，当用金为导体材料时，陶瓷绝缘材料应具有不小于7.2×10-6/℃的热膨胀系数。同样，当用铜作导体材料时，陶瓷绝缘材料应有不小于8.4×10-6/℃的热膨胀系数。因而，尽管以前的倾向是使陶瓷绝缘材料的热膨胀系数接近于硅半导体器件的热膨胀系数，但为了得到高密度布线，反而应增加陶瓷绝缘材料的热膨胀系数，以便接近于导体材料的热膨胀系数。结果，这样得到的多层线路板具有比较大的热膨胀系数，从而很难将硅半导体器件直接安装上去。所以，应发明一些新的高密度封装硅半导体器件的方法。于是，发明了在多层陶瓷线路基片和半导体器件之间提供一个载体基片的方法，从而缓和了多层陶瓷线路板和半导体器件的热膨胀系数之间的差别。首先，半导体器件借助焊料块（Solder bump）直接安装在载体基片上。然后，将主要成分为有机材料、热膨胀系数和焊料完全相同的材料插入半导体器件和载体基片之间。此后，将如此得到的系统借助焊料块装到多层陶瓷线路基片上就得到了组件。在这种情况中，由于载体基片和多层陶瓷线路基片仅与焊料接触，从焊接点的可靠性的观点上说，载体基片和多层陶瓷线路基片的热膨胀系数应近似相同。热循环试验和应力分析的结果表明，载体基片和多层陶瓷线路基片的热膨胀系数的差别必须不高于1×10-6/℃。另一方面，由热循环试验和应力分析已经证实，半导体器件与载体基片热膨胀系数之间的差别造成的热应力可通过在两者之间填入主要成分为有机材料的材料而得到缓解，并能在热膨胀系数的差别达到1×10-5/℃以前维持焊接点的可靠性。作为一个结果，已经实现了一种封装方法，在该方法中，可以使用其热膨胀系数高于半导体器件热膨胀系数的多层陶瓷线路基片，而且，根据工艺要求在这些焊接中使用的焊料应有彼此不同的熔点。这样，用于焊接半导体器件和载体基片的焊料，其熔点必须高于焊接载体基片的多层陶瓷线路板所用的焊料。
有机树脂能较好地同橡胶微粒和陶瓷粉末结合。前者的数量最好是100份重量的树脂相应有5-10份重量，后者的数量最好是占相对于全部体积的35-60%。
上述橡胶微粒最好至少选取聚丁二烯（polybutadiene）和硅橡胶中的一种。上述陶瓷粉末最好至少选取石英、碳化硅、氮化硅、碳化钙及含铍碳化硅中的一种。
用于载体基片和多层线路板的陶瓷层最好含有下述成分（按重量百分比）的玻璃：
20-95%的SiO2及至少从25%或更少的Al2O3、15-25%的MgO、50%或更少的B2O3、15-25%的ZnO、10-25%r CaO、4-20%的Li2O中选取一种。更准确地说，下列成分是可取的：
（1）50-70%的SiO2、15-25%的Al2O3和15-25%的MgO。
该成分可进一步包含5%或更少的至少从B2O3、K2O、P2O5、ZrO2、CaF2、A1N、Cs2O和V2O5中选取的一种。
（2）70-95%的SiO2、4-15%的Li2O、1-10%的Al2O3、的5%或更少的至少从K2O、MgO和B2O3中选取的一种。
该成分可进一步包含5%或更少的至少从P2O5、ZrO2CaF2、A1N、Cs2O和V2O5中选取的一种。
（3）30-50%的SiO2、30-50%的B2O3、10-25%的CaO和10-20%的Li2O。
该成分可进一步包含5%或更少的至少从K2O、MgO、CaF2、P2O5、ZrO2、A1N、Cs2O和V2O5中选取的一种。
（4）55-82%的SiO2、15-25%的B2O3、2-15%的Li2O、和1-10%的Al2O3。
该成分可进一步包含5%更少的至少从CaF2、P2O5、ZrO2、AlN、Cs2O、V2O5、MgO以及K2O中选取的一种。
（5）55-65%的SiO2、15-25%的znO、和10%或更少的至少从Al2O3、LiO和KO中选取的一种。
该成分可进一步包含5%或更少的至少从B2O3、CaF2、MgO、K2O、P2O5、ZrO2、AlN、Cs2O和V2O5中选取的一种。
（6）20-30%的SiO2、10-15%的Li2O、40-50%的B2O3、和15-25%的CaO。
该成分可进一步包含5%或更少的至少从CaF2、Al2O3、K2O、P2O5、ZrO2、AlN、Cs2O和V2O5中选取的一种。
而且，本发明提供了一种用于多层陶瓷线路板的无定形玻璃粉末，其组分为20-95%的SiO2和至少从25%或更少的Al2O3、15-25%MgO、50%或更少的B2O3、15-25%ZnO、10-25%的CaO和4-20%的Li2O中选取的一种（每种均为重量百分比）。玻璃粉末最好这样获得将上面所列成分熔化后再将得到的无定形玻璃淬火和研磨，由此得到5微米或更小直径的微粒。
多层陶瓷线路基片包括相对介电常数为3.0-4.5的陶瓷绝缘材料和主要由具有低电阻率的金、铜或银构成的、在其上高密度布线的布线导体材料，它具有比半导体器件高得多的热膨胀系数，因此，把具有与多层陶瓷线路基片近似相同的热膨胀系数的载体基片放在半导体器件的陶瓷多层线路基片之间，并借助焊料进行接合，一种主要成分为有机材料、热膨胀系数与焊料近似相同的材料被填在半导体器件和载体基片之间，从而使焊接部分的可靠性得到改善。这样，甚至对于热膨胀系数较高的多层陶瓷线路基片，也能得到一种封装方法。可以用这种方法高密度地封装半导体器件，也能得到焊接部分的高可靠性。此外，可以把装有半导体器件的载体基片和多层陶瓷线路基片的焊接部分分开，从而使半导体器件的表面能得到保护。
实例：
本发明将参考下面的实例来描述。在下面的叙述中，“份”意为重量的份数，“%”意为重量的百分比，除非别有规定。
实例1：
通过熔化表1所列成分后，再将得到的无定形玻璃淬火、研磨成直径为5微米或更小的微粒，从而制备出玻璃粉末。
40份平均直径为28微米的空心二氧化硅微球体和60份表1所列成分的玻璃粉末（平均直径为1微米）的混合物中分别加上12.5份作为粘合剂的、平均聚合等级为1000的聚乙烯醇缩丁醛树脂（polyvinyl butyralresin），4份作为增塑剂的丁基邻苯二甲酰，丁基乙二醇酸酯（butylphthalyl buthlglycolate）以及作为溶剂的62.0份的三氯乙烯，16.0份的四氯乙烯和22.0份的n-丁醇。把上述成分全部混合在一个湿球磨机内磨成浆，并用搅拌真空除气机把在球磨期间在浆中产生的气泡释放出去，并调节到适当的粘度。随后用刮刀法在硅处理聚脂膜支架上涂复0.2毫米厚的浆，又在干燥箱中除去溶剂而得到一种原料片。
把原料片切成210毫米的正方形，在100℃，5千克力/厘米2的压强下挤压以平整它的表面。然后，使用冲压机将片切成200毫米的正方形，并在那里做一个引导孔。随后利用引导孔将原料片定位，并在预先设定的位置上用电子束加工法打出直径为0.1毫米的通孔，把由金粉、硝化棉、乙基棉、聚乙烯醇缩丁醛和三氯乙烯按100∶3∶1∶2∶23（按重量）的比例组成的导电膏填满原料片中的通孔。然后，导电膏按照预先设定的线路图形用丝网印刷方法印刷，把50片这样得到的原料片的引导孔位置对准堆放起来，并在120℃，25千克力/厘米2的压强下层迭起来，随后经过冲切，得到150毫米见方的正方形原料片迭层。将该迭层放入烤箱在空气中于最高温度850℃到960℃烧一小时。这样，就制得了120毫米见方和7毫米厚的多层陶瓷线路基片。
除了通孔位置和布线图形有所改变以外，载体基片按照与多层陶瓷线路基片相同的方法制得，迭层薄片的数目为7，烧制以后的载体基片的尺寸为11毫米见方和1毫米厚。
10毫米见方的半导体器件（硅）用95%铅-5%锡的焊料焊接到载体基片上。然后，在载体基片与半导体器件之间填充具有与焊接材料的热膨胀系数大致相同的材料，这种材料是由100份环氧树脂（商品名为EP-828）和5至10份聚丁二烯（商品名为CTEN，1300×9）组成的有机混合物以及35-60%体积比的平均微粒直径为1微米的石英粉末掺在一起构成的。然后，把9×9＝81片载体基片（焊接有半导体器件、并已填入主要成分为有机材料的材料）用60%铅-40%锡的焊料焊接到多层陶瓷线路基片（已用金-锗焊料焊接到可伐引线）上，制得一个半导体组件。
这样制得的多层陶瓷线路基片的特性和在组件基片中的焊料接合部分的可靠性如表2所示。在多层陶瓷线路基片中使用的陶瓷绝缘材料的相对介电常数（在1MHz时）为3.0至4.5，电信号延迟时间为5.7至7.0毫微秒，这样，相对于以氧化铝为主要成分的多层陶瓷线路基片已使速度加快31-44%，后者有高的相对介电常数（9.5），电信号的延迟时间为10.2毫微秒。因为20号多层陶瓷线路基片具有7.0-9.0×10-6/℃的热膨胀系数，因此，某些材料体系会产生内部龟裂，其原因在于内部布线材料金和陶瓷绝缘材料之间热膨胀系数的差别。然而，因为21号-38号多层陶瓷线路基片有8.0-13.0×10-6/℃的热膨胀系数，它们与内部布线导体材料金匹配得很好，在基片内不会引起龟裂。而且甚至在反复3000次55℃至150℃温度循环后半导体组件中，所有的焊接部分都没有出现布线的断裂。这将完全满足大型电子计算机的寿命要求。
实例2：
半导体器件用与实例1相同的方法制得，只是作了以下更改：
用聚甲基丙烯酸酯（polymethacrylate）树脂代替平均聚合等级为1000的聚乙烯丁醛树脂。
用邻苯二甲酸二乙酯（Diethyl phthalate）代替丁基邻苯二甲酰，丁基乙二醇酸酯。
用铜粉代替金粉。
用聚甲基丙烯酸酯（polymethacrylate）代替聚乙烯醇缩丁醛。用氯气炉代替空气炉。
这样制得的多层陶瓷线路基片的特性和组件基片中的焊接部分的可靠性如表3所示。多层陶瓷线路基片中使用的陶瓷绝缘材料的相对介电常数在1MHZ时有3.0-4.5，电信号延迟时间为5.7-7.0毫微秒。这样，与氧化铝型多层陶瓷线路基片相比较已得到31-44%的速度提高。在39、48、54和55号多层陶瓷线路基片中，一些材料体系的热膨胀系数低于用铜作为内部布线导体材料热膨胀系数的一半，其结果是这些陶瓷绝缘材料不能与铜很好匹配，引起产生龟裂。然而，在上述这些以外的其它多层陶瓷线路基片中，没有观察到产生龟裂，陶瓷绝缘材料与铜匹配得很好。另一方面，对半导体组件重复3000次、55°-150℃的温度循环试验，在44、49和52号组件的焊接部分产生了一些龟裂，这说明了在重复温度循环时有发生布线断裂的可能性。上述这些组件之外的其它组件在焊接部分没有改变，因此证明它们能够在实际中得到满意的使用。
实例3
除了下列更改外，按与实例1和实例2同样的方法制得组件：
为了制备载体基片，把由7个原料片层迭起来，然后用烧结法得到的白基片（没有通孔也没有布线图形）切成11毫米见方。然后，用激光在白基片上打出0.1毫米直径的孔，再用镀敷法在孔里填满铜而制得载体基片。
这样制得的组件有与实例1和实例2相似的结果。
实例4
使用铜和聚酰亚胺的多层布线线路是在实例1和实例2制备的多层陶瓷线路基片上形成的。多层陶瓷线路基片包含26层。
在多层陶瓷线路基片上，用真空淀积的方法形成0.03微米厚的铬膜和0.1微米厚的铜膜。然后，在表面涂复22微米厚的正光致抗蚀剂，形成布线图形。用电解电镀的方法形成20微米厚的铜布线层。接着涂覆22微米厚的正光致抗蚀剂，形成一个内层电路图形，再用电解电镀法形成20微米厚的铜的内层电路图形。除去正光致抗蚀剂后，用氩离子刻蚀法除去铜膜和铬膜的多余部分。接着，用热膨胀系数低的聚酰亚胺型树脂涂覆50微米厚，形成一个隔离层。然后，把热膨胀系数低的聚酰亚胺型树脂层表面用表面抛光法弄光滑。而且，对内层电路的图形由联氨水合物-乙二胺（hydrazine hydrate-ethylenediamine）的液态混合物用湿刻法使之曝光。接着以与第一层布线相同的方法形成又一层20微米厚的铜布线层。用这样的方法，在多层陶瓷线路基片上形成3层铜布线层。
半导体器件和载体基片按照与例1至例3同样的方法安装，这样，就制成了组件基片。
按这个例子制备的组件基片的信号传播延迟时间比按例1到例3制备的组件基片减少大约5%。这是由于低热膨胀的聚酰亚胺绝缘材料的相对介电常数为3.5。焊接部分的可靠性与例1至例3中的大体相同。这是因为，既然多层陶瓷线路基片上形成的聚酰亚胺和铜的多层布线线路的厚度小，热膨胀系数的改变也就小的缘故。
根据本发明，由于使用的陶瓷绝缘材料具有相对高的热膨胀系数，这使得以有低电阻率的金、铜或银等为主要成分的布线导体材料能够高密度地布线。而且，找到了一种封装方法，按照这种封装方法高密度地封装半导体器件，也能在焊接部分达到高的可靠性。甚至对于具有高的热膨胀系数的多层陶瓷线路基片来说只要在半导体器件和多层陶瓷线路基片之间插入载体基片，它们之间用焊料焊接，并用以有机材料为主要成分、热膨胀系数与半导体器件和载体基片之间焊料大体相同的材料进行隔离，也可以做到上述各点。
Figure 87104031_IMG2
Figure 87104031_IMG4
Figure 87104031_IMG6

Claims (8)

1、一种由陶瓷层和布线导体层交替层迭组成的多层陶瓷线路板，其中，布线导体层由低阻导电材料构成，陶瓷层由SiO2和玻璃形成，其特征在于：陶瓷层中SiO2的含量基本为20-85%，玻璃是从下列材料中选出的一种材料构成的：25%或更少的Al2O3、1-25%的MgO、50%或更少的B2O3、15-25%的ZnO、10-25%的CaO、2-20%的Li2O、10%或更少的K2O、50-60%的AlPO4、25-35%的Y2O3、5%或更少的P2O5、5%或更少的ZrO2、5%或更少的CaF2、6%或更少的AlN、5%或更少的CS2O，以及5%或更少的V2O5，其中百分比均为重量比;其软化温度不高于布线导体层的熔点，其热膨胀系数比布线导体层的低，但不低于布线导体层的热膨胀系数的一半，低导电材料为由金、银或铜中选出的一种金属。
2、根据权利要求1的多层陶瓷线路板，其中陶瓷层的热膨胀系数不低于7.2×10-6/℃，在1MHz时的相对介电常数低于4.5。
3、根据权利要求1的多层陶瓷线路板，其中陶瓷层由微粒直径不大于100微米的，分散在玻璃中的空心二氧化硅组成，这些玻璃在不高于布线导体层的熔点的温度下软化。
4、根据权利要求3的多层陶瓷线路板，其中所说的空心二氧化硅（微球体）的含量以体积计为陶瓷层的35-60%。
5、使用权利要求1所说的多层陶瓷线路板安装半导体器件组成的半导体组件，其中，半导体器件安装在所述多层陶瓷线路板中的陶瓷载体基片上，其特征在于：载体基片和多层线路板都由陶瓷层和布线导体层交替层迭而成。
6、根据权利要求5的半导体组件，其中陶瓷载体基片的半导体器件是通过焊料块结合在一起的，所说的焊料块用有机树脂覆盖。
7、根据权利要求的6半导体组件，其中，有机树脂包含所说的树脂100份（重量），橡胶微粒5至10份（重量），以及占总体积35-60%的陶瓷粉末。
8、根据权利要求7的半导体组件，其中的橡胶微粒至少包含聚丁二烯和硅橡胶中的一种，陶瓷粉末至少包含石英，碳化硅、氮化硅、碳化钙，有及含铍碳化硅中的一种。
CN87104031.XA 1986-06-06 1987-06-05 多层陶瓷线路板和半导体组件 Expired CN1005241B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61130136A JPS62287658A (ja) 1986-06-06 1986-06-06 セラミックス多層回路板
JP130136/86 1986-06-06

Publications (2)

Publication Number Publication Date
CN87104031A CN87104031A (zh) 1987-12-16
CN1005241B true CN1005241B (zh) 1989-09-20

Family

ID=15026818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN87104031.XA Expired CN1005241B (zh) 1986-06-06 1987-06-05 多层陶瓷线路板和半导体组件

Country Status (4)

Country Link
US (2) US4821142A (zh)
JP (1) JPS62287658A (zh)
KR (1) KR930000881B1 (zh)
CN (1) CN1005241B (zh)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248593A (ja) * 1988-03-30 1989-10-04 Ngk Insulators Ltd セラミック多層配線基板
DE3823469A1 (de) * 1988-07-11 1990-01-18 Bodenseewerk Geraetetech Filteranordnung
US4943845A (en) * 1988-08-02 1990-07-24 Northern Telecom Limited Thick film packages with common wafer aperture placement
JPH0268992A (ja) * 1988-09-02 1990-03-08 Nec Corp 多層配線基板
US5136271A (en) * 1989-01-09 1992-08-04 Mitsubishi Denki Kabushiki Kaisha Microwave integrated circuit mountings
EP0441180B1 (en) * 1989-01-09 1999-07-07 Mitsubishi Denki Kabushiki Kaisha Integrated circuits containing microwave circuits
US5080958A (en) * 1989-08-01 1992-01-14 E. I. Du Pont De Nemours And Company Multilayer interconnects
US5077451A (en) * 1990-01-17 1991-12-31 Aptix Corporation Custom tooled printed circuit board
US5055973A (en) * 1990-01-17 1991-10-08 Aptix Corporation Custom tooled printed circuit board
US5132648A (en) * 1990-06-08 1992-07-21 Rockwell International Corporation Large array MMIC feedthrough
JP3021586B2 (ja) * 1990-09-17 2000-03-15 富士通株式会社 低誘電率セラミック基板とグリーンシートの製造方法
JP2906282B2 (ja) * 1990-09-20 1999-06-14 富士通株式会社 ガラスセラミック・グリーンシートと多層基板、及び、その製造方法
US5379191A (en) * 1991-02-26 1995-01-03 Microelectronics And Computer Technology Corporation Compact adapter package providing peripheral to area translation for an integrated circuit chip
JPH04314394A (ja) * 1991-04-12 1992-11-05 Fujitsu Ltd ガラスセラミック回路基板とその製造方法
KR970011620B1 (ko) * 1991-05-23 1997-07-12 모토로라 인코포레이티드 집적회로 칩 캐리어
EP0518701A3 (en) * 1991-06-14 1993-04-21 Aptix Corporation Field programmable circuit module
JP2610375B2 (ja) * 1992-02-27 1997-05-14 富士通株式会社 多層セラミック基板の製造方法
US5483421A (en) * 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
US5313366A (en) * 1992-08-12 1994-05-17 International Business Machines Corporation Direct chip attach module (DCAM)
US5925444A (en) 1992-12-09 1999-07-20 Hitachi, Ltd. Organic binder for shaping ceramic, its production method and product employing the same
US5785789A (en) * 1993-03-18 1998-07-28 Digital Equipment Corporation Low dielectric constant microsphere filled layers for multilayer electrical structures
US5617131A (en) * 1993-10-28 1997-04-01 Kyocera Corporation Image device having a spacer with image arrays disposed in holes thereof
US5548486A (en) * 1994-01-21 1996-08-20 International Business Machines Corporation Pinned module
US5726482A (en) * 1994-02-08 1998-03-10 Prolinx Labs Corporation Device-under-test card for a burn-in board
US5537108A (en) * 1994-02-08 1996-07-16 Prolinx Labs Corporation Method and structure for programming fuses
US5917229A (en) * 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5813881A (en) * 1994-02-08 1998-09-29 Prolinx Labs Corporation Programmable cable and cable adapter using fuses and antifuses
US5572409A (en) * 1994-02-08 1996-11-05 Prolinx Labs Corporation Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board
US5808351A (en) * 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5834824A (en) * 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5489465A (en) * 1994-06-03 1996-02-06 International Business Machines Corporation Edge seal technology for low dielectric/porous substrate processing
EP1083600B1 (en) * 1994-08-19 2007-02-14 Hitachi, Ltd. Multilayered circuit substrate
US6423571B2 (en) 1994-09-20 2002-07-23 Hitachi, Ltd. Method of making a semiconductor device having a stress relieving mechanism
KR100398714B1 (ko) 1994-09-20 2003-11-14 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치및그의실장구조체
US5962815A (en) * 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US5878483A (en) * 1995-06-01 1999-03-09 International Business Machines Corporation Hammer for forming bulges in an array of compliant pin blanks
JP3330468B2 (ja) * 1995-06-30 2002-09-30 富士通株式会社 配線基板及び半導体装置
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) * 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5872338A (en) * 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
DE19646369B4 (de) * 1996-11-09 2008-07-31 Robert Bosch Gmbh Keramische Mehrlagenschaltung und Verfahren zu ihrer Herstellung
US6034427A (en) * 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6239485B1 (en) 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6081026A (en) * 1998-11-13 2000-06-27 Fujitsu Limited High density signal interposer with power and ground wrap
US6430058B1 (en) * 1999-12-02 2002-08-06 Intel Corporation Integrated circuit package
US6413849B1 (en) 1999-12-28 2002-07-02 Intel Corporation Integrated circuit package with surface mounted pins on an organic substrate and method of fabrication therefor
JP3407716B2 (ja) * 2000-06-08 2003-05-19 株式会社村田製作所 複合積層電子部品
JP3785903B2 (ja) * 2000-07-21 2006-06-14 株式会社村田製作所 多層基板及びその製造方法
JP3669255B2 (ja) * 2000-09-19 2005-07-06 株式会社村田製作所 セラミック多層基板の製造方法および未焼成セラミック積層体
US6399892B1 (en) 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
US6726996B2 (en) 2001-05-16 2004-04-27 International Business Machines Corporation Laminated diffusion barrier
DE60109827T2 (de) * 2001-08-30 2006-04-20 Sumida Corp. Bleifreie lötlegierung und diese verwendende elektronischen teile
DE10234364B4 (de) * 2002-07-27 2007-12-27 Robert Bosch Gmbh Glas-Keramik-Verbundwerkstoff, dessen Verwendung als keramische Folie, Schichtverbund oder Mikrohybrid und Verfahren zu dessen Herstellung
US7135767B2 (en) * 2003-07-29 2006-11-14 Agilent Technologies, Inc. Integrated circuit substrate material and method
WO2007142112A1 (ja) * 2006-06-02 2007-12-13 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法ならびに電子部品
CN101402514B (zh) * 2007-10-03 2011-09-07 日立金属株式会社 氧化物接合用焊料合金和使用了它的氧化物接合体
US9125301B2 (en) * 2011-10-18 2015-09-01 Integrated Microwave Corporation Integral heater assembly and method for carrier or host board of electronic package assembly
CN102548197B (zh) * 2012-01-30 2016-08-03 华为技术有限公司 一种高速印制电路板
CN102869207B (zh) * 2012-09-24 2014-08-13 胜宏科技（惠州）股份有限公司 一种多层led混合材料线路板的层压方法
TW201641461A (zh) * 2015-04-28 2016-12-01 賀利氏貴金屬北美康舍霍肯有限責任公司 介電物帶組合物

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL232500A (zh) * 1957-10-22
US4109377A (en) * 1976-02-03 1978-08-29 International Business Machines Corporation Method for preparing a multilayer ceramic
US4374391A (en) * 1980-09-24 1983-02-15 Bell Telephone Laboratories, Incorporated Device fabrication procedure
JPS5789212A (en) * 1980-11-25 1982-06-03 Tdk Electronics Co Ltd Composite ceramic electronic material
JPS599992A (ja) * 1982-07-08 1984-01-19 株式会社日立製作所 多層配線基板の製造方法
JPS5911700A (ja) * 1982-07-12 1984-01-21 株式会社日立製作所 セラミツク多層配線回路板
JPS5922399A (ja) * 1982-07-29 1984-02-04 ソニー株式会社 プリント基板収納装置
JPS5983985A (ja) * 1982-10-30 1984-05-15 松下電工株式会社 発泡セラミツク板の製造方法
JPS59107596A (ja) * 1982-12-13 1984-06-21 株式会社日立製作所 セラミツク多層配線回路板
JPS59151443A (ja) * 1983-02-17 1984-08-29 Fujitsu Ltd 半導体装置
JPS6028296A (ja) * 1983-07-27 1985-02-13 株式会社日立製作所 セラミツク多層配線回路板
JPS60136294A (ja) * 1983-12-23 1985-07-19 株式会社日立製作所 セラミック多層配線回路板
US4650923A (en) * 1984-06-01 1987-03-17 Narumi China Corporation Ceramic article having a high moisture proof
JPS6156493A (ja) * 1984-08-28 1986-03-22 日本電気株式会社 多層回路基板の電源配線構造
JPS6183674A (ja) * 1984-10-01 1986-04-28 株式会社日立製作所 セラミツク配線基板及びその製造方法
JPH0634452B2 (ja) * 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
JPS6273799A (ja) * 1985-09-27 1987-04-04 日本電気株式会社 多層セラミツク配線基板
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
US5024883A (en) * 1986-10-30 1991-06-18 Olin Corporation Electronic packaging of components incorporating a ceramic-glass-metal composite
JPH06183674A (ja) * 1992-12-21 1994-07-05 Toshiba Corp エレベータ

Also Published As

Publication number Publication date
KR880001052A (ko) 1988-03-31
JPS62287658A (ja) 1987-12-14
KR930000881B1 (ko) 1993-02-08
USRE34887E (en) 1995-03-28
JPH0543316B2 (zh) 1993-07-01
CN87104031A (zh) 1987-12-16
US4821142A (en) 1989-04-11

Similar Documents

Publication Publication Date Title
CN1005241B (zh) 多层陶瓷线路板和半导体组件
US5071793A (en) Low dielectric inorganic composition for multilayer ceramic package
US4620264A (en) Multi-layer ceramic wiring circuit board and process for producing the same
EP0133010A2 (en) Multilayered ceramic circuit board
US5079194A (en) Crystal growth inhibitor for glassy low dielectric inorganic composition
US5206190A (en) Dielectric composition containing cordierite and glass
US4861646A (en) Co-fired metal-ceramic package
JPH0770248B2 (ja) 低誘電率絶縁層および厚膜装置並びにそれらの製造方法
CA2065537C (en) Process for manufacturing multi-layer glass ceramic substrate
US5316985A (en) Suppression of crystal growth in low dielectric inorganic composition using ultrafine alumina
US5141899A (en) Low dielectric inorganic composition for multilayer ceramic package containing titanium silicate glass and crystal inhibitor
US5256470A (en) Crystal growth inhibitor for glassy low dielectric inorganic composition
US5260119A (en) Low dielectric inorganic composition for multilayer ceramic package
US5122930A (en) High heat-conductive, thick film multi-layered circuit board
US5118643A (en) Low dielectric inorganic composition for multilayer ceramic package containing titanium silicate glass
US5283210A (en) Low temperature sintering low dielectric inorganic composition
EP0476954B1 (en) Method for preparing green sheets
JPS58156552A (ja) 絶縁性セラミツクペ−スト用無機組成物
EP0152794A2 (en) Multi-layered electrical interconnection structure
US5270268A (en) Aluminum borate devitrification inhibitor in low dielectric borosilicate glass
JPH02226787A (ja) 混成回路
JPH0424307B2 (zh)
US5312784A (en) Devitrification inhibitor in low dielectric borosilicate glass
JPH046045B2 (zh)
US5352482A (en) Process for making a high heat-conductive, thick film multi-layered circuit board

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
WD01 Invention patent application deemed withdrawn after publication
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee