CN100524828C - 垂直双沟道绝缘硅晶体管及其制造方法 - Google Patents
垂直双沟道绝缘硅晶体管及其制造方法 Download PDFInfo
- Publication number
- CN100524828C CN100524828C CNB2004100493880A CN200410049388A CN100524828C CN 100524828 C CN100524828 C CN 100524828C CN B2004100493880 A CNB2004100493880 A CN B2004100493880A CN 200410049388 A CN200410049388 A CN 200410049388A CN 100524828 C CN100524828 C CN 100524828C
- Authority
- CN
- China
- Prior art keywords
- channel
- vertical
- effect transistor
- pair
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000012212 insulator Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims description 61
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 238000002955 isolation Methods 0.000 claims abstract description 62
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims description 84
- 230000005669 field effect Effects 0.000 claims description 74
- 239000011324 bead Substances 0.000 claims description 50
- 238000005468 ion implantation Methods 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 21
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 14
- 229910052721 tungsten Inorganic materials 0.000 claims description 14
- 239000010937 tungsten Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 11
- 239000000203 mixture Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- 238000001947 vapour-phase growth Methods 0.000 claims description 9
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 7
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000002708 enhancing effect Effects 0.000 claims 2
- 230000000694 effects Effects 0.000 description 7
- 238000003475 lamination Methods 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 244000235115 Alocasia x amazonica Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
Abstract
一种垂直双沟道绝缘硅场效应晶体管，包括：与衬底上的一对平行浅沟槽隔离层接触的双垂直半导体层对；源区、漏区和沟道区，在一对垂直半导体层上每一层上，相对应的区域在一对垂直半导体层上以对准方式彼此面对，在一对垂直半导体层两者的沟道区上的栅极氧化层，以及栅电极、源电极和漏电极，与一对垂直半导体层的相应区域电连接。
Description
1、技术领域
本发明涉及一种金属氧化物半导体场效应晶体管(MOSFET)及其制造方法。更具体地，本发明涉及一种垂直双沟道绝缘硅MOSFET及其制造方法。
2、背景技术
近年来，在绝缘硅(SOI)衬底上制造的器件已经获得了许多应用。当在SOI衬底上制造器件时，就减少了结漏电流和寄生结电容。小的结漏电流带来了低的功耗，因此对于DC电源将有相对长的寿命。低的寄生结电容易于获得高速器件。
图1表示传统的横向沟道(SOI)互补MOSFET器件。
参照图1，N沟道晶体管12和P沟道晶体管14包括在衬底18上形成的埋入氧化层20和单晶层22。叠层16包括衬底18、埋入氧化层20和单晶硅层22。可以采用传统的注入氧隔离(SIMOX)方法来形成埋入氧化层22。在这种器件结构中，通过氧化物填充的沟槽30形成隔离器件岛28。参考数字36表示埋入氧化层20和隔离岛28之间的界面。该器件还分别包括晶体管的源区和漏区52和54。轻掺杂区48包围该源区和漏区52和54。在隔离岛28的中央部分之上形成晶体管栅极38。晶体管栅极38包括在隔离岛28和构图的多晶硅层的上表面上的氧化层。形成与源区52接触的晶体管的体接触56。在晶体管栅极38的构图的单晶硅层和源区和漏区52和54上形成电接触点58。
这种器件结构的特征是不需要晶片粘接处理步骤。然而，横向沟道SOI晶体管例如图1中所示的这种晶体管是一种平面型器件，为了提高器件性能质量例如“导通(on)”电流，该平面型器件需要衬底表面上的较大的晶体管面积。因此，提供改善性能而不需要晶片表面上的附加面积的垂直沟道SOI器件结构就呈现出了一种可替代的前景。然而，在第一晶片上已经形成了器件结构的一部分之后，传统垂直SOI晶体管则需要复杂的处理步骤，例如倒装晶片粘接。
图2表示传统垂直沟道SOI MOSFET器件的一种结构。
参照图2，传统垂直沟道SOI MOSFET器件的结构包括源区19、沟道区11a和漏区26。该器件结构还包括多晶硅漏极15和源极24。穿过源区19和沟道区11a形成凹槽20，随后在凹槽20的底部和侧壁上形成栅极氧化层21。随后用多晶硅栅电极22填充凹槽20。由绝缘膜16的侧面和底部部分覆盖有源器件区域。在器件表面上形成绝缘膜23，并在栅电极22之上形成多晶硅栅极导线膜25。一个多晶硅膜17要用于倒装晶片粘接。将在第一晶片的表面上部分完成的器件结构传递到第二晶片18之上、随后通过第一晶片的蚀刻或抛光、直至暴露绝缘膜16的倒装晶片粘接之前，在第一晶片(未示出)的表面上形成各层26、15、16和17。在完成第一晶片上的部分完成的器件结构之后，进行器件剩余物的处理。
图2中表示的器件结构的处理需要复杂的器件处理步骤和昂贵的倒装晶片粘接步骤。晶体管占据的衬底18的表面区域很大。因此，图2的传统垂直沟道SOI器件结构不适合高密度的器件集成。
发明内容
为了努力解决上述的至少某些问题，本发明的特征在于提供一种垂直双沟道绝缘硅(SOI)场效应晶体管(FET)。此外，本发明的另一个特征在于提供一种垂直双沟道绝缘硅晶体管的制造方法。
根据本发明的实施例，垂直双沟道绝缘硅(SOI)场效应晶体管(FET)包括：与衬底上的一对平行的浅沟槽隔离层接触的双垂直半导体层对；在一对垂直半导体层的每一层上的源区、漏区和沟道区，并在一对垂直半导体层上的相对应的区域以对准方式彼此面对；在一对垂直半导体层的两个层上的沟道区上的栅极氧化物；以及栅电极、源电极和漏电极，与一对垂直半导体层的相应区域电连接。根据本发明的一个特征，本实施例的垂直双沟道绝缘硅(SOI)场效应晶体管(FET)还包括在衬底上形成的底部沟道，该底部沟道具有比一对垂直半导体层的每一层上的沟道区的阈值电压更高的阈值电压。根据本发明的另一个特征，本实施例的垂直双沟道绝缘硅(SOI)场效应晶体管(FET)可以进一步包括在一对平行浅沟槽隔离层之上、在衬底之上的两个一对的垂直半导体层中间并在双垂直半导体层对的中央部分的栅电极的两个侧面上的绝缘层。根据本发明的再一个特征，本实施例的垂直双沟道绝缘硅(SOI)场效应晶体管(FET)是平面型的晶体管。根据本发明的再一个特征，在垂直双沟道绝缘硅(SOI)场效应晶体管(FET)中，栅电极可以由硅化钨或钨中的形成，并且源/漏电极可以由掺杂的多晶硅或钨形成。根据本发明的一个特征，在垂直双沟道绝缘硅(SOI)场效应晶体管(FET)中，双半导体层对的深度大约是一对平行浅沟槽隔离层的深度的2/3。
根据本发明的另一个实施例，垂直双沟道绝缘硅(SOI)场效应晶体管(FET)包括：具有一有源区的衬底；在衬底的有源区中并在纵向方向上延伸的一对垂直浅沟槽隔离(STI)区；邻近一对垂直浅沟槽隔离区的一对垂直源/漏区、在衬底的有源区中的源/漏区之间具有晶体管沟道区并在纵向方向上延伸；在衬底上形成的并与一对垂直源/漏区两者接触的底部沟道，其具有比晶体管沟道的阈值电压更高的阈值电压；在一对垂直浅沟槽隔离区上并在其之上方形成的第一氧化层；在第一氧化层之中形成的源/漏电极，所述源/漏电极形成在一对垂直源/漏区之间；在所述底部沟道上的一对垂直源/漏区的之间形成栅极氧化层，所述栅极氧化层在衬底的中段以横向方向形成以及在一对浅沟槽隔离区和栅极氧化层上形成的栅电极。
该器件还包括在栅电极上形成的栅极掩膜。该器件可以进一步包括在底部沟道上和与在栅电极邻近的垂直源/漏区之间形成的第二氧化物。该器件可以进一步包括在垂直源/漏区的上表面上形成的侧壁隔条。优选地，栅极掩膜是氮化硅层。
优选地，一对垂直浅沟槽隔离区具有大约
的深度，并且垂直源/漏区具有大约
的深度。
根据本发明的再一个实施例，一种垂直双沟道绝缘硅(SOI)场效应晶体管(FET)的制造方法包括：在衬底的有源区中形成一对浅沟槽隔离(STI)区以使浅沟槽隔离区的上表面在衬底的上表面之上突出；在衬底的有源区上进行为了形成一对垂直晶体管沟道和一个底部沟道的第一离子注入工艺，其中一对垂直晶体管沟道和底部沟道在纵向方向上延伸；在衬底的有源区上的一对垂直晶体管沟道之上并且邻接一对浅沟槽隔离区的凸起部分形成侧壁隔条；利用该侧壁隔条作为掩膜，蚀刻衬底的有源区，以暴露一对垂直晶体管沟道和底部沟道，其中一对垂直晶体管沟道和底部沟道限定出一个沟槽；在暴露的底部沟道上进行第二离子注入工艺；在衬底的中央部分处的横向方向上的底部沟道上的一对垂直晶体管沟道之间形成栅极氧化层；在栅极氧化层、侧壁隔条和一对垂直浅沟槽隔离区的上表面上形成栅电极；在暴露的一对垂直晶体管沟道上进行第三离子注入工艺，以形成一对垂直源/漏区；在底部沟道、侧壁隔条和一对垂直浅沟槽隔离区的上表面上淀积氧化层，以使所述氧化层邻接栅极氧化层和栅电极，该氧化层填充该沟槽；蚀刻该氧化层，以暴露一对垂直源/漏区的上部分；以及在底部沟道上并在一对垂直源/漏区之间形成源/漏接触电极，以使源/漏接触电极的上表面与栅极掩膜的上表面持平。
根据制造方法的第一实施例，第一离子注入工艺可以是以0°的注入角进行的低剂量注入。第二离子注入工艺可以是以0°的注入角进行的高剂量注入。可以以7°的倾斜注入角进行第三离子注入工艺。更具体地，第三离子注入工艺是等离子体掺杂工艺。
根据本发明的再一个实施例，一种垂直双沟道绝缘硅(SOI)场效应晶体管(FET)的制造方法，包括：在衬底的有源区中形成一对浅沟槽隔离(STI)区，以使浅沟槽隔离区的上部分在衬底的上表面之上突出；在邻近一对浅沟槽隔离区的凸起部分处的衬底的有源区上形成侧壁隔条；利用侧壁隔条作为掩膜，蚀刻衬底的有源区，限定出一个沟槽；在沟槽的侧壁和底部上进行第一离子注入工艺，以便分别形成一对垂直晶体管沟道和一个底部沟道，其中一对垂直晶体管沟道和底部沟道在纵向方向上延伸；在衬底的中央部分处的横向方向上的底部沟道上的一对垂直晶体管沟道之间形成栅极氧化层；在栅极氧化层、侧壁隔条和一对垂直浅沟槽隔离区的上表面上形成栅电极；在暴露的一对垂直晶体管沟道上进行第二离子注入工艺，以形成一对垂直源/漏区；在底部沟道、侧壁隔条和一对浅沟槽隔离区的上表面上淀积氧化层，其中氧化层邻接栅极氧化层和栅电极，该氧化层填充沟槽；蚀刻氧化层，以暴露一对垂直源/漏区的上部分；在底部沟道上并在一对垂直源/漏区之间形成源/漏接触电极，以使源/漏接触电极的上表面与栅极掩膜的上表面持平。
根据制造方法的该第二实施例，第一离子注入工艺可以是倾斜的低剂量离子注入工艺以形成一对垂直晶体管沟道和零角度高剂量离子注入工艺以形成底部沟道。更具体地，第一离子注入工艺是等离子体掺杂工艺。可以以7°的倾斜注入角进行第二离子注入工艺。更具体地，第二离子注入工艺是等离子体掺杂工艺。
根据本发明的任一种制造方法，该方法还包括在形成栅电极之后在栅电极上形成栅极掩膜。形成一对STI区可以包括在衬底上淀积掩膜层；进行各向异性刻蚀，去除掩膜层并形成一对沟槽区；以及用绝缘层填充一对沟槽区。优选地，掩膜层是氮化硅层。优选地，去除掩膜层的蚀刻步骤是湿法刻蚀。
形成侧壁隔条可以包括在包含浅沟槽隔离区的凸起部分的衬底的上表面上淀积隔条层；以及利用各向异性刻蚀方法来蚀刻该隔条层以形成邻近浅沟槽隔离区的凸起部分的侧壁隔条。通过低压化学气相淀积(LPCVD)氮化硅或增强等离子体化学气相淀积(PECVD)氮化硅任一种来形成隔条层。优选地，隔条层淀积为大约
之间的厚度。
优选地，侧壁隔条具有大约
的厚度。优选地，栅极氧化层是热生长的氧化物。
形成栅电极和形成栅极掩膜可以包括：利用低压化学气相淀积(LPCVD)工艺在栅极氧化层、侧壁隔条和一对垂直浅沟槽隔离区的上表面上淀积栅电极；利用化学机械抛光(CMP)平坦化栅电极层；利用LPCVD工艺在平坦化的栅电极层上淀积栅极掩膜；以及利用光刻和蚀刻构图栅极掩膜和栅电极。优选地，栅电极由硅化钨或钨形成，并且栅极掩膜是氮化硅层。
源/漏接触电极由掺杂的多晶硅或钨形成。可以利用反应离子蚀刻(RIE)蚀刻所述沟槽至大约
的深度。浅沟槽隔离区可以具有大约
的深度。
优选地，底部沟道具有等于或大于大约2V的高阈值电压。
优选地，沟槽的蚀刻深度大约为浅沟槽隔离区的深度的2/3。
附图说明
对于本领域普通技术人员，通过参照附图详细描述本发明的优选实施例，本发明的上述和其它特征和优点将会变得更加清楚，其中：
图1表示传统的横向沟道SOI互补MOSFET器件的结构；
图2表示传统的垂直沟道SOI MOSFET器件的结构；
图3表示根据本发明的一个实施例的垂直双沟道SOI晶体管结构的三维透视图；以及
图4a到13e表示用于解释根据本发明的实施例的垂直双沟道SOI晶体管结构的制造方法中的剖面图、顶视图和三维透视图。更具体地，图4a、5a、6a、7a、8a、9a、10a、11a、11a、12a和13a表示沿图3的线A-B-C截取的剖面图。图4b、5b、6b、7b、8b、9b、10b、11b、12b和13b表示沿图3的线D-D’截取的剖面图。图4c、5c、6c、7c、8c、9c、10c、11c、12c和13c表示沿图3的线E-F-G截取的剖面图。图5d、9d、11d、12d和13d表示顶视图。图4d、5e、6d、7d、8d、9e、10d、11e、12e和13e表示三维透视图。
具体实施方案
现在，以下将参照附图更加详细地说明本发明，在附图中示出了本发明的优选实施例。然而，可以用不同方式来实施本发明，并且不应当由在此提出的实施例来限制本发明。当然，提供这些实施例是为了使本说明书公开得充分且完整，并且为了完整地将本发明的范围传达给本领域普通技术人员。在附图中，为了清楚，放大了各层和各区域的厚度。还应当理解，当一层称为在另一层或衬底“上(on)”时，它就直接在另一个层或衬底上，或还可以出现插入层。此外，应当理解，当一层称为在另一层“之下(under)”时，它就直接在下面，并且还可以出现一个或多个插入层。此外，还应当理解，当一层成为在两层“之间”时，它可以是在两层之间的唯一的一层，或者还可以出现一个或多个插入层。不同附图中相同的参考数字表示相同的元件。
图3表示根据本发明的一个实施例的垂直双沟道SOI晶体管结构的三维透视图。
参照图3，在衬底110中的两个平行垂直半导体层121a上形成垂直双沟道SOI晶体管的源区、漏区和沟道区(在本图中不能看见所有的区域)。浅沟槽隔离(STI)层112邻近两个平行的垂直半导体层121a。STI层112的凸起部分在衬底110的上表面之上突出。在蚀刻衬底110的有源区中的沟槽期间，在STI层112的凸起部分的侧壁上形成的隔条114有利于形成邻近STI层112的平行的垂直半导体层121a。平行的垂直半导体层121a的深度小于STI层112的深度。平行的垂直半导体层121a的深度优选为大约是STI层112深度的2/3。
垂直半导体层121a在进行重掺杂之后，就变成了源/漏区。此外，重掺杂沟槽的底部沟道部分113b。在垂直半导体层121a的纵向中央部分处、介于源/漏区的中间处形成沟道区(未示出)。在沟道区上形成栅极氧化层(未示出)，与源/漏区121a相比，沟道区被轻掺杂。在栅极氧化层(未示出)之上形成栅电极118和栅极掩膜120。
在浅沟槽隔离层112之上并在靠近栅电极118和栅极掩膜120的沟槽的中央部分处形成绝缘层122，以便绝缘层122与栅极掩膜120为相同高度。在重掺杂的底部沟道表面113b之上的沟槽中额外形成绝缘层122，以使绝缘层122部分填充沟槽并暴露垂直半导体层侧壁121a上的源/漏区的上部。
在沟槽中形成源/漏电极124a和124b，用于电连接横跨沟槽的平行的垂直半导体层侧壁的源/漏区121a。这种结构产生了双沟道垂直SOI MOSFET结构的一个源电极和一个漏电极。在本实施例中，因为源/漏电极124a和124b直接接触平行的垂直半导体层侧壁的重掺杂源/漏区121a，所以降低了源/漏寄生电阻。根据如图3中所示的本实施例的器件结构，当绝缘层122附加地存在于底部沟道表面113b上时，源/漏(S/D)电极124a和124b就不直接接触重掺杂的沟槽底部沟道表面113b。
选择重掺杂的沟槽底部沟道表面113b的掺杂浓度，以使在电路中采用DC电源的常规操作期间在它的表面上不会形成反型层(inversion layer)。因此，在水平半导体衬底表面上就不会产生伪导电沟道。在如图3中所示的本发明实施例的器件结构中，在蚀刻工艺期间利用隔条114来形成平行的垂直半导体层侧壁121a。可以使用沟槽的凹陷深度来控制晶体管的沟道宽度。
优选在体硅晶片110上制造本发明的SOI器件结构。在最终的器件结构中，源/漏电极124a和124b、栅极掩膜120和绝缘层122的上表面是相同高度，由此获得平面化(planarity)。而且，栅电极优选由硅化钨或钨形成，栅极掩膜可以由氮化硅层形成，并且源/漏接触电极可以由掺杂的多晶硅或钨形成。所述STI区优选具有大约
的深度。垂直源/漏区优选具有大约2000
的深度。在展示以下描述的本发明的工艺细节之后，本发明的器件结构将变得更加明显。
图4a到13e表示一个制造根据本发明的实施例的垂直双沟道SOI晶体管结构的方法中各个阶段的剖面图、顶视图和三维透视图。更具体地，图4a、5a、6a、7a、8a、9a、10a、11a、11a、12a和13a表示沿图3的线A-B-C截取的剖面图。图4b、5b、6b、7b、8b、9b、10b、11b、12b和13b表示了沿图3的线D-D截取的剖面图。图4c、5c、6c、7c、8c、9c、10c、11c、12c和13c表示沿图3的线E-F-G截取的剖面图。图5d、9d、11d、12d和13d表示顶视图。图4d、5e、6d、7d、8d、9e、10d、11e、12e和13e表示了三维透视图。
参照图4a到4d，在衬底110上形成掩膜层113。掩膜层113优选为氮化物层并且优选地通过低压化学气相淀积(LPCVD)工艺来形成。在衬底110中形成用于限定有源区的场隔离区112，所述器件结构将在其中间形成。所述场隔离区112优选为浅沟槽隔离(STI)。可以通过公知的各向异性蚀刻包围有源区110的沟槽、在沟槽中淀积绝缘层并利用返回蚀刻(etch-back)工艺优选化学机械抛光(CMP)工艺平坦化绝缘层的方法来形成STI层112。参考数字110表示有源器件区和用于制造本发明的器件而采用的衬底。在衬底110中通过蚀刻的浅沟槽形成期间，由掩膜层113保护衬底110的有源器件区。STI深度优选为大约
根据所需的晶体管的沟道宽度来选择STI深度。
参照图5a到5d，在有源器件区110上通过湿法刻蚀工艺去除氮化物掩膜层113。在该得到的结构中，STI层112从衬底110的表面突出。
在本发明的实施例中，在如图5a到5d中图示得到的结构上，利用选择离子注入工艺，在衬底110的有源器件区中引入阈值电压(Vth)控制掺杂。优选地，注入的离子的扩散范围为大约
如果衬底110是p型硅材料，那么注入的核素可以是BF2 +。优选地，在这种离子注入期间，衬底不倾斜。将随后参照图8a到8d进行说明的反应离子蚀刻(RIE)步骤以形成沟槽的操作之后，该离子注入步骤就产生轻掺杂垂直半导体层113a。采用掺杂的垂直半导体区113a的中间部分作为垂直沟道区。正如与图8a到8d相关的描述，进行底部沟道113b的掺杂(如果初始离子注入掺杂用作掺杂的垂直半导体区113a)，随后进行蚀刻工艺以形成沟槽。
参照图6a到6d，在图5a到5d中所示的得到的结构上淀积氮化硅层，用于在STI层112的突出的上部之上形成侧壁隔条。优选通过LPCVD工艺或通过增强等离子体化学气相淀积(PECVD)工艺来淀积大约500-800
的氮化硅层。各向异性地蚀刻所述氮化硅层，以便在STI层112的突出的上部的侧壁之上形成氮化硅侧壁隔条114。侧壁隔条的厚度优选为大约
侧壁隔条114的厚度是重要参数，因为该厚度决定了垂直源/漏沟道121a、121b的厚度。
参照图7a到7d，利用氮化硅隔条114和STI层112作为掩膜，采用反应离子蚀刻(RIE)工艺蚀刻衬底110的有源器件区，以便在由STI层112包围的有源器件区中形成沟槽。有源器件区的蚀刻深度优选为大约是衬底110中STI层112深度的2/3。沟槽蚀刻深度优选为大约沟槽蚀刻深度决定了器件的沟道宽度。RIE蚀刻工艺为所述沟槽产生了的光滑平行的垂直半导体层侧壁和平坦的底部。随后采用与STI层112直立接触的平行的垂直半导体层侧壁形成器件的沟道区、源区和漏区。
参照图8a到8d，优选采用BF2 +离子，进行图8d中的高剂量、零倾斜角度的Vth控制离子注入，其在此被标记为(1)，形成重掺杂的沟槽底部沟道表面113b。这种Vth控制注入有助于在常规器件操作期间维持沟槽底部沟道区的“断开”。所述高剂量离子注入工艺可以设置DC电源下的沟槽底部沟道区Vth值，该DC电源将用于给晶体管器件供电。沟槽底部表面的Vth值优选为大约等于或大于2V。沟槽的垂直侧壁113a承受低剂量掺杂工艺，以便控制垂直晶体管沟道区的Vth。垂直晶体管沟道区113a的Vth值小于底部沟道区113b的Vth值。通过图8d中的倾斜角度离子注入工艺或更优选地通过等离子体掺杂工艺来完成低剂量垂直半导体层侧壁掺杂工艺，该工艺在此被标记为(2)。在该工艺中使用的离子可以是BF2 +离子。在注入期间的倾斜角度优选为大约7°。但是，倾斜角度离子注入工艺具有阴影效应(shadow effect)的问题。通过选择浅沟槽深度就可以最小化或消除阴影效应的问题，浅沟槽深度对应于垂直侧壁113a的高度。相对小的浅沟槽深度将晶体管沟道宽度限制为一个较小的值。因此，必须平衡沟槽深度和阴影效应。可选择地，等离子体掺杂工艺仅产生浅区域的掺杂的、但不受到阴影效应的问题。尽管在此时进行初始的离子注入掺杂工艺是优选，但如果已经进行了如上所述的与图5a到5d相关的可选择的初始离子注入掺杂工艺，那么就不需要低剂量的离子注入掺杂工艺(2)。但是，仍然需要高剂量的离子注入掺杂工艺(1)来完成底部沟道113b。
参照图9a到9e，在垂直半导体层侧壁113a上并且同样在暴露的沟槽的底部部分113b上形成栅极氧化层116。优选通过热氧化形成栅极氧化层116。栅极氧化层的厚度优选为50
。然后在沟槽之上淀积栅电极层118。栅电极层优选由硅化钨或钨制造。优选通过LPCVD工艺淀积栅电极层118。然后，通过返回蚀刻工艺平坦化栅电极层，所述返回蚀刻工艺优选为CMP工艺。然后，优选通过LPCVD工艺，在平坦化的栅电极层118上淀积优选由氮化硅制造的栅极掩膜层120。然后，利用光刻和蚀刻工艺，在沟槽的纵向中央部分处，形成包括栅极氧化层116、栅电极层118和栅极掩膜层120的叠层的栅极图形。在该工艺步骤之后，包括栅极氧化层116、栅电极层118和栅极掩膜层120的栅极图形叠层就只保留在沟槽的纵向中央部分、横跨底部区域113b、覆盖两个平行的垂直半导体层侧壁113a的中间部分。在沟槽的重掺杂底部表面部分113b上的栅极氧化层116就使栅电极层118与沟槽底部表面部分113b隔离。由于沟槽底部表面部分与沟槽的垂直半导体层侧壁上的晶体管沟道区113a相比较重的掺杂，因此栅电极-栅极氧化物-沟槽底部表面部分113b组合成的阈值电压就较高。
参照图10a到10d，在所述栅极图形的两个侧面上暴露的垂直半导体层侧壁113a中，形成重掺杂源/漏区121a/121b(在图10a到10d中未示出区121b)，该栅极图形包括栅极氧化层116、栅电极层118和栅极掩膜层120的叠层。当垂直半导体层侧壁晶体管沟道区113a具有p型导电类型时，用于形成源/漏区的离子可以是As+离子。可以通过倾斜角度离子注入工艺或更优选通过等离子体掺杂工艺来形成重掺杂的源/漏区121a/121b。然而，如上所述，倾斜角度离子注入工艺将承受一些阴影效应问题。等离子体掺杂工艺可以用于浅区域掺杂并不会显示出任何阴影效应。
参照图11a到11e，优选通过LPCVD工艺，在沟槽和栅极掩膜层120之上淀积氧化层122。然后通过返回蚀刻工艺，平坦化氧化层122。返回蚀刻工艺优选为CMP工艺。所述栅极掩膜层120作为蚀刻停止层。
参照图12a到12e，各向异性地蚀刻氧化层122，以形成在氧化层122之内的源/漏接触区。在该蚀刻步骤之后，氧化层122的一部分就保留在沟槽的重掺杂底部部分113b上并在垂直半导体层侧壁部分上暴露出重掺杂的源/漏区121a/121b的上部。在进行该蚀刻步骤之后，氧化层122的未被刻蚀部分就保留在STI层112之上，并且在沟槽的中心部分邻近所述栅极图形区域，该栅极图形区域包括栅极氧化层116、栅电极层118和栅极掩膜层120。
参照图13a到13e，在源/漏接触区之中的已蚀刻的氧化层122之上，淀积出源/漏接触电极层124(未示出)。源/漏接触电极优选由掺杂的多晶硅或钨制造。优选通过LPCVD工艺淀积出源/漏接触电极层124。然后，通过返回蚀刻工艺、优选CMP工艺，平坦化源/漏接触电极层124，直至暴露栅极掩膜层120和氧化层122。返回蚀刻工艺得到的源/漏接触电极124a和124b，通过保留在沟槽的高掺杂底部部分之上的氧化层122，该所述源/漏接触电极124a和124b与在沟槽的垂直侧壁部分上暴露的高掺杂的源/漏区121a/121b接触。源/漏接触电极124a和124b将在沟槽的一个垂直半导体层侧壁部分上的重掺杂的源/漏区121a/121b与该沟槽相应的在相反侧的一个垂直半导体层侧壁部分的重掺杂的源/漏区121a/121b连接起来。所述公共栅电极118和公共源/漏电极124a和124b形成一垂直双沟道SOI晶体管结构。
根据如图3中所示的本发明实施例的器件结构导致了这种工艺顺序。
在该工艺顺序之后，如上所述，在具有高“导通”电流的器件中，并联连接了两个垂直侧壁部分的所述源区、漏区和栅极区，而不必使用更多衬底面积。因为在与所述绝缘(STI)层直立接触的垂直硅侧壁上形成了所述源区、漏区和沟道区，所以这种器件格外地得到SOI器件的优点。
根据本发明实施例的垂直双沟道SOI晶体管可以最小化或消除某些与传统器件结构相关的问题。此外，根据本发明实施例的垂直双沟道SOI晶体管具有几个优越特征。首先，垂直双沟道SOI晶体管结构有利于低成本制造高性能的集成电路。更具体地，可以在常规体硅衬底上制造垂直双沟道SOI晶体管，由此简化工艺。其次，通过在包围有源器件区的浅沟槽隔离(STI)层上形成的隔条的厚度来控制垂直双沟道晶体管的体厚度。因此，在垂直双沟道晶体管中控制器件沟道厚度相对容易。第三，由于垂直双沟道SOI晶体管在半导体衬底中具有沟槽的平行垂直半导体层侧壁上的双沟道，即使限制电源电压，也能获得大的“导通”电流，由此提高器件速度。第四，由于垂直沟道结构，因此控制垂直双沟道晶体管的沟道宽度非常容易，而不会牺牲晶片表面面积。
在根据本发明实施例的垂直双沟道SOI晶体管中，在体半导体衬底中的沟槽的两个平行的垂直半导体层侧壁上，形成MOSFET的所述源区、漏区和沟道区。垂直半导体层侧壁直接与包围半导体层侧壁沟槽的浅沟槽隔离层接触。因此，在这种器件结构中，每个垂直半导体层侧壁的所述源区、漏区和沟道区都直接与浅沟槽隔离层接触，其导致传统横向绝缘体上半导体(SOI)器件的最大好处。此外，在每个垂直半导体层侧壁的沟道区之上形成所述栅极氧化层，然后在连接垂直半导体层侧壁的各个区域的平行的垂直半导体层侧壁之间形成所述栅电极、源电极和漏电极。与传统SOI器件相比，这种结构就改善了器件性能，而不牺牲半导体衬底表面的面积。
在此已经公开了本发明的优选实施例，虽然采用了具体术语，但使用它们仅仅是一般性和描述性的说明，而不是限制性的。因此，应当理解，本领域普通技术人员在不脱离后附的权利要求书提出的本发明的精神和范围的情况下，可以在形式上和细节上进行各种修改。
Claims (62)
1.一垂直双沟道绝缘硅场效应晶体管，包括：
设置在衬底上的一对平行浅沟槽隔离层之间的第一和第二垂直半导体层，其中：
第一源区、第一漏区和第一沟道区形成在所述第一垂直半导体层中，并且
第二源区、第二漏区和第二沟道区形成在所述第二垂直半导体层中，所述第二源区面对所述第一源区，所述第二漏区面对所述第一漏区，所述第二沟道区面对所述第一沟道区；
在所述第一和第二沟道区上的栅极氧化物；以及
在所述第一沟道区和所述第二沟道区之间的栅极氧化物上的第一栅电极，从而使所述第一源区和所述第一漏区之间以及所述第二源区和所述第二漏区之间能够同时导通。
2.根据权利要求1中所述的垂直双沟道绝缘硅场效应晶体管，还包括：在所述衬底上形成的底部沟道，具有比所述第一和第二垂直半导体层的每一层上的所述沟道区的阈值电压更高的阈值电压。
3.根据权利要求1中所述的垂直双沟道绝缘硅场效应晶体管，还包括：位于所述一对平行浅沟槽隔离层的顶部之上的、位于衬底之上的第一和第二垂直半导体层中间的并位于第一和第二垂直半导体层的中间部分的第一栅电极的两个侧面上的绝缘层。
4.根据权利要求1中所述的垂直双沟道绝缘硅场效应晶体管，其中场效应晶体管是平面型。
5.根据权利要求1中所述的垂直双沟道绝缘硅场效应晶体管，其中第一栅电极由硅化钨或钨形成。
6.根据权利要求1中所述的垂直双沟道绝缘硅场效应晶体管，其中源/漏电极由掺杂的多晶硅或钨形成。
7.根据权利要求1中所述的垂直双沟道绝缘硅场效应晶体管，其中第一和第二垂直半导体层的深度是一对平行浅沟槽隔离层的深度的2/3。
8.一种垂直双沟道绝缘硅场效应晶体管，包括：
a.衬底，具有一个有源区；
b.在所述衬底的所述有源区中并在纵向方向延伸的一对垂直浅沟槽隔离区；
c.一对垂直的源/漏区，与晶体管沟道区的一对垂直浅沟槽隔离区邻接，在该源/漏区之间具有在该衬底上的有源区中并在纵向方向延伸的晶体管沟道区；
d.底部沟道，具有比该晶体管沟道的阈值电压更高的阈值电压，形成在该衬底上并与一对垂直源/漏区的两者都相接触；
e.第一氧化层，在一对垂直浅沟槽隔离区上并在一对垂直浅沟槽隔离区之上方被形成；
f.源/漏电极，形成在第一氧化层之内，该源/漏电极形成在一对垂直源/漏区上；
g.栅极氧化层，形成在一对垂直源/漏区之间的底部沟道上，在该衬底的中间部分处的横向方向上形成该栅极氧化层；以及
h.栅电极，形成在一对浅沟槽隔离区和该栅极氧化层上。
9.根据权利要求8中所述的垂直双沟道绝缘硅场效应晶体管，还包括：形成在所述栅电极上的栅极掩膜。
10.根据权利要求8中所述的垂直双沟道绝缘硅场效应晶体管，还包括：形成在底部沟道上并在一对垂直源/漏区之间邻接所述栅电极处的第二氧化层。
11.根据权利要求8中所述的垂直双沟道绝缘硅场效应晶体管，还包括：形成在垂直源/漏区的上部表面上的侧壁隔条。
12.根据权利要求9中所述的垂直双沟道绝缘硅场效应晶体管，其中栅极掩膜是氮化硅层。
13.根据权利要求8中所述的垂直双沟道绝缘硅场效应晶体管，其中一对垂直浅沟槽隔离区具有3000
的深度。
14.根据权利要求8中所述的垂直双沟道绝缘硅场效应晶体管，其中垂直源/漏区具有2000的深度。
15.一种垂直双沟道绝缘硅场效应晶体管的制造方法，包括：
a.在衬底的有源区中形成一对浅沟槽隔离区，以使该浅沟槽隔离区的上表面突出在该衬底的上表面之上；
b.为了形成一对垂直晶体管沟道和底部沟道在该衬底的该有源区上进行第一离子注入工艺，其中一对垂直晶体管沟道和底部沟道在纵向方向上延伸；
c.在该衬底的该有源区上所述一对垂直晶体管沟道之上形成侧壁隔条并且与一对浅沟槽隔离区的凸起部分相邻接；
d.利用该侧壁隔条作为掩膜，蚀刻该衬底的该有源区，暴露一对垂直晶体管沟道和底部沟道，其中一对垂直晶体管沟道和该底部沟道限定出一个沟槽；
e.在暴露的该底部沟道上进行第二离子注入工艺；
f.在该衬底的中间部分处以横向方向在该底部沟道上的一对垂直晶体管沟道之间形成栅极氧化层；
g.在该栅极氧化层上、该侧壁隔条上和一对垂直浅沟槽隔离区的上表面上形成栅电极；
h.在暴露的一对垂直晶体管沟道上进行第三离子注入工艺，形成一对垂直源/漏区；
i.在该底部沟道、该侧壁隔条和一对垂直浅沟槽隔离区的上表面上淀积氧化层，以使该氧化层邻接所述栅极氧化层和所述栅电极，该氧化层填充该沟槽；
j.蚀刻该氧化层，暴露一对垂直源/漏区的上部分；以及
k.在该底部沟道上并在一对垂直源/漏区之间形成源/漏接触电极。
16.根据权利要求15中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，还包括：
在形成栅电极之后，在栅电极上形成栅极掩膜，
其中源/漏接触电极的上表面与该栅极掩膜的上表面持平。
17.根据权利要求15中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中形成一对浅沟槽隔离区的步骤包括：
a.在衬底上淀积掩膜层；
b.进行各向异性刻蚀，去除掩膜层并形成一对沟槽区；以及
c.用绝缘层填充一对沟槽区。
18.根据权利要求17中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中掩膜层是氮化硅层。
19.根据权利要求17中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中去除掩膜层的蚀刻步骤是湿法刻蚀。
20.根据权利要求15中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中第一离子注入工艺是以0°的注入角进行的低剂量注入。
21.根据权利要求15中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中第二离子注入工艺是以0°的注入角进行的高剂量注入。
22.根据权利要求15中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中以倾斜的注入角进行第三离子注入工艺。
23.根据权利要求22中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中倾斜的注入角是7°。
24.根据权利要求15中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中第三离子注入工艺是等离子体掺杂工艺。
25.根据权利要求15中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中形成侧壁隔条的步骤包括：
a.在包含浅沟槽隔离区的凸起部分的衬底的上表面上淀积隔条层；
b.利用各向异性刻蚀方法蚀刻隔条层，形成邻近浅沟槽隔离区的凸起部分的侧壁隔条。
26.根据权利要求25中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中通过低压化学气相淀积氮化硅或增强等离子体化学气相淀积氮化硅来形成隔条层。
27.根据权利要求26中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中隔条层淀积为500
-800之间的厚度。
28.根据权利要求15中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中侧壁隔条具有500的厚度。
29.根据权利要求15中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中栅极氧化层是热生长的氧化物。
30.根据权利要求16中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中形成栅电极和形成栅极掩膜的步骤包括：
利用低压化学气相淀积工艺在栅极氧化层、侧壁隔条和一对垂直浅沟槽隔离区的上表面上淀积栅电极；
利用化学机械抛光平坦化栅电极层；
利用低压化学气相淀积工艺在平坦化的栅电极层上淀积栅极掩膜；以及利用光刻和蚀刻构图栅极掩膜和栅电极。
31.根据权利要求15中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中栅电极由硅化钨或钨形成。
32.根据权利要求16中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中栅极掩膜是氮化硅层。
33.根据权利要求15中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中源/漏接触电极由掺杂的多晶硅或钨形成。
34.根据权利要求15中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，利用反应离子蚀刻来蚀刻所述沟槽。
35.根据权利要求15中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中所述沟槽蚀刻至2000
的深度。
36.根据权利要求15中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中浅沟槽隔离区具有3000的深度。
37.根据权利要求15中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中底部沟道具有等于或大于2V的高阈值电压。
38.根据权利要求15中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中所述沟槽的蚀刻深度为浅沟槽隔离区的深度的2/3。
39.一种垂直双沟道绝缘硅场效应晶体管的制造方法，包括：
a.在衬底的有源区中形成一对浅沟槽隔离区，以使该浅沟槽隔离区的上表面突出在该衬底的上表面之上；
b.在该衬底的该有源区上邻近一对浅沟槽隔离区的凸起部分处形成侧壁隔条；
c.利用该侧壁隔条作为掩膜，蚀刻该衬底的该有源区，限定出一个沟槽；
d.在侧壁和该沟槽底部沟道上进行第一离子注入工艺，以便分别形成一对垂直晶体管沟道和一个底部沟道，其中所述一对垂直晶体管沟道和该底部沟道在纵向方向上延伸；
e.在该衬底的中央部分处以横向方向上在该底部沟道上的一对垂直晶体管沟道之间形成栅极氧化层；
f.在该栅极氧化层上、该侧壁隔条上和一对垂直浅沟槽隔离区的上表面上形成栅电极；
g.在暴露的一对垂直晶体管沟道上进行第二离子注入工艺，以形成一对垂直源/漏区；
h.在该底部沟道上、该侧壁隔条上和一对浅沟槽隔离区的上表面上淀积一氧化层，其中该氧化层邻接该栅极氧化层和该栅电极，该氧化层填充该沟槽；
i.蚀刻该氧化层，以暴露一对垂直源/漏区的上部分；
j.在该底部沟道上并在一对垂直源/漏区之间形成源/漏接触电极。
40.根据权利要求39中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，还包括：
在形成栅电极之后，在栅电极上形成栅极掩膜，
其中源/漏接触电极的上表面与该栅极掩膜的上表面持平。
41.根据权利要求39中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中形成一对浅沟槽隔离区的步骤包括：
a.在衬底上淀积掩膜层；
b.进行各向异性刻蚀，去除掩膜层并形成一对沟槽区；以及
c.用绝缘层填充一对沟槽区。
42.根据权利要求41中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中掩膜层是氮化硅层。
43.根据权利要求41中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中去除掩膜层的蚀刻步骤是湿法刻蚀。
44.根据权利要求39中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中第一离子注入工艺包括：
倾斜低剂量离子注入工艺以形成一对垂直晶体管沟道；以及
零角高剂量离子注入工艺以形成底部沟道。
45.根据权利要求39中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中第一离子注入工艺是等离子体掺杂工艺。
46.根据权利要求39中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中以一倾斜的掺杂角来进行第二离子注入工艺。
47.根据权利要求46中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中倾斜的掺杂角是7°。
48.根据权利要求39中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中第二离子注入工艺是等离子体掺杂工艺。
49.根据权利要求39中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中形成侧壁隔条的步骤包括：
a.在包含浅沟槽隔离区的凸起部分的衬底的上表面上淀积隔条层；以及
b.利用各向异性刻蚀方法来蚀刻隔条层以形成邻近浅沟槽隔离区的凸起部分的侧壁隔条。
50.根据权利要求49中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中通过低压化学气相淀积氮化硅或增强等离子体化学气相淀积氮化硅来形成隔条层。
51.根据权利要求49中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中隔条层淀积为500
-800之间的厚度。
52.根据权利要求39中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中侧壁隔条具有500的厚度。
53.根据权利要求39中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中栅极氧化层是热生长的氧化物。
54.根据权利要求40中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中形成栅电极和形成栅极掩膜的步骤包括：
利用低压化学气相淀积工艺在栅极氧化层、侧壁隔条和一对垂直浅沟槽隔离区的上表面上淀积栅电极；
利用化学机械抛光平坦化栅电极层；
利用低压化学气相淀积工艺在平坦化的栅电极层上淀积栅极掩膜；以及
利用光刻和蚀刻构图栅极掩膜和栅电极。
55.根据权利要求39中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中栅电极由硅化钨或钨形成。
56.根据权利要求40中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中栅极掩膜是氮化硅层。
57.根据权利要求39中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中源/漏接触电极由掺杂的多晶硅或钨形成。
58.根据权利要求39中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，利用反应离子蚀刻来蚀刻所述沟槽。
59.根据权利要求39中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中所述沟槽蚀刻至2000的深度。
60.根据权利要求39中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中浅沟槽隔离区具有3000
的深度。
61.根据权利要求39中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中底部沟道具有等于或大于2V的高阈值电压。
62.根据权利要求39中所述的垂直双沟道绝缘硅场效应晶体管的制造方法，其中所述沟槽的蚀刻深度是浅沟槽隔离区的深度的2/3。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030050938A KR100568858B1 (ko) | 2003-07-24 | 2003-07-24 | 수직 이중 채널을 갖는 ｓｏｉ 트랜지스터의 제조 방법 및그에 따른 구조 |
| KR50938/2003 | 2003-07-24 | ||
| KR50938/03 | 2003-07-24 | ||
| US10/759,239 | 2004-01-20 | ||
| US10/759,239 US6960507B2 (en) | 2003-07-24 | 2004-01-20 | Vertical double-channel silicon-on-insulator transistor and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1577888A CN1577888A (zh) | 2005-02-09 |
| CN100524828C true CN100524828C (zh) | 2009-08-05 |
Family
ID=32737773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100493880A Active CN100524828C (zh) | 2003-07-24 | 2004-06-09 | 垂直双沟道绝缘硅晶体管及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7262462B2 (zh) |
| CN (1) | CN100524828C (zh) |
| DE (1) | DE102004028709B4 (zh) |
| FR (1) | FR2858114B1 (zh) |
| GB (1) | GB2404283B (zh) |
| TW (1) | TWI251342B (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7504306B2 (en) * | 2005-04-06 | 2009-03-17 | Fairchild Semiconductor Corporation | Method of forming trench gate field effect transistor with recessed mesas |
| DE102005027459B4 (de) * | 2005-06-14 | 2008-02-28 | Qimonda Ag | Herstellungsverfahren für eine Halbleiterstruktur mit einer Mehrzahl von überstehend gefüllten Isolationsgräben |
| US7786535B2 (en) * | 2008-01-11 | 2010-08-31 | International Business Machines Corporation | Design structures for high-voltage integrated circuits |
| US7790543B2 (en) * | 2008-01-11 | 2010-09-07 | International Business Machines Corporation | Device structures for a metal-oxide-semiconductor field effect transistor and methods of fabricating such device structures |
| US7772651B2 (en) * | 2008-01-11 | 2010-08-10 | International Business Machines Corporation | Semiconductor-on-insulator high-voltage device structures, methods of fabricating such device structures, and design structures for high-voltage circuits |
| US7790524B2 (en) * | 2008-01-11 | 2010-09-07 | International Business Machines Corporation | Device and design structures for memory cells in a non-volatile random access memory and methods of fabricating such device structures |
| DE102008045037B4 (de) * | 2008-08-29 | 2010-12-30 | Advanced Micro Devices, Inc., Sunnyvale | Statischer RAM-Zellenaufbau und Mehrfachkontaktschema zum Anschluss von Doppelkanaltransistoren |
| CN102194684B (zh) * | 2010-03-12 | 2013-02-27 | 中芯国际集成电路制造(上海)有限公司 | 栅极介质层制造方法 |
| US9202921B2 (en) * | 2010-03-30 | 2015-12-01 | Nanya Technology Corp. | Semiconductor device and method of making the same |
| US20120306005A1 (en) * | 2011-06-04 | 2012-12-06 | Kimihiro Satoh | Trough channel transistor and methods for making the same |
| CN103472115B (zh) * | 2013-08-16 | 2018-02-27 | 复旦大学 | 离子敏感场效应晶体管及其制备方法 |
| CN107994037B (zh) * | 2015-06-12 | 2019-07-26 | 江苏时代全芯存储科技股份有限公司 | 绝缘层覆硅结构 |
| US9711644B2 (en) * | 2015-09-14 | 2017-07-18 | Globalfoundries Inc. | Methods of making source/drain regions positioned inside U-shaped semiconductor material using source/drain placeholder structures |
| US10020395B2 (en) | 2015-09-14 | 2018-07-10 | Globalfoundries Inc. | Semiconductor device with gate inside U-shaped channel and methods of making such a device |
| CN107872007B (zh) * | 2016-09-27 | 2019-11-22 | 青岛海信宽带多媒体技术有限公司 | 一种激光器芯片的制作方法 |
| US9853028B1 (en) * | 2017-04-17 | 2017-12-26 | International Business Machines Corporation | Vertical FET with reduced parasitic capacitance |
| KR102337408B1 (ko) | 2017-09-13 | 2021-12-10 | 삼성전자주식회사 | 수직 채널을 가지는 반도체 소자 및 그 제조 방법 |
| CN108682685B (zh) * | 2018-05-31 | 2023-12-12 | 长江存储科技有限责任公司 | 半导体器件及其制作方法 |
| US11158624B1 (en) * | 2020-04-24 | 2021-10-26 | Globalfoundries U.S. Inc. | Cascode cell |
| CN114937695B (zh) * | 2022-07-25 | 2022-10-21 | 北京芯可鉴科技有限公司 | 双沟道ldmos器件及其制备方法以及芯片 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920010963A (ko) | 1990-11-23 | 1992-06-27 | 오가 노리오 | Soi형 종채널 fet 및 그 제조방법 |
| JPH11150265A (ja) * | 1997-11-17 | 1999-06-02 | Toshiba Corp | 半導体装置 |
| US6268630B1 (en) | 1999-03-16 | 2001-07-31 | Sandia Corporation | Silicon-on-insulator field effect transistor with improved body ties for rad-hard applications |
| US6683362B1 (en) * | 1999-08-24 | 2004-01-27 | Kenneth K. O | Metal-semiconductor diode clamped complementary field effect transistor integrated circuits |
| US6355532B1 (en) * | 1999-10-06 | 2002-03-12 | Lsi Logic Corporation | Subtractive oxidation method of fabricating a short-length and vertically-oriented channel, dual-gate, CMOS FET |
| EP1292989A1 (en) * | 2000-05-10 | 2003-03-19 | Koninklijke Philips Electronics N.V. | A semiconductor device |
| KR100365411B1 (ko) | 2000-06-30 | 2002-12-18 | 주식회사 하이닉스반도체 | 절연층상의 실리콘 금속 산화물 전계 효과 트랜지스터의제조 방법 |
| US6406962B1 (en) * | 2001-01-17 | 2002-06-18 | International Business Machines Corporation | Vertical trench-formed dual-gate FET device structure and method for creation |
| US6635923B2 (en) * | 2001-05-24 | 2003-10-21 | International Business Machines Corporation | Damascene double-gate MOSFET with vertical channel regions |
| US6706571B1 (en) * | 2002-10-22 | 2004-03-16 | Advanced Micro Devices, Inc. | Method for forming multiple structures in a semiconductor device |
| US6709982B1 (en) * | 2002-11-26 | 2004-03-23 | Advanced Micro Devices, Inc. | Double spacer FinFET formation |
-
2004
- 2004-04-26 TW TW093111562A patent/TWI251342B/zh active
- 2004-06-04 FR FR0406073A patent/FR2858114B1/fr active Active
- 2004-06-09 CN CNB2004100493880A patent/CN100524828C/zh active Active
- 2004-06-14 DE DE102004028709A patent/DE102004028709B4/de active Active
- 2004-06-14 GB GB0413239A patent/GB2404283B/en active Active
-
2005
- 2005-10-11 US US11/246,106 patent/US7262462B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB0413239D0 (en) | 2004-07-14 |
| FR2858114A1 (fr) | 2005-01-28 |
| GB2404283A (en) | 2005-01-26 |
| CN1577888A (zh) | 2005-02-09 |
| FR2858114B1 (fr) | 2007-05-25 |
| GB2404283B (en) | 2005-11-23 |
| DE102004028709A1 (de) | 2005-03-03 |
| TWI251342B (en) | 2006-03-11 |
| US7262462B2 (en) | 2007-08-28 |
| DE102004028709B4 (de) | 2007-10-18 |
| TW200505020A (en) | 2005-02-01 |
| US20060027869A1 (en) | 2006-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100524828C (zh) | 垂直双沟道绝缘硅晶体管及其制造方法 | |
| US5527723A (en) | Method for forming a dynamic contact which can be either on or off or switched therebetween | |
| CN100375271C (zh) | 新型动态随机存取存储器存取晶体管 | |
| US6964897B2 (en) | SOI trench capacitor cell incorporating a low-leakage floating body array transistor | |
| US6960507B2 (en) | Vertical double-channel silicon-on-insulator transistor and method of manufacturing the same | |
| CN100565878C (zh) | 半导体装置 | |
| US6566176B1 (en) | SOI device with wrap-around contact to underside of body, and method of making | |
| US6429477B1 (en) | Shared body and diffusion contact structure and method for fabricating same | |
| US5587604A (en) | Contacted body silicon-on-insulator field effect transistor | |
| CN1938836B (zh) | 具有双栅finfets的存储器及制造方法 | |
| TW538535B (en) | Embedded DRAM on silicon-on-insulator substrate | |
| US5569621A (en) | Integrated circuit chip supported by a handle wafer and provided with means to maintain the handle wafer potential at a desired level | |
| US6727528B1 (en) | Thyristor-based device including trench dielectric isolation for thyristor-body regions | |
| KR20010033347A (ko) | 벌크 씨모스 구조와 양립 가능한 에스오아이 구조 | |
| KR20000035579A (ko) | 스택된 커패시터 및 매설된 워드라인을 갖는 ｄｒａｍ | |
| KR19980064222A (ko) | 수직 트랜지스터 및 트렌치 캐패시터를 포함하는 메모리 셀 | |
| US6121658A (en) | Deep mesa isolation | |
| TWI792136B (zh) | 半導體裝置結構 | |
| US6297530B1 (en) | Self aligned channel implantation | |
| KR100486190B1 (ko) | 다이내믹랜덤액세스메모리(dram)용메모리셀 | |
| KR20040002643A (ko) | 수직 트랜지스터의 비대칭 내부 스페이서 | |
| CN100481456C (zh) | 一种变容器装置及其制造方法 | |
| JP3564472B2 (ja) | 半導体装置の製造方法 | |
| KR20020001571A (ko) | 트렌치형 ｄｒａｍ 셀의 보다 높은 충전 유지 시간을 위한페디스털 칼라 구조 | |
| KR20070019681A (ko) | 수직 ｆｉｎ－ｆｅｔ ｍｏｓ 디바이스 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |