CN100524874C - 相变尖端存储单元、集成电路及其制造方法 - Google Patents

相变尖端存储单元、集成电路及其制造方法 Download PDF

Info

Publication number
CN100524874C
CN100524874C CN200410094745.5A CN200410094745A CN100524874C CN 100524874 C CN100524874 C CN 100524874C CN 200410094745 A CN200410094745 A CN 200410094745A CN 100524874 C CN100524874 C CN 100524874C
Authority
CN
China
Prior art keywords
electrode
integrated circuit
phase
layer
phase change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200410094745.5A
Other languages
English (en)
Other versions
CN1627547A (zh
Inventor
戴维·V·霍拉克
仲·H·兰姆
黄汉森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1627547A publication Critical patent/CN1627547A/zh
Application granted granted Critical
Publication of CN100524874C publication Critical patent/CN100524874C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/068—Patterning of the switching material by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

一种存储单元、具有可能位于存储单元阵列中的一个或多个存储单元的集成电路(IC)、以及制作存储单元和IC的方法。各个存储单元包括其尖端是相变材料的触针。相变尖端可以被夹在电极与导电材料例如氮化钛(TiN)、氮化钽(TaN)、或n型半导体之间。相变层可以是硫族化物，确切地说是锗(Ge)、锑(Sb)、碲(Te)(GST)层。

Description

相变尖端存储单元、集成电路及其制造方法
技术领域
本发明涉及到固态存储器，确切地说是涉及到具有相变材料存储元件的固态存储单元。
背景技术
众所周知，其为至少具有锗(Ge)、砷(As)、硅(Si)、锑(Sb)之一的硫族(诸如硫(S)、硒(Se)、碲(Te)之类的VI族元素)合金的固态相变材料，是一些熟知的硫族化物。硫族化物至少存在于二种可分类的不同固态或相。最极端的二种状态能够被简单地分成非晶状态和结晶状态，此二种状态之间还有其它的更不容易辨别得出的一些状态。非晶状态具有无序的原子结构，而结晶状态通常是多晶。各种相具有非常不同的电学性质。在其非晶状态下，材料表现为绝缘体，亦即开路；在结晶状态下，同样的材料表现p型半导体那样的电阻。这些材料的电阻率在非晶状态与结晶状态之间变化。
确切地说，当热被施加到某些相变硫族化物时，此材料从一种状态(例如非晶相)转变成第二状态(例如结晶相)。状态之间的转变可以因热而选择性地可逆，亦即相变材料可以被设定/复位。正如具有二种或更多种可辨别得出的和可选择的状态的任何情况那样，二个稳定状态中的每一个都能够被指定为逻辑1而另一个被指定为逻辑0。于是，相变材料就已经被用于存储器件，确切地说是非易失存储器，例如作为存储单元存储媒质。此外，利用非晶和结晶之间的中间状态所固有的电阻率变化，已经制作了多位存储元件。
典型地说，为了在非晶状态与结晶状态之间来回可逆地转换，必须将受到控制的热精确地提供给相变存储媒质。通常用电阻加热方法来提供这种热。不幸的是，对于各个存储元件，为了加热相变材料而需要相当大的电流。确切地说，相变材料的复位可能要求将结晶材料加热到其熔点，通常是600℃以上。这就可能难以一方面提供足够的局域化热来将结晶相变材料提高到其熔点而另一方面又避免意外地将其它临近的单元加热到相变设定点而无意中设定临近的单元。
在相变转换中局域化加热的一种现有技术方法是尽量减小相变材料的接触面积。不幸的是，减小接触面积通常会提高成本，此成本反比于接触的尺寸。为了达到特定工艺最小光刻图象尺寸以下的接触尺寸而使工艺明显地复杂化，因而提高成本。而且，接触尺寸的减小通常降低了传热能力并提高电阻/减小传送到相变材料的电流；所以这些都妨碍而不是增强材料的设定/复位。
于是，对于存储单元中的相变材料，需要改进了的和非常局域化即聚焦的热传送。
发明内容
本发明的目的是改进对存储单元中相变材料的热传送；
本发明的另一目的是对传送到各个存储单元中相变材料的热进行聚焦；
本发明的另一目的是降低为了传送足以设定和复位各个存储单元中的相变材料的热而需要的功率。
本发明涉及到存储单元、具有可能位于存储单元阵列中的一个或多个存储单元的集成电路(IC)、以及制作存储单元和IC的方法。各个存储单元包括其尖端是相变材料的触针。相变尖端可以被夹在电极与导电材料例如n型半导体之间。相变层可以是硫族化物，确切地说是锗(Ge)、锑(Sb)、碲(Te)、即GST合金。
附图说明
参照附图，从本发明优选实施方案的下列详细描述中，本发明的上述和其它的目的、情况、以及优点将得到更好的理解，其中：
图1示出了制作非易失存储器件优选实施方案交点阵列的方法例子的流程图；
图2A-B示出了制作单元和具有相变尖端的触针的尖端模型的优选方法例子；
图3示出了具有增强溅射的等离子体腐蚀如何增强水平层的择优腐蚀；
图4A-G示出了优选触针尖端单元的剖面例子；
图5A示出了适合作为优选实施方案交点单元相变存储器材料的典型硫族化物的电流对电压(I-V)特性例子；
图5B示出了优选实施方案交点单元的典型硫族化物存储器编程温度变换分布例子；
图6示出了借助于相继淀积更薄的层，使间隔厚度沿轴向减小而制作触针的另一例子的剖面图。
具体实施方式
现在参照附图，更确切地说，图1示出了制作根据本发明的例如交点储存阵列中的优选实施方案非易失存储器件的方法100例子的流程图。确切地说，这些优选实施方案器件在触针尖端处具有硫族化物相变储存媒质，触针中的聚焦加热场用来增强焦耳加热功率传送，改善了相变转换。最好借助于通过将热穿越传送到尖端即触针顶端中的相变材料来增强焦耳加热的传送。特别是在写入过程中，最热的触针区域远离触针本体而位于顶端处，故整个包含在相变材料内。
单元的制作以层状晶片开始于步骤102。确切地说，此层状晶片可以是具有通常称为CMOS的标准绝缘栅场效应晶体管(FET)工艺电路器件的局部图形化的集成电路。如下面所述，存储单元被形成在称为顶部电极层和底部电极层的二个导体层之间。而且，可以用布线方法将电路器件N型FET(NFET)和P型FET(PFET)二者连接到一起，此布线可以部分地位于二个导体层之一上或二者上。因此，在步骤104中，底部电极被形成在层状晶片表面处的导电层中。然后，在步骤106中，场层被形成在底部电极层上，并在场层中形成孔口以确定单元位置。在步骤108中，在各个单元位置中形成尖端即触针模型。如同时提交的受让于本发明受让人且此处列为参考的David V.Horak等人的题为“INTEGRETED CIRCUIT WITH UPSTANDINGSTYLUS”的美国申请No.______________________(案号为No.YOR920030483US1)所述，此尖端模型使优选触针即场尖端形成为向下指向晶片中并向着底部电极。在步骤110中，在其中包含相变材料且形成触针尖端的触针形成在各个单元位置中。然后，在步骤112中，当在各个单元上形成顶部电极时，就完成了阵列。借助于使底部电极沿一个方向定向而使顶部电极沿第二方向定向，各个单元可以被底部电极与顶部电极的交点唯一地确认。最后，在步骤114中，利用标准的半导体制造线路终端步骤(EOL)，就完成了存储器(宏指令、芯片等)。
应该指出的是，利用硬掩模和湿法腐蚀来确定像石笋那样立在晶片上从晶片指向上方的竖立的尖端，迄今已经制作了触针状的场尖端。相反，优选实施方案的触针状场尖端被形成为与这些石笋状触针相反，亦即实际上竖立在触针顶端上，以储存材料包含在本身尖端内。而且，应该指出的是，具有相变尖端的优选实施方案触针适用于任何存储单元或存储单元应用，并在存储单元应用之外也有用处。例如，这种触针可应用于其中需要非易失存储器的任何电路或芯片，例如可编程逻辑阵列(PLA)、可编程阵列逻辑(PAL)、可编程芯片选择、或甚至具有可编程性能剪裁的电路。
图2A-B示出了形成单元步骤108的尖端模型以及步骤110中的具有相变尖端的触针的优选方法例子。借助于淀积相继的介质层并各向同性腐蚀以清除各个水平部分，来形成尖端模型。这样，在步骤1080中开始，淀积第一共形间隔层。确切地说，此共形间隔层可以是氮化硅(例如Si3N4)或氧化物。可以利用等离子体增强化学气相淀积(PECVD)方法，即在大约10毫乇和1乇之间的压力下的炉子反应器中，用氨气和硅烷的混合物来淀积氮化硅。淀积的厚度可以由时间控制。或者，借助于将臭氧和原硅酸四乙酯(TEOS)通入淀积反应器中，可以淀积氧化物。在各个这种淀积中的晶片温度最好约为300-500℃，且压力最好约为10-400乇。淀积的厚度由时间控制。接着，在步骤1082中，最好用等离子体腐蚀方法对各个层进行各向异性腐蚀，以便清除共形层的水平表面，这也稍许降低了保留在孔口中的垂直侧壁间隔的高度。重复步骤1080和1082来淀积和腐蚀各个其它的层，直至在步骤1084中完成尖端模型；各个层状的间隔形成了此尖端模型。触针形成过程以淀积共形相变层而开始于图2B的步骤1100。在步骤1102中，共形相变层被各向同性腐蚀，在尖端模型中留下相变尖端。体积或保留的存储材料最小，只要在尖端中有足够的保留来形成晶体和以非晶状态存在即可。在步骤1104中完成触针，借助于淀积导电材料，最好是氮化钛(Ti)或氮化钽(Ta)或n型半导体，来填充此模型。通常，导电填充物被例如CMP整平到场层以及其上形成顶部电极的尖端模型的上表面。
图3示出了相对于目标法线的等离子体腐蚀溅射产额，表明溅射的增强提高了水平层的择优腐蚀，在跨越0到大约80度角度上限(θs)的角度范围，最大值出现在大约50度的溅射角(θm)处。因此，若在步骤1082和1102中各向同性腐蚀不具有溅射组分，则淀积的共形膜的曲率通常可以转变为成为尖端模型一部分的间隔。但增强的溅射提高了用来形成更明显的侧壁曲率的共形层水平部分的择优等离子体腐蚀。侧壁曲率越明显，尖端模型和尖端本身就越明显。因此，为了在等离子体腐蚀过程中增强溅射，晶片相对于等离子体被偏置(利用自偏置或利用适当的外部直流偏压)。确切地说，在步骤1104中，利用氟化等离子体，例如利用诸如CHF3、CF4、和/或O2C2F6之类的供气，在1到250毫乇的压力下的等离子体反应器中，可以对共形层进行腐蚀。
图4A-G示出了根据图2A-B的优选方法制作的优选触针尖端单元的剖面例子。在此例子中，表面层202中的孔口200通到下方(底部)的电极层204。孔口200最好具有圆形的水平剖面。图2A步骤108中尖端的形成，随着在步骤1080中淀积相继的共形层并在步骤1082中被各向同性腐蚀以形成侧壁间隔206和208，在孔口200内部周围形成了一个环。对于直径为125nm的存储单元，各个侧壁间隔206和208最好相继淀积厚度为15nm的各个层。再在步骤1080中淀积厚度为15nm的第三共形层210，以完成图4A例子中的剖面。在步骤1082中各向同性腐蚀第三共形层210之后，在图4B中形成第三间隔212，也在孔口200内部周围形成环。同样，在图4C中，在步骤1080中形成厚度为15nm的第四共形层214，并在步骤1082中被各向同性腐蚀，以形成图4D中的第四间隔216，这就在孔口200中完成了一个锥形的模型。应该指出的是，虽然各个间隔环206、208、212、216被示为分立的层，但这主要是为了说明的目的。若这些层206、208、212、216是相同的材料，则一旦被形成，各个层会与先前形成的间隔环合并成一个均匀的而不是层状的尖端模型218。
应该指出的是，若采用的各向同性腐蚀不具有溅射组分，则间隔通常可能具有淀积的共形层的曲率。而且，随着水平部分清除而向下被稍许腐蚀时，其高度从各个间隔206、208、212、216被降低。因此，4个间隔腐蚀之后的组合厚度必须小于孔口宽度的一半，并可以延伸孔口200的整个高度，以便避免堵塞孔口200。
图2B步骤110中的触针尖端单元形成开始于图4E所示的步骤1100，共形层最好被淀积在孔口200中作为相变材料层218。在模型形成之前或之后以及在淀积共形相变材料层218的步骤1100之前，导电势垒层(例如TiN，未示出)可以被可选地形成在底部电极204上。相变材料层218直接地或例如通过导电势垒层(未示出)间接地接触到底部电极204。然后在步骤1102中，例如用RIE方法清除相变层218的水平部分，在孔口中留下相变尖端222。在此例子中，相变尖端222的体积被尽量减小，其剖面形状似箭头。最后，在步骤1104中，用导电材料224填充孔口，将模型堵塞，从而完成触针。如上所述，导电材料224最好是TiN或TaN，或者是n形半导体。相变尖端222被夹在导电材料224(可以由顶部电极形成并用作顶部电极)与底部电极204之间。确切地说，在其结晶相中，相变尖端222是导电材料224与底部电极204之间电路中的一个不对称的电阻器，且当顶部电极相对于底部电极被负偏置时有利于电子导电。在其非晶相中，相变尖端222用作绝缘体，亦即电路开路。于是，相似于以老式二极管为基础的只读存储器(ROM)，1和0可以由路径中不对称电阻(亦即结晶相变材料)的不存在和存在来代表，反之亦然。然后，在图1的步骤112中继续加工，导电材料填充物224例如被CMP整平，留下导电栓塞而完成各个触针，并形成顶部电极。导电材料填充物224可以被可选地图形化，以便与导电栓塞一起形成顶部电极。
图5A示出了适用于优选实施方案交点单元相变存储器材料的典型硫族化物的电流电压(I-V)特性例子。图5B示出了优选实施方案交点单元典型硫族化物存储器编程温度变换分布例子。焦耳加热被施加到单元GST尖端，以便转相：借助于将GST加热到Tmelt并冷却足够的时间(tquench)，使之转换到其非晶(复位)相；或者借助于将其加热到Tx并冷却足够的时间(tset)，使GST结晶(设定)。这样，借助于在结晶相与非晶相之间来回转换GST尖端，触针就在包括二极管结和开路顶部电极与开路底部电极之间来回转换。例如，非晶GST可以是逻辑0，而结晶GST可以是逻辑1。
图6示出了借助于相继淀积更薄的层使间隔的厚度沿轴向减小亦即起始的间隔层比最终的间隔层厚得多而形成的另一例优选触针230的剖面。在此例子中，第一层即外层206’明显地比内层208’、212’、216’更厚。确切地说，外层206’的厚度是孔口水平尺寸厚度的四分之一到三分之一。随后各个间隔层的厚度是间隔208’底部处保留窗口的四分之一到三分之一。因此，随后各层的有效厚度随层数几何地减小。最后，淀积触针尖端和导电材料，从而在锥形模型中形成触针230。
有利的是，借助于在模中淀积相变材料层并腐蚀此层使之仅仅保留相变尖端，相变材料的体积受到了限制并集中在触针的尖端中，由尖端模型限制在所有侧面上并由顶部电极的导体限制在顶部上。因此，相变所需的能量由于为设定/复位相变材料尖端而产生的热大致被包含在相变材料本身内而被最大限度减小。而且，存储单元由于相变材料体积的限制而具有更可控的电阻。此外，尖端模型材料是一种比导体更好的绝热体，它与导电栓塞的组合，对相变时传送到单元的热进行聚焦，进一步改善了器件的转换效率。
虽然根据优选实施方案已经描述了本发明，但本技术领域的熟练人员可以理解的是，本发明可以用所附权利要求的构思与范围内的修正来实施。

Claims (29)

1.一种存储器件，它包含：
第一电极；
排列在所述第一电极上的触针，所述触针具有由相变材料组成的相变尖端；
排列在所述第一电极上的所述相变尖端的顶端；以及
与所述触针接触的第二电极，并且为使所述相变尖端的体积减小，而使得其剖面为箭头形状。
2.权利要求1的存储器件，其中，所述相变材料是硫族化物。
3.权利要求2的存储器件，其中，所述硫族化物是锗、锑、碲基即GST基材料。
4.权利要求3的存储器件，其中，所述GST基材料是Ge2Sb2Te5。
5.权利要求4的存储器件，其中，所述触针还包含接触所述第二电极的导电栓塞，所述相变尖端与所述导电栓塞相接触。
6.权利要求5的存储器件，其中，所述导电栓塞包含氮化钛和氮化钽中的至少一个。
7.权利要求1的存储器件，其中，所述第二电极与所述触针的上部形成为一个整体。
8.权利要求4的存储器件，其中，所述存储器件是完全相同的存储单元的阵列中的存储单元，所述第一电极是第一组所述完全相同的存储单元的公共所述第一电极，且所述第二电极是第二组所述完全相同的存储单元的公共所述第二电极。
9.权利要求4的存储器件，还包含排列在所述第一电极与所述相变尖端之间的导电势垒材料。
10.权利要求9的存储器件，其中，所述导电栓塞是氮化钛栓塞，且所述导电势垒材料是接触各个第一电极和所述相变尖端的氮化钛层。
11.权利要求1的存储器件，还包含所述第一电极与所述第二电极之间的尖端模型，所述触针至少部分地被排列在所述尖端模型中。
12.一种集成电路，它包括至少一个存储单元，所述至少一个存储单元包含：
第一电极；
排列在所述第一电极上的触针，所述触针具有由相变材料组成的相变尖端；
排列在所述第一电极上的所述相变尖端的顶端；以及
与所述触针接触的第二电极，并且为使所述相变尖端的体积减小，而使得其剖面为箭头形状。
13.权利要求12的集成电路，其中，所述触针还包含接触所述第二电极的导电栓塞，所述相变尖端与所述导电栓塞相接触。
14.权利要求13的集成电路，其中，所述存储器件包含完全相同的存储单元的阵列中的存储单元，所述存储阵列包含：
沿第一方向定向的多个线条的第一布线层，所述第一布线层上的各个所述线条之一是所述完全相同的存储单元的多个第一组中的一组的公共所述第一电极；
沿第二方向定向的多个线条的第二布线层，所述第二布线层上的各个所述线条之一是所述完全相同的存储单元的多个第二组中的一组的公共所述第二电极；以及
所述存储单元的阵列被排列在所述第一布线层与所述第二布线层之间。
15.权利要求12的集成电路，其中，所述相变材料层是硫族化物层。
16.权利要求15的集成电路，其中，所述硫族化物是锗、锑、碲基即GST基材料。
17.权利要求16的集成电路，其中，所述GST基材料是Ge2Sb2Te5。
18.权利要求12的集成电路，其中，所述存储单元还包含所述第一电极与所述相变尖端之间的导电势垒层。
19.权利要求12的集成电路，其中，各个所述存储单元还包含所述相变层与所述第二电极之间的尖端模型，所述触针至少被部分地排列在所述尖端模型中。
20.一种制作包括至少一个存储器件的集成电路即集成电路的方法，所述方法包含下列步骤：
a)形成底部电极；
b)在各个单元位置处确定尖端模型；
c)在各个确定的所述尖端模型中形成相变材料的单元尖端；以及
d)用导电材料填充所述各个确定的尖端模型。
21.权利要求20的制作集成电路的方法，其中，形成单元尖端的步骤(c)包含下列步骤：
i)淀积共形相变材料层；以及
ii)清除所述共形相变材料层的水平部分。
22.权利要求21的制作集成电路的方法，其中，清除水平部分的步骤(ii)包含用具有增强的溅射组分的等离子体腐蚀方法腐蚀所述共形相变材料层。
23.权利要求22的制作集成电路的方法，其中，所述集成电路位于层状晶片上，且清除水平部分的步骤(ii)包含在所述等离子体腐蚀过程中偏置所述层状晶片，其中对所述层状晶片的偏置增强了溅射。
24.权利要求23的制作集成电路的方法，其中，所述层状晶片被自偏置。
25.权利要求22的制作集成电路的方法，其中，所述相变材料层是硫族化物层。
26.权利要求23的制作集成电路的方法，其中，所述硫族化物是锗、锑、碲基即GST基材料。
27.权利要求22的制作集成电路的方法，其中，所述导电材料包含金属氮化物。
28.权利要求22的制作集成电路的方法，其中，形成尖端模型的步骤(b)包含下列步骤：
i)在所述层状晶片的表面层上形成共形层；
ii)从所述表面层清除所述共形层的水平部分；以及
iii)重复步骤(i)和(ii)三次，从而形成4个同心间隔层，所述4个同心间隔层组成所述尖端模型。
29.权利要求28的制作集成电路的方法，其中，各个相继的所述共形层被形成为比其紧接的前面的层更薄。
CN200410094745.5A 2003-12-10 2004-11-17 相变尖端存储单元、集成电路及其制造方法 Active CN100524874C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/732,580 2003-12-10
US10/732,580 US7928420B2 (en) 2003-12-10 2003-12-10 Phase change tip storage cell

Publications (2)

Publication Number Publication Date
CN1627547A CN1627547A (zh) 2005-06-15
CN100524874C true CN100524874C (zh) 2009-08-05

Family

ID=34652899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410094745.5A Active CN100524874C (zh) 2003-12-10 2004-11-17 相变尖端存储单元、集成电路及其制造方法

Country Status (2)

Country Link
US (2) US7928420B2 (zh)
CN (1) CN100524874C (zh)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598100B1 (ko) * 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법
US20060034116A1 (en) * 2004-08-13 2006-02-16 Lam Chung H Cross point array cell with series connected semiconductor diode and phase change storage media
US20070023857A1 (en) * 2005-07-29 2007-02-01 Ming Jin Fabricating sub-lithographic contacts
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7688619B2 (en) * 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7910907B2 (en) 2006-03-15 2011-03-22 Macronix International Co., Ltd. Manufacturing method for pipe-shaped electrode phase change memory
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US8084799B2 (en) * 2006-07-18 2011-12-27 Qimonda Ag Integrated circuit with memory having a step-like programming characteristic
US7688618B2 (en) * 2006-07-18 2010-03-30 Qimonda North America Corp. Integrated circuit having memory having a step-like programming characteristic
US7772581B2 (en) * 2006-09-11 2010-08-10 Macronix International Co., Ltd. Memory device having wide area phase change element and small electrode contact area
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US7863655B2 (en) 2006-10-24 2011-01-04 Macronix International Co., Ltd. Phase change memory cells with dual access devices
KR101275799B1 (ko) * 2006-11-21 2013-06-18 삼성전자주식회사 저온 증착이 가능한 게르마늄 전구체를 이용한 상변화층형성방법 및 이 방법을 이용한 상변화 메모리 소자의 제조방법
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7956344B2 (en) 2007-02-27 2011-06-07 Macronix International Co., Ltd. Memory cell with memory element contacting ring-shaped upper end of bottom electrode
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
US7569844B2 (en) * 2007-04-17 2009-08-04 Macronix International Co., Ltd. Memory cell sidewall contacting side electrode
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US7919766B2 (en) * 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
US8084842B2 (en) 2008-03-25 2011-12-27 Macronix International Co., Ltd. Thermally stabilized electrode structure
US8030634B2 (en) * 2008-03-31 2011-10-04 Macronix International Co., Ltd. Memory array with diode driver and method for fabricating the same
US7825398B2 (en) 2008-04-07 2010-11-02 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US7791057B2 (en) 2008-04-22 2010-09-07 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
KR20090116500A (ko) * 2008-05-07 2009-11-11 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
US7701750B2 (en) 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US8415651B2 (en) 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US7719913B2 (en) 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
KR101486984B1 (ko) * 2008-10-30 2015-01-30 삼성전자주식회사 가변 저항 메모리 소자 및 그 형성방법
US8097870B2 (en) * 2008-11-05 2012-01-17 Seagate Technology Llc Memory cell with alignment structure
US8036014B2 (en) 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) * 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US8084760B2 (en) * 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US8350316B2 (en) * 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8159857B2 (en) * 2009-09-21 2012-04-17 Infineon Technologies Ag Electronic device with a programmable resistive element and a method for blocking a device
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
TWI449170B (zh) * 2009-12-29 2014-08-11 Ind Tech Res Inst 相變化記憶體裝置及其製造方法
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
CN102554783B (zh) 2010-12-23 2014-12-03 中芯国际集成电路制造(上海)有限公司 研磨垫清洗方法
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
US9136473B2 (en) * 2013-03-28 2015-09-15 Stmicroelectronics, Inc. Semiconductor device with PCM memory cells and nanotubes and related methods
US9112148B2 (en) 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US9336879B2 (en) 2014-01-24 2016-05-10 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US9865813B2 (en) * 2014-02-19 2018-01-09 Microchip Technology Incorporated Method for forming resistive memory cell having a spacer region under an electrolyte region and a top electrode
US9178144B1 (en) 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
CN105098068A (zh) * 2014-05-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9406522B2 (en) * 2014-07-24 2016-08-02 Applied Materials, Inc. Single platform, multiple cycle spacer deposition and etch
US9209392B1 (en) 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
US11050023B2 (en) * 2019-07-01 2021-06-29 International Business Machines Corporation CBRAM with controlled bridge location
WO2020012916A1 (ja) * 2018-07-10 2020-01-16 国立研究開発法人産業技術総合研究所 積層構造体及びその製造方法並びに半導体デバイス

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789758A (en) * 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US6074516A (en) * 1998-06-23 2000-06-13 Lam Research Corporation High sputter, etch resistant window for plasma processing chambers
US6586761B2 (en) * 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6849868B2 (en) * 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
US7012273B2 (en) * 2003-08-14 2006-03-14 Silicon Storage Technology, Inc. Phase change memory device employing thermal-electrical contacts with narrowing electrical current paths
US6937507B2 (en) * 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory

Also Published As

Publication number Publication date
US20050127349A1 (en) 2005-06-16
US7928420B2 (en) 2011-04-19
CN1627547A (zh) 2005-06-15
US20080248624A1 (en) 2008-10-09
US7795068B2 (en) 2010-09-14

Similar Documents

Publication Publication Date Title
CN100524874C (zh) 相变尖端存储单元、集成电路及其制造方法
US7928012B2 (en) Integrated circuit with upstanding stylus
US7057923B2 (en) Field emission phase change diode memory
CN100587994C (zh) 存储单元及其制造方法
US10580976B2 (en) Three-dimensional phase change memory device having a laterally constricted element and method of making the same
KR100873172B1 (ko) 다층 단열 물질을 갖는 상-변화 메모리 셀 및 그 제조 방법
US6972430B2 (en) Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof
US7485891B2 (en) Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
CN100541855C (zh) 非易失存储元件及其制造方法
US7227171B2 (en) Small area contact region, high efficiency phase change memory cell and fabrication method thereof
US20040211988A1 (en) Method for forming a phase change memory
JP2009212202A (ja) 相変化メモリ装置およびその製造方法
CN101165936A (zh) 存储单元及其形成方法
US8759808B2 (en) Phase-change memory cell
US9343676B2 (en) Heating phase change material
US20140367630A1 (en) Semiconductor device and method for manufacturing same
CN101252169A (zh) 相变存储器件及其制造方法
US20130099188A1 (en) Phase-change memory device having multi-level cell and a method of manufacturing the same
CN101877384A (zh) 低操作电流相变存储器元件结构
US20140301137A1 (en) Phase-change memory device having phase-change region divided into multi layers and operating method thereof
US20160072059A1 (en) Phase-change memory device having phase-change region divided into multi layers and operating method thereof
US20130284998A1 (en) Forming heaters for phase change memories
US7755074B2 (en) Low area contact phase-change memory
CN1988200A (zh) 间隙壁电极侧接式相变化存储器及其制造方法
US8431922B2 (en) Lateral phase change memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171114

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171114

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right