CN100533651C - 用于处理衬底的等离子体方法和装置 - Google Patents

用于处理衬底的等离子体方法和装置 Download PDF

Info

Publication number
CN100533651C
CN100533651C CNB038130793A CN03813079A CN100533651C CN 100533651 C CN100533651 C CN 100533651C CN B038130793 A CNB038130793 A CN B038130793A CN 03813079 A CN03813079 A CN 03813079A CN 100533651 C CN100533651 C CN 100533651C
Authority
CN
China
Prior art keywords
plasma
radio
frequency
nitrogen
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038130793A
Other languages
English (en)
Other versions
CN1659680A (zh
Inventor
P·A·克劳斯
T·C·蔡
J·霍兰德
J·P·克鲁斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/170,925 external-priority patent/US6660659B1/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN1659680A publication Critical patent/CN1659680A/zh
Application granted granted Critical
Publication of CN100533651C publication Critical patent/CN100533651C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers

Abstract

本发明的实施例主要提供了一种形成氮化物栅极介电层的方法。此方法包括通过往处理腔室中注入含氮的处理气体，在处理气体中施加电离能量而在处理腔室中产生含氮的等离子体，将电离能量作脉冲调制以保证含氮的等离子体的电子平均温度不超过0.7eV。

Description

用于处理衬底的等离子体方法和装置
发明背景
技术领域
本发明主要涉及一种等离子体反应器和一种用此反应器中产生的等离子体来处理衬底的方法。更具体地说，本发明涉及利用一种脉冲等离子体处理装置和一种用以产生等离子体的方法，与传统等离子体处理反应器相比，该等离子体具有较低的温度。
背景技术
集成电路的制造包括在硅衬底或其他半导体衬底内和其上制造场效应管。场效应管的制造包括栅极介电层的形成。通常是借助于将衬底的硅暴露在氧气中来生长介电层，由此而形成二氧化硅栅极介电层。
随着逻辑器件日趋小型化，在二氧化硅栅极介电层中掺入氮已变成是有益的。通常是借助于在腔室中产生氮离子的等离子体、并使氮离子注入栅极介电层中来掺入氮。典型的是，利用具有电极板(电容性耦合)或线圈(电感性耦合)的射频(RF)源来产生等离子体。射频源在腔室中的气体中产生射频场，而上述耦合产生等离子体。
独立于射频源的类型(金属板或者是线圈)，从源到等离子体能够有很大的电容性耦合，这会产生相对大的等离子体电势，在几十伏的量级。这么大的等离子体电势可能导致氮离子对二氧化硅层的过度轰击，而这会破坏二氧化硅层，甚至会破坏向下面的硅中掺入氮。不管是对二氧化硅层的破坏，或者是对向下面的硅中掺入氮的破坏，都会减少掺入氮的益处。
发明内容
根据本发明的一个方面，本发明提供了一种处理衬底的方法，此方法包括：在处理腔室中设置衬底；在此腔室中产生氮等离子体，此等离子体所具有的离子密度至少为1010cm-3，其电势小于20V；将上述衬底上的一层暴露于等离子体，以将氮从等离子体引入此层中，对被设置成从外部贴近所述腔室的介电壁的射频线圈施加射频电流，其中所述射频电流的幅值在高低状态之间变化。
根据本发明的另一方面，本发明提供了一种处理衬底的方法，其中：在等离子体处理腔室中设置衬底；使含氮气体流入此腔室；通过上述腔室中的线圈提供射频电流，从而产生射频场；该射频场由上述气体产生含氮的射频等离子体，而射频电流是脉冲调制的；并将氮离子和激发的中性粒子从等离子体区掺入在上述衬底上所形成的栅极介电层中。
根据本发明的一个进一步的方面，本发明提供了一种等离子体反应器，此反应器包括：一腔室，其具有一开口，用以将衬底传送至该腔室内部；一衬底夹持器，其在腔室中，用以夹持衬底；一射频线圈，其被设置成从外部贴近腔室壁；以及一接地电极板，其位于上述的腔室壁与射频线圈之间。
本发明的实施例进一步提供了一种形成含氮栅极介电层的方法。此方法包括：通过将含氮处理气体引入处理腔室中，并对该处理气体施加电离能量，而在上述处理腔室中产生含氮等离子体；对电离能量作脉冲调制，以保证含氮的等离子体中电子的平均温度不超过0.7eV。
本发明的实施例进一步提供了一种控制作用在含氮栅极介电层上的含氮等离子体组分的平均能量的方法，此方法包括：将被用来保持含氮等离子体的电离源作脉冲调制，以在足够的第一持续时间内使含氮等离子体激发；并关断电离源且允许含氮等离子体的组分在第二持续时间内耗散，第二持续时间比第一持续时间长，并且第二持续时间是经过计算的，为的是使产生的含氮等离子体组分的能量小于0.7eV。
附图说明
本发明将参考附图而通过例子来进一步得到描述，其中：
图1是本发明的一个实施例中等离子体反应器的透视图；
图2是等离子体反应器的上部元件的侧面剖视图；
图3是说明在二氧化硅栅极介电层中掺入氮离子的侧面剖视图；
图4是一个图表，针对不同的射频源和用朗缪尔探针(LangmuirProbe)所测量的电极板结构配置，将等离子体电势作为压力的函数进行说明；
图5是一个图表，针对用朗缪尔探针所测量的电极板结构配置，将漂移电压作为压力的函数进行说明；
图6是一个图表，针对用朗缪尔探针所测量的电极板结构配置，将电子密度作为压力的函数进行说明；
图7是一个图表，针对用朗缪尔探针所测量的电极板结构配置，将离子密度作为压力的函数进行说明；
图8是一个图表，针对用朗缪尔探针所测量的电极板结构配置，将电子温度作为压力的函数进行说明；
图9是对应本发明的一个实施例的叠层板的仰视图，其中包括电极板；
图10是侧面剖视图，说明在一个安装位置的上述叠层片；
图11是一个图表，说明了以30％的占空系数(duty cycle)对射频线圈作射频激励的脉冲调制；
图12是一个与图11类似的图表，其占空系数为50％；
图13是一个图表，说明了在以受脉冲调制的射频激励进行含氮等离子体处理之前和之后的厚度变化，并提供了掺入氮的测量值；
图14是一个图表，说明了对不同的样品用不同的连续射频激励设定值进行处理的厚度变化；
图15是一个图表，对于两种脉冲频率，将厚度变化作为射频源的峰值功率的函数进行了说明；
图16是一个图表，对于两种脉冲频率，将厚度变化作为射频源的峰值功率的函数进行了说明；
图17是一个图表，说明了对于500W峰值功率，在不同的脉冲频率和占空系数下的光学发射光谱；
图18说明了对于50％的占空系数，在不同的脉冲频率和峰值功率下的光学发射光谱；
图19中是有效功率与峰值密度的关系曲线图；
图20是有效功率与峰值密度的另外一个关系曲线图；
图21是电子温度与供给电离源的电力频率关系曲线图；
图22是栅极跨导与NMOS器件中的含氮量的关系曲线图；
图23是栅极跨导与PMOS器件中的含氮量的关系曲线图。
具体实施方式
图1和图2根据本发明的一个实施例说明了等离子体反应器10，它包括：腔室12，衬底夹持器14，射频线圈16，以及电极板18。电极板18穿过腔室12的壳体接地20。通过将电极板18接地，消除了射频线圈16和处于腔室12的内部空间24中的等离子体22之间的电容性耦合。消除这种电容性耦合降低了等离子体22的电势，而不显著改变等离子体22的其它特性，如离子密度和电子密度。得自射频线圈16的电感性耦合并未减少，并且这种耦合产生并保持等离子体22。
特别地参考图1，等离子体反应器10还包括下部传送腔室26和传送装置28。腔室12被设置在传送腔室26的顶部。传送腔室26的内部空间30被设置成通过腔室12底部的圆形开口32，而与腔室12的内部空间24连通。衬底夹持器14被固定在传送装置28的顶部，并且传送装置28可以被用来升高或者降低衬底夹持器14。
在使用时，操纵传送装置28而使得衬底夹持器14降低，进入传送腔室26的内部空间30中。然后，通过传送腔室26的壁上的一个缝隙阀开口，将被置于一叶片上(该叶片固定到自动机械臂上)的晶片衬底传送到内部空间30中。传送装置28随后受到操纵，升高衬底夹持器14，从而使衬底夹持器14接触晶片衬底的下表面，并将晶片衬底抬高而离开上述叶片。该叶片然后便从传送腔室26中退出，在此之后，传送装置28再次受到操纵，而使衬底夹持器14升高进入开口32。然后，被置于在衬底夹持器14上的晶片衬底的上表面就暴露于腔室12的内部空间24中。
腔室12主要包括导电壳体36和绝缘的石英顶壁38。导电壳体36构成了腔室12的下面部分，而顶壁38构成了腔室12的上面部分。导电壳体36和顶壁38连接而形成内部空间24。
有四个气体喷嘴口40穿过导电壳体36通入内部空间24。这些气体喷嘴口40被设置在衬底夹持器14周围，彼此间隔90°。而导电壳体36也在它这一边形成了真空抽吸通道42。气体喷嘴口40通过阀门与集气管相连接，而真空抽吸通道42则与泵相连接。当泵运行时，内部空间24中的气体便通过真空抽吸通道42被抽出，从而降低内部空间24中的压力。可以操纵阀门，而使气体得以通过阀门和气体喷嘴口40从集气管流入内部空间24中。
特别地参考图2，顶壁38呈圆顶状，并且，电极板18呈圆顶状，而与顶壁38的外表面一致。电极板18实际上被直接设置在顶壁38上。电极板18在顶壁38的中心上方形成了圆形开口44。顶壁38和电极板18均关于竖直轴线46对称。
线圈16围绕着竖直轴线46和开口44呈螺旋形。线圈16被设置在电极板18上，并且与电极板18的圆顶形状相一致。线圈16的一端连接射频源50，而线圈16的另一端则接地52。
现在同时参考图2和图3。在晶片衬底被放入等离子反应器10而置于衬底夹持器14的上表面上之前，先在晶片衬底的上表面上形成一外延硅层54。同样在晶片衬底被放入等离子反应器10而置于衬底夹持器14的上表面上之前，在硅层54的上面生长一层薄的二氧化硅层58。二氧化硅层58大约有若干埃(例如
Figure C03813079D0008110210QIETU
)厚，并在最终制造成的晶体管中用作栅极介电层。将晶片衬底放入等离体反应器10内的目的是在二氧化硅层58中掺入氮(N)，以改变或者改善其介电特性。氮离子(N2 +)等离子体22是在内部空间24中产生的。氮离子所具有的能量由将其掺入二氧化硅层58的等离子体的特性决定。
产生等离子体，首先是将内部空间24中的气压降低到一预先设定的水平；然后再将含氮气体引入内部空间24中，该含氮气体举例来说可以是：纯氮气(N2)，氮气和氦气的混合气体(N2/He)，氮气和氖气的混合气体(N2/Ne)，或者是氮气和氩气的混合气体(N2/Ar)；对于进一步的讨论来说，所给出的例子中使用的是纯氮气。
然后，操纵射频源50以给线圈16提供频率为13.56MHz的射频电流。射频线圈16产生射频场，此射频场借助电极板18扩散而穿过顶壁38。圆形开口44使射频场得以穿过顶壁38进入内部空间24。射频场随后与内部空间24中的氮气耦合。最初射频场激发少量自由电子。然后这些自由电子与其它原子碰撞，而由这些原子中释放出更多的电子。此过程持续进行，直至达到稳定状态，此时，等离子体22中有固定数量的自由电子和自由离子、稳定的电子温度、和不变的对地电压。这样，就在内部空间24中产生了一个离子的“容器”，并且等离子体22的电压电势帮助离子从此容器掺入到二氧化硅层58中。衬底和衬底夹持器14的电势在整个处理过程中自由漂移，但是，在等离子体22的电压和衬底夹持器14的电压之间有一定差值，这一差值驱动离子掺入。此差值与瞬时电子温度成正比，并且，氮的掺入由对时间平均的电子温度所驱动。此处所称的“电子温度”应被理解为意思是指许多(例如数千)脉冲周期内对时间平均的电子温度。
如果电极板18不接地，射频线圈16便将与等离子体22电容性耦合。这种射频线圈16和等离子体22之间的电容性耦合提高了等离子体22的电压。相反地，通过将电极板18接地，就可以显著减少这种电容性耦合，并且降低等离子体22的电压。等离子体电势和电子温度降低了，但是离子密度仍保持相对的高。为了防止过多的氮通过SiO2掺入硅衬底，等离子体电势优选小于10V。电子温度优选接近于或者是小于2eV。离子密度则优选至少为1010cm-3。
图4显示了分别在不使用电极板、使用不接地的规则电极板和接地电极板的情况下的试验结果。对每一种情况，试验结果均在对射频线圈16施加300W、500W、和900W的激励下获得。图中较大的方块或者三角形标志较大的激励幅值。在对射频线圈16提供的一定激励处，等离子体电压(Vp)对于接地电极板来说最低，对于不接地电极板来说则较高，而当没有电极板时甚至就更高。在其他的例子中，施加到射频线圈16上的有效射频激励可能在160W和3000W之间。如果不用接地电极板，就不能达到低于10V的电势。值得注意的是，电势并不随着施加到射频线圈上的激励的增加而显著增加。即使是超过1000W(例如1400W)的大幅值激励，在压力大于5微托(mT)时，产生的等离子体电压低于20V；而在压力大于40mT时，产生的等离子体电压低于10V。
图5说明了对应于图4情况的等离子体的漂移电压。晶片衬底处的电势是Vf或者接近于Vf。再次可见，衬底电压(Vs)对于接地电极板最低，对于不接地电极板较高，而在不使用电极板时甚至更高。
图6和图7分别说明电子密度和离子密度。对于施加给射频线圈16的给定幅值的激励，电子密度(或离子密度)在使用接地电极板和使用不接地电极板时相差无几。虽然图中未示，当给射频线圈施加的射频激励超过1000W时，可以得到大于50×109cm-3的离子密度。
图8图示了电子温度。可以看出：在较低压力下，电子温度在使用接地电极板、使用不接地电极板和不使用电极板三种情况下的差别相对较少。然而，在较高压力下，典型的是高于40mT时，在使用不接地电极板的情况下，或者在不使用电极板的情况下，电子温度要比使用接地电极板的情况下高得多。
参考图9和图10，电极板18被叠置于两个介电片60和62之间。电极板18以及介电片60和62均被构造成处于带条64中，而当彼此相向折叠时，就共同形成圆顶形状。介电片60被设置在顶部，处于电极板18和射频线圈16之间。电极片62被设置于电极板18和顶壁38之间。电极板的末端并不被介电片62遮盖，而是留出暴露的连接盘(land)66。暴露的连接盘66与导电导体36的导电部分相接触，以便将电极板18接地于导体36上。连接盘66被设置于电极板18的周边，从而使得电极板18的周边接地。电极板18的周边接地保证了整个电极板18尽可能接近于0伏电压。
也可以通过对施加到射频线圈16上的射频激励作脉冲调制的方式来降低等离子体电压。虽然应该理解，在对施加到射频线圈16上的射频激励作脉冲调制的同时，将电极板18接地也是可以的，但是，在现在提供的例子中，电极板18没有接地。
如图11和图12所示，射频激励具有13.56MHz的频率，而且对射频线圈16施加了预设的峰值功率。射频激励可用自动方式来接通和断开，即“脉冲调制的”。在所提供的例子中，射频激励是频率为10kHz的自动脉冲。在其他例子中，射频激励可以是频率在1kHz到100kHz之间的脉冲。氮等离子体的成分通过射频电流在高低状态之间的变化而被连续地变化。在图11中，占空系数(亦即射频激励接通的总时间)是30％，而在图12中，占空系数是50％。射频源50是可以脉冲调制的，并且脉冲频率和占空系数均可以手动调节。有效输出功率是峰值功率乘以占空系数。在其他的例子中，占空系数可以在10％到90％之间。在所给的例子中，射频激励的幅值在0％到100％之间连续变化，但在另一个例子中，幅值举例来说可能在10％到100％之间变化。
一种测量氮掺入量的方法是测量在氮等离子体处理之前和之后的厚度变化(“光学增量”)。较大的厚度变化表明较多的氮掺入量。如图13所示，使用连续激励的氮掺入量也可以使用脉冲激励来实现，此时氮的掺入量近似与有效输出功率成比例。光学厚度上的变化对脉冲频率相对地不敏感。
图14图示了用连续射频源激励制备的样品的光学增量；对于脉冲激励和连续激励，均对以激励掺入的氮的饱和度进行了观测。
图15和图16显示与图13中相同的数据，绘出了源功率对占空系数的曲线，显示了与图13相同的趋势。
在图17和图18中，使用光学发射分光计捕获了其光学发射光谱。从图17中可以看出，在固定的峰值射频功率(500W)下，随占空系数增加，光谱即接近500W的连续激励光谱(顶线)。脉冲频率对所观测的密度具有很小影响。图18表明通过增加峰值射频功率，可以使脉冲调制使射频的发射水平复原到连续激励的发射水平(顶线)。再次说明发射对脉冲频率相对不敏感。
图13到图16说明，用脉冲射频等离子体，能够实现与连续射频激励类似的在晶片上的氮掺杂。图17和图18表明，用脉冲射频激励，能够实现与连续射频激励类似的离子密度。这些数据与脉冲射频激励相对于连续激励降低了电子温度和等离子体电势的效果相结合，表明射频激励的脉冲调制提供了一种在较低能级下向栅极介电氧化物中掺入氮的方法。向衬底中掺入相同量的氮时，与连续激励等离子体中的离子相比，脉冲调制等离子体中受到加速而进入衬底的氮离子较少，这是因为脉冲调制等离子体的等离子体电势比较低。由于这种加速的降低，氮便不能渗入氧化物内部而进入下面的硅层。
正如可轻易预料的那样，在不同的电离能量(10eV到30eV)下，对离子穿过薄氧化物层而注入硅、特别是注入Si(100)的模拟表明，能量越低则渗入越少。在这样一种低能量模式下，用脉冲调制的氮等离子体进行氮掺杂可以提供改善的介电性能，从而直接导致晶体管性能上的改善。
在本发明的另一实施例中，可以通过与处理腔室连通的电离源在处理腔室中产生含氮等离子体。含氮等离子体可以用在晶体管栅极的氮化处理中，亦即含氮等离子体可以用来对晶体管栅极介电层作氮化处理。电离源举例来说可以包括：电感线圈型天线结构，如上面主要讨论的；狭缝线微波型(slotted line microwave-type)电离源，这是一种普遍公知的径向线天线源(radial line antenna source)；电子回旋加速器谐振源(Electronic Cyclotron Resonance，ECR源)；磁电管型源或者改进磁电管型源；或者是一般被用来使处理腔室中等离子体的产生更容易的其他电离源。另外，在本发明现有的实施例中，可以通过等离子体脉冲的顺序来控制含氮等离子体，从而产生比传统等离子体处理腔室所能提供的更低的电子温度。特别的是，本发明现有的实施例所提供的脉冲等离子体控制可被用来特定地控制等离子体组分的平均能量(这里主要指电子温度)。对于等离子体的控制被设定成使其产生较低的电子温度，这种较低的电子温度可以例如用于在栅极的氮化处理中改善器件的特性，即在跨导方面产生较少的退化并在栅极介电型器件中改善沟道迁移率。
本发明的等离子体脉冲顺序大致工作是在一短时间段内激发含氮等离子体，然后让此等离子体弛豫或者耗散一段时间。耗散时间让电子温度得以降低，与此同时保持含氮等离子体。因此，本发明的实施例将起到的主要作用是调制电离源的脉冲，使其能量足以保持等离子体经过即将来临的断开或者弛豫时间，亦即计算脉冲启动时间，从而提供足够的能量，以保持等离子体经过即将来临的开断或者弛豫时间(此时没有能量供应给等离子体)。在电离源脉冲截止或者弛豫的部分，等离子体内的电子可以自由扩散。然而公知的是，电子扩散的快慢直接与电子的能量有关。因此，电子的能量越高，即电子越热，其扩散出等离子体就越比具有较低能量的电子迅速，这种情况导致了等离子体组分较低的平均能量，亦即较低的电子温度和较低的等离子体温度。
因此，电离源所提供的脉冲的占空系数也对等离子体组分的平均温度有影响。具体而言，占空系数越大，其对应的脉冲启动时间约长，等离子体就会越热，这是因为等离子体中的电子在脉冲启动时间内受到了较长时间的激发。因此，本发明的实施例主要考虑的占空系数可以在5％到90％之间。更具体的说，例如为了产生所需要的等离子体组分的平均温度，占空系数可以是介于10％到80％之间、介于25％到大约60％之间、及介于大约30％到50％之间。进一步的说，本发明的实施例考虑到被电离的等离子体源可采取伪脉冲(pseudo-pulse)方式来使用，以便控制电子温度。例如作为对脉冲调制的一种替换方案，可以使电离源的输出在大约5％到大约100％之间变化，以控制等离子体的温度。本发明的实施例主要考虑优化脉冲的启动和截止时间，从而控制电子温度。
作为本发明的实施例的一个例子，图21图示了电子温度与等离子处理腔室的脉冲射频频率的关系曲线，其中该等离子处理腔室使用一电离源来产生等离子体。其数据是使用电感性线圈结构的电离源(如上所述)、且使用匹配的离子密度、激励施加、腔室压力和处理气体流量而得到的。第一个数据点1901一般代表在等离子体的初始状态未加脉冲时的电子温度。在第一个数据点1901，提供给电离源的功率是恒定的而不是变化的或者脉冲调制的，因此，等离子体一旦稳定，实测的电子温度就保持在2eV。第二个数据点1902表示当电离源的功率以频率500kHz作脉冲调制时等离子体中的电子温度。在这个频率下，测量到的电子温度近似为0.6eV。第三个数据点1903表示当电离源的功率以频率5kHz作脉冲调制时等离子体中的电子温度。在这个频率下，测量到的电子温度近似为0.55eV。第四个数据点1904表示当电离源的功率以频率10kHz作脉冲调制时等离子体中的电子温度。在这个频率下，测量到的电子温度近似为0.55eV。第五个数据点1905表示当电离源的功率以频率30kHz作脉冲调制时等离子体中的电子温度。在这个频率下，测量到的电子温度近似为0.55eV。第六个数据点1906表示当电离源的功率以频率50kHz作脉冲调制时等离子体中的电子温度。在这个频率下，测量到的电子温度近似为1.25eV。
因此，图21主要图示了脉冲调制的等离子体的具体应用，该脉冲调制等离子体的作用在于控制等离子体中的电子温度。进一步的说，图21主要图示了在仍然保持电子温度小于0.6eV的前提下，施加到电离源的激励的频率可以在大约500Hz和大约50kHz之间变化(在大约100kHz发生“广播问题”)。更进一步的说，当频率增加到大约50kHz时，电子温度仍然小于大约1.25eV。正因如此，本发明现有的实施例，主要使用电离源对等离子体作脉冲调制，以便控制等离子体的电子温度，而更具体的说，是等离体中的电子温度保持在0.7eV以下。特别是，本发明现有的实施例提供的电离源被设置成在保证电子温度小于0.6eV的同时，在介于大约1kHz到大约30kHz的频率区间内对处理腔室中的等离子体作脉冲调制。然而，值得注意的是虽然图21中的数据点是在特定的参数(即射频激励、压力、气体流量等等)下获得的，但是，使用连续波等离子体时的电子温度与使用脉冲等离子体时的电子温度，二者之间的关系是：脉冲等离子体的电子温度总是小于使用连续波等离子体时的电子温度，而这与辅助参数无关。
图22图示了最大沟道跨导(gmmax)作为层中的含氮百分比的函数的变化关系。值得注意的是，在晶体管的制造中，希望有尽可能最小的变化或者偏移跨导；然而，正如人所共知，在晶体管制造过程中掺入氮主要是要降低晶体管的栅极泄漏，阻止硼从多晶硅栅电极中扩散，并且降低电学厚度，这样会改善断开状态的控制。因此，虽然最大沟道跨导位移的降低可以通过减少氮来实现，但是，减少氮会显著地对上述的栅极泄漏、扩散、和断开状态的控制有不利影响。而如上所述，本发明的作用是在保留氮和氮含量所带来的益处的同时，降低了最大沟道跨导转移。
特别的是，图22图示了：通过连续波配置而产生的含氮等离子体和通过被配置成脉冲调制的电离源而产生的含氮等离子体，在最大沟道跨导方面的差别。对于连续波配置和被配置成脉冲调制的电离源来说，如图形图表符号所示，每个数据点都是使用匹配的压力、激励、持续时间、占空系数(50％)来采集的。例如：数据点2001表示对应于连续波配置，最大沟道跨导偏移和氮的百分比之间的关系。数据点2001表示的最大沟道跨导偏移在大约18.5到大约19.5之间，氮含量大约为12.8％。数据点2002主要表示的是电离源被用来以大约5kHz的频率对含氮等离子体作脉冲调制，主要表明：最大沟道跨导偏移值在大约17.5到大约18.25之间，而含氮量大约为13.2％。数据点2003主要表示的是电离源被用来以大约10kHz的频率对含氮等离子体作脉冲调制，主要表明：最大沟道跨导偏移值在大约18.0到大约18.25之间，含氮量大约为13.9％。数据点2004主要表示的是电离源被用来以大约20kHz的频率对含氮等离子体作脉冲调制，主要表明：最大沟道跨导偏移值在大约17.25到大约17.75之间，含氮量大约为13.8％。数据点2005主要表示的是电离源被用来以大约100kHz的频率对含氮等离子体作脉冲调制，主要表明：最大沟道跨导偏移值在大约16.25到大约17.0之间，含氮量大约为13.3％。大体而言，使用被配置成用以脉冲调制含氮等离子体的电离源的数据点，即数据点2002、2003、2004和2005，提供了改善的最大沟道跨导特性，优于使用连续波配置而产生的含氮等离子体。
对于阈值电压漂移和饱和漏电流，也获得了类似的改善——类似于图22中表示的gmmax的变化上的改善。图22示出对应于NMOS晶体管的结果。如图23所示，对于PMOS晶体管也可获得类似的改善。
值得注意的是，虽然以上所描述的是在薄的栅极二氧化硅中的硅掺杂，但是所描述的过程可以应用于其它栅极介电材料的硅掺杂，特别是诸如HfO2、Hf1-x、或者SixO2这样的高k介电材料。
进一步的说，虽然所描述的电离能量的脉冲调制是针对电感性线圈电离源而言的，其他实施例可以，举例来说，使用径向线开槽天线电离源(radial line slotted antenna source)、磁电管型源、或者是电子回旋加速器谐振电离源。
虽然以上描述了并在相应附图中展示了一些示例性实施例，但是应该明白，这些实施例只是对本发明的说明而非限制，并且，本发明并不局限于所展示和描述的具体结构和布局，因为本领域普通技术人员可能会对其进行改进。

Claims (10)

1.一种处理衬底的方法，其包括：
将衬底置于腔室中，所述腔室与位于外部且贴近所述腔室的介电壁的射频线圈耦合，并且所述腔室与在所述射频线圈和介电壁之间设置的电极板耦合，所述电极板接地：
提供射频功率到所述射频线圈，所述射频功率是以介于10％到90％之间的占空系数进行脉冲调制的，所述射频线圈在所述腔室中产生射频场，以在腔室中产生含氮等离子体，所述等离子体具有至少为1010cm-3的离子密度，其中所述电极板将等离子体电势降低到10V以下；
将衬底上的一层暴露于所述等离子体中，以将该等离子体中的氮掺入所述衬底的层。
2.如权利要求1所述的方法，其中所述等离子体具有小于2eV的电子温度。
3.如权利要求1所述的方法，其中所述层是二氧化硅层。
4.如权利要求1所述的方法，其中所述介电壁是圆顶状的，所述射频线圈穿过所述介电壁而围绕一轴线呈螺旋形，并且，所述电极板上具有开口。
5.如权利要求4所述的方法，其中所述开口处于所述射频线圈所形成的周边之内。
6.如权利要求1所述的方法，其中所述腔室中的压力至少为5mT，射频激励至少为1000W，而且离子密度至少为5×1010cm-3。
7.如权利要求6所述的方法，其中所述压力至少为40mT。
8.如权利要求1所述的方法，其中所述射频功率是以介于1kHz到100kHz之间的频率进行脉冲调制的。
9.根据权利要求1所述的方法，其中施加到所述射频线圈的有效的射频功率在100到3000W之间。
10.根据权利要求1所述的方法，其中所述射频功率的幅值在高低状态之间变化。
CNB038130793A 2002-06-12 2003-06-12 用于处理衬底的等离子体方法和装置 Expired - Fee Related CN100533651C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US10/170,925 US6660659B1 (en) 2002-06-12 2002-06-12 Plasma method and apparatus for processing a substrate
US10/170,925 2002-06-12
US39567702P 2002-07-12 2002-07-12
US60/395,677 2002-07-12

Publications (2)

Publication Number Publication Date
CN1659680A CN1659680A (zh) 2005-08-24
CN100533651C true CN100533651C (zh) 2009-08-26

Family

ID=29738974

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038130793A Expired - Fee Related CN100533651C (zh) 2002-06-12 2003-06-12 用于处理衬底的等离子体方法和装置

Country Status (6)

Country Link
US (1) US6831021B2 (zh)
EP (1) EP1512165A2 (zh)
JP (1) JP2005530341A (zh)
KR (1) KR101044366B1 (zh)
CN (1) CN100533651C (zh)
WO (1) WO2003107382A2 (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067439B2 (en) * 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
JP2004095918A (ja) * 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及び半導体装置の製造方法
WO2004044898A2 (en) * 2002-11-08 2004-05-27 Aviza Technology, Inc. Nitridation of high-k dielectrics
US7179754B2 (en) * 2003-05-28 2007-02-20 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
US20050205211A1 (en) * 2004-03-22 2005-09-22 Vikram Singh Plasma immersion ion implantion apparatus and method
US20050252449A1 (en) * 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8119210B2 (en) * 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US7464271B2 (en) * 2004-10-04 2008-12-09 Sony Corporation Systems and methods of providing content protection for digital video products
US7235492B2 (en) * 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
US7214628B2 (en) * 2005-02-02 2007-05-08 Applied Materials, Inc. Plasma gate oxidation process using pulsed RF source power
US7141514B2 (en) * 2005-02-02 2006-11-28 Applied Materials, Inc. Selective plasma re-oxidation process using pulsed RF source power
US7429538B2 (en) * 2005-06-27 2008-09-30 Applied Materials, Inc. Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric
US20070010103A1 (en) * 2005-07-11 2007-01-11 Applied Materials, Inc. Nitric oxide reoxidation for improved gate leakage reduction of sion gate dielectrics
US20070020890A1 (en) * 2005-07-19 2007-01-25 Applied Materials, Inc. Method and apparatus for semiconductor processing
US7402534B2 (en) * 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
US20080011426A1 (en) * 2006-01-30 2008-01-17 Applied Materials, Inc. Plasma reactor with inductively coupled source power applicator and a high temperature heated workpiece support
US7964514B2 (en) 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
US7678710B2 (en) 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7645710B2 (en) * 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7837838B2 (en) * 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US20070252299A1 (en) * 2006-04-27 2007-11-01 Applied Materials, Inc. Synchronization of precursor pulsing and wafer rotation
US7798096B2 (en) * 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
WO2008039845A2 (en) * 2006-09-26 2008-04-03 Applied Materials, Inc. Fluorine plasma treatment of high-k gate stack for defect passivation
US20080230008A1 (en) * 2007-03-21 2008-09-25 Alexander Paterson Plasma species and uniformity control through pulsed vhf operation
US7846793B2 (en) * 2007-10-03 2010-12-07 Applied Materials, Inc. Plasma surface treatment for SI and metal nanocrystal nucleation
US7871942B2 (en) 2008-03-27 2011-01-18 Applied Materials, Inc. Methods for manufacturing high dielectric constant film
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
WO2009141982A1 (ja) * 2008-05-19 2009-11-26 株式会社 東芝 線状白色光源ならびにそれを用いたバックライトおよび液晶表示装置
US8491967B2 (en) * 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
KR101139824B1 (ko) * 2009-12-11 2012-04-30 최대규 대면적의 플라즈마를 발생시키는 플라즈마 반응기
US8880227B2 (en) * 2010-05-27 2014-11-04 Applied Materials, Inc. Component temperature control by coolant flow control and heater duty cycle control
CN103165431B (zh) * 2011-12-19 2016-08-31 中芯国际集成电路制造(上海)有限公司 栅介质层及mos晶体管的形成方法
US9837562B2 (en) * 2013-02-28 2017-12-05 Nanyang Technological University Capacitively coupled electrodeless plasma apparatus and a method using capacitively coupled electrodeless plasma for processing a silicon substrate
US9177787B2 (en) * 2013-03-15 2015-11-03 Applied Materials, Inc. NH3 containing plasma nitridation of a layer of a three dimensional structure on a substrate
US10510545B2 (en) 2016-06-20 2019-12-17 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
US10103027B2 (en) 2016-06-20 2018-10-16 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
US10170322B1 (en) * 2017-11-16 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Atomic layer deposition based process for contact barrier layer
SG11202008268RA (en) 2018-03-19 2020-10-29 Applied Materials Inc Methods for depositing coatings on aerospace components
EP3784815A4 (en) 2018-04-27 2021-11-03 Applied Materials, Inc. PROTECTION OF COMPONENTS AGAINST CORROSION
US11009339B2 (en) 2018-08-23 2021-05-18 Applied Materials, Inc. Measurement of thickness of thermal barrier coatings using 3D imaging and surface subtraction methods for objects with complex geometries
WO2020219332A1 (en) 2019-04-26 2020-10-29 Applied Materials, Inc. Methods of protecting aerospace components against corrosion and oxidation
US11794382B2 (en) 2019-05-16 2023-10-24 Applied Materials, Inc. Methods for depositing anti-coking protective coatings on aerospace components
US11697879B2 (en) 2019-06-14 2023-07-11 Applied Materials, Inc. Methods for depositing sacrificial coatings on aerospace components
US11466364B2 (en) 2019-09-06 2022-10-11 Applied Materials, Inc. Methods for forming protective coatings containing crystallized aluminum oxide
WO2021150625A1 (en) 2020-01-23 2021-07-29 Applied Materials, Inc. Method of cleaning a structure and method of depositiing a capping layer in a structure
US11519066B2 (en) 2020-05-21 2022-12-06 Applied Materials, Inc. Nitride protective coatings on aerospace components and methods for making the same
WO2022005696A1 (en) 2020-07-03 2022-01-06 Applied Materials, Inc. Methods for refurbishing aerospace components

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5020411A (en) * 1989-03-06 1991-06-04 Larry Rowan Mobile assault logistic kinetmatic engagement device
US6136654A (en) * 1996-06-07 2000-10-24 Texas Instruments Incorporated Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
US6110842A (en) * 1996-06-07 2000-08-29 Texas Instruments Incorporated Method of forming multiple gate oxide thicknesses using high density plasma nitridation
JPH1079372A (ja) * 1996-09-03 1998-03-24 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
EP0847079A3 (en) * 1996-12-05 1999-11-03 Texas Instruments Incorporated Method of manufacturing an MIS electrode
JPH11102895A (ja) * 1997-09-29 1999-04-13 Fujitsu Ltd 半導体装置の製造方法
KR100265866B1 (ko) * 1998-07-11 2000-12-01 황철주 반도체 제조장치
US6126778A (en) * 1998-07-22 2000-10-03 Micron Technology, Inc. Beat frequency modulation for plasma generation
US6251761B1 (en) * 1998-11-24 2001-06-26 Texas Instruments Incorporated Process for polycrystalline silicon gates and high-K dielectric compatibility
JP4255563B2 (ja) * 1999-04-05 2009-04-15 東京エレクトロン株式会社 半導体製造方法及び半導体製造装置
US6447637B1 (en) * 1999-07-12 2002-09-10 Applied Materials Inc. Process chamber having a voltage distribution electrode
JP2001044419A (ja) * 1999-07-14 2001-02-16 Texas Instr Inc <Ti> 高ｋ誘電体を有するゲート積層の形成方法
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6541294B1 (en) * 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6566272B2 (en) * 1999-07-23 2003-05-20 Applied Materials Inc. Method for providing pulsed plasma during a portion of a semiconductor wafer process
EP1912253A3 (en) * 2000-03-13 2009-12-30 OHMI, Tadahiro Method of forming a dielectric film
DE10147998A1 (de) * 2001-09-28 2003-04-10 Unaxis Balzers Ag Verfahren und Vorrichtung zur Erzeugung eines Plasmas

Also Published As

Publication number Publication date
EP1512165A2 (en) 2005-03-09
CN1659680A (zh) 2005-08-24
WO2003107382A3 (en) 2004-09-23
KR20050007397A (ko) 2005-01-17
KR101044366B1 (ko) 2011-06-29
US20040038486A1 (en) 2004-02-26
WO2003107382A2 (en) 2003-12-24
JP2005530341A (ja) 2005-10-06
US6831021B2 (en) 2004-12-14

Similar Documents

Publication Publication Date Title
CN100533651C (zh) 用于处理衬底的等离子体方法和装置
US6806201B2 (en) Plasma processing apparatus and method using active matching
US6660659B1 (en) Plasma method and apparatus for processing a substrate
CN101558183B (zh) 等离子体沉浸离子注入工艺
US8968588B2 (en) Low electron temperature microwave surface-wave plasma (SWP) processing method and apparatus
KR100521120B1 (ko) 반도체소자의 표면처리방법 및 장치
US7169255B2 (en) Plasma processing apparatus
TW200404332A (en) Semiconductor device
TW571369B (en) Method of treating substrate and method of manufacturing semiconductor device
JP2014060413A (ja) プラズマエッチング方法及びプラズマエッチング装置
KR100439558B1 (ko) 불순물도입방법및그장치와반도체장치의제조방법
KR101328800B1 (ko) 다중 주파수의 ｒｆ 펄스 파워를 이용한 펄스 플라즈마의 특성 제어 방법
WO2013111461A1 (ja) プラズマ処理方法及びプラズマ処理装置
US7259104B2 (en) Sample surface processing method
US7000565B2 (en) Plasma surface treatment system and plasma surface treatment method
US7858155B2 (en) Plasma processing method and plasma processing apparatus
JP4013674B2 (ja) プラズマドーピング方法及び装置
JP2005005328A (ja) 不純物導入方法、不純物導入装置およびこれを用いて形成された半導体装置
JP4653395B2 (ja) プラズマ処理装置
JP2001244250A (ja) 表面処理方法および装置
JP3898612B2 (ja) プラズマ処理装置及び処理方法
KR20190045279A (ko) 셀프얼라인 멀티패터닝 기술을 위한 스페이서 형성
US11205562B2 (en) Hybrid electron beam and RF plasma system for controlled content of radicals and ions
Saito et al. The Growth of Thin Silicon Oxide and Silicon Nitride Films at Low Temperature (400$^{\circ}{\hbox {C}} $) and High Growth Rates for Semiconductor Device Fabrication by an Advanced Low Electron Temperature Microwave-Excited High-Density Plasma System
JP2003045855A (ja) 加工方法及び電子デバイスの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090826

Termination date: 20130612