CN100538896C - 编程和禁止多电平非易失性存储单元的方法及系统 - Google Patents

编程和禁止多电平非易失性存储单元的方法及系统 Download PDF

Info

Publication number
CN100538896C
CN100538896C CNB028281756A CN02828175A CN100538896C CN 100538896 C CN100538896 C CN 100538896C CN B028281756 A CNB028281756 A CN B028281756A CN 02828175 A CN02828175 A CN 02828175A CN 100538896 C CN100538896 C CN 100538896C
Authority
CN
China
Prior art keywords
storage unit
group
charge level
threshold voltage
exceeded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028281756A
Other languages
English (en)
Other versions
CN1620702A (zh
Inventor
坎德克尔·N·夸德尔
卡恩·T·纽因
潘锋
朗·C·凡姆
亚历山大·K·马克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN1620702A publication Critical patent/CN1620702A/zh
Application granted granted Critical
Publication of CN100538896C publication Critical patent/CN100538896C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628Programming or writing circuits; Data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3468Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3486Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming

Abstract

本发明提供一种多电平非易失性存储单元编程/闭锁方法及系统(100)。该非易失性存储单元包括:第一组的一个或多个存储单元,其被选择用于保存等于或大于第一预定电荷电平(504)的电荷;第二组的一个或多个存储单元,其被选择用于保存等于或大于第二预定电荷电平的电荷;将该存储设备配置成对第一和第二组存储单元同时编程,并禁止对任何已经达到或超过第一预定电荷电平的存储单元进行编程,直到第一组中所有的存储单元都已经达到或超过第一预定电荷电平。

Description

编程和禁止多电平非易失性存储单元的方法及系统
技术领域
本发明涉及非易失性存储器,更具体地说,其涉及一种编程和禁止多电平非易失性存储单元的方法及系统。
背景技术
配置非易失性存储器以保存数据。快速电可擦除可编程只读存储器(EEPROM)是一类非易失性存储器。快速EEPROM包括排成列和行的存储单元的阵列。每个存储单元包括一个晶体管,其具有配置成保存至少两种电荷电平的浮动栅或电介质层。
发明内容
根据本发明提供一种对多电平非易失性存储器编程和禁止的方法及系统。该编程/禁止方法及系统有利地避免了充电快于其它存储单元的存储单元被过度编程。
本发明的一个方面涉及一种对复数个非易失性存储单元进行编程使其具有复数个阈值电压电平的方法。该方法包括使用至少一个电压脉冲对存储单元进行编程。在至少一个电压脉冲之后,如果没有存储单元达到或超过第一预定阈值电压电平则该方法继续编程。第一预定阈值电压电平代表第一组数据位。该方法禁止对已经达到或超过第一预定阈值电压电平的任何存储单元进行编程。该方法判定是否所有被选择用于保存第一组数据位的存储单元已经达到或超过第一预定阈值电压电平。如果被选择用于保存第一组数据位的至少一个存储单元没有达到或超过第一预定阈值电压电平,则该方法继续对未被禁止的存储单元进行编程。如果所有被选择用于保存第一组数据位的存储单元都已经达到或超过第一预定阈值电压电平,则该方法判定是否所有被选择用于保存第二或第三组数据位的存储单元已经达到或超过第一预定阈值电压电平。如果被选择用于保存第二或第三组数据位的至少一个存储单元没有达到或超过第一预定阈值电压电平,则该方法继续对未被禁止的存储单元进行编程直到所有被选择用于保存第二或第三组数据位的存储单元都已达到或超过第一预定阈值电压电平。如果所有被选择用于保存第二或第三组数据位的存储单元都已经达到或超过第一预定阈值电压电平,则该方法继续对所有被选择用于保存第二或第三组数据位的存储单元进行编程。
本发明的另一方面涉及一种用于对复数个非易失性存储单元进行编程的方法。该存储单元包括被选择用于保存等于或大于与第一组数据位对应的第一预定电荷电平的电荷电平的第一组之一个或多个存储单元,被选择用于保存等于或大于与第二组数据位对应的第二预定电荷电平的电荷电平的第二组之一个或多个存储单元以及被选择用于保存等于或大于与第三组数据位对应的第三预定电荷电平的电荷电平的第三组之一个或多个存储单元。该方法包括在第一、第二和第三组存储单元中同时保存电荷,以保存电荷于存储单元中。如果没有存储单元达到或超过第一预定电荷电平则该方法继续在存储单元中保存电荷。该方法禁止对已经达到或超过第一预定电荷电平的第一、第二和第三组中的任何存储单元进行充电。该方法判定是否第一组中所有的存储单元都已经达到或超过第一预定电荷电平。如果第一组中至少一个存储单元没有达到或超过第一预定电荷电平,则该方法继续在未被禁止的存储单元中保存电荷。
本发明的另一方面涉及一种对多个非易失性存储单元进行编程使其具有复数个阈值电压电平的方法。该方法包括使用至少一个电压脉冲对存储单元进行编程。在至少一个电压脉冲之后,如果没有存储单元达到或超过第一预定阈值电压电平则该方法继续编程。第一预定阈值电压电平代表第一组数据位。该方法禁止对已经达到或超过第一预定阈值电压电平的任何存储单元进行编程。该方法判定是否所有被选择用于保存第一组数据位的存储单元已经达到或超过第一预定阈值电压电平。如果被选择用于保存第一组数据位的至少一个存储单元没有达到或超过第一预定阈值电压电平,则该方法继续对未被禁止的存储单元进行编程。如果所有被选择用于保存第一组数据位的存储单元都已经达到或超过第一预定阈值电压电平,则该方法判定是否任一存储单元已经达到或超过第二预定阈值电压电平。第二预定阈值电压电平代表第二组数据位。该方法禁止对已经达到或超过第二预定阈值电压电平的任何存储单元进行编程,并继续对未被禁止的存储单元进行编程。
本发明的另一方面涉及一种包括复数个非易失性存储单元的存储设备。存储单元包括被选择用于保存等于或大于与第一组数据位对应的第一预定电荷电平的电荷的第一组之一个或多个存储单元;和被选择用于保存等于或大于与第二组数据位对应的第二预定电荷电平的电荷的第二组之一个或多个存储单元。将存储设备配置成对第一和第二组存储单元同时编程,并禁止对已经达到或超过第一预定电荷电平的任一存储单元进行编程,直到第一组中所有的存储单元都已经达到或超过第一预定电荷电平。
本发明的另一方面涉及一种对复数个非易失性存储单元进行编程的方法。该方法包括在第一组和第二组存储单元中保存电荷;如果没有存储单元达到或超过第一预定电荷电平则继续在存储单元中保存电荷,第一预定电荷电平代表至少两个数据位;禁止在已经达到或超过第一预定电荷电平的任一存储单元中保存电荷;判定是否第一组存储单元中所有的存储单元都已经达到或超过第一预定电荷电平;如果第一组中至少一个存储单元没有达到或超过第一预定电荷电平,则继续在未被禁止的存储单元中保存电荷;如果第一组中所有的存储单元都已经达到或超过第一预定电荷电平,则继续在第一组存储单元中保存电荷。
本发明的另一方面涉及一种编程方法,其并行地将复数个非易失性存储单元从共同的阈值电压电平编程到由保存在存储单元中的数据指定的至少第一和第二阈值电压电平。该方法包括施加编程条件于所有为第一和第二阈值电压电平指定的复数个存储单元;当为第一和第二阈值电压电平单独指定的单元达到所述的第一阈值电压电平时,停止施加编程条件于第一和第二阈值电压电平所指定的复数个存储单元中的独立单元;在该等为第一阈值电压电平指定的存储单元全部达到第一阈值电压电平之后,对复数个存储单元中为第二阈值电压电平指定的那些存储单元应用编程条件;当为第二阈值电压电平单独指定的单元达到所述的第二阈值电压电平时,停止施加编程条件于为第二阈值电压电平指定的复数个存储单元中的独立单元。。
附图说明
图1举例说明可实现本发明各个方面的非易失性存储系统的一种具体实施方式;
图2举例说明可于图1的系统中实现的NAND型快速EEPROM存储单元阵列的具体实施方式;
图3举例说明可实现本发明各个方面的非易失性存储系统的另一种具体实施方式;
图4A举例说明可于图3的系统中实现的NOR型快速EEPROM存储单元阵列的具体实施方式的一部分;
图4B举例说明可于图3的系统中实现的NOR型快速EEPROM存储单元的具体实施方式;
图5举例说明图1存储阵列或图3存储阵列中存储单元的分布,该等存储单元被编程至复数个阈值电压保存状态;
图6举例说明图1存储阵列或图3存储阵列中存储单元的分布,该等存储单元被编程至复数个阈值电压保存状态,包括在Vt2和Vt3状态分布的快速位;
图7举例说明一种编程、校验和封锁图1存储阵列或图3存储阵列中的复数个存储单元的方法的具体实施方式;
图8给出了编程、校验和闭锁图1存储阵列或图3存储阵列中的复数个存储单元的方法的另一具体实施方式;
图9举例说明图1存储阵列或图3存储阵列中存储单元的分布,该等存储单元被编程至不含过度编程存储单元的阈值电压Vt1保存状态;
图10举例说明图1存储阵列或图3存储阵列中的存储单元的分布,该等存储单元被编程至不含过度编程位的阈值电压Vt1和Vt2保存状态;
图11举例说明图1存储阵列或图3存储阵列中存储单元的分布,该等存储单元被编程至不含过度编程位的阈值电压Vt1、Vt2和Vt3保存状态;
图12A举例说明第一页编程过程之后的图1存储阵列或图3存储阵列中存储单元的分布;
图12B举例说明第二页编程过程之后的图1存储阵列或图3存储阵列中存储单元的分布。
具体实施方式
本发明的原理可应用于当前存在的各种类型的非易失性存储单元,例如,可擦除可编程只读存储器(EPROM)或电可擦除可编程只读存储器(EEPROM)。本发明的原理也可应用于使用新技术的各种非易失性存储器。此处将对于快速EEPROM描述本发明的实现,其中每个存储单元包括至少一个电荷存储元件,例如具有浮动栅或电介质层的晶体管。
图1举例说明可实现本发明各个方面的非易失性存储系统100的一种具体实施方式。在2001年6月27日提交的标题为“Operating Technique ForReducing Effect Of Coupling Between Storage Elements Of A Non-Volatile Memory Operated In Multiple Data States”(Attorney DocketNo.M-10321)的共同转让的序列号为09/893,277的美国专利申请案中描述了图1中的系统100,据此将该申请的全部内容以引用的方式并入本文。
图1中的存储阵列1包括排列成行和列矩阵的复数个存储单元或存储元件(Ms)。存储单元阵列1被列控制电路2、行控制电路3、C-SOURCE控制电路4和C-P-WELL控制电路5控制。
图1中的列控制电路2耦接到存储单元阵列1的位线(BLs)。列控制电路2控制位线(BLs)的电位,即,应用编程或禁止编程,以于编程操作期间判定存储单元(Ms)的状态,并读取保存在存储单元(Ms)中的数据。
图1中的行控制电路3耦接到字线(WLs)以选择其中一根字线(WLs),从而施加与列控制电路2控制的位线电位组合的编程电压,施加读取电压以及施加擦除电压。擦除电压可与其上形成存储单元(Ms)的P型区域(“C-P-WELL”)的电压耦接。
图1中的C-SOURCE控制电路4控制连接到存储单元(Ms)的公共源极线(图3中标记为“C-SOURCE”)。C-P-WELL控制电路5控制C-P-WELL的电压。
列控制电路2可读取保存在阵列1的存储单元(Ms)中的数据,并经过数据输入/输出缓冲器6将该数据输出到外部I/O线101。外部I/O线101连接到控制器20。外部I/O线101可将将保存在存储单元中的编程数据传输到数据输入/输出缓冲器6,数据输入/输出缓冲器6将该数据传输到列控制电路2。
可将控制快速存储设备100的命令数据输入到耦接至外部控制线102的命令接口(未展示),外部控制线102耦接至控制器20。命令数据可将被请求的操作告知存储系统100。控制器20将输入命令传输至状态机8,状态机8控制列控制电路2、行控制电路3、C-SOURCE控制电路4、C-P-WELL控制电路5和数据输入/输出缓冲器6。状态机8能够输出快速存储器的状态数据如READY/BSDY或PASS/FAIL。
图1中控制器20与或可与主机系统(未显示)如个人计算机、数码相机或个人数字化助理(PDA)连接。主机系统启动诸如保存和读取数据的命令到存储阵列1以及自存储阵列1启动诸如保存和读取数据的命令,并分别提供和接收这样的数据。控制器20将该等命令转换成能够被命令电路7解析并执行的命令信号。控制器20可含有用于保存正在写入存储阵列1或已从存储阵列1读取的用户数据的缓冲存储器。
如图1所示,存储系统100可包含一个集成电路芯片21,其包含控制器20,以及一个或多个集成电路芯片22,每一个集成电路芯片22都含有存储阵列1和相关的控制、命令、输入/输出和状态机电路2、3、4、5、6、7、8。在另一个具体实施方中,控制器20(以及可能的其它控制电路)和一个或多个存储阵列1被一起集成在一个或多个集成电路芯片上。存储系统100可被嵌入成为主机系统的一部分,或者可包含在存储卡上,该存储卡可拆卸地插入主机系统的接合插座中。此卡可包括整个存储系统100或控制器20和存储阵列1,并具有相关外围电路。在另一个具体实施方式中,可在单独的存储卡中提供相关外围电路。
图1中的存储单元阵列1可包括任何数量的存储单元。可将存储单元阵列1构造成一种或多种类型的快速EEPROM单元阵列,例如NAND型或NOR型阵列。在共同转让的美国专利号为6,151,248的专利中,标题为“DualFloating Gate EEPROM Cell Array With Steering Gate Shared By AdjacentCells”的序列号为09/893,277的美国专利申请案中以及转让给东芝公司的美国专利号为6,046,935、标题为“Semiconductor Device And MemorySystem”的专利中描述了NAND型或NOR型阵列的实例,以上全部内容以引用的方式并入本文。下面将说明快速EEPROM单元阵列的一些实例。
NAND型存储阵列
图2举例说明可于图1的系统100中实现的NAND型快速EEPROM存储单元阵列200的具体实施方式。阵列200包括复数个模块202A-202N。每个模块202包括多页存储单元。例如,模块202可包括8或16页存储单元。在一个具体实施方式中,“模块”是可被同时擦除的单元的最小单位,“页”是可被同时编程的单元的最小单位。
图2中的页可包括一行存储单元,其耦接到诸如字线WL2的字线和特定的位线上,例如甚至是位线Ble0-Ble4255。模块202中的每列可包括存储单元的一个集合或“串”210,例如该等存储单元可为4、8、16或32个单元,其经过两端中任一端的选择晶体管208A、208B串连在位线204与基准电位线206之间。图2中的阵列200可包括任何数量的单元。如图2所示,将字线212耦接到数个串连串中的单元的控制门。
已经以引用方式并入本文的序列号为09/893,277的美国专利申请案中进一步描述了NAND型阵列的实例。专利号为5,570,315、5,774,397和6,046,935的美国专利以及序列号为09/667,610的专利申请案中描述了此种NAND型阵列的其它实例,其转让给东芝(Toshiba)公司,以上全部内容以引用的方式并入本文。
NOR型存储阵列
图3举例说明了可实现本发明各个方面的非易失性存储系统300的另一种具体实施方式。已经以引用方式并入本文的专利号为6,151,248的美国专利中描述了图3中的系统300。系统300包括其它部件中的存储阵列311。
图4A举例说明可于图3的系统300中实现的NOR型快速EEPROM存储单元阵列的具体实施方式的一部分400。阵列部分400包括复数个存储单元,例如连接在相邻位线(BLs)(列)BL4和BL5与连接到字线(行)WL1的选择晶体管之间的存储单元408。虽然图4A中给出特定数量的存储单元的作为实例,但阵列部分400可包括任何数量的单元。可以用模块和/或页的形式组织单元。
图4B举例说明可被用于图3的系统300中的NOR型快速EEPROM存储单元408的具体实施方式。每个单元408包括两个具有浮动栅402和404的晶体管T1-LEFT、T1-RIGHT,以及两个浮动栅晶体管之间的一个选择晶体管T2。
在美国专利号为5,095,344、5,172,3385,602,987、5,663,901、5,430,859、5,657,332、5,712,180、5,890,192和6,151,248的专利以及于2000年2月17日提交的序列号为09/505,555的美国专利申请案和2000年9月22日提交的序列号为09/667,344的美国专利申请案中描述了NOR型阵列的实例及其在存储系统中的用途,其转让给SanDisk公司,以上全部内容以引用的方式并入本文。美国专利号为6,046,935的美国专利中描述了NOR型阵列的其它实例及其操作,该美国专利已经以引用的方式并入本文。
浮动栅晶体管和可编程状态
诸如图4B中浮动栅晶体管T1-LEFT的浮动栅晶体管包括控制门端子406、浮动栅402、源端子412和漏端子414。图3中控制电路可对晶体管T1-LEFT施加编程电压。在编程电压之后,将浮动栅402配置成保存属于几种不同电荷电平范围之一的电荷电平。序列号为09/893,277的美国专利申请案和美国专利号为6,046,935的美国专利中揭示了编程电压的实例,以上美国专利申请案和美国专利已经以引用的方式并入本文。
每个电荷电平范围与阈值电压电平的范围一致,例如图5中的范围503,当充足的读取或校验电压施加到控制门406时,阈值电压电平将使晶体管T1-LEFT(图4B)“导通”,即,使电流在源端子412和漏端子414之间通过。因此,阈值电压电平的每个范围定义一个保存状态,例如图5中的“Vt0”状态。
图5举例说明图1存储阵列1或图3存储阵列311中存储单元的分布(编号),该等存储单元被编程至复数个阈值电压存储状态,例如Vt0、Vt1、Vt2和Vt3。例如,存储状态Vt1可由具有最小阈值电压504的范围505定义。图5中的“Verify1”电压可设置在最小阈值电压504或偏移一小余量,以解决非理想的测定条件,例如噪声。
如果图4B中浮动栅402具有两个可编程的阈值电压范围,即,两个已保存的电荷电平的范围,例如图5中的范围503、505,则浮动栅晶体管T1-LEFT具有两种可编程状态,例如图5中的Vt0和Vt1状态。因此,晶体管T1-LEFT可保存一位二进制的数据,其中Vt0状态可对应“1”数据位,Vt1状态可对应“0”数据位。
如果图4B中的浮动栅402具有四个可编程的阈值电压范围,例如图5中的范围503、505、507、509,则浮动栅晶体管T1-LEFT具有四种可编程状态,例如图5中的Vt0、Vt1、Vt2和Vt3状态。晶体管T1-LEFT可保存两位二进制数据,其中Vt0、Vt1、Vt2和Vt3状态可对应任何可配置顺序的“00”、“01”、“10”、“11”。例如,Vt0、Vt1、Vt2和Vt3状态可分别对应“11”、“10”、“01”和“00”。如另一例,Vt0、Vt1、Vt2和Vt3状态可分别对应00”、“01”、“10”和“11”。
一种使图1中存储系统100的尺寸最小的方式是缩小存储阵列1的尺寸。一种解决方案是通过在每个浮动栅晶体管中保存多于1位的数据来增加存储阵列1的数据保存密度。浮动栅晶体管可被编程至任何数量的保存状态,例如4、8、16或32种状态。每个浮动栅晶体管可具有该晶体管可工作的阈值电压的总范围或总窗口。例如,图5中的总范围500包括范围503、505、507、509,其为特定晶体管400定义了四种状态Vt0、Vt1、Vt2和Vt3,并且在范围503、505、507、509之间定义余量以使各状态彼此清晰区分。
编程多种状态
一种多电平非易失性存储系统,例如图1中的系统100或图3中的系统300,通常在编程或再编程之前擦除大量被组织成“模块”的所选存储单元。然后系统100在模块内同时将一“页”中的所选单元从擦除状态编程到对应于将要被保存在存储阵列1中的引入数据的独立状态。在一个具体实施方式中,将系统100配置成同时对超过1000个单元进行编程,例如4,256个单元。
在一个具体实施方式中,系统100交替地对所选的存储单元并行施加编程电压并读取单元的状态(即校验阈值电压)以判定是否独立单元已经达到或超过其预定的状态。序列号为09/893,277的美国专利申请案和美国专利号为6,046,935的美国专利中描述了编程和校验方法的实例,包括编程和校验电平,以上专利申请案和专利已经以引用方式并入本文。
系统100通过使用例如图5中的“Verify1”的校验电压,禁止对经校验已达到其预定最小阈值电压电平(例如图5中最小阈值电压电平504)的任何单元进行编程。可继续对该页中其它的单元进行编程直到将该页中所有的单元充分编程。
例如,图1中的非易失性存储系统100可根据接收的1和0的数据模式将一或多页的存储单元编程到各种状态,例如图5中的Vt0、Vt1、Vt2和Vt3状态。在存储阵列1(图1)的页中的所有多电平存储单元起始于完全擦除的状态,例如一个具体实施方式中的Vt0。在此具体实施方式中,Vt0是图5中最低状态,Vt3是将被编程的最高状态。被选择以保存对应于Vt0状态的数据(例如00)的存储单元不需要编程脉冲,并将被禁止编程。从Vt0状态开始对被选择以保存对应于Vt1、Vt2和Vt3状态的数据(例如,01、10和11)的存储单元编程。
如此处所使用的,与复数个Vt状态相关的编程数据可称作“Vt数据”。例如,与Vt1状态相关的“01”数据可称作“Vt1数据”。
同时编程
在一个具体实施方式中,由于被选择以保存Vt2和Vt3数据的存储单元需要被编程至较高的阈值电压电平,所以在Vt1编程期间存储系统100(图1)可同时将Vt2和Vt3数据编程至所选的存储单元中。此编程方法减少总编程时间。在此具体实施方式中,假设每个编程脉冲使每个存储单元的阈值电压电平增加一个小于编程步长的特定ΔVt。
在图5中编程脉冲之间的电压差决定了Vt0、Vt1、Vt2和Vt3存储单元分布的宽度。例如,编程脉冲之间的差越小,则图5中Vt0、Vt1、Vt2和Vt3分布的宽度越窄。但是与具有较大电压差的编程脉冲相比,具有相对小的电压差的编程脉冲将花费较长的时间周期对存储单元进行编程。
当被选择以保存Vt1数据的存储单元被完全地编程并校验时,Vt1数据的存储单元将具有至少高于Vt1校验电平(图5中的“Verify1”)的阈值电压电平,并具有接近编程步长的分布宽度。禁止将来对该等具有Vt1数据的存储单元进行任何编程。此时,大多数被选出以编程至Vt2和Vt3状态的单元所具有的阈值电压电平约为与Vt1状态相关的阈值电压电平,即,从Vt0起始状态的阈值电压电平增加。在一种方法中,所选择的处于Vt1状态的存储单元是未经校验或在Vt1状态下禁止编程的,这将导致如下所述的问题。
图1中的存储系统100其后对具有Vt2数据的存储单元进行编程和校验,但禁止对具有Vt0和Vt1数据的存储单元进行编程,而被选择以具有Vt3数据的存储单元被同时编程。其后存储系统100完成对被选择以具有Vt3数据的存储单元的编程。
慢速位和快速位
如果存储单元的阈值电压电平并行增加而没有太多的“快速位”或“慢速位”,则上述的编程方法是可接受的,快速位或慢速位是经历电荷和阈值电压电平经历快速或慢速增加的具有浮动栅的存储单元。许多因素可导致产生快速位和慢速位,例如晶体管制造过程中的偏差或缺陷、重复编程和擦除所引发的晶体管特性变化等等。如果存在大量的快数位和/或慢速位,则前述的方法可造成存储单元的过度编程或编程不足。
例如,当存储系统100(图1)对Vt1数据进行编程并校验时,一些被选择以保存Vt1数据的存储单元将需要几个额外的编程脉冲。该等存储单元可被称作慢速位或编程不足单元。
此外,在Vt1编程期间对被选择以保存Vt2和Vt3数据的存储单元被同时编程。在Vt2和Vt3分布(被选择以保存Vt2数据或Vt3数据的存储单元)中可存在一些快速位,该等快速位在Vt1编程还没完成时已经通过了Vt1校验电平(图5中的“Verify1”)。在Vt2数据编程期间,Vt3分布(被选择以保存Vt3数据的存储单元)中也可存在一些快速位。
图6举例说明了图1中存储阵列1或图3中存储阵列311的存储单元的分布(编号),该等存储单元被编程至复数个阈值电压保存状态,包含在Vt2和Vt3状态分布600中的快速(过度编程)位。如图6所示,在Vt1校验期间,Vt2和Vt3状态分布600中的快速位没有被校验和闭锁(编程禁止)。因此,在Vt2和Vt3状态分布600中的快速位将接收完成Vt1编程所需的额外的编程脉冲。在完成对Vt1的编程之后,Vt2和Vt3状态分布600中的快速位可能过快移动并达到Vt3校验电平(图6中的“Verify3”)。此时,无法恢复Vt2分布中的快速位。
在一个具体实施方式中,也期望多电平存储单元具有紧密分布的状态以减小在读取操作期间施加的最高电压并最小化单元耦接的数量或Yupin效应,序列号为09/893,277的美国专利申请案中说明了此效应,该专利申请案已经以引用方式并入本文。
由于独立状态的较小的电压范围需要较高的编程精度,所以如果每个电荷存储元件的存储状态数量增加,例如从4个增加到8个,则编程时间通常也将增加。编程时间的增加可对存储系统的性能具有显著的不利影响。
一种编程和闭锁方法
以下参照图7-12B描述的方法指出上述的对象和问题。虽然以下描述的方法是参照图1的系统100,但图3中系统300也可执行该等方法。以下描述的方法将可被任何类型的存储阵列执行,例如NAND型或NOR型单元阵列。
图7举例说明一种编程、校验和闭锁图1存储阵列1或图3存储阵列311中的复数个存储单元的方法的具体实施方式。在图7的方块700中,图1中的控制器20接收对应于如Vt0、Vt1、Vt2和Vt3的多种状态的混和数据模式,该混和数据模式将被写入存储阵列1中的一或多页存储单元。系统100(图1)禁止对存储页中所有被选择以处于Vt0状态的存储单元进行编程。系统100在方块700中使用编程脉冲同时对所有被选择以保存Vt1数据、Vt2数据和Vt3数据的所有存储单元进行编程。
方块702中,在一个或多个编程脉冲之后,系统100(图1)通过对这(些)页中被编程的存储单元施加读取电压条件以及通过判定是否任何已编程的存储单元都具有高于图9中“Verify1”的阈值电压,即,达到Vt1状态来执行校验操作。图9中的“Verify1”电压可设定在最小阈值电压902或偏移一小余量以解决非理想测定条件,例如噪声。存在几种校验存储单元编程的方式,例如,监控电流或电平,该等方式是所属领域的技术人员已知的。
对被选择以保存Vt1、Vt2或Vt3数据的存储模块中的所有存储单元执行Vt1校验操作。因此,被选择以保存Vt2或Vt3数据的存储单元与被选择以保存Vt1数据的存储单元在具有“Verify1”电压的Vt1状态被同时编程并校验。如果没有已编程的存储单元达到Vt1状态,则系统100返回方块700。如果已编程的一个或多个存储单元已经达到Vt1状态,则系统100进行到方块704。
方块704(图7)中,系统100(图1)在剩余的Vt1编程过程中闭锁或禁止对已经达到Vt1状态的每个存储单元进行编程。闭锁或编程禁止防止快速Vt2和Vt3位被过度编程,如图6中Vt2和Vt3存储单元分布600。
图9举例说明图1存储阵列1或图3存储阵列311中存储单元的分布(编号),该等存储单元被编程至没有过度编程的存储单元的阈值电压Vt1保存状态。
在方块706中,系统100执行校验操作以判定是否所有被选择以保存Vt1数据的存储单元都已达到具有Verify1电压(图9)的Vt1状态。如果被选择以保存Vt1数据的至少一个存储单元没有达到Vt1状态,则系统100返回到方块700。否则,系统进行至图7中的方块708或图8中的方块800。
在方块708中,所有被选择以保存Vt1数据的存储单元都已经达到Vt1状态。系统100执行校验操作以判定是否所有被选择以保存Vt2数据或Vt3数据的存储单元都已达到Vt1状态。如果被选择用于保存Vt2数据或Vt3数据的存储单元没有全部达到Vt1状态,则系统100对被选择用于保存Vt2数据或Vt3数据的存储单元重复方块700至704并返回到方块708。
如果被选择以保存Vt2数据或Vt3数据的存储单元都已达到Vt1状态,则系统100以与方块700至706类似的过程继续对被选择以保存Vt2数据或Vt3数据的存储单元进行编程和校验。具体而言,系统100使用编程脉冲对所有被选择以保存Vt2数据的存储单元和所有被选择以保存Vt3数据的存储单元进行编程。
在一个或多个脉冲之后,系统100执行校验操作以判定是否任何的存储单元都已达到Vt2状态。在剩余的Vt2编程过程中,系统100闭锁或禁止对已经达到Vt2状态的每个存储单元进行编程。系统100执行校验操作以判定是否所有被选择以保存Vt2数据的存储单元都已经达到具有Verify2电压(图10)的Vt2状态。如果被选择以保存Vt2数据的至少一个存储单元没有达到Vt2状态,则系统100继续Vt2编程。否则,系统进行Vt3编程。
图10举例说明图1存储阵列1或图3存储阵列311中存储单元的分布(编号),该等存储单元被编程至没有过度编程位的阈值电压Vt1和Vt2保存状态。
图11举例说明图1存储阵列1或图3存储阵列311中存储单元的分布(编号),该等存储单元被编程至没有过编程位的阈值电压Vt1、Vt2和Vt3保存状态。
以上参照图7至11描述的方法允许被选择以保存Vt2数据的存储单元使用紧密的(窄的)存储单元分布开始Vt2编程/校验过程,并造成如图10所示的Vt2分布。类似地,被选择以保存Vt3数据的存储单元将使用紧密的(窄的)存储单元分布开始Vt2和Vt3编程/校验过程,并造成如图11所示的Vt3分布。
另一种编程和闭锁方法
图8举例说明编程、校验和闭锁图1存储阵列1或图3存储阵列311中复数个存储单元的方法的另一具体实施方式。在图8中方法的开始处,图1的系统100已经按照图7中方块700至706对所有被选择以保存Vt1数据的存储单元进行编程和校验,如图9所示。
在方块800中,系统100执行校验操作以判定是否任何被选择以保存Vt2数据的存储单元都已经达到具有图10中Verify2电压的Vt2状态。如果被选择用于保存Vt2数据的一个或多个存储单元已经达到Vt2状态,则系统100进行到方块802。
方块802中,系统100在剩余的Vt2编程过程中闭锁或禁止对已经达到Vt2状态的每个存储单元进行编程。系统100进行到方块806。
如果被选择以保存Vt2数据的存储单元中没有一个达到Vt2状态(方块800),则在方块804中系统100使用编程脉冲对被选择以保存Vt2数据的存储单元进行编程。在一个或多个编程脉冲之后,系统返回到方块800。
在方块806中,系统100使用Verify2电压执行校验操作,以判定是否所有被选择以保存Vt2数据的存储单元都已经达到Vt2状态。如果被选择以保存Vt2数据的一个或多个存储单元没有达到Vt2状态,则系统100返回到方块804并继续编程。如果所有被选择以保存Vt2数据的存储单元都已经达到Vt2状态,则系统100已经成功地闭锁Vt2和Vt3分布中的快速位,并获得类似于图10所示分布的存储单元分布。
在方块808中,系统100使用图10中的Verify3电压执行校验操作,以判定是否任何被选择以保存Vt3数据的存储单元都已经达到Vt3状态。方块810中,系统100在剩余的Vt3编程过程中闭锁或禁止对已经达到Vt3状态的每个存储单元进行编程。然后系统100继续对未被闭锁的被选择以保存Vt3数据的存储单元进行编程以及校验编程的电平。
因此,图8的方法完全地闭锁Vt2和Vt3分布中所有的快速位,以获得类似于图11所示的存储单元分布。如图8中方块800至806所示,任何不经过Vt1校验过程(图7中方块700至706)的被选择以保存Vt2或Vt3数据的慢速位(编程速度慢的存储单元)将被编程,并在具有Verify2电压的Vt2状态下被校验。因此,被选择用于保存Vt2或Vt3数据的慢速位不会产生问题。
上述图7和图8中状态转换的编程顺序可应用于任何的状态转换顺序,只要存在超过两种被同时从一个或多个较低的状态开始编程的状态。
图1的系统100可包括列控制电路2(或控制器20、命令电路7或数据输入/输出电路6)中的数据锁存器或寄存器。将数据锁存器配置成保持将被写入存储阵列1的数据以及已从存储阵列1读取的数据。序列号为09/893,277的美国专利申请案的图7中和美国专利号为6,064,935的美国专利中描述了数据锁存器或寄存器的实例及其操作,以上专利申请案和专利已经以引用方式并入本文。
在图7的方法和/或图8的方法中,当系统100中的数据锁存器被Vt2和Vt3编程数据复位时,将禁止对具有Vt1或Vt0数据的存储单元进行编程。然后将Vt2和Vt3数据编程并校验至Vt2状态。
通过使用上述方法中的一种,被编程至图11中每个状态的存储单元应当具有小于或等于编程步长的Vt分布宽度(例如,宽度503、595、507、509)。序列号为09/893,277的美国专利申请案和美国专利号为6,064,935的美国专利中描述了Vt分布宽度和编程步长的实例,以上专利申请案和专利已经以引用方式并入本文。
上部页和下部页编程
可在使用上部页和下部页编程技术对存储单元进行编程的存储系统中实现上述图7和8中的编程顺序。序列号为09/893,277的美国专利申请案和美国专利号为6,064,935的美国专利中描述了上部页和下部页编程技术的实例,以上专利申请案和专利已经以引用方式并入本文。
图12A举例说明在第一页编程过程之后图1中存储阵列1或图3中存储阵列311中存储单元的分布。第一页可被称作“上部”页或“下部”页。一些存储系统首先对下部页进行编程,如在序列号为09/893,277的美国专利申请案(见图10A-10B)中所述。其它的存储系统首先对上部页进行编程,如美国专利号为6,064,935的美国专利(见图44B-44C)中所述。在第一页编程期间,一些存储单元可被编程禁止在图12A中的第一状态1201,而其它的存储单元被从第一状态1201编程至第二状态1202。
图12B举例说明第二页编程过程之后图1存储阵列1或图3存储阵列311中存储单元的分布。第二页可被称作“上部”页或“下部”页。在第二页编程期间,处于第二状态1202的存储单元可被编程禁止在第二状态1202或被编程至第三状态1203。处于第一状态1201的存储单元可被编程禁止在第一状态1201或被编程至第三状态1203,然后被编程至第四状态1204。因此,第一和第二状态1201、1202中的一些存储单元被同时编程至第三状态1203。
参照图7和8的上述方法可应用于图12B中的第二页编程过程。该编程方法可校验是否已将任何预定达到第四状态1204的存储单元从第一状态1201编程至第三状态1203。如果任何预定达到第四状态1204的存储单元已经达到第三状态1203,则该方法可闭锁每个这样的存储单元/禁止对每个这样的存储单元进行编程,直到所有这样的存储单元都已经达到第三状态1203。因此,第一和第二状态1201、1202中的一些存储单元在第三状态1203下被同时编程和校验。在所有预定达到第四状态1204的存储单元都在第三状态1203下被校验之后,该方法可将这样的单元编程至第四状态1204,如图12B所示。
当第一状态1201下的存储单元被编程至第四状态1204时,前述的方法捕捉快速位,并减小快速位越出图12B中第四状态分布的概率。在一个具体实施方式中,出于至少两个原因,期望将第四状态1204的分布宽度保持得尽可能窄,即,防止被编程至第四状态1204的存储单元“越出”。如果NAND阵列串中的一个存储单元(例如图2中的串210)具有高于第四状态1204的可接受电平的阈值电压,则邻近的存储单元将不能正确地传导。因此,该链不能被正确地读取或校验。
上述图7和8中的编程顺序可结合上文提及的序列号为09/893,277的美国专利申请案中所描述的一或多个编程和校验方法,从而在对具有其它Vt状态的存储单元进行编程和校验之前紧缩存储单元Vt状态分布。
可以对上述图7和8中状态转换的编程顺序进行修改。本发明的上述具体实施方式仅欲为示例性的而非限制性的。可以在不脱离本发明较宽泛的方面的前提下,采取各种变化和修改。后附的权利要求包括处于本发明的精神和范畴内的这样的变化和修改。

Claims (45)

1、一种对复数个非易失性存储单元进行编程使其具有复数个阈值电压电平的方法,该方法包括:
使用至少一个电压脉冲对所述存储单元进行编程;
在至少一个电压脉冲之后,如果没有存储单元达到或超过第一预定阈值电压电平则继续编程,该第一预定阈值电压电平代表第一组数据位;
禁止对已经达到或超过该第一预定阈值电压电平的任何存储单元进行编程;
判定是否所有被选择以保存该第一组数据位的存储单元都已经达到或超过该第一预定阈值电压电平;
如果被选择以保存该第一组数据位的至少一个存储单元没有达到或超过该第一预定阈值电压电平,则继续对未被禁止的存储单元进行编程;
如果所有被选择以保存该第一组数据位的存储单元都已经达到或超过该第一预定阈值电压电平,则判定是否所有被选择以保存第二或第三组数据位的存储单元都已经达到或超过该第一预定阈值电压电平;
如果被选择以保存第二或第三组数据位的至少一个存储单元没有达到或超过该第一预定阈值电压电平,则继续对未被禁止的存储单元进行编程直到所有被选择以保存第二或第三组数据位的存储单元都已达到或超过该第一预定阈值电压电平;和
如果所有被选择以保存第二或第三组数据位的存储单元都已经达到或超过该第一预定阈值电压电平,则继续对所有被选择以保存第二或第三组数据位的存储单元进行编程。
2、如权利要求1所述的方法,还包括接收对应于复数个将在所述存储单元中被编程的预定阈值电压电平的复数个数据位。
3、如权利要求1所述的方法,还包括选择一个存储单元集合来编程。
4、如权利要求3所述的方法,其中该所选择的集合包括超过1000个单元。
5、如权利要求1所述的方法,其中所述非易失性存储单元被配置成NAND型阵列。
6、如权利要求1所述的方法,其中所述非易失性存储单元被配置成NOR型阵列。
7、如权利要求1所述的方法,其中所述非易失性存储单元形成一电可擦除可编程只读存储器(EEPROM)。
8、如权利要求1所述的方法,其中所述非易失性存储单元形成一快速存储器。
9、如权利要求1所述的方法,其中编程包括施加一个具有一预定振幅的电压脉冲。
10、如权利要求1所述的方法,其中编程包括在每个没被禁止的存储单元中的一个浮动栅晶体管上保存电荷。
11、如权利要求1所述的方法,其中如果没有存储单元已经达到或超过第一预定阈值电压电平则继续编程,这包括对所述存储单元施加振幅高于一个先前电压脉冲的振幅的电压脉冲。
12、如权利要求1所述的方法,还包括判定是否任何存储单元都已经达到或超过第一预定阈值电压电平。
13、如权利要求12所述的方法,其中判定是否存储单元已经达到或超过第一预定阈值电压电平包括对所述存储单元施加一第一校验电压并判定所述存储单元是否被激活。
14、如权利要求1所述的方法,其中禁止对任何已经达到或超过该第一预定阈值电压电平的存储单元进行编程包括:
在该方法的剩余期间,禁止对被选择以保存该第一组数据位的存储单元进行编程;以及
在第一编程期间,禁止对被选择以保存第二或第三组数据位的存储单元进行编程。
15、如权利要求1所述的方法,其中判定是否所有被选择以保存第二或第三组数据位的存储单元都已经达到或超过该第一预定阈值电压包括对所述存储单元施加一第一校验电压并判定所述存储单元是否被激活。
16、如权利要求1所述的方法,还包括:
在至少一个电压脉冲之后,如果没有存储单元已达到或超过第二预定阈值电压电平,则继续对未被禁止的存储单元进行编程,该第二预定阈值电压电平代表该第二组数据位;
禁止对任何已经达到或超过该第二预定阈值电压电平的存储单元进行编程;
判定是否所有被选择以保存第二或第三组数据位的存储单元都已经达到或超过第二预定阈值电压电平;
如果被选择以保存该第二或第三组数据位的至少一个存储单元没有达到或超过该第二预定阈值电压电平,则继续对未被禁止的存储单元进行编程;
如果所有被选择以保存该第二或第三组数据位的存储单元都已经达到或超过该第二预定阈值电压电平,则判定是否所有被选择以保存该第三组数据位的存储单元都已经达到或超过该第二预定阈值电压电平;
如果被选择以保存该第三组数据位的至少一个存储单元没有达到或超过该第二预定阈值电压电平,则继续对未被禁止的被选择以保存该第三组数据位的存储单元进行编程,直到所有被选择以保存该第三组数据位的存储单元都已达到或超过该第二预定阈值电压电平;以及
如果所有被选择以保存该第三组数据位的存储单元都已经达到或超过该第二预定阈值电压电平,则继续对所有被选择以保存该第三组数据位的存储单元进行编程。
17、如权利要求1所述的方法,其中所述存储单元被耦接到一条字线。
18、如权利要求1所述的方法,还包括禁止对被选择以保存第四组数据位的存储单元进行编程。
19、如权利要求1所述的方法,还包括对另一个存储单元集合重复该方法。
20、一种使用复数个非易失性存储单元的方法,该方法包括;
在所述存储单元中保存电荷;
如果没有存储单元已达到或超过第一预定电荷电平,则继续在所述存储单元中保存电荷,该第一预定电荷电平代表至少两个数据位;
禁止在已经达到或超过该第一预定电荷电平的任何存储单元中保存电荷;
判定是否所有被选择以保存该第一预定电荷电平的存储单元都已经达到或超过该第一预定电荷电平;
如果被选择以保存第一预定电荷电平的至少一个存储单元没有达到或超过该第一预定电荷电平,则继续在未被禁止的存储单元中保存电荷;
如果所有的被选择以保存该第一预定电荷电平的存储单元都已经达到或超过该第一预定电荷电平,则判定是否所有被选择以保存第二或第三预定电荷电平的存储单元都已经达到或超过该第一预定电荷电平;以及
如果被选择以保存第二或第三预定电荷电平的至少一个存储单元没有达到或超过该第一预定电荷电平,则继续在未被禁止的存储单元中保存电荷,直到所有被选择以保存第二或第三预定电荷电平的存储单元都已达到或超过该第一预定电荷电平。
21、如权利要求20所述的方法,还包括:
如果所有被选择以保存第二或第三预定电荷电平的存储单元都已经达到或超过该第一预定电荷电平,则继续在所有被选择以保存第二或第三预定电荷电平的存储单元中保存电荷。
22、如权利要求20所述的方法,其中每个存储单元包括至少一个被配置以保存电荷的浮动栅晶体管。
23、一种对复数个非易失性存储单元进行编程的方法,所述存储单元包括被选择以保存一个等于或大于对应于第一组数据位的第一预定电荷电平的电荷电平的第一组之一个或多个存储单元,被选择以保存一个等于或大于对应于第二组数据位的第二预定电荷电平的电荷电平的第二组之一个或多个存储单元以及被选择以保存一个等于或大于对应于第三组数据位的第三预定电荷电平的电荷电平的第三组之一个或多个存储单元,该方法包括:
在所述第一组、第二组和第三组存储单元中同时保存电荷;
如果没有存储单元已达到或超过该第一预定电荷电平,则继续在所述存储单元中保存电荷;
禁止将电荷保存在所述第一组、第二组和第三组中任何已经达到或超过该第一预定电荷电平的存储单元中;
判定是否该第一组中所有的存储单元都已经达到或超过该第一预定电荷电平;以及
如果该第一组中至少一个存储单元没有达到或超过该第一预定电荷电平,则继续在未被禁止的存储单元中保存电荷。
24、如权利要求23所述的方法,还包括:
如果该第一组中所有的存储单元都已经达到或超过该第一预定电荷电平,则判定是否所述第二组和第三组中的所有存储单元都已经达到或超过该第一预定电荷电平;
如果所述第二组和第三组中至少一个存储单元没有达到或超过该第一预定电荷电平,则继续在所述第二组和第三组中未被禁止的存储单元中保存电荷,直到所述第二组和第三组中所有的存储单元都已经达到或超过该第一预定电荷电平;以及
如果所述第二组和第三组中所有的存储单元都已经达到或超过该第一预定电荷电平,则继续在所述第二组和第三组中所有的存储单元中保存电荷。
25、一种对复数个非易失性存储单元进行编程使其具有复数个阈值电压电平的方法,该方法包括:
使用至少一个电压脉冲对所述存储单元进行编程;
在至少一个电压脉冲之后,如果没有存储单元已达到或超过第一预定阈值电压电平,则继续编程,该第一预定阈值电压电平代表第一组数据位;
禁止对任何已经达到或超过该第一预定阈值电压电平的存储单元进行编程;
判定是否所有被选择以保存该第一组数据位的存储单元都已经达到或超过该第一预定阈值电压电平;
如果被选择以保存该第一组数据位的至少一个存储单元没有达到或超过该第一预定阈值电压电平,则继续对未被禁止的存储单元进行编程;
如果所有被选择以保存该第一组数据位的存储单元都已经达到或超过该第一预定阈值电压电平,则判定是否任何存储单元都已经达到或超过第二预定阈值电压电平,该第二预定阈值电压电平代表第二组数据位;以及
禁止对任何已经达到或超过该第二预定阈值电压电平的存储单元进行编程,并继续对未被禁止的存储单元进行编程。
26、如权利要求25所述的方法,还包括:
判定是否所有被选择以保存所述第二组数据位或一第三组数据位的存储单元都已经达到或超过该第二预定阈值电压电平;
如果所有被选择以保存所述第二组或第三组数据位的存储单元都已经达到或超过该第二预定阈值电压电平,则判定是否所有被选择以保存该第三组数据位的存储单元都已经达到或超过第三预定阈值电压电平;以及
禁止对任何已经达到或超过该第三预定阈值电压电平的存储单元进行编程,并继续对未被禁止的存储单元进行编程。
27、一种使用复数个非易失性存储单元的方法,该方法包括:
在所述存储单元中保存电荷;
如果没有存储单元已达到或超过第一预定电荷电平,则继续在所述存储单元中保存电荷,该第一预定电荷电平代表至少两个数据位;
禁止在任何已经达到或超过该第一预定电荷电平的存储单元中保存电荷;
判定是否所有被选择以保存该第一预定电荷电平的存储单元都已经达到或超过该第一预定电荷电平;
如果被选择以保存该第一预定电荷电平的至少一个存储单元没有达到或超过该第一预定电荷电平,则继续在未被禁止的存储单元中保存电荷;
如果所有被选择以保存该第一预定电荷电平的存储单元都已经达到或超过第一预定电荷电平,则判定是否任何被选择以保存第二或第三预定电荷电平的存储单元都已经达到或超过该第二预定电荷电平;
禁止在任何已经达到或超过该第二预定电荷电平的存储单元中保存电荷;以及
如果被选择以保存第二或第三预定电荷电平的存储单元都没有达到或超过该第二预定电荷电平,则继续在未被禁止的存储单元保存电荷。
28、如权利要求27所述的方法,还包括:
判定是否所有被选择以保存该第二预定电荷电平的存储单元都已经达到或超过该第二预定电荷电平;
如果被选择以保存该第二预定电荷电平的至少一个存储单元没有达到或超过该第二预定电荷电平,则继续在未被禁止的存储单元中保存电荷;以及
如果所有被选择以保存该第二预定电荷电平的存储单元都已经达到或超过该第二预定电荷电平,则判定是否任何被选择以保存该第三预定电荷电平的存储单元都已经达到或超过该第三预定电荷电平;
如果被选择以保存该第三预定电荷电平的至少一个存储单元没有达到或超过该第二预定电荷电平,则继续在所有被选择以保存该第三预定电荷电平的存储单元中保存电荷,直到所有被选择以保存该第三预定电荷电平的存储单元都已达到或超过该第三预定电荷电平。
29、如权利要求27所述的方法,其中每个存储单元都包括至少一个被配置以保存电荷的浮动栅晶体管。
30、一种对复数个非易失性存储单元进行编程的方法,所述存储单元包括被选择以保存一个等于或大于对应于第一组数据位的第一预定电荷电平的电荷电平的第一组之一个或多个存储单元,被选择以保存一个等于或大于对应于第二组数据位的第二预定电荷电平的电荷电平的第二组之一个或多个存储单元,以及被选择以保存一个等于或大于对应于第三组数据位的第三预定电荷电平的电荷电平的第三组之一个或多个存储单元,该方法包括:
在所述第一组、第二组和第三组的存储单元中同时保存电荷;
如果没有存储单元已达到或超过该第一预定电荷电平,则继续在所述存储单元中保存电荷;
禁止对所述第一组、第二组和第三组中任何已经达到或超过该第一预定电荷电平的存储单元保存进行充电;
判定是否该第一组中所有的存储单元都已经达到或超过该第一预定电荷电平;
如果该第一组中至少一个存储单元没有达到或超过该第一预定电荷电平,则继续在未被禁止的存储单元中保存电荷;
如果该第一组中的所有存储单元都已经达到或超过该第一预定电荷电平,则判定是否该第二组中的任何存储单元都已经达到或超过该第二预定电荷电平;以及
如果该第二组中至少一个存储单元没有达到或超过该第二预定电荷电平,则继续在第二组中未被禁止的存储单元中保存电荷。
31、一种存储设备,包括:
复数个非易失性存储单元,所述存储单元包括:
被选择以保存一个等于或大于对应于第一组数据位的第一预定电荷电平的电荷电平的第一组之一个或多个存储单元;
被选择以保存一个等于或大于对应于第二组数据位的第二预定电荷电平的电荷电平的第二组之一个或多个存储单元,其中将该存储设备配置成对所述第一组和第二组的存储单元同时编程,并禁止对任何已经达到或超过该第一预定电荷电平的存储单元进行编程,直到该第一组中的所有存储单元都已经达到或超过该第一预定电荷电平。
32、如权利要求31所述的存储设备,其中该存储设备还被配置以继续编程直到该第二组中的所有存储单元都已经达到或超过该第一预定电荷电平。
33、如权利要求31所述的存储设备,其中该存储设备还被配置以通过对所述存储单元施加一第一测试电压来校验是否存储单元已经达到或超过该第一预定电荷电平。
34、如权利要求31所述的存储设备,其中该存储设备还被配置以继续编程直到该第二组中的所有存储单元都已经达到或超过该第二预定电荷电平。
35、如权利要求34所述的存储设备,其中该存储设备还被配置以通过对所述存储单元施加一第二测试电压来校验是否存储单元已经达到或超过该第二预定电荷电平。
36、如权利要求31所述的存储设备,其中每个存储单元包括一个被配置以存储电荷的浮动栅晶体管。
37、如权利要求31所述的存储设备,其中将所述存储单元组织成复数个行和列。
38、如权利要求31所述的存储设备,其中所述第一组和第二组的存储单元位于一个被激活的存储单元行中。
39、一种对复数个非易失性存储单元进行编程的方法,该方法包括:
在第一组和第二组存储单元中保存电荷;
如果没有存储单元已经达到或超过第一预定电荷电平,则继续在所述存储单元中保存电荷,该第一预定电荷电平代表至少两个数据位;
禁止在任何已经达到或超过该第一预定电荷电平的存储单元中保存电荷;
判定是否该第一组存储单元中的所有存储单元都已经达到或超过该第一预定电荷电平;
如果该第一组中至少一个存储单元没有达到或超过该第一预定电荷电平,则继续在未被禁止的存储单元中保存电荷;以及
如果该第一组中的所有存储单元都已经达到或超过该第一预定电荷电平,则继续在该第一组存储单元中保存电荷。
40、如权利要求39所述的方法,其中该第一组存储单元具有一第一初始电荷电平,该第二组存储单元具有一第二初始电荷电平,其中该第二初始电荷电平高于该第一初始电荷电平,且该预定电荷电平高于该第一初始电荷电平和该第二初始电荷电平。
41、一种编程方法,其并行地将复数个非易失性存储单元从一个共同的阈值电压电平编程到由保存在所述存储单元中的数据所指定的至少第一和第二阈值电压电平,该方法包括:
对所有的为所述第一和第二阈值电压电平指定的复数个存储单元施加编程条件;
当为所述第一和第二阈值电压电平指定的所述单元独立地达到所述第一阈值电压电平时,停止对为所述第一和第二阈值电压电平指定的所述复数个存储单元中的独立存储单元施加所述编程条件;
在所述为该第一阈值电压电平指定的存储单元全部达到该第一阈值电压电平之后,对所述复数个存储单元中为该第二阈值电压电平指定的那些存储单元施加编程条件;以及
当为该第二阈值电压电平指定的所述单元独立地达到所述第二阈值电压电平时,停止对为所述第二阈值电压电平所指定的所述复数个存储单元中的独立存储单元施加所述编程条件。
42、如权利要求41所述的方法,其中在所述存储单元中为该第二阈值电压电平指定的那些存储单元全部达到该第一阈值电压电平之后,对所述复数个存储单元中为该第二阈值电压电平指定的那些存储单元施加编程条件。
43、如权利要求41所述的方法,其中该共同的阈值电压电平也是一个由该保存在所述存储单元中的数据所指定的已被编程的电平,并且所述复数个存储单元中为该共同的阈值电压电平指定的那些存储单元被闭锁而不能接收编程条件。
44、一种存储设备,包括:
复数个非易失性存储单元,所述存储单元包括:
被选择以保存一个等于或大于对应于第一组数据位的第一预定电荷电平的电荷的第一组之一个或多个存储单元;
被选择以保存一个等于或大于对应于第二组数据位的第二预定电荷电平的电荷的第二组之一个或多个存储单元,其中将该存储设备配置成对所述第一组和第二组的存储单元同时编程,并禁止对任何已经达到或超过该第一预定电荷电平的存储单元进行编程,直到该第一组中所有的存储单元都已经达到或超过该第一预定电荷电平。
45、如权利要求44所述的存储设备,还包括用于为编程选择所述第一组和第二组的存储单元的装置。
CNB028281756A 2001-12-18 2002-11-26 编程和禁止多电平非易失性存储单元的方法及系统 Expired - Fee Related CN100538896C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/025,749 US6967872B2 (en) 2001-12-18 2001-12-18 Method and system for programming and inhibiting multi-level, non-volatile memory cells
US10/025,749 2001-12-18

Publications (2)

Publication Number Publication Date
CN1620702A CN1620702A (zh) 2005-05-25
CN100538896C true CN100538896C (zh) 2009-09-09

Family

ID=21827852

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028281756A Expired - Fee Related CN100538896C (zh) 2001-12-18 2002-11-26 编程和禁止多电平非易失性存储单元的方法及系统

Country Status (8)

Country Link
US (3) US6967872B2 (zh)
EP (1) EP1456852B1 (zh)
JP (1) JP4477352B2 (zh)
KR (1) KR100932891B1 (zh)
CN (1) CN100538896C (zh)
AT (1) ATE524811T1 (zh)
AU (1) AU2002359496A1 (zh)
WO (1) WO2003052766A1 (zh)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US7136304B2 (en) * 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US6870774B2 (en) * 2002-12-10 2005-03-22 Micron, Technology, Inc. Flash memory architecture for optimizing performance of memory having multi-level memory cells
US6944063B2 (en) * 2003-01-28 2005-09-13 Sandisk Corporation Non-volatile semiconductor memory with large erase blocks storing cycle counts
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
DE60328354D1 (de) * 2003-02-20 2009-08-27 St Microelectronics Srl Programmierverfahren eines elektrisch programmierbaren, nichtflüchtigen Multibithalbleiterspeichers
US6917542B2 (en) * 2003-07-29 2005-07-12 Sandisk Corporation Detecting over programmed memory
US7020017B2 (en) * 2004-04-06 2006-03-28 Sandisk Corporation Variable programming of non-volatile memory
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7242618B2 (en) * 2004-12-09 2007-07-10 Saifun Semiconductors Ltd. Method for reading non-volatile memory cells
US7230851B2 (en) * 2004-12-23 2007-06-12 Sandisk Corporation Reducing floating gate to floating gate coupling effect
US7251167B2 (en) * 2004-12-29 2007-07-31 Macronix International Co., Ltd. Method for programming multi-level nitride read-only memory cells
US7212436B2 (en) * 2005-02-28 2007-05-01 Micron Technology, Inc. Multiple level programming in a non-volatile memory device
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US7339834B2 (en) * 2005-06-03 2008-03-04 Sandisk Corporation Starting program voltage shift with cycling of non-volatile memory
KR100721012B1 (ko) * 2005-07-12 2007-05-22 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
US7804126B2 (en) 2005-07-18 2010-09-28 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US7023737B1 (en) 2005-08-01 2006-04-04 Sandisk Corporation System for programming non-volatile memory with self-adjusting maximum program loop
US7230854B2 (en) * 2005-08-01 2007-06-12 Sandisk Corporation Method for programming non-volatile memory with self-adjusting maximum program loop
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US8116142B2 (en) * 2005-09-06 2012-02-14 Infineon Technologies Ag Method and circuit for erasing a non-volatile memory cell
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
KR100703806B1 (ko) * 2006-02-16 2007-04-09 삼성전자주식회사 비휘발성 메모리, 이를 위한 데이터 유효성을 판단하는장치 및 방법
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7436733B2 (en) * 2006-03-03 2008-10-14 Sandisk Corporation System for performing read operation on non-volatile storage with compensation for coupling
US7499319B2 (en) * 2006-03-03 2009-03-03 Sandisk Corporation Read operation for non-volatile storage with compensation for coupling
US7515463B2 (en) 2006-04-12 2009-04-07 Sandisk Corporation Reducing the impact of program disturb during read
US7499326B2 (en) * 2006-04-12 2009-03-03 Sandisk Corporation Apparatus for reducing the impact of program disturb
US7436713B2 (en) 2006-04-12 2008-10-14 Sandisk Corporation Reducing the impact of program disturb
US7426137B2 (en) 2006-04-12 2008-09-16 Sandisk Corporation Apparatus for reducing the impact of program disturb during read
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7917685B2 (en) * 2006-05-04 2011-03-29 Micron Technology, Inc. Method for reading a multilevel cell in a non-volatile memory device
US7457163B2 (en) 2006-06-01 2008-11-25 Sandisk Corporation System for verifying non-volatile storage using different voltages
US7440331B2 (en) 2006-06-01 2008-10-21 Sandisk Corporation Verify operation for non-volatile storage using different voltages
US7450421B2 (en) * 2006-06-02 2008-11-11 Sandisk Corporation Data pattern sensitivity compensation using different voltage
US7310272B1 (en) * 2006-06-02 2007-12-18 Sandisk Corporation System for performing data pattern sensitivity compensation using different voltage
US20070297247A1 (en) * 2006-06-26 2007-12-27 Gerrit Jan Hemink Method for programming non-volatile memory using variable amplitude programming pulses
US7701770B2 (en) * 2006-09-29 2010-04-20 Hynix Semiconductor Inc. Flash memory device and program method thereof
US7417904B2 (en) * 2006-10-31 2008-08-26 Atmel Corporation Adaptive gate voltage regulation
US7505326B2 (en) * 2006-10-31 2009-03-17 Atmel Corporation Programming pulse generator
US7570520B2 (en) * 2006-12-27 2009-08-04 Sandisk Corporation Non-volatile storage system with initial programming voltage based on trial
US7551482B2 (en) * 2006-12-27 2009-06-23 Sandisk Corporation Method for programming with initial programming voltage based on trial
US7701765B2 (en) * 2006-12-28 2010-04-20 Micron Technology, Inc. Non-volatile multilevel memory cell programming
US7539052B2 (en) * 2006-12-28 2009-05-26 Micron Technology, Inc. Non-volatile multilevel memory cell programming
US7590002B2 (en) * 2006-12-29 2009-09-15 Sandisk Corporation Resistance sensing and compensation for non-volatile storage
US7606070B2 (en) * 2006-12-29 2009-10-20 Sandisk Corporation Systems for margined neighbor reading for non-volatile memory read operations including coupling compensation
US7616498B2 (en) * 2006-12-29 2009-11-10 Sandisk Corporation Non-volatile storage system with resistance sensing and compensation
US7440324B2 (en) * 2006-12-29 2008-10-21 Sandisk Corporation Apparatus with alternating read mode
US7518923B2 (en) 2006-12-29 2009-04-14 Sandisk Corporation Margined neighbor reading for non-volatile memory read operations including coupling compensation
US7495962B2 (en) * 2006-12-29 2009-02-24 Sandisk Corporation Alternating read mode
US7535764B2 (en) * 2007-03-21 2009-05-19 Sandisk Corporation Adjusting resistance of non-volatile memory using dummy memory cells
JP2008257773A (ja) * 2007-04-02 2008-10-23 Toshiba Corp 不揮発性半導体記憶装置、不揮発性半導体記憶装置の制御方法、不揮発性半導体記憶システム、及びメモリカード
US7643348B2 (en) * 2007-04-10 2010-01-05 Sandisk Corporation Predictive programming in non-volatile memory
US7656709B2 (en) 2007-05-03 2010-02-02 Micron Technology, Inc. NAND step up voltage switching method
US7489543B1 (en) * 2007-07-25 2009-02-10 Micron Technology, Inc. Programming multilevel cell memory arrays
US7869273B2 (en) * 2007-09-04 2011-01-11 Sandisk Corporation Reducing the impact of interference during programming
US7742335B2 (en) 2007-10-31 2010-06-22 Micron Technology, Inc. Non-volatile multilevel memory cells
US7668012B2 (en) * 2007-10-31 2010-02-23 Micron Technology, Inc. Memory cell programming
US7848142B2 (en) 2007-10-31 2010-12-07 Micron Technology, Inc. Fractional bits in memory cells
US8565019B2 (en) * 2007-11-20 2013-10-22 Kabushiki Kaisha Toshiba Method for controlling threshold value in nonvolatile semiconductor memory device
CN101499318B (zh) * 2008-02-03 2011-12-21 力晶半导体股份有限公司 存储器编程方法以及数据存取方法
KR101412974B1 (ko) 2008-05-28 2014-06-30 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
US7826271B2 (en) * 2008-06-12 2010-11-02 Sandisk Corporation Nonvolatile memory with index programming and reduced verify
US7800945B2 (en) * 2008-06-12 2010-09-21 Sandisk Corporation Method for index programming and reduced verify in nonvolatile memory
US7796435B2 (en) * 2008-06-12 2010-09-14 Sandisk Corporation Method for correlated multiple pass programming in nonvolatile memory
US7813172B2 (en) * 2008-06-12 2010-10-12 Sandisk Corporation Nonvolatile memory with correlated multiple pass programming
US7715235B2 (en) * 2008-08-25 2010-05-11 Sandisk Corporation Non-volatile memory and method for ramp-down programming
US8244960B2 (en) * 2009-01-05 2012-08-14 Sandisk Technologies Inc. Non-volatile memory and method with write cache partition management methods
US8040744B2 (en) 2009-01-05 2011-10-18 Sandisk Technologies Inc. Spare block management of non-volatile memories
US8094500B2 (en) 2009-01-05 2012-01-10 Sandisk Technologies Inc. Non-volatile memory and method with write cache partitioning
US8700840B2 (en) 2009-01-05 2014-04-15 SanDisk Technologies, Inc. Nonvolatile memory with write cache having flush/eviction methods
KR101053755B1 (ko) * 2009-06-29 2011-08-02 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법
US8619474B2 (en) * 2009-09-10 2013-12-31 Micron Technology, Inc. Data line management in a memory device
CN102543198B (zh) * 2010-12-20 2015-11-25 北京兆易创新科技股份有限公司 一种mlc存储单元的编程方法和装置
US9589644B2 (en) 2012-10-08 2017-03-07 Micron Technology, Inc. Reducing programming disturbance in memory devices
US8929142B2 (en) 2013-02-05 2015-01-06 Sandisk Technologies Inc. Programming select gate transistors and memory cells using dynamic verify level
CN106782660A (zh) * 2016-11-28 2017-05-31 湖南国科微电子股份有限公司 片上系统芯片过烧写保护方法及片上系统芯片
TWI707362B (zh) 2019-08-12 2020-10-11 力晶積成電子製造股份有限公司 資料寫入方法和儲存控制器

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095344A (en) 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
DE69034191T2 (de) 1989-04-13 2005-11-24 Sandisk Corp., Sunnyvale EEPROM-System mit aus mehreren Chips bestehender Blocklöschung
US5172338B1 (en) 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US5163021A (en) 1989-04-13 1992-11-10 Sundisk Corporation Multi-state EEprom read and write circuits and techniques
US5663901A (en) 1991-04-11 1997-09-02 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
US5430859A (en) 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US5712180A (en) 1992-01-14 1998-01-27 Sundisk Corporation EEPROM with split gate source side injection
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5657332A (en) 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US5555204A (en) 1993-06-29 1996-09-10 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
KR0169267B1 (ko) 1993-09-21 1999-02-01 사토 후미오 불휘발성 반도체 기억장치
EP0757359B1 (en) * 1995-08-02 2002-05-22 Matsushita Electric Industrial Co., Ltd Semiconductor memory devices
TW389909B (en) * 1995-09-13 2000-05-11 Toshiba Corp Nonvolatile semiconductor memory device and its usage
KR100253868B1 (ko) * 1995-11-13 2000-05-01 니시무로 타이죠 불휘발성 반도체기억장치
KR0172401B1 (ko) * 1995-12-07 1999-03-30 김광호 다수상태 불휘발성 반도체 메모리 장치
US5903495A (en) 1996-03-18 1999-05-11 Kabushiki Kaisha Toshiba Semiconductor device and memory system
US5764568A (en) * 1996-10-24 1998-06-09 Micron Quantum Devices, Inc. Method for performing analog over-program and under-program detection for a multistate memory cell
US5890192A (en) 1996-11-05 1999-03-30 Sandisk Corporation Concurrent write of multiple chunks of data into multiple subarrays of flash EEPROM
JP3159105B2 (ja) * 1997-02-21 2001-04-23 日本電気株式会社 不揮発性半導体記憶装置及びその書込方法
TW380255B (en) 1997-02-26 2000-01-21 Toshiba Corp Semiconductor memory
KR100339023B1 (ko) * 1998-03-28 2002-09-18 주식회사 하이닉스반도체 문턱전압을조절할수있는플래쉬메모리장치의센싱회로
JP3174552B2 (ja) 1998-06-25 2001-06-11 株式会社日立製作所 不揮発性半導体多値記憶装置
US6314026B1 (en) * 1999-02-08 2001-11-06 Kabushiki Kaisha Toshiba Nonvolatile semiconductor device using local self boost technique
JP3420121B2 (ja) * 1999-06-30 2003-06-23 Necエレクトロニクス株式会社 不揮発性半導体記憶装置
US6151248A (en) 1999-06-30 2000-11-21 Sandisk Corporation Dual floating gate EEPROM cell array with steering gates shared by adjacent cells
JP2001093288A (ja) * 1999-09-20 2001-04-06 Toshiba Corp 不揮発性半導体記憶装置
JP3863330B2 (ja) * 1999-09-28 2006-12-27 株式会社東芝 不揮発性半導体メモリ
KR100319559B1 (ko) * 1999-11-01 2002-01-05 윤종용 문턱 전압 분포들 사이의 마진을 일정하게 유지할 수 있는멀티-스테이트 불휘발성 반도체 메모리 장치
US6426893B1 (en) * 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
US6512263B1 (en) * 2000-09-22 2003-01-28 Sandisk Corporation Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming
US6538923B1 (en) * 2001-02-26 2003-03-25 Advanced Micro Devices, Inc. Staircase program verify for multi-level cell flash memory designs
US6522580B2 (en) * 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
KR100390959B1 (ko) * 2001-06-29 2003-07-12 주식회사 하이닉스반도체 센싱회로를 이용한 멀티레벨 플래시 메모리 프로그램/리드방법
US6456528B1 (en) * 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
TWI292914B (zh) * 2002-01-17 2008-01-21 Macronix Int Co Ltd

Also Published As

Publication number Publication date
JP2005513699A (ja) 2005-05-12
JP4477352B2 (ja) 2010-06-09
AU2002359496A1 (en) 2003-06-30
US20040179404A1 (en) 2004-09-16
EP1456852A4 (en) 2005-12-21
EP1456852B1 (en) 2011-09-14
KR100932891B1 (ko) 2009-12-21
US20060007736A1 (en) 2006-01-12
US20030112663A1 (en) 2003-06-19
EP1456852A1 (en) 2004-09-15
WO2003052766A1 (en) 2003-06-26
CN1620702A (zh) 2005-05-25
ATE524811T1 (de) 2011-09-15
KR20040085140A (ko) 2004-10-07
US7095654B2 (en) 2006-08-22
US6967872B2 (en) 2005-11-22
US6944068B2 (en) 2005-09-13

Similar Documents

Publication Publication Date Title
CN100538896C (zh) 编程和禁止多电平非易失性存储单元的方法及系统
CN100543878C (zh) 对非易失性存储器进行编程及操作的方法
US7881116B2 (en) Nonvolatile semiconductor memory capable of trimming an initial program voltage for each word line
CN101023494B (zh) 非易失性存储卡及其操作方法
US7489542B2 (en) Systems for variable reading in non-volatile memory
US7035146B2 (en) Programming non-volatile memory
US7450433B2 (en) Word line compensation in non-volatile memory erase operations
EP1588379B1 (en) Non-volatile semiconductor memory with large erase blocks storing cycle counts
US7558115B2 (en) Program method of flash memory device
CN103081015B (zh) 利用位线电压逐步增加来对非易失性存储器进行编程
US8144519B2 (en) Programming a flash memory device
US8064270B2 (en) Semiconductor integrated circuit device
CN101127240A (zh) 降低非易失性存储器存储元件间耦合效应的方法
US7564713B2 (en) Semiconductor integrated circuit device wherein during data write a potential transferred to each bit line is changed in accordance with program order of program data
US7606071B2 (en) Compensating source voltage drop in non-volatile storage
US7606072B2 (en) Non-volatile storage with compensation for source voltage drop
KR20080113919A (ko) 낸드 플래시 메모리소자의 프로그램 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SANDISK TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SANDISK CORP.

Effective date: 20120327

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120327

Address after: American Texas

Patentee after: Sandisk Corp.

Address before: American California

Patentee before: Sandisk Corp.

C56 Change in the name or address of the patentee

Owner name: SANDISK TECHNOLOGY CO., LTD.

Free format text: FORMER NAME: SANDISK TECHNOLOGIES, INC.

CP01 Change in the name or title of a patent holder

Address after: American Texas

Patentee after: Sandisk Corp.

Address before: American Texas

Patentee before: Sandisk Corp.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American Texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: American Texas

Patentee before: Sandisk Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090909

Termination date: 20181126