CN100541739C - 快速热退火具有边缘的多层晶片的方法 - Google Patents

快速热退火具有边缘的多层晶片的方法 Download PDF

Info

Publication number
CN100541739C
CN100541739C CNB2003801027637A CN200380102763A CN100541739C CN 100541739 C CN100541739 C CN 100541739C CN B2003801027637 A CNB2003801027637 A CN B2003801027637A CN 200380102763 A CN200380102763 A CN 200380102763A CN 100541739 C CN100541739 C CN 100541739C
Authority
CN
China
Prior art keywords
wafer
edge
annealing
hot continuous
continuous apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2003801027637A
Other languages
English (en)
Other versions
CN1711629A (zh
Inventor
E·内雷
C·马勒维尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1711629A publication Critical patent/CN1711629A/zh
Application granted granted Critical
Publication of CN100541739C publication Critical patent/CN100541739C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67103Apparatus for thermal treatment mainly by conduction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

本发明提供了一种热处理具有边缘的多层晶片(10)的方法,该晶片是由选自于半导体材料的材料制成以及该方法的特征在于,在退火过程中,为了考虑到边缘热吸收的局部差异,局部地和可选择地改变边缘的加热。

Description

快速热退火具有边缘的多层晶片的方法
技术领域
本发明涉及对具有边缘的多层晶片施加热处理的方法,该晶片由选自于半导体材料的材料制成。
在这里使用术语“具有边缘的多层晶片”用以表示表现出下述两种特性的半导体材料的晶片:
·该晶片是“多层”晶片,也就是,它是由至少两层的组合构成的;以及
·多层晶片具有“边缘”,也就是,在厚度上它有显示出梯级的圆周边缘(可以理解为本发明涉及的该晶片形状通常为圆形),通常因为在圆周边缘至少不显示出晶片的一个上层,仅仅显示出其下层。
以及本发明的优选(但是不限于)实施例涉及包括如下述层的组合的绝缘体上硅(SOI)型的晶片:
·硅的有效(working)顶层;
·氧构成的绝缘中间层;和
·底支撑层。
背景技术
很好地适于获得这种晶片的方法是其中产生缺陷区域的转移方法。在这种情况下,从已经产生缺陷区域的硅衬底获得硅的有效层。
这种方法的例子是
Figure C20038010276300051
型的方法。
当SOI的晶片与它的缺陷区域中的衬底分开时,只有硅层的中心部分(从上面看,其构成更大的部分)实际上和衬底分开了。
在晶片的外围区域,分离没有真正发生,因此,产生的SOI晶片显示出以向下的梯级的形式的“边缘”。
这在图1中以完全图解的形式示出,其中可以看出分离之后SOI的晶片10,该晶片包括支撑层100、绝缘层101和硅的有效层102,层101和102限定几毫米宽的外围边缘1000。
强调的是SOI仅构成本发明的其中一种应用,仅仅借助于本发明说明书中的描述使用它。本发明可以应用于选自于由半导体材料的材料制成的具有边缘的任何类型的多层晶片。
这种晶片通常经受热处理,例如,为了改变一层或多层晶片的组成、稳定两层之间的粘接界面、消除结构缺陷和/或改善晶片的表面状态的目的,……
可以以多种方式实现这种热处理(或者退火操作)。
因此,在本发明的应用称为“低”的温度范围中进行一些退火操作。
在本发明的上下文中,由通常低于大约500℃到600℃的值定义“低”温。
仅仅出于本发明说明的目的,给出这种定义,应当理解为它没必要对应于本发明的领域普遍可以接受的定义。
还可以采取在“高”温退火,即,在大于大约500℃到600℃的值时。
高温退火的一种特殊模式被称为快速热处理(RTP)。
在RTP模式中,处理温度通常很高(通常大约950℃或者更高),退火时间保持在低至大约几分钟的持续时间。
由此可以知道的是SOI晶片在温度达到大约1100℃到1250℃经受快速热退火(RTA),退火的总的持续时间仅大约几十秒。
这种退火的效果是平整晶片的表面。
通常发现对于这种晶片粗糙度规格均方根(rms)值必须不超过5埃。
晶片(尤其是SOI晶片)还可以经受其它类型的RTP退火,例如快速热氧化(RTO)型退火。在氧化气氛下进行的这种退火用来氧化晶片表面。
由此本发明应用的晶片可以经受多种类型的退火。
申请人已经注意到缺陷和在这种晶片上进行的退火操作有关。
更准确地,申请人已经注意到RTP型(包括RTA、RTO、……)的退火操作在晶片中产生称为“滑移线”的缺陷。
尤其在退火炉内部的三维空间中由温度的非均匀性产生这种滑移线(例如温度不是在所有的点严格相等),以及在上述很高水平的热应力的影响下它们演变了。
还已经注意到这些滑移线通常发生在晶片的外围区域。
用具有边缘的多层晶片,在晶片的外围,滑移线的这种现象尤其严重。
RTP型退火由此易于产生滑移线,在与本发明(具有边缘并由选自于半导体材料的材料构成的多层晶片)有关的晶片中这种缺陷更尤其严重。
这种热处理使晶片经受由于很快速的温度上升导致的很高水平的热应力。
应当注意到的是,用通过从一个或多个热源发射热量进行的退火,这种主要的缺陷更严重。通常的描述是使用发射出热辐射的红外灯的RTP,晶片面对该灯放置。
当通过热传导进行退火时(当在充满有围绕晶片的导热气体的退火炉中进行时)这种缺陷更不严重。
对于不包含RTP模式的退火(例如在低温进行的退火),这种缺陷较不严重。
然而,另一种缺陷存在:即使用低温退火,仍然可以观察到晶片变形。
这种变形在某种程度上通常和晶片弯曲或者扭曲有关,这可以观察到,例如通过晶片的弯曲的变化。
相对于“理想的”晶片弯曲表示晶片的最大变形,其可以是绝对地平坦。
可以用以RTP模式进行的退火观察这种弯曲。
因此,明显的是在具有边缘和由选自于半导体材料的材料制成的多层晶片上进行的退火和缺陷有关。
发明内容
本发明的目的是消除这些缺陷。
为了实现这些目的,在第一方面,本发明提供一种热处理具有边缘的多层晶片的方法,该晶片由选自于半导体材料的材料制成,该方法的特征在于,在退火过程中,为了考虑到圆环热吸收的局部差异,局部地和可选择地改变加热。
这种方法特别地涉及具有边缘的多层晶片的问题。已经由申请人揭露的这个问题和在这种多层晶片的边缘的热吸收系数的差异有关。
在这个方面,记载了某些文献提出的用于局部地改变晶片的加热的解决方法,例如,通过可选择地给放置在和晶片的不同区域面对的红外灯供电。
然而,这些文献没有找到解决上述详细问题的任何方法。这些文献的讲授通常局限于处理没有边缘的简单单层晶片,其中没有提出基于本发明的特定问题。
还特别的是其它文献提出通过使用热连续圆环(thermalcontinuity ring)用于改变晶片的外围的加热的解决方法。
然而,为了避免不对应上述具体问题的边缘效应,这些文献的讲授局限于产生热连续。
涉及上述现有技术的文献的例子尤其包括下述内容:
·WO 01/69656(公开了一种圆环,其以常规模式作用,以吸收热并使其返回到它围绕的晶片,为了针对基于本发明的具体问题,尤其是没有以任何方式改变该圆环或者它的布置);
·US 2001/036219和US 5937142,提出了对于不是多层的晶片局部地改变加热。
·US 6235543和US 6184498,提出了实现在晶片中产生缺陷的条件的系统,其特征在于,该晶片同样不是多层晶片,以及为了随后改变作为缺陷产生的这些条件的函数的加热。
·EP 399662,EP 1197989,US 4958061和US 6051512,提出了热连续圆环和实现它们的方法。
这些文献没有一个处理基于本发明的问题(避免缺陷的出现,例如由于在多层晶片的边缘热吸收系数的差异引起的滑移线)。
而且,这些文献甚至没有一个提出和多层晶片特别相关的问题。
回到本发明的方法,优选的但不是局限于本发明的特征是如下所述:
·热处理是快速热处理;
·热处理是平滑退火;
·热处理是氧化退火;
·为了改变加热,考虑晶片的中心区域和边缘分别的热吸收系数;
·根据构成晶片层的材料的基本特性和根据所述层分别的厚度确定热吸收系数;
·晶片是SOI晶片,并和没有表示出边缘的晶片给出的加热参考比较,在边缘可选择地减少加热;
·为了改变加热,可选择地控制施加给面对边缘设置的红外灯的电源;
·在退火过程中,该晶片放置在热连续装置内部;
·为了改变加热,可选择地改变热连续装置的尺寸;
·晶片是SOI晶片,并和退火没有表示出边缘的晶片给出的加热参考比较,减少热连续装置的厚度;
·为了改变加热,可选择地改变晶片和热连续装置之间的间隔;
·晶片是SOI晶片,并和退火没有表示出边缘的晶片比较,增加了晶片和热连续装置之间的间隔;
·为了改变加热,可选择地改变热连续装置的形状;
·晶片是SOI晶片,并和退火没有表示出边缘的晶片比较,采用其面对该晶片的边缘向下倾斜的热连续装置;
·以使得在中心区域和边缘显示出基本上相等的热吸收系数的这种方式选择晶片;以及
·通过考虑构成中心区域和在它的边缘的晶片层的材料的特性和所述层分别的厚度,获得晶片中心区域和边缘上基本相等的热吸收系数。
在第二个方面,本发明还提出了根据上述任一特征的方法在热处理SOI晶片中的应用。
最后,在第三个方面,本发明提供:
·在根据上述任一特征的方法中使用的热连续装置,其特征在于改变热连续装置的尺寸以有助于确定晶片上的边缘温度基本上等于晶片的表面的剩余部分的温度,不管边缘的热吸收的差异;以及
·在根据上述任一特征的方法中使用的热连续装置,其特征在于改变热连续装置的形状以有助于确定晶片上的边缘温度基本上等于晶片的表面的剩余部分的温度,不管边缘的热吸收的差异。该装置的截面尤其可以显示出朝里面向下倾斜的边缘。
附图说明
参考附图,其中,除了上述的图1,通过阅读本发明的优选实施例的下述描述,本发明的其它方面、目的和优点更加明显。
图2是根据本发明的用于进行退火的装置的示意图;
图3a到3c示出了在常规热退火(3a)和在根据本发明的退火操作(3b和3c)中分别进行的热连续装置的图;以及
图4(摘自著作“半导体制造工艺手册,224页,2000”Timans等人)是示出作为晶片各层的分别的厚度的函数的多层晶片的热吸收系数值的曲线图。
具体实施方式
开始参考图2,示出用于在具有边缘的晶片10上进行退火的退火装置20。
该装置适于进行RTP型退火,例如,用于平滑目的的退火。
因为由这种退火产生的缺陷尤其严重(滑移线和其它缺陷),所以已经选择了这种类型的装置以举例说明该发明。
因此,本发明的显著优点的应用在于RTP型退火,例如,RTO退火或者用于整平晶片表面的RTA型抛光退火。
然而,特别注意本发明不局限于这种类型的退火,而是可以应用于本说明书介绍中提到的所有模式的退火。
由此该装置20可以用于进行不构成RTP模式的高温退火,或者甚至低温退火。
而且,在RTP型退火中(这种装置还适于进行这种退火),在高温暂停(dwell)之前进行的温度上升的过程中,可以出现该说明书的引言中提到的一些缺陷(尤其是弯曲)。
在该图中,如在图3a到3c中,示出仅有两个可见层的晶片10。然而,如上所述,该晶片可以是任何类型的晶片。
在本发明的优选应用中,晶片10是SOI晶片。
它同样可以是任何具有边缘的多层晶片,该晶片是由选自于半导体材料的材料构成的。
尤其是,它可以是绝缘体上锗硅(SGOI)的晶片或者在支撑衬底(其可以是任何类型,例如Si)上有SiGe精密层的晶片,通常有关和在边缘的热应力相同的这类晶片是SOI晶片,在下面的说明书中作为例子使用这类晶片。
在这个方面,还特别的是,参考SOI晶片在下面做出的描述尤其可直接换位到上述类型的晶片。
该晶片还可以是SOQ型(石英上硅)多层晶片。
无论如何,本发明应用的晶片是包括边缘的多层晶片,为此本发明提供了考虑了边缘的任何热吸收差异的有益的解决方法。
借助面对晶片设置的红外灯L加热晶片10。
提供单元200以控制施加给灯的电源。
如下面所解释的,单元200适于可选择地和单独地控制施加给多个灯的电源,以便于控制由每个灯单独发出的能量。
结果,可以单独控制由每个灯发出的能量。
为了进一步描述这种技术,例如参考示出退火装置(用于快热退火)的文献WO 01/69656,在该退火装置中单独地控制多个灯。
在图2(其示出该装置截面)中还可以看见围绕晶片10和从那里间隔分开的热连续装置21。
由此该装置21是围绕晶片10同心地放置的闭环形式。
提供通常称为“边缘圆环”的这个装置21以在晶片10的边缘之外设置一定量的热吸收的连续性。
在没有这种装置时,在晶片的圆周可观察到干扰边缘效应。
在文献WO 10/69656中发现这种边缘圆环的例子(边缘圆环17)。
本发明设法解决的一些缺陷发生在晶片的圆周边缘区域(这尤其适合滑移线的产生)。
然而,强调的是仅仅围绕晶片放置热连续装置的事实本身不能解决这些缺陷。
在现有技术中,边缘圆环的功能局限于在晶片边缘之外设置一种程度的热连续吸收。
为此,边缘圆环通常是形状为矩形的“基本”部分。
如下面所述的,在本发明的实施例中,为了进行局部和可选择的改变放置在边缘圆环的中心的晶片的圆周边缘的加热的特定功能,提出了对于这种边缘圆环的改善。
另外,对于公知的边缘圆环,在热处理过程中,为了允许晶片膨胀,通常只测定边缘圆环和它围绕的晶片之间的间隔。
在本发明中,为了返回更多或更少量的热量到晶片(当边缘圆环和晶片之间的间隔更小时返回更多的热量),可选择地改变在晶片边缘处作为热吸收系数函数的该间隔。
当想要通过使用这种局部吸收系数增加晶片的边缘处的热量时,那么间隔减小。相反,如果晶片边缘处的热吸收系数需要在边缘降低加热时,那么间隔增大。
为了考虑晶片的圆周边缘,可选择地对面对所述圆环的灯L通电以便于改变它们辐射到所述边缘的固有热吸收特性的热能。
由此,具有SOI晶片:
·根据SOI的厚度,具有SOI多层装置的中心区域表示在范围0.4到0.8的热吸收系数;
·然而外围边缘表示不同的热吸收系数。例如当支撑由硅构成时,这个系数可以是大约0.7。
由此将可以理解的是中心区域和边缘区域既不吸收也不以同样的方式反射红外的热辐射。
这些区别产生了这两个区域的表面上的局部的温度差异,由此促使滑移线的出现。
为了考虑边缘热吸收的这种差异,通过可选择地和局部地改变边缘的加热,促使晶片的这两个区域的表面上基本相等的温度确定,由此,阻止滑移线的出现。
该装置20充满有混合气体,例如,氢气和氩气的混合或者它可以充满纯氩气。
由来自于灯L的直接的红外辐射加热晶片的大部分,然而加热它的较小部分来自于通过混合气体的热传导。
通过有选择地控制面对所述晶片的多个灯,这有利于晶片温度之上的局部控制。
为了限定施加给多个灯的可选择的指令,主要考虑晶片的中心区域和边缘分别的热吸收系数。
根据构成晶片中这两个区域的层的材料的特性和所述层分别的厚度,基本确定这些热吸收系数。
由此图4表示包括在硅衬底上的氧化层上的硅层的晶片的简单情况。
在该图中,可以看出热吸收系数作为这两个层的相对厚度的函数变化。
当然,作为多个层的特性的函数,可以设置用于任何类型的多层晶片的等价曲线图。
对于复合结构的SOI晶片(例如,构成不同层的堆叠),通常发现,对应于SOI自身的中心区域比硅的圆周边缘吸收更少的热量。
在这种情况下,和将被施加到非组合装置的加热相比,加热晶片的中心区域而不是边缘是适当的。
对于具有边缘和选自于由半导体材料的材料构成的多层晶片,可选择地改变施加给装置的灯的电源以加热中心区域到比作为这两个区域的热吸收功能的函数的外围区域更大或更小的范围:
·如果该边缘有比晶片的中心区域更低的热吸收系数,那么加热在边缘比中心区域更强烈;
·如果使用相反的情形,那么加热在中心区域更强烈。
因此确定多层晶片的层的热吸收系数使得可以改变施加到多层晶片的多个区域的加热。
应当可以理解的是,如上所述,通过可选择地改变供应给多个红外灯的电源,可以进行加热的这种改变。
然而,通过其它方式,可作为另一种选择或者和施加给加热器装置的这种可选择的电源相结合,可以改变加热。
在任何情况中,尤其通过使用图4中所示的类型的曲线图可以确定热吸收系数,对于多层晶片,其画出作为晶片的材料的特性的函数和它们的厚度的函数的热吸收系数的曲线图。
由此,用施加给红外灯的可选择的电源,可得到第一装置,使得由晶片的多个区域实际吸收的热量的数量更均匀。
这些第一装置对应于本发明的第一实施例,其不使用热连续装置。
在这个实施例中,该装置的使用是随意的:它可以被省略。
然而,如下所述,这种热连续装置可以被改变并灵敏地完成,以构成第二装置,使得由晶片的多个区域实际吸收的热量的数量更均匀。
热连续装置的这种改变/实施例构成本发明的第二实施例。
该第二实施例可以任意地和第一实施例组合。
回到图2所示的热连续装置21,如图2中所示,该装置可以放置在晶片的周围并和晶片在同一高度。
根据和使用的退火炉有关的限制,该连续装置可以有选择地放置在晶片的周围,但是低于它,以便于通过下面的水平路径能够将晶片移动到它的退火位置。
图3a到3c示出了三种类型的热连续装置。
图3a示出了用于这种装置的常规结构,其中它有恒定厚度的矩形横截面。
在本发明的第二实施例中,为了局部地改变晶片的边缘的温度,通过可选择地改变它的尺寸,考虑所述边缘的热吸收的局部差异,可以使用这种热连续装置。
较厚的装置21(例如图3a到3c中所示具有更宽截面者)易于增加晶片边缘处的温度。
由此可以改变作为中心区域和晶片的边缘的中心区域的分别的热吸收系数的函数的热连续装置的厚度。
回到边缘区域表示比中心区域的热吸收系数大的SOI的情况,热连续装置的厚度小于它将被用于退火没有边缘的晶片的厚度。
还可以可选择地改变晶片和热连续装置21之间的间隔e。
增加这个间隔有助于降低晶片边缘处的温度。
对于上述的SOI情况,和退火没有边缘的晶片相比应当增加该间隔e。
还可以可选择地改变热连续装置的形状,以便于局部地和可选择地改变边缘处的加热。
由此图3b和3c示出了用于装置21的部分的具体形状:
·这部分可以形成为以向下朝着如图3b的内部倾斜;或者
·这部分可以具有圆形的顶部,也具有向下倾斜于如图3c所示的内部的表面。
特别地,采用其截面表示面对该晶片的向下倾斜的热连续装置21有助于降低所述晶片的温度。
这种解决方法由此很好的适应于上述情况的SOI晶片。
强调的是,可以通过彼此结合来采用上述涉及装置21的尺寸、间隔e的大小和装置21的形状的配置。
这些配置也可结合施加给灯L的可选择的电源(结合如上所述本发明的两个实施例)。
在本发明的第三实施例中,还可以使用用于选择具有边缘并表示在它的中心区域和在它的边缘具有基本相等的热吸收系数的多层晶片的图4所示的这种曲线图。
这可以通过考虑在这两个区域中构成晶片的层的材料的特性和这些层的分别的厚度获得。
尤其是,如果将要处理具有所给出的材料构成的层的晶片,那么可以改变该层的厚度以为了获得在晶片的中心区域和在边缘的基本相等的热吸收系数。
在这个第三实施例中,还可以以改变晶片(对于整个晶片,或者局部地)的热吸收系数的这种模式可选择地增加层或者层部分。
尤其是,这使得可以增加能用于晶片的多个层的厚度的范围,其目的是获得用于晶片所需的热吸收系数。
增加具有所选择的热特性的层可以导致可以选择用于晶片的其它层的厚度的更大容限——仍然是为了获得用于晶片的所需的热吸收系数。
通过描绘类似于图4的曲线(其对应于SOI晶片),可以表征用于所述该晶体的这种可能厚度的范围的增加。
本发明的这个第三实施例还可以和上面所述的前面一个或两个实施例的一个或两个结合。
结合上述所有的配置(可选择地给灯L通电,改变热连续装置21的特性),可以实施选择用于晶片的层和/或插入特殊层的厚度,使得晶片的中心区域和边缘分别的热吸收系数之间的差异最小。

Claims (20)

1、一种热处理具有中心区域和边缘的多层晶片(10)的方法,所述边缘指多层晶片在厚度上显示出梯级的圆周边缘,中心区域和边缘以不同的方式吸收或反射热辐射,该晶片由选自于半导体材料的材料制成,该方法的特征在于,在退火过程中,为了在中心区域的表面和边缘的表面上建立相等的温度,局部地和选择地改变边缘处的加热,以补偿热吸收的局部差异。
2、如权利要求1所述的方法,其特征在于热处理是快速热处理。
3、如权利要求2所述的方法,其特征在于热处理是平滑退火。
4、如权利要求2所述的方法,特征在于热处理是氧化退火。
5、如权利要求1所述的方法,特征在于为了改变加热,考虑晶片的中心区域的和边缘各自的热吸收系数。
6、如权利要求5所述的方法,其特征在于根据构成晶片的层的材料的特性和根据所述层各自的厚度确定所述的热吸收系数。
7、如权利要求1所述的方法,其特征在于,晶片是SOI晶片,并和参考没有边缘的晶片所给出的加热相比较,选择地减少边缘处的加热。
8、如权利要求1所述的方法,其特征在于,为了改变加热,选择地控制施加给位于和所述边缘面对的红外灯的电源。
9、如权利要求1所述的方法,其特征在于,在退火过程中,所述晶片放置在热连续装置(21)内部。
10、如权利要求9所述的方法,其特征在于为了改变加热,选择地改变所述热连续装置的尺寸。
11、如权利要求10所述的方法,其特征在于,晶片是SOI晶片,以及和退火没有边缘的晶片相比较,减小所述热连续装置的厚度。
12、如权利要求9所述的方法,其特征在于,为了改变加热,选择地改变所述晶片和所述热连续装置之间的间隔。
13、如权利要求12所述的方法,其特征在于,晶片是SOI晶片,以及和退火没有边缘的晶片相比较,增加所述晶片和所述热连续装置之间的间隔。
14、如权利要求9所述的方法,其特征在于,为了改变加热,选择地改变所述热连续装置的形状。
15、如权利要求14所述的方法,其特征在于,晶片是SOI晶片,以及和退火没有边缘的晶片相比较,采用其面对该晶片的边缘向下倾斜的热连续装置。
16、如权利要求1所述的方法,其特征在于,为了改变加热,按照使得在晶片的中心区域和晶片的边缘呈现出相等的热吸收系数的方式选择晶片,通过考虑构成中心区域和它的边缘中的晶片层的材料的特性和所述层各自的厚度,在晶片的中心区域中和边缘上获得相等的热吸收系数。
17、如权利要求1至16中任一项所述的方法在热处理SOI晶片中的应用。
18、如权利要求9至15中任一项所述的方法中使用的热连续装置,其特征在于改变热连续装置的尺寸,以有助于确定晶片表面的边缘上的温度与晶片表面的中心区域上的温度相等,而不管边缘热吸收的差异。
19、如权利要求9至15中任一项所述的方法中使用的热连续装置,其特征在于改变热连续装置的形状,以有助于确定晶片表面的边缘上的温度与晶片表面的中心区域上的温度相等,而不管边缘热吸收的差异。
20、如权利要求19所述的热连续装置,其特征在于该装置的截面展现出朝内部向下倾斜的表面。
CNB2003801027637A 2002-11-05 2003-11-03 快速热退火具有边缘的多层晶片的方法 Expired - Lifetime CN100541739C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR02/13810 2002-11-05
FR0213810A FR2846786B1 (fr) 2002-11-05 2002-11-05 Procede de recuit thermique rapide de tranches a couronne
FR03/00286 2003-01-13
FR0300286A FR2846787B1 (fr) 2002-11-05 2003-01-13 Procede de recuit thermique rapide de tranches a couronne

Publications (2)

Publication Number Publication Date
CN1711629A CN1711629A (zh) 2005-12-21
CN100541739C true CN100541739C (zh) 2009-09-16

Family

ID=32109208

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801027637A Expired - Lifetime CN100541739C (zh) 2002-11-05 2003-11-03 快速热退火具有边缘的多层晶片的方法

Country Status (10)

Country Link
US (2) US6853802B2 (zh)
EP (2) EP2330616A3 (zh)
JP (1) JP4772501B2 (zh)
KR (1) KR100814998B1 (zh)
CN (1) CN100541739C (zh)
AT (1) ATE528790T1 (zh)
AU (1) AU2003280109A1 (zh)
FR (2) FR2846786B1 (zh)
TW (1) TWI278937B (zh)
WO (1) WO2004042802A2 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2846786B1 (fr) * 2002-11-05 2005-06-17 Procede de recuit thermique rapide de tranches a couronne
US20080090309A1 (en) * 2003-10-27 2008-04-17 Ranish Joseph M Controlled annealing method
US7127367B2 (en) * 2003-10-27 2006-10-24 Applied Materials, Inc. Tailored temperature uniformity
US8536492B2 (en) * 2003-10-27 2013-09-17 Applied Materials, Inc. Processing multilayer semiconductors with multiple heat sources
JP4826994B2 (ja) * 2004-09-13 2011-11-30 信越半導体株式会社 Soiウェーハの製造方法
US7788589B2 (en) * 2004-09-30 2010-08-31 Microsoft Corporation Method and system for improved electronic task flagging and management
EP1831922B9 (en) * 2004-12-28 2010-02-24 S.O.I.Tec Silicon on Insulator Technologies Method for obtaining a thin layer having a low density of holes
FR2880988B1 (fr) * 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
JP4786925B2 (ja) * 2005-04-04 2011-10-05 東京エレクトロン株式会社 基板処理方法および基板処理装置
US7700376B2 (en) * 2005-04-06 2010-04-20 Applied Materials, Inc. Edge temperature compensation in thermal processing particularly useful for SOI wafers
ATE405946T1 (de) * 2005-06-10 2008-09-15 Soitec Silicon On Insulator Kalibrierverfahren für apparaturen zur thermischen behandlung
FR2895563B1 (fr) * 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
JP5168788B2 (ja) * 2006-01-23 2013-03-27 信越半導体株式会社 Soiウエーハの製造方法
FR2899382B1 (fr) * 2006-03-29 2008-08-22 Soitec Silicon On Insulator Procede de fabrication de structures soi avec limitation des lignes de glissement
EP1918349A1 (en) * 2006-10-12 2008-05-07 SOLVAY (Société Anonyme) Light-emitting material
US8222574B2 (en) * 2007-01-15 2012-07-17 Applied Materials, Inc. Temperature measurement and control of wafer support in thermal processing chamber
US7860379B2 (en) * 2007-01-15 2010-12-28 Applied Materials, Inc. Temperature measurement and control of wafer support in thermal processing chamber
US8111978B2 (en) * 2008-07-11 2012-02-07 Applied Materials, Inc. Rapid thermal processing chamber with shower head
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
CN102479690B (zh) * 2010-11-23 2013-12-11 中芯国际集成电路制造(上海)有限公司 提高晶圆上源漏极退火时工作电流均匀性的方法
US9814099B2 (en) * 2013-08-02 2017-11-07 Applied Materials, Inc. Substrate support with surface feature for reduced reflection and manufacturing techniques for producing same
CN108603290B (zh) * 2015-10-01 2021-09-10 环球晶圆股份有限公司 Cvd设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752592A (en) * 1985-11-29 1988-06-21 Matsushita Electric Industrial Co., Ltd. Annealing method for compound semiconductor substrate
EP0399662A2 (en) * 1989-05-01 1990-11-28 AT&T Corp. Procedure for annealing of semiconductors
EP0695922A1 (en) * 1990-01-19 1996-02-07 Applied Materials, Inc. Heating apparatus for semiconductor wafers or substrates
WO2001069656A2 (en) * 2000-03-17 2001-09-20 Mattson Thermal Products Inc. Localized heating and cooling of substrates
EP1197989A2 (en) * 2000-10-10 2002-04-17 Ushiodenki Kabushiki Kaisha Heat treatment device and process with light irradiation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0155545B1 (ko) * 1988-06-27 1998-12-01 고다까 토시오 기판의 열처리 장치
JP3563224B2 (ja) * 1996-03-25 2004-09-08 住友電気工業株式会社 半導体ウエハの評価方法、熱処理方法、および熱処理装置
US5937142A (en) * 1996-07-11 1999-08-10 Cvc Products, Inc. Multi-zone illuminator for rapid thermal processing
US6051512A (en) * 1997-04-11 2000-04-18 Steag Rtp Systems Apparatus and method for rapid thermal processing (RTP) of a plurality of semiconductor wafers
US6303411B1 (en) * 1999-05-03 2001-10-16 Vortek Industries Ltd. Spatially resolved temperature measurement and irradiance control
DE19936081A1 (de) * 1999-07-30 2001-02-08 Siemens Ag Vorrichtung und Verfahren zum Temperieren eines Mehrschichtkörpers, sowie ein unter Anwendung des Verfahrens hergestellter Mehrschichtkörper
WO2001073831A1 (fr) * 2000-03-29 2001-10-04 Shin-Etsu Handotai Co., Ltd. Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
JP2002184961A (ja) * 2000-09-29 2002-06-28 Canon Inc Soi基板の熱処理方法およびsoi基板
TW540121B (en) * 2000-10-10 2003-07-01 Ushio Electric Inc Heat treatment device and process with light irradiation
FR2846786B1 (fr) * 2002-11-05 2005-06-17 Procede de recuit thermique rapide de tranches a couronne

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752592A (en) * 1985-11-29 1988-06-21 Matsushita Electric Industrial Co., Ltd. Annealing method for compound semiconductor substrate
EP0399662A2 (en) * 1989-05-01 1990-11-28 AT&T Corp. Procedure for annealing of semiconductors
EP0695922A1 (en) * 1990-01-19 1996-02-07 Applied Materials, Inc. Heating apparatus for semiconductor wafers or substrates
WO2001069656A2 (en) * 2000-03-17 2001-09-20 Mattson Thermal Products Inc. Localized heating and cooling of substrates
EP1197989A2 (en) * 2000-10-10 2002-04-17 Ushiodenki Kabushiki Kaisha Heat treatment device and process with light irradiation

Also Published As

Publication number Publication date
ATE528790T1 (de) 2011-10-15
US20050094990A1 (en) 2005-05-05
FR2846786B1 (fr) 2005-06-17
EP1559136B1 (en) 2011-10-12
WO2004042802A3 (en) 2004-08-12
AU2003280109A8 (en) 2004-06-07
WO2004042802A2 (en) 2004-05-21
KR20050062653A (ko) 2005-06-23
CN1711629A (zh) 2005-12-21
EP2330616A3 (en) 2011-12-07
FR2846786A1 (fr) 2004-05-07
US6853802B2 (en) 2005-02-08
TW200416895A (en) 2004-09-01
FR2846787B1 (fr) 2005-12-30
AU2003280109A1 (en) 2004-06-07
JP2006505959A (ja) 2006-02-16
JP4772501B2 (ja) 2011-09-14
EP1559136A2 (en) 2005-08-03
FR2846787A1 (fr) 2004-05-07
US7049250B2 (en) 2006-05-23
EP2330616A2 (en) 2011-06-08
KR100814998B1 (ko) 2008-03-18
US20040151483A1 (en) 2004-08-05
TWI278937B (en) 2007-04-11

Similar Documents

Publication Publication Date Title
CN100541739C (zh) 快速热退火具有边缘的多层晶片的方法
CN1321443C (zh) 降低表面粗糙度的方法
US6028367A (en) Bonds pads equipped with heat dissipating rings and method for forming
EP1069605A3 (en) Method for fabricating a semiconductor structure including a metal oxide interface with silicon
MY117703A (en) Method and structure of column interconnect
JP2006066913A (ja) 低いWarp及びBowを示す層構造を有する半導体ウェハ並びにその製造方法
CN101410991A (zh) 半导体器件制造期间的局部退火
EP1251719A3 (en) Circuit pattern of resistance heating elements and substrate-treating apparatus incorporating the pattern
CN102341890A (zh) 半导体材料制造
WO2002011196A1 (fr) Procede de fabrication de plaquette au silicium monocristallin
CN108376521A (zh) 一种柔性显示装置及其弯曲方法
KR960005898A (ko) 반도체기판 및 반도체기판의 제조방법
CN102224568B (zh) 贴合晶片的制造方法
CN100490070C (zh) 对多层晶片的环圈的预防性处理工艺
CN105140180B (zh) 薄膜晶体管阵列基板的制作方法及多晶硅材料的制作方法
CN100495658C (zh) 用于调整由半导体材料制成的基材表面或内部应变的方法
TW366585B (en) Manufacturing method of low-temperature epitaxy titanium silicide
Gösele et al. Properties of SIMOX and bonded SOI material
TWI365889B (en) Spin-on glass composition and method of forming silicon oxide layer in semiconductor manufacturing process using the same
Himcinschi et al. Compressive uniaxially strained silicon on insulator by prestrained wafer bonding and layer transfer
TWI285446B (en) A programming optical device
CN106469765A (zh) 具有soi掺杂源的锗光检测器
CN215070021U (zh) LED发光芯片的Bonding Mark结构
Bertrand et al. Large area recrystallization of thick polysilicon films for low cost partial SOI power devices
TW201926511A (zh) 一種加熱裝置及加熱方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SUTAIKE INC.

Free format text: FORMER NAME: S.O.J. TEC SILICON ON INSULATOR TECHNOLOGIES

CP01 Change in the name or title of a patent holder

Address after: French Bernini

Patentee after: SOITEC

Address before: French Bernini

Patentee before: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES

CX01 Expiry of patent term

Granted publication date: 20090916

CX01 Expiry of patent term