CN100565943C - 光电元件 - Google Patents

光电元件 Download PDF

Info

Publication number
CN100565943C
CN100565943C CN200380104351.7A CN200380104351A CN100565943C CN 100565943 C CN100565943 C CN 100565943C CN 200380104351 A CN200380104351 A CN 200380104351A CN 100565943 C CN100565943 C CN 100565943C
Authority
CN
China
Prior art keywords
chip
chip carrier
lead
wire
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN200380104351.7A
Other languages
English (en)
Other versions
CN1717813A (zh
Inventor
K·阿恩德特
G·博格纳
G·魏特尔
M·温特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32318837&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN100565943(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN1717813A publication Critical patent/CN1717813A/zh
Application granted granted Critical
Publication of CN100565943C publication Critical patent/CN100565943C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Abstract

本发明涉及一种光电元件，它包括一个光电芯片(1)和一个带有一中心区(3)及引线(41、42、43、44)的芯片载体(2)，芯片固定在该中心区，而引线则从该芯片载体(2)的中心区向外延伸。其中，该芯片和芯片载体的部分被一本体(5)包封，且该本体以及上述引线的纵向中轴线在该芯片和芯片载体之间的接触平面上的投影分别基本上点对称于该芯片的中点。此外，本发明涉及带有该元件的一种结构。通过该元件的对称结构，使该元件减少了热机械引起故障的危险。

Description

光电元件
技术领域
本发明涉及一种带有一个光电芯片和一个芯片载体以及一个外壳的光电元件。
背景技术
这类光电元件例如已在文献WO 99/07023中公开。在这类光电元件时，在一个芯片载体上固定了一个光电芯片。该芯片和芯片载体的部分被一个外壳包封并埋入该外壳中。外壳例如可用模塑制成。芯片载体具有一个固定光电芯片的区域。此外，芯片载体具有若干引线，它们从支承该芯片的区域向外引出外壳。在该处，这些引线一般形成焊接面，借助于这些焊接面可把该元件固定焊接在一块印制电路板上。
上述这类元件例如作为发光二极管在工业中、在汽车技术中、在远程通信和其他领域中作为优选光源不断增加使用。因此，对这类元件的机械负荷能力和可靠性的要求也明显增加，特别是热机械负荷时的机械要求很高。
这类元件的可靠性可用一个特征数来理解，该特征数具有百万分之几(ppm)的单位。亦即确定一百万个元件中有多少个元件出现故障现象。在此期间，对故障率的要求接近于0ppm。
公知的这类元件的缺点是在可靠性方面达不到要求的故障率。典型的弱点是，光电芯片和芯片载体之间的连接损坏太频繁。甚至完全断裂。其原因在于，例如元件在引线固定焊接在印制电路板上时，元件经受温度负荷的作用，这样，所用的材料就可能出现不同的热机械性能。例如在制作元件时，一般都使用热膨胀系数差异大的材料。此外，例如芯片载体和外壳的材料在它们的弹性模数方面也有差异。在热负荷作用下，由于这些材料差异而产生大的机械力，从而可使各种材料成分变形或相互移动或受剪损坏。
这必然导致焊接后的元件故障危险的增加，其原因多为芯片载体和芯片之间的电或机械连接的脱开所致。其中，元件的很小的温升就会导致芯片和芯片载体之间的电接触断开。
发明内容
所以，本发明的目的是提出开头所述类型元件，其提高了可靠性的元件。
这个目的是通过一种光电元件来实现的。该光电元件包括：
-一个光电芯片；
-一个带有一中心区和引线的整体形成的芯片载体，芯片固定在该中心区，而上述引线则从芯片载体的中心区向外延伸；
-其中，芯片连同芯片载体的部分被一本体包封，
-且本体以及引线的纵向中轴线在芯片和芯片载体之间的一个接触平面上的投影分别点对称于芯片的中点的投影。
本发明还涉及该元件的其它优选方案。
本发明基于这样的构思：力求元件形成尽可能对称的形状，以便把温度负荷下产生的力、尤其是作用在光电芯片和芯片载体之间的力减小到最低限度。特别是通过元件的点对称形状来实现的。这里利用了这样的效应：在到物体的作用有热机械力的每一点都呈点对称的物体形状情况下，产生了同一物体的一个镜像对称点，在该镜像对称点上作用一个大小相同的、但方向相反的力。相应地，在该本体内存在一个全部作用力基本上相互补偿的点。这个点就是该本体的点对称点。元件最好布置在这对称点内。上面的分析同样特别适用于包围该元件的本体。
关于芯片载体也进行了类似的考虑，但这里由于轨道状的引线，首先主要注意到芯片载体的引线的纵向中轴线。亦即在芯片载体和周围的外壳之间作用的力主要沿引线的纵向中心轴作用。为此，应当指出，在引线焊接时，例如会出现这种情况：引线经受高温作用，而且高温也被传递到外壳。焊接后，芯片载体的引线比外壳冷却快得多，这主要归因于引线的较好的热导率，也归因于引线到一块印制电路板上的印制导线的热接触。所以产生温差，该温差导致引线和周围本体之间产生剪应力，这个剪应力可通过一个沿相应引线的纵向中轴线作用的力来表示。亦即根据本发明，也必须注意除了外壳以外，芯片载体的引线的纵向中轴线也须具有必要的对称性，才能达到力的补偿。
本发明提出了一种含有一个光电芯片的光电元件。此外，所用的芯片载体具有一个中央区，该芯片固定在这个中央区。该芯片载体还具有若干引线，它们从芯片载体的中央区向外延伸。光电芯片和芯片载体的一部分被一本体包封。芯片的布置、该本体的造型和芯片载体的造型是这样选择的，使该本体以及引线的纵向中轴线在该芯片和载体之间的一个接触平面上的投影分别大致点对称于芯片的中点的投影。
在这种情况下，引线优选从芯片载体基本上在一个平面内向外延伸。
芯片和芯片载体之间的接触面例如可由芯片安装到芯片载体上的安装平面给定。
应当指出，为简化起见，本文中的“点对称于中点”一词是“点对称于中点的投影”一词的同义词。
通过元件的对称形状可实现产生的热机械力的相互补偿，并由此减少元件发生故障的危险。
在该元件的一个实施例中，该本体用一种可透过辐射的材料制成，其优点是，芯片内产生的光可直接通过该本体输出。
在该元件的另一个结构型式中，该本体包括一个外壳，而该外壳则设置有一个凹坑。在该凹坑中设置一层可透过辐射的覆层。芯片埋入该覆层中。该覆层在该投影面上的投影最好大致点对称于芯片的中点。
元件的这个实施例具有这样的优点，可透过辐射的材料只用于需要使用的部位即芯片的周围。该本体的其余部分可作为外壳，该外壳无须可透过辐射，所以有许多合适的材料，这些材料例如在重量、机械强度、加工性能、热膨胀等方面可以选择。
在该本体由两种不同的材料组成的情况下，最好该外壳和覆层都分别做成基本上点对称于中点。芯片布置在该覆层和外壳的对称点内是特别有利的。这样就可在外壳内的覆层热致变形的情况下明显减少芯片的机械负荷，因为由于覆层的变形作用到芯片上的力因覆层的点对称或因覆层的投影在接触平面上的点对称而在很大程度上被补偿。
在用两种成分组成本体的形状时，在覆层和外壳之间在凹坑底部产生一个接触面。这个接触面可能相当大，即芯片载体的表面的大部分与覆层接触，视元件种类而定。在这种情况中，凹坑底部未被芯片载体覆盖的地方，在覆层和外壳之间都产生接触面。
在使用所谓“重叠注塑”技术的另一个实施例中，芯片载体大部分完全埋入外壳中，且覆层和凹坑底部之间的接触几乎在该凹坑底部的全部面积上形成。
在两种情况中，如果覆层和凹坑底部之间的接触面的投影在接触平面上又是基本上点对称于芯片的中点时，则是有利的。这样可使凹坑底部和覆层之间作用的剪力尽量相互补偿。
在元件的另一实施例中，芯片载体是这样设计的，即不只是引线的纵向中轴线而是整个芯片载体都设计成使其在平面上的投影基本上点对称于芯片的中点。
这个实施例的优点是，可获得作用力的更好的补偿。
在元件的又一种结构型式中，设置了与芯片载体隔离的其他引线，这些引线用来从芯片载体的对应侧连接芯片。这些引线最好也这样设计，使其纵向中轴线还有引线本身在接触平面上的投影看起来基本上点对称于芯片的中点。
在元件的另一种结构型式中，设置有在该本体内芯片载体的锚固件。这些锚固件例如可以是由芯片载体构成的倒钩、在芯片载体内构成的孔，或者也可以是例如在芯片载体内构成的深压花。这些孔和倒钩可保证芯片载体与该本体的良好渗透，例如在芯片载体与该本体模塑时就可产生这种渗透。芯片载体的锚固件按上面分析的意义上讲是可以不对称布置的，亦即芯片载体的这些锚固件在其相对位置上不必点对称于该芯片的中点。
但根据另一种结构型式、芯片载体的锚固件按上面分析的意义上讲最好点对称于芯片的中点。
根据元件的又一种结构型式，芯片载体锚固件虽然不是对称地、但均匀地分布在芯片载体上，以避免芯片载体的一半良好锚定在该本体内，而其另一半例如芯片载体的对应一半则在本体内光滑延伸。这势必在该本体和芯片载体之间增加产生不对称剪力的危险。
在元件的另一种结构型式中，每根引线在该本体的背面都有一个焊接面。其优点是，该元件可借助表面安装法安装到一块印制电路板上。另一个优点是，可很好地利用芯片载体的对称性，因为在安装全部引线时，芯片载体同时进行足够加热，在这种情况下，正好可实现作用的机械力的最佳补偿。
此外，还提出了一种具有所述元件的装置，它的芯片载体的焊接面与一块印制电路板的导电面焊接。
附图说明
下面结合一些实施例及其附图来详细说明本发明：
图1表示本发明元件一个实施例的示意横断面；
图2表示该元件一个实施例的一个外壳、一个芯片和一层覆层的平面投影示意图；
图3表示在该元件实施例时在该平面上的该芯片载体的投影示意图；
图4表示在另一个实施例时在该平面上的一个芯片载体的投影示意图；
图5表示在该平面上的一个示范性芯片载体的投影的另一示意图。
具体实施方式
注意：在所有附图中，凡是相同的、或至少满足相同或相似功能的部分都用相同的附图标记。
图1表示带有一个光电芯片1的元件，该光电芯片固定在一个芯片载体2上。光电芯片1例如可能是一个发光二极管，但也可以是一个激光二极管。光电芯片1可垂直地或水平地反射。在第二种情况中，外壳11是这样构成的，凹坑12的内侧构成一个从芯片1反射的光线的反射器。
芯片载体2例如可用一个引线架制成，其优点是，可简便而经济地制造大批量的元件。在这种情况中，芯片载体2用一块很薄的导电钢板制成，即用该钢板冲压成一定的形状。例如可用铁镍合金作芯片载体2的材料。
芯片1和芯片载体2的中部由一个本体5包封，该本体由一个外壳11和一个可透过辐射的覆层13组成。可透过辐射的覆层13由一种可透射芯片1发射的辐射的材料制成。覆层13例如可考虑用一种树脂。
外壳11最好对元件起机械的稳定作用，例如可用热塑性塑料制成。
关于图1所示元件的制造，最好用所谓的“预模塑”技术在第一步骤内模塑成型带外壳11的芯片载体2；第二步将芯片1和一根导线安装到外壳11的一个孔(空腔)中；然后第三步将覆层13注入外壳的一个凹槽12中。
图1示出的元件的具体结构型式不用所谓的“重叠注塑”技术制造。这就是说，芯片载体2的顶面在凹坑12的区域内没有被外壳11的材料覆盖。这样就只有在露出芯片载体2的外壳底部才在覆层13和外壳11的底部之间产生直接的接触。而在采用“重叠注塑”技术的另一种可能的结构型式中，芯片载体2的顶面的大部分面积被外壳11的材料覆盖。在这种情况下，在覆层13和凹坑12的底部之间产生较大的接触面(参见图3、4和5中的附图标记14)。
在这里所述的例子中示出的元件全部作为不用“重叠注塑”技术制成的元件。
在外壳11的背面，芯片载体2的引线41、42构成与一块印制电路板17的导电面18焊接的焊接面16。
还要指出一点：位于芯片1和芯片载体2之间的接触面或安装面以及位于本体5内的引线41、42的部分基本上位于一个唯一的平面9内。但这不是绝对必要的，确切地说，中间区(参见图3、4、5中的标记3)相对于在本体5内延伸的引线41、42的区段可提高或降低。无论如何要满足点对称准则的有关参考平面应是芯片1和芯片载体2之间的接触平面。
引线42、41在印制电路板17的导电面18上的固定借助焊料20来实现。
图2表示本体5在芯片1和芯片载体2之间的接触平面上的投影。从图可以看出，外壳11和可透过辐射的覆层13在其俯视图的外轮廓方面都是点对称于芯片1的中点8。同样适用于本体5和覆层13在芯片1和芯片载体2之间的接触平面上的投影。此外，外壳11和覆层13-尤指其在芯片1和芯片载体2之间的接触平面上的投影-还满足超出的对称条件，亦即它们对称于相互垂直的两个轴线101、102。这样就进一步提高于外壳11和覆层13的对称性，从而可进一步减少元件发生故障的危险。
图3表示芯片载体2在芯片1和芯片载体2之间的接触平面上的投影。这里应当指出，引线41、42尚未在外壳11的边缘向下并在外壳11的底面向内弯曲，象图1所示那样。确切地说，引线41、42呈直线从外壳11引出。从图3可知，引线41、42的纵向中轴线61、62点对称于芯片1的中点8。此外，整个芯片载体2设计成点对称于中心点8。从图3还可看出，芯片载体4有一个中心区3，芯片1固定在该中心区。此外，芯片载体2具有引线41、42，它们用于芯片1的电连接并从中心区3向外大致在一个平面内延伸。
此外，从图3还可得知，芯片载体2还具有其它的对称性，特别是它还对称于两根相互垂直的轴线101、102，其中轴线101、102即外壳11和覆层13相对于它们对称的同一轴线101、102。
在图3中还用两个粗的黑箭头来表示沿引线41、42作用的力，这些力例如是引线41、42焊接产生的热引起的。可以看出，这些力是方向相反和大小相同的。所以这些力至少在对称点8相互补偿。
从图3还可看出在覆层13和凹坑12的底部之间的接触面14的形状。由于覆层13和外壳11以及芯片载体2的对称形状以及由于在这个实施例中没有用“重叠注塑”技术这一事实，接触面14的对称性是自动产生的，因为该接触面是与芯片载体2的面积互补的，其中芯片载体2的面积和接触面14的面积共同形成凹坑12底部的面积，这个面积本身又具有要求的对称性。
在“重叠注塑”技术的情况中，由于芯片载体2部分地被外壳11的材料覆盖而不再形成接触面14的自动对称性，对此必须采取适当的措施。
图4表示芯片载体2形状的另一实施例。芯片载体2状如一个斜十字。这里也满足了图3的全部对称条件。芯片载体2既点对称于中点8又轴对称于轴线101、102，与图3的区别在于，这里的芯片载体2有4根引线41、42、43、44而不是两根引线41、42。此外，还示出了纵向中轴线61、62、63、64的走向。
此外，图4还示出了锚固件15的位置，这些锚固件用来把芯片载体2锚定在本体5中。从图4可知，虽然这些锚固件15相当均匀地分布在芯片载体2上，但须特别注意由两个相互垂直的对称轴线101、102构成的象限中，没有一个象限不含有一个锚固件15。从图4还可看出，锚固件15的位置不具有这里示出的其他元件的对称性。这也是实现本发明的目的不需要的，所以锚固元件15只按可能存在的其他需要取向布置即可，而无须考虑一定的对称性。
从图4还可看出其它的引线48、49，它们构成到芯片载体2所需的相反极，以便连接芯片1。引线48、49又是既点对称于中点8，又轴对称于轴线101、102。引线41、42、43、44、48、49的布置，除了点对称外，还具有双重的轴对称，这种布置具有这样的效应：图4中又是以粗黑箭头表示的、在芯片载体2和本体5之间或在引线48、49和本体5之间作用的拉力在平动和转矩方面都是相互补偿的。这就是说，芯片1的部位在载荷情况内基本上既无平动力又无转矩。
还要说明一点：引线41、42、43、44从芯片载体也可这样向外延伸，即它们接近平行于对称轴线101离开该本体。引线41、42、43、44然后在没有引线48、49的本体5的一侧向外延伸。
图5表示芯片载体2的结构的另一个例子，与上例比较，这里不存在芯片载体2的双重的轴对称。确切地说，芯片载体2即中心区3按图5与引线41、42一起只点对称于中点8。相应地，虽然这里也能补偿沿纵向中心轴线61、62作用的力，但例如在本体5热致变软时可能在芯片1上作用转矩。但这种转矩在一定程度以下是无害的，所以在本发明范围内，芯片载体也容许象图3和4那样不具有双重的轴对称。
此外，从图5还可看到另一根用来连接芯片1顶面的引线48，该引线不满足上述的对称条件。这也是实现本发明目的不必要的，所以图5涉及本发明的一个很有价值的实施例。
还要对键合线19说明一点，它是用来连接引线48和对应于芯片载体2的芯片1的一侧。
本发明的保护范围不限于结合实施例进行的本发明描述。确切地说，本发明包括每一个新的特征以及这些特征的每一种组合，尤指权利要求中含有的特征的每一种组合，即使这种组合没有在权利要求中明显提出。
本专利申请要求2002年11月29日提交的德国专利申请DE 10255 932.5的优选权，该专利申请的整个公开内容通过引用并入本说明书中。

Claims (13)

1.光电元件，包括：
-一个光电芯片(1)；
-一个带有一中心区(3)和引线(41、42、43、44)的整体形成的芯片载体(2)，芯片(1)固定在该中心区，而上述引线则从芯片载体(2)的中心区(3)向外延伸；
-其中，芯片(1)连同芯片载体(2)的部分被一本体(5)包封，
-且本体(5)以及引线(41、42、43、44、48、49)的纵向中轴线(61、62、63、64)在芯片(1)和芯片载体(2)之间的一个接触平面上的投影分别点对称于芯片(1)的中点(8)的投影。
2.按权利要求1所述的元件，其中
上述引线从该芯片载体在一个平面内向外延伸。
3.按权利要求1或2所述的元件，其中
在该芯片和芯片载体之间的这个接触平面由芯片安装到芯片载体上的安装平面给定。
4.按权利要求1或2所述的元件，其中
本体(5)用一种可透过辐射的材料制成。
5.按权利要求1或2所述的元件，其中
-本体(5)包括一个外壳(11)，该外壳具有一个凹坑(12)，
-在凹坑(12)中，设置一层可透过辐射的覆层(13)，芯片(1)埋在该覆层中，
-该覆层在芯片(1)和芯片载体(2)之间的接触平面上的投影对于芯片(1)的中点(8)是点对称的。
6.按权利要求5所述的元件，其中
该覆层和凹坑(12)底部之间的接触面(14)在芯片(1)和芯片载体(2)之间的接触平面上的投影对于芯片(1)的中点(8)是点对称的。
7.按权利要求1或2所述的元件，其中
芯片载体(2)在芯片(1)和芯片载体(2)之间的接触平面上的投影对于芯片(1)的中点(8)是点对称的。
8.按权利要求1或2所述的元件，其中
设置有其它的与芯片载体(2)隔离的引线(48、49)，这些引线在芯片(1)和芯片载体(2)之间的接触平面上的投影对于芯片(1)的中点(8)是点对称的。
9.按权利要求1或2所述的元件，其中
在本体(5)内，设置有芯片载体(2)的锚固件(15)，这些锚固件是不对称布置的。
10.按权利要求9所述的元件，其中
本体(5)内的芯片载体(2)的锚固件(15)均匀分布在芯片载体(2)上。
11.按权利要求1或2所述的元件，其中
在本体(5)内，设置有芯片载体(2)的锚固件(15)，这些锚固件在芯片(1)和芯片载体(2)之间的接触平面上的投影对于芯片(1)的中点(8)是点对称的。
12.按权利要求1或2所述的元件，其中
在本体(5)背面上的每根引线(41、42、43、44、48、49)都有一个焊接面。
13.具有按权利要求1或2所述的元件的装置，其中
芯片载体(2)的焊接面(16)与一块印制电路板(17)的导电面(18)焊接。
CN200380104351.7A 2002-11-29 2003-11-27 光电元件 Expired - Lifetime CN100565943C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10255932.5 2002-11-29
DE10255932A DE10255932A1 (de) 2002-11-29 2002-11-29 Optoelektronisches Bauelement

Publications (2)

Publication Number Publication Date
CN1717813A CN1717813A (zh) 2006-01-04
CN100565943C true CN100565943C (zh) 2009-12-02

Family

ID=32318837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200380104351.7A Expired - Lifetime CN100565943C (zh) 2002-11-29 2003-11-27 光电元件

Country Status (7)

Country Link
US (1) US7271425B2 (zh)
EP (1) EP1565948B1 (zh)
JP (1) JP2006508537A (zh)
CN (1) CN100565943C (zh)
DE (1) DE10255932A1 (zh)
TW (1) TWI244217B (zh)
WO (1) WO2004051757A2 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397067B2 (en) * 2003-12-31 2008-07-08 Intel Corporation Microdisplay packaging system
US9793247B2 (en) 2005-01-10 2017-10-17 Cree, Inc. Solid state lighting component
US7821023B2 (en) 2005-01-10 2010-10-26 Cree, Inc. Solid state lighting component
US9070850B2 (en) 2007-10-31 2015-06-30 Cree, Inc. Light emitting diode package and method for fabricating same
US8669572B2 (en) 2005-06-10 2014-03-11 Cree, Inc. Power lamp package
JP5130680B2 (ja) * 2006-03-02 2013-01-30 日亜化学工業株式会社 半導体装置およびその形成方法
US7675145B2 (en) * 2006-03-28 2010-03-09 Cree Hong Kong Limited Apparatus, system and method for use in mounting electronic elements
US8748915B2 (en) 2006-04-24 2014-06-10 Cree Hong Kong Limited Emitter package with angled or vertical LED
US11210971B2 (en) 2009-07-06 2021-12-28 Cree Huizhou Solid State Lighting Company Limited Light emitting diode display with tilted peak emission pattern
US7635915B2 (en) 2006-04-26 2009-12-22 Cree Hong Kong Limited Apparatus and method for use in mounting electronic elements
US8735920B2 (en) 2006-07-31 2014-05-27 Cree, Inc. Light emitting diode package with optical element
US8367945B2 (en) 2006-08-16 2013-02-05 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
DE102007005630B4 (de) * 2007-02-05 2019-08-08 Infineon Technologies Ag Sensorchip-Modul und Verfahren zur Herstellung eines Sensorchip-Moduls
US9711703B2 (en) 2007-02-12 2017-07-18 Cree Huizhou Opto Limited Apparatus, system and method for use in mounting electronic elements
TWM329244U (en) * 2007-10-01 2008-03-21 Everlight Electronics Co Ltd Light emitting diode device
USD615504S1 (en) 2007-10-31 2010-05-11 Cree, Inc. Emitter package
US8866169B2 (en) 2007-10-31 2014-10-21 Cree, Inc. LED package with increased feature sizes
US10256385B2 (en) 2007-10-31 2019-04-09 Cree, Inc. Light emitting die (LED) packages and related methods
USD633631S1 (en) 2007-12-14 2011-03-01 Cree Hong Kong Limited Light source of light emitting diode
USD634863S1 (en) 2008-01-10 2011-03-22 Cree Hong Kong Limited Light source of light emitting diode
US8049230B2 (en) 2008-05-16 2011-11-01 Cree Huizhou Opto Limited Apparatus and system for miniature surface mount devices
JP5464825B2 (ja) * 2008-07-23 2014-04-09 ローム株式会社 Ｌｅｄモジュール
US20100059783A1 (en) * 2008-09-08 2010-03-11 Harry Chandra Light Emitting Chip Package With Metal Leads For Enhanced Heat Dissipation
US9425172B2 (en) 2008-10-24 2016-08-23 Cree, Inc. Light emitter array
US8791471B2 (en) 2008-11-07 2014-07-29 Cree Hong Kong Limited Multi-chip light emitting diode modules
US8368112B2 (en) 2009-01-14 2013-02-05 Cree Huizhou Opto Limited Aligned multiple emitter package
JP5340763B2 (ja) * 2009-02-25 2013-11-13 ローム株式会社 Ｌｅｄランプ
US8415692B2 (en) 2009-07-06 2013-04-09 Cree, Inc. LED packages with scattering particle regions
US8598809B2 (en) 2009-08-19 2013-12-03 Cree, Inc. White light color changing solid state lighting and methods
US8350370B2 (en) 2010-01-29 2013-01-08 Cree Huizhou Opto Limited Wide angle oval light emitting diode package
US8455882B2 (en) 2010-10-15 2013-06-04 Cree, Inc. High efficiency LEDs
JP2013004905A (ja) * 2011-06-21 2013-01-07 Mitsubishi Chemicals Corp 半導体発光装置用パッケージ及び半導体発光装置
US8823041B2 (en) 2011-10-27 2014-09-02 Seoul Semiconductor Co., Ltd. Light emitting diode package and light emitting module comprising the same
US8692282B2 (en) 2011-10-27 2014-04-08 Seoul Semiconductor Co., Ltd. Light emitting diode package and light emitting module comprising the same
US8564004B2 (en) 2011-11-29 2013-10-22 Cree, Inc. Complex primary optics with intermediate elements
USD735683S1 (en) 2013-05-03 2015-08-04 Cree, Inc. LED package
US9461024B2 (en) 2013-08-01 2016-10-04 Cree, Inc. Light emitter devices and methods for light emitting diode (LED) chips
USD758976S1 (en) 2013-08-08 2016-06-14 Cree, Inc. LED package
DE102013110114A1 (de) 2013-09-13 2015-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
US9601670B2 (en) 2014-07-11 2017-03-21 Cree, Inc. Method to form primary optic with variable shapes and/or geometries without a substrate
US10622522B2 (en) 2014-09-05 2020-04-14 Theodore Lowes LED packages with chips having insulated surfaces
USD790486S1 (en) 2014-09-30 2017-06-27 Cree, Inc. LED package with truncated encapsulant
USD777122S1 (en) 2015-02-27 2017-01-24 Cree, Inc. LED package
USD783547S1 (en) 2015-06-04 2017-04-11 Cree, Inc. LED package
CN106571383B (zh) 2015-10-08 2020-04-28 联华电子股份有限公司 半导体元件及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5516415A (en) 1978-07-21 1980-02-05 Hitachi Ltd Diode
JPS5910288A (ja) * 1982-07-09 1984-01-19 Hitachi Ltd 半導体装置
JP2686568B2 (ja) 1991-04-05 1997-12-08 シャープ株式会社 光学装置
JPH10144965A (ja) 1996-11-11 1998-05-29 Hamamatsu Photonics Kk 光半導体装置及びその製造方法
EP1004145B1 (de) * 1997-07-29 2005-06-01 Osram Opto Semiconductors GmbH Optoelektronisches bauelement
JPH11150295A (ja) 1997-11-17 1999-06-02 Sony Corp 半導体発光素子、半導体発光素子の製造方法および表示装置
JP3784976B2 (ja) * 1998-12-22 2006-06-14 ローム株式会社 半導体装置
JP2000216413A (ja) 1999-01-26 2000-08-04 Apic Yamada Corp Ｂｇａ型透明プラスチック半導体パッケ―ジ
JP2001177151A (ja) * 1999-12-21 2001-06-29 Sharp Corp チップ部品型ｌｅｄ
US6504238B2 (en) * 2000-01-31 2003-01-07 Texas Instruments Incorporated Leadframe with elevated small mount pads
JP2002111067A (ja) * 2000-09-26 2002-04-12 Toshiba Corp Ｌｅｄランプ及びｌｅｄランプ組立体
US20020070387A1 (en) * 2000-12-07 2002-06-13 Bily Wang Focusing cup on a folded frame for surface mount optoelectric semiconductor package
US6541800B2 (en) * 2001-02-22 2003-04-01 Weldon Technologies, Inc. High power LED
US6578998B2 (en) * 2001-03-21 2003-06-17 A L Lightech, Inc. Light source arrangement
JP3973082B2 (ja) * 2002-01-31 2007-09-05 シチズン電子株式会社 両面発光ｌｅｄパッケージ

Also Published As

Publication number Publication date
WO2004051757A2 (de) 2004-06-17
TW200419828A (en) 2004-10-01
US20060049477A1 (en) 2006-03-09
TWI244217B (en) 2005-11-21
DE10255932A1 (de) 2004-06-17
WO2004051757A3 (de) 2004-12-23
US7271425B2 (en) 2007-09-18
JP2006508537A (ja) 2006-03-09
CN1717813A (zh) 2006-01-04
EP1565948B1 (de) 2016-03-16
EP1565948A2 (de) 2005-08-24

Similar Documents

Publication Publication Date Title
CN100565943C (zh) 光电元件
JP6345300B2 (ja) 電力用半導体装置、電力用半導体装置組み込み機器、および電力用半導体装置組み込み機器の製造方法
EP1983580B1 (en) Optical semiconductor device and method for manufacturing the same
CN101326648B (zh) 发光装置及半导体装置与其制造方法
CN100539225C (zh) 辐射元件的外壳、辐射元件及其制造方法
JP3912607B2 (ja) 半導体発光装置の製法
CN100502062C (zh) 具有小型光学元件的高功率发光器封装
US20050151149A1 (en) Light emission device
US8132709B2 (en) Semiconductor device and method for manufacturing same
US20040135156A1 (en) Semiconductor light emitting device and fabrication method thereof
EP1119228A2 (en) Electric connection box
CN101246938A (zh) 用于固态发光器件的基于导线架的包装件以及形成该包装件的方法
CN102007830A (zh) 用于将印刷电路板附着到散热器的热传导装配元件
JP6201626B2 (ja) 電子部品及び電子部品の製造方法
US20090184330A1 (en) Light-emitting module including substrate with space formed around rim
US20080191327A1 (en) Light emitting device
JP2000101147A (ja) 半導体装置及びその製造方法
EP1709692A1 (en) Light emitting diode with integral heat dissipation means
US8237065B2 (en) Twin-chip-mounting type diode
JP2007150040A (ja) 半導体装置
JP6627227B2 (ja) 発光装置及び発光装置の製造方法
CN103119737B (zh) 电子器件
US9488356B2 (en) Illuminating device and manufacturing method thereof
CN100454588C (zh) 光学器件外壳结构
CN111541144A (zh) 半导体激光光源装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20091202