CN100573720C - 快闪存储器装置的编程方法 - Google Patents

快闪存储器装置的编程方法 Download PDF

Info

Publication number
CN100573720C
CN100573720C CNB2006100718262A CN200610071826A CN100573720C CN 100573720 C CN100573720 C CN 100573720C CN B2006100718262 A CNB2006100718262 A CN B2006100718262A CN 200610071826 A CN200610071826 A CN 200610071826A CN 100573720 C CN100573720 C CN 100573720C
Authority
CN
China
Prior art keywords
voltage
threshold voltage
memory cell
flash memory
comparative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100718262A
Other languages
English (en)
Other versions
CN1870177A (zh
Inventor
朴成济
张丞镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1870177A publication Critical patent/CN1870177A/zh
Application granted granted Critical
Publication of CN100573720C publication Critical patent/CN100573720C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Abstract

本发明涉及一种对快闪存储器装置编程的方法。根据本发明，在完成编程操作之后，重复执行编程验证操作，其中也检测经编程的存储器单元的阈值电压。如果存在存储器单元，其阈值电压作为该检测的结果而变低，则在相应存储器单元上再次执行该编程操作。因此，可能获得阈值电压的均匀分布特性。此外，编程验证操作利用经初始设定得高于目标电压的比较电压执行，使得存储器单元的阈值电压充分高于该目标电压。在根据重复数目降低该比较电压的同时，再次执行该编程验证操作。因此，可能防止正常编程的单元再次被过度编程。

Description

快闪存储器装置的编程方法
技术领域
本发明涉及一种对快闪存储器装置编程的方法，尤其涉及这样一种对快闪存储器装置编程的方法：其中可获得编程操作的可靠性及该编程操作之后的均匀阈值电压特性。
背景技术
快闪存储器装置为用于存储数据的存储装置，且具有即使停止电源供应也保持数据未受到擦除的特性。由于此原因，所以快闪存储器装置已被用作诸如移动电话、PDA及MP3播放器之类的电子产品的数据存储装置。存在对于快闪存储器装置的需求快速增加的趋势。
一般来说，将快闪存储器装置主要分类成NOR类型的快闪存储器装置及NAND类型的快闪存储器装置。它们的共同之处在于：数据通过编程操作存储，且通过擦除操作擦除。此时，如果执行编程操作，则快闪存储器单元的阈值电压升高。相反，如果进行擦除操作，则该快闪存储器单元的阈值电压降低。例如，在NAND类型的快闪存储器装置中，如果执行编程操作，则快闪存储器单元的阈值电压增加至高于0V。如果执行擦除操作，则阈值电压降低至低于0V。
同时，可通过读取操作确认存储于存储器单元中的数据。
这样，NOR类型的快闪存储器装置及NAND类型的快闪存储器装置具有相同的基本操作。虽然它们具有相同的操作，但施加至快闪存储器单元的操作电压具有不同电平。在下文中，为便于说明，将详细描述其中编程操作在NAND类型的快闪存储器装置中被执行的情形。
图1为说明相关技术中实施对快闪存储器装置编程的方法的步骤的流程图。
参照图1，相关技术中对快闪存储器装置编程的方法包括：数据输入步骤(S110)、编程操作步骤(S120)、编程验证步骤(S130)、编程操作再执行步骤(S140)及编程验证再执行步骤(S150)。将在下文中详细描述这些步骤。
在数据输入步骤(S110)中，将要存储于存储器单元中的数据输入至存储器装置。更具体地讲，数据被存储于包括在快闪存储器装置的页缓冲器中的锁存部件中。页缓冲器为包括在NAND类型的快闪存储器装置中的元件，且在本领域已公知。将省略关于页缓冲器的结构及操作的详细描述。
在编程操作步骤(S120)中，将存储于页缓冲器中的数据存储于存储器单元中。此时，在NAND类型的快闪存储器装置的情形中，基于页来执行编程操作，且经编程的存储器单元的阈值电压高于0V。同样，如何基于页来执行编程操作在本领域中已公知。将省略其详细描述。同时，在存储于存储器单元中的数据被全部擦除的情况下执行编程操作。普遍情况为通常在编程操作之前执行擦除操作。
在编程验证步骤(S130)中，验证数据是否通过编程操作正常存储于存储器单元中。此时，该验证操作比较经编程的存储器单元的阈值电压与比较电压(例如，1V)。如果经编程的存储器单元的阈值电压高于该比较电压，则确定已成功执行编程操作。
相反，如果经编程的存储器单元的阈值电压低于该比较电压，则确定未成功执行编程操作。如果整个存储器单元的编程操作正常执行(或已成功)，则编程操作结束。
在编程操作再执行步骤(S140)中，在其上未正常执行(或未成功执行)编程操作的存储器单元上再次执行编程操作。
在编程验证再执行步骤(S150)中，验证数据是否已正常存储于其上再次执行编程操作的存储器单元中。
如果已正常执行整个存储器单元的编程操作，则完成编程操作。如果未正常执行整个存储器单元的编程操作，则重复执行编程操作再执行步骤(S140)及编程验证再执行步骤(S150)直至整个存储器单元的编程操作正常完成为止。
前述编程操作不再在其上正常执行所述操作的存储器单元上执行。因此，存在具有高于目标电压的阈值电压的存储器单元，但该阈值电压对于经正常编程的存储器单元而言可能并非足够高。在此情形中，如果阈值电压随时间前进而变化或归因于周边存储器单元的操作的影响而变化，则阈值电压可变得低于该目标电压，且存储于存储器单元中的数据可被改变。此外，其上执行若干编程操作的存储器单元的阈值电压变得充分地高于目标电压。因此，存在的缺点在于：总阈值电压的电平变得不规则。由于这一点，存在编程操作的可靠性降低的问题。
发明内容
本发明的优点在于一种对快闪存储器装置编程的方法，其中在完成编程操作之后，重复执行编程验证操作，其中也检测经编程的存储器单元的阈值电压，且如果作为该检测的结果，存在其阈值电压变低的存储器单元，则在相应存储器单元上再次执行该编程操作，由此获得阈值电压的均匀分配特性。
此外，以经初始设定高于目标电压的比较电压执行编程验证操作，使得存储器单元的阈值电压充分高于该目标电压。在根据重复数目降低该比较电压的同时，再次执行该编程验证操作。因此，可能防止正常编程的单元再次受到过度编程。
在根据本发明的实施例的对快闪存储器装置编程的方法中，通过重复执行编程操作及编程验证操作将存储器单元编程。在此情形中，在包括其上在编程验证操作中已正常执行编程操作的存储器单元的整个存储器单元上执行该编程验证操作。
在上文中，当升高施加至存储器单元的编程电压的同时，可重复执行编程操作。此时，编程电压可自16.5V升高至19.5V。此外，根据编程操作数目，可将编程电压增加0.2V至0.5V。
在编程验证操作中，可将用于判定存储器单元的阈值电压电平的比较电压设定为高于目标阈值电压，且当将该比较电压降低至该目标阈值电压的同时，可重复执行编程验证操作。此时，该比较电压可自1.15V至1.25V下降至1.05V至0.95V。此外，当无论何时进行该编程验证操作两次至六次时，可施加该比较电压，同时该比较电压降低0.02V至0.03V。
此外，可将编程验证操作的整个重复数目划分成n数目的周期，其中当比较电压降低的同时，将该比较电压施加至各个周期，使得在第一周期中施加目标阈值电压+V1作为比较电压，在第二周期中施加低于V1的目标阈值电压+V2作为比较电压，且在最后第n个周期中施加目标阈值电压作为比较电压。此时，该目标阈值电压可为0.8V至1.2V。
根据本发明的另一实施例的对快闪存储器装置编程的方法包括：将存储器单元编程的编程步骤、验证存储器单元的编程状态的验证步骤、根据验证结果将编程失败的存储器单元再次编程的编程再执行步骤以及再验证包括其上已正常执行编程操作的存储器单元的整个存储器单元的编程状态的再验证步骤。在此情形中，重复执行该编程再执行步骤及该再验证步骤。
在上文中，可重复执行该编程再执行步骤及该再验证步骤直至不存在编程失败的存储器单元为止。
在该验证步骤中，可比较存储器单元的阈值电压与比较电压以验证存储器单元的编程状态，其中可将该比较电压设定为高于目标阈值电压。
该方法可进一步包括：比较电压设定步骤，用于重新设定在该再验证步骤中使用的比较电压，以根据再验证的执行数目判定编程失败的存储器单元的阈值电压的电平。
可将再验证步骤的整个重复数目划分成n数目的周期，其中当比较电压降低的同时，将该比较电压施加至各个周期，使得在第一周期中施加目标阈值电压+V1作为比较电压，在第二周期中施加低于V1的目标阈值电压+V2作为比较电压，且在最后第n个周期中施加目标阈值电压作为比较电压。
此外，当无论何时进行再验证操作两次至六次时，可施加该比较电压，同时该比较电压降低0.02V至0.03V。
该编程再执行步骤可包括：当根据编程执行数目增加施加至存储器单元的编程电压的电平的同时，再执行该编程。此时，编程电压可自16.5V升高至19.5V且可根据编程再执行数目增加0.2V至0.5V。
根据本发明的一个方面，提供一种对快闪存储器装置编程的方法，其包含以下步骤：(a)执行编程操作，使得每个快闪存储器单元的阈值电压变得高于目标阈值电压；(b)设立高于该目标阈值电压的比较电压；及(c)执行编程验证操作用于确定每个快闪存储器单元的阈值电压是否高于该比较电压以便确定在每个快闪存储器单元上的编程操作是否失败。
根据本发明的另一方面，提供一种对快闪存储器装置编程的方法，其包含以下步骤：(a)执行第一编程操作，使得每个快闪存储器单元的阈值电压变得高于目标阈值电压；(b)设立高于该目标阈值电压的比较电压；(c)执行第一编程验证操作，用于通过比较该比较电压与每个存储器单元的阈值电压来确定每个存储器单元的阈值电压是否高于该比较电压；(d)如果快闪存储器单元具有低于该比较电压的阈值电压，则执行第二编程操作，使得经检测的快闪存储器单元具有高于该比较电压的阈值电压；(e)执行第二编程验证操作，用于通过比较该比较电压与所述存储器单元的阈值电压来确定所述存储器单元的阈值电压是否高于该比较电压；以及(f)重复步骤(d)及(e)，使得所有快闪存储器单元具有高于该比较电压的阈值电压。
根据本发明的另一方面，提供一种对快闪存储器装置编程的方法，其包含以下步骤：(a)执行第一编程操作，使得每个快闪存储器单元的阈值电压变得高于目标阈值电压；(b)设立高于该目标阈值电压的比较电压；(c)执行第一编程验证操作，用于通过比较该比较电压与每个存储器单元的阈值电压来确定每个存储器单元的阈值电压是否高于该比较电压；(d)将施加至该快闪存储器单元的编程电压升高至第一电压；(e)如果快闪存储器单元具有低于该比较电压的阈值电压，则使用该第一电压执行第二编程操作，使得经检测的快闪存储器单元具有高于该比较电压的阈值电压；(f)将该比较电压降低至第二电压；(g)执行第二编程验证操作，用于通过比较该第二电压与所述存储器单元的阈值电压来确定所述存储器单元的阈值电压是否高于该第二电压；及(h)重复步骤(d)至(g)直至未检测到具有低于该第二电压的阈值电压的任何快闪存储器单元为止。
附图说明
图1为说明相关技术中实现对快闪存储器装置编程的方法的步骤的流程图；
图2为包括于NAND类型的快闪存储器装置中的页缓冲器的电路图；及
图3为说明根据本发明的实施例实现对快闪存储器装置编程的方法的步骤的流程图。
具体实施方式
将参照附图描述根据本发明的实施例。
图2为包括于NAND类型的快闪存储器装置中的页缓冲器的电路图。图3为说明根据本发明的实施例实现对快闪存储器装置编程的方法的步骤的流程图。
参照图2，页缓冲器210连接至具有多个存储器单元的存储器单元阵列220的位线BLe及BLo。根据依赖于列地址信息产生的信号(YA及YB)电连接页缓冲器210与数据线230的晶体管T220及T221连接于页缓冲器210与数据线230之间。
将在下文中详细描述页缓冲器210的组成元件。
偏压电路连接于偶位线BLe与奇位线BLo之间。该偏压电路包括第一晶体管T201及第二晶体管T202。分别根据第一信号(DISCHe)及第二信号(DISCHo)驱动第一晶体管T201及第二晶体管T202，且所述各晶体管将电压(VIRPW)传递至偶位线BLe或奇位线BLo。
根据偶位线选择信号(BLSe)驱动的第三晶体管T203连接于偶位线BLe与读出节点(sensing node)SO之间。偶位线BLe根据第三晶体管T203的操作而电连接至读出节点SO。
根据奇位线选择信号(BLSo)驱动的第四晶体管T204连接于奇位线BLo与读出节点SO之间。奇位线BLo根据第四晶体管T204的操作而电连接至读出节点SO。
根据预充电信号(PRECHb)驱动的第五晶体管T205连接于电源电压端子与读出节点SO之间。在存储器单元操作(例如，读取操作)之前，第五晶体管T205将读出节点SO预充电。
根据编程操作信号(PGM)驱动的第六晶体管T206及根据输出控制信号(PBDO)驱动的第七晶体管T207连接于I/O节点IO(数据输入至该节点或自该节点输出数据)与读出节点SO之间。在此情形中，编程操作信号(PGM)导通第六晶体管T206，使得当编程操作时，存储于对应于主寄存器的第一锁存器LAT1中的数据被传递至通过读出节点SO选择的位线。输出控制信号(PBDO)导通第七晶体管T207，使得当读取操作(或验证操作)时输出自存储器单元读取且接着存储于第一锁存器LAT1中的数据。
第一锁存器LAT1的第一端，即主寄存器连接至在第六晶体管T206与第七晶体管T207之间的连接节点N01。
根据读出节点SO的电压电平驱动的第八晶体管T208及根据读取控制信号(MLCH)驱动的第九晶体管T209连接于第一锁存器LAT1的第二端与接地端之间。当存储于第二锁存器LAT2(即，辅助寄存器或存储器单元)中的数据存储于第一锁存器LAT1中时，读取控制信号(MLCH)导通第九晶体管T209。
同时，第十晶体管T210连接于连接节点N01与接地端之间。其根据复位信号(RESET)复位第一锁存器LAT1。
根据第十信号(nDI)驱动的第十一晶体管T211连接于I/O节点IO与对应于辅助寄存器的第二锁存器LAT2的第一端之间。根据第十一信号(DI)驱动的第十二晶体管T212连接于I/O节点IO与第二锁存器LAT2的第二端之间。在编程操作中，根据第十及第十一信号(nDI、DI)自I/O节点IO，通过第十一晶体管T211及第十二晶体管T212将要存储于存储器单元中的数据，首先存储于第二锁存器LAT2中。因此，第十及第十一信号(nDI、DI)变为输入控制信号。
根据传递控制信号(TRAN)驱动的第十三晶体管T213连接于第二锁存器LAT2的第二端与读出节点SO之间。存储于第二锁存器LAT2中的数据根据传递控制信号(TRAN)通过第十三晶体管T213被传递至读出节点SO。
在下文中，将参照图2的电路图及图3的流程图详细描述根据本发明的实施例的对快闪存储器装置编程的方法。
参照图2及图3，根据本发明的实施例的编程方法包括：数据输入步骤(S310)、编程操作步骤(S320)、初始比较电压设定步骤(S330)、编程验证步骤(S340)、编程操作再执行步骤(S350)、编程验证再执行步骤(S360)及比较电压设定步骤(S370)。将在下文中详细描述这些步骤。
在数据输入步骤(S310)中，将要存储于存储器单元中的数据输入至页缓冲器。更具体地讲，在由复位信号(RESET)复位第一锁存器LAT1之后，根据输入控制信号(nDI、DI)，将要存储于存储器单元中的数据存储于第二锁存器LAT2中。其后，如果根据传递控制信号(TRAN)，将存储于第二锁存器LAT2中的数据传递至读出节点SO，则根据读取控制信号(MLCH)将存储于第二锁存器LAT2中的数据存储于第一锁存器LAT1中。
在编程操作步骤(S320)中，将存储于页缓冲器中的数据存储于存储器单元中。更具体地讲，根据编程操作信号(PGM)及偶位线选择信号(BLSe)，将存储于第一锁存器LAT1中的数据传递至偶位线BLe。其后，如果将编程电压施加至存储器单元阵列的所选择的字线(未图示)，则将存储于第一锁存器LAT1中的数据编程入存储器单元中。
同时，应在擦除存储于存储器单元中的所有数据的状态中进行该编程操作。这样，可在编程操作之前执行该擦除操作。
在编程操作之后，验证数据是否已正常存储于存储器单元中。这通过测量存储器单元的阈值电压验证。此时，使用比较电压以测量该阈值电压。该比较电压的电平必须被设定。
在初始比较电压设定步骤(S330)中，设定用于指定经编程的存储器单元的阈值电压的比较电压。更具体地讲，可将该比较电压设定成目标阈值电压(例如，0.8V至1.2V)，但将其设定为高于该目标阈值电压(例如，1.15V至1.25V)。将如下描述此原因。
在经编程的存储器单元的阈值电压稍微高于目标电压(例如，在0.04V内)的情形中，由于由随后的操作或周边存储器单元的操作引起的干扰，存储器单元的阈值电压可漂移，且可相应地降低该目标阈值电压。在此情形中，由于存储于存储器单元中的数据被改变，因此存储器变得不稳定。因此，由于此存储器单元为不稳定的存储器单元，因此将比较电压设定成高于该目标阈值电压以将此存储器单元看作为编程失败的存储器单元。
在编程验证步骤(S340)中，验证数据是否已通过编程操作正常存储于存储器单元中。此时，在验证操作中，比较经编程的存储器单元的阈值电压与比较电压。如果经编程的存储器单元的阈值电压高于该比较电压，则判定已正常执行编程操作。相反，如果经编程的存储器单元的阈值电压低于该比较电压，则判定编程操作已失败。如果已正常完成整个存储器单元的编程操作，则结束编程操作。
更具体地讲，如果根据预充电信号(PRECHb)将读出节点SO预充电且根据偶位线选择信号(BLSe)选择偶位线BLe，则将预定电压施加至偶位线BLe上。其后，如果将比较电压施加至存储器单元阵列的所选择的字线(未图示)，则正常执行编程操作。如果存储器单元的阈值电压高于比较电压，则不导通该存储器单元且施加至偶位线BLe的预定电压(即，读出节点SO的电压)保持原样。其后，根据读取控制信号(MLCH)及读出节点SO的电压，依据存储器单元的编程状态而将数据存储于第一锁存器LAT1中。根据输出控制信号(PBDO)输出存储于第一锁存器LAT1中的数据。判定是否已基于输出数据将存储器单元正常编程。
在编程操作再执行步骤(S350)中，在其上未正常执行编程操作的编程失败的存储器单元上再次执行编程操作。可以用与在编程操作步骤(S320)中执行的方式相同的方式执行编程再执行操作。
同时，可根据编程再执行数目控制施加至存储器单元阵列的字线的编程电压。例如，可将编程电压初始设定为16.5V，且可接着将其设定以使得最终施加19.5V的编程电压。此时，根据编程操作再执行数目，编程电压可增加0.2V至0.5V。其原因在于，由于虽然再次执行编程操作但仍未编程的存储器单元为具有差编程特性的存储器单元，因此可通过施加较高的编程电压将其编程。
在编程验证再执行步骤(S360)中，其上已正常执行编程操作的存储器单元的编程状态(数据存储状态)以及其上已再次执行编程操作的编程失败的存储器单元全部被再次验证。此时，再次验证其上已正常执行编程操作的存储器单元的原因在于：由于来自周边存储器单元的操作的干扰，可能存储器单元的阈值电压已漂移得更低。
可以用与在验证步骤(S340)中执行的方式相同的方式进行再验证操作。
如果正常完成整个存储器单元的编程操作，则结束编程操作。如果未正常完成整个存储器单元的编程操作，则重复执行编程操作再执行步骤(S350)及编程验证再执行步骤(S360)直至整个存储器单元的编程操作正常完成为止。此时，在其中再次执行编程验证操作的情形中，可控制比较电压。可如下描述该原因。
在比较电压设定步骤(S370)中，如果即使在再次执行编程验证操作之后仍存在编程失败的存储器单元，则在再次执行失败的存储器单元的编程操作之前再次设定经设定高于目标阈值电压的比较电压。这将如下详细描述。
例如，其上已在第一编程操作中正常执行编程的存储器单元，不仅是具有良好编程特性的存储器单元，而且是具有充分高的阈值电压的存储器单元，因为其使用经设定高于目标阈值电压的比较电压已正常经历甚至验证步骤。因此，如果再次将这些存储器单元编程，则存储器单元的阈值电压变得比其它存储器单元的阈值电压高很多，因此被过度编程。在此情形中，在随后的擦除操作中不可执行正常擦除操作，或阈值电压分布可变得不规则。
然而，由于由随后的操作或周边存储器单元的操作引起的干扰，将在第一编程操作中正常编程的存储器单元的阈值电压也可漂移或降低少许。在此情形中，如果阈值电压高于目标阈值电压但稍微低于比较电压，则再次执行编程操作。因此，存储器单元的阈值电压可快速升高，且相应地，存储器单元可被过度编程。
因此，具有良好编程特性的存储器单元可被施加缓慢降低的比较电压，使得在随后的编程再验证步骤中不会将其当作编程失败的存储器单元。
例如，编程再验证步骤的整个重复数目(S371)可划分成n数目的周期。在此情形中，当比较电压降低时可将其施加至各个周期，使得可在第一周期中施加目标阈值电压V1作为比较电压，可在第二周期中施加目标阈值电压V2(低于V1)作为比较电压，且可在最后第n个周期中施加目标阈值电压作为比较电压(S372、S373)。
作为另一实例，最初可施加1.15V至1.25V的比较电压，且最终可施加1.05V至0.95V的比较电压。此时，当无论何时再验证步骤执行两次至六次时，可将比较电压降低0.02V至0.03V。
如果基于上述条件施加比较电压，则可防止具有良好编程特性且已正常编程的存储器单元再次被过度编程。另外，由于在其阈值电压高于目标阈值电压但并非充分高于目标阈值电压的存储器单元上再次执行编程操作，因此可确保稳定化的编程特性及均匀的阈值电压分布。
可在编程操作再执行步骤(S350)与编程验证再执行步骤(S360)之间进行此比较电压设定步骤(S370)。
如上文所描述，根据本发明，在完成编程操作之后，重复执行编程验证操作，其中也检测经编程的存储器单元的阈值电压。如果存在其阈值电压由于该检测而变低的存储器单元，则在相应存储器单元上再次执行编程操作。因此，可能获得阈值电压的均匀分布特性。
此外，利用经初始设定得高于目标电压的比较电压执行编程验证操作，使得存储器单元的阈值电压充分高于目标电压。在根据重复数目降低比较电压的同时，再次执行编程验证操作。因此，可能防止正常编程的单元再次被过度编程。
尽管已参照所述实施例进行前文的描述，但应理解，在不偏离本发明及权利要求的精神和范围的前提下，本领域的普通技术人员可做出对本发明的改变及修正。

Claims (24)

1.一种对快闪存储器装置编程的方法，其包含以下步骤：
(a)执行编程操作，使得每个快闪存储器单元的阈值电压变得高于目标阈值电压；
(b)设立高于该目标阈值电压的比较电压；及
(c)执行编程验证操作用于确定每个快闪存储器单元的阈值电压是否高于该比较电压以便确定在每个快闪存储器单元上的编程操作是否失败。
2.如权利要求1所述的方法，其中步骤(a)、(b)及(c)被重复直至所有快闪存储器单元具有高于该比较电压的阈值电压为止。
3.如权利要求2所述的方法，其中无论何时将编程电压施加至快闪存储器单元，都在升高编程电压之后执行该步骤(a)。
4.如权利要求3所述的方法，其中该编程电压自16.5V被升高至19.5V。
5.如权利要求4所述的方法，其中无论何时执行该编程操作，都在0.2V至0.5V的范围内升高该编程电压。
6.如权利要求2所述的方法，其中对具有高于该比较电压的阈值电压的快闪存储器单元中的全部快闪存储器单元重复执行该步骤(c)。
7.如权利要求2所述的方法，其中无论何时执行该编程验证操作，都在降低该比较电压之后执行该步骤(c)。
8.如权利要求7所述的方法，其中该比较电压自1.15V至1.25V被降低至0.95V至1.05V。
9.如权利要求8所述的方法，其中无论何时将该编程验证操作执行两次至六次，都在0.02V至0.03V的范围内降低该比较电压。
10.如权利要求2所述的方法，其中该目标阈值电压在0.8V至1.2V的范围中设立。
11.一种对快闪存储器装置编程的方法，其包含以下步骤：
(a)执行第一编程操作，使得每个快闪存储器单元的阈值电压变得高于目标阈值电压；
(b)设立高于该目标阈值电压的比较电压；
(c)执行第一编程验证操作，用于通过比较该比较电压与每个存储器单元的阈值电压来确定每个存储器单元的阈值电压是否高于该比较电压；
(d)如果快闪存储器单元具有低于该比较电压的阈值电压，则执行第二编程操作，使得经检测的快闪存储器单元具有高于该比较电压的阈值电压；
(e)执行第二编程验证操作，用于通过比较该比较电压与所述存储器单元的阈值电压来确定所述存储器单元的阈值电压是否高于该比较电压；以及
(f)重复步骤(d)及(e)，使得所有快闪存储器单元具有高于该比较电压的阈值电压。
12.如权利要求11所述的方法，其中无论何时执行该第二编程操作，都升高施加至快闪存储器单元的编程电压。
13.如权利要求12所述的方法，其中该编程电压自16.5V升高至19.5V。
14.如权利要求13所述的方法，其中无论何时执行该第二编程操作，都在0.2V至0.5V的范围中升高该编程电压。
15.如权利要求11所述的方法，其进一步包含在执行该第二编程操作之后降低该比较电压的步骤。
16.如权利要求15所述的方法，其中该比较电压自1.15V至1.25V被降低至0.95V至1.05V。
17.如权利要求16所述的方法，其中无论何时将该第二编程验证操作执行两次至六次，都在0.02V至0.03V的范围中降低该比较电压。
18.如权利要求11所述的方法，其中该目标阈值电压在0.8V至1.2V的范围中设立。
19.一种对快闪存储器装置编程的方法，其包含以下步骤：
(a)执行第一编程操作，使得每个快闪存储器单元的阈值电压变得高于目标阈值电压；
(b)设立高于该目标阈值电压的比较电压；
(c)执行第一编程验证操作，用于通过比较该比较电压与每个存储器单元的阈值电压来确定每个存储器单元的阈值电压是否高于该比较电压；
(d)将施加至该快闪存储器单元的编程电压升高至第一电压；
(e)如果快闪存储器单元具有低于该比较电压的阈值电压，则使用该第一电压执行第二编程操作，使得经检测的快闪存储器单元具有高于该比较电压的阈值电压；
(f)将该比较电压降低至第二电压；
(g)执行第二编程验证操作，用于通过比较该第二电压与所述存储器单元的阈值电压来确定所述存储器单元的阈值电压是否高于该第二电压；及
(h)重复步骤(d)至(g)直至未检测到具有低于该第二电压的阈值电压的任何快闪存储器单元为止。
20.如权利要求19所述的方法，其中该编程电压自16.5V升高至19.5V。
21.如权利要求20所述的方法，其中无论何时执行该第二编程操作，都在0.2V至0.5V的范围中升高该编程电压。
22.如权利要求19所述的方法，其中该比较电压自1.15V至1.25V被降低至0.95V至1.05V。
23.如权利要求19所述的方法，其中无论何时将该第二编程验证操作执行两次至六次，都在0.02V至0.03V的范围中降低该比较电压。
24.如权利要求19所述的方法，其中该目标阈值电压在0.8V至1.2V的范围中设立。
CNB2006100718262A 2005-05-27 2006-03-16 快闪存储器装置的编程方法 Expired - Fee Related CN100573720C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050045177A KR100739967B1 (ko) 2005-05-27 2005-05-27 플래시 메모리 장치의 프로그램 방법
KR45177/05 2005-05-27

Publications (2)

Publication Number Publication Date
CN1870177A CN1870177A (zh) 2006-11-29
CN100573720C true CN100573720C (zh) 2009-12-23

Family

ID=37402080

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100718262A Expired - Fee Related CN100573720C (zh) 2005-05-27 2006-03-16 快闪存储器装置的编程方法

Country Status (6)

Country Link
US (2) US7379342B2 (zh)
JP (1) JP2006331615A (zh)
KR (1) KR100739967B1 (zh)
CN (1) CN100573720C (zh)
DE (1) DE102005060386A1 (zh)
TW (1) TWI307099B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4721797B2 (ja) * 2005-07-20 2011-07-13 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置の書込方法
KR100719697B1 (ko) 2005-10-10 2007-05-17 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
JP4891637B2 (ja) * 2006-03-14 2012-03-07 オリンパスメディカルシステムズ株式会社 画像解析装置
KR100780773B1 (ko) * 2006-11-03 2007-11-30 주식회사 하이닉스반도체 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법
KR100888847B1 (ko) 2007-06-28 2009-03-17 삼성전자주식회사 불휘발성 반도체 메모리 장치 및 그것의 프로그램 방법
US7898885B2 (en) * 2007-07-19 2011-03-01 Micron Technology, Inc. Analog sensing of memory cells in a solid state memory device
KR101343597B1 (ko) * 2007-08-09 2013-12-20 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
KR100938044B1 (ko) * 2007-09-10 2010-01-21 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 멀티 레벨 셀 프로그램 방법
KR101391881B1 (ko) * 2007-10-23 2014-05-07 삼성전자주식회사 멀티-비트 플래시 메모리 장치 및 그것의 프로그램 및 읽기방법
US8085591B2 (en) 2008-05-20 2011-12-27 Micron Technology, Inc. Charge loss compensation during programming of a memory device
KR101656384B1 (ko) * 2010-06-10 2016-09-12 삼성전자주식회사 불휘발성 메모리 장치의 데이터 기입 방법
JP5514135B2 (ja) * 2011-02-15 2014-06-04 株式会社東芝 不揮発性半導体記憶装置
TWI480879B (zh) * 2011-10-18 2015-04-11 Ememory Technology Inc 快閃記憶體及其記憶胞寫入方法
US9767914B1 (en) * 2016-10-10 2017-09-19 Wingyu Leung Durable maintenance of memory cell electric current sense window following program-erase operations to a non-volatile memory
CN109509503B (zh) * 2017-09-14 2021-07-16 旺宏电子股份有限公司 编程非易失性存储器的方法及存储器系统
TWI708253B (zh) * 2018-11-16 2020-10-21 力旺電子股份有限公司 非揮發性記憶體良率提升的設計暨測試方法
CN112116944A (zh) * 2020-09-24 2020-12-22 深圳市芯天下技术有限公司 可减少难编程的存储单元编程干扰的编程方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1487530A (zh) * 2002-08-27 2004-04-07 ������������ʽ���� 非易失性存储装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
JP3898349B2 (ja) * 1997-07-29 2007-03-28 株式会社東芝 半導体記憶装置
US6040996A (en) * 1998-11-16 2000-03-21 Chartered Semiconductor Manufacturing, Ltd. Constant current programming waveforms for non-volatile memories
JP2002319286A (ja) * 2001-04-19 2002-10-31 Hitachi Ltd 不揮発性記憶装置および記憶システム
KR100496866B1 (ko) * 2002-12-05 2005-06-22 삼성전자주식회사 미프로그램된 셀들 및 과프로그램된 셀들 없이 균일한문턱 전압 분포를 갖는 플레쉬 메모리 장치 및 그프로그램 검증 방법
US7023735B2 (en) * 2003-06-17 2006-04-04 Ramot At Tel-Aviv University Ltd. Methods of increasing the reliability of a flash memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1487530A (zh) * 2002-08-27 2004-04-07 ������������ʽ���� 非易失性存储装置

Also Published As

Publication number Publication date
US20060268620A1 (en) 2006-11-30
CN1870177A (zh) 2006-11-29
KR100739967B1 (ko) 2007-07-16
TW200641899A (en) 2006-12-01
US20080123429A1 (en) 2008-05-29
DE102005060386A1 (de) 2006-12-07
TWI307099B (en) 2009-03-01
US7379342B2 (en) 2008-05-27
JP2006331615A (ja) 2006-12-07
KR20060122590A (ko) 2006-11-30

Similar Documents

Publication Publication Date Title
CN100573720C (zh) 快闪存储器装置的编程方法
US9672926B2 (en) Apparatus and method of programming and verification for a nonvolatile semiconductor memory device
CN102254574B (zh) 半导体存储器件及其操作方法
US7508705B2 (en) Method for programming a multi-level non-volatile memory device
US7463526B2 (en) Programming method for flash memory capable of compensating reduction of read margin between states due to high temperature stress
JP4874566B2 (ja) 半導体記憶装置
US9312027B2 (en) Method of operating nonvolatile memory device controlled by controlling coupling resistance value between bit line and page buffer
US7405975B2 (en) Threshold value read method of nonvolatile semiconductor memory device and nonvolatile semiconductor memory device
US8027200B2 (en) Reduction of quick charge loss effect in a memory device
KR20090113773A (ko) 불휘발성 반도체 기억 장치
US20050207259A1 (en) Non-volatile semiconductor memory device and writing method therefor
CN103426480B (zh) 存储器件及其验证方法
CN101595529A (zh) 非易失性存储器软编程中的受控升压
KR20120121167A (ko) 반도체 장치 및 이를 이용한 소거 방법
CN109690683B (zh) 用于闪存存储器的多遍编程的预读取技术
US7522452B2 (en) Non-volatile semiconductor storage device
JP2008016112A (ja) 半導体記憶装置
US7796441B2 (en) Method of reading configuration data in flash memory device
JP2009048750A (ja) 不揮発性半導体記憶装置
CN107154275B (zh) 半导体存储装置及输入数据的验证方法
KR100861378B1 (ko) 플래시 메모리소자의 프로그램 방법
US6118704A (en) Erasing device and method of erasure for a storage unit, and storage medium storing program for erasing storage unit
CN110838318A (zh) 提高存储器数据可靠性的方法和系统
CN110888519B (zh) 一种存储器的编程方法和系统
CN116798492A (zh) 存储器装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091223

Termination date: 20130316