CN100579338C - 电路基片装配及其制作方法 - Google Patents

电路基片装配及其制作方法 Download PDF

Info

Publication number
CN100579338C
CN100579338C CN200310123253A CN200310123253A CN100579338C CN 100579338 C CN100579338 C CN 100579338C CN 200310123253 A CN200310123253 A CN 200310123253A CN 200310123253 A CN200310123253 A CN 200310123253A CN 100579338 C CN100579338 C CN 100579338C
Authority
CN
China
Prior art keywords
circuit substrate
openning
tertiary
substrate
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200310123253A
Other languages
English (en)
Other versions
CN1553763A (zh
Inventor
詹姆斯·富勒
约翰·劳费尔
沃亚·马尔科维奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endicott Interconnect Technologies Inc
Original Assignee
Endicott Interconnect Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endicott Interconnect Technologies Inc filed Critical Endicott Interconnect Technologies Inc
Publication of CN1553763A publication Critical patent/CN1553763A/zh
Application granted granted Critical
Publication of CN100579338C publication Critical patent/CN100579338C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49151—Assembling terminal to base by deforming or shaping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

一电路基片装配及其制作方法，其中该装配包括键合在一起的单个电路基片。每个基片包括至少一个口子，在键合之前其中只有一个口子几乎完全填充了一导电胶。一旦被键合了，于是该胶也有一部分位于其它口子中以提供它们之间的一有效的导电连接。

Description

电路基片装配及其制作方法
技术领域
本发明涉及一种电路基片，尤其涉及一种如印刷电路板(PCB)的复合电路结构。本发明也涉及一种用于制作此结构的方法。
发明背景
一种形成一层状电路板结构的方法包括形成电介质材料层以及导电材料层，以提供多层电路与电压平面。电路可以被称为信号平面的离散布线模式。电压平面可以是接地平面或者功率平面，并且有时候共同地被指代为功率平面。在形成如此结构的一技术中，电介质材料层与导电材料层被连续地贴在一起，也就是，该电介质材料被贴上然后在其上提供电路或者电压平面，并且如必要的话可通过钻孔或者蚀刻以形成通孔。这种方法依赖于添加附加结构的每个连续步骤，并且这些电路层是单独形成的，例如在形成具有电路跟踪的该平面或者形成功率平面的每个步骤中。这要求精确钻孔以形成平板式通孔(PTHS)，所有这些将耗费大量时间，特别是在需要有大量钻孔来形成PTHS的地方。
近来，有一些方法描述了提供从单个离散层状结构(基片)来形成一复合层状结构(基片装配)的一种相对廉价的照相平版印刷技术。例如，参考美国专利申请案序列号09/812,261，其标题为“Printed WiringBoard Structure With Z-Axis Interconnections”(存档于2001年3月19日)。也参考美国专利申请案序列号6,388,204(Lauffer等人)以及6,479,093(Lauffer等人)，如上美国专利申请案的教导以引用的方式并入本文中。虽然这些发明的结构以及方法提供了比当前印刷电路板(PCB)制作方法要更为显著的进步与优点，但是其仍然存在需要进一步改进的地方。因此，需要继续努力以提供甚至更多的优点。本发明正是朝着此方向努力的一结果。
应当相信这样一个发明将成为所属技术领域的一个重大进步。
发明内容
本发明的一个主要目标就是要提高电路基片装配技术。
本发明的另一个目标就是要提供一电路基片装配，其可提供高密度的布线模式并且可以一种有效便捷的方式来制作。
本发明的另一个目标还有就是要提供一种前面所述的电路基片装配的制作方法。
根据本发明的一方面，所提供的一电路基片装配包括其中包含一口子的一第一电路基片，一第二电路基片，其被键合到该第一电路基片上并且包含大体上与该第一电路基片上的该口子对准的一口子，以及几乎完全填充到键合的该第二电路基片中的该口子中并且只有部分填充到该第一电路基片中的该口子的一些导电胶。
根据本发明的另一方面，所提供的一电路基片装配包括其中包含一口子的一第一电路基片，一第二电路基片，其被键合到该第一电路基片上并且包含与该第一电路基片上的该口子对准的一口子，几乎完全覆盖在面向该第一电路基片的该第二电路基片的表面上的该第二电路基片上该口子的一导电覆盖层(cover member)，以及位于该覆盖层上并且只有部分填充到该第一电路基片中的该口子的一些导电胶。
根据本发明的另一方面还有，所提供的一电路基片装配的一种制作方法包括提供其中包含一口子的一第一电路基片，提供其中包含一口子的一第二电路基片，将一些导电胶几乎完全地填充到该第二电路基片上的该口子中，将该第一与第二电路基片进行对准以使得其中具有该导电胶的该第二电路基片上的该口子与该第一电路基片上的该口子对准，以及将该第一与第二电路基片键合到一起以使得该导电胶只有部分填充到该第一电路基片中的该口子中而又几乎完全填充到该第二电路基片中的该口子中。
根据本发明的另一方面还有，所提供的一电路基片装配的一种制作方法包括提供其中包含一口子的一第一电路基片，提供其中包含一口子的一第二电路基片，将一导电覆盖层安置在面向该第一电路基片的该第二电路基片的一表面上以使得其几乎完全覆盖在该第二电路基片上的该口子上，将一些导电胶安置到该覆盖层上，将该第一与第二电路基片进行对准以使得这些电路基片上的这些口子大体上对准，以及将该第一与第二电路基片键合到一起以使得一些导电胶只有部分填充到该第一电路基片中的该口子中。
附图简要说明
附图中：
图1为根据本发明的一实施例在键合之前的一电路基片装配的一侧视图；
图2为图1中该装配在键合之后的一侧视图；
图3为根据本发明的另一实施例在键合之前的一电路基片装配的一侧视图；以及
图4为图3中该装配在键合之后的一侧视图。
具体实施方式
为对本发明有一更好的理解，以及其它并且进一步的目的、优点及其性能，请参考如下公开以及与上述附图相联系的附加权利要求书。当然相似的数字将被用来指代从图1到图4的相似的元件。
如下术语将在此使用并且被理解为与其相关的意思。该术语“电路基片”的意思为包括其中或者其上至少包括一电介质层以及一导电层的基片。实例包括印刷电路板或者类似结构，其由电介质材料例如玻璃纤维增强环氧树脂、聚四氟乙烯(特氟纶)、聚酰亚胺、聚酰胺、氰酸盐树脂、可感光材料、陶瓷及其他材料等所组成，其中该导电层为一金属层(例如，功率或者信号平面)，其一般由铜组成但可能包括或者包含附加金属(例如，镍、铝等)或者其合金。如果该电介质为一感光材料，那么它就具有感光性质或者光模式，并且被开发以展现所需求的电路模式，如果需要的话其包括此处所定义的所需要的口子。该电介质材料可被帘式淋涂或者屏蔽淋涂，或者作为干膜而被提供。
该感光材料的最终处理提供了一硬质电介质基，其中可形成所要求的电路。在一个实例中一具体感光电介质组合物包括含量为大约86.5％到大约89％的一固体物质，此固体物质包含：大约27.44％的PKHC，一苯氧基树脂；41.16％艾皮瑞斯(Epirez)5183，一四溴双酚A；22.88％的艾皮瑞斯(Epirez)SU-8，一八功能环氧双酚A甲醛酚醛清漆树脂；4.85％的UVE 1014光引发剂；0.07％的乙基紫染料；0.03％的FC 430，来自3M公司的一氟化聚醚类非离子表面活性剂；3.85％的硅胶380，来自Degussa公司的一非晶硅二氧化物，以上成分组成了该固体内容。一溶剂占可感光电介质组合物总量的大约11％到大约13.5％。此处所述的电介质层一般有大约2密耳到大约4密耳厚。此处所使用的该术语“电路基片装配”的意思包括在一键合的结构中包括至少两个这样的电路基片，键合的一个实例有所属技术领域中熟知的传统叠片方法。此处所使用的该术语“导电胶”的意思包括一可键合的(例如，能够叠片)导电材料能够被配发到此处所述该类型的口子中。可键合的导电材料的典型实例为：导电胶例如来自E.I.duPontdeNemours公司正销售的标号为CB-100的填充了银的环氧胶、来自Ablestick公司的Ablebond 8175以及聚合物填充系统，热固或者热塑性类型，其包含瞬时液体导电颗粒或者其他金属颗粒例如金、锡、钯、铜、合金以及其组合物。一个特殊实例为涂铜胶。聚合物基质中的金属覆盖层聚合物颗粒也可被使用。此处所使用的该术语“粘着剂薄片”的意思包括电介质材料例如在传统的通常由叠片所构造的多层PCB中使用的传统pre-preg材料。其它实例包括产品Pyrolux以及液晶聚合物(LCP)或者其它独立式膜层等。这些电介质粘着剂薄片可被粘附到两个电路基片中的一个或者两个上以帮助键合这两个组件。如需要，这些薄片也可采用激光或者感光模式。值得注意的是，这些薄片也能够包括其中的一导电平面(包括信号、接地以及/或者功率)以进一步增加此处所述最后键合的产品的该电路密度。这些粘着剂薄片通常可以达到5到8密耳(千分之一英寸)厚。
在图1中，显示了根据本发明的一方面的一电路基片装配10。装配10包括第一电路基片11以及第二电路基片13，并且可进一步包括附加电路基片例如基片15。在一实例中，根据本发明的一些教导总共有两个到二十个电路基片可被用来形成一最终电路基片装配。第一电路基片11包括如上所述的大量电介质材料层17以及其中的导电材料的交替层19。按照规定的，这些导电层可包括通常在许多PCB结构中所发现的该类型的信号、接地或者功率平面。这些导电层19根据对最终完成的该装配的操作需求也可被模式化。在这些图中所描述的剖面结构仅仅是作为代表，并不意味着限制本发明的范围。在本发明的一个实例中，总共有八层电介质以及七层导体可被用来形成每个基片11。此实例中的七层导体可包括四层信号以及三层功率平面。
第一基片11中包括一口子21。口子21延伸到通过该第一基片11的整个厚度。在图1中，口子21进一步包括一导电体(例如，铜)被覆金属23，其延伸通过口子21的该内壁并一直向外延伸到基片11的该外部对立面。层23的这些外部部分可指代连接盘、垫片或者类似的用来与另一导体(在基片13情况下，是指连接盘)进行最终连接的结构。口子21优选地包括一从大约1密耳到大约15密耳长的直径。此处所描述的剩余的口子中每个也优选地包括一类似的直径。
第二基片13类似于第一基片11，其中包括电介质层17以及导电层19作为它的部分。第二基片13也包括与基片11中的相类似的一口子21。另外，基片13也包括与图1中层23相类似的一导电层23。层23也包括基片11所显示的该类型的外部连接盘(或者垫片)。在一实例中，导电层23以及该外部连接盘都具有大约0.5密耳到大约3.0密耳的厚度。
值得注意的是，第二基片13中的口子21进一步在其中包括一些导电胶25。如图1所示，如上面详细定义的该类型的胶25完全填充到该第二基片中的口子21中。此外，该导电胶25也向外延伸到如图1所示的层23的连接盘的外表面上。在一实例中，总共400立方密耳的胶可被涂到该基片的两个表面的每个外部连接盘上。涂胶可由传统技术如丝网印刷术或者注射来执行。因而没必要进一步描述。
在本发明的最主要的实施例中，仅有两个电路基片可被用于执行一最终键合的装配10。然而如图1所示，也描述了一第三电路基片15的使用，但是其意思并不在于限制本发明的该范围。基片15在组件上大体上与基片11以及基片13类似。也请注意尽管不同基片中的电介质与导体层所显示的模式相似，但是本发明并不仅限于这些结构。几种不同的层模式可被用于不同的基片。
这些基片以如图1所示的方向对准，下一步就是要键合这些基片以形成装配10。这样一个键合后的装配10如图2所示。实现这种键合的优选的方法是使用一传统的层压方法，在一实例中，实现该方法的温度为大约70摄氏度到大约200摄氏度，时间为大约30分钟到大约180分钟，并且层压压力为大约50磅/平方英寸到大约500磅/平方英寸(p.s.i.)。
在一较佳实施例中，一粘着剂薄片31位于叠片之前的各自基片之间，其目的是增强这些基片之间的键合。在此处上面的所述中定义了优选的粘着剂薄片材料。当然，根据本发明的该主要方面，使用这样一个粘着剂薄片对于在此处所述的这些基片之间实现-良好的键合并非是必需的。
在图2中，作为前述叠片方法的结果，该已键合的电路基片装配10被充分压缩了。值得注意的是，该导电胶25已经从其最初的位置分别向上以及向下延伸以部分填充基片11与基片15中的各自相对的口子21中。进一步值得注意的是，胶25也在由各自基片的外表面上形成的层23的各自连接盘的相对面之间延伸。如此，仅仅使用了一些导电胶25就在所有三个基片的导电层23之间获得了一有效的导电连接。在这些连接盘之间的导电胶25的临时放置进一步增强了此处所述的该方式中的各自基片之间的该导电连接。
现在可在已键合的装配10上执行附加操作，其中包括增加另一电介质层33以及一导电连接盘35或者类似可向下延伸以接触层23的一对应连接盘部分的该外露连接盘部分。层33可作为一安装层或者类似用于可在其上安置附加电子元件(未显示)的层。
在图3中，显示了根据本发明另一实施例的一已键合的电路基片装配10’。除了导电胶没有填充到基片13的该口子21中以外，装配10’包括与图1中实施例所显示的相同的组件。作为替代，一覆盖层41被提供在基片13的层23的外部连接盘部分。一优选的覆盖层为一金属层例如铜。在安置覆盖层41之前，基片13中该口子优选地被填充一电介质或者其它材料(包括导电性的)43。在一优选实施例中，材料43为如上所述该类型的一电介质材料。如此电介质材料位于此处，覆盖层41可覆盖在该安置的电介质43的外部暴露表面上。在一实例中，覆盖层41的厚度可达到大约0.1密耳到大约2.0密耳。
如图3中进一步所示，一些导电胶25被安置于该覆盖层41上并且由在图1的实施例中使用的一类似胶所组成。在一实例中，一数量为大约400立方密耳的胶25被涂到覆盖层41上并且将只有大约2密耳的厚度。在图3中，使用了两份胶，但是应当再次了解到根据本发明的最主要的方面，仅有两个基片(11与13)便可被用来形成一成功键合的最终结构10’。
在图4中，图3中被分开的结构10’显示为已被键合，其优选地使用了如上所述的一种叠片方法。值得注意的是，相应数量的胶25已经从该覆盖层41向外延伸以部分填充各自相对的基片的该口子中，进一步值得注意的是，该导电胶25的一部分保留在各自层23的向外注射连接盘部分的外表面之间以进一步增强各自基片之间的导电连接。如图1中该实施例一样，除一外部导体35’之外也可增加一电介质33’，其位于所形成的装配10’的相对侧。
从而显示并定义了包括至少两个电路基片的一电路基片装配，其中每个电路基片包括其中对准的一口子以使得这些口子在随后的键合过程中可实现导电连接。
本发明的一装配提供了比传统的印刷电路板结构要大的多的布线密度。这主要是因为布线PTH不再需要通过整个装配，而且也不能在任何给定层上停止。因此，在稍低层上的布线可不受任何平板式通孔(PTH)阻塞而被畅通无阻地实现。本发明也消除了传统电路板上普遍存在的涉及高纵横比通孔的平板以及钻孔问题。
本发明提供了一稳健的方法及结构，而不需要在最终连接之前对所有口子进行预先完全的填充胶，这又将需要更严格的制作公差以实现高强度的连接以及可靠的结构。例如，这样的填充要求两个导体垫片的厚度加上导电粘合剂的厚度应当约等于该粘着剂薄片的厚度。如果该粘着剂薄片更厚一些，那么导电连接的接触性就要差一些。如果垫片加上胶的厚度比该粘着剂薄片的厚度要厚一些，那么在该粘着剂薄片中就有空隙，或者该导电胶从侧面被挤压达到有可能短路相邻垫片的程度。对于这些要求，公差要求少于1密耳，而总公差量要大大高于1密耳。本发明实际上解决了这些问题。
虽然显示及描述了本发明的多个优选实施例，但是很显然对于所属技术领域的技术人员而言，在不脱离附加权利要求书所定义的本发明范围下可对以上所述进行不同变更与修改。

Claims (19)

1.一种电路基片装配包括：
一第一电路基片，其中包括电介质材料和导电材料的交替层，所述第一电路基片中还包括穿过该第一电路基片的厚度而延伸的口子；
一第二电路基片，其键合到所述第一电路基片，并且包括电介质材料和导电材料的交替层，所述第二电路基片也包括穿过该第二电路基片厚度并且与该第一电路基片中所述的口子对准的口子，该第二电路基片键合到该第一电路基片前和后完全填充的导电胶在该第二键合的电路基片的口子中，并且在该第二电路基片键合到该第一电路基片前，该第一电路基片的口子内不包括所述导电胶，但是在键合后，该第一电路基片内的口子内包括部分该导电胶，在键合前，电介质材料层不与该导电胶相接合，该第一电路基片包括在其外表面上以及在其口子内延伸的电介质材料层。
2.根据权利要求1所述的装配，其中该第一以及第二电路基片上的每个口子上均包括一导电材料，所述的导电胶与所述的这些口子上的导电材料实现导电连接。
3.根据权利要求2所述的装配，其中所述的导电材料包括一金属镀层。
4.根据权利要求1所述的装配，其进一步包括位于该第一和第二电路基片之间的一中间电介质层。
5.根据权利要求1所述的装配，其进一步包括一第三电路基片，其内也包括电介质材料和导电材料的交替层，并且具有穿过该第三电路基片的厚度延伸并与该第二电路基片内的口子对准的口子，该第三电路基片键合到该第二电路基片，在该第三电路基片键合到该第二电路基片前，该第三电路基片的口子内不包括该导电胶，但是在该第三电路基片键合到该第二电路基片后，在该第三电路基片内的口子内包括部分导电胶。
6.根据权利要求5所述的装配，其中该第三电路基片中所述的口子上包括一导电材料，该第三电路基片口子中的该导电胶与所述的导电材料实现导电连接。
7.根据权利要求6所述的装配，其中该第三基片上所述的导电材料包括一金属镀层。
8.根据权利要求5所述的装配，其进一步包括位于该第二和第三电路基片之间的一中间电介质层。
9.一种电路基片装配包括：
第一电路基片，其中包括电介质材料和导电材料的交替层，该第一电路基片中还包括穿过该第一电路基片的厚度而延伸的口子；
第二电路基片，其键合到该第一电路基片，并且包括电介质材料和导电材料的交替层，该第二电路基片也包括穿过该第二电路基片厚度并且与该第一电路基片中的所述口子对准的口子，该第二电路基片在其键合到该第一电路基片前和后包括完全填充的导电胶在该第二键合的电路基片的口子中，并且该第二电路基片键合到该第一电路基片前，该第一电路基片的口子内不包括所述导电胶，但是在该键合后，该第一电路基片口子内包括部分导电胶，键合前，该电介质材料层不与该导电胶相接合；以及
一第三电路基片，其内也包括电介质材料和导电材料的交替层，并且也具有穿过该第三电路基片的厚度延伸并与该第二电路基片内的口子对准的口子，该第三电路基片键合到该第二电路基片，该第三电路基片与该第二电路基片键合前，在第三电路基片的口子内不包括所述导电胶，但是在该第三电路基片键合到该第二电路基片后，该第三电路基片内的口子内包括部分导电胶，该第三电路基片还包括在其外表面上以及在其口子内延伸的电介质层。
10.根据权利要求9所述的装配，其中该第一和第二电路基片中的每个口子上均包括一导电材料，所述第一电路基片中的所述口子和所述第二电路基片中的所述口子中的该导电材料与所述的导电胶实现导电连接。
11.根据权利要求10所述的装配，其中该第一和第二电路基片口子内的导电材料包括一金属镀层。
12.根据权利要求9所述的装配，其进一步包括位于该第一和第二电路基片之间的一中间电介质层。
13.根据权利要求9所述的装配，其中该第三电路基片中的口子上包括一导电材料，该第三电路基片口子中的导电材料与该导电胶实现导电连接。
14.根据权利要求13所述的装配，其中该第三基片上的该导电材料包括一金属镀层。
15.根据权利要求9所述的装配，其进一步包括位于该第二和第三电路基片之间的一中间电介质层。
16.一种制作电路基片装配的方法，该方法包括：
提供其中包括一口子的一第一电路基片；
提供其中包括一口子的一第二电路基片；
将一些导电胶完全地填充到该第二导电基片中的该口子中；
对准该第一和第二电路基片中的口子，使得该第二电路基片中具有导电胶的口子与该第一电路基片中的口子对准；以及
将该第一和第二电路基片键合到一起，使得该导电胶仅部分填充在该第一电路基片的该口子中，而该导电胶则完全地填充在该第二电路基片的该口子中。
17.根据权利要求16的方法，其中该第一和第二电路基片的该键合是通过层压的方式实现的。
18.一种制作电路基片装配的方法，该方法包括：
提供其中包括一口子的一第一电路基片；
提供其中包括一口子的一第二电路基片；
将一导电覆盖层安置在面向该第一电路基片的该第二电路基片的一表面上，以便使其完全覆盖在该第二电路基片上的该口子；
将一些导电胶安置到该覆盖层上；
对准该第一和第二电路基片的口子，以使得这些电路基片上的这些口子对准；以及
将该第一与第二电路基片键合到一起，以使得这些导电胶只有部分填充到该第一电路基片中的该口子中。
19.根据权利要求18的所述的方法，其中该第一和第二基片的键合是通过层压的方式实现的。
CN200310123253A 2002-12-19 2003-12-19 电路基片装配及其制作方法 Expired - Fee Related CN100579338C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/322,527 2002-12-19
US10/322,527 US6809269B2 (en) 2002-12-19 2002-12-19 Circuitized substrate assembly and method of making same

Publications (2)

Publication Number Publication Date
CN1553763A CN1553763A (zh) 2004-12-08
CN100579338C true CN100579338C (zh) 2010-01-06

Family

ID=32393021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200310123253A Expired - Fee Related CN100579338C (zh) 2002-12-19 2003-12-19 电路基片装配及其制作方法

Country Status (6)

Country Link
US (6) US6809269B2 (zh)
EP (1) EP1432294A3 (zh)
JP (1) JP2004200689A (zh)
CN (1) CN100579338C (zh)
CA (1) CA2452178C (zh)
TW (1) TWI288586B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102548252A (zh) * 2010-12-28 2012-07-04 富葵精密组件(深圳)有限公司 多层电路板及其制作方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809269B2 (en) * 2002-12-19 2004-10-26 Endicott Interconnect Technologies, Inc. Circuitized substrate assembly and method of making same
TW579665B (en) * 2003-04-23 2004-03-11 Via Tech Inc Vertical routing structure
CN1802603A (zh) 2003-07-17 2006-07-12 霍尼韦尔国际公司 用于高级微电子应用的平面化薄膜及其生产装置和方法
US20050041405A1 (en) * 2003-08-22 2005-02-24 Intel Corporation Stacked via structure that includes a skip via
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
KR100584962B1 (ko) * 2004-07-26 2006-05-29 삼성전기주식회사 액정 중합체로 커버레이 성형된 경연성 인쇄회로기판 및그 제조 방법
US7698416B2 (en) * 2005-01-25 2010-04-13 Cisco Technology, Inc. Application layer message-based server failover management by a network element
US20070013068A1 (en) * 2005-06-17 2007-01-18 Lsi Logic Corporation Integrated circuit package and method with an electrical component embedded in a substrate via
US7342183B2 (en) * 2005-07-11 2008-03-11 Endicott Interconnect Technologies, Inc. Circuitized substrate with sintered paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same
US7334323B2 (en) * 2005-07-11 2008-02-26 Endicott Interconnect Technologies, Inc. Method of making mutilayered circuitized substrate assembly having sintered paste connections
US7442879B2 (en) * 2005-07-11 2008-10-28 Endicott Interconect Technologies, Inc. Circuitized substrate with solder-coated microparticle paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same and method of making said substrate
US7211470B2 (en) * 2005-09-01 2007-05-01 Endicott Interconnect Technologies, Inc. Method and apparatus for depositing conductive paste in circuitized substrate openings
US8063315B2 (en) 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
JP4821276B2 (ja) * 2005-11-10 2011-11-24 住友電気工業株式会社 多層プリント配線板の製造方法及び多層プリント配線板
US7629559B2 (en) * 2005-12-19 2009-12-08 Endicott Interconnect Technologies, Inc. Method of improving electrical connections in circuitized substrates
US7514116B2 (en) * 2005-12-30 2009-04-07 Intel Corporation Horizontal Carbon Nanotubes by Vertical Growth and Rolling
US7547577B2 (en) * 2006-11-14 2009-06-16 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate with solder paste connections
TWI389290B (zh) * 2007-11-08 2013-03-11 Ind Tech Res Inst 晶片結構及其製程、晶片堆疊結構及其製程
KR101046134B1 (ko) * 2007-12-27 2011-07-01 삼성전기주식회사 세라믹 기판 및 그 제조방법과 이를 이용한 전기장치
US20090178273A1 (en) * 2008-01-15 2009-07-16 Endicott Interconnect Technologies, Inc. Method of making circuitized assembly including a plurality of circuitized substrates
US20090241332A1 (en) * 2008-03-28 2009-10-01 Lauffer John M Circuitized substrate and method of making same
JP4482613B2 (ja) * 2009-12-24 2010-06-16 新光電気工業株式会社 多層配線基板の製造方法
US8304863B2 (en) 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
US9351408B2 (en) * 2010-04-22 2016-05-24 I3 Electronics, Inc. Coreless layer buildup structure with LGA and joining layer
US8680670B2 (en) 2010-10-22 2014-03-25 International Business Machines Corporation Multi-chip module system with removable socketed modules
JP5533596B2 (ja) * 2010-11-25 2014-06-25 富士通株式会社 プリント配線板の製造方法、プリント配線板及び電子機器
US8299371B2 (en) 2010-12-20 2012-10-30 Endicott Interconnect Technologies, Inc. Circuitized substrate with dielectric interposer assembly and method
KR101853815B1 (ko) * 2011-05-30 2018-05-02 삼성전자주식회사 회로기판 조립체 및 회로기판의 조립 방법
JP5002718B1 (ja) * 2011-06-29 2012-08-15 株式会社東芝 フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板、及び電子機器
FR2984073B1 (fr) * 2011-12-13 2014-09-12 Thales Sa Procede de realisation de carte imprimee
KR101370119B1 (ko) 2011-12-13 2014-03-04 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 엘라스토머 접착
US9668345B2 (en) * 2012-03-30 2017-05-30 Hitachi Chemical Company, Ltd. Multilayer wiring board with metal foil wiring layer, wire wiring layer, and interlayer conduction hole
CN103517583B (zh) * 2012-06-27 2016-09-28 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
JP2014192476A (ja) * 2013-03-28 2014-10-06 Fujitsu Ltd プリント基板の半田実装方法及び半田実装構造
CN106793524A (zh) * 2017-02-10 2017-05-31 昆山元茂电子科技有限公司 印刷电路板的制造方法
WO2020131897A1 (en) * 2018-12-17 2020-06-25 Averatek Corporation Three dimensional circuit formation
US10818586B1 (en) * 2019-11-08 2020-10-27 Advanced Semiconductor Engineering, Inc. Substrate structure and method of manufacturing the same
CN112739016B (zh) * 2020-12-10 2023-03-14 惠州市特创电子科技股份有限公司 叠孔电路板及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4694573A (en) * 1984-06-14 1987-09-22 Matsushita Electric Industrial Co., Ltd. Method of forming electrically conductive circuit

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130059A (ja) 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
US5229550A (en) * 1990-10-30 1993-07-20 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
US5367764A (en) * 1991-12-31 1994-11-29 Tessera, Inc. Method of making a multi-layer circuit assembly
JP3057924B2 (ja) * 1992-09-22 2000-07-04 松下電器産業株式会社 両面プリント基板およびその製造方法
EP0769209B1 (de) 1994-07-05 2003-10-15 Infineon Technologies AG Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
JP3290041B2 (ja) 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
JP3116130B2 (ja) * 1995-12-19 2000-12-11 住友金属工業株式会社 Ｂｇａ接続構造の形成方法
US5796589A (en) * 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
DE19681758B4 (de) * 1996-06-14 2006-09-14 Ibiden Co., Ltd. Einseitiges Schaltkreissubstrat für mehrlagige Schaltkreisplatine, mehrlagige Schaltkreisplatine und Verfahren zur Herstellung selbiger
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP2870530B1 (ja) * 1997-10-30 1999-03-17 日本電気株式会社 スタックモジュール用インターポーザとスタックモジュール
US6026564A (en) * 1998-04-10 2000-02-22 Ang Technologies Inc. Method of making a high density multilayer wiring board
US6204456B1 (en) * 1998-09-24 2001-03-20 International Business Machines Corporation Filling open through holes in a multilayer board
US6054761A (en) * 1998-12-01 2000-04-25 Fujitsu Limited Multi-layer circuit substrates and electrical assemblies having conductive composition connectors
RU2133081C1 (ru) * 1998-12-08 1999-07-10 Таран Александр Иванович Многослойная коммутационная плата (варианты)
US6452117B2 (en) * 1999-08-26 2002-09-17 International Business Machines Corporation Method for filling high aspect ratio via holes in electronic substrates and the resulting holes
WO2001045478A1 (fr) * 1999-12-14 2001-06-21 Matsushita Electric Industrial Co. Ltd. Carte a circuit imprime multicouche et procede de production
US6388204B1 (en) 2000-08-29 2002-05-14 International Business Machines Corporation Composite laminate circuit structure and methods of interconnecting the same
US6593534B2 (en) * 2001-03-19 2003-07-15 International Business Machines Corporation Printed wiring board structure with z-axis interconnections
US6759600B2 (en) * 2001-04-27 2004-07-06 Shinko Electric Industries Co., Ltd. Multilayer wiring board and method of fabrication thereof
US20020166697A1 (en) * 2001-05-11 2002-11-14 International Business Machines Corporation Circuit board construction
US6459047B1 (en) 2001-09-05 2002-10-01 International Business Machines Corporation Laminate circuit structure and method of fabricating
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
US6809269B2 (en) * 2002-12-19 2004-10-26 Endicott Interconnect Technologies, Inc. Circuitized substrate assembly and method of making same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4694573A (en) * 1984-06-14 1987-09-22 Matsushita Electric Industrial Co., Ltd. Method of forming electrically conductive circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102548252A (zh) * 2010-12-28 2012-07-04 富葵精密组件(深圳)有限公司 多层电路板及其制作方法

Also Published As

Publication number Publication date
US7343674B2 (en) 2008-03-18
CA2452178C (en) 2008-05-13
US7047630B2 (en) 2006-05-23
JP2004200689A (ja) 2004-07-15
US6872894B2 (en) 2005-03-29
US20040118598A1 (en) 2004-06-24
EP1432294A3 (en) 2005-11-02
US20050011670A1 (en) 2005-01-20
TW200507705A (en) 2005-02-16
US20060123626A1 (en) 2006-06-15
TWI288586B (en) 2007-10-11
US20040118596A1 (en) 2004-06-24
US20050023035A1 (en) 2005-02-03
US6809269B2 (en) 2004-10-26
US20040177998A1 (en) 2004-09-16
CN1553763A (zh) 2004-12-08
EP1432294A2 (en) 2004-06-23
CA2452178A1 (en) 2004-06-19
US6900392B2 (en) 2005-05-31
US7071423B2 (en) 2006-07-04

Similar Documents

Publication Publication Date Title
CN100579338C (zh) 电路基片装配及其制作方法
US6388204B1 (en) Composite laminate circuit structure and methods of interconnecting the same
US6687985B2 (en) Method of Manufacturing a multi-layer circuit board
US6645607B2 (en) Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
CN1182763C (zh) 复合叠层电路结构及其制作方法
US4496793A (en) Multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion
EP0469308B1 (en) Multilayered circuit board assembly and method of making same
DE69725689T2 (de) Gedruckte Leiterplatte und elektronische Bauteile
US4830704A (en) Method of manufacture of a wiring board
US20040084137A1 (en) Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
US5637834A (en) Multilayer circuit substrate and method for forming same
EP0331909A1 (en) High performance circuit boards
US8541687B2 (en) Coreless layer buildup structure
CA2351421A1 (en) Printed circuit assembly having locally enhanced wiring density
KR100772454B1 (ko) 이방성 도전 필름 및 그 제조방법
US20030137815A1 (en) Printed wiring board and method of manufacturing the same
JPH08330736A (ja) 多層基板およびその製造方法
US8536459B2 (en) Coreless layer buildup structure with LGA
US20120031649A1 (en) Coreless layer buildup structure with lga and joining layer
JP2009512176A (ja) 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作成する構造体および方法
JP2003133674A (ja) 配線基板及び配線基板の製造方法
JP2003023256A (ja) 印刷配線板およびその製造方法
JPH06120669A (ja) 低誘電率プリント基板とその製造方法
JP2006324706A (ja) プリント配線基板、及びプリント配線基板の製造方法
JP2007042831A (ja) 多層配線基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100106

Termination date: 20131219