CN100583438C - 用于器件特定填充以提高退火均匀性的结构和方法 - Google Patents

用于器件特定填充以提高退火均匀性的结构和方法 Download PDF

Info

Publication number
CN100583438C
CN100583438C CN200810081704A CN200810081704A CN100583438C CN 100583438 C CN100583438 C CN 100583438C CN 200810081704 A CN200810081704 A CN 200810081704A CN 200810081704 A CN200810081704 A CN 200810081704A CN 100583438 C CN100583438 C CN 100583438C
Authority
CN
China
Prior art keywords
wafer
interstitital texture
interstitital
different
reflectivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810081704A
Other languages
English (en)
Other versions
CN101257020A (zh
Inventor
E·J·诺瓦克
B·A·安迪生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101257020A publication Critical patent/CN101257020A/zh
Application granted granted Critical
Publication of CN100583438C publication Critical patent/CN100583438C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Abstract

公开了用于器件特定填充以提高退火均匀性的结构和方法。通过在晶片上分布具有不同半导体材料的填充结构，使得在每个区域内，最好在每个子区域内获得在不同半导体材料之间大致相同的比例和密度，从而获得均匀反射率。可选地，其也可以通过如下来实现，通过在晶片上分布包含一个或多个具有可变的不同半导体材料比例的混合填充结构的晶片填充结构，使得在每个区域内，最好在每个子区域内获得在不同半导体材料之间大致相同的比例。可选地，其也可以通过如下来实现，通过在晶片上分布包括具有不同厚度的半导体材料的填充结构，使得在每个区域内，最好在每个子区域内获得在不同厚度的半导体材料之间大致相同的总体比例。

Description

用于器件特定填充以提高退火均匀性的结构和方法
技术领域
本发明的实施方式一般涉及半导体晶片，更特别地涉及均衡反射和吸收特性的变化的半导体晶片结构和形成该结构的方法。
背景技术
通常，半导体晶片制造涉及使用快速热退火(RTA)工艺来影响晶片上有源器件的电特性。具体地，此RTA工艺可以用来激活掺杂剂、扩散掺杂剂、重定形(re-amporphize)结构、修复离子注入工艺中的损害等。RTA通常由基于强力卤素灯的加热设备来执行，该加热设备将辐射直射到晶片表面上，从而允许晶片温度快速改变。然而，晶片的不同区域中的反射和吸收特性的变化可能导致整个晶片上不均匀的温度变化(例如，变化10℃或以上)。
反射和吸收特性的变化可能是由于不同的因素引起的，诸如晶片的不同区域中的不同的材料和/或不同的材料厚度。这些不均匀的温度变化可能改变整个晶片上的掺杂剂激活、损害修复等，并且可能因此导致阈值电压、薄膜电阻、驱动电流、泄漏电流等的变化。因此不均匀的温度变化可能导致明显的、依赖于位置的器件性能变化。
最近开发的互补金属氧化物半导体(CMOS)器件已经将外延生长的硅锗(eSiGe)结合到p型场效应晶体管的源极/漏极区域中以便增强性能。因此，这些器件既包括具有硅锗的p型场效应晶体管(pfet)又包括具有单晶硅的n型场效应晶体管(nfet)。然而，硅锗和单晶硅的反射和吸收特性是不同的，并且可能导致性能差异(dispersion)。具体地，eSiGe的反射率可以比单晶硅的反射率高出10％之多，从而导致性能差异高达20％。
类似地，已经开发了混合取向(HOT)晶片，其绝缘体上硅(SOI)部分具有一个增强一种类型的场效应晶体管(例如pfet)性能的取向(例如110)，以及体硅部分具有一个增强另一种类型的场效应晶体管(例如nfet)性能的不同取向(例如100)。然而，由于它们不同的厚度，SOI部分和体硅部分具有不同的反射特性。具体地，SOI部分的反射率可以比体硅部分的反射率高出15％之多，从而导致性能差异高达30％。
而且，随着工艺持续改进，退火升温(ramp)时间将持续缩短(例如，缩短为次秒级的升温)，并且将伴随这些更快的升温时间而来的是甚至对整个晶片的反射和吸收特性的变化更加敏感。
发明内容
鉴于上述，此处公开了半导体结构及形成该结构的相关方法的实施方式，其使用具有变化的配置的虚拟填充结构来提供整个晶片上均匀的反射率(即，均衡反射和吸收特性以保证反射和吸收特性大致相等，等等)，以便保证在快速热退火期间整个晶片上均匀的温度变化。一种实施方式通过在整个晶片上分布包括不同半导体材料的填充结构，使得在晶片的每个区域内，最好在晶片的每个子区域内获得在不同半导体材料之间大致相同的总体比例和密度，从而获得均匀的反射率。另一种实施方式通过在整个晶片上分布包含一个或多个混合填充结构的填充结构，该混合填充结构具有可变的不同半导体材料的比例，使得在晶片的每个区域内，最好在晶片的每个子区域内获得在不同半导体材料之间大致相同的总体比例和密度，从而获得均匀的反射率。另一种实施方式通过在整个晶片上分布包括具有不同厚度的半导体材料的填充结构，使得在晶片的每个区域内，最好在晶片的每个子区域内获得在不同厚度的半导体材料之间大致相同的总体比例和密度，从而获得均匀的反射率。
更特别地，本发明的半导体结构的每种实施方式都包括具有多个区域的晶片，最后将从这些区域切割单个的芯片(die)。大体上，每个区域会包括集成电路，并且还会包括多个包含该集成电路的各种不同电路的子区域。这些电路中的每个电路都可以由第一类型器件(例如p型场效应晶体管(pfet))和第二类型器件(例如n型场效应晶体管(nfet))二者构成。
在结构的前两种实施方式中，这两种不同类型的器件可以包括具有不同的反射和吸收特性的不同材料。可以选择这些不同的材料以得到最佳的场效应晶体管性能。也就是说，每个第一器件可以包括具有第一反射率的第一材料(例如，在源极/漏极区域具有外延生长的硅锗的pfet)。类似地，每个第二器件可以包括具有第二反射率的第二材料(例如，在源极/漏极区域具有单晶硅的nfet)。
所述结构的第一种实施方式包括填充结构(即，第一填充结构和第二填充结构)。第一填充结构例如可以包括虚拟第一器件(即，非功能性器件，其以与第一器件相同的方式构成使得其包括与第一器件相同的第一材料(例如，硅锗))。类似地，第二填充结构例如可以包括虚拟第二器件(即，非功能性器件，其以与第二器件相同的方式构成使得其包括与第二器件相同的第二材料(例如，单晶硅))。为了实现整个晶片上均匀的反射率(即，均衡反射和吸收特性以提供大致相等的反射和吸收特性，等等)，第一和第二填充结构在晶片上逐个区域以及在每个区域中逐个子区域的分布可以根据第一和第二器件的分布而变化。
更具体地，当晶片的每个区域，最好是当每个区域中的任意给定子区域具有在不同反射率的不同材料之间大致相同的总体比例和密度时，可以获得大致均匀的反射率。由于第一器件对第二器件的比例以及它们在晶片的任意给定区域和/或在任意给定子区域内的位置会随着设计而变化，因此获得均匀的反射率所必需的第一和第二填充结构的分布(也即，数量和位置)也会变化。
所述结构的第二种实施方式包括至少一个混合填充结构。混合填充结构包括预定比例的第一材料(例如，硅锗)和第二材料(例如，单晶硅)。如前述实施方式，为了实现均匀的反射率(也即，均衡反射和吸收特性以提供大致相等的反射和吸收特性，等等)，预先确定填充结构在整个晶片上相对于第一器件和第二器件的分布。
更具体地，当晶片的每个区域，最好是当每个区域中的任意给定子区域具有在不同反射率的不同材料之间大致相同的总体比例和密度时，可以获得大致均匀的反射率。由于第一器件对第二器件的比例以及它们在晶片的任意给定区域和/或在任意给定子区域内的位置会随着设计而变化，因此获得均匀反射率所必需的填充结构(包括至少一个具有预定的第一材料对第二材料比例的混合填充结构)的分布(也即，数量和位置)也会逐个区域和逐个子区域地变化，在那些区域或子区域中的任何混合填充结构中第一材料对第二材料的比例也会变化。
所述结构的第三种实施方式包括混合取向(HOT)晶片。HOT晶片可以包括具有第一取向和第一厚度的第一部分(例如，具有110取向的单晶硅)，以及具有第二取向和第二厚度的第二部分(例如，具有100取向的单晶硅)。第一部分位于电介质层上(也即，绝缘体上硅(SOI)部分)。第一部分和第二部分具有不同厚度的结果就是，这两部分之间的反射和吸收特性也变化。如前述实施方式，在第三实施方式中，HOT晶片的每个区域包括集成电路，并且还包括包含该集成电路的各种不同电路的多个子区域。这些电路的每个电路都可以由第一类型器件(例如p型场效应晶体管(pfet))和第二类型器件(例如n型场效应晶体管(nfet))二者构成。然而，在此实施方式中，不是包括不同的材料，而是这两种不同类型的器件形成在HOT晶片的不同硅部分中，因此具有相同半导体材料的不同晶体取向以及不同厚度，从而具有不同的反射和吸收特性。
该第三种实施方式也包括多个填充结构(也即，第一和第二填充结构)。第一填充结构例如可以包括具有与第一器件相同的厚度和相同的反射率的虚拟第一器件。类似地，第二填充结构例如可以包括具有与第二器件相同的厚度和相同的反射率的虚拟第二器件。为了实现整个晶片上均匀的反射率(也即，均衡反射和吸收特性以提供大致相等的反射和吸收特性，等等)，第一和第二填充结构在晶片上逐个区域以及在每个区域中逐个子区域的分布可以根据第一和第二器件的分布而变化。
更具体地，当晶片的每个区域，最好是当每个区域中的任意给定子区域具有在不同厚度(从而不同反射率)的材料之间大致相同的总体比例和密度时，可以获得大致均匀的反射率。由于第一器件对第二器件的比例以及它们在晶片的任意给定区域和/或在任意给定子区域内的位置会随着设计而变化，因此获得均匀反射率所必需的第一和第二填充结构的分布(也即，数量和位置)也会变化。
同时公开了形成上述结构的方法。
在该方法的第一实施方式中，提供晶片和将要形成在该晶片上的集成电路设计。该集成电路设计可以包括多个电路，这些电路将具有第一反射率的第一材料(例如，外延生长的硅锗)的第一类型器件(例如，p型场效应晶体管(pfet))和具有第二反射率的第二材料(例如，单晶硅)的第二类型器件(例如，n型场效应晶体管(nfet))相结合。基于该集成电路设计，将形成该电路的第一和第二器件映射到晶片上。然后，基于第一和第二器件的此映射，预先确定填充结构(也即第一和第二填充结构)在晶片上逐个区域以及在每个区域中逐个子区域的分布，使得整个晶片上的反射率将大致均匀。
更具体地，通过分布填充结构使得晶片的每个区域，最好是每个区域内的每个子区域具有在不同反射率的不同材料之间大致相等的总体比例和密度，从而可以获得大致均匀的反射率(也即，均衡的反射和吸收特性，大致相等的反射和吸收特性，等等)。由于第一器件对第二器件的比例以及它们在晶片的任意给定区域内和/或在任意给定子区域内的位置会随着设计而变化，因此获得均匀反射率所必需的第一和第二填充结构的分布(也即，数量和位置)也会变化。
一旦映射了电路并且预先确定了填充结构的位置和数量，第一和第二器件以及第一和第二填充结构就同时形成在晶片上。此外，当形成了第一器件，第一填充结构例如可以通过形成虚拟第一器件(也即非功能性器件)来形成，该虚拟第一器件以与第一器件相同的方式构成使得其包括与第一器件相同的第一材料。类似地，当形成了第二器件，第二填充结构例如可以通过形成虚拟第二器件(也即非功能性器件)来形成，该虚拟第二器件以与第二器件相同的方式构成使得其包括与第二器件相同的第二材料。
类似地，方法的第二实施方式包括提供晶片和将要形成在该晶片上的集成电路设计。该集成电路设计可以包括多个电路，这些电路将具有第一反射率的第一材料(例如，外延生长的硅锗)的第一类型器件(例如，p型场效应晶体管(pfet))和具有第二反射率的第二材料(例如，单晶硅)的第二类型器件(例如，n型场效应晶体管(nfet))相结合。基于该集成电路设计，将形成各种电路的第一器件和第二器件映射到晶片上。
然后，基于第一和第二器件的此映射，预先确定填充结构在晶片上逐个区域和在每个区域中逐个子区域的组成以及分布，使得整个晶片上的反射率将是大致均匀的。填充结构可以包括包含第一材料的第一填充结构、包含第二材料的第二填充结构和/或包含这两种材料的一个或多个混合填充结构。因此，确定填充结构的组成和分布包括确定第一填充结构的分布(也即，数量和位置)、确定第二填充结构的分布(也即，数量和位置)以及确定具有不同的预定的第一材料对第二材料比例的不同混合填充结构的分布(也即，数量和位置)。
更具体地，为了实现大致均匀的反射率(也即，均衡反射和吸收特性，大致相等的反射吸收特性，等等)，预先确定填充结构(包括具有预定的第一材料对第二材料比例的混合填充结构)在整个晶片上相对于第一和第二器件的分布，使得晶片的每个区域，最好是每个区域内的每个子区域将具有在不同反射率的不同材料之间大致相同的总体比例和密度。由于第一器件对第二器件的比例以及它们在晶片的任意给定区域和/或任意给定子区域内的位置会随着设计而变化，因此获得均匀反射率所必需的填充结构(包括任何混合填充结构)的分布(也即，数量和位置)将逐个区域以及逐个子区域地变化。
一旦映射了电路并且一旦预先确定了不同填充结构的配置以及它们各自的位置和数量，第一和第二器件以及填充结构(包括任何混合填充结构)就可以同时形成在晶片上。
方法的第三实施方式包括提供混合取向(HOT)晶片。HOT晶片可以使用传统工艺技术来形成，使得第一部分包括对pfet性能最优的110取向单晶硅，以及第二部分包括对nfet性能最优的100取向单晶硅。由于形成第一和第二部分所使用的工艺，第一和第二部分会具有不同的厚度。因而，第一和第二部分会具有不同的反射和吸收特性(也即，分别具有第一反射率和第二反射率)。
还提供将要形成在晶片上的集成电路设计。该集成电路设计可以将第一类型器件(例如，p型场效应晶体管(pfet))和第二类型器件(例如，n型场效应晶体管(nfet))相结合。基于此集成电路设计和HOT晶片的配置，第一器件和第二器件被映射到晶片上。具体地，映射第一器件和第二器件使得它们分别形成在第一部分和第二部分中以保证最优的性能。例如，如果第一硅部分是110取向并且第一器件是pfet，则第一器件将形成在该第一部分中以保证最优的性能。类似地，如果第二硅部分是100取向并且第二器件是nfet，则第二器件将形成在该第二部分中以保证最优的性能。
然后，基于第一和第二器件的此映射，预先确定填充结构(也即，第一和第二填充结构)在晶片上逐个区域和在每个区域中逐个子区域的分布(也即，数量和位置)，使得整个晶片上的反射率将是大致均匀的(也即，使得反射和吸收特性将被均衡，等等)。更具体地，当晶片的每个区域，最好是当每个区域内的任意给定子区域具有在具有第一厚度和第一反射率的半导体材料与具有第二厚度和第二反射率的半导体材料之间大致相同的总体比例和密度时，可以获得大致均匀的反射率。由于第一器件对第二器件的比例以及它们在晶片的任意给定区域和/或任意给定子区域内的位置会随着设计而变化，因此获得均匀反射率所必需的第一和第二填充结构的分布(也即，数量和位置)也会变化。
一旦映射了电路并且预先确定了填充结构的位置和数量，第一和第二器件以及第一和第二填充结构就可以同时形成在晶片上。第一和第二器件例如可以使用传统工艺技术来形成，以便在同一HOT晶片上形成位于具有第一取向(例如110)硅的第一部分中的pfet和位于具有第二取向(例如100)硅的第二部分中的nfet。此外，当形成了第一器件，第一填充结构例如可以通过形成包括具有相同厚度的相同取向硅的虚拟第一器件(也即非功能性器件)来形成。类似地，当形成了第二器件，第二填充结构例如可以通过形成包括具有相同厚度的相同取向硅的虚拟第二器件(也即非功能性器件)来形成。
当结合下面的描述和附图考虑时，将更好地认识到和理解本发明实施方式的这些和其他方面。然而应当理解，下面的描述尽管指示了本发明的优选实施方式及其多个特定细节，但其是作为示例而不是限制给出的。在不偏离本发明精神的情况下在本发明的实施方式的范围内可以做出多种变化和修改，并且本发明的实施方式包括所有这种修改。
附图说明
从下面参考附图的详细描述，将更好地理解本发明的实施方式，其中：
图1是示出了示例性晶片的示意图；
图2是示出了示例性集成电路的示意图；
图3是示出了结合到晶片结构中的填充结构的示意图；
图4是示出了本发明的结构的实施方式的示意图；
图5是示出了本发明的结构的另一实施方式的示意图；
图6是示出了本发明的结构的又一实施方式的示意图；
图7是示出了示例性混合取向(HOT)晶片的示意图；
图8是示出了本发明的方法的实施方式的流程图；
图9是示出了本发明的方法的另一实施方式的流程图；
图10是示出了本发明的方法的又一实施方式的流程图；以及
图11是示出了在半导体设计、制造和/或设置中使用的设计过程的流程图。
具体实施方式
参照在下面的描述中所详细描述的并在附图中所示出的非限制性实施方式，对本发明的实施方式和各种特征及其优点进行更全面地说明。应当注意，附图中示出的特征不是必需按比例绘制的。省略了对公知的组件和工艺技术的描述以免不必要地模糊本发明的实施方式。此处所用的示例，其目的仅在于帮助理解本发明的实施方式可以实践的方式以及进一步使得本领域技术人员能够实施本发明的实施方式。因此，这些示例不应当解释为对本发明实施方式的范围的限制。
如上所述，反射和吸收特性的变化可能是由于不同的因素引起的，诸如晶片的不同区域中的不同的材料和/或不同的材料厚度。这些不均匀的温度变化可以改变整个晶片上的掺杂剂激活、损害修复等，并且可以因此导致阈值电压、薄膜电阻、驱动电流、泄漏电流等的变化。因此不均匀的温度变化可以导致明显的、依赖于位置的器件性能变化。
最近开发的互补金属氧化物半导体(CMOS)器件已经将外延生长的硅锗(eSiGe)结合到p型场效应晶体管的源极/漏极区域中以便增强性能。因此，这些器件既包括具有硅锗的pfet又包括具有单晶硅的n型场效应晶体管(nfet)。然而，硅锗和单晶硅的反射和吸收特性是不同的，并且可以导致性能差异。具体地，eSiGe的反射率可以比单晶硅的反射率高出10％之多，从而导致性能差异高达20％。类似地，已经开发了混合取向(HOT)晶片，其绝缘体上硅(SOI)部分具有一个增强一种类型的场效应晶体管(例如pfet)性能的取向(例如110)，以及体硅部分具有一个增强另一种类型的场效应晶体管(例如nfet)性能的不同取向(例如100)。然而，由于它们不同的厚度，SOI部分和体硅部分具有不同的反射特性。具体地，SOI部分的反射率可以比体硅部分的反射率高出15％之多，从而导致性能差异高达30％。而且，随着工艺持续改进，退火升温时间将持续缩短(例如，缩短为次秒级的升温)，并且将伴随这些更快的升温时间而来的是甚至对整个晶片的反射和吸收特性的变化更加敏感。因此，本领域需要一种保证在快速热退火工艺期间整个晶片上均匀的温度变化的半导体晶片结构以及相关技术。
鉴于上述，此处公开了半导体结构的实施方式及形成该结构的相关方法，其使用具有变化的配置的虚拟填充结构来提供整个晶片上均匀的反射率(即，均衡反射和吸收特性以提供大致相等的反射和吸收特性，等等)，以便保证在快速热退火期间整个晶片上均匀的温度变化。一种实施方式通过在整个晶片上分布包括不同半导体材料的填充结构，使得在晶片的每个区域内，最好在晶片的每个子区域内获得在不同半导体材料之间大致相同的总体比例和密度，从而获得均匀的反射率。另一种实施方式通过在整个晶片上分布包含一个或多个混合填充结构的填充结构，该混合填充结构具有可变的不同半导体材料的比例，使得在晶片的每个区域内，最好在晶片的每个子区域内获得在不同半导体材料之间大致相同的总体比例和密度，从而获得均匀的反射率。还一种实施方式通过在整个晶片上分布包括具有不同厚度的半导体材料的填充结构，使得在晶片的每个区域内，最好在晶片的每个子区域内获得在不同厚度的半导体材料之间大致相同的总体比例和密度，从而获得均匀的反射率。
更具体地，参考图1，本发明的半导体结构的每种实施方式包括具有多个区域110的晶片100，最后将从这些区域切割单个的芯片。这些区域101例如可以被划片线150分隔。
图2示出了如图1所示的晶片结构的区域210的分解视图。通常，每个区域会包括集成电路，并且还会包括包含该集成电路的各种不同电路(例如，静态随机访问存储器(SRAM)、逻辑电路等)的多个子区域(例如，211、212)。这些电路中的每个可以由单独的器件构成，例如结合了第一类型器件201(例如p型场效应晶体管(pfet))和第二类型器件202(例如n型场效应晶体管(nfet))的互补金属氧化物半导体(CMOS)器件。
图3示出了如图1所示的晶片结构的区域310的分解视图。在过去，虚拟填充结构300已经被结合到晶片中和各种电路(也即，第一器件301和第二器件302周围)中以便在整个晶片上均匀分布器件密度，从而减小整个晶片上不同位置处形成的结构的坡纵剖面(slope profile)和蚀刻偏差的变化(例如，如在2001年7月17日授予Plat等人的美国专利No.6,262,435中所描述，通过参考将其并入于此)。这些虚拟填充结构300通常全部是相同的类型(也即，由相同的材料构成，具有相同的厚度并且以相同的方式配置)。
相反，本发明的实施方式使用多个具有可变化的不同材料、厚度和/或配置的不同虚拟填充结构，不仅在整个晶片上均匀分布器件密度，而且均匀分布反射和吸收特性，从而保证在快速热退火处理期间均匀的温度变化。
参考图4和图5，在结构的前两种实施方式中，这两种不同类型的器件(例如图4的401-402和图5的501-502)可以包括具有不同的反射和吸收特性的不同材料。可以选择这些不同的材料以得到最佳的场效应晶体管性能。更具体地，第一器件401、501的每个可以包括具有第一反射率的第一材料(例如，在源极/漏极区域中具有外延生长的硅锗的pfet)。类似地，第二器件402、502的每个可以包括具有第二反射率的第二材料(例如，在源极/漏极区域中具有单晶硅的nfet)。
图4示出了如图1的晶片结构的两个相邻区域410、420的分解视图。在此第一实施方式中，填充结构450可以包括第一填充结构451和第二填充结构452二者。该第一填充结构451例如可以包括虚拟第一器件(即，非功能性器件，其以与第一器件401相同的方式构成，使得其包括与第一器件401相同的第一材料(例如，硅锗))。类似地，该第二填充结构452例如可以包括虚拟第二器件(即，非功能性器件，其以与第二器件402相同的方式构成，使得其包括与第二器件402相同的第二材料(例如，单晶硅))。
为了实现整个晶片上均匀的反射率(即，均衡反射和吸收特性以提供大致相等的反射和吸收特性，等等)，第一和第二填充结构451、452在晶片上逐个区域以及在每个区域中逐个子区域的分布可以根据第一和第二器件401、402的分布而变化。更具体地，当晶片的每个区域410、420，最好是当每个区域中的任意给定子区域(例如，区域410的子区域411-412，区域420的子区域421-422，等)具有在不同反射率的不同材料之间大致相同的总体比例和密度时，可以获得大致均匀的反射率。也即，每个区域410、420，最好是每个子区域具有在第一器件和第一填充结构中的第一材料的表面积总和与在第二器件和第二填充结构中的第二材料的表面积总和之间大致相同的总体比例。此相同的总体比例可以是预先确定的，例如可以基于晶片上所有第一器件401与晶片上所有第二器件402的比例来确定。
因此，仅用于示例性的目的，如果晶片设计包括一百个第一器件和三百个第二器件，则对于每个区域410、420，预先确定的第一材料与第二材料的比例可以大致为1∶3。然而，由于第一器件与第二器件的比例以及它们在晶片的任意给定区域和/或在任意给定子区域内的位置会随着设计而变化，因此获得均匀的反射率所必需的第一和第二填充结构451、452的分布(也即，数量和位置)也会变化。
例如，区域410和420的每个都示出了大致为1∶3的第一材料与第二材料的比例(也即，在第一器件和第一填充结构中的第一材料的表面积总和与在第二器件和第二填充结构中的第二材料的表面积总和之间的比例)。然而，因为区域410的子区域411-412中以及区域420的子区域421-422中的电路是不同的(也即，它们包含不同数量和/或配置的第一和第二器件401、402)，所以第一和第二填充结构451、452的分布在区域410和420之间不同。另外，因为不同子区域具有不同的第一器件与第二器件的比例，所以第一和第二填充结构451、452的分布在不同的子区域之间也不同。
图5示出了如图1的晶片结构的两个相邻区域510、520的分解视图。在此第二实施方式中，一个、一些或所有的填充结构可以包括混合填充结构550。混合填充结构550是既包括第一材料(例如硅锗)又包括第二材料(例如单晶硅)的填充结构。为了实现均匀的反射率(也即，均衡反射和吸收特性以提供大致相等的反射和吸收特性，等等)，预先确定填充结构(包括具有第一材料的第一填充结构556、具有第二材料的第二填充结构557和/或一个或多个混合结构550)在整个晶片上相对于第一和第二器件501、502的分布。
更具体地，当晶片的每个区域510、520，最好是当每个区域中的任意给定子区域(例如，区域510的子区域511-513，区域520的子区域521-523，等等)具有在不同反射率的不同材料之间大致相同的总体比例和密度时，可以获得大致均匀的反射率。也即，每个区域510、520，最好是每个子区域可以具有在第一器件501中的第一材料的表面积、在任何第一填充结构556中的第一材料的表面积以及在任何混合填充结构550中的第一材料的表面积的总和与在第二器件502中的第二材料的表面积、在任何第二填充结构557的第二材料的表面积以及在任何混合填充结构550中的第二材料的表面积的总和之间大致相同的总体比例。如前述实施方式，此相同的总体比例可以是预先确定的，例如可以基于晶片上所有第一器件501与晶片上所有第二器件502的比例来确定。
因此，仅用于示例性的目的，如果晶片设计包括一百个第一器件和三百个第二器件，则对于每个区域510、520，预先确定的第一材料与第二材料的比例可以大致为1∶3。然而，由于第一器件与第二器件的比例以及它们在晶片的任意给定区域和/或在任意给定子区域内的位置会随着设计而变化，因此获得均匀的反射率所必需的包括任何混合填充结构550的填充结构的分布(也即，数量和位置)也会逐个区域和逐个子区域地变化，在任何混合填充结构550中第一材料对第二材料的比例也会变化。
例如，区域510和520的每个都示出了大致为1∶3的第一材料与第二材料的比例(也即，在第一器件501、任何第一虚拟器件556和任何混合填充结构550中的第一材料的表面积总和与在第二器件502、任何第二虚拟器件557和任何混合填充结构550中的第二材料的表面积总和之间的比例)。然而，因为区域510的子区域511-512中以及区域520的子区域521-522中的电路是不同的(也即，它们包含不同数量和/或配置的第一和第二器件501、502)，所以填充结构556、557和550的分布以及在任何混合填充结构550中的第一材料与第二材料的比例可以不同。也就是说，第一填充结构556、第二填充结构557和/或一个或多个具有不同的第一材料与第二材料比例的混合填充结构550(例如，见混合填充结构551-552)可以形成在晶片上以保证均匀的反射率。
例如，在较低密度子区域中(例如，区域510的子区域513以及区域520的子区域523)或者在已经显示出预先确定的第一材料与第二材料的比例的子区域中(例如，区域520的子区域511)，可以使用具有与用于每个区域的预定比例(例如1∶3)相同的第一材料与第二材料比例的第一混合填充结构551和/或具有相同的预定比例的第一和第二虚拟器件556、557。然而，在第一器件与第二器件的比例大于或者小于用于每个区域的预定比例的子区域中，可以使用附加的混合填充结构(例如552-553)和/或具有不同比例的第一与第二虚拟器件556、557。例如，在区域510的子区域512中，可以通过第二混合填充结构552来均衡较高的第一与第二器件的比例，该第二混合填充结构552相对于第一混合填充结构551按比例具有更多数量的第二材料。可选地，在区域520的子区域521-522中，可以通过第三混合填充结构553来均衡较低的第一与第二器件的比例，该第三混合填充结构553相对于第一混合填充结构551按比例具有更少数量的第二材料。
图6示出了如图1的晶片结构的两个相邻区域610、620的分解视图。在此结构的第三实施方式中，晶片100特别地包括混合取向(HOT)晶片。如图7所示，HOT晶片包括多个具有不同取向的半导体材料的部分(也即，第一和第二部分751、752)，这些部分通过电介质层780和绝缘结构790相互绝缘。也就是说，HOT晶片可以包括具有第一取向的第一部分751(例如，具有110取向的单晶硅)以及具有第二取向的第二部分752(例如，具有100取向的单晶硅)。第一部分751位于电介质层780上(也即，绝缘体上硅(SOI)部分)。第二部分752与第一部分751相邻并且通过绝缘结构790与其隔离。第二部分752(也即，体硅部分)进一步延伸入电介质层780和/或穿过电介质780到达半导体衬底。因而，第一和第二部分751-752具有不同的取向和不同的厚度(例如，厚度分别为761和762)。SOI部分和体硅部分的不同厚度的结果就是，这些部分751-752之间的反射和吸收特性也变化(也即，第一部分751具有第一反射率，第二部分752具有第二反射率)。
结合地参考图6和图7，如前述实施方式，晶片的每个区域(例如610、620)包括集成电路。通常，每个区域610、620会包括集成电路，并且进一步地会包括包含该集成电路的各种不同电路(例如，静态随机访问存储器(SRAM)、逻辑电路等)的多个子区域(例如区域610的611-612，区域620的621-622，等等)。这些电路中的每个可以由单独的器件构成，例如结合了第一类型器件601(例如p型场效应晶体管(pfet))和第二类型器件602(例如n型场效应晶体管(nfet))的互补金属氧化物半导体(CMOS)器件。然而，在此实施方式中，不是包括不同的材料，而是这两种不同类型的器件601、602形成在HOT晶片的不同硅部分中，因此具有相同半导体材料的不同晶体取向以及不同厚度，从而具有不同的反射和吸收特性。例如，第一器件601可以形成在HOT晶片的第一部分751中，其可以具有第一厚度761并且可以包括具有110取向硅以得到最佳性能的pfet，第二器件602可以形成在第二部分752中，其可以具有第二厚度762并且可以包括具有100取向硅以得到最佳性能的nfet。
如前述实施方式，晶片的每个区域610、620也可以包括位于集成电路的第一和第二器件601、602相邻位置处的多个填充结构650。在此实施方式中，填充结构650既可以包括第一填充结构651又可以包括第二填充结构652。该第一填充结构651例如可以包括虚拟第一器件(也即，非功能性器件，其以与第一器件相同的方式形成在HOT晶片的第一部分751中，使得它们具有相同的厚度761，从而具有与第一器件601相同的反射率)。类似地，第二填充结构652例如可以包括虚拟第二器件(也即，非功能性器件，其以与第二器件602相同的方式形成在HOT晶片的第二部分752中，使得它们具有相同的厚度762，从而具有与第二器件602相同的反射率)。
为了实现整个晶片上均匀的反射率(即，均衡反射和吸收特性以提供大致相等的反射和吸收特性，等等)，第一和第二填充结构651、652在晶片上逐个区域以及在每个区域中逐个子区域的分布可以根据第一和第二器件601、602的分布而变化。更具体地，当晶片的每个区域610、620，最好是当每个区域中的任意给定子区域(例如，区域610的子区域611-612，区域620的子区域621-622，等)具有在不同厚度(因而不同反射率)的材料之间大致相同的总体比例和密度时，可以获得大致均匀的反射率。也即，每个区域610、620，最好是每个子区域具有在第一器件601和第一填充结构651中的具有第一厚度761的半导体材料的表面积总和与在第二器件602和第二填充结构652中的具有第二厚度762的半导体材料的表面积总和之间大致相同的总体比例。此相同的总体比例可以是预先确定的，例如可以基于晶片上所有第一器件601与晶片上所有第二器件602的比例来确定。因此，仅用于示例性的目的，如果晶片设计包括一百个第一器件和三百个第二器件，则对于每个区域610、620，预先确定的第一材料与第二材料的比例可以大致为1∶3。然而，由于第一器件与第二器件的比例以及它们在晶片的任意给定区域和/或在任意给定子区域内的位置会随着设计而变化，因此获得均匀的反射率所必需的第一和第二填充结构651、652的分布(也即，数量和位置)也会变化。
例如，区域610和620的每个都示出了大致为1∶3的具有第一厚度的半导体材料与具有第二厚度的半导体材料的比例(也即，在第一器件601和第一填充结构651中具有第一厚度761的半导体材料的表面积总和与在第二器件602和第二填充结构652中具有第二厚度762的半导体材料的表面积总和之间的比例)。然而，因为区域610的子区域611-612中以及区域620的子区域621-622中的电路是不同的(也即，它们包含不同数量和/或配置的第一和第二器件601、602)，所以第一和第二填充结构651、652的分布在区域610和620之间不同。另外，因为不同子区域具有不同的第一器件与第二器件的比例，所以第一和第二填充结构651、652的分布在不同的子区域之间也不同。
还公开了形成上述结构的方法。
结合图4参考图8，在本发明方法的一个实施方式中，提供晶片和用于将要形成在该晶片上的集成电路的设计(802-804)。
该集成电路设计可以包括多个电路(例如，静态随机访问存储器(SRAM)和逻辑电路)，并且该多个电路中的每个例如可以包括将具有第一反射率的第一材料(例如，外延生长硅锗)的第一类型器件401(例如，p型场效应晶体管(pfet))和具有第二反射率的第二材料(例如，单晶硅)的第二类型器件402(例如，n型场效应晶体管(nfet))相结合的互补金属氧化物半导体(CMOS)器件(806-808)。
基于该集成电路设计，将形成该电路的第一器件401和第二器件402被映射到晶片上(810)。然后，基于第一和第二器件401-402的此映射，预先确定填充结构450(也即第一和第二填充结构451、452)在晶片上逐个区域以及在每个区域中逐个子区域的分布，使得整个晶片上的反射率将大致均匀(也即，使得反射和吸收特性均衡，从而反射和吸收特性大致相等，等等)(812)。
更具体地，通过分布填充结构450以使得晶片的每个区域410、420，最好是每个区域内的每个子区域(例如，区域410的子区域411-412，区域420的子区域421-422，等)具有在不同反射率的不同材料之间大致相等的总体比例和密度，从而可以获得大致均匀的反射率(814)。也就是说，预先确定填充结构451和452的分布以使得每个区域410、420，最好是每个子区域具有在第一器件401和第一填充结构451中的第一材料的表面积总和与在第二器件402和第二填充结构452中的第二材料的表面积总和之间大致相等的总体比例。此相同的总体比例可以是预先确定的，例如可以基于晶片上所有第一器件401与晶片上所有第二器件402的比例来确定。因此，仅用于示例性的目的，如果晶片设计包括一百个第一器件和三百个第二器件，则对于每个区域410、420，预先确定的第一材料与第二材料的比例可以大致为1∶3。然而，由于第一器件与第二器件的比例以及它们在晶片的任意给定区域和/或在任意给定子区域内的位置会随着设计而变化，因此获得均匀的反射率所必需的第一和第二填充结构451、452的分布(也即，数量和位置)也会变化。
一旦映射了电路并且预先确定了填充结构450的位置和数量，第一和第二器件401、402以及第一和第二填充结构451-452就同时形成在晶片上(818)。第一和第二器件401、402例如可以使用传统工艺技术来形成，以便在同一晶片上形成具有外延生长硅锗的源极和漏极区域的pfet以及具有单晶硅源极和漏极区域的nfet。此外，当形成了第一器件401，第一填充结构451例如可以通过形成虚拟第一器件(也即非功能性器件)来形成，该虚拟第一器件以与第一器件相同的方式构成，以使得其包括与第一器件相同的第一材料(例如，外延生长的硅锗源极/漏极区域)(820)。类似地，当形成了第二器件402，第二填充结构452例如可以通过形成虚拟第二器件(也即非功能性器件)来形成，该虚拟第二器件以与第二器件相同的方式构成，以使得其包括与第二器件相同的第二材料(例如，单晶硅)(822)。
结合图5参考图9，类似地，方法的另一种实施方式包括提供晶片和用于将要形成在该晶片上的集成电路的设计(902-904)。该集成电路设计可以包括多个电路(例如，静态随机访问存储器(SRAM)和逻辑电路)，并且该多个电路中的每个例如可以包括将具有第一反射率的第一材料(例如，外延生长硅锗)的第一类型器件501(例如，p型场效应晶体管(pfet))和具有第二反射率的第二材料(例如，单晶硅)的第二类型器件502(例如，n型场效应晶体管(nfet))相结合的互补金属氧化物半导体(CMOS)器件(906-908)。
基于该集成电路设计，将形成各种电路的第一器件501和第二器件502被映射到晶片上(910)。然后，基于第一和第二器件501-502的此映射，预先确定在晶片上逐个区域以及在每个区域中逐个子区域的填充结构的组成和分布(也即，数量和位置)，使得整个晶片上的反射率将大致均匀(也即，使得反射和吸收特性均衡，从而反射和吸收特性大致相等，等等)(912-916)。该填充结构可以包括具有第一材料的第一填充结构556、具有第二材料的第二填充结构557和/或具有这两种材料的一个或多个混合填充结构550。因此，确定填充结构的组成和分布包括确定第一填充结构的分布(也即，数量和位置)、确定第二填充结构的分布(也即，数量和位置)以及确定具有不同的预定的第一材料与第二材料比例的不同混合填充结构(例如，见混合填充结构551-553)的分布(也即，数量和位置)。
更具体地，为了实现大致均匀的反射率，预先确定填充结构(包括任何混合填充结构550)相对于第一和第二器件501、502的配置和分布，使得晶片的每个区域510、520，最好是每个区域内的每个子区域(例如，区域510的子区域511-513，区域520的子区域521-523，等)将具有在不同反射率的不同材料之间大致相等的总体比例和密度。也就是说，预先确定填充结构的配置和分布以使得每个区域510、520，最好是每个子区域将具有在第一器件501的第一材料的表面积、在任何第一填充结构556中的第一材料的表面积和在任何混合填充结构550中的第一材料的表面积总和与在第二器件502的第二材料的表面积、在任何第二填充结构557中的第二材料的表面积和在任何混合填充结构550中的第二材料的表面积总和之间大致相等的总体比例。
如前述实施方式，此相同的总体比例可以是预先确定的，例如可以基于晶片上所有第一器件501与晶片上所有第二器件502的比例来确定。因此，仅用于示例性的目的，如果晶片设计包括一百个第一器件和三百个第二器件，则对于每个区域510、520，预先确定的第一材料与第二材料的比例可以大致为1∶3。然而，由于第一器件与第二器件的比例以及它们在晶片的任意给定区域和/或在任意给定子区域内的位置会随着设计而变化，因此获得均匀的反射率所必需的填充结构的分布(也即，包括任何混合填充结构550的填充结构的数量和位置)也会逐个区域以及逐个子区域地变化，混合结构550内的第一材料与第二材料的比例也会变化。
例如，区域510和520的每个都示出了大致为1∶3的第一材料与第二材料的比例(也即，在第一器件501中的第一材料的表面积、在任何第一虚拟器件556中的第一材料的表面积和在任何混合填充结构550中的第一材料的表面积总和与在第二器件502的第二材料的表面积、在任何第二虚拟器件557中的第二材料的表面积和在任何混合填充结构550中的第二材料的表面积总和之间的比例)。然而，因为区域510的子区域511-512中以及区域520的子区域521-522中的电路是不同的(也即，它们包含不同数量和/或配置的第一和第二器件501、502)，所以包括任何混合填充结构550的填充结构的分布以及在任何混合填充结构550中的第一材料与第二材料的比例可以变化。
例如，在较低密度子区域中(例如，区域510的子区域513以及区域520的子区域523)或者在已经显示出预先确定的第一材料与第二材料的比例的子区域中(例如，区域520的子区域511)，可以形成包括具有与用于每个区域的预定比例(例如1∶3)相同的第一材料与第二材料比例的第一混合填充结构551和/或具有相同的预定比例的第一和第二填充结构556、557。然而，在第一器件与第二器件的比例大于或者小于用于每个区域的预定比例的子区域中，可以使用附加的混合填充结构(例如552-553)、第一填充结构556和/或第二填充结构557。例如，在区域510的子区域512中，可以通过第二混合填充结构552来均衡较高的第一与第二器件的比例，该第二混合填充结构552相对于第一混合填充结构551按比例具有更多数量的第二材料。可选地，在区域520的子区域521-522中，可以通过第三混合填充结构553来均衡较低的第一与第二器件的比例，该第三混合填充结构553相对于第一混合填充结构551按比例具有更少数量的第二材料。
一旦映射了电路并且预先确定了包括任何混合填充结构551-553的填充结构的位置和数量，第一和第二器件501、502以及混合填充结构551-553就可以同时形成在晶片上(918)。如前述实施方式，第一和第二器件601、602例如可以使用传统工艺技术来形成，以便在同一晶片上形成具有外延生长硅锗的源极和漏极区域的pfet以及具有单晶硅源极和漏极区域的nfet。在混合结构550上，只有该结构的部分被替换为外延生长的硅锗。
结合图6和图7参考图10，本方法的又一实施方式包括提供混合取向(HOT)晶片和用于将要形成在该晶片上的集成电路的设计(1001-1006)。
具体地，参考图7，HOT晶片例如可以通过在半导体衬底700上沉积电介质层780和在电介质层上沉积半导体层来形成。应当选择半导体层以使得其具有与半导体衬底不同的晶体取向。可以对沟槽进行构图以将其形成到半导体和电介质层中下至半导体衬底，因而形成具有第一取向的半导体材料部分(例如，第一部分751)。然后，在沟槽中的衬底上可以外延生长相同的半导体材料，使得其具有与衬底相同的取向，从而形成附加的具有第二取向的半导体材料部分(例如，第二部分752)。第一部分751例如可以包括对pfet性能最优的110取向单晶硅，以及第二部分752可以例如包括对nfet性能最优的100取向单晶硅。由于形成第一和第二部分751、752所使用的工艺，它们将具有不同的厚度。也就是说，具有第一晶体取向的半导体材料的第一部分751的第一厚度761将小于具有第二晶体取向的半导体材料的第二部分752的第二厚度762。从而，第一和第二部分751、752将具有不同的反射和吸收特性(也即，分别具有第一反射率和第二反射率)(1001-1003)。
集成电路设计可以包括多个电路(例如，静态随机访问存储器(SRAM)和逻辑电路)，并且该多个电路中的每个例如可以包括将第一类型器件601(例如，p型场效应晶体管(pfet))和第二类型器件602(例如，n型场效应晶体管(nfet))相结合的互补金属氧化物半导体(CMOS)器件(904-906，参见图2)。
基于该集成电路设计和HOT晶片的配置，第一器件601和第二器件602被映射到晶片上(1008)。具体地，映射第一和第二器件601、602以使得它们将分别形成在第一和第二部分751、752中，以保证最优性能(1009-1010)。例如，如果第一硅部分751是110取向并且第一器件601是pfet，则第一器件601将形成在第一部分751中以保证最优性能(1009)。类似地，如果第二硅部分752是100取向并且第二器件602是nfet，则第二器件602将形成在第二部分752中以保证最优性能(1010)。
然后，基于第一和第二器件601-602的此映射，预先确定填充结构650(也即，第一和第二填充结构651、652)在晶片上逐个区域以及在每个区域中逐个子区域的分布(也即，数量和位置)，使得整个晶片上的反射率将大致均匀(也即，使得反射和吸收特性均衡，从而反射和吸收特性大致相等，等等)(1012)。更具体地，当晶片的每个区域610、620，最好是当每个区域内的任何给定子区域(例如，区域610的子区域611-612，区域620的子区域621-622，等)具有在第一厚度和第一反射率的半导体材料与第二厚度和第二反射率的半导体材料之间大致相同的总体比例和密度时，可以获得大致均匀的反射率(1014)。也即，预先确定填充结构651和652的分布，使得每个区域610、620，最好是每个子区域具有在第一器件601和第一填充结构651中的具有第一厚度761的半导体材料的表面积总和与在第二器件602和第二填充结构652中的具有第二厚度762的半导体材料的表面积总和之间大致相同的总体比例。此相同的总体比例可以是预先确定的，例如可以基于晶片上所有第一器件601与晶片上所有第二器件602的比例来确定。因此，仅用于示例性的目的，如果晶片设计包括一百个第一器件和三百个第二器件，则对于每个区域610、620，预先确定的比例可以大致为1∶3。然而，由于第一器件与第二器件的比例以及它们在晶片的任意给定区域和/或在任意给定子区域内的位置会随着设计而变化，因此获得均匀的反射率所必需的第一和第二填充结构651、652的分布(也即，数量和位置)也会变化。
一旦映射了电路并且预先确定了填充结构650的位置和数量，第一和第二器件601、602以及第一和第二填充结构651-652就可以同时形成在晶片上(1018)。第一和第二器件601、602例如可以使用传统工艺技术来形成，以便在同一HOT晶片上形成位于具有第一取向(例如110)硅的第一部分中的pfet和位于具有第二取向(例如100)硅的第二部分中的nfet。此外，当形成了第一器件601，第一填充结构651例如可以通过形成虚拟第一器件(也即非功能性器件)来形成，该虚拟第一器件以与第一器件601相同的方式构成并且在晶片的相同的第一部分中形成，从而它们包括具有相同厚度的相同取向硅(1020)。类似地，当形成了第二器件602，第二填充结构652例如可以通过形成虚拟第二器件(也即非功能性器件)来形成，该虚拟第二器件以与第二器件602相同的方式构成并且在晶片的相同的第二部分中形成，从而它们包括具有相同厚度的相同取向硅(1022)。
图11示出了示例设计流程1100的框图。设计流程1100可以根据正在设计的IC的类型而变化。例如，用于构建专用IC(ASIC)的设计流程1100可能不同于用于设计标准元件的设计流程1100。设计结构1120优选地是对设计过程1110的输入并且可以来自于IP提供者、内核开发者、或其他设计公司或者可以由设计流程的操作者生成，或者来自其他来源。设计结构1120包括以图示形式或HDL，硬件描述语言(例如，Verilog、VHDL、C等)形式的图1-7中的电路。设计结构1120可以包含在一个或多个机器可读介质上。例如，设计结构1120可以是图1-7中的电路的文本文件或图形表示。设计过程1110优选地将图1-7中的电路合成(或转换)为连线表(netlist)1180，其中网表1180例如是布线、晶体管、逻辑门、控制电路、I/O、模块等的列表，该列表描述与集成电路设计中的并且记录在至少一个机器可读介质中的其他元件和电路的连接。这可以是迭代过程，在该过程中根据对该电路的设计规范和参数，对连线表1180重新合成一次或多次。
设计过程1110可以包括使用各种输入；例如，来自库元件1130、设计规范1140、特征数据1150、验证数据1160、设计规则1170以及测试数据文件1185(其可以包括测试模式和其他测试信息)的输入，其中库元件1130可以容纳一套通用元件、电路和器件，包括针对给定制造工艺(例如，不同的工艺节点，32nm，45nm，90nm等)的模型、版图和符号化表示。设计过程1110还可以包括，例如标准电路设计过程，诸如定时分析、验证、设计规则校验、放置和路由操作等。集成电路设计领域的普通技术人员可以认识到，在不脱离本发明的范围和精神的情况下，在设计过程1110中所使用的电子设计自动化工具和应用的可能的范围。本发明的设计结构不限于任何特定设计流程。
如图11所示，设计过程1110优选地将本发明的实施方式连同任何附加的集成电路设计或数据(如果可应用的话)转换为第二设计结构1190。设计结构1190以用于交换集成电路的版图数据的数据格式驻留在存储介质上(例如，以GSDII(GDS2)、GL1、OASIS或任何其他适合于存储此类设计结构的格式存储的信息)。设计结构1190可以包括诸如测试数据文件、设计内容文件、制造数据、版图参数、布线、金属层、过孔、形状、用于通过制造线路由的数据和任何其他半导体制造者如图11所示地生产本发明的实施方式所需要的数据的信息。接着，设计结构1190可以进入到阶段1195，例如在该阶段，设计结构1190：进行产品定案(tape-out)，发布给制造厂、发布给掩模厂(Mask House)、发送给另一设计厂、发送回客户等等。
因此，上面公开的是半导体结构的实施方式及形成该结构的相关方法，其使用具有变化的配置的虚拟填充结构来提供整个晶片上均匀的反射率，以便保证在快速热退火期间整个晶片上均匀的温度变化。一种实施方式通过在整个晶片上分布包括不同半导体材料的填充结构，使得在晶片的每个区域内，最好在晶片的每个子区域内获得在不同半导体材料之间大致相同的总体比例和密度，从而获得均匀的反射率。另一种实施方式通过在整个晶片上分布包含一个或多个混合填充结构的填充结构，该混合填充结构具有不同半导体材料的可变化的比例，使得在晶片的每个区域内，最好在晶片的每个子区域内获得在不同半导体材料之间大致相同的总体比例和密度，从而获得均匀的反射率。另一种实施方式通过在整个晶片上分布包括具有不同厚度的半导体材料的填充结构，使得在晶片的每个区域内，最好在晶片的每个子区域内获得在不同厚度的半导体材料之间大致相同的总体比例和密度，从而获得均匀的反射率
特定实施方式的前述说明将充分地揭示本发明的全部特性，使得其他人能够在不脱离一般概念的情况下，通过应用当前的知识，很容易地修改和/或改编此类特定实施方式以用于各种应用，因此，这种改变和修改应当并且其意在于被理解为包含在所公开的实施方式的等价物的含义和范围内。应当理解，此处所采用的措辞和术语是用于描述的目的，而不是用于限制。因此，本领域的技术人员将认识到本发明的实施方式可以在所附权利要求的精神和范围内通过修改而被实践。

Claims (34)

1.一种半导体结构，包括：
晶片；
在所述晶片上的多个第一器件，
其中所述第一器件包括具有第一反射率的第一材料；
在所述晶片上的多个第二器件，
其中所述第二器件包括具有第二反射率的第二材料，并且
其中所述第一反射率不同于所述第二反射率；以及
在所述晶片上的多个第一填充结构和第二填充结构，
其中所述第一填充结构包括所述第一材料，以及所述第二填充结构包括所述第二材料，以及
其中所述第一填充结构和所述第二填充结构在所述晶片上相对于所述第一器件和所述第二器件的分布使得在所述晶片上的反射率大致均匀。
2.根据权利要求1所述的半导体结构，
其中所述晶片包括多个区域，并且
其中所述第一填充结构和所述第二填充结构在每个所述区域中相对于所述第一器件和所述第二器件的分布使得每个所述区域具有大致相同的所述第一材料与所述第二材料的比例。
3.根据权利要求2所述的半导体结构，其中所述晶片的不同区域具有不同的所述第一器件与所述第二器件的比例，并且因此具有不同的所述第一填充结构和所述第二填充结构的分布。
4.根据权利要求3所述的半导体结构，其中在至少一个所述区域中的不同子区域具有不同的所述第一器件与所述第二器件的比例，并且因此具有不同的所述第一填充结构和所述第二填充结构的分布。
5.根据权利要求1所述的半导体结构，
其中所述第一材料包括硅锗，并且
其中所述第二材料包括硅。
6.一种半导体结构，包括：
晶片；
在所述晶片上的多个第一器件，
其中所述第一器件包括具有第一反射率的第一材料；
在所述晶片上的多个第二器件，
其中所述第二器件包括具有第二反射率的第二材料，并且
其中所述第一反射率不同于所述第二反射率；
包括至少一个混合填充结构的多个填充结构，
其中所述至少一个混合填充结构既包括所述第一材料又包括所述第二材料，并且
所述填充结构在所述晶片上相对于所述第一器件和所述第二器件的分布使得在所述晶片上的反射率大致均匀。
7.根据权利要求6所述的半导体结构，
其中所述晶片包括多个区域，并且
所述填充结构在每个所述区域中相对于所述第一器件和所述第二器件的分布是预先确定的，使得每个所述区域具有大致相同的所述第一材料与所述第二材料的比例。
8.根据权利要求7所述的半导体结构，其中所述晶片的不同区域具有不同的所述第一器件与所述第二器件的比例，并且因此具有不同的所述填充结构的分布。
9.根据权利要求8所述的半导体结构，其中在至少一个所述区域中的不同子区域具有不同的所述第一器件与所述第二器件的比例，并且因此具有不同的所述填充结构的分布。
10.根据权利要求6所述的半导体结构，其中所述至少一个混合填充结构包括预先确定的所述第一材料与所述第二材料的比例。
11.根据权利要求10所述的半导体结构，其中所述多个填充结构还包括多个混合填充结构，所述混合填充结构具有预先确定的所述第一材料与所述第二材料的比例。
12.根据权利要求11所述的半导体结构，其中所述混合填充结构的所述预先确定的所述第一材料与所述第二材料的比例不相同。
13.根据权利要求6所述的半导体结构，
其中所述第一材料包括硅锗，并且
其中所述第二材料包括硅。
14.一种半导体结构，包括：
晶片；
在所述晶片上的多个第一器件，
其中所述第一器件包括具有第一厚度的半导体材料；
在所述晶片上的多个第二器件，
其中所述第二器件包括具有第二厚度的半导体材料，并且
其中所述第一厚度不同于所述第二厚度；以及
在所述晶片上的多个第一填充结构和第二填充结构，
其中所述第一填充结构包括具有所述第一厚度的所述半导体材料，以及第二填充结构包括具有所述第二厚度的所述半导体材料，并且
其中所述第一填充结构和所述第二填充结构在所述晶片上相对于所述第一器件和所述第二器件的分布使得在所述晶片上的反射率大致均匀。
15.根据权利要求14所述的半导体结构，
其中所述晶片包括混合取向晶片，该混合取向晶片包括具有所述第一厚度和第一取向的所述半导体材料的第一部分，以及相邻于所述第一部分的所述半导体材料的第二部分，该第二部分具有所述第二厚度和第二取向，以及
其中所述第一器件和所述第一填充结构位于所述第一部分中，以及所述第二器件和所述第二填充结构位于所述第二部分中。
16.根据权利要求14所述的半导体结构，其中所述半导体材料包括单晶硅。
17.根据权利要求14所述的半导体结构，
其中所述晶片包括多个区域，以及
其中所述第一填充结构和所述第二填充结构在每个所述区域中相对于所述第一器件和所述第二器件的分布使得每个所述区域具有大致相同的具有所述第一厚度的所述半导体材料与具有所述第二厚度的所述半导体材料的比例。
18.根据权利要求17所述的半导体结构，其中所述晶片的不同区域具有不同的所述第一器件与所述第二器件的比例，并且因此具有不同的所述第一填充结构和所述第二填充结构的分布。
19.根据权利要求18所述的半导体结构，其中在至少一个所述区域中的不同子区域具有不同的所述第一器件与所述第二器件的比例，并且因此具有不同的所述第一填充结构和所述第二填充结构的分布。
20.根据权利要求14所述的半导体结构，
其中所述第一取向包括110取向，并且所述第一器件包括p型场效应晶体管，以及
其中所述第二取向包括100取向，并且所述第二器件包括n型场效应晶体管。
21.一种形成半导体结构的方法，包括：
在晶片上形成包括具有第一反射率的第一材料的第一器件和包括具有第二反射率的第二材料的第二器件；以及
在所述晶片上形成多个包括所述第一材料和所述第二材料的填充结构，其中所述形成包括：将所述填充结构在所述晶片上相对于所述第一器件和所述第二器件进行分布，以使得在所述晶片上的反射率大致均匀。
22.根据权利要求21所述的方法，还包括在所述形成所述第一器件、所述第二器件和所述填充结构之前，根据设计将所述第一器件和所述第二器件的每一个都映射到所述晶片上。
23.根据权利要求22所述的方法，其中所述形成所述多个填充结构包括：形成包括所述第一材料的第一填充结构和包括所述第二材料的第二填充结构。
24.根据权利要求22所述的方法，还包括，基于所述映射确定所述第一填充结构和所述第二填充结构的数量和位置，使得所述晶片的每个区域具有大致相同的所述第一材料与所述第二材料的比例。
25.根据权利要求23所述的方法，
其中所述形成所述第一填充结构包括：在所述形成所述第一器件期间，形成非功能性第一器件，以及
其中所述形成所述第二填充结构包括：在所述形成所述第二器件期间，形成非功能性第二器件。
26.根据权利要求23所述的方法，
其中所述第一材料包括外延生长的硅锗，以及
其中所述第二材料包括单晶硅。
27.根据权利要求21所述的方法，其中所述形成所述多个填充结构包括：形成至少一个既包括所述第一材料又包括所述第二材料的混合填充结构。
28.根据权利要求27所述的方法，还包括：基于所述映射确定针对所述至少一个混合填充结构的位置和第一材料与第二材料的比例。
29.根据权利要求27所述的方法，
其中所述形成所述多个填充结构包括：形成具有不同的预先确定的第一材料与第二材料比例的多个混合填充结构，以及
其中所述多个混合填充结构的所述不同的预先确定的第一材料与第二材料比例确保所述晶片的每个区域具有大致相同的所述第一材料与所述第二材料的比例。
30.一种形成半导体结构的方法，所述方法包括：
在晶片上形成包括具有第一厚度的半导体材料的第一器件和包括具有第二厚度的所述半导体材料的第二器件；以及
在所述晶片上形成包括具有所述第一厚度的所述半导体材料的第一填充结构和包括具有所述第二厚度的所述半导体材料的第二填充结构，
其中所述形成所述第一填充结构和所述第二填充结构包括：将所述第一填充结构和所述第二填充结构在所述晶片上相对于所述第一器件和所述第二器件进行分布，以使得在所述晶片上的反射率大致均匀。
31.根据权利要求30所述的方法，其中所述提供所述晶片包括：提供混合取向晶片，该混合取向晶片包括具有所述第一厚度和第一取向的第一硅部分，以及具有所述第二厚度和第二取向的第二硅部分。
32.根据权利要求31所述的方法，
其中所述形成所述第一器件和所述形成所述第一填充结构包括：在所述第一硅部分中同时形成所述第一器件和所述第一填充结构，以及
其中所述形成所述第二器件和所述形成所述第二填充结构包括：在所述第二硅部分中同时形成所述第二器件和所述第二填充结构。
33.根据权利要求30所述的方法，其中所述形成所述第一填充结构还包括形成非功能性第一器件，以及其中所述形成所述第二填充结构包括形成非功能性第二器件。
34.根据权利要求30所述的方法，还包括在所述形成所述器件和所述填充结构之前，
基于设计，将所述第一器件和所述第二器件的每一个映射到所述晶片上；以及
基于所述映射，确定所述第一填充结构和所述第二填充结构的数量和位置，使得所述晶片的每个区域具有大致相同的具有所述第一厚度的所述半导体材料与具有所述第二厚度的所述半导体材料的比例。
CN200810081704A 2007-02-26 2008-02-25 用于器件特定填充以提高退火均匀性的结构和方法 Expired - Fee Related CN100583438C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/678,745 US7692275B2 (en) 2007-02-26 2007-02-26 Structure and method for device-specific fill for improved anneal uniformity
US11/678,745 2007-02-26

Publications (2)

Publication Number Publication Date
CN101257020A CN101257020A (zh) 2008-09-03
CN100583438C true CN100583438C (zh) 2010-01-20

Family

ID=39714936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810081704A Expired - Fee Related CN100583438C (zh) 2007-02-26 2008-02-25 用于器件特定填充以提高退火均匀性的结构和方法

Country Status (2)

Country Link
US (2) US7692275B2 (zh)
CN (1) CN100583438C (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888736B2 (en) * 2007-08-29 2011-02-15 International Business Machines Corporation MUGFET with optimized fill structures
WO2011033676A1 (ja) 2009-09-18 2011-03-24 株式会社東芝 半導体装置の製造方法
JP5551409B2 (ja) * 2009-10-23 2014-07-16 ルネサスエレクトロニクス株式会社 半導体装置の設計方法、設計装置、設計プログラム及び半導体装置
US8402412B1 (en) * 2011-05-20 2013-03-19 Xilinx, Inc. Increasing circuit speed and reducing circuit leakage by utilizing a local surface temperature effect
US8527918B2 (en) * 2011-09-07 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Target-based thermal design using dummy insertion for semiconductor devices
US9647066B2 (en) * 2012-04-24 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy FinFET structure and method of making same
US8839177B1 (en) * 2013-08-22 2014-09-16 International Business Machines Corporation Method and system allowing for semiconductor design rule optimization
US9059126B1 (en) * 2013-12-23 2015-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method of manufacturing the same
CN103938269A (zh) * 2014-04-28 2014-07-23 上海华力微电子有限公司 一种外延工艺腔体温度校准的方法
US20170365675A1 (en) * 2016-06-16 2017-12-21 United Microelectronics Corp. Dummy pattern arrangement and method of arranging dummy patterns
WO2018008068A1 (ja) * 2016-07-04 2018-01-11 三菱電機株式会社 半導体装置の製造方法
US10014266B2 (en) 2016-07-26 2018-07-03 Raytheon Company Monolithic microwave integrated circuit (MMIC) and method for forming such MMIC having rapid thermal annealing compensation elements
US20220406769A1 (en) * 2021-06-22 2022-12-22 International Business Machines Corporation Device mismatch mitigation for medium range and beyond distances

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59169126A (ja) 1983-03-16 1984-09-25 Ushio Inc 半導体ウエハ−の加熱方法
USH1637H (en) 1991-09-18 1997-03-04 Offord; Bruce W. Laser-assisted fabrication of bipolar transistors in silicon-on-sapphire (SOS)
US5262435A (en) * 1992-02-10 1993-11-16 Merck & Co., Inc. Cholesterol lowering compounds
US5336641A (en) 1992-03-17 1994-08-09 Aktis Corporation Rapid thermal annealing using thermally conductive overcoat
JPH06295923A (ja) 1993-03-31 1994-10-21 Sony Corp Ｍｏｓトランジスターの製造方法
US6028002A (en) 1996-05-15 2000-02-22 Micron Technology, Inc. Refractory metal roughness reduction using high temperature anneal in hydrides or organo-silane ambients
US5756369A (en) 1996-07-11 1998-05-26 Lsi Logic Corporation Rapid thermal processing using a narrowband infrared source and feedback
US5841110A (en) 1997-08-27 1998-11-24 Steag-Ast Gmbh Method and apparatus for improved temperature control in rapid thermal processing (RTP) systems
JP3968484B2 (ja) 1998-02-18 2007-08-29 ソニー株式会社 薄膜トランジスタの製造方法
US6265282B1 (en) * 1998-08-17 2001-07-24 Micron Technology, Inc. Process for making an isolation structure
US5956603A (en) * 1998-08-27 1999-09-21 Ultratech Stepper, Inc. Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits
US6262435B1 (en) * 1998-12-01 2001-07-17 Marina V. Plat Etch bias distribution across semiconductor wafer
US6403923B1 (en) 1999-09-03 2002-06-11 Mattson Technology, Inc. System for controlling the temperature of a reflective substrate during rapid heating
JP2002174890A (ja) * 2000-12-07 2002-06-21 Hitachi Ltd 半導体集積回路の製造方法
JP4322453B2 (ja) * 2001-09-27 2009-09-02 株式会社東芝 半導体装置およびその製造方法
US6982212B2 (en) 2001-11-30 2006-01-03 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device
RU2206141C1 (ru) 2002-03-25 2003-06-10 Андреев Владимир Викторович Способ изготовления мдп-транзисторов
US7063923B2 (en) 2002-07-11 2006-06-20 United Electronics Corp. Optical proximity correction method
JP2004063863A (ja) 2002-07-30 2004-02-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6900091B2 (en) 2002-08-14 2005-05-31 Advanced Analogic Technologies, Inc. Isolated complementary MOS devices in epi-less substrate
US6828204B2 (en) 2002-10-16 2004-12-07 Varian Semiconductor Equipment Associates, Inc. Method and system for compensating for anneal non-uniformities
US6747245B2 (en) 2002-11-06 2004-06-08 Ultratech Stepper, Inc. Laser scanning apparatus and methods for thermal processing
JP4429586B2 (ja) 2002-11-08 2010-03-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100418197C (zh) * 2003-03-13 2008-09-10 富士通株式会社 具有虚设图形的半导体器件
US7223615B2 (en) * 2003-03-26 2007-05-29 Advanced Micro Devices, Inc. High emissivity capacitor structure
US6867080B1 (en) * 2003-06-13 2005-03-15 Advanced Micro Devices, Inc. Polysilicon tilting to prevent geometry effects during laser thermal annealing
DE10329212B4 (de) 2003-06-28 2006-07-06 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten DRAM-Speicherschaltung mit Corner Devices
TWI294648B (en) * 2003-07-24 2008-03-11 Au Optronics Corp Method for manufacturing polysilicon film
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
US7320927B2 (en) * 2003-10-20 2008-01-22 Texas Instruments Incorporated In situ hardmask pullback using an in situ plasma resist trim process
US6812550B1 (en) * 2003-11-03 2004-11-02 Advanced Micro Devices, Inc. Wafer pattern variation of integrated circuit fabrication
US7145104B2 (en) 2004-02-26 2006-12-05 Ultratech, Inc. Silicon layer for uniformizing temperature during photo-annealing
US8658945B2 (en) 2004-02-27 2014-02-25 Applied Materials, Inc. Backside rapid thermal processing of patterned wafers
US7223647B2 (en) * 2004-11-05 2007-05-29 Taiwan Semiconductor Manufacturing Company Method for forming integrated advanced semiconductor device using sacrificial stress layer
US7344929B2 (en) * 2005-01-13 2008-03-18 Texas Instruments Incorporated Method for manufacturing an integrated circuit using a capping layer having a degree of reflectivity
US7642205B2 (en) * 2005-04-08 2010-01-05 Mattson Technology, Inc. Rapid thermal processing using energy transfer layers
US7479421B2 (en) 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby

Also Published As

Publication number Publication date
US20080203540A1 (en) 2008-08-28
CN101257020A (zh) 2008-09-03
US20100090320A1 (en) 2010-04-15
US7692275B2 (en) 2010-04-06
US7898065B2 (en) 2011-03-01

Similar Documents

Publication Publication Date Title
CN100583438C (zh) 用于器件特定填充以提高退火均匀性的结构和方法
CN102640274B (zh) 电子装置和系统及用于制造和使用该电子装置和系统的方法
US7964893B2 (en) Forming ESD diodes and BJTs using FinFET compatible processes
US6936898B2 (en) Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
US7698680B2 (en) Engineering change order cell and method for arranging and routing the same
US20110133776A1 (en) Arrays of transistors with back control gates buried beneath the insulating film of a semiconductor-on-insulator substrate
US20070254446A1 (en) Self-aligned biopolar junction transistors
US7541613B2 (en) Methods for reducing within chip device parameter variations
US8482100B2 (en) Resistor array and semiconductor device including the same
US20110316053A1 (en) MOS transistor structure with easy access to all nodes
US8513738B2 (en) ESD field-effect transistor and integrated diffusion resistor
US20100167477A1 (en) Localized temperature control during rapid thermal anneal
CN102884630B (zh) 电子设备和系统及其生产和使用方法
US9236449B2 (en) High voltage laterally diffused metal oxide semiconductor
US7326620B2 (en) Method of manufacturing a semiconductor device and semiconductor device obtainable with such a method
JP5314902B2 (ja) 改善されたアニール一様性のためのデバイス固有のフィルの構造
CN102157465A (zh) 半导体装置及其制造方法
US6479870B1 (en) ESD device with salicide layer isolated by shallow trench isolation for saving one salicide block photomask
US6124615A (en) Stacked semiconductor structure for high integration of an integrated circuit with junction devices
US9583240B2 (en) Temperature independent resistor
US7307320B2 (en) Differential mechanical stress-producing regions for integrated circuit field effect transistors
US20090096066A1 (en) Structure and Method for Device-Specific Fill for Improved Anneal Uniformity
US20140302660A1 (en) Local interconnect to a protection diode
US7902611B1 (en) Integrated circuit well isolation structures
TW202137477A (zh) 靜電放電保護電路及其製造的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100120

Termination date: 20120225