CN100589682C - 用于填充通孔的方法 - Google Patents

用于填充通孔的方法 Download PDF

Info

Publication number
CN100589682C
CN100589682C CN200610170309A CN200610170309A CN100589682C CN 100589682 C CN100589682 C CN 100589682C CN 200610170309 A CN200610170309 A CN 200610170309A CN 200610170309 A CN200610170309 A CN 200610170309A CN 100589682 C CN100589682 C CN 100589682C
Authority
CN
China
Prior art keywords
current density
hole
metallide
vias
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610170309A
Other languages
English (en)
Other versions
CN1993024A (zh
Inventor
真筱直宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN1993024A publication Critical patent/CN1993024A/zh
Application granted granted Critical
Publication of CN100589682C publication Critical patent/CN100589682C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/02—Tanks; Installations therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/026—Electroplating of selected surface areas using locally applied jets of electrolyte
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal

Abstract

本发明公开一种填充通孔的方法，其特征在于：在通过电解电镀用电镀金属填充在基板中形成的通孔的情况下，当以保持恒定的电流密度作为所述电解电镀的电流密度执行所述电解电镀时，以高于能够完全填充所述通孔的恒定电流密度的高电流密度开始所述电解电镀；以及在以高电流密度开始所述电解电镀之后，通过在达到形成缝隙直径之前将电流密度变为低于所述高电流密度的电流密度，继续所述电解电镀，在所述缝隙直径下，即使当继续所述电解电镀时内径也不会减小。

Description

用于填充通孔的方法
技术领域
本发明涉及一种用于填充通孔(导通孔)的方法，更具体地说，涉及一种用电镀金属通过电解电镀填充通孔的通孔填充方法，该电解电镀使用覆盖形成通孔的基板的整个表面的金属薄膜作为供电层。
背景技术
在用于半导体器件等电子元件中的基板中，形成贯穿该基板的导通部(via)，并且在该基板的两个表面上形成的导电图案电连接。
这种导通部的形成方法包括例如用电镀金属通过电解电镀填充贯穿基板的通孔来形成导通部的方法。此方法在图4中示出。在图4所示的方法中，如图4A所示，首先在由绝缘材料制成的基板100中形成圆柱形通孔102之后，如图4B所示，通过无电解电镀在包括通孔102的内壁面的基板100的表面上形成薄膜金属层104。
此外，执行使用薄膜金属层104作为供电层的电解电镀，并在通孔102的内壁面和薄膜金属层104的露出表面上形成电镀金属层106。如图4C所示，首先进行此电解电镀，以便使通孔的内壁面上形成的电镀金属层的厚度(tin)等于其中通孔102所敞开的基板表面上形成的电镀金属层的厚度(tout)。
如图4D所示，当进行这种电解电镀时，达到缝隙直径(seamdiameter)，即，即使在进一步执行所述电解电镀的情况下，通孔102的内径也不会减小。这里，在说明书中，术语“缝隙直径”指的是在通孔的电解电镀过程中，无法再用电镀金属填充该通孔(或通孔的内径不再减小)的极限值(或在通孔的中心部分保留/形成的空间)。
如图4E所示，尽管即使在通孔102的内径这样达到缝隙直径之后，当在相同条件下继续电解电镀时，通孔102的内径也不会减小，但是电流密度集中在通孔102的开口的角部附近，并且用电镀金属填充通孔102的开口的角部附近，从而在导通部的中心部分附近形成空隙108。
这种缝隙直径倾向于随着电解电镀的电流密度变高而变大，因此为了形成没有现有技术的例如空隙等缺陷的通孔，用电镀金属通过低电流密度的电解电镀填充通孔。
然而，当以低电流密度执行利用电解电镀的通孔的电镀填充时，完成填充需要花费较长时间。
此外，通过近年来的半导体器件的大规模集成等，导通部因配线图案的精细度而变得更精细。因此，形成导通部的通孔也变得更精细，并且当用电镀金属通过电解电镀填充变得更精细的通孔时，必须采用低电流密度，而完成该通孔的填充需要花费更长的时间。
对于这种用于填充现有技术通孔的方法，在专利参考文献1(国际公开No.03/033775小册子)中提出用于通过图5所示的周期性使电极极性反转的电解电镀填充通孔的方法。
在此电解电镀过程中，通过以预定间隔短时间施加反向电解，剥离吸附到通孔的开口附近的薄膜金属层上的成分，并使正向电解时的通孔内部的极化电阻小于该开口附近的极化电阻，以试图在通孔内部形成具有均匀厚度的电镀金属层。
根据专利参考文献1中提出的电解电镀，即使正向电解时的电流密度相对增加，也可以形成其中用电镀金属完全填充通孔内部的导通部。
然而，在此电解电镀过程中，施加反向电解并剥离一部分电镀金属层，并且有必要使正向电解时的通孔内部的极化电阻小于开口附近的极化电阻，因此有必要精妙地控制施加反向电解的时间和时刻(或时机)。
因此，用电镀金属通过这种电解电镀填充通孔的方法由于其复杂性，实际上难以作为电解电镀装置在工业上应用。
发明内容
本发明的实施例提供一种填充通孔的方法，该方法可以缩短完成用电镀金属填充通孔需要花费的时间，并容易在工业上应用。
作为解决以上问题而进行研究的结果，本发明的发明人发现以下事实并实现本发明，即与以低电流密度继续电解电镀的情况相比较，即使在开始电镀的时刻，在其中形成通孔的基板上执行高电流密度的电解电镀，也可以通过在通孔的直径达到缝隙直径之前切换到低电流密度的电解电镀，来缩短完成用电镀金属填充通孔需要花费的时间。
也就是说，根据本发明的一个或多个实施例的一种用于填充通孔的方法，所述方法特征在于，在通过电解电镀用电镀金属填充在基板中形成的通孔的情况下，当以保持恒定的电流密度作为所述电解电镀的电流密度的执行所述电解电镀时，以高于能够完全填充所述通孔的恒定电流密度的高电流密度开始所述电解电镀；以及在以所述高电流密度开始所述电解电镀之后，通过在达到形成缝隙直径之前将电流密度变为低于所述高电流密度的电流密度，继续所述电解电镀，在所述缝隙直径下，即使继续所述电解电镀内径也不会减小。
在本发明中，采用以下高电流密度作为所述高电流密度，即在此高电流密度下，用通孔的内壁面上形成的电镀金属层的厚度(tin)和其中所述通孔所敞开的基板表面上形成的电镀金属层的厚度(tout)之间的比值[(tin/tout)×100％]表示的深镀能力的初始值是90％或更大，从而可以可靠地用电镀金属填充所述通孔。
此外，将电流密度从初始高电流密度阶梯状地变为恒定电流密度或比恒定电流密度更小的电流密度，从而可以容易地改变电流密度。
特别优选的是，所述通孔设为具有60到70μm内径的通孔，并且当所述内径由于在所述通孔的内壁面上形成的电镀金属层而达到约10μm时，电流密度设为0.9A/cm2或更小。
此外，使用其中形成具有相同内径的多个通孔的基板作为所述基板，并依次将电流密度从初始高电流密度阶梯状地变为恒定电流密度或更小电流密度，从而可以容易地用电镀金属填充所述通孔。
另一方面，使用其中形成具有不同内径的多个通孔的基板作为所述基板，并且在完成用电镀金属填充所述基板的由具有较小内径的通孔组成的小内径通孔组之后，完成用电镀金属填充由具有较大内径的通孔组成的大内径通孔组，从而也可以用电镀金属填充具有不同内径的多个通孔。
在这种情况下，在将电流密度从高电流密度依次减小的同时，执行小内径通孔组的电解电镀，并且在完成用电镀金属填充小内径通孔组之后，将电流密度变为高于完成小内径通孔组填充时的填充电流密度的电流密度，随后，在将电流密度从高电流密度依次减小的同时，执行大内径通孔组的电解电镀，并完成用电镀金属填充大内径通孔组，从而可以用电镀金属充分填充具有不同内径的多个通孔。此外，可以缩短电镀时间。
这里，将形成相同通孔组的通孔的内径之间的差设为小于10μm，这样可以在将电流密度从高电流密度依次减小的同时执行电解电镀，从而用电镀金属充分填充所述相同通孔组的所有通孔。
此外，将所述小内径通孔组中具有最大内径的通孔的内径和所述大内径通孔组中具有最小内径的通孔的内径之间的差设为10μm或更大，这样可以通过在将电流密度变为高于完成小内径通孔组的填充的填充电流密度的电流密度之后，将电流密度从高电流密度依次减小的同时执行电解电镀，从而用电镀金属充分填充大内径通孔组的通孔。
在本发明中，在将电镀溶液喷射在所述基板的电镀目标表面上的同时执行电解电镀的情况下，从第二供给管中设置为与所述电镀目标表面平行的平行部分中形成的多个喷射口喷射所述电镀溶液，所述第二供给管在用于供给所述电镀溶液的第一供给管中设置成U形，从而可以从各个喷射口均匀喷射所述电镀溶液。
在这种情况下，将形成多个喷射口的第二供给管的平行部分设置在所述基板两侧，以便电镀溶液可以喷射在所述基板两侧的电镀目标表面上，并且将各个所述平行部分设置在从所述喷射口喷射的所述电镀溶液的射流不会相互抵消的位置，从而所述电镀溶液可以均匀地喷射在所述基板中形成的通孔上。
一般来说，在通过在其中形成通孔的基板上执行电解电镀用电镀金属填充通孔的情况下，即使当继续电解电镀时内径也不会减小的缝隙直径倾向于随着电流密度的增加而增大。
可以如下考虑出现此缝隙直径的原因。也就是说，通过电镀金属的沉淀，通孔中的电镀溶液的循环量随着该通孔的内径的减小而减少，并且出现以下情况，即该通孔内部的电镀溶液中的金属离子每单位时间沉淀在内表面上的沉淀量大于每单位时间在通孔中循环的电镀溶液量。因此，在通孔中循环的电镀溶液中的金属离子最终在通孔的开口的周围边缘附近耗尽，并且在通孔内部的电镀溶液中基本上不存在金属离子，这样便可能达到即使当继续电解电镀时内径也不会减小的缝隙直径。
缝隙直径倾向于随着电流密度的增加而增大的事实是由于电镀溶液中的金属离子的消耗量增加的缘故。因此，随着电流密度的增加，可能自开始电解电镀起较早地出现以下情况，即该通孔内部的电镀溶液中的金属离子每单位时间沉淀在内表面上的沉淀量大于每单位时间在通孔中循环的电镀溶液量。
关于这一点，在本发明中，当以保持恒定的电流密度执行电解电镀时，以高于能够完全填充通孔的恒定电流密度的高电流密度开始该电解电镀，并且在开始该高电流密度处的电解电镀之后，在达到形成缝隙直径之前将电流密度变为低于该高电流密度的电流密度。因此，可以依次减小电解电镀中的缝隙直径，并且可以用电镀金属填充通孔。
此外，在本发明中，通过高于恒定电流密度的高电流密度的电解电镀，开始用电镀金属填充通孔，因此，与通过连续执行恒定电流密度的电解电镀用电镀金属填充通孔的情况相比较，可以缩短完成用电镀金属填充通孔需要花费的时间。
此外，可以容易地预先通过实验获得电解电镀的恒定电流密度和高电流密度，并且如果预先通过实验获得了从高电流密度变为低电流密度的时刻，则可以容易地以自开始电解电镀起经过的时间管理该时刻。
因此，根据本发明，结合现有技术的电解电镀装置适合作为电解电镀装置的事实，可以缩短完成用电镀金属填充通孔需要花费的时间，并容易在工业上应用。
附图说明
图1A～1D是示出在用于使用电镀铜填充在基板中形成的具有相同内径的通孔的电解镀铜过程中电流密度随时间的变化的曲线图。
图2是示出在用于使用电镀铜填充在基板中形成的具有不同内径的通孔的电解镀铜过程中电流密度随时间的变化的曲线图。
图3A～3B是说明在基板上执行具有图1和图2所示电流密度随时间的变化的电解镀铜的电镀装置的说明图。
图4A～4E是说明用于填充通孔的现有技术方法的过程图。
图5是说明用于改进图4所示的用于填充通孔的方法的改进方法的说明图。
具体实施方式
在本发明中，当以保持恒定的电流密度执行电解电镀时，有必要由高于能够完全填充通孔的恒定电流密度的高电流密度开始电解电镀。
当在基板中形成具有相同直径的多个通孔时，此恒定电流密度最好是考虑内径的变化等的电流密度。
此外，最好采用以下高电流密度作为高于这种恒定电流密度的高电流密度，即在该高电流密度处，用通孔的内壁面上形成的电镀金属层的厚度(tin)和其中此通孔所敞开的基板表面上形成的电镀金属层的厚度(tout)之间的比值[(tin/tout)×100％]表示的深镀能力(throwing power)的初始值是90％或更大。在这样的高电流密度的电解电镀中，从电解电镀一开始，可以使通孔的内壁面上形成的电镀金属层的厚度几乎与该通孔的开口周围边缘附近的基板表面上形成的电镀金属层的厚度相等，从而可以可靠地用电镀金属填充该通孔。
此外，在本发明中，在开始高电流密度的电解电镀之后，到达到形成缝隙直径之前，通过将电流密度变为低于此高电流密度的电流密度继续电解电镀是重要的，在该缝隙直径下，即使当继续电解电镀时内径也不会减小。这是由于下述缘故：即，通过这样的电流密度的变化可以减小缝隙直径，以继续进行电解电镀。当在基板中形成具有相同直径的多个通孔时，最好考虑内径的变化等来确定此电流密度的变化时刻，并且该时刻可以由自开始电解电镀起所经过的时间来管理。
此外，可以使电流密度连续或阶梯状变化，并且容易实现从初始高电流密度到恒定电流密度或比恒定电流密度更小的电流密度的阶梯状变化。
另外，通过在以保持恒定的电流密度形成填充的通孔的基板上执行电解电镀，从而用实验方法获得此缝隙直径。
当在其中形成具有相同直径的多个通孔的基板上执行电解电镀并且用例如电镀金属填充该通孔时，在具有300μm厚度的基板中形成的通孔设为具有60到70μm内径的通孔，并且当该内径由于在此通孔的内壁面上形成的电镀金属层而达到约10μm时，电流密度设为0.9A/cm2或更小，从而可以可靠地用电镀金属填充该通孔。
图3A～3B所示的电镀装置可以优选用作实现根据本发明的通孔填充方法的电镀装置。
在图3(图3A和3B)所示的电镀装置中，如图3A所示，其中形成具有相同直径的多个通孔14、14…的基板12浸入容纳在电镀槽10中的电镀溶液中。此基板12的包括通孔14的内壁面的表面覆盖有通过无电解电镀形成的金属薄膜层(未示出)并与DC电源(未示出)的阴极电连接。
阳极16，16设置在这种基板12两侧，并且沿阳极16和基板12的一侧之间及阳极16和基板12的另一侧之间的基板12的每一电镀目标表面形成多个喷射口18、18…，这些喷射口用于在基板12的每一电镀目标表面上喷射电镀溶液。
如图3B所示，在第二供给管22中设置为与基板12的电镀目标表面平行的平行部分22a中形成多个喷射口18、18…，该第二供给管在用于供给电镀溶液的第一供给管20中设置成U形。因此，可以使施加于在第二供给管22的平行部分22a中形成的各个喷射口18、18…的电镀溶液的压力几乎相等，并且可以从各个喷射口18喷射几乎等量的电镀溶液。
此外，如图3A所示，设置在基板12两侧的第二供给管22的平行部分22a设置在以下位置，即在该位置处，从喷射口18、18…喷射的电镀溶液的射流不会相互抵消，并且基板12还如箭头A所示摆动。
因此，根据图3(图3A和3B)所示的电镀装置，电镀溶液可以均匀地喷射在基板12两侧的电镀目标表面上。
利用图3(图3A和3B)所示的电镀装置，通过图1A至图1D的电流密度随时间的变化，在其中形成具有60μm内径的多个通孔的基板12上执行电解镀铜，并用电镀铜填充各个通孔。
如图1D所示，当在此通孔中以保持恒定的电流密度执行电解电镀时，能够完全填充该通孔的恒定电流密度是0.7A/cm2(以下“A/cm2”可以称为ASD)。在以图1D所示的恒定电流密度实施的电解镀铜中，完成用电镀铜填充通孔所需要的时间是4.75小时。
另一方面，在具有图1A所示电流密度随时间的变化的电解镀铜中，在开始电解镀铜时的电流密度设为1.84ASD，并且在自开始电解镀铜起经过1.75小时的时刻，电流密度减小为0.7ASD，并且电解镀铜持续0.25小时而结束。
在图1A所示的电解镀铜中，结束电解镀铜需要花费的时间可以缩短为2小时，但是在用电镀铜填充的通孔内部形成空隙。
在图1A所示的电流密度随时间的变化中，在减小电流密度的时刻，通孔的内径形成为小于具有1.84ASD电流密度的通孔的缝隙直径，因此，即使当电流密度减小并执行电解镀铜时，也无法完全消除此缝隙直径，并且有可能留下空隙。
在具有相对于图1A所示的电流密度随时间的变化的图1B所示电流密度随时间的变化的电解镀铜中，在开始电解镀铜时的电流密度设为1.84ASD，并且在自开始电解镀铜起经过0.5小时的时刻，电流密度减小到1.5ASD，然后依次减小为1.25ASD和1.0ASD两级，并在自开始电解镀铜起经过2小时的时刻，设为作为恒定电流密度的0.7ASD。此外，在自开始电解镀铜起经过2.25小时的时刻，电流密度设为作为低于恒定电流密度的电流密度的0.5ASD。在具有图1B所示电流密度随时间变化的电解镀铜中，电解镀铜时间是3小时。与图1D所示电解镀铜时间相比较，电解镀铜时间可以缩短约37％。
检查结束电解镀铜时在基板中用电镀铜填充通孔的状态，通孔已由电镀铜充分填充，而不会检测到例如空隙等缺陷。
接下来，相对于图1B所示电流密度随时间的变化，在具有图1C所示电流密度随时间的变化的电解镀铜中，在开始电解镀铜时的电流密度减小为1.2ASD。在开始电解镀铜时的此电流密度依次减小为1.0ASD和0.9ASD两级，并在自开始电解镀铜起经过2.25小时的时刻设为作为恒定电流密度的0.7ASD。
在具有图1C所示电流密度随时间的变化的电解镀铜中，在自开始电解镀铜起经过2.75小时的时刻，电流密度进一步设为作为低于恒定电流密度的电流密度的0.5ASD。在具有图1C所示电流密度随时间的变化的电解镀铜中，电解镀铜时间是4小时。与图1D所示的电解镀铜时间相比较，电解镀铜时间可以缩短约16％。
检查结束电解镀铜时在基板中用电镀铜填充通孔的状态，通孔已由电镀铜充分填充，而没有检测到例如空隙等缺陷。
相对于其中形成具有40μm内径的多个通孔的基板12，在具有图1B和1C所示电流密度随时间的变化的电解镀铜中，通孔已由电镀铜充分填充，而不会检测到例如空隙等缺陷。
作为在具有图1B和1C所示电流密度随时间的变化的电解镀铜中检查初始深镀能力的结果，当图1B所示的初始高电流密度是1.84ASD时，通孔的内壁面上形成的电镀金属层的厚度(tin)和其中此通孔所敞开的基板表面上形成的电镀金属层的厚度(tout)之间的比值[(tin/tout)×100％]是接近90％的值。
另一方面，当图1C所示的初始高电流密度是1.2ASD时，通孔的内壁面上形成的电镀金属层的厚度(tin)和其中此通孔所敞开的基板表面上形成的电镀金属层的厚度(tout)之间的比值[(tin/tout)×100％]是95％或更大。
另外，相对于其中形成具有40μm内径的多个通孔的基板12，根据在具有图1D所示恒定电流密度的电解镀铜，可以通过连续执行电解镀铜4.75小时，充分用电镀铜填充该通孔，而不会检测到例如空隙等缺陷。
在上述说明中，在其中形成具有相同内径的基板12上执行电解电镀，但是类似地，可以通过在其中形成具有不同内径的通孔的基板12上的电解电镀，用电镀金属填充通孔。
然而，在完成用电镀金属填充由在基板12中形成的具有较小内径的通孔组成的小内径通孔组之后，可以通过完成用电镀金属填充由具有较大内径的通孔组成的大内径通孔组，从而可靠地用电镀金属填充具有不同内径的各个通孔。
也就是说，在用电镀金属填充小内径通孔组的同时，也用电镀金属填充大内径通孔组的通孔。然而，小内径通孔组的电镀金属的电流密度通常低于大内径通孔组的电镀金属的恒定电流密度。因此，在完成用电镀金属填充小内径通孔组的时刻，未完成用电镀金属填充大内径通孔组，并且大内径通孔组的通孔内径减小。
在完成用电镀金属填充小内径通孔组之后，可以在用电镀金属填充大内径通孔组的情况下，设定最适合于用电镀金属填充大内径通孔组的电流密度。
在这种情况下，在将电流密度从高电流密度依次降低的同时，执行小内径通孔组的电解电镀，并且在完成用电镀金属填充小内径通孔组之后，将电流密度变为高于完成小内径通孔组的填充的填充电流密度的电流密度，随后，在将电流密度从高电流密度依次降低的同时，执行大内径通孔组的电解电镀，并且完成用电镀金属填充大内径通孔组，从而，可以缩短电解电镀时间。
这里，形成相同通孔组的通孔的内径之间的差设为小于10μm，从而，可以完成用电镀金属填充形成相同通孔组的所有通孔。
这样，可以使用图3(图3A和3B)所示的电镀装置，实施在其中形成具有不同内径的通孔基板12上执行的电解电镀。
利用图3(图3A和3B)所示的电镀装置在基板12上执行电解镀铜，在基板12中，小内径通孔组由具有30μm和40μm内径的通孔形成，并且大内径通孔组由具有60μm和70μm内径的通孔形成。
在基板12中形成的具有30μm、40μm、60μm和70μm内径的通孔的恒定电流密度是0.7ASD。
在图2中示出此电解镀铜的电流密度随时间的变化。在图2所示电流密度随时间的变化中，在开始电解镀铜时的高电流密度设为1.2ASD，并且在自开始电解镀铜起经过0.5小时的时刻，电流密度设为0.9ASD，并且进一步在自开始电解镀铜起经过1小时的时刻，电流密度设为0.7ASD，并一直持续到自开始电解镀铜起经过2.25小时。通过电流密度随时间的一系列变化，完成用电镀铜填充小内径通孔组。小内径通孔组的填充电流密度是0.7ASD。
在自开始电解镀铜起经过2.25小时的时刻，电流密度再次增加到高于小内径通孔组的填充电流密度的1.2ASD，并且在自开始电解镀铜起经过2.75小时的时刻，电流密度减小为0.9ASD，然后在自开始电解镀铜起经过3小时的时刻，电流密度减小为0.7ASD，并且在自开始电解镀铜起经过4小时的时刻，结束电解镀铜。通过从再次增加此电流密度的时刻到结束电解镀铜的电流密度随时间的一系列变化，完成用电镀铜填充大内径通孔组。
检查结束电解镀铜时在基板中用电镀铜填充通孔的状态，通孔已由电镀铜充分填充，而不会检测到例如空隙等缺陷。

Claims (11)

1.一种用电镀金属通过电解电镀填充在基板中形成的通孔的方法，所述方法包括以下步骤：
当以保持恒定的电流密度作为所述电解电镀的电流密度执行所述电解电镀时，以高于能够完全填充所述通孔的恒定电流密度的高电流密度开始所述电解电镀；以及
在以所述高电流密度开始所述电解电镀之后，通过在达到形成缝隙直径之前将电流密度变为低于所述高电流密度的电流密度，继续所述电解电镀，在所述缝隙直径下，即使继续所述电解电镀内径也不会减小。
2.根据权利要求1所述的用于填充通孔的方法，其中，
采用以下高电流密度作为所述高电流密度，即在此高电流密度下，用通孔的内壁面上形成的电镀金属层的厚度tin和其中所述通孔所敞开的基板表面上形成的电镀金属层的厚度tout之间的比值[(tin/tout)×100％]表示的深镀能力的初始值是90％或更大。
3.根据权利要求1所述的用于填充通孔的方法，其中，
将电流密度从初始高电流密度阶梯状地变为恒定电流密度或比恒定电流密度更小的电流密度。
4.根据权利要求1所述的用于填充通孔的方法，其中，
所述通孔设为具有60到70μm内径的通孔，并且当所述内径由于在所述通孔的内壁面上形成的电镀金属层而达到10μm时，电流密度设为0.9A/cm2或更小。
5.根据权利要求1所述的用于填充通孔的方法，其中，
采用其中形成具有相同内径的多个通孔的基板作为所述基板。
6.根据权利要求1所述的用于填充通孔的方法，其中，
采用其中形成具有不同内径的多个通孔的基板作为所述基板，并且
在完成用电镀金属填充所述基板的由具有较小内径的通孔组成的小内径通孔组之后，完成用电镀金属填充由具有较大内径的通孔组成的大内径通孔组。
7.根据权利要求6所述的用于填充通孔的方法，其中，
在将电流密度从高电流密度依次减小的同时，执行小内径通孔组的电解电镀，并且
在完成用电镀金属填充所述小内径通孔组之后，将电流密度变为高于完成所述小内径通孔组填充时的填充电流密度的电流密度，随后，
在将电流密度从高电流密度依次减小的同时，执行大内径通孔组的电解电镀，从而完成用电镀金属填充所述大内径通孔组。
8.根据权利要求6所述的用于填充通孔的方法，其中，
将形成相同通孔组的通孔的内径之间的差设为小于10μm。
9.根据权利要求6所述的用于填充通孔的方法，其中，
将所述小内径通孔组中具有最大内径的通孔的内径和所述大内径通孔组中具有最小内径的通孔的内径之间的差设为10μm或更大。
10.根据权利要求1所述的用于填充通孔的方法，其中，
在将电镀溶液喷射在所述基板的电镀目标表面上的同时执行电解电镀的情况下，从第二供给管中设置为与所述电镀目标表面平行的平行部分中形成的多个喷射口喷射所述电镀溶液，所述第二供给管在用于供给所述电镀溶液的第一供给管中设置成U形。
11.根据权利要求10所述的用于填充通孔的方法，其中，
将形成多个喷射口的第二供给管的平行部分设置在所述基板两侧，以便电镀溶液可以喷射在所述基板两侧的电镀目标表面上，并且
将各个所述平行部分设置在从所述喷射口喷射的所述电镀溶液的射流不会相互抵消的位置处。
CN200610170309A 2005-12-28 2006-12-28 用于填充通孔的方法 Expired - Fee Related CN100589682C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005378638A JP4764718B2 (ja) 2005-12-28 2005-12-28 スルーホールの充填方法
JP2005378638 2005-12-28

Publications (2)

Publication Number Publication Date
CN1993024A CN1993024A (zh) 2007-07-04
CN100589682C true CN100589682C (zh) 2010-02-10

Family

ID=38214859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610170309A Expired - Fee Related CN100589682C (zh) 2005-12-28 2006-12-28 用于填充通孔的方法

Country Status (4)

Country Link
US (1) US7909976B2 (zh)
JP (1) JP4764718B2 (zh)
CN (1) CN100589682C (zh)
TW (1) TWI382799B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105612821A (zh) * 2013-10-09 2016-05-25 日立化成株式会社 多层配线基板的制造方法
US10165691B2 (en) 2013-10-09 2018-12-25 Hitachi Chemical Company, Ltd. Method for manufacturing multilayer wiring substrate
TWI682074B (zh) * 2018-12-11 2020-01-11 欣興電子股份有限公司 電鍍裝置及電鍍方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2475234A3 (en) * 2009-04-24 2012-09-19 Sumitomo Electric Industries, Ltd. Substrate for printed wiring board, printed wiring board, and methods for producing same
JP6161863B2 (ja) * 2010-12-28 2017-07-12 株式会社荏原製作所 電気めっき方法
CN102647862B (zh) * 2012-04-25 2014-07-09 博敏电子股份有限公司 一种采取不同电流参数组合的电镀填盲孔方法
JP5980735B2 (ja) * 2012-08-07 2016-08-31 株式会社荏原製作所 スルーホールの電気めっき方法及び電気めっき装置
CN103280426A (zh) * 2013-05-31 2013-09-04 华进半导体封装先导技术研发中心有限公司 一种通过电流编程防止tsv过电镀的方法
WO2015053082A1 (ja) * 2013-10-09 2015-04-16 日立化成株式会社 多層配線基板及びその製造方法
JP6350062B2 (ja) * 2013-10-09 2018-07-04 日立化成株式会社 多層配線基板の製造方法
CN104703391A (zh) * 2014-06-10 2015-06-10 上海美维电子有限公司 线路板及其制造方法
CN104328465B (zh) * 2014-11-10 2017-05-24 浙江振有电子股份有限公司 Hdi印制线路板高均匀性通孔电镀装置
CN104532318A (zh) * 2014-12-31 2015-04-22 广州兴森快捷电路科技有限公司 一种电镀填通孔的方法
US10508357B2 (en) * 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
US10512174B2 (en) * 2016-02-15 2019-12-17 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids and other defects
JP7119620B2 (ja) * 2018-06-18 2022-08-17 大日本印刷株式会社 配線基板および配線基板の製造方法
TWI704852B (zh) * 2018-11-28 2020-09-11 先豐通訊股份有限公司 電路板的電鍍方法及其所製成的電路板
JP7449076B2 (ja) * 2019-11-26 2024-03-13 Ｎｇｋエレクトロデバイス株式会社 セラミック配線基板の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666567A (en) * 1981-07-31 1987-05-19 The Boeing Company Automated alternating polarity pulse electrolytic processing of electrically conductive substances
US4534832A (en) * 1984-08-27 1985-08-13 Emtek, Inc. Arrangement and method for current density control in electroplating
JPS6277494A (ja) * 1985-10-01 1987-04-09 Hitachi Plant Eng & Constr Co Ltd プリント基板のメツキ装置
JP2893916B2 (ja) * 1990-10-09 1999-05-24 富士通株式会社 プリント配線基板の電解メッキ方法
JPH05331697A (ja) * 1992-06-03 1993-12-14 Hitachi Chem Co Ltd 電気めっき方法
US5597469A (en) * 1995-02-13 1997-01-28 International Business Machines Corporation Process for selective application of solder to circuit packages
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
DE69929967T2 (de) * 1998-04-21 2007-05-24 Applied Materials, Inc., Santa Clara Elektroplattierungssystem und verfahren zur elektroplattierung auf substraten
US6793796B2 (en) * 1998-10-26 2004-09-21 Novellus Systems, Inc. Electroplating process for avoiding defects in metal features of integrated circuit devices
US6297155B1 (en) * 1999-05-03 2001-10-02 Motorola Inc. Method for forming a copper layer over a semiconductor wafer
JP2001023932A (ja) * 1999-07-07 2001-01-26 Nec Corp 半導体素子製造方法及び製造装置
US20040045832A1 (en) * 1999-10-14 2004-03-11 Nicholas Martyak Electrolytic copper plating solutions
US6458696B1 (en) * 2001-04-11 2002-10-01 Agere Systems Guardian Corp Plated through hole interconnections
WO2003033775A1 (fr) 2001-10-16 2003-04-24 Shinko Electric Industries Co., Ltd. Procede de cuivrage de trous a petit diametre
JP3780302B2 (ja) * 2002-02-27 2006-05-31 株式会社関東学院大学表面工学研究所 ビアホール及びスルーホールを有する基板のめっき方法
JP4248353B2 (ja) * 2003-09-19 2009-04-02 新光電気工業株式会社 スルーホールの充填方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105612821A (zh) * 2013-10-09 2016-05-25 日立化成株式会社 多层配线基板的制造方法
CN105612821B (zh) * 2013-10-09 2018-06-22 日立化成株式会社 多层配线基板的制造方法
US10076044B2 (en) 2013-10-09 2018-09-11 Hitachi Chemical Company, Ltd. Method for manufacturing multilayer wiring substrate
US10165691B2 (en) 2013-10-09 2018-12-25 Hitachi Chemical Company, Ltd. Method for manufacturing multilayer wiring substrate
TWI682074B (zh) * 2018-12-11 2020-01-11 欣興電子股份有限公司 電鍍裝置及電鍍方法

Also Published As

Publication number Publication date
US20070170065A1 (en) 2007-07-26
TWI382799B (zh) 2013-01-11
JP4764718B2 (ja) 2011-09-07
TW200735740A (en) 2007-09-16
US7909976B2 (en) 2011-03-22
CN1993024A (zh) 2007-07-04
JP2007180359A (ja) 2007-07-12

Similar Documents

Publication Publication Date Title
CN100589682C (zh) 用于填充通孔的方法
US6750144B2 (en) Method for electrochemical metallization and planarization of semiconductor substrates having features of different sizes
US6517894B1 (en) Method for plating a first layer on a substrate and a second layer on the first layer
US6783654B2 (en) Electrolytic plating method and device for a wiring board
US6777108B1 (en) Electrolytic copper foil with carrier foil and method for manufacturing the same and copper-clad laminate using the electrolytic copper foil with carrier foil
WO2001029878A9 (en) Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US20090308645A1 (en) Printed circuit board and manufacturing method thereof
JP4148477B2 (ja) 多層配線基板の製造に供せられるシート、及び該シートの製造に用いられるめっき方法及びめっき装置
TWI531688B (zh) Coating thickness uniform plating method
WO2001090446A3 (en) Method and apparatus to overcome anomalies in copper seed layers and to tune for feature size and aspect ratio
TWI547600B (zh) 電解銅合金箔及具備承載箔之電解銅合金箔
WO2013030007A1 (en) Direct plating method
US4551210A (en) Dendritic treatment of metallic surfaces for improving adhesive bonding
JP2003124214A (ja) 配線形成方法及びその装置
KR20010015297A (ko) 전기적 펄스 변조를 이용하는 고 종횡비 구조를 위한 전기화학적 증착
JPH11315385A (ja) 基板のめっき方法及び装置
JP2000129490A (ja) 電解めっき方法及び電解めっき装置
JPH1143797A (ja) ビアフィリング方法
JPH0368795A (ja) 印刷回路用銅箔の製造方法
KR100418257B1 (ko) 피씨비 동도금시 활성화 유지 방법
JP3904328B2 (ja) 基板のめっき方法
KR20080010801A (ko) 플레이트 챔버 및 이를 이용한 반도체 소자의 구리 배선형성 방법
WO2012117533A1 (ja) 貫通穴めっき方法及びこれを用いて製造された基板
KR20030073874A (ko) 구리 전기도금 방법
JPS63299297A (ja) 導体回路板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100210

Termination date: 20211228