CN100590838C - 键合层消失的间接键合 - Google Patents

键合层消失的间接键合 Download PDF

Info

Publication number
CN100590838C
CN100590838C CN200480028279A CN200480028279A CN100590838C CN 100590838 C CN100590838 C CN 100590838C CN 200480028279 A CN200480028279 A CN 200480028279A CN 200480028279 A CN200480028279 A CN 200480028279A CN 100590838 C CN100590838 C CN 100590838C
Authority
CN
China
Prior art keywords
layer
upper strata
bonded layer
bonded
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200480028279A
Other languages
English (en)
Other versions
CN1860604A (zh
Inventor
N·达瓦尔
B·吉斯兰
C·奥内特
O·雷萨克
I·凯勒富克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1860604A publication Critical patent/CN1860604A/zh
Application granted granted Critical
Publication of CN100590838C publication Critical patent/CN100590838C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Abstract

本发明提供一种制备包含支撑衬底(20)上的半导体材料薄层(2”)的结构的方法，所述薄层(2”)是由包含半导体材料上层(2)的施予衬底(10)而获得，所述方法的特征在于其包括：-在所述上层(2)上形成键合层(3)，所述键合层(3)的材料接受上层(2)材料的元素的扩散；清洗所述键合层(3)以控制其键合粘附；将施予衬底(10)，从先前形成在上层(2)上并清洗过的键合层(3)的一侧，键合到支撑衬底(20)；以及将所述元素从上层扩散到键合层中，以使键合层及所述上层中所述元素的浓度均匀化，以便构成具有所述键合层及所述上层的所述结构的薄层(2”)。

Description

键合层消失的间接键合
技术领域
本发明的应用领域是制备绝缘体上半导体(SeOI)结构的方法，所述绝缘体上半导体结构用作用于电子学、光学和光电子学的衬底。
本发明的一种非限制性应用涉及通过将半导体材料层间接键合到支撑衬底表面上的热氧化物层而制备SeOI结构。
背景技术
如下面的更详细说明，名词“间接键合”是指键合采用了插入在要键合到一起的两层材料之间的键合层。
当难以将某些半导体材料直接键合到层(例如氧化物层)上时，使用键合层具有特别的优势。
尤其是当为了制备绝缘体上硅锗(SGOI)结构而要将硅锗SiGe层直接键合到支撑衬底表面上的氧化物层时，可观察到这一困难。
应注意，当SiGe层中的锗浓度较高时，这一困难更加显著。
为了将SiGe层直接键合到支撑衬底上，已提出几种方法用于在键合之前处理要键合的表面。特别地，通常在键合之前对要键合到一起的表面进行清洗，以控制有可能防止表面粘附的不同因素(诸如粗糙度、微粒污染)。
作为例子，可能提及称为“疏水键合”的方法，在所述方法中，在键合之前准备(例如通过将它们浸入在HF化学清洗浴中)要键合的表面，以使它们疏水。
然而，所述准备趋于造成表面的严重微粒污染，特别会导致在键合期间产生缺陷。
亲水键合方法也被提出，其中，在要键合的SiGe层表面与亲水硅表面或氧化硅SiO2表面相接触之前，先处理要键合的SiGe层表面以使它亲水。
用于使层亲水的最好已知处理之一在于将该层浸入在化学SC1型的溶液(NH4OH/H2O2/H2O)中。
然而，所述溶液蚀刻SiGe层并趋于增大其粗糙度，致使键合质量不令人满意。
应注意，蚀刻速率作为SiGe层中锗浓度的函数而呈指数变化。
由于所述原因，尽管在具有低锗浓度(例如20％)的SiGe层中可控的蚀刻是可能的(并由此可设想键合)，但是在具有高锗浓度(例如50％)的SiGe层中可控的蚀刻是较困难的。
最后，虽然可以用相对令人满意的方式来进行具有低锗浓度(例如20％)的SiGe层的键合，但是却不能以令人满意的方式来进行具有高锗浓度(例如50％)的SiGe层的亲水键合。
更准确地，用于将SiGe层直接键合到Si或SiO2支撑衬底的表面处理方法具有缺点，而使得例如在本发明的应用领域中在力的规格方面，键合质量通常是不可接受的。
此外，当要转移的SiGe层中的锗浓度较高时，高质量键合甚至更难以实现。
应注意，上述有关键合SiGe层的直接键合的缺点在直接键合以其它材料制备的层的背景下也可能会遇到。
因此，通过称作键合层的层(例如氧化物层或硅层)覆盖不能直接键合到支撑衬底表面(例如Ge层)的层，看起来尤为有利，其中所述键合层可直接键合到支撑衬底表面(特别是因为可以对这一键合层进行表面处理以便清洗它，从而可实现令人满意的键合质量)。
因此，当键合层与支撑衬底的表面相接触时，利用了清洗过的键合层的良好键合性能并且可实现良好质量的键合。
所以，与上述直接键合方法相比，间接键合是经由键合层的键合。
为了进行间接键合，可利用下列各项的良好键合性能，例如：
●在支撑衬底表面上的氧化物SiO2层上的硅层；
●在下列各项上的氧化物层
-在支撑衬底表面上的氧化物SiO2层；或
-硅支撑衬底。
回到将SiGe层间接键合到支撑衬底的例子，其中所述支撑衬底的表面例如可由Si或SiO2形成，在第一技术中，可设想可在SiGe层上通过氧化所述SiGe层而直接生成氧化物层。
然而，在SiGe层的氧化期间，存在于所述层中的锗被推到远离所形成的氧化物层的区域中。因此，观察到锗在SiGe/氧化物界面处被偏析(segregated)。
最后，相对于氧化物而形成了一个区域，其中锗的总浓度增大。因此，锗浓度在SiGe层中不再到处都是均匀的。
尽管可将锗偏析现象最小化，尤其是通过在低温下进行氧化，但是所形成的氧化物是热不稳定的。
因此，当形成良好质量的SGOI结构时不能使用所述第一技术。
代替求助于将SiGe层氧化以获得键合层，另一种已知的间接键合方法在于将氧化物层直接沉积到SiGe层上。然后必须在键合到硅支撑衬底之前将所沉积的氧化物层抛光。
然而，沉积在SiGe层上的氧化物层于是构成了所获得的SGOI结构的掩埋氧化物层，而这导致缺点。
所述氧化物层的密度及其电性能对于生成满足半导体工业中力的规格的氧化物/半导体界面可能会被证实是不足够的(尤其与热氧化物的密度及性能相比)。
另外，使用沉积的氧化物通常会导致SGOI结构中掩埋氧化物层的较差的厚度均匀性。
还有，所述均匀性的缺乏可能会被证实与SeOI结构在半导体业中的预定用途不兼容。
此外，沉积所述氧化物层可能会造成导致电缺陷的污染。
另一种间接键合层的技术在于在SiGe层的表面上外延生长应变硅层。然后完全氧化所述硅层以用其替代氧化硅SiO2层，接着与氧化的硅支撑衬底进行氧化物/氧化物键合。
外延生长在SiGe层上的硅层的全部氧化有效地在要键合的结构表面上形成氧化物层。
然而，在外延生长的硅层和SiGe层之间的界面处精确地终止外延生长硅层的氧化前沿是极难实现的。
因此，所述氧化前沿通常终止在Si/SiGe界面之后(这被称为“过氧化”)。
在这种情况下，SiGe被氧化，然后形成复合氧化物SiyGetO2(y和t分别表示所述复合氧化物中的硅浓度及锗浓度)。
于是，氧化物/SiGe界面能构成电荷载流子的电陷阱。最后，其质量并不令人满意。
最后，尽管这种技术允许良好的氧化物/氧化物键合，但是难以控制氧化前沿的影响(尤其在过氧化情况下较差质量的氧化物/SiGe界面)不是所期望的。
发明内容
本发明的一个目的是制备SeOI结构，以克服上述限制。
更具体地，在一个特定方面，本发明旨在使得能够经由键合层将半导体材料层间接键合到支撑衬底，其中键合到支撑衬底被适当地实现的，不用求助于键合层的完全氧化，由此克服了终止氧化前沿的问题。
为此目的，本发明提供了一种制备包含支撑衬底上的半导体材料薄层的结构的方法，所述薄层从包含半导体材料上层的施予衬底获得，所述方法的特征在于其包括以下步骤：
●在所述上层上形成键合层，所述键合层的材料接受上层材料的元素的扩散；
●清洗所述键合层以控制其键合粘附；
●将施予衬底，从先前形成在上层上并清洗过的键合层的一侧，键合到支撑衬底；
●将所述元素从上层扩散到键合层中，以使键合层及所述上层中的所述元素的浓度均匀化，以便构成具有所述键合层及所述上层的所述结构的薄层。
本发明第一方面的方法的优选但非限制性方面如下：
●在扩散步骤期间，键合层通过混合进上层以形成结构的薄层而消失；
●在键合之后且在扩散之前，所述方法可包括减薄步骤，所述减薄步骤旨在去除施予衬底的一部分以仅保留其上层的一部分，从而获得包含支撑衬底、键合层以及由上层剩余部分所形成的薄层的中间结构；
●减薄可通过在弱区处从施予衬底分离而进行，所述弱区在键合之前形成在所述上层厚度中；
●弱区可通过将元素种类注入到上层中而形成；
●在注入之前可在键合层上沉积保护层，所述保护层在键合之前被去除；
●减薄步骤可包括至少一个蚀刻步骤；
●扩散步骤可通过对减薄之后所获得的中间结构施加热处理而进行；
●扩散步骤可在用于稳定在减薄之后所获得的结构的键合界面的热处理期间进行；
●热处理可在1000℃和1100℃之间进行大约两小时；
●当上层是SiGe时，扩散步骤在于将Ge元素从所述上层扩散到键合层中；
●沉积键合层的步骤可包括在所述SiGe上层上沉积应变硅Si膜；
●应变硅膜可通过外延生长而沉积；
●外延生长的应变Si膜的厚度优选为大约5纳米(nm)；
●键合可在氧化过的支撑衬底上进行以形成良好质量的Si/氧化物键；
●在形成应变单晶Si膜之后且在键合之前，可进行部分热氧化步骤以在所述应变Si膜的表面上形成热氧化物层；
●可直接在氧化过的支撑衬底上进行键合以生成良好质量的氧化物/氧化物键；
●键合也可直接在硅支撑衬底上进行以生成良好质量的氧化物/Si键；
●可用SC1型的溶液进行键合层的清洗；
●形成键合层的步骤也可包括在所述SiGe上层上形成SiGe膜，其锗浓度使得可控制将所述SiGe膜直接键合到氧化物层；
●所述SiGe膜中的锗浓度例如小于20％；
●可直接对氧化过的支撑衬底进行键合，从而获得良好质量的SiGe/氧化物键；
●在扩散步骤期间，Ge元素扩散进键合层中(或者至少进入到键合层的非氧化部分中，当在键合之前进行部分氧化所述键合层的步骤时)，使得通过用所述SiGe上层同化所述键合层而获得具有均匀Ge浓度的层；
●可依据RCA型的处理来进行SiGe键合层的清洗步骤；
●清洗步骤还可包括清洗支撑衬底的要键合到键合层的面。
在更一般的方面，本发明还提供了一种将第一及第二半导体材料的晶片键合到一起的方法，所述第一晶片包含上层而所述第二晶片包含自由面，其特征在于其包括以下步骤：
●在第一晶片的上层上形成键合层，所述键合层的材料接受所述上层材料的元素的扩散；
●清洗所述键合层以控制其键合粘附；
●将第一晶片，从先前形成在上层上并清洗过的键合层的一侧，键合到第二晶片的自由面；
●将上层的所述元素扩散到键合层中以使键合层及所述上层中所述元素的浓度均匀化，所述键合层通过与所述上层混合而消失，从而所述晶片被键合到一起，第一晶片的上层连接到第二晶片的自由面。
附图说明
本发明的其他特征、目的和优点将从以下参考附图的详细说明而变得显而易见，所述附图作为非限制性例子而给出并且其中：
-图1(图1a至1e)显示了依据本发明一可能实施例的方法的各步骤；
-图2a至2f显示了本发明方法在将松弛的SiGe层间接键合到氧化的硅支撑衬底并生成SGOI结构的
Figure C20048002827900101
型转移方法的背景下的实施。
具体实施方式
本发明一般涉及将形成在施予衬底上的上层键合到支撑衬底上。
更特别地，本发明涉及由不能直接键合到支撑衬底上的材料所形成的上层。
因此，键合经由形成在上层上的键合层而间接进行。
通常，用于本发明的背景下的键合层是一层材料：
●其键合到支撑衬底是受控制的；
●且其接受构成上层的材料元素的扩散。
应注意，当可在键合之前在表面处理步骤期间进行该层的清洗以便控制有可能防止表面粘附的因素(诸如粗糙度、水生、微粒污染)时，则层的键合被视为是受控制的。
图1a至1e显示了依据本发明的方法中的各步骤。
参考图1a，使用了包含下层1和上层2的施予衬底10。
所述上层2典型地是由半导体材料形成，所述半导体材料不能以令人满意的方式直接键合到支撑衬底20的自由面4(也显示在图1a中)。
参考图1b，本发明的方法包括在施予衬底10的上层2上形成具有上述特征的键合层3的步骤。
依据本发明的方法包括在键合之前清洗键合层3表面的步骤(例如亲水处理)，以便尤其确保良好的键合强度，并因此控制键合层3与支撑衬底的自由面4的键合。
当然，优选对要键合到一起的各个表面进行清洗(键合层3和支撑衬底的自由面4)。因此，在要键合到一起的两个表面上进行相同的清洗处理。
参考图1c，本发明的方法包括将包含施予衬底10和键合层3的结构键合到支撑衬底20的步骤，键合层3与所述支撑衬底20的自由面4紧密接触。
参考图1c和1d，本发明的方法可包括减薄步骤以去除施予衬底10的一部分而仅保留其上层2的一部分，并因此获得包含上层剩余部分(即，与上层2相同材料的层2’)、键合层3和支撑衬底20的中间结构。
最后，本发明的方法包括旨在将层2’材料的元素扩散进键合层3中的步骤，以通过用所述薄层同化所述键合层3而导致它消失。
因此，在支撑衬底20的表面上形成均匀的薄层2”。
注意，所述薄层2”的材料得自于层2’和键合层3的材料。
更准确地，由于扩散是在层2’的材料和键合层3的材料之间发生的，所以所述两层构成了均匀材料的单一薄层2”。
以下参考本发明的实施进一步说明了这一方面。
注意，为了使键合层3“消失”进层2’中以形成薄层2”，调整所述键合层3的厚度以允许其减少到足够的程度。
最后，获得了包含施予衬底20上的薄层2”的结构。
薄层2”的材料特性类似于起始施予衬底10的上层2的材料特性。
所使用的键合层3已消失且不再于最终结构中画出。
本发明的一种非限制性应用涉及将包含SiGe上层的任何结构键合到支撑衬底(例如由硅制成)上。
包含SiGe上层的结构可包含应变的SiGe上层。
在所述情况中，例如，使用包含单晶硅晶片和SiGe上层的施予衬底，所述SiGe上层由下方的Si晶片施加应变。应注意，在这种情况中，形成在所述应变的SiGe上层上的Si键合层具有与Si晶片相同的晶格参数并因此未被施加应变。
包含SiGe上层的结构也可包含松弛的SiGe上层。
在所述情况中，使用包含例如单晶硅晶片的施予衬底，在所述施予衬底上经由缓冲层而生成所述松弛的SiGe上层，而在所述缓冲层中，尽管晶格参数的差异存在于Si和SiGe两种材料之间，但晶格参数变化。
插入在Si晶片和松弛的SiGe层之间的缓冲层通常由SiGe形成，锗的比例从Si晶片朝松弛的SiGe上层在数量上逐渐增大。
所述结构的另一个例子涉及包含其上已生长Si膜的SiGe层的结构，相对薄的SiGe层最终位于所述Si膜的表面上。
特别地，所述Si膜在相对于Si进行选择性蚀刻SiGe时构成蚀刻终止层。
很明显，本发明还包括更复杂的结构，所述更复杂的结构包含SiGe上层和一个或多个蚀刻终止层。
硅支撑衬底可在表面处包含通过热氧化所述Si支撑衬底而传统地获得的氧化硅SiO2层。
Figure C20048002827900131
在本发明的第一实施例中，键合层可以是硅层。
Si层优选由单晶Si形成，但是它也可以由多晶或非晶Si形成。
在所述第一实施例的变体中，在键合之前进行Si层的部分氧化，以在所述Si层的表面上形成热氧化物层。
在所述变体的背景下，由将Si层氧化所形成的氧化物层SiO2作为键合层。
由于氧化仅仅是部分的，所以应注意，在氧化前沿到达所述键合层下方的SiGe层之前可以终止氧化前沿，这克服了上述限制。
在所述第一实施中，利用了以下各项的键合性能：
-在Si支撑衬底表面的SiO2层上的Si键合层(如果Si支撑衬底被氧化)；
并且在上述变体的背景下：
-在Si支撑衬底表面的SiO2层上由SiO2形成的键合层(如果Si支撑衬底被氧化)；
-在Si支撑衬底上的SiO2键合层(如果Si支撑衬底未被氧化)。
Figure C20048002827900132
在本发明的第二实施例中，键合层可以是硅锗层，锗浓度使得可控制其到氧化的Si衬底的键合(即，如上所述，例如，具有低锗浓度的SiGe层，典型地小于20％)。在这种情况中，SiGe层作为键合层，因为可以控制其键合，尤其是可以对SiGe层进行表面处理以便清洗它，并由此确保可得到令人满意的键合强度。
图2a至2f显示了本发明将松弛的SiGe层间接键合到氧化的硅支撑衬底并生成SGOI结构的例子。
更特别地，本发明的这一实施例是在
Figure C20048002827900133
型转移方法的背景下进行的。
有关
Figure C20048002827900134
方法的进一步细节可在Jean-Pierre Colinge的文献“Silicon-on-Insulator Technology：Materials to VLSI，2nd Edition(绝缘体上硅技术：VLSI材料，第二版)”Kluwer Academic Publishers第50和51页中找到。
参考图2a，施予衬底30包含单晶硅晶片31，在所述单晶硅晶片31上，松弛的SiGe上层322已经由缓冲层321的媒介而形成。
松弛的SiGe层322有利地通过在缓冲层321的表面上外延生长而形成。
其厚度可依情况而大大地变化；典型地是在0.5微米(μm)至1μm的范围内。
在图2a中，参考数字32表示由缓冲层321和松弛的SiGe层322构成的整体。
在图2a中还显示了由氧化的硅形成的支撑衬底40。其包含硅晶片45、热氧化物层46、以及施予衬底30的上层322要键合到其上的自由表面44(在氧化物层46的一侧)。
参考图2b，在松弛的SiGe上层321上生长了将构成键合层的应变单晶硅膜33。
松弛的SiGe层有效地迫使包含在膜33中的硅增大它的晶格参数，以使其基本上等同于它的生长衬底的晶格参数，并因此具有内拉伸的应力。
应变单晶Si的膜33有利地通过使用诸如CVD和MBE(分别是化学气相沉积和分子束外延)的已知技术外延生长而形成。
可进行单晶应变键合层33的外延生长：
-在原处，直接通过继续下方SiGe层322的形成；或
-在表面精加工(finishing)下方SiGe层的小步骤之后，例如通过CMP(化学机械抛光)。
Si膜33的厚度非常小，低于临界厚度，从而在膜33的厚度中由松弛的SiGe层322所施加的应变没有朝硅的额定晶格参数而松弛，且/或没有在膜33中产生缺陷。
很明显，所述临界厚度依赖于施加应变的SiGe层中的锗浓度。简单地说，浓度越高，则临界厚度越低。
Si膜厚度的选择方式使得将由所述膜33所构成的键合层可在键合之后消失，如以下的更详细说明，通过在它的厚度中的锗扩散，它被SiGe层322同化及均匀化了。
应注意，施加在膜33上的应变是促使键合层中所述锗扩散以便用SiGe层322均匀化的因素。
考虑SiGe层322具有20％的量级的锗浓度，则膜33的厚度典型地必须小于20nm以防止由松弛导致的应变。
应变膜33优选地大约为5nm厚，以便在包含在那里的锗扩散期间通过用SiGe层322同化而允许其完全消失。
或者，可以在SiGe上层322上沉积多晶或非晶Si层，而不是应变的单晶Si膜。
在这一选择中，在Si层中观察到很少的应变或没有应变。因此，可以沉积具有所期望厚度的多晶或非晶Si层，关于其厚度没有限制，尤其是在键合之前设想有所述Si层的部分氧化时。
参考图2c，以本身已知的方式将原子或离子种类通过单晶Si膜33注入到SiGe上层322中，以在所述SiGe上层322的厚度中产生弱区(显示为虚线)。
在本发明的一特定实施中，在注入步骤之前，在键合层上进行沉积保护层的步骤。
所述保护层可保护键合层的表面，尤其是保护不受注入的影响。
更特别地，当键合层不包含氧化物上层时(所述氧化物上层例如通过键合层的部分氧化而获得，如上述可选的情况)，沉积所述保护层是有利的。
很明显，保护层在将施予结构键合到支撑衬底之前被去除。
Si膜33的表面和自由表面44在键合之前以本身传统的方式准备，以增强施予衬底与氧化过的硅支撑衬底40的键合强度。
因此对键合层(Si膜33)进行清洗，以便控制其键合，例如通过进行亲水处理，尤其是在SC1型溶液中的处理。
参考图2d，在其顶部包含清洗过的Si膜33的注入施予结构与氧化的支撑衬底40的自由表面44紧密接触。因此获得控制较好的Si/氧化物键合。
可以设想本发明的这一实施的不同选择(参考本发明的第一实施的上述变体)。
在第一选择中，在键合之前可将应变的Si膜33部分氧化，以在膜33的表面区域中形成热氧化物层。
然后，这一氧化物层用作键合层，以在氧化过的支撑衬底上产生键。
在第二选择中，也可将应变的Si膜33部分氧化。然后，所形成的热氧化物层用作直接键合到Si支撑衬底的键合层，它于是构成最终SGOI结构的掩埋氧化物层。
应注意，当键合层是由多晶或非晶Si形成时，也可实施这两种选择。
回到本发明的实施的说明，在间接键合步骤之后，进行减薄施予衬底的步骤以去除施予衬底的一部分并仅保留一部分(尤其是SiGe上层322的一部分，所述部分将构成最终结构的有用层)。
在这里所讨论的
Figure C20048002827900161
型转移方法的背景下，所述减薄步骤是用于在弱区处分离施予衬底的本身传统步骤，所述弱区在上述注入步骤期间形成。
参考图2e，在所述减薄步骤之后，将施予衬底的一部分转移到支撑衬底上，仅保留是相对于注入区在Si膜33一侧的SiGe上层322部分的那一部分施予衬底。
中间结构被获得，所述中间结构包含氧化过的支撑衬底40、Si膜33、以及由SiGe所形成的薄层32’，所述SiGe对应于得自上层322的所述部分。
在此应提及，T.A.Langdo等人的文献“SiGe-free strained Si ininsulator by wafer bonding and layer transfer(通过晶片键合和层转移而形成的绝缘体中无SiGe的应变Si)”Applied Physics Letters，vol 82number 24，2003年6月16日，以类似于这里在本发明这一例子的背景下所述且在图2a至2e中所示的方式，揭示了在热氧化物层上应变硅层的键合。
然而，揭示在T.A.Langdo等人的文献中的键合目的不同于本发明的目的，因为它涉及制备绝缘体上应变硅结构(sSOI)，Si层中的应变由下方的SiGe松弛层来确保。
上述文献并未揭示制备SGOI结构，更不用说未提出将松弛的SiGe层键合到氧化的支撑衬底上的任何解决办法，并且未设想将锗从松弛的SiGe层扩散进应变的Si层中。
此外，在所述文献中，所转移的应变硅层有意是较厚的，从而它可被保留并构成最终sSOI结构的有源电性层。
另外，并且特别地，当与由本发明所施加的约束相比时，所述厚度则太大了，其中所述约束是为使所述应变的Si层通过锗扩散进其厚度中、用SiGe层使它同化并均匀化而消失，如下面的更详细说明。
回到本发明实施的说明，在减薄步骤之后且参考图2f，进行一步骤，所述步骤在于将锗从所述SiGe薄层32’扩散进键合层(在这一情况中，是应变单晶硅膜33)。
如上面所见，由SiGe层施加在所述膜33上的应变促使锗扩散通过膜33，所述膜33和所述SiGe层的晶格参数基本上相同。
因此，这一扩散步骤可以：
-通过用SiGe层32’同化Si层33而导致Si层33消失；
-获得具有均匀锗浓度的SiGe层32”。
应注意，SiGe层32”中的锗浓度与先前存在于SiGe层32’中的锗浓度相比几乎未改变，尤其是因为SiGe层32’厚度和键合层厚度之间的比率(图中所示的层厚度并不成比例)。
所述扩散步骤包括对键合和减薄之后所获得的结构在1000℃和1100℃之间热处理大约两小时。
应注意，所述热处理可有利地在传统的稳定化步骤期间进行，尤其是在
Figure C20048002827900171
型转移方法的背景下，以增强薄层和支撑衬底之间的界面。
最后，获得了由Si晶片45、掩埋氧化物层46和薄SiGe层32”所构成的SGOI结构，所述SGOI结构受益于SiGe层32”和氧化物层46之间的良好键合质量。
此外，应注意，掩埋氧化物的质量是热氧化物的质量。不论所采用的变体是什么，所述掩埋氧化物是通过Si衬底45的热氧化和/或Si膜33的部分热氧化而得到的。
如前所述，现有技术的在SiGe上氧化物沉积技术使得必须在键合之前抛光所述沉积的氧化物层，这导致厚度中缺乏均匀性。
本发明允许键合不必先对要接触的至少一个表面进行抛光步骤。因此，掩埋氧化物层在厚度方面具有良好的均匀性。
很明显，应了解，本发明的这一实施并不限于包含在此所示的缓冲层的结构，而是尤其可应用于包含SiGe上层的任何结构。
还应了解，键合层的材料并不限于硅。如上面关于本发明的第二实施所述，当键合到氧化的支撑衬底时，键合层的材料可以是SiGe。
更准确地，使用的SiGe键合层的锗含量(典型地小于20％)使得将所述SiGe层键合到氧化物层SiO2可以用令人满意的方式进行。
更准确地，为了控制SiGe层的键合，在键合之前对SiGe层进行清洗。这种清洗步骤有助于增强键合强度，并且对于锗含量典型低于大约20％的SiGe键合层而言，所获得的键合被证明具有令人满意的质量。这种清洗可以是亲水处理，尤其是RCA型处理(依次包括在SC1溶液中的浴和SC2溶液中的浴)。
因此，这种具有低锗含量的SiGe层的使用允许SiGe层被键合，所述SiGe层所具有的锗含量太高而不能将所述SiGe层直接键合到氧化的支撑衬底上。
应注意，当具有低Ge浓度x的Si1-xGex键合层用于间接键合具有较高锗浓度y(y＞x)的Si1-yGey上层时，所述Si1-xGex键合层被所述Si1-yGey上层施加了应变。
按照与上述有关由应变单晶Si膜所构成的键合层相似的方式，施加在Si1-xGex键合层上的应变是促使锗扩散通过所述键合层的因素，以便其与Si1-yGey上层均匀化。
选择Si1-xGex键合层的厚度，使得在其厚度中到处都没有应变的松弛，从而所述键合层可通过锗扩散过其厚度而在键合之后消失。
还应注意，上述用于注入和在弱区处分离的步骤仅仅是作为可在施予衬底一侧减薄在键合之后所获得结构的步骤的例子而提及的。
以下给出了减薄技术的其他例子。应注意，所述例子决不构成限制，且本发明包括可依据本发明的方法而减薄施予衬底的任何类型的技术。
例如，一种技术可在于通过施加能量来“切除”施予衬底而去除材料，所述“切除”是在通过生成至少一个多孔层而被弱化的区域处进行的。
例如，其他技术在于通过研磨和/或化学-机械抛光CMP的机械或化学-机械侵蚀。
还可提及诸如等离子体或喷射蚀刻的干蚀刻技术。
最后，可进行选择性化学蚀刻技术，尤其是当要蚀刻的结构包含蚀刻终止层时。
对于包含在SiGe上层下方的Si蚀刻终止层的施予衬底而言，尤其是这样，其中所述Si蚀刻终止层可在键合之后用于通过选择性蚀刻而减薄所述施予衬底。
最后，本发明不仅涉及SiGe层的间接键合，还涉及任何半导体材料层的间接键合，所述半导体材料层可用本发明的方法经由键合层的媒介而被转移到支撑衬底。

Claims (17)

1.一种制备包含支撑衬底(20)上的半导体材料薄层(2”)的结构的方法，所述薄层是通过键合包含半导体材料的上层(2)的施予衬底(10)和支撑衬底而获得，所述方法的特征在于其包括以下步骤：
-在所述上层(2)上形成键合层(3)，所述键合层(3)的材料包含并接受上层(2)材料的扩散的元素；
-清洗所述键合层(3)以控制其键合粘附；
-将施予衬底(10)从先前形成在上层(2)上并清洗过的键合层(3)的一侧键合到支撑衬底(20)上；以及
-将所述元素从上层扩散到键合层中以使键合层及所述上层中所述元素的浓度均匀化；
从而使得所述键合层和所述上层构成了均匀材料的单一薄层(2”)。
2.如权利要求1所述的方法，其特征在于，在将所述元素从上层扩散进键合层中的步骤期间，所述键合层(3)通过混合进所述上层以形成所述结构的薄层(2”)而消失。
3.如权利要求2所述的方法，其特征在于，在键合之后且在扩散之前其进一步包括减薄步骤，所述减薄步骤旨在去除施予衬底(10)的一部分以仅保留上层的一部分，从而获得包含支撑衬底(20)、键合层(3)以及由上层剩余部分所形成且与键合层保持为整体的薄层(2’)的中间结构。
4.如权利要求3所述的方法，其特征在于，减薄是通过在弱区处从施予衬底(10)分离而进行的，所述弱区在键合之前在所述上层(2)之中形成。
5.如权利要求4所述的方法，其特征在于，弱区是通过将元素种类注入到上层(2)中而形成的。
6.如权利要求5所述的方法，其特征在于，在注入之前其包括旨在于所述键合层上沉积保护层的步骤，所述保护层在键合步骤之前被去除。
7.如权利要求3所述的方法，其特征在于，减薄步骤包括至少一个蚀刻步骤。
8.如权利要求3所述的方法，其特征在于，扩散步骤是通过对减薄之后所获得的中间结构施加热处理而进行的。
9.如权利要求8所述的方法，其特征在于，扩散步骤是在热处理期间进行的，所述热处理用于使减薄之后所获得中间结构的键合界面稳定。
10.如权利要求8或9所述的方法，其特征在于，所述热处理在1000℃和1100℃之间进行大约两小时。
11.如权利要求1所述的方法，其中所述上层(322)由硅锗形成，其特征在于，扩散步骤在于将锗元素从所述上层(322)扩散到键合层(33)中。
12.如权利要求11所述的方法，其特征在于，进一步包括氧化支撑衬底的步骤，形成键合层的步骤包括在所述硅锗上层上沉积硅锗膜，所述硅锗膜的锗浓度使得可控制所沉积的硅锗膜到支撑衬底的氧化物层的键合。
13.如权利要求12所述的方法，其特征在于，所沉积的硅锗膜中的锗浓度小于20％。
14.如权利要求12所述的方法，其特征在于，在扩散步骤期间，锗元素扩散进键合层中，使得通过用所述硅锗上层同化所述键合层而获得具有均匀锗浓度的薄层。
15.如权利要求1所述的方法，其特征在于，其中键合层包括硅锗键合层，以及硅锗键合层的清洗是依据RCA型处理来进行的。
16.如权利要求1所述的方法，进一步包括，在将施与衬底键合到支撑衬底之前，清洗支撑衬底要键合到键合层(3)的面(4)。
17.一种将第一及第二半导体材料的晶片键合到一起的方法，所述第一晶片包含上层而所述第二晶片包含自由面，其特征在于其包括以下步骤：
-在第一晶片的上层上形成键合层，所述键合层的材料包含并接受所述上层材料的扩散的元素；
-清洗所述键合层(3)以控制其键合粘附；
-将第一晶片(10)从先前形成在上层(2)上并清洗过的键合层(3)的一侧键合到第二晶片(20)上；以及
-将上层的所述元素扩散到键合层中以使键合层及所述上层中所述元素的浓度均匀化，所述键合层通过与所述上层混合而消失，从而第一晶片和第二晶片被键合到一起，第一晶片的上层连接到第二晶片的自由面。
CN200480028279A 2003-09-30 2004-09-30 键合层消失的间接键合 Expired - Fee Related CN100590838C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR03/11418 2003-09-30
FR0311418A FR2860340B1 (fr) 2003-09-30 2003-09-30 Collage indirect avec disparition de la couche de collage

Publications (2)

Publication Number Publication Date
CN1860604A CN1860604A (zh) 2006-11-08
CN100590838C true CN100590838C (zh) 2010-02-17

Family

ID=34307262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480028279A Expired - Fee Related CN100590838C (zh) 2003-09-30 2004-09-30 键合层消失的间接键合

Country Status (7)

Country Link
US (1) US7078353B2 (zh)
EP (1) EP1668693A1 (zh)
JP (2) JP4739213B2 (zh)
KR (1) KR100834200B1 (zh)
CN (1) CN100590838C (zh)
FR (1) FR2860340B1 (zh)
WO (1) WO2005031852A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176072B2 (en) * 2005-01-28 2007-02-13 Sharp Laboratories Of America, Inc Strained silicon devices transfer to glass for display applications
US8007675B1 (en) * 2005-07-11 2011-08-30 National Semiconductor Corporation System and method for controlling an etch process for a single crystal having a buried layer
DE102005061263B4 (de) * 2005-12-20 2007-10-11 Infineon Technologies Austria Ag Halbleiterwafersubstrat für Leistungshalbleiterbauelemente sowie Verfahren zur Herstellung desselben
FR2912550A1 (fr) * 2007-02-14 2008-08-15 Soitec Silicon On Insulator Procede de fabrication d'une structure ssoi.
FR2912841B1 (fr) * 2007-02-15 2009-05-22 Soitec Silicon On Insulator Procede de polissage d'heterostructures
KR100867924B1 (ko) * 2007-03-07 2008-11-10 삼성에스디아이 주식회사 도너기판, 그의 제조방법 및 유기전계발광소자
FR2932108B1 (fr) 2008-06-10 2019-07-05 Soitec Polissage de couches de germanium
FR2951869A1 (fr) * 2009-10-26 2011-04-29 Commissariat Energie Atomique Procede de realisation d'une structure a couche enterree par implantation et transfert
US8822817B2 (en) 2010-12-03 2014-09-02 The Boeing Company Direct wafer bonding
FR2972567B1 (fr) * 2011-03-09 2013-03-22 Soitec Silicon On Insulator Méthode de formation d'une structure de ge sur iii/v sur isolant
CN106548972B (zh) * 2015-09-18 2019-02-26 胡兵 一种将半导体衬底主体与其上功能层进行分离的方法
US10541172B2 (en) 2016-08-24 2020-01-21 International Business Machines Corporation Semiconductor device with reduced contact resistance
US9799618B1 (en) 2016-10-12 2017-10-24 International Business Machines Corporation Mixed UBM and mixed pitch on a single die
US10930793B2 (en) * 2017-04-21 2021-02-23 International Business Machines Corporation Bottom channel isolation in nanosheet transistors
CN109545766B (zh) * 2018-11-14 2020-08-21 长江存储科技有限责任公司 三维存储器及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
US6521041B2 (en) 1998-04-10 2003-02-18 Massachusetts Institute Of Technology Etch stop layer system
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
WO2001054202A1 (en) * 2000-01-20 2001-07-26 Amberwave Systems Corporation Strained-silicon metal oxide semiconductor field effect transistors
US6602613B1 (en) * 2000-01-20 2003-08-05 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
JP3580358B2 (ja) 2000-06-23 2004-10-20 信越化学工業株式会社 熱伝導性シリコーン組成物及び半導体装置
JP2004507084A (ja) * 2000-08-16 2004-03-04 マサチューセッツ　インスティテュート　オブ　テクノロジー グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
US6724008B2 (en) * 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
JP4628580B2 (ja) * 2001-04-18 2011-02-09 信越半導体株式会社 貼り合せ基板の製造方法
JP2003031495A (ja) * 2001-07-12 2003-01-31 Hitachi Ltd 半導体装置用基板の製造方法および半導体装置の製造方法
JP2003168789A (ja) * 2001-11-29 2003-06-13 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
US6746902B2 (en) * 2002-01-31 2004-06-08 Sharp Laboratories Of America, Inc. Method to form relaxed sige layer with high ge content
US6793731B2 (en) * 2002-03-13 2004-09-21 Sharp Laboratories Of America, Inc. Method for recrystallizing an amorphized silicon germanium film overlying silicon
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
US20040192067A1 (en) * 2003-02-28 2004-09-30 Bruno Ghyselen Method for forming a relaxed or pseudo-relaxed useful layer on a substrate

Also Published As

Publication number Publication date
CN1860604A (zh) 2006-11-08
US20050070078A1 (en) 2005-03-31
JP2011109125A (ja) 2011-06-02
WO2005031852A1 (en) 2005-04-07
EP1668693A1 (en) 2006-06-14
US7078353B2 (en) 2006-07-18
JP2007507874A (ja) 2007-03-29
FR2860340A1 (fr) 2005-04-01
KR20060064061A (ko) 2006-06-12
FR2860340B1 (fr) 2006-01-27
JP4739213B2 (ja) 2011-08-03
KR100834200B1 (ko) 2008-05-30

Similar Documents

Publication Publication Date Title
CN100590838C (zh) 键合层消失的间接键合
US6974759B2 (en) Method for making a stacked comprising a thin film adhering to a target substrate
US7736988B2 (en) Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
KR100371815B1 (ko) 에스오아이(soi)기판의제조방법
US6737670B2 (en) Semiconductor substrate structure
US7018910B2 (en) Transfer of a thin layer from a wafer comprising a buffer layer
JP5231460B2 (ja) パターニングされた薄いｓｏｉ
EP1709671B1 (en) Method of forming thin sgoi wafers with high relaxation and low stacking fault defect density
US10755966B2 (en) Manufacturing method of smoothing a semiconductor surface
WO2004021420A9 (en) Fabrication method for a monocrystalline semiconductor layer on a substrate
JP6752933B2 (ja) 多層構造体
US6326285B1 (en) Simultaneous multiple silicon on insulator (SOI) wafer production
KR20050018979A (ko) 스트레인된 반도체 재료층의 전달 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100217

Termination date: 20130930