CN1009970B - 存储盒 - Google Patents

Abstract

一存储盒，装进一个个人计算机的主部件中。该存储盒包括一个外壳和一个印制电路板，印制电路板装在该外壳中，其上装有一个大容量单芯片ROM(只读存储器)，该单芯片被划分成多个存储体，其中的一个特定存储体系分配到可为中央处理机所访问的地址空间中。选择其它存储体用的存储体选择数据存储在该特定存储体中计数器的内容输入到单芯片ROM地址的最高有效位。该地址的三个最高有效位起存储体指定位的作用。

Description

本发明是关于一种存储盒。更详细地说，本发明是关于一种这样的存储盒，该存储盒可装到个人计算机（例如家庭电视游戏机）的主部件上，也可从该主部件上卸下来，使用时装进该主部件中。

家庭个人计算机包括本发明申请人制造和销售的商名为“任天堂文娱设备”的游戏机和一种叫做“MSX”（商品名）的游戏机。这类个人计算机采用一种外存储盒，外存储盒中事先写入了游戏、教学等程序;将这种外存储盒装进个人计算机的主部件中即可使个人计算机正常工作。存储盒包括一个非易失存储器（例如只读存储器ROM），用以存储程序数据和/或显示用的字符数据。

当装在个人计算机主部件中的中央处理器（CPU）访问存储盒中的只读存储器（ROM）时，可存取地址的最大数（即地址空间）受到中央处理器特性（位数）的限制，因而存储盒中ROM的有效容量自然也受到限制。例如在上述“任天堂文娱设备”中，ROM中最多只有256千位可供存储程序用，最多只有64千位可供存储字符用。因此各程序步的最大数量局限于中央处理器所能访问的最大地址空间。因而这种个人计算机用作游戏机时，举例说，游戏内容的长度、游戏品种的扩充、显示画面的数目以及能加以显示的字符的数目等等都受到限制。

有人提出过消除这种麻烦事的现有技术，例如一九八四年六月廿八日公开的112352/1984号日本公开专利（对于261，301号美国专利申请书）即介绍了这种现有技术。

在上述现有技术中，来自装在游戏机主部件中的中央处理器的地址是作为普通地址输入加到多个存储器芯片上，由地址译码器对该地址进 行译码。当中央处理器输出某特定地址时，地址译码器输出一个信号，一个触发器或一个锁存电器响应该信号时即投入工作。该触发器或锁存电路输出芯片选择（CS）信号，用以选择一个对应于该特定地址的芯片，同时芯片选择信号使相应的存储器芯片工作。于是中央处理器就可以访问该选上的存储器芯片的地址所指定的存储区。

上述现有技术的优点是可以扩大存储容量而无需增加来自中央处理器的地址端口，但却留下了下列有待解决的问题。

随着最近半导体技术的发展，集成电路芯片的集成度日益提高，但上述现有技术未能适应这种单芯片大容量存储器。这是因为上述触发器或锁存电路的输出是用作芯片选择信号的，而这种芯片选择信号只能在一个芯片选择允许或禁止状态，不能在单芯片存储器中起允许/禁止该特定区正常操作的作用。换言之，在该现有技术中，可以允许任意一个分别具有若干可受中央处理机访问的地址的存储器芯片正常工作以指定某一地址，但却不能选择或访问这样一些存储体，该诸存储体的地址可为一个单芯片存储器的中央处理机所访问，该单芯片存储器的地址数大于该中央处理机所访问的地址空间。因此，用现有技术就不能发挥最新半导体技术的优点，而且对于存储容量在提高量方面的成本增长率也很大，因而价格昂贵。

此外，迄今已有各种各样有关更换存储体的方法的建议，但这些方法都没有论及本发明想要的那种存储盒，因而与本发明无关。

因此，本发明的一个主要目的是提供这样一种存储盒，这种存储盒在即使装有它的个人计算机主部件中的中央处理器所能访问的最大地址空间是有限的情况下也能存储多于该存储空间的数据，且能为该中央处理器所访问。

本发明的另一个目的是提供这样一种存储盒，这种存储盒大容量单芯片存储器的各地址能为中央处理器所访问而无需增加中央处理器的地 址端口数。

本发明的存储盒可装进有一个能访问较小地址空间的中央处理器的个人计算机的主部件中，也可从该主部件中卸下，使用时是装在该主部件中的。本发明的存储盒包括一个外壳，一个装在外壳中的电路板、一个装在该电路板上的第一存储器，一个有元器件（active    device）和若干导电条。第一存储器装在电路板上，其存储容量较大，其存储区划分成多个存储体。有源器件也装在在电路板上，用以有选择地指定第一存储器的存储体，导电条则用以将第一存储器的各地址端子和数据端子引到电路板边缘，使它们能接到主部件的中央处理器，并将第一存储器与有源器件连接起来。

当中央处理器访问第一存储器一个预定的存储体时，存储在该存储体中的数据就被读出。若该数据包括表示第一存储器下一个待受访问的存储器的数据，则有源器件就根据，例如，该数据，使第一存储器的该存储体正常工常。于是中央处理器用另一个地址空间访问该存储体。

若存储盒具有第二存储器，则必要时可将从第一存储器的存储体读取的数据转移到第二存储器中。当存储盒用在游戏机中时，字符数据是存储在第二存储器中的。

根据本发明，即使中央处理器所能访问的地址空间有限，只要妥善转换第一存储器的各存储体，也可将存储容量大于中央处理器最大地址空间的存储器加以利用。这就是说，根据本发明，显然可以扩大中央处理器所能访问的存储容量。

在一个实施例中采用了一个大容量单芯片ROM作为第一存储器。中央处理器始终可以访问单芯片ROM的某一特定存储体。当该特定存储体被访问，从该存储体读取选择另一个存储体用的存储体选择数据时，该存储体选择数据就传输到作为有源器件的一个计数器中。计数器的输出加到单芯存ROM地址的三个最高有效位上，从而使单芯片ROM的另一个 存储体工作。于是中央处理器地址端口的输出就可以访问该正常工作的存储体。

又另一个存储体的选择数据存储在先前正常工作了的存储体中，当读取该选择数据时，计数器就输出一个能以类似方式使该又另一个存储体达到单芯片地址的三个最高有效位的地址。

因此，根据本发明的该实施例，转换到某任意存储体的过程可随着某一程序的进行在任意的时刻下进行，因而利用上述作为游戏机盒的存储盒可以做花样更多的游戏。在这种情况下，存储在单芯片ROM某存储体中的字符数据在单芯片ROM存储体显示的画面中可以共用，因而也不难编制内容长的一系列游戏。

此外，根据本发明，只要任意将存储体选择数据调到任意一个程序步上就可以防止他人非法抄袭或翻印该存储盒。

参照附图阅读下面有关本发明诸实施例的详细介绍即可理解本发明的上述目的、其它目的特点、其它各方面和优点。

图1是本发明一个实施例的部件分解透视图。

图2是可使用图1所示的盒子的家庭电视游戏机一个实例的原理方框图。

图3是表示图1和图2所示的程序存储器和字符存储器之间的关系的详细电路图。

图4是表示程序存储器各存储体与一个微处理器的存储变换之间的关系的示意图。

图1是本发明一个实施例的部件分解透视图。游戏机用的存储盒（以下简称盒）10有一个外壳12，外壳12则由上外壳12a和下外壳12b组成。外壳12扁平，大致呈矩形，其一边有一个突出部分14。该突出部分14形成一个开号16，外壳的其它边各为侧壁封闭着。

印制电路板18装在外壳12中，凸出部分20形成印制电路板18的一部 分，与上述外壳12的凸出部分14相对应。因此，印制电路板的突出部分20通过外壳12的开口16露出来。再就是导电条或触点22，22，……，它们构成盒10与游戏机主部件的连接，它们在突出部分20边缘的延伸方向上分布在突出部分20上。

作为第一存储器的程序存储器24、作为第二存储器的字符存储器26和作为有源器件的半导体器件28都装在印制电路板18上。后面即将详细谈到，半导体器件28可以是一个计数器或是一个锁存电路。然后将这些器件24、26和28接到印刷电路板18上适当的导电条上，必要时接到在突出部分20上形成的诸预定接点22上。

图2是可使用图1所示的盒子的家庭电视游戏机一个实施例的原理方框图。图2示出了本发明申请人制造和销售的上述“任天堂文娱设备”的布局。可是这里应该事先指出的是，本发明可用于诸如采用外存储盒的游戏机或微处理机的各种设备。

前面已经谈过，盒10包括装在印刷电路板18上的程序存储器24、字符存储器26和半导体器件28，印制电路板18的突出部分20连接到游戏机主部件30的一个边缘连接器32上，因而使盒10与游戏机主部件30形成电气连通，从而构成一个游戏设备。

游戏机主部件30包括一个微处理器34，该微处理器可以是，例如，任天堂公司制造的“2A03”集成电路，控制器38a和38b则通过一个输入/输出接口36接到微处理器34上。游戏机主部件30还配备有一个PPU（图象处理器）40、一个视频RAM（随机存取存储器）42和一个RF（射频）调制器44。PPU40，举例来说，可采用任天堂公司制造的“2C02”集成电路，它可在微处理器34的控制下读取视频数据，并将该视频数据作为视频信号送入RF调制器44中。RF调制器44输出一个视频信号，作为例如NTSC系统电视接收机的电视信号。（注：NTSC为美国国家电视制或委员会的缩写）

现在参照图3详细介绍程序存储器24、字符存储器26和半导体器件28三者之间的相互关系。举例说，程序存储器24由一个1兆位带掩膜的ROM组成，字符存储器26由一个64千位的静态RAM组成。程序存储器24和字符存储器26的接地端子G接地，预定的电源电压Vcc通过各电源端子加到这些存储器24和26上。

程序存储器24的一个芯片启动端子CE通过边缘连接器32的一个预定端子（例如，44号端子）接到游戏机主部件30（图2）上。来自游戏机主部件30的存储器选择信号ROMSEL加到芯片启动端子CE上。此外，程序存储器24还具有17位地址端子A0至A16，和8位数据端子D0至D7。这些地址端子和数据端子通过边缘连接器32接到游戏机主部件30上，来自预定端子的数据（即来自本实施例三个最低有效位端子D0至D2的数据）则作为存储体选择数据和半导体器件（即计数器28）的输入加以传输。字符存储器26的芯片选择端子CS、芯片启动端子CE和写入启动端子WE都通过边缘连接器32的各端子（例如，56号端子，17号端子和47号端子）接到游戏机主部件30上。来自游戏机主部件30的读出信号RD通过边缘连接器加到芯片启动端子CE上，写入信号WE则加到写入可启动端子上。字符存储器26还包括13位地址端子A0至A12和8位数据端子D0至D7。各地址端子A0至A12通过边缘连接器接到游戏机主部件30上。各数据端子D0至D7也以同样方式接到游戏机主部件30上。

应该指出，地址的一个数是用十六进制记数法表示的。

本实施例中，如图4所示，程序存储器24是，例如，在128位的基础上作为一组存储体构成的。这就是说，第一存储器或程序存储器24包括八个128位存储体BK0至BK7。这些存储体BK0至BK7以诸地址同样，第二存储器或字符存储体器26是由64千位静态RAM构成。

此外，在本实施例中，半导体器件28采用了例如得克萨斯仪器公司制造的“74LS161”集成电路，因而半导体器件28由一个三位计数器构 成。来自游戏机主部件30的读/写信号R/W加到计数器28的装入端子LOAD上，如上所述，程序存储器24的三个最低有效位则作为预置输入接到装入端子LOAD上。此外，从游戏机主部件30去程序存储器24的存储器选择信号ROMSEL通过边缘连接器32加到时钟端子CK上。因此，每次游戏机主部件30选择程序存储器24时，计数输入就加到计数器28中，于是该计数输入使计数器28的计数增加（或减少）。

计数器28的输出端站是三位输出端子，该三位输出通过各自的“或”门46a、46b和46c加到程序存储器24的三个最高有效位A16、A15和A14上。更具体地说，游戏机主部件30的地址端子（35号端子）接到各“或”门46a、46b和46c的一个输入端上，计数器28对应位的各输出则加到各“或”门的其它输入端上。因此，对程序存储器24来说，其存储体是根据计数器28输出端的存储体选择数据（图4）进行选择的。例如，如图4所示，计数器28的输出若为“000”，则选用存储体BK0;若为“001”，则选用存储体BK1;若为“010”，则选用存储体BK2;若为“011”，则选用存储体BK3;若为“100”，则选用存储体BK4;若为“101”，则选用存储体BK5;若为“110”，则选用存储体BK6;若为“111”则选用存储体BK7。

游戏机主部件30的微处理器34只能访问作为第一存储器的程序存储器24的两存储体区。这就是说，微处理器34拥有两个存储体的地址空间“8000至FFFF”。其中，第一地址空间“C000至FFFF”是这样分配，使它以固定方式始终访问程序存储器24的存储体BK7。这时，当选用程序存储器24各存储体BK0至BK7中的任一个存储体时，以“8000至C000”表示的64千位第二地址空间就被分配给相应于所选择的存储体的地址空间。

因此，在第一存储器24的各存储体BK0至BK7中，需要将下一次待选取的存储体用的存储体选择数据需存储在该数据的末端或中段上。详 细地说，在作为固定区的存储体BK7中存储体中央处理器或微处理器34下次待访问的存储体数据，而在下次待读取的存储体中以这样一种方式存储着下下一个存储体的选择数据。这样，微处理机34的第二地址空间34就可以任意定时方式利用程序存储器24的所有存储体。

操作时，在盒10已装进游戏机主部件30中的情况下先接通电源，接着或在按压复位开关之后，读出指令就从游戏机主部件30的微处理器34通过其地址端子A14（边缘连接器32的35号端子）输出。当地址端站14处于高电位时，各“或”门46a至46c的所有输出端都处于高电位，于是“1”被输入到程序存储器24三个最高有效位的所有地址端子A16至A14上，因而这时微处理器34可以访问固定区，即程序存储器24的存储体BK7。

然后，读取程序存储体24存储体BK7的程序数据，微处理器34就按该程序数据工作。这就是说，这时，微处理器34可用地址“C000至FFFF”的第一地址空间访问存储体BK7。

微处理机34根据程序存储器24存储体BK7的程序数据执行某一程序，指定程序存储器24的一个存储体用的存储体选择数据则置于程序数据的第一（或最后或中间）位。前面已经说过，存储器选择数据用“000”至“111”三个位选用程序存储器24存储体BK0至BK7中任一个存储体。

接着，来自程序存储器24三个最低有效位诸数据端子D0至D2的存储体选择数据作为计数器28的预置输入进行传输。另一方面，读/写信号R/W作为计数器28的装入指令从微处理器34传送到计数器28上，这时，信号R/W是作为高电平传输的，因而在计数器28中，没有加入其预置输入。

当执行该程序的过程中读/写信号处于低电平，即当有装入指含发出时，从程序存储器24三个最低有效位各数据端子D0至D2输出的存储 体选择数据就写入计数器28中。这之后，微处理器34发出读出信号，也就是说，将信号R/W变为高电平，并如上所述采用第二地址空间访问计数器28所选择的存储体（例如BK6）。

当来自游戏机主部件30微处理器34的存储器选择信号ROMSEL处于低电平时，计数器28和程序存储器24被启动。这时，若所选用存储体（例如BK6）的数据是字符数据，就有将字符数据转移到第二存储器（即字符存储器）的指令输出。

这时，根据该传送指令，来自微处理器34的写启动信号WE被转换成低电平，于是字符存储器36可以进行写操作。接着，程序存储器24被选取的存储体（例如BK6）的数据全部按地址顺序被读取，该读出的字符数据被传送到微处理器34中。微处理器34给PPU40发送字符数据，PPU40则按与字符存储器26的地址指定操作同步的方式将字符数据写字符存储器26中。

这之后，程序存储器24存储体BK0至BK7的任何存储体以类似方式按包含在来自该程序存储器24的程序数据的存储体选择数据作为微处理器34第二地址空间“8000至C000”加以编址，游戏就按当时所选择存储体程序数据和字符存储器26的字符数据进行下去。因此，只需事先往程序存储器24中所需要的任一个存储体上写入字符数据即可。这就是说，存储体选择数据是事先置入存储在程序存储器24任何存储体中的程序数据的，存储体选择数据所选择的存储体数据则写入字符存储器26中，因而只有需要时才访间该字符数据。换句话说，处理过程只需要在执行该程序的过程中跳到所需要的存储体以读出当时的字符数据。这样，这种存储体选择数据可用该程序任意调定，因而可以有效防止盒10被抄袭或翻印。

就本实施例而论，导使微处理器34的最大地址空间较小，程序存储器24的所有存储体也可任加选择，因而显然可以扩充微处理机34所能利 用的存储容量。此外，本发明具有通用性，不仅可用于游戏设备，还可用于教学设备。

另外，在上述实施例中，介绍的是这样的情况：在程序存储器24所包括的多个存储体BK0至BK7当中，在存储体BK7中，控制传送字符数据用的数据（即存储体选择数据、存储体选择数据的锁存指令、给字符存储器26的写指令等）是事先程序预置的，返回指令也事先预置在存储字符数据的存储体的最后一个地址中，随着游戏的进展，另一个存储体的字符数据按存储体BK7的程序进行控制被传送到字符存储器26中。但控制传送的数据可存储在靠近存储该字符数据各存储体最后一个地址的若干位中。

再者，在上述实施例中，程序存储器24采用一个带掩膜的ROM。但程序存储器24还可以采用，例如，一个EPROM（可擦除的可编程只读存储器）和其它任何类型的存储器，只要是非易失性的即可。

又，在上述实施例中，字符数据是写入字符存储器26中的，但就这类数据而论，可以写入的还有视频数据等等，在这种性况下，字符存储器26还可作为所谓视频RAM使用。

虽然这里已经详细介绍了本发明的内容，但不言而喻，上述介绍仅仅是举例而已，不应视其为对本发明的限制，本发明的保护范围仅受本专利说明书所附各权利要求各条款的限制。

Claims (8)

1、一种存储盒，该存储盒可装到一包括有计算机的主部件上，也可从该主部件上卸下来，该主部件包括第一数据总线，第一地址总线和一中央处理单元，其特征在于上述存储盒包括：

一电路板，该电路板具有第一地址连线和第二地址连线，当存储盒装到主部件上时，第一数据连线和第一地址连线分别与上述第一数据总线和第一地址总线相连，

装在电路板上的第一存储器，该第一存储器是非易失性的，并且具有连接到上述第一地址连线的地址端和连接到上述第一数据连线的数据端，所述第一存储器具有预定存储容量，并且该存储器被分为多个存储体，每个存储体具有多个存储单元，至少其中有一个存储体中存储有用于选择其它存储体的存储体选择数据；

数据暂存装置，安装在电路板上，用于暂存上述存储体选择数据，该数据暂存装置具有至少一个连接到至少一个数据连线的数据输入端和至少一个输出端；

在上述电路板上形成的导电条，将上述数据暂存装置的至少一输出端连接到上述第一存储器的地址端的一预定部分；其中

所述数据暂存器装入从第一存储器中读出的存储体选择数据来响应一接收到的来自中央处理单元的用于允许第一存储器的允许信号和用于写第一存储器的写信号，上述第一存储器包括用于在一个由先前装入到数据暂存装置中的存储体选择数据选择的存储体中读出由中央处理单元寻址的一地址单元中存储的数据的装置。

2、根据权利要求1的存储盒，其中第一存储器的多个存储体中的一个特定存储体被分配给中央存储单元的第一地址空间，并且中央处理单元在任何时刻都可以对其进行访问，该特定的存储体存储用于选择相应于可由中央处理器寻址的第一地址空间的一存储体的存储体选择数据，上述数据暂存装置根据来自第一存储器的存储体选择数据来为上述第二地址空间选择第一存储器中的一存储体。

3、根据权利要求1或2的存储盒，其中所述数据暂存装置包括半导体器件，该器件接收来自第一存储器的存储体选择数据，并且发出一存储体选择信号给上述地址端。

4、根据权利要求3的存储盒，其中所述半导体器件包括一数据锁存电路。

5、根据权利要求1至4中的任何一个权利要求的存储盒，其中所述数据暂存装置包括门装置，该门装置在由中央处理单元向其提供交替的存储体选择信号，指定第一存储器中的一个特定存储体时，发出交替的存储体选择信号给第一存储器的地址端的所述部分，在没有提供上述交替的存储体选择信号时，将上述数据暂存装置的输出发送给第一存储器的地址端的所述部分。

6、根据权利要求1至5中的任何一个权利要求的存储盒，其中所述主部件具有一个第二地址总线和第二数据总线，上述电路板还包括第二地址连线和第二数据连线，当存储盒被装入到上述主部件上时，上述第二地址连线和第二数据连线分别与上述第二地址总线和第二数据总线相连接;进一步包括装在该电路板上的第二存储器，第二存储器包括有连接到第二地址连线的地址端和连接到第二数据连线的数据端。

7、根据权利要求6的存储盒，其中用于形成一显示屏幕的显示数据，用于执行一程序的程序数据，用于将上述显示数据传送给第二存储器的命令数据被存储在第一存储器中的所述的其它存储体中。

8、根据权利要求6或7的存储盒，其中第一存储器包括一个ROM，第二存储器包括一个RAM。

Images