CN101004947B - 相变存储器件及其编程方法 - Google Patents

相变存储器件及其编程方法 Download PDF

Info

Publication number
CN101004947B
CN101004947B CN2006100643016A CN200610064301A CN101004947B CN 101004947 B CN101004947 B CN 101004947B CN 2006100643016 A CN2006100643016 A CN 2006100643016A CN 200610064301 A CN200610064301 A CN 200610064301A CN 101004947 B CN101004947 B CN 101004947B
Authority
CN
China
Prior art keywords
descends
pulse
current
set current
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006100643016A
Other languages
English (en)
Other versions
CN101004947A (zh
Inventor
赵栢衡
徐钟洙
李元奭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101004947A publication Critical patent/CN101004947A/zh
Application granted granted Critical
Publication of CN101004947B publication Critical patent/CN101004947B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

一种相变存储器件包括：具有相变材料的存储单元；将逐级下降的置位电流提供给存储单元的写驱动器，其中逐级下降的置位电流包括多级连续减小的电流幅值；和控制写驱动器提供逐级下降的置位电流的持续时间的置位编程控制电路。

Description

相变存储器件及其编程方法
技术领域
本发明涉及半导体存储器件，更具体地，涉及一种相变存储器件及其编程方法。
依据35U.S.C.§119，要求在2005年12月9日申请的韩国专利申请2005-120602的优先权，将其全部内容一并在此作为参考。
背景技术
一般地，半导体存储器件分类为随机存取存储器(RAM)或者只读存储器(ROM)。ROM是非易失性存储器件，比如PROM(可编程ROM)、EPROM(可擦写PROM)、EEPROM(电EPROM)、和闪存器件，即使当电源供给中断时仍然保存已存储的数据。同时，RAM是传统的易失性存储器件，比如动态RAM(DRAM)和静态RAM(SRAM)，当电源供给中断时丢失已存储的数据。
然而，最近引入或提出了包含非易失性存储器件的新型RAM。示例包括使用铁电电容的铁电RAM(FRAM)，使用隧道磁阻(TMR)膜的磁性RAM(MRAM)和使用硫族合金的相变存储器(PRAM)。其中，相变存储器件相对容易制造，这样在高容量低消耗的非易失性RAM的实际实施方式中，相变存储器件可以提供最好的机会。
图1示出了相变存储器件的存储单元10的示例。如所示，存储单元10包括连接在位线BL和地电压之间的存储器元件11和选择元件12。在此示例中，选择元件12是具有连接到字线WL的栅极的NMOS晶体管NT。
存储器元件11包括比如锗-锑-碲(Ge-Sb-Te，也称作“GST”)的相变材料，其作为可变电阻器(即，电阻随着加热而改变)。相变材料被调节成两个稳定状态条件中的一个，即，结晶状态或非结晶状态。相变材料根据通过位线BL提供的电流转变到结晶状态或非结晶状态。相变存储器通过相变材料的这个特性将数据编程到其中。
当将预定电压施加给字线WL时，NMOS晶体管NT导通以使存储器元件11接收通过位线BL提供的电流。
在图1中，存储器元件11连接在位线BL和选择元件12之间。然而，选择元件12可以替代地连接在位线BL和存储器元件11之间。
图2示出了相变存储器件的存储单元20的另一个示例。存储单元20包括连接在位线BL和字线WL之间的存储器元件21和选择元件22。此示例的选择元件22包括二极管D，其阳极连接到存储器元件21，阴极连接到字线WL。当二极管D的阳极和阴极之间的电压差变得高于二极管D的阈值电压时，二极管D导通以使存储器元件21接收通过位线BL提供的电流。
在图2中，存储器元件21连接在位线BL和选择元件22之间。然而，选择元件22可以替代地连接在位线BL和存储器元件21之间。
图3是示出了在对图1和图2所示的相变材料(GST)进行编程期间的温度特性的曲线图。在图3中，参考数字1表示在编程为非结晶状态期间的GST温度特性，而参考数字2表示在编程为结晶状态期间的GST温度特性。
如图3所示，当在时间T1期间通过施加电流将相变材料(GST)加热超过其熔点Tm后快速淬火，其变为非结晶状态。非结晶状态通常称作复位状态，存储数据“1”。另一方面，当在比T1长的时间T2期间将相变材料加热到比结晶温度Tc高并低于熔点Tm的温度窗内后慢慢淬火，则将其置于结晶状态。结晶状态通常称作置位状态，存储数据“0”。存储单元内的电阻在非结晶状态时相对高，以及在结晶状态时相对低。
术语“结晶”和“非结晶”在相变材料的上下文中是相对的术语。也就是，当相变存储单元假定在结晶状态时，本领域的技术人员应该知道，与其非结晶状态相比，单元的相变材料具有更好排列的结晶结构。处于结晶状态的相变存储单元不需要完全结晶化，并且处于非结晶状态的相变存储单元不需要完全非结晶化。
根据施加给单元的编程电流的大小和持续时间，将相变存储单元编程为复位状态或置位状态。一般地，将相变存储器构成为提供用于将存储单元编程为复位状态的预先确定的“复位电流”，和提供用于将存储单元编程为置位状态的预先确定的“置位电流”。
为了将相变材料适当地改变到结晶状态，必须将给定幅值和持续时间的置位电流施加给单元，以得到在前述的图3中所示的GST温度特性。然而，事实证明，在实际应用中很难得到可靠地将GST材料置位成其结晶状态的温度特性。更精确地，当将GST材料置位成其结晶状态时，难以实现适合的狭窄电阻分布。
为了使编程为置位状态的相变存储单元的电阻分布变窄，已经提出采取“逐级下降的电流方案(step-down current scheme)”。根据此技术，在将每个存储单元编程为非结晶状态期间，逐步减小置位电流的幅值。
虽然逐级下降的电流方案在使结晶状态下的相变存储单元的电阻分布变窄方面是有效的，但是不能克服与相变存储单元的编程相关的另一个实际问题。也就是，由于相变存储器芯片在制造期间遇到的工艺变化，置位电流的理想持续时间可能因芯片而变化。这样，必须采取最坏情况下的置位电流持续时间，结果，降低了所制造的存储器芯片的整体编程速度。
发明内容
本发明的示例性实施例涉及一种用于控制置位编程时间的相变存储器件及其编程方法。
在一个示例性实施例中，提供了一种相变存储器件，其包括：具有相变材料的存储单元；将逐级下降的置位电流提供给存储单元的写驱动器，其中逐级下降的置位电流包括多级连续减小的电流幅值；和控制写驱动器提供逐级下降的置位电流的持续时间的置位编程控制电路。
在另一示例性实施例中，提供了一种相变存储器件的编程方法，其包括控制逐级下降的置位电流的置位编程时间，其中逐级下降的置位电流包括多级连续减小的电流幅值；和将逐级下降的置位电流提供给存储单元以将存储单元编程为置位状态。
附图说明
通过下面参照附图的详细描述，本发明的上述和其他方面及特点将变得更加清楚，其中：
图1是相变存储器件的存储单元的示例的电路图；
图2是相变存储器件的存储单元的另一个示例的电路图；
图3是示出了相变材料编程期间的温度特性的曲线图；
图4是根据本发明实施例的相变存储器件的结构图；
图5是根据本发明实施例的如图4所示的写驱动器的电路图；
图6到图10是用于解释根据本发明实施例的如图4所示的置位编程控制电路的操作的时序图；以及
图11是采用了根据本发明实施例的相变存储器件的便携式电子系统的结构图。
具体实施方式
此后，参照附图更全面地描述本发明的优选实施例。然而，可以以不同形式具体实现本发明，并且不应理解为限制于这里所描述的实施例。此外，提供这些实施例以便彻底并完整地公开，并且将本发明的范围完全传递给本领域的技术人员。在整个说明书中，相似的数字表示相似的元件。
图4是根据本发明实施例的相变存储器件100的结构图。本实施例的相变存储器件100包括存储单元阵列110、地址解码器120、位线选择电路130、写驱动器140、和置位编程控制电路150。
存储单元阵列110包括连接到多条字线WL0-WLn和多条位线BL0-BLm的多个存储单元111。每个存储单元包含选择元件和包括相变材料的存储器元件。
在图4的示例中，按前面图2中的描述配置每个存储单元111。也就是，在图4中，每个存储单元111包括在相应位线BL和相应字线WL之间串联连接的相变存储器元件和二极管。然而，本发明不限制于图4的存储单元结构。例如，每个存储单元111可以替代地按照前面图1中描述进行配置。在这个情况下，每个存储单元将包括在相应位线BL和参考电压(例如，地)之间连接的存储单元和晶体管，并且晶体管的栅极连接到字线WL。
地址解码器120解码外部输入地址ADDR并且选择字线和位线。也就是，地址ADDR包括用于在字线WL0-WLn中进行选择的行地址RA数据和用于在位线BL0-BLm中进行选择的列地址CA数据。在以下的解释中，假定从字线WL0-WLn中选出字线WL1和从位线BL0-BLm中选出位线BLm。按这种方式，选择图4的虚线圈出的存储单元111。
位线选择电路130响应来自地址解码器120的选择信号Yi(i＝0-m)选择位线。位线选择电路130包括多个NMOS晶体管YT0-YTm，将位线BL0-BLm与数据线DL相连。例如，当使能选择信号Ym时，位线BLm和数据线DL相互电连接。
写驱动器140提供编程电流给已选存储单元111，并响应写使能信号nWE工作。也就是，写驱动器140根据输入数据(数据)的逻辑值提供逐级下降的置位电流I_SET或者复位电流I_RESET(图4中未示出)给存储单元111。
当提供逐级下降的置位电流I_SET给存储单元111时，写驱动器140在由置位编程控制电路150产生的置位电压DCBL和置位脉冲P_SET的控制下工作。如图4所示，置位编程控制电路150响应写使能信号nWE和置位使能信号EN_SET而工作，并且包括时钟(CLK)周期控制器154、振荡器151、移位脉冲产生器152、脉冲(PUL)选择器155和置位脉冲产生器153。
振荡器151响应置位使能信号EN_SET以产生具有与从时钟周期控制器154接收到的周期设置信号相对应的周期的时钟信号CLK。
移位脉冲产生器152产生与时钟信号CLK的转换同步的多个移位脉冲PUL[n:1]。
置位脉冲产生器153响应移位脉冲PUL[n:1]产生置位电压DCBL和置位脉冲P_SET。置位电压DCBL用于控制逐级下降的置位电流I_SET的幅值，并且置位脉冲P_SET用于控制逐级下降的置位电流I_SET的置位编程持续时间。
如上所述，置位编程控制电路150包括提供周期设置信号PRD给振荡器151的时钟周期控制器154，从而控制时钟信号CLK的周期。通过控制时钟信号CLK的周期，相变存储器件100可以控制逐级下降的电流I_SET的单位阶跃时间(unit step time)。换句话说，如果缩短时钟信号CLK的周期，逐级下降的置位电流I_SET的单位阶跃时间和置位编程时间也会缩短。可选地，可以用一个或多个熔丝物理上实现时钟周期控制器154。如上所述，逐级下降的置位电流I_SET的置位编程时间随着时钟信号CLK的周期的变化而改变，随后参照图6和图7对此进行详细描述。
脉冲选择器155提供选择信号SEL给置位脉冲产生器153，从而控制置位脉冲P_SET的脉冲宽度。也就是，选择信号SEL用于在多个移位脉冲PUL[n:1]中进行选择。根据已选移位脉冲的数量，调整置位脉冲P_SET的脉冲宽度。通过调整置位脉冲P_SET的脉冲宽度，相变存储单元100可以控制逐级下降的置位电流I_SET的级数。
例如，如果在移位脉冲PUL[n:1]中未选择两个初始移位脉冲PUL[2:1]，将在数量上减少逐级下降的置位电流I_SET的两个初始级。后面参照图8对此进行详细描述。
如果未选择最后一个移位脉冲PUL[n]，将在数量上减少逐级下降的置位电流I_SET的最后一级。后面参照图9对此进行详细描述。
如果未选择两个初始脉冲PUL[2:1]和最后一个移位脉冲PUL[n]，将在数量上减少逐级下降的置位电流I_SET的两个初始级和最后一级。后面参照图10对此进行详细描述。
如果逐级下降的置位电流I_SET的级数减少，其置位编程时间也缩短。可选地，可以用一个或多个熔丝物理上实现脉冲选择器155。
如上所述，缩短逐级下降的置位电流I_SET的单位阶跃时间，或者可以其级数以缩短置位编程时间。这样，提高了置位编程速度。
图5是根据本发明实施例的如图4所示的写驱动器140的电路图。如所示，写驱动器140包括置位脉冲输入电路141、置位电流控制电路142和置位电流驱动器电路143。
置位脉冲输入电路141包括三个反相器IN1-IN3、NOR门G1和NAND门G2。置位电流控制电路142包括两个NMOS晶体管N1和N2及两个PMOS晶体管P1和P2。置位电流驱动器电路143包括NMOS晶体管N3和PMOS晶体管P3。
当写使能信号nWE具有低电平L时，NMOS晶体管N3截止。此时，写驱动器140根据数据和置位脉冲P_SET将逐级下降的置位脉冲I_SET提供给数据线DL。如果在数据为‘0’时，施加高电平‘H’的置位脉冲P_SET，则第一节点ND1变成高电平。当第一节点ND1具有高电平时，NMOS晶体管N1导通，同时PMOS晶体管截止。第二节点ND2的电压电平随着置位电压DCBL的幅值而变化。此外，流经PMOS晶体管P3的电流的幅值随着第二节点ND2的电压电平而变化。
逐级下降的置位电流I_SET的置位编程时间随着置位脉冲P_SET的脉冲宽度而变化。此外，逐级下降的置位电流I_SET的幅值随着置位电压DCBL的幅值而变化。也就是，写驱动器140根据置位脉冲P_SET和置位电压DCBL，建立逐级下降的置位电流I_SET的置位编程时间和幅值。
图6到图10是用于解释图4所示的置位编程控制电路150的操作的时序图。更具体地，图6示出了禁用周期置位信号PRD和选择信号SEL的情况，及图7示出了选择周期置位信号PRD的情况。图8到图10示出了使能选择信号SEL的示例。
参照图4和图6，逐级下降的置位电流I_SET具有单位阶跃时间T0和置位编程时间tT0。如果施加置位使能信号EN_SET，振荡器151产生具有周期T0的时钟信号CLK。移位脉冲产生器152与时钟信号CLK的低到高转换同步地、逐级产生多个移位脉冲PUL_1～PUL_n。置位脉冲产生器153接收移位脉冲PUL_1～PUL_n，产生置位脉冲P_SET和置位电压DCBL。
响应第一移位脉冲PUL_1，使能置位脉冲P_SET，以及响应第n移位脉冲PUL_n，禁用置位脉冲P_SET。此时，置位脉冲P_SET具有脉冲宽度WO。置位电压DCBL是从V1逐级下降到Vn的阶跃电压，并且由置位脉冲产生器153中构造的分压器(未示出)产生。分压器包括多个串联连接的电阻器和多个连接到各自电阻器末端的选择器。在逐级接通或断开选择器时，分压器产生跃阶电压。
如果将置位脉冲P_SET和置位电压DCBL施加到写驱动器140，写驱动器140产生从I1逐级下降到In的逐级下降的置位电流。逐级下降的置位电流具有单位跃阶时间T0、n级和置位编程时间tT0。
如上所述，图7是用于解释在图4所示的时钟周期控制器154提供周期决定信号PRD的情况下，置位编程控制电流150的操作的时序图。参照图4和图7，如果将周期决定信号PRD施加到振荡器151，振荡器151产生具有周期T1的时钟信号CLK。周期T1比T0(见图6)短。
如果缩短时钟信号CLK的周期，移位脉冲PUL_1～PUL_n的脉冲宽度也缩短。如果缩短移位脉冲PUL_1～PUL_n的脉冲宽度，置位脉冲P_SET的脉冲宽度W1和置位电压DCBL的单位跃阶时间缩短。如果缩短置位电压DCBL的单位跃阶时间，逐级下降的置位电流I_SET的单位跃阶时间也缩短。因为缩短置位脉冲P_SET的脉冲宽度W1，置位编程时间tT1也缩短。如图7所示，根据本实施例的相变存储器件100能够缩短置位编程时间，从而提高编程速度。
如上所述，图8到图10是用于解释在图4所示的脉冲选择器155提供选择信号SEL的不同示例中、置位编程控制电路150的操作的时序图。如果将选择信号SEL施加到置位脉冲产生器153，置位脉冲产生器153根据选择信号SEL，部分地选择多个移位脉冲PUL_1～PUL_n。置位脉冲产生器153通过已选移位脉冲，产生置位脉冲P_SET和置位电压DCBL。
图8示出了置位脉冲产生器153响应选择信号SEL选择第三到第n移位脉冲PUL_3～PUL_n的示例。响应第三移位脉冲PUL_3，使能置位脉冲P_SET，以及响应第n移位脉冲PUL_n，禁用置位脉冲P_SET。此时，置位脉冲P_SET具有脉冲宽度W2。脉冲宽度W2比脉冲宽度WO(见图6)短。由于未选择第一和第二脉冲PUL_1和PUL_2，置位电压DCBL不产生第一和第二跃阶电压V1和V2。置位电压DCBL是从V3逐级下降到Vn的跃阶电压。根据置位脉冲P_SET和置位电压DCBL，在置位编程时间tT2期间，逐级下降的置位电流I_SET从I3逐级下降到In。
图9示出了置位脉冲产生器153响应选择信号SEL选择第一到第(n-1)个移位脉冲PUL_1～PUL_n-1的示例。响应第一个移位脉冲PUL_1，使能置位脉冲P_SET，响应第(n-1)个脉冲PUL_n-1，禁用置位脉冲P_SET。此时，置位脉冲P_SET具有脉冲宽度W3。脉冲宽度W3比脉冲宽度WO(见图6)短。由于未选择第n个移位脉冲PUL_n，置位电压DCBL不产生第n个跃阶电压。置位电压DCBL是从V1逐级下降到Vn-1的跃阶电压。根据图9所示的置位脉冲P_SET和置位电压DCBL，在置位编程时间tT3期间，逐级下降的置位电流I_SET从I1逐级下降到In-1。
图10示出了脉冲产生器153响应选择信号SEL选择第三个到第(n-1)个移位脉冲PUL_3～PUL_n-1的示例。响应第三个移位脉冲PUL_3，使能置位脉冲P_SET，响应第(n-1)个移位脉冲PUL_n-1，禁用置位脉冲P_SET。此时，置位脉冲P_SET具有脉冲宽度W4。脉冲宽度W4比脉冲宽度WO(见图6)短。由于未选择第一移位脉冲PUL_1、第二移位脉冲PUL_2和第n移位脉冲PUL_n，置位电压DCBL不产生第一、第二和第n跃阶电压V1、V2和Vn。置位电压DCBL是从V3逐级下降到Vn-1的跃阶电压。根据图10所示的置位脉冲P_SET和置位电压DCBL，在置位编程时间tT4期间，逐级下降的置位电流I_SET从I3逐级下降到In-1。
参照图8到图10，如果将选择信号SEL施加到置位脉冲产生器153，则置位脉冲产生器153根据选择信号SEL在多个移位脉冲PUL_1～PUL_n中进行部分选择。置位脉冲产生器153可以根据已选移位脉冲，调整置位脉冲P_SET的脉冲宽度和置位电压DCBL的跃阶电压的数量。根据置位电压DCBL的跃阶电压的数量，调整逐级下降的置位电流I_SET的级数，并根据置位脉冲P_SET的脉冲宽度，调整置位编程时间。如这些图所示，根据本实施例的相变存储器件100能够缩短置位编程时间，从而提高编程速度。
图11是根据本发明另一个实施例的、采用相变存储器件100的便携式电子系统的结构图。相变存储器件100通过总线L3连接到微处理器500，用作便携式电子系统的主存储器。电池400通过电源线L4将电能提供给微处理器500、输入/输出设备(I/O)600和相变存储器件100。如果通过导线L1将数据提供给I/O 600，微处理器500在接收并处理数据后，通过导线L3将数据传输给相变存储器件100。相变存储器件100将传输数据存储在存储单元内。微处理器500读出存储在存储单元中的数据，并通过I/O 600输出到外部。
即使当未提供电池400的电力时，由于相变材料的特性，存储在相变存储器件100的存储单元中的数据也不会丢失。这是因为相变存储器件100是非易失性存储器件，而不是DRAM。此外，相变存储器件100比其他存储器件更具优势，如更高速和低功耗等。
尽管结合附图中所示的本发明的实施例描述了本发明，但是本发明并不局限于此。对于本领域技术人员而言，可以在不偏离本发明的范围和精神的前提下，对其进行多种替代、修改和变化。

Claims (15)

1.一种相变存储器件，包括：
具有相变材料的存储单元；
将逐级下降的置位电流提供给存储单元的写驱动器，其中逐级下降的置位电流包括多级连续减小的电流幅值；和
控制写驱动器提供逐级下降的置位电流的持续时间的置位编程控制电路，
其中置位编程控制电路包括：
产生时钟信号的振荡器；
控制由振荡器产生的时钟信号的周期的时钟周期控制器；
与时钟信号同步产生多个移位脉冲的移位脉冲产生器；和
接收移位脉冲和产生置位脉冲的置位脉冲产生器，
其中写驱动器响应置位脉冲产生逐级下降的置位电流。
2.根据权利要求1所述的相变存储器件，其中置位编程控制电路控制逐级下降的置位电流的每一级的单位跃阶时间。
3.根据权利要求2所述的相变存储器件，其中置位编程控制电路根据时钟信号的周期控制逐级下降的置位电流的每一级的单位跃阶时间。
4.一种相变存储器件，包括：
具有相变材料的存储单元；
将逐级下降的置位电流提供给存储单元的写驱动器，其中逐级下降的置位电流包括多级连续减小的电流幅值；和
控制写驱动器提供逐级下降的置位电流的持续时间的置位编程控制电路，
其中置位编程控制电路包括：
产生时钟信号的振荡器；
与时钟信号同步产生多个移位脉冲的移位脉冲产生器；
接收移位脉冲以产生置位脉冲的置位脉冲产生器；和
调整置位脉冲的脉冲宽度的脉冲选择器，
其中写驱动器响应置位脉冲产生逐级下降的置位电流。
5.根据权利要求4所述的相变存储器件，其中置位编程控制电路控制逐级下降的置位电流的级数，以控制逐级下降的置位电流的持续时间。
6.根据权利要求5所述的相变存储器件，其中置位编程控制电路去除逐级下降的置位电流的一个或多个初始级，以控制逐级下降的置位电流的持续时间。
7.根据权利要求5所述的相变存储器件，其中置位编程控制电路去除逐级下降的置位电流的一个或多个结束级，以控制逐级下降的置位电流的持续时间。
8.根据权利要求5所述的相变存储器件，其中置位编程控制电路去除逐级下降的置位电流的一个或多个初始级和一个或多个结束级，以控制逐级下降的置位电流的持续时间。
9.根据权利要求4所述的相变存储器件，其中脉冲选择器将用于在移位脉冲中间进行选择的选择信号提供给置位脉冲产生器。
10.一种相变存储器件的编程方法，包括：
控制逐级下降的置位电流的置位编程时间，其中逐级下降的置位电流包括多级连续减小的电流幅值；并且
将逐级下降的置位电流提供给存储单元以将存储单元编程为置位状态，
其中控制逐级下降的置位电流的置位编程时间的步骤包括：
产生时钟信号；
控制时钟信号的周期；
与时钟信号同步产生多个移位脉冲；
根据移位脉冲产生置位脉冲；和
响应置位脉冲产生逐级下降的置位电流。
11.根据权利要求10所述的编程方法，其中通过控制逐级下降的置位电流的每一级的单位跃阶时间控制逐级下降的置位电流的置位编程时间。
12.根据权利要求11所述的编程方法，其中根据时钟信号的周期控制逐级下降的置位电流的单位跃阶时间。
13.一种相变存储器件的编程方法，包括：
控制逐级下降的置位电流的置位编程时间，其中逐级下降的置位电流包括多级连续减小的电流幅值；并且
将逐级下降的置位电流提供给存储单元以将存储单元编程为置位状态，
其中控制逐级下降的置位电流的置位编程时间的步骤包括：
产生时钟信号；
与时钟信号同步产生多个移位脉冲；
部分地选择移位脉冲；
根据部分已选择的移位脉冲产生置位脉冲；和
响应置位脉冲产生逐级下降的置位电流。
14.根据权利要求13所述的编程方法，其中通过控制逐级下降的置位电流的级数控制逐级下降的置位电流的置位编程时间。
15.根据权利要求14所述的编程方法，其中根据部分已选择移位脉冲的数量控制置位脉冲的脉冲宽度。
CN2006100643016A 2005-12-09 2006-12-11 相变存储器件及其编程方法 Active CN101004947B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20050120602 2005-12-09
KR1020050120602A KR100773095B1 (ko) 2005-12-09 2005-12-09 상 변화 메모리 장치 및 그것의 프로그램 방법
KR2005-0120602 2005-12-09

Publications (2)

Publication Number Publication Date
CN101004947A CN101004947A (zh) 2007-07-25
CN101004947B true CN101004947B (zh) 2011-09-21

Family

ID=38139106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100643016A Active CN101004947B (zh) 2005-12-09 2006-12-11 相变存储器件及其编程方法

Country Status (4)

Country Link
US (2) US7295464B2 (zh)
JP (1) JP2007164964A (zh)
KR (1) KR100773095B1 (zh)
CN (1) CN101004947B (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100740224B1 (ko) * 2005-06-29 2007-07-18 삼성전자주식회사 화상형성장치 및 그 트레이와의 통신방법
KR100773095B1 (ko) * 2005-12-09 2007-11-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
JP4328796B2 (ja) * 2006-10-31 2009-09-09 エルピーダメモリ株式会社 半導体記憶装置及びその書き込み制御方法
KR100809339B1 (ko) * 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR100819560B1 (ko) * 2007-03-26 2008-04-08 삼성전자주식회사 상전이 메모리소자 및 그 제조방법
US7704788B2 (en) * 2007-04-06 2010-04-27 Samsung Electronics Co., Ltd. Methods of fabricating multi-bit phase-change memory devices and devices formed thereby
US7577023B2 (en) * 2007-05-04 2009-08-18 Qimonda North America Corp. Memory including write circuit for providing multiple reset pulses
WO2008149493A1 (ja) 2007-06-01 2008-12-11 Panasonic Corporation 抵抗変化型記憶装置
US20090031109A1 (en) * 2007-07-24 2009-01-29 Via Technologies Apparatus and method for fast microcode patch from memory
US20090031090A1 (en) * 2007-07-24 2009-01-29 Via Technologies Apparatus and method for fast one-to-many microcode patch
US20090031108A1 (en) * 2007-07-24 2009-01-29 Via Technologies Configurable fuse mechanism for implementing microcode patches
US20090031121A1 (en) * 2007-07-24 2009-01-29 Via Technologies Apparatus and method for real-time microcode patch
US20090031103A1 (en) * 2007-07-24 2009-01-29 Via Technologies Mechanism for implementing a microcode patch during fabrication
US20090031107A1 (en) * 2007-07-24 2009-01-29 Via Technologies On-chip memory providing for microcode patch overlay and constant update functions
US20090031110A1 (en) * 2007-07-24 2009-01-29 Via Technologies Microcode patch expansion mechanism
KR20090016195A (ko) * 2007-08-10 2009-02-13 주식회사 하이닉스반도체 상 변화 메모리 장치
KR100934852B1 (ko) * 2007-10-12 2009-12-31 주식회사 하이닉스반도체 상 변화 메모리 장치
JP5172269B2 (ja) * 2007-10-17 2013-03-27 株式会社東芝 不揮発性半導体記憶装置
DE102007052117A1 (de) * 2007-10-30 2009-05-07 Voith Patent Gmbh Antriebsstrang, insbesondere für Lkw und Schienenfahrzeuge
KR101408876B1 (ko) * 2007-11-13 2014-06-18 삼성전자주식회사 상 변화 메모리 장치의 기입 드라이버 회로
US7889536B2 (en) * 2007-12-17 2011-02-15 Qimonda Ag Integrated circuit including quench devices
US7646632B2 (en) * 2007-12-21 2010-01-12 Qimonda Ag Integrated circuit for setting a memory cell based on a reset current distribution
JP5063337B2 (ja) * 2007-12-27 2012-10-31 株式会社日立製作所 半導体装置
US7729163B2 (en) * 2008-03-26 2010-06-01 Micron Technology, Inc. Phase change memory
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
KR20100013645A (ko) * 2008-07-31 2010-02-10 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 쓰기 방법
KR101448915B1 (ko) * 2008-10-17 2014-10-14 삼성전자주식회사 프로그램 및 검증 동작을 수행하는 가변 저항 메모리 장치
KR101001147B1 (ko) * 2008-12-12 2010-12-17 주식회사 하이닉스반도체 상변화 메모리 장치
US8301977B2 (en) * 2008-12-30 2012-10-30 Stmicroelectronics S.R.L. Accelerating phase change memory writes
US8250010B2 (en) * 2009-05-21 2012-08-21 International Business Machines Corporation Electronic learning synapse with spike-timing dependent plasticity using unipolar memory-switching elements
US20100306453A1 (en) * 2009-06-02 2010-12-02 Edward Doller Method for operating a portion of an executable program in an executable non-volatile memory
KR101201839B1 (ko) 2010-04-26 2012-11-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 프로그래밍 전류펄스 생성방법
KR101201840B1 (ko) 2010-04-26 2012-11-15 에스케이하이닉스 주식회사 반도체 메모리 장치
JP5149414B2 (ja) * 2010-07-16 2013-02-20 シャープ株式会社 半導体記憶装置およびその駆動方法
KR101218605B1 (ko) * 2010-09-30 2013-01-04 에스케이하이닉스 주식회사 반도체 메모리 장치
US8665630B2 (en) * 2011-05-27 2014-03-04 Micron Technology, Inc. Memory cell operation including capacitance
KR20120132764A (ko) 2011-05-30 2012-12-10 삼성전자주식회사 저항성 메모리 장치 및 이를 포함하는 메모리 시스템
KR101884203B1 (ko) * 2011-06-27 2018-08-02 삼성전자주식회사 자기 메모리 소자 및 자기 메모리 소자의 데이터 기록 방법
KR101298191B1 (ko) * 2011-11-04 2013-08-20 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 위한 연속 프로그램 제어 회로 및 프로그램 방법
KR20130058534A (ko) * 2011-11-25 2013-06-04 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 위한 셋 프로그램 제어 회로 및 프로그램 방법
KR20130072842A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 프로그램 펄스 발생 회로 및 이를 구비하는 비휘발성 메모리 장치
KR101970314B1 (ko) 2012-04-10 2019-04-18 삼성전자주식회사 불휘발성 메모리 장치, 이의 동작 방법, 및 이를 포함하는 전자 장치
CN104882161B (zh) * 2014-02-28 2017-07-11 复旦大学 一种电阻型随机读取存储器及其写操作方法
US10090029B2 (en) * 2016-06-30 2018-10-02 SK Hynix Inc. Electronic device for suppressing read disturbance and method of driving the same
KR20180047829A (ko) * 2016-11-01 2018-05-10 에스케이하이닉스 주식회사 저항성 메모리 장치
DE102019113401A1 (de) * 2018-06-01 2019-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Rram-schaltung und verfahren

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06282985A (ja) * 1993-03-30 1994-10-07 Hitachi Ltd ダイナミック型ｒａｍ
US5546355A (en) * 1995-02-24 1996-08-13 Motorola, Inc. Integrated circuit memory having a self-timed write pulse independent of clock frequency and duty cycle
US6260104B1 (en) * 1998-06-30 2001-07-10 Micron Technology, Inc. Multiplexing of trim outputs on a trim bus to reduce die size
US6487113B1 (en) 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
JP3808799B2 (ja) 2002-05-15 2006-08-16 株式会社東芝 磁気ランダムアクセスメモリ
KR100486250B1 (ko) * 2002-07-10 2005-05-03 삼성전자주식회사 고주파수 동작을 위한 동기식 반도체 장치의 레이턴시제어 회로 및 그 방법
DE10241762A1 (de) 2002-09-10 2004-03-18 Oxeno Olefinchemie Gmbh Verfahren zur Herstellung von wasserfreiem tert.-Butanol
EP1537584B1 (en) 2002-09-11 2017-10-25 Ovonyx Memory Technology, LLC Programming a phase-change material memory
KR100564567B1 (ko) * 2003-06-03 2006-03-29 삼성전자주식회사 상 변화 메모리의 기입 드라이버 회로
KR100505701B1 (ko) 2003-08-13 2005-08-03 삼성전자주식회사 상 변화 메모리의 셋(ｓｅｔ) 시간을 최소화하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
KR100564577B1 (ko) * 2003-09-25 2006-03-28 삼성전자주식회사 리셋 상태에서 균일한 저항 범위를 가지는 상 변화 메모리장치 및 방법
KR100564602B1 (ko) * 2003-12-30 2006-03-29 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
KR100574975B1 (ko) * 2004-03-05 2006-05-02 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
KR100579049B1 (ko) * 2004-05-22 2006-05-12 삼성전자주식회사 메모리 테스트 장치 및 이를 수행하는 방법
KR100564636B1 (ko) * 2004-10-26 2006-03-28 삼성전자주식회사 반도체 메모리 장치
KR100855959B1 (ko) * 2005-04-04 2008-09-02 삼성전자주식회사 펄스 폭이 제어되는 전류 펄스를 이용한 메모리 셀어레이의 프로그래밍 방법
KR100773095B1 (ko) * 2005-12-09 2007-11-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
KR100759441B1 (ko) * 2006-09-08 2007-09-20 삼성전자주식회사 스텝 셋 전류를 발생하는 상 변화 메모리 장치

Also Published As

Publication number Publication date
JP2007164964A (ja) 2007-06-28
KR20070060684A (ko) 2007-06-13
KR100773095B1 (ko) 2007-11-02
CN101004947A (zh) 2007-07-25
US7580278B2 (en) 2009-08-25
US20070133267A1 (en) 2007-06-14
US20080025081A1 (en) 2008-01-31
US7295464B2 (en) 2007-11-13

Similar Documents

Publication Publication Date Title
CN101004947B (zh) 相变存储器件及其编程方法
US8644061B2 (en) Variable resistance memory device performing program and verification operation
KR100759441B1 (ko) 스텝 셋 전류를 발생하는 상 변화 메모리 장치
US7126847B2 (en) Method and driver for programming phase change memory cell
US7940552B2 (en) Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
US7746688B2 (en) PRAM and method of firing memory cells
TWI476770B (zh) 具有預讀操作電阻漂移回復的多階單元相變記憶體裝置，使用該裝置的記憶體系統，和讀取記憶體裝置的方法
US7787316B2 (en) Semiconductor memory device and write control method thereof
US7082051B2 (en) Method and driver for programming phase change memory cell
US8614911B2 (en) Energy-efficient row driver for programming phase change memory
JP2008165964A (ja) 電力消費を制限するメモリ
KR20110027939A (ko) 상변화 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 프로그램 방법
US20070230239A1 (en) Phase change memory devices and program methods
KR101372434B1 (ko) 반도체 메모리 장치, 이를 위한 분할 프로그램 제어 회로 및 프로그램 방법
US7710790B2 (en) Semiconductor memory device and write control method thereof
CN212675920U (zh) 相变存储器设备和电子系统
KR101416878B1 (ko) 파워 공급 회로 및 이를 구비하는 상 변화 메모리 장치
US20100165727A1 (en) Phase change material memory having no erase cycle

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant