CN101017799A - 快闪存储器件的制造方法 - Google Patents

快闪存储器件的制造方法 Download PDF

Info

Publication number
CN101017799A
CN101017799A CNA2006101498518A CN200610149851A CN101017799A CN 101017799 A CN101017799 A CN 101017799A CN A2006101498518 A CNA2006101498518 A CN A2006101498518A CN 200610149851 A CN200610149851 A CN 200610149851A CN 101017799 A CN101017799 A CN 101017799A
Authority
CN
China
Prior art keywords
layer
semiconductor substrate
floating grid
etch process
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101498518A
Other languages
English (en)
Other versions
CN100547767C (zh
Inventor
李仁鲁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101017799A publication Critical patent/CN101017799A/zh
Application granted granted Critical
Publication of CN100547767C publication Critical patent/CN100547767C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Abstract

一种制造快闪存储器件的方法。在产生过量聚合物的条件下利用干蚀刻过程来实施用于控制隔离层的有效场高度的蚀刻过程，由此在浮动栅极图案的侧壁上形成第一间隔物。当控制栅极和浮动栅极随后形成时所暴露区域的隔离层被蚀刻时，第一间隔物用作蚀刻阻挡层，以便在半导体衬底的有源区的侧壁上形成第二间隔物。因此，可以防止半导体衬底侧壁的暴露和损伤并改善器件的可靠性。

Description

快闪存储器件的制造方法
技术领域
本发明一般涉及快闪存储器件的制造方法，更具体涉及快闪存储器件的制造方法，其中可以防止对控制栅极和浮动栅极形成时所暴露的半导体衬底区域侧壁的损害。
背景技术
NAND快闪存储器件通过Fowler-Nordheim隧穿(FN)将电子注入浮动栅极中来执行数据程序。NAND快闪存储器件提供大容量和高集成水平。
NAND快闪存储器件包括大量单元块。每一个单元块包括多个单元串(strings)，其中用于存储数据的多个单元被串联以形成一个串，并且漏极选择晶体管和源极选择晶体管分别形成在单元串和漏极之间以及单元串和源极之间。
NAND快闪存储器件的单元通过下列步骤形成：在半导体衬底的预定区域上形成隔离层，在半导体衬底的预定区域上层叠隧道氧化物层、浮动栅极、介电层和控制栅极而形成栅极，在栅极的两侧形成连结。
但是，在60nm或更小的NAND快闪存储器件中，采用形成用于浮动栅极的高导电层和实施形成隔离层的沟槽蚀刻过程并且同时实施导电层的蚀刻过程的方法，以同时确保浮动栅极和有源区域的重叠裕度并防止隧道氧化物层的薄化现象。
在使用该方法的情况下，必须随后实施通过利用湿蚀刻过程将隔离层蚀刻到预定深度而控制EFH(有效场氧化物高度)的方法，以增加介电层和浮动栅极的结区。但是，由于在控制栅极和浮动栅极随后形成时所暴露区域的浮动栅极的导电层被蚀刻，因而隔离层被进一步蚀刻。
因此，隔离层形成的深度低于半导体衬底的表面。如果如上所述隔离层形成的深度低于半导体衬底的表面，则半导体衬底的侧壁被暴露。结果，半导体衬底的暴露部分在后续过程中受损，导致对器件的致命损伤。
发明内容
在一个实施方案中，本发明涉及一种制造快闪存储器件的方法，其中防止有源区半导体衬底的侧壁由于控制栅极和浮动栅极形成时所暴露区域的隔离层被蚀刻而被暴露。
本发明的另一个实施方案涉及一种制造快闪存储器件的方法，其中在产生过量聚合物的条件下利用于蚀刻方法实施隔离层的蚀刻过程而形成间隔物，其中当控制栅极利用间隔物所暴露区域的隔离层被蚀刻时，在有源区的半导体衬底的侧壁上形成所述间隔物，由此可以防止半导体衬底侧壁的暴露。
根据一方面，本发明提供一种制造快闪存储器件的方法，包括以下步骤：在半导体衬底的第一区域中形成在其中层叠隧道氧化物层和第一导电层的浮动栅极图案，并且在半导体衬底的第二区域中形成隔离层；通过干蚀刻过程将隔离层蚀刻至预定厚度，由此在浮动栅极图案的侧壁上形成第一间隔物；以及在整个表面上形成介电层、第二导电层和硬掩模层，使硬掩模层、第二导电层和介电层图案化以形成控制栅极，并利用控制栅极作为掩模蚀刻浮动栅极图案，从而形成浮动栅极。当蚀刻浮动栅极图案以暴露半导体衬底时，由于一些隔离层被蚀刻因而在半导体衬底的侧面上形成第二间隔物。
浮动栅极图案和隔离层可优选通过下列步骤来形成：依次在半导体衬底上形成隧道氧化物层、第一导电层、缓冲氧化物层和氮化物层；通过采用隔离掩模的光刻过程，蚀刻预定区域的氮化物层至隧道氧化物层，由此形成浮动栅极图案，然后蚀刻半导体衬底至预定深度，由此形成沟槽；在整个表面上形成绝缘层以填充沟槽间隙；和抛光绝缘层以使氮化物层暴露，形成隔离层。
绝缘层可优选利用HDP氧化物层或通过层叠HDP氧化物层和SOD层来形成。
干蚀刻过程可以在产生过量的聚合物的条件下实施。
干蚀刻过程可优选利用诸如CH2F2、C4F8、C5F8、C4F6、Ar或O2的气体来实施。优选的是，干蚀刻过程可利用C2H2F2、C4F6、Ar和O2的混合气体、C2H2F2、C4F8、Ar和O2的混合气体或C2H2F2、C5F8、Ar和O2的混合气体来实施。
干蚀刻过程可优选利用ICP型设备或MERIE(磁场增强反应性离子)设备来实施。采用ICP型设备的干蚀刻过程可以通过施加3mTorr-100mTorr的压力以及500W-1000W的源和偏压功率来实施。采用MERIE设备的干蚀刻过程可以优选通过施加10mTorr-200mTorr的压力以及100W-1000W的源和偏压功率来实施。
介电层可优选利用ONO结构或高介电材料来形成。高介电材料可以包括例如下列材料：Al2O3、HfO2、ZrO2、SiON、La2O3、Y2O3、TiO2、CeO2、N2O3、Ta2O5、BaTiO3、SrTiO3、BST和PZT以及诸如HfxAlyOz、ZrxAlyOz、HfSiO4和ZrSiO4的混合氧化物。
硬掩模层可优选利用氧化物层或无定形碳来形成。
根据另一方面，本发明提供一种制造快闪存储器件的方法，包括以下步骤：在半导体衬底的第一区域中层叠隧道氧化物层和第一导电层，并在半导体衬底的第二区域中形成隔离层；通过干蚀刻过程蚀刻隔离层至预定厚度，在第一导电层的侧壁上形成第一间隔物；以与隔离层部分重叠的方式在第一导电层上形成第二导电层，从而形成浮动栅极图案；在整个表面上形成介电层、第三导电层和硬掩模层，使硬掩模层、第三导电层和介电层图案化以形成控制栅极，并且利用控制栅极作为掩模来蚀刻浮动栅极图案，从而形成浮动栅极。当蚀刻浮动栅极图案以暴露半导体衬底时，由于一些隔离层被蚀刻因而在半导体衬底的侧面上形成第二间隔物。
附图说明
当结合附图参考下文详细说明而更好地理解本发明时，对本发明和本发明的许多附属优点地更全面理解将变得显而易见，附图中相同的附图标记表示相同或类似的元件，其中：
图1是根据本发明实施方案的快闪存储器件的设计图；
图2A-2D是沿着图1中线A-A的快闪存储器件的截面图，以说明制造根据本发明实施方案的快闪存储器件的方法；和
图3是在最后步骤之后沿着图1中线B-B的快闪存储器件的截面图，以说明制造根据本发明实施方案的快闪存储器件的方法。
具体实施方式
以下参考附图并结合特定示例性实施方案来详细说明本发明。
图1是根据本发明的快闪存储器件的设计图，图2A-2D是沿着图1中线A-A的快闪存储器件的截面图，以说明制造根据本发明实施方案的快闪存储器件的方法，图3是在最后步骤之后沿着图1中线B-B的快闪存储器件的截面图，以说明制造根据本发明实施方案的快闪存储器件的方法。
参考图1和2A，隧道氧化物层102、第一导电层103、缓冲氧化物层104和氮化物层105顺序形成在半导体衬底101上。可优选利用多晶硅层形成厚度为500-2000的第一导电层103。优选通过层叠未掺杂的多晶硅层和掺杂的多晶硅层来形成第一导电层103。
为了限定有源区10和场区20，通过采用隔离掩模的光刻过程来使氮化物层105图案化。利用图案化的氮化物层105作为蚀刻掩模，将缓冲氧化物层104、第一导电层103、隧道氧化物层102和半导体衬底101蚀刻到预定深度，由此形成沟槽。
通过在场区20中形成的沟槽而平行限定有源区10和场区20。在有源区10中，将第一导电层103图案化并且限定浮动栅极图案。
在整个表面上形成绝缘层以填充沟槽间隙之后，实施CMP(化学机械抛光)过程以形成隔离层106。隔离层106例如可以利用HDP氧化物层形成或者可以通过层叠HDP氧化物层和SOD层而形成。
参考图1和2B，为了控制隔离层106的EFH(有效场高度)，通过对氮化物层105具有良好蚀刻选择性的干蚀刻过程将隔离层106蚀刻到预定厚度。干蚀刻过程例如可以使用诸如CH2F2、C4F8、C5F8、C4F6、Ar或O2的气体来实施。例如，干蚀刻过程可使用C2H2F2、C4F6、Ar和O2的混合气体、C2H2F2、C4F8、Ar和O2的混合气体或C2H2F2、C5F8、Ar和O2的混合气体来实施。
如果利用气体来干蚀刻隔离层106，则可以使氮化物层105的蚀刻损失最小化。此外，在蚀刻过程中产生过量的聚合物。过量的聚合物用作蚀刻阻挡层，由此阻止隔离层106的某些蚀刻。结果，在浮动栅极图案的侧壁上形成第一间隔物40和107。
同时，可以利用ICP型设备或MERIE设备来实施蚀刻过程。在采用ICP型设备的情况下，干蚀刻过程可以优选通过施加3mTorr-100mTorr的压力以及500W-1000W的源和偏压功率来实施。在采用MERIE设备的情况下，干蚀刻过程可以优选通过施加10mTorr-200mTorr的压力以及100W-1000W的源和偏压功率来实施。
参考图1c，通过优选使用磷酸(H3PO4)的湿蚀刻过程来剥离氮化物层105。当剥离氮化物层105时，缓冲氧化物层104用于保护第一导电层103。然后实施清洗过程。因此，缓冲氧化物层104被完全剥离并且隔离层106被部分剥离，使得隔离层106的EFH最终受控。在浮动栅极图案的侧壁上形成的第一间隔物40和107被部分剥离，但保持完整。
参考图1d，在整个表面上形成介电层108、第二导电层109和硬掩模层110。介电层108可以利用ONO结构或高介电材料的膜来形成。高介电材料例如可优选包括例如下列材料：Al2O3、HfO2、ZrO2、SiON、La2O3、Y2O3、TiO2、CeO2、N2O3、Ta2O5、BaTiO3、SrTiO3、BST和PZT以及诸如HfxAlyOz、ZrxAlyOz、HfSiO4和ZrSiO4的混合氧化物。
同时，可以利用单层多晶硅层或多晶硅层和硅化钨层的层叠结构来形成第二导电层109。此外，可以利用氧化物层、无定形碳等来形成硬掩模层110。
通过采用控制栅极掩模的光刻过程来使硬掩模层110图案化。蚀刻第二导电层109以在垂直于隔离层106的方向上形成控制栅极50。通过蚀刻过程蚀刻介电层107的预定区域至隧道氧化物层102，由此形成浮动栅极30。
参考图1和3，在形成浮动栅极30和控制栅极50的蚀刻过程期间暴露的区域中，隔离层106被部分蚀刻。因此，隔离层106的高度变得低于半导体衬底101的高度。但是，在浮动栅极图案侧壁上形成的第一间隔物40和107用作蚀刻阻挡层，使得在第一间隔物40和107下方的隔离层106未被蚀刻。因此在暴露的半导体衬底101的侧壁上形成第二间隔物60和111。因而，即使隔离层106被蚀刻低于半导体衬底101的表面高度，半导体衬底101的侧壁也可以被第二间隔物60和111所保护。
同时，在以上实施方案中，已经描述了利用单层形成用于浮动栅极的导电层的方法。但是，本发明不限于以上实施方案，而是可应用于其他过程中，其中由于当控制栅极和浮动栅极形成时所暴露区域的隔离层被蚀刻，使得半导体衬底的侧面被暴露。
例如，本发明可应用于利用第一和第二导电层的层叠结构形成浮动栅极的SA-STI(自对准浅沟槽隔离)过程。STI过程将在下文中简短说明。
在半导体衬底上形成隧道氧化物层、第一导电层、缓冲氧化物层以及氮化物层。蚀刻隧道氧化物层、第一导电层、缓冲氧化物层和氮化物层的预定区域以及一些半导体衬底至预定深度，由此形成沟槽。
对沟槽填隙以形成隔离层。利用产生过量聚合物的干蚀刻过程来实施将隔离层蚀刻到预定厚度的过程，由此在第一导电层的侧壁上形成第一间隔物。
在氮化物层和缓冲氧化物层被剥离之后，以与隔离层重叠的方式形成第二导电层，使得形成第一和第二导电层的浮动栅极图案。后续过程与参考附图所描述的那些相同。可优选形成厚度为100-1000的第一导电层，并且可优选形成厚度为200-1500的第二导电层。
如上所述，根据本发明，通过利用产生过量聚合物的干蚀刻过程来实施用于控制隔离层EFH的蚀刻过程，从而在浮动栅极图案的侧壁上形成第一间隔物。当控制栅极和浮动栅极随后形成时所暴露区域的隔离层被蚀刻时，第一间隔物用作蚀刻阻挡层，以便在有源区的半导体衬底的侧壁上形成第二间隔物。因此，可以防止半导体衬底侧壁的暴露和损伤并改善器件的可靠性。
虽然已经结合实施示例性实施方案说明了本发明，但是本发明并不限于所公开的实施方案，相反，本发明旨在覆盖包括在所附权利要求的精神和范围内的各种修改和等同布置。

Claims (16)

1.一种制造快闪存储器件的方法，该方法包括以下步骤：
在半导体衬底的第一区域中形成浮动栅极图案，在所述浮动栅极图案中层叠隧道氧化物层和第一导电层，并且在半导体衬底的第二区域中形成隔离层；
通过干蚀刻过程将隔离层蚀刻至预定厚度，由此在浮动栅极图案的侧壁上形成第一间隔物；和
在整个表面上形成介电层、第二导电层和硬掩模层，使硬掩模层、第二导电层和介电层图案化以形成控制栅极，并且利用控制栅极作为掩模蚀刻浮动栅极图案，从而形成浮动栅极，
其中当蚀刻浮动栅极图案以暴露半导体衬底时，由于一些隔离层被蚀刻而在半导体衬底的侧面上形成第二间隔物。
2.权利要求1的方法，其中浮动栅极图案和隔离层通过下列步骤形成：
依次在半导体衬底上形成隧道氧化物层、第一导电层、缓冲氧化物层和氮化物层；
通过采用隔离掩模的光刻过程，将氮化物层的预定区域蚀刻至隧道氧化物层，由此形成浮动栅极图案，然后蚀刻半导体衬底至预定深度，由此形成沟槽；
在整个表面上形成绝缘层，以填充沟槽间隙；和
抛光绝缘层以使氮化物层暴露，从而形成隔离层。
3.权利要求2的方法，包括利用高密度等离子体(HDP)氧化物层或通过层叠HDP氧化物层和SOD层来形成绝缘层。
4.权利要求1的方法，包括在产生过量聚合物的条件下实施干蚀刻过程。
5.权利要求1的方法，包括利用气体实施干蚀刻过程。
6.权利要求5的方法，其中气体包含CH2F2、C4F8、C5F8、C4F6、Ar或O2。
7.权利要求1的方法，包括利用C2H2F2、C4F6、Ar和O2的混合气体来实施干蚀刻过程。
8.权利要求1的方法，包括利用C2H2F2、C4F8、Ar和O2的混合气体来实施干蚀刻过程。
9.权利要求1的方法，包括利用C2H2F2、C5F8、Ar和O2的混合气体来实施干蚀刻过程。
10.权利要求1的方法，包括利用ICP型设备或MERLE设备来实施干蚀刻过程。
11.权利要求10的方法，包括通过施加3mTorr-100mTorr的压力以及500W-1000W的源和偏压功率来实施利用ICP型设备的干蚀刻过程。
12.权利要求10的方法，包括通过施加10mTorr-200mTorr的压力以及100W-1000W的源和偏压功率来实施利用MERIE设备的干蚀刻过程。
13.权利要求1的方法，包括利用(氧化物-氮化物-氧化物)ONO结构或高介电材料来形成介电层。
14.权利要求12的方法，其中高介电材料包括选自Al2O3、HfO2、ZrO2、SiON、La2O3、Y2O3、TiO2、CeO2、N2O3、Ta2O5、BaTiO3、SrTiO3、BST和PZT的材料或选自HfxAlyOz、ZrxAlyOz、HfSiO4和ZrSiO4的混合氧化物。
15.权利要求1的方法，包括利用氧化物层和无定形碳来形成硬掩模层。
16.一种制造快闪存储器件的方法，所述方法包括以下步骤：
在半导体衬底的第一区域中层叠隧道氧化物层和第一导电层，并且在半导体衬底的第二区域中形成隔离层；
通过干蚀刻过程将隔离层蚀刻至预定厚度，在第一导电层的侧壁上形成第一间隔物；
以与隔离层部分重叠的方式在第一导电层上形成第二导电层，形成浮动栅极图案；和
在整个表面上形成介电层、第三导电层和硬掩模层，使硬掩模层、第三导电层和介电层图案化以形成控制栅极，并且利用控制栅极作为掩模来蚀刻浮动栅极图案，从而形成浮动栅极，
其中当蚀刻浮动栅极图案以暴露半导体衬底时，由于一些隔离层被蚀刻而在半导体衬底的侧面上形成第二间隔物。
CNB2006101498518A 2006-02-07 2006-10-27 快闪存储器件的制造方法 Expired - Fee Related CN100547767C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060011546A KR100745957B1 (ko) 2006-02-07 2006-02-07 플래쉬 메모리 소자의 제조 방법
KR1020060011546 2006-02-07

Publications (2)

Publication Number Publication Date
CN101017799A true CN101017799A (zh) 2007-08-15
CN100547767C CN100547767C (zh) 2009-10-07

Family

ID=38334587

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101498518A Expired - Fee Related CN100547767C (zh) 2006-02-07 2006-10-27 快闪存储器件的制造方法

Country Status (4)

Country Link
US (1) US7390716B2 (zh)
JP (1) JP2007214536A (zh)
KR (1) KR100745957B1 (zh)
CN (1) CN100547767C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194825A (zh) * 2010-02-17 2011-09-21 海力士半导体有限公司 非易失性存储器件的图案及其形成方法
CN101882579B (zh) * 2009-05-06 2011-11-30 中芯国际集成电路制造(上海)有限公司 Ono介电层切断方法
CN104425386A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 快闪存储器及快闪存储器的制作方法
CN103633031B (zh) * 2012-08-27 2016-04-06 华邦电子股份有限公司 半导体装置的形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790560B2 (en) * 2007-03-12 2010-09-07 Board Of Regents Of The Nevada System Of Higher Education Construction of flash memory chips and circuits from ordered nanoparticles
KR101221598B1 (ko) * 2007-12-18 2013-01-14 삼성전자주식회사 유전막 패턴 형성 방법 및 이를 이용한 비휘발성 메모리소자 제조방법.
US8252653B2 (en) * 2008-10-21 2012-08-28 Applied Materials, Inc. Method of forming a non-volatile memory having a silicon nitride charge trap layer
US8198671B2 (en) * 2009-04-22 2012-06-12 Applied Materials, Inc. Modification of charge trap silicon nitride with oxygen plasma
CN105336699B (zh) * 2014-07-22 2018-12-21 中芯国际集成电路制造(上海)有限公司 Nand闪存器件的形成方法
KR102486477B1 (ko) 2016-05-31 2023-01-06 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012813A (ja) * 1998-04-22 2000-01-14 Sony Corp 半導体不揮発性記憶装置およびその製造方法
KR20010076846A (ko) * 2000-01-28 2001-08-16 윤종용 쉘로우 트렌치 분리(ｓｔｉ) 구조를 갖는 플래쉬 메모리소자의 제조방법
US6451705B1 (en) * 2000-08-31 2002-09-17 Micron Technology, Inc. Self-aligned PECVD etch mask
US7371633B2 (en) * 2001-02-02 2008-05-13 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US6569735B2 (en) * 2001-03-20 2003-05-27 Macronix International Co., Ltd. Manufacturing method for isolation on non-volatile memory
US6921723B1 (en) * 2002-04-23 2005-07-26 Applied Materials, Inc. Etching method having high silicon-to-photoresist selectivity
DE10247913A1 (de) * 2002-10-14 2004-04-22 Robert Bosch Gmbh Plasmaanlage und Verfahren zum anisotropen Einätzen von Strukturen in ein Substrat
JP3917063B2 (ja) * 2002-11-21 2007-05-23 株式会社東芝 半導体装置及びその製造方法
US7091104B2 (en) * 2003-01-23 2006-08-15 Silterra Malaysia Sdn. Bhd. Shallow trench isolation
US6780782B1 (en) * 2003-02-04 2004-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
KR100578656B1 (ko) * 2003-06-30 2006-05-11 에스티마이크로일렉트로닉스 엔.브이. 플래시 메모리 소자의 플로팅 게이트 형성방법
JP2005079165A (ja) * 2003-08-28 2005-03-24 Toshiba Corp 不揮発性半導体記憶装置とその製造方法、電子カードおよび電子装置
KR100552845B1 (ko) * 2003-12-27 2006-02-21 동부아남반도체 주식회사 반도체 메모리 소자의 소자 분리 방법 및 이를 이용한플래쉬 메모리 소자의 제조 방법
KR100549269B1 (ko) * 2003-12-31 2006-02-03 동부아남반도체 주식회사 스플릿 게이트형 플래쉬 메모리 소자의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882579B (zh) * 2009-05-06 2011-11-30 中芯国际集成电路制造(上海)有限公司 Ono介电层切断方法
CN102194825A (zh) * 2010-02-17 2011-09-21 海力士半导体有限公司 非易失性存储器件的图案及其形成方法
CN102194825B (zh) * 2010-02-17 2015-03-11 海力士半导体有限公司 非易失性存储器件的图案及其形成方法
CN103633031B (zh) * 2012-08-27 2016-04-06 华邦电子股份有限公司 半导体装置的形成方法
CN104425386A (zh) * 2013-08-20 2015-03-18 中芯国际集成电路制造(上海)有限公司 快闪存储器及快闪存储器的制作方法

Also Published As

Publication number Publication date
JP2007214536A (ja) 2007-08-23
US20070184605A1 (en) 2007-08-09
US7390716B2 (en) 2008-06-24
KR100745957B1 (ko) 2007-08-02
CN100547767C (zh) 2009-10-07

Similar Documents

Publication Publication Date Title
CN100547767C (zh) 快闪存储器件的制造方法
US7745284B2 (en) Method of manufacturing flash memory device with conductive spacers
US6794710B2 (en) Split-gate flash memory structure and method of manufacture
CN1992231B (zh) 制造闪存器件的方法
US20090026525A1 (en) Memory and method for fabricating the same
CN1988117B (zh) 快闪存储器件的制造方法
US20070128797A1 (en) Flash memory device and method for fabricating the same
KR20080099460A (ko) 비휘발성 메모리 소자 및 그 제조방법
KR100854875B1 (ko) 플래쉬 메모리 소자의 제조 방법
US6984559B2 (en) Method of fabricating a flash memory
US6468862B1 (en) High capacitive-coupling ratio of stacked-gate flash memory having high mechanical strength floating gate
US6214667B1 (en) Method for fabricating a flash memory
US20070004099A1 (en) NAND flash memory device and method of manufacturing the same
KR20010003086A (ko) 플로팅 게이트 형성 방법
US6953973B2 (en) Self-aligned trench isolation method and semiconductor device fabricated using the same
US6893918B1 (en) Method of fabricating a flash memory
KR20020096610A (ko) 플로팅 게이트를 갖는 불휘발성 메모리 장치 및 그 제조방법
KR101085620B1 (ko) 불휘발성 메모리 소자의 게이트 패턴 형성방법
KR100885787B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR100501464B1 (ko) 비휘발성 메모리 장치 제조 방법
KR100854876B1 (ko) 플래쉬 메모리 소자의 제조 방법
US7521320B2 (en) Flash memory device and method of manufacturing the same
US20070181916A1 (en) Method of manufacturing flash memory device
KR100602126B1 (ko) 플래시 메모리 셀 및 그 제조 방법
US20080254584A1 (en) Method of manufacturing flash memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091007

Termination date: 20131027