CN101027431B - 电镀方法及电镀装置 - Google Patents

电镀方法及电镀装置 Download PDF

Info

Publication number
CN101027431B
CN101027431B CN2005800322061A CN200580032206A CN101027431B CN 101027431 B CN101027431 B CN 101027431B CN 2005800322061 A CN2005800322061 A CN 2005800322061A CN 200580032206 A CN200580032206 A CN 200580032206A CN 101027431 B CN101027431 B CN 101027431B
Authority
CN
China
Prior art keywords
isolator
mentioned
electro
plating
plating method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800322061A
Other languages
English (en)
Other versions
CN101027431A (zh
Inventor
中井通
川合悟
丹羽洋
岩田义幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101027431A publication Critical patent/CN101027431A/zh
Application granted granted Critical
Publication of CN101027431B publication Critical patent/CN101027431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/04—Electroplating with moving electrodes
    • C25D5/06—Brush or pad plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0257—Brushing, e.g. cleaning the conductive pattern by brushing or wiping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249955—Void-containing component partially impregnated with adjacent component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249955—Void-containing component partially impregnated with adjacent component
    • Y10T428/249958—Void-containing component is synthetic resin or natural rubbers

Abstract

本发明提供在形成填孔时不形成凹部的电镀装置和电镀方法。电镀装置(10)包括：与印刷电路板(30)的由被电镀面抵接的多孔质树脂(海绵)构成的绝缘体(20A、20B)；使绝缘体(20A、20B)沿印刷电路板(30)上下动作的升降装置(24)。当电解镀膜(56)逐渐变厚时，使绝缘体(20)接触被电镀面，从而在其接触的部分，电解镀膜(56)的成长停止。由此，可以制造其表面平坦的填孔(60)。

Description

电镀方法及电镀装置 
技术领域
本发明涉及一种对非贯通孔和贯通孔内进行电镀时，可以形成在孔内形成均匀镀膜和具有填满性(filled performance)的通孔镀层、导通孔镀层的电镀方法和电镀装置。 
背景技术
在日本特开H9-130050中，公开了有导通孔(via hole)的堆叠多层印刷电路板。 
在日本特开2002-47594中，公开了用于制造多层印刷电路板的电镀液和印刷电路板的制造方法，该多层印刷电路板是通过顺次层叠树脂绝缘层和导体电路，用导通孔连接导体电路之间而制得。将基板浸入在含有50～300g/l的硫酸铜、30～200g/l的硫酸、25～90mg/l的氯离子、以及至少由流平剂和光泽剂构成的1～1000mg/l的添加剂的电解电镀液中，进行电解电镀。从而得到导通孔上表面与导体电路的上表面大致对齐的导通孔(填孔(filled via))。 
专利文献1：日本特开平9-130050号 
专利文献2：日本特开2002-47594号 
发明内容
然而，根据日本特开2002-47594号的电镀液和电镀方法，因电镀液浓度的控制不足、杂质的蓄积而造成电镀液劣化，则即使想要形成填孔，也有时会有如图15(C)所示那样在填孔60中央残留深凹部的情况。其发生的比例为，有时会在全部的填孔上形成深凹部，但是在一部分填孔上形成深凹部的时候较 多。对于有深凹部的填孔，由于不是在上层层叠通路的堆叠通路和上层的导体电路上的所期望的形状、或发生了变形等，所以有时降低了电特性，或电路因断线等损伤而使电连接性降低。 
另外，在高温高湿条件下和在热循环条件下进行可靠性试验时，在形成有深凹部的填孔的附近，绝缘层、导体层(包括堆叠通路)的断线、裂纹等提前发生恶化，使基板自身的可靠性降低。 
并且，在导通孔直径形成为150μm以下的情况下、在相邻的导通孔之间的距离为窄间距的情况下，形成填孔的深凹部的倾向显著。 
另外，通过在绝缘基材上在作为贯通孔的通孔内也形成镀膜，来进行表里电连接。此时，通过电解电镀形成镀膜。 
在该情况下，有时贯通孔内的电镀液变得不均匀，或镀膜停止成长而存在非形成镀膜的部分。因此，形成的镀膜的形状不是所期望的形状，镀膜的厚度不均使贯通孔内的电路产生变形，所以造成电特性降低、或电路断线等损伤，有时使电连接性降低。 
另外，在高温高湿条件下和在热循环条件下进行可靠性试验时，形成于贯通孔内的镀膜上的断线和裂纹等提前发生恶化，使基板自身的可靠性下降。 
特别地，在作为直径不到300μm的贯通孔的通孔内形成镀膜的情况下，或在通过对贯通孔内进行电镀而填充该贯通孔的情况下，上述镀膜出现问题的倾向显著。 
本发明是为解决上述课题而作出的，其目的在于提供一种在形成填孔和通孔时可以容易形成实质上平坦的填孔的电镀装置和电镀方法。 
在此所说的实质上平坦的填孔是指对在通路上形成通路 的堆叠通路构造，在热循环试验(进行1000次的-55度×5分<＝>125度×5分)后的电连接可靠性达到没有问题的水平(相对于热循环试验前的电阻值的电阻变化率为±10％以内)。 
另外，本申请还提出对于通孔等贯通孔也具有优良的镀膜均匀性和表层平坦性的电镀装置和电镀方法。 
另外，这些电镀装置和电镀方法也可用作对于除了印刷电路板之外的被电镀物，用于填充凹部、用于形成孔内的膜的电镀装置和电镀方法。 
电镀面移动一边进行电解电镀的电镀方法和电镀装置。 
根据本发明的第一方面，提供一种电镀方法，电镀面移动，一边进行电解电镀，绝缘体的移动速度为1.0～8.0m/min，当设定被电镀面的移动方向的长度为1时，绝缘体的移动方向的大小为0.2以上，当设定被电镀面的大小为1时，绝缘体与被电镀面的接触比例为0.25∶1～1∶1。 
根据本发明的另一个方面，提供一种电镀方法，包含以下A～C： 
A：使绝缘体的至少一部分接触被电镀面； 
B：使绝缘体与被电镀面相对移动，其中，绝缘体的移动速度为1.0～8.0m/min，当设定被电镀面的移动方向的长度为1时，绝缘体的移动方向的大小为0.2以上，当设定被电镀面的大小为1时，绝缘体与被电镀面的接触比例为0.25∶1～1∶1； 
C：在被电镀面上形成镀膜。 
根据本发明的第三方面，提供一种使用上述两方面所述的电镀方法的电镀装置。 
以往，仅使被电镀体浸入在电镀液中。因此，不能排除镀膜形成中的液流不均、不规则地发生气泡等问题。因此，不能保证镀膜的均匀，特别是不能使导通孔周边的镀膜均匀地成长。另外，因电镀液组成的变化和杂质的蓄积而恶化了对于向凹部电镀析出的促进，故而形成了有深凹部的填孔。在导通孔直径较小(150μm以下)时或在导通孔之间为窄间距时，有上述缺陷出现的频度变高的倾向。 
另外，在作为贯通孔的通孔中形成镀膜时，也不能使该镀膜均匀地成长。因此，有时会出现通孔内的膜不均匀、通孔表层部分的平坦性降低。在直径不到300μm的作为贯通孔的通孔内形成镀膜时或在通过电镀填充贯通孔内时，有上述缺陷出现的频度变高的倾向。 
如本发明所示，通过使绝缘体接触或部分接触被电镀面，在绝缘体接触的部分，镀膜的成长变慢或停止镀膜的成长。与此相反，在绝缘体未接触的部分，镀膜成长。因此，导通孔、通孔等的开口的部分的镀膜成长。但除了该导通孔之外的作为 导体部分的导体电路不会变得过厚。即，可以确实形成导通孔、通孔内的镀膜。但是，在除此之外的导体电路部分，可以形成与导通孔的厚度相比相对较薄、而且与现有技术中的导体电路部分相比也相对较薄的镀膜。由此，可以形成比以往高密度化的导体电路。 
本来，导通孔或通孔的周边不会接触绝缘体，但当形成该周边部分的镀膜时，其高度变得与其它的导体部分的高度相等。在达到相等的高度的时刻，该导通孔或通孔的周边接触绝缘体，从而抑制了镀膜的成长或使镀膜的成长停止。其结果，导通孔(或通孔)与导体电路的高度相等。 
另外，通过使绝缘体接触被电镀面、使绝缘体移动，可以使电镀液的液流沿恒定方向流动。特别是可以使绕导通孔的液流沿恒定方向流动而使供给量稳定。因此，可以消除导通孔周边处的镀膜的形成不均。因此，如果是形成导通孔内时，则难以形成导通孔的凹部。如果是形成通孔的时，则作为表层的通孔的上端部分的变形少。 
根据本发明的电镀方法，根据绝缘体的种类、绝缘体的移动条件、电镀液的组成、电镀条件，向形成中途的导通孔或通孔供给电镀液。由此，由于向导通孔或通孔强制地供给电镀液，增加了电镀液与被电镀面的接触，故而不妨碍镀膜的成长。 
换言之，通过绝缘体等，不会在导通孔或通孔周边形成不定期的液流。由此形成的镀膜的内部结晶结构被排列。与以往相比，可以降低镀膜内部的内阻。因此，提高了电连接性，即使进行在高温高湿下和热循环条件下的可靠性试验，与以往相比，也容易确保长期可靠性。在这一方面，对于通孔也具有同样的倾向。 
优选使这些绝缘体沿被电镀面移动。该情况下，对于被镀 膜面，可以使绝缘体沿基板的纵、横方向移动，也可以使绝缘体沿非纵、横方向(例如，斜向等)移动。反之，还可以通过使被电镀面移动，从而使绝缘体相对移动。 
除此之外，可以通过调整绝缘体的移动速度、绝缘体的大小、绝缘体与被电镀面的接触比例等，得到所期望的结果。 
绝缘体的移动速度，优选为1.0～8.0m/min。在该值不到1.0m/min时，因为不能改变液流，所以有时会发生与未使用绝缘体时相同的结果。而在该值超过8.0m/min时，由于绝缘体的移动速度变快，所以有时不能改变液流。因此，比以优选的移动速度移动而得到的结果差。最优选的移动速度为5.0～7.0m/min。如果移动速度在该范围内，则不会有在局部不能改变液流的情况。当制造印刷电路板时，在成为产品的领域(产品区域)的外周存在着不成为产品的领域。本发明提及的移动速度为在产品区域内的绝缘体的移动速度。 
如图13所示，当设定作为被电镀体的基板30的宽度方向(X1)的长度为1时，优选绝缘体20的宽度方向(X2)的大小为1:0.9～1:1.5。在该值不到0.9时，因为在两端部分不能达到绝缘体的效果，所以有时会发生与未使用绝缘体的情况相同的结果。而在该值超过1.5m/min时，由于妨碍了向基板供给电镀液，所以有时会诱发导通孔和通孔的镀膜不均。最优选的该比例为1.0:1.2。这是因为这样难以发生镀膜不均。在此，当设定作为被电镀体的基板30的高度方向(Y1)的长度为1时，优选绝缘体20的移动方向(Y2)的大小为1:0.2以上。这是因为：由于是移动方向(Y2)，所以绝缘体20的大小不会给电镀的质量带来较大的影响。但在该值为不到0.2时，施加于基板一侧的载荷变得过大，而使电镀的质量下降。 
当设定基板大小为1时，优选绝缘体的接触比例为1: 0.25～1:1。在该接触比例不到0.25时，因为在两端部分不能达到绝缘体的效果，所以有时会发生与未使用绝缘体的情况相同的结果。最优选该接触比例为1:0.5～1:1。其理由是这样难以发生镀膜不均。所谓接触比例，如图14(A)所示，当使用表面有凹凸的多孔质树脂(海绵)作为绝缘体时，该接触比例是指在施加压力按压凸部的状态下，凸部的接触面积与全面积(凸部的接触面积+凹部的接触面积)的比例。同样地，如图14(B)所示，当使用树脂刷作为绝缘体时，该接触比例是指在毛尖被按压的状态下，毛尖的接触面积与全面积(毛尖的接触面积+毛与毛之间的间隙面积)的比例。进一步地，如图14(C)所示，当使用表面有凹凸或表面被粗化了的陶瓷、橡胶作为绝缘体时，该接触比例是指在施加压力按压凸部的状态下，凸部的接触面积与全面积(凸部的接触面积+凹部的非接触面积)的比例。 
绝缘体的接触压力，如图14(A)所示，当使用多孔质树脂(海绵)作为绝缘体时，或者，如图14(B)所示，当使用刷作为绝缘体时，相对于被电镀面，优选是压入1.0～15.0mm(海绵的凸部凹陷、刷的毛尖弯曲)。当压入量不到1.0mm时，有时会发生与未使用绝缘体的情况相同的结果。而在压入量超过15mm时，由于妨碍了供给电镀液，所以有时会诱发导通孔和通孔的镀膜不均。最优选的压入量为2～8mm。其理由是这样难以发生镀膜不均。另一方面，当使用陶瓷作为绝缘体时，优选是在该陶瓷上施加30g/cm2左右的压力而使其压入。 
优选是使绝缘体接触或部分接触被电镀面，并使绝缘体相对于被镀面一边移动一边进行电镀。由此，在导通孔和通孔上所形成的镀膜容易成为所期望的形状，且表层部分具有优良的平坦性。因为所形成的镀膜的取向确实被排列，所以镀膜自身 也难于产生缺陷等。因此，不会降低电特性和电连接性。进一步地，即使进行可靠性试验，也未发现可靠性早期降低。 
该情况下的绝缘体，优选将从长纤维物质、多孔质物质、纤维状物质中选择的任意一种物质用作绝缘体。 
可以在被电镀面的整个表面上形成金属。在该被电镀面的整个表面上形成金属膜后，再通过蚀刻等，可形成所期望的电路图案(导体电路)。 
可以通过电解电镀形成导通孔或通孔。此时，可以通过使用抗蚀剂(resist)，在非形成抗蚀剂层部分形成所期望的电路图案。 
作为构成绝缘体的长纤维可以使用树脂刷。该情况下，使毛尖与被电镀面抵接。作为树脂刷，可以使用具有耐电镀药液性的PP、PVC(氯乙烯)、+PTFE(四氟乙烯)等。另外，也可以使用树脂、橡胶。 
另外，作为构成绝缘体的多孔质可以使用SiC等多孔质陶瓷、海绵、PE(聚乙烯)等的多孔质树脂。作为多孔质树脂，例如也可以使用在聚酰亚胺膜上施加张力而使其内部形成了微小孔的物质。 
而且，作为构成绝缘体的纤维状还可以使用氯乙烯纺织布、无纺织布等的树脂纤维。 
使绝缘体相对于被电镀面滑动的方法也是优选的。由此，可以使电镀液比较均匀地在导通孔等的镀膜形成部循环，可形成实质上平坦的填孔。 
附图说明
图1为表示本发明的实施例1-1-1的多层印刷电路板的制造方法的工序图。
图2为表示实施例1-1-1的多层印刷电路板的制造方法的工序图。 
图3为表示实施例1-1-1的多层印刷电路板的制造方法的工序图。 
图4为表示实施例1-1-1的多层印刷电路板的制造方法的工序图。 
图5为表示实施例1-1-1的多层印刷电路板的制造方法的工序图。 
图6为实施例1-1-1的多层印刷电路板的剖视图。 
图7为表示实施例1-1-2的多层印刷电路板的制造方法的工序图。 
图8为表示实施例1-1-3的其它例的多层印刷电路板的制造方法的工序图。 
图9为表示实施例1-1-1的电镀装置的结构的示意图。 
图10为表示实施例1-2-1的电镀装置的结构的示意图。 
图11中的图11(A)、图11(B)、图11(C)、图11(D)为采用第1实施例的电镀装置制造导通孔的说明图，图11(E)为用图11(D)中的圆D所标示的部位的放大简图。 
图12为表示实施例和比较例的试验结果的图表。 
图13为说明基板和绝缘体的大小的说明图。 
图14中的图14(A)为由多孔质树脂构成的绝缘体的接触比例的说明图；图14(B)为由刷构成的绝缘体的接触比例的说明图；图14(C)为由陶瓷构成的绝缘体的接触比例的说明图。 
图15中的图15(A)和图15(C)为使用现有技术的电镀装置制造导通孔的说明图；图15(B)为用图15(A)中的圆F所标示的部位的扩大简图。
具体实施方式
[实施例1-1-1] 
首先，参照图9，说明本发明的实施例1-1-1的电镀装置的结构。 
电镀装置10由已装满电镀液14的电镀槽12、用于使电镀液14循环的循环装置16、由与印刷电路板30的表面侧的电镀面抵接的多孔质树脂(海绵)构成的绝缘体20A、由与印刷电路板30的里面侧的电镀面抵接的海绵构成的绝缘体20B、通过升降杆22使绝缘体20A、20B沿印刷电路板30上下动的升降装置24构成。 
参照图11，说明利用该电镀装置10形成填孔和导体电路。示出了如下状态：在层间绝缘层50上形成金属层52，在该金属层52上形成阻镀层54(参照图11(A))后，利用图9所示的电镀装置10，通过电解电镀，进行电解镀膜56的加厚处理(参照图11(B)、(C))。 
在实施例1-1-1中，当电解镀膜56逐渐变厚时，绝缘体20与被电镀面接触或部分接触，从而在其接触的部分，电解镀膜56的成长变慢或停止镀膜成长。与此相反，在绝缘体20未接触的部分，电解镀膜56成长，在与绝缘体接触的时刻，停止或抑制了电镀析出，因此，如图11(C)所示，可以容易制造其表面实质上平坦的填孔60。 
另外，虽然导通孔的开口部分的镀膜成长，但除了该导通孔之外的作为导体部分的导体电路58却不会变得过厚。即，确实形成了导通孔内的镀膜，但在除此之外的导体电路58部分，可以形成比导通孔内的镀膜厚度相对较薄的、也比利用未使用绝缘体20的现有技术的电镀方法和电镀装置所制造的导体电路的厚度相对较薄的镀膜。由此，可以形成比以往高密度化的 导体电路。特别是当在一面形成导体电路，并通过蚀刻形成导体电路时，可以以微间距形成导体电路，有利于高密度化。 
另外，由于由多孔质树脂(海绵)构成的绝缘体20可以使电镀液的液流、特别是绕导通孔的液流沿恒定方向流动。因此，可以消除导通孔周边的镀膜形成不均。因此，如果是形成导通孔的情况下，则难以形成导通孔的凹部。 
图11(D)示出了如下状态：在形成电解镀膜56后，剥离阻镀层54，通过蚀刻除去金属膜52，即形成了通过导通孔60与下层的导体电路34连接的导体电路58，图11(E)为用图11(D)中的圆D所标示的电解镀膜56部位的扩大简图。 
如图11(E)所示，用实施例1-1-1的电镀装置，可以对铜的结晶结构进行排列。认为其原因在于：通过由多孔质树脂(海绵)构成的绝缘体20可以使绕导通孔的液流沿恒定方向流动。 
图15(B)为表示未使用绝缘体20所形成的现有技术的填孔60(图15(A))中用圆F所标示的电解镀膜56部位的放大简图。在现有技术中，与图11(E)所示的实施例1-1-1的情况不同，铜的结晶构造没有被排列整齐。 
接着，参照图1～图6说明利用实施例1-1-1的电镀装置制造多层印刷电路板。 
图6为表示多层印刷电路板的结构的剖视图。在多层印刷电路板中，在芯基板30的表面和背面形成有导体电路34。并在该导体电路34上设置有形成有导通孔60以及导体电路58的层间树脂绝缘层50、形成有导通孔160以及导体电路158的层间树脂绝缘层150。在该导通孔160以及导体电路158的上层形成有阻焊剂层70，通过该阻焊剂层70的开口部71，在该导通孔160和导体电路158上形成了凸块76U和76D。
以下，说明图6所示的多层印刷电路板的制造工序。 
A.层间树脂绝缘层的树脂膜的制作 
在20重量份二乙二醇乙醚醋酸酯(Ethyl DiglycolAcetate)和20重量份溶剂石脑油中，搅拌并加热溶解30重量份双酚A型环氧树脂(环氧当量469，油化シエルエポキシ社制造エピコ—ト1001)、40重量份甲酚酚醛清漆型环氧树脂(环氧当量215，大日本インキ化学工業社制造エピクロンN-673)和30重量份含有三嗪结构的苯酚酚醛清漆型树脂(酚羟基当量120，大日本インキ化学工業社制造フエノライトKA-7052)，向其中添加15重量份末端环氧化的聚丁二烯橡胶(ナガセ化成工業社制造デナレツクスR-45EPT)和1.5重量份2-苯基-4，5-双(羟甲基)咪唑粉碎品、2重量份精磨硅石和0.5重量份硅类消泡剂，调制出环氧树脂组成物。 
使用辊涂机将所得到的环氧树脂组成物涂敷在厚度为38μm的PET膜上，然后在80～120℃干燥10分钟，使其在干燥后厚度为50μm，由此，制造出层间树脂绝缘层用树脂膜。 
B.树脂填料的调制 
将100重量份双酚F型环氧单体(油化シエル社制造，分子量：310YL983U)、170重量份表面涂敷了硅烷偶联剂的平均粒径为1.6μm、最大粒径为15μm以下的SiO2球状粒子(アドテツク社制造，CRS1101-CE)和1.5重量份流平剂(サンノプコ社制造，ペレノ-ルS4)装入容器，进行搅拌混合，从而调制出其粘度在23±1℃为44～49Pa·s的树脂填料。 
另外，使用6.5重量份咪唑固化剂(四国化成社制造，2E4MZ-CN)作为固化剂。 
C.多层印刷电路板的制造 
(1)使用了在由厚度为0.8μm的玻璃环氧树脂或BT(粘胶 系马来酰亚胺三嗪)树脂构成的绝缘性基板30的两表面层压了厚18μm的铜箔32而成的覆铜层压板30A作为原始材料(图1(A))。首先在该覆铜层压板上钻孔，实施无电解电镀处理，蚀刻出图案形状，从而在基板30的两表面形成了下层导体电路34和通孔36(图1(B))。 
(2)在对形成了通孔36和下层导体电路34的基板30进行了水洗、干燥后，进行黑化处理和还原处理。其中，黑化处理以含有NaOH(10g/l)、NaClO2(40g/l)和Na3PO4(6g/l)的水溶液为黑化液(氧化液)；还原处理以含有NaOH(10g/l)、NaBH4(6g/l)的水溶液为还原液。从而，在包括其通孔36在内的下层导体电路34的整个表面上形成了粗化面36α、34α(图1(C))。 
(3)在调制了如B所述的树脂填料后，采用下述方法，在调制后的24小时以内，在通孔36内、以及基板单面的非形成下层导体电路34部分和下层导体电路的外缘部形成了树脂填料40的层(图1(D))。 
即，在基板上载置具有已在相当于通孔和非形成下层导体电路部分的部分开口的版的树脂填充用掩模，使用刮板将树脂填料40填充到通孔内、成为凹部的非形成下层导体电路部分、以及下层导体电路的外缘部，在100℃/20分钟的条件下，使其干燥。 
(4)为不使树脂填料残留在下层导体电路34的外缘部和通孔36的连接盘的外缘部，采用使用#600带研磨纸(三共理化学制)的带式研磨机(belt sander)对完成上述(3)处理的基板单面进行研磨，接着，为了除去因使用带式研磨机研磨造成的划伤，对下层导体电路的整个表面(包含通孔的连接盘表面)进行抛光(图2(A))。对基板的另一面也同样进行这样 一系列研磨。 
接着，在100℃进行1小时加热处理、在150℃进行1小时加热处理，使树脂填料40固化。 
如此进行上述处理，得到这样的基板：使形成在通孔36和非形成下层导体电路34部分的树脂填料40的表层部和下层导体电路34的表面平坦，隔着粗化面而牢固地紧密接合树脂填料和下层导体电路的侧面，并隔着粗化面而牢固地紧密接合通孔36的内壁面和树脂填料40。即，通过该工序，树脂填料40的表面和下层导体电路34的表面成为大致相同平面。 
(5)对上述基板进行水洗、酸性脱脂后，进行软蚀刻，接着用喷雾器将蚀刻液喷在基板的两表面上，对下层导体电路34的表面和通孔36的连接盘表面进行蚀刻，从而在下层导体电路34的整个表面形成了粗化面36B(图2(B))。 
作为蚀刻液，使用了由10重量份咪唑铜(II)络合物、7重量份脲乙酸、5重量份氯化钾构成的蚀刻液(メツク社制造メツクエツチボンド)。 
(6)在基板30的两表面，将在A中制得的比基板稍大的层间树脂绝缘层用树脂膜载置在基板上，在压力为0.4MPa、温度为80℃、压接时间为10秒的条件下，进行临时压接并将其裁断，然后，采用以下方法，使用真空层压装置进行粘接，从而形成了层间树脂绝缘层50(图2(C))。即，在真空度为67Pa、压力为0.4MPa、温度为80℃、压接时间为60秒的条件下，进行正式压接，然后，在170℃使其热固化30分钟。 
(7)接着，在层间树脂绝缘层50上设置厚度为1.2mm的形成有贯通孔的掩模，使用波长为10.4μm的CO2气体激光器，在光束直径为4.0mm、顶环模式(top hat mode)、脉冲宽度为8.0μ秒、掩模的贯通孔的孔径为1.0mm、1～3次发射(shot) 激光的条件下，在层间树脂绝缘层上形成了直径为80μm的导通孔用开口50a(图2(D))。 
(8)将形成了导通孔用开口50a的基板30浸入在含60g/l高锰酸的80℃溶液中10分钟，溶解除去存在于层间树脂绝缘层50的表面上的环氧树脂粒子，由此使包括导通孔用开口50a的内壁在内的层间树脂绝缘层50的表面成为粗糙面50α(图2(E))。 
(9)接着，将结束上述处理的基板30在中和溶液(シプレイ社制造)中，然后再进行水洗。 
并且，在经粗面化处理(粗化深度为3μm)后的该基板30的表面赋予钯催化剂，由此，使催化剂核附着在层间树脂绝缘层50的表面和导通孔用开口50a的内壁面上(未图示)。即，将上述基板浸渗在含有氯化钯(PdCl2)和氯化亚锡(SnCl2)的催化剂溶液中，使金属钯析出，由此来赋予催化剂。 
(10)接着，在以下组成的无电解镀的水溶液中浸渍已赋予了催化剂的基板，在整个粗糙面上形成厚度为0.6～3.0μm的无电解镀铜膜52，从而，得到在包括导通孔用开口50a的内壁在内的层间树脂绝缘层50的表面上形成有无电解镀铜膜52的基板30(图3(A))。 
[无电解电镀水溶液] 
NiSO4                            0.003mol/l 
酒石酸                           0.200mol/l 
硫酸铜                           0.030mol/l 
HCHO                             0.050mol/l 
NaOH                             0.100mol/l 
α，α′-联吡啶                    100mg/l 
聚乙二醇(PEG)                    0.10g/l
[无电解电镀条件] 
在34℃的溶液温度下进行40分钟 
(11)在形成有无电解镀铜膜52的基板30上，粘贴市场出售的感光性干膜，载置掩模，以100mJ/cm2进行曝光，使用0.8％的碳酸钠水溶液进行显影处理，从而设置了厚度为20μm的阻镀层54(图3(B))。 
(12)其后，使用50℃的水洗净基板30，使其脱脂。在使用25℃的水进行水洗后，再使用硫酸进行洗净，然后，参照图9，利用上述电镀装置10，在以下的条件下实施电解电镀，形成了电解镀膜56(图3(C))。 
[电解电镀液] 
硫酸                         2.24mol/l 
硫酸铜                       0.26mol/l 
添加剂                       19.5ml/l 
流平剂                       50mg/l 
光泽剂                       50mg/l 
[电解电镀条件] 
电流密度                 1A/dm2
时间                     65分钟 
温度                     22±2℃ 
此时，参照图9，如上所述，使用多孔质树脂作为绝缘体20A、20B，一边使绝缘体在被电镀面上上下滑动，一边在非形成阻镀层54部分上形成了厚度为20μm的电解镀铜膜56。此时，绝缘体的移动速度为7m/min，绝缘体相对于印刷电路板的大小为(X2/X1：参照图13)1.0，绝缘体与印刷电路板的接触比例为0.50，绝缘体的压力用压入量表示时为8mm。
(13)然后，在使用5％的KOH剥离除去阻镀层54后，使用硫酸和过氧化氢的混合液，对该阻镀层54下的无电解镀膜52进行蚀刻处理而溶解除去该无电解镀膜52，制得独立的上层导体电路58(包括填孔60)(图3(D))。 
(14)接着，进行与上述(5)同样的处理，在上层导体电路58和填孔60的表面形成了粗化面58α、60α(图4(A))。 
(15)重复进行上述(6)～(14)的工序，并形成上层的层间绝缘层150、导体电路158、填孔160，制得了多层电路板(图4(B))。 
(16)其次，将46.67重量份赋予感光性的低聚物(分子量：4000)、15.0重量份溶解于甲乙酮的80重量％的双酚A型环氧树脂(油化シエル社制造，商品名：エピコ—ト1001)、1.6重量份咪唑固化剂(四国化成社制造，商品名：2E4MZ-CN)、4.5重量份作为感光性单体的双官能丙烯酸单体(日本化
Figure S05832206120070327D00016074824QIETU
社制造，商品名：R604)、1.5重量份相同的多元丙烯酸单体(共荣化学社制造，商品名：DPE6A)、0.71重量份分散类消泡剂(サンノプコ社制造，S-65)装入容器内，进行搅拌混合，调制成混合组成物，对该混合组成物添加2.0重量份作为光聚合引发剂的二苯甲酮(关东化学社制造)和0.2重量份作为光增感剂的米希勒氏酮蚩(关东化学社制造)，从而，制得其粘度已调整为25℃时为2.0Pa·s的阻焊剂组成物。上述赋予感光性的低聚物是按照溶解后的浓度为60重量％的浓度溶解于二甘醇二甲醚(DMDG)、将甲酚酚醛清漆型环氧树脂(日本化社制造)的环氧基50％丙烯基化而成的。 
另外，使用B型粘度计(东京计器社制造，DVL-B型)进行粘度测定，在60min-1的情况下，使用No.4转头；而在6min-1的情况下，使用No.3转头。
(17)接着，在多层线路基板的两表面以20μm厚度涂敷上述阻焊剂组成物70(图4(C))，在70℃/20分钟和70℃/30分钟的条件下，进行干燥处理然后，使已描画出阻焊剂开口部的图案的厚度为5mm的光掩模紧密贴合在该阻焊剂层上，用1000mJ/cm2的紫外线进行曝光，使用DMTG溶液进行显影处理，形成了直径为200μm的开口71(图5(A))。 
然后，再分别在80℃、1小时的条件下、100℃、1小时的条件下、120℃、1小时的条件下和150℃、3小时的条件下，进行加热处理，使阻焊剂层固化，形成了具有开口、其厚度为20μm的阻焊剂图案层70。作为上述阻焊剂组成物，也可以使用市场出售的阻焊剂组成物。 
(18)接着，将形成了阻焊剂层70的基板浸入在含有氯化镍(2.3×10-1mol/l)、次磷酸钠(2.8×10-1mol/l)和柠檬酸钠(1.6×10-1mol/l)的pH＝4.5的无电解镀镍液中20分钟，在开口部71形成了厚度为5μm的镍镀层72。并在80℃的条件下，将其基板浸入在含有氰化金钾(7.6×10-3mol/l)、氯化铵(1.9×10-1mol/l)、柠檬酸钠(1.2×10-1ml/l)和次磷酸钠(1.7×10-1mol/l)的无电解镀金液中7.5分钟，在镍镀层72上形成了厚度为0.03μm的镀金层74(图5(B))。 
(19)其后，在基板的载置IC芯片的面的阻焊剂层70的开口71印刷含有锡-铅的焊锡膏，并在另一面的阻焊剂层70的开口印刷含有锡-锑的焊锡膏71，然后，在200℃进行回流焊，从而形成了焊锡凸块(焊锡体)76U、76D，制得具有焊锡凸出76U、76D的多层印刷电路板(图6)。 
接着，参照图7，说明实施例1-1-1的另一例的实施例1-1-2的制造工序。 
参照图3，在上述工序中，在无电解镀膜52上设置阻镀层 54，在非形成阻镀层部分形成了电解镀膜56。与此相反，在图7的工序中，在无电解镀膜52的整个表面上形成电解镀膜56。 
(10)制得在包括导通孔用开口50a的内壁在内的层间树脂绝缘层50的表面上形成有无电解镀铜膜52的基板30(图7(A))。 
(11)接着，用50℃的水洗净基板30，使其脱脂，在用25℃的水进行水洗后，再使用硫酸进行洗净，然后，参照图9，利用上述电镀装置10，在以下的条件下实施电解电镀，形成了电解镀56(图7(B))。 
[电解电镀液] 
硫酸                      2.24mol/l 
硫酸铜                    0.26mol/l 
添加剂                    19.5ml/l 
流平剂                    50mg/l 
光泽剂                    50mg/l 
[电解电镀条件] 
电流密度                  1A/dm2
时间                      65分钟 
温度                      22±2℃ 
此时，参照图9，如上所述，使用多孔质树脂作为绝缘体20A、20B，一边使绝缘体在被电镀面上上下滑动，一边在无电解镀膜52的整个上表面上形成了厚度为20μm的电解镀铜膜56。此时，绝缘体的移动速度为7m/min，绝缘体相对于印刷电路板的大小为1.1，绝缘体与印刷电路板的接触比例为0.50，绝缘体的压力用压入量表示时为8mm。 
(12)在形成有电解镀铜膜56的基板30上，设置抗蚀剂层54(图7(C))。
(13)然后，通过蚀刻除去非形成抗蚀剂层54部分的电解镀膜56和无电解镀膜52，然后，溶解除去抗蚀剂层54，制得独立的上层导体电路58(包括填孔60)(图7(D))。 
接着，参照图8，说明实施例1-1-1的再一例的实施例1-1-3的制造工序。 
在参照图3所述的实施例中，使用电镀装置10制造了填孔60。与此相反，在本例中，形成了通孔。 
(1)首先，在层叠了形成有导体电路34的芯基板30A、30B、30C而成的层叠基板130上，开设通孔用通孔136a(图8(A))。 
(2)接着，在整个层叠基板130和通孔用通孔136a内形成无电解镀膜52。 
(3)利用参照图9所述的实施例1-1-1的电镀装置10，在层叠基板130的表面上形成电解镀膜56，并用电解镀膜56填充通孔用通孔136a内部。此时，绝缘体的移动速度为8m/min，绝缘体相对于印刷电路板的大小为1.2，绝缘体与印刷电路板的接触比例为1.0，绝缘体的压力以压入量表示为8mm。 
(4)在形成了抗蚀剂层后，通过蚀刻除去非形成抗蚀剂层部分的电解镀膜56和无电解镀膜52，然后，溶解除去抗蚀剂层，制得独立的导体电路134(包括通孔136a)(图8(D))。 
[实施例1-2-1] 
图10表示实施例1-2-1的电镀装置10。在参照图9所述的实施例1-1-1中，是绝缘体20A、20B仅与印刷电路板30的一部分接触的结构。与此对反，在实施例1-2-1中，是绝缘体20A、20B一边与印刷电路板30的整个表面接触一边上下滑动的结构。此时，绝缘体的移动速度为6m/min，绝缘体相对于印刷电路板的大小为1.2，绝缘体与印刷电路板的接触比例 为1.0，绝缘体的压力以压入量表示为8mm。 
[实施例2-1-1] 
在参照图9所述的实施例1-1-1的电镀装置中，用多孔性树脂构成绝缘体20A、20B。与此相反，在实施例2-1-1中，用多孔性陶瓷(SiC)构成绝缘体20A、20B。此时，绝缘体的移动速度为5m/min，绝缘体相对于印刷电路板的大小为0.9，绝缘体与印刷电路板的接触比例为0.5，绝缘体的压力为压入压力40g/cm2，从而形成了电解镀膜。 
[实施例2-2-1] 
实施例2-2-1，是在实施例2-1-1中，绝缘体的移动速度为7m/min，绝缘体相对于印刷电路板的大小为1.20，绝缘体与印刷电路板的接触比例为1.0，绝缘体的压力为压入压力40g/cm2，如此形成电解镀膜。 
[实施例3-1-1] 
在参照图9所述的实施例1-1-1的电镀装置中，使用多孔性树脂构成绝缘体20A、20B。与此相反，在实施例3-1-1中，使用其毛顶端与印刷电路板一侧抵接的PVC(氯乙烯)制的刷构成绝缘体20A、20B。此时，以绝缘体的移动速度为6m/min、绝缘体相对于印刷电路板的大小为0.9、绝缘体与印刷电路板的接触比例为0.75、绝缘体的压力以压入量表示为2mm，形成了电解镀膜。 
[实施例3-2-1] 
实施例3-2-1，是在实施例3-1-1中，电镀装置是使绝缘体的移动速度为6m/min、绝缘体相对于印刷电路板的大小为1.0、绝缘体与印刷电路板的接触比例为0.75、绝缘体的压力以压入量表示为2mm，形成了电解镀膜。 
[实施例4-1-1]
在参照图9所述的实施例1-1-1的装置中，使用多孔性树脂构成绝缘体20A、20B。与此相反，在实施例4-1-1中，使用氯乙烯纺织布构成绝缘体20A、20B。此时，绝缘体的移动速度为7m/min，绝缘体相对于印刷电路板的大小为1.0，绝缘体与印刷电路板的接触比例为1.0，绝缘体的压力以压入量表示为8mm，形成了电解镀膜。 
[实施例4-2-1] 
实施例4-2-1，是在实施例4-1-1中，电镀装置是使绝缘体的移动速度为7m/min、绝缘体相对于印刷电路板的大小为1.2、绝缘体与印刷电路板的接触比例为1.0、绝缘体的压力以压入量表示为8mm，形成了电解镀膜。 
[实施例5-1-1] 
在参照图9所述的实施例1-1-1的装置中，使用多孔性树脂构成绝缘体20A、20B。与此相对，在实施例5-1-1中，使用由橡胶作成的板状体构成绝缘体20A、20B，此时，绝缘体的移动速度为5m/min，绝缘体相对于印刷电路板的大小为0.90，绝缘体与印刷电路板的接触比例为0.5，绝缘体的压力以压入量表示为1.0mm，形成了电解镀膜。 
[实施例5-2-1] 
实施例5-2-1，是在实施例5-1-1，电镀装置是使绝缘体的移动速度为7m/min、绝缘体相对于印刷电路板的大小为1.1、绝缘体与印刷电路板的接触比例为1.05、绝缘体的压力以压入量表示为1.0mm，形成了电解镀膜。 
[比较例] 
在实施例1-1-1的电解镀铜工序中，没有使用绝缘体20A、20B。除此之外，其余均与实施例1-1-1相同。 
<评价试验>
对实施例1-1-1～实施例5-2-1、以及使用现有技术的电镀装置形成填孔的例子(比较例)，进行了评价，其结果示于图12。 
在此，作为评价，(1)孔的填充状态(在此，将在填孔的表面没有深凹部(从导体电路58的表面至填孔的凹部下端的深度(参照图15(C))为10μm以上的填孔)表示为○，将在填孔的表面有深凹部表示为×)；(2)物性值(将如图11(E)所述那样的铜结晶整齐排列的表示为○，将如图15(B)所述那样未整齐排列的表示为×)；(3)电阻值(测定包括在通路上再形成通路的堆叠通路在内的特定电路的电阻值，其电阻值在容许值以内的表示为○，其电阻值超过容许值的表示为×)；(4)热循环试验(条件：-55度×5分钟<＝>125度×5分钟；次数：1000次；规格：将(3)的特定电路的测试后的电阻变化率在±10％以内的表示为○，除此之外的表示为×。*电阻变化率＝(试验后的特定电路的电阻值-试验前的特定电路的电阻值)/试验前的特定电路的电阻值×100)。 
从评价试验的结果可以得知，根据本发明的电镀装置和电镀方法，可以形成实质上平坦的填孔。 
另外，可以明确：根据本发明的电镀装置和电镀方法，使包括堆叠通路结构(通路正上方再形成通路的结构)在内的电路的电阻值在容许值之内，对于热循环试验也具有高可靠性。这是因为：即使电镀液和电镀条件多少有些变化，但由于存在绝缘体，镀膜只能成长至与该绝缘体接触，所以形成实质上平坦的填孔。在此提及的实质上平坦的填孔，是指包括堆叠通路结构在内的电路的电阻值，即使是在1000次热循环试验后，其电阻变化率(热循环试验后的电阻值-初始值)/初始值×100)也在±10％以内程度的填孔。从实施例的结果来看，考虑 到余量，实质上平坦的填孔是指其凹部的深度(图15(C))例如为7μm以下的导通孔。 
另外，在进行该评价试验的同时，还测定了实施例和比较例的印刷电路板的导体电路的厚度。在实施例1-1-1～实施例5-1-1中，可以使导体电路58的厚度(在图11(C)中，用h1表示)比抗蚀剂的厚度薄。 
工业上的可利用性
在上述实施例中，列举了将本实施例的电镀装置用于制造导通孔、通孔的例子，然而，本实施例的电镀装置也可适用于制造印刷电路板的各种部位。

Claims (11)

1.一种电镀方法，使绝缘体接触或部分接触被电镀面，并一边使该绝缘体相对于被电镀面移动，一边进行电解电镀，其特征在于，上述绝缘体的移动速度为1.0～8.0m/min，当设定上述被电镀面在移动方向上的长度为1时，上述绝缘体在移动方向上的大小为0.2以上，当设定上述被电镀面的大小为1时，上述绝缘体与上述被电镀面的接触比例为0.25∶1～1∶1。
2.根据权利要求1所述的电镀方法，其特征在于，在上述被电镀面的表面上形成金属。
3.根据权利要求1所述的电镀方法，其特征在于，在被电镀面上形成有非贯通孔或贯通孔。
4.根据权利要求1所述的电镀方法，其特征在于，通过上述电解电镀在导通孔或通孔上形成镀膜。
5.根据权利要求1所述的电镀方法，其特征在于，将从长纤维物质、多孔质物质、纤维状的树脂、橡胶中选择的任意一种物质用作上述绝缘体。
6.根据权利要求5所述的电镀方法，其特征在于，将多孔质陶瓷或多孔质树脂用作上述多孔质物质。
7.根据权利要求5所述的电镀方法，其特征在于，将树脂刷用作上述长纤维物质。
8.根据权利要求5所述的电镀方法，其特征在于，将树脂纤维用作上述长纤维物质。
9.根据权利要求1～4中任一项所述的电镀方法，其特征在于，使上述绝缘体相对于上述被电镀面滑动。
10.一种电镀方法，其特征在于，包含以下A～C：
A：使绝缘体的至少一部分接触被电镀面；
B：使上述绝缘体与被电镀面相对移动，其中，上述绝缘体的移动速度为1.0～8.0m/min，当设定上述被电镀面在移动方向上的长度为1时，上述绝缘体在移动方向上的大小为0.2以上，当设定上述被电镀面的大小为1时，上述绝缘体与上述被电镀面的接触比例为0.25∶1～1∶1；
C：在被电镀面上形成镀膜。
11.一种使用权利要求1～10中任一项所述的电镀方法的电镀装置，其特征在于，上述电镀装置由电镀槽、循环装置、绝缘体和升降装置构成，上述循环装置用于使电镀液循环，上述绝缘体与印刷电路板的表面侧及里面侧的电镀面抵接，上述升降装置借助升降杆使绝缘体沿印刷电路板上下动。
CN2005800322061A 2004-09-24 2005-09-20 电镀方法及电镀装置 Active CN101027431B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004277316 2004-09-24
JP277317/2004 2004-09-24
JP277316/2004 2004-09-24
JP2004277317 2004-09-24
PCT/JP2005/017257 WO2006033315A1 (ja) 2004-09-24 2005-09-20 めっき方法及びめっき装置

Publications (2)

Publication Number Publication Date
CN101027431A CN101027431A (zh) 2007-08-29
CN101027431B true CN101027431B (zh) 2011-04-13

Family

ID=36090074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800322061A Active CN101027431B (zh) 2004-09-24 2005-09-20 电镀方法及电镀装置

Country Status (6)

Country Link
US (4) US7481909B2 (zh)
JP (1) JP4992428B2 (zh)
KR (1) KR100907841B1 (zh)
CN (1) CN101027431B (zh)
TW (1) TWI391539B (zh)
WO (1) WO2006033315A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1920105B (zh) 2003-10-22 2010-12-08 内克斯系统公司 用于对工件进行流体处理的方法和设备
KR100907841B1 (ko) 2004-09-24 2009-07-14 이비덴 가부시키가이샤 도금 방법 및 도금 장치
TW200741037A (en) 2006-01-30 2007-11-01 Ibiden Co Ltd Plating apparatus and plating method
JP4878866B2 (ja) * 2006-02-22 2012-02-15 イビデン株式会社 めっき装置及びめっき方法
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8431833B2 (en) * 2008-12-29 2013-04-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5413035B2 (ja) * 2009-08-03 2014-02-12 日本電気株式会社 多層配線基板の製造方法、積層化多層配線基板
US20110056838A1 (en) * 2009-09-04 2011-03-10 Ibiden, Co., Ltd. Method of manufacturing printed wiring board
US8581104B2 (en) 2010-03-31 2013-11-12 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101143358B1 (ko) * 2010-10-21 2012-05-09 아페리오(주) 플립칩 에스오피 제조방법
KR101283009B1 (ko) * 2011-05-26 2013-07-05 주승기 전기 도금장치 및 전기 도금방법
KR101875943B1 (ko) * 2011-10-24 2018-07-06 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
CN103165474A (zh) * 2011-12-16 2013-06-19 日东电工株式会社 半导体装置的制造方法
WO2013155229A1 (en) * 2012-04-11 2013-10-17 Tel Nexx, Inc. Method and apparatus for fluid processing a workpiece
JP6003194B2 (ja) * 2012-04-27 2016-10-05 セイコーエプソン株式会社 ベース基板、電子デバイスおよびベース基板の製造方法
BR112015004139A2 (pt) * 2012-08-28 2017-07-04 Basf Se método e dispositivo de alimentação de pelo menos uma substância química a uma corrente de processo principal
JP5938426B2 (ja) * 2014-02-04 2016-06-22 株式会社豊田中央研究所 電気めっきセル、及び、金属皮膜の製造方法
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
US9520352B2 (en) * 2014-12-10 2016-12-13 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device
WO2016163319A1 (ja) * 2015-04-06 2016-10-13 三菱電機株式会社 半導体素子及びその製造方法
JP6641717B2 (ja) * 2015-04-08 2020-02-05 日立化成株式会社 多層配線基板の製造方法
CN106555214B (zh) * 2015-09-25 2019-05-17 比亚迪股份有限公司 金属表面微孔化处理方法以及金属树脂复合体的制备方法
JP6796253B2 (ja) * 2016-04-04 2020-12-09 日立金属株式会社 接着フィルム及びフラット配線材
JP6637847B2 (ja) * 2016-06-24 2020-01-29 新光電気工業株式会社 配線基板、配線基板の製造方法
WO2018044958A1 (en) 2016-08-29 2018-03-08 Okeeffe James Laser range finder with smart safety-conscious laser intensity
WO2019051712A1 (en) * 2017-09-14 2019-03-21 Apply Card Technology Limited METHODS OF MANUFACTURING INTEGRATED CIRCUIT BOARD CIRCUIT BOARD SUBSTRATES AND INTEGRATED CIRCUIT BOARDS
WO2019107289A1 (ja) * 2017-11-28 2019-06-06 住友電工プリントサーキット株式会社 フレキシブルプリント配線板の製造方法及びフレキシブルプリント配線板
CN110205659B (zh) * 2019-07-17 2020-06-16 广州三孚新材料科技股份有限公司 一种电镀锡添加剂及其制备方法
JP2022127486A (ja) * 2021-02-19 2022-08-31 トヨタ自動車株式会社 配線基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1329681A (zh) * 1998-11-03 2002-01-02 纳托尔公司 电化学机械沉积的方法和装置
US6534116B2 (en) * 2000-08-10 2003-03-18 Nutool, Inc. Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3477051A (en) * 1967-12-26 1969-11-04 Ibm Die casting of core windings
US4073699A (en) 1976-03-01 1978-02-14 Hutkin Irving J Method for making copper foil
US4174261A (en) * 1976-07-16 1979-11-13 Pellegrino Peter P Apparatus for electroplating, deplating or etching
US4102756A (en) * 1976-12-30 1978-07-25 International Business Machines Corporation Nickel-iron (80:20) alloy thin film electroplating method and electrochemical treatment and plating apparatus
JPS5757896A (en) 1980-09-26 1982-04-07 Fuji Photo Film Co Ltd Electrolyzing device for strip-like metallic plate
JPS586999A (ja) * 1981-07-07 1983-01-14 Satoosen:Kk 連続自動電解めつき方法及び装置
US4964948A (en) * 1985-04-16 1990-10-23 Protocad, Inc. Printed circuit board through hole technique
US4875982A (en) * 1987-02-06 1989-10-24 Velie Circuits, Inc. Plating high aspect ratio holes in circuit boards
JPS63270497A (ja) 1987-04-27 1988-11-08 Nippon Sanmou Senshoku Kk 導電性材料の電気めつき方法および装置
JPS63297588A (ja) * 1987-05-29 1988-12-05 Sagami Shokai:Kk 孤立した導電体の電解メッキ法
US5024735A (en) * 1989-02-15 1991-06-18 Kadija Igor V Method and apparatus for manufacturing interconnects with fine lines and spacing
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
US5229549A (en) * 1989-11-13 1993-07-20 Sumitomo Electric Industries, Ltd. Ceramic circuit board and a method of manufacturing the ceramic circuit board
FR2657219B1 (fr) 1990-01-11 1994-02-18 Gim Industrie Sa Procede de fabrication de circuits imprimes souples, circuit imprime fabrique par ce procede, et dispositif pour la mise en óoeuvre de ce procede.
JP3099498B2 (ja) 1992-02-24 2000-10-16 松下電器産業株式会社 全面めっき装置の給電装置
US6395163B1 (en) * 1992-08-01 2002-05-28 Atotech Deutschland Gmbh Process for the electrolytic processing especially of flat items and arrangement for implementing the process
JP3057924B2 (ja) * 1992-09-22 2000-07-04 松下電器産業株式会社 両面プリント基板およびその製造方法
JPH06146066A (ja) * 1992-11-05 1994-05-27 Nkk Corp 連続電解処理装置
US5342207A (en) * 1992-12-14 1994-08-30 Hughes Aircraft Company Electrical interconnection method and apparatus utilizing raised connecting means
JP3291103B2 (ja) * 1993-12-22 2002-06-10 住友特殊金属株式会社 連続表面処理装置
JPH08144086A (ja) 1994-11-25 1996-06-04 Taisho Kogyo Kk 給電ロール装置
US5827604A (en) 1994-12-01 1998-10-27 Ibiden Co., Ltd. Multilayer printed circuit board and method of producing the same
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
EP0959153A3 (en) * 1998-05-20 2000-09-13 Process Automation International Limited An electroplating machine
TW438906B (en) * 1998-06-11 2001-06-07 Kazuo Ohba Continuous plating apparatus
MY144573A (en) * 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
CN1180133C (zh) * 1998-10-14 2004-12-15 法拉第技术公司 应用调制电场在小深孔中的金属电淀积法
JP2000232078A (ja) * 1999-02-10 2000-08-22 Toshiba Corp メッキ方法及びメッキ装置
US6798058B1 (en) 1999-02-18 2004-09-28 Seiko Epson Corporation Semiconductor device, mounting and method of manufacturing mounting substrate, circuit board, and electronic instrument
JP4309503B2 (ja) 1999-02-18 2009-08-05 イビデン株式会社 連続帯の電気めっき装置
US6322684B1 (en) * 1999-09-07 2001-11-27 Lynntech, Inc Apparatus and method for electroplating or electroetching a substrate
US6652727B2 (en) * 1999-10-15 2003-11-25 Faraday Technology Marketing Group, Llc Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US6294060B1 (en) * 1999-10-21 2001-09-25 Ati Properties, Inc. Conveyorized electroplating device
US6863209B2 (en) * 2000-12-15 2005-03-08 Unitivie International Limited Low temperature methods of bonding components
TW584899B (en) 2001-07-20 2004-04-21 Nutool Inc Planar metal electroprocessing
US6749737B2 (en) * 2001-08-10 2004-06-15 Unimicron Taiwan Corp. Method of fabricating inter-layer solid conductive rods
US7238092B2 (en) * 2001-09-28 2007-07-03 Novellus Systems, Inc. Low-force electrochemical mechanical processing method and apparatus
JP3916946B2 (ja) 2001-12-14 2007-05-23 イビデン株式会社 電解めっき液の評価方法および多層プリント配線板の製造方法
JP4212905B2 (ja) 2003-01-23 2009-01-21 株式会社荏原製作所 めっき方法およびこれに使用するめっき装置
US6802761B1 (en) * 2003-03-20 2004-10-12 Hitachi Global Storage Technologies Netherlands B.V. Pattern-electroplated lapping plates for reduced loads during single slider lapping and process for their fabrication
JP3723963B2 (ja) 2003-06-06 2005-12-07 三井金属鉱業株式会社 メッキ装置および電子部品実装用フィルムキャリアテープの製造方法
JP2005113173A (ja) 2003-10-03 2005-04-28 Toppan Printing Co Ltd フレキシブル多層配線基板の電解めっき装置
CN1920105B (zh) * 2003-10-22 2010-12-08 内克斯系统公司 用于对工件进行流体处理的方法和设备
US7947161B2 (en) * 2004-03-19 2011-05-24 Faraday Technology, Inc. Method of operating an electroplating cell with hydrodynamics facilitating more uniform deposition on a workpiece with through holes
KR100907841B1 (ko) 2004-09-24 2009-07-14 이비덴 가부시키가이샤 도금 방법 및 도금 장치
JP4955263B2 (ja) 2004-12-15 2012-06-20 イビデン株式会社 プリント配線板
JP4878866B2 (ja) 2006-02-22 2012-02-15 イビデン株式会社 めっき装置及びめっき方法
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US20090218119A1 (en) 2008-03-03 2009-09-03 Ibiden Co., Ltd Method of manufacturing multilayer printed wiring board
US8314348B2 (en) 2008-03-03 2012-11-20 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1329681A (zh) * 1998-11-03 2002-01-02 纳托尔公司 电化学机械沉积的方法和装置
US6534116B2 (en) * 2000-08-10 2003-03-18 Nutool, Inc. Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP昭58-6999A 1983.01.14
JP特开平7-180092A 1995.07.18

Also Published As

Publication number Publication date
US7897027B2 (en) 2011-03-01
TWI391539B (zh) 2013-04-01
TW200619437A (en) 2006-06-16
CN101027431A (zh) 2007-08-29
KR100907841B1 (ko) 2009-07-14
US8197659B2 (en) 2012-06-12
JPWO2006033315A1 (ja) 2008-05-15
US20090107711A1 (en) 2009-04-30
US8383956B2 (en) 2013-02-26
JP4992428B2 (ja) 2012-08-08
KR20070045349A (ko) 2007-05-02
US20120005888A1 (en) 2012-01-12
US20090107847A1 (en) 2009-04-30
US7481909B2 (en) 2009-01-27
US20060065534A1 (en) 2006-03-30
WO2006033315A1 (ja) 2006-03-30

Similar Documents

Publication Publication Date Title
CN101027431B (zh) 电镀方法及电镀装置
CN101180727B (zh) 印刷线路板及其制造方法
CN1319157C (zh) 多层电路板和半导体装置
CN100485913C (zh) 半导体搭载用基板
CN101278392B (zh) 多层印刷线路板
US7517788B2 (en) System, apparatus, and method for advanced solder bumping
CN101925266A (zh) 印刷电路板的制造方法以及印刷电路板
CN101911850A (zh) 多层印刷电路板的制造方法
JP2005197649A (ja) フリップチップバンプパッド形成方法及びその構造
WO2001030509A1 (fr) Cylindre d&#39;enduction et procede de fabrication de carte de connexions imprimee utilisant celui-ci
KR20120048523A (ko) 배선기판 제조방법
JP2002223065A (ja) プリント配線板の製造方法
JP4036564B2 (ja) プリント配線板の製造方法
JP4374683B2 (ja) プリント配線板の製造方法
JP2000307225A (ja) 半田印刷用マスク、プリント配線板及びプリント配線板の製造方法
JP2016004975A (ja) 積層回路基板の製造方法
JP4587571B2 (ja) 多層プリント配線板の製造方法
JP4514309B2 (ja) 多層プリント配線板の製造方法
JP2002134891A (ja) プリント配線板の製造方法
CN1909762B (zh) 多层印刷配线板
JP2000307226A (ja) プリント配線板の製造方法
JPH08116172A (ja) 多層プリント配線板とその製造方法および多層プリント配線板の製造に用いる転写用原版とその製造方法
JP2003069227A (ja) 樹脂充填用マスク

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant