CN101040385A - 具有用于阵列晶体管的外延SiC和/或碳化的沟道的低暗电流图像传感器 - Google Patents

具有用于阵列晶体管的外延SiC和/或碳化的沟道的低暗电流图像传感器 Download PDF

Info

Publication number
CN101040385A
CN101040385A CNA2005800352955A CN200580035295A CN101040385A CN 101040385 A CN101040385 A CN 101040385A CN A2005800352955 A CNA2005800352955 A CN A2005800352955A CN 200580035295 A CN200580035295 A CN 200580035295A CN 101040385 A CN101040385 A CN 101040385A
Authority
CN
China
Prior art keywords
pixel cell
isolation channel
channel layer
substrate
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800352955A
Other languages
English (en)
Inventor
C·穆利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101040385A publication Critical patent/CN101040385A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression

Abstract

本发明提供了像素单元，所述像素单元具有衬底，所述衬底具有由高碳浓缩物例如SiC或者碳化的硅形成的隔离沟道。在所述像素单元的衬底上提供了含有SiC或者碳化的硅的所述沟道，以降低暗电流泄漏。

Description

具有用于阵列晶体管的外延SiC和/或碳化的沟道的低暗电流图像传感器
本发明一般涉及半导体器件，更具体涉及用于半导体器件包括CMOS图像传感器的光电二极管晶体管隔离技术。
背景技术
CMOS图像传感器正被越来越多地用作低成本成像器件。CMOS图像传感器电路包括像素单元的焦平面阵列，每一个所述单元都包括在衬底内具有相关电荷累积区用于积累光生成的电荷的光栅(photogate)、光电导体、或者光电二极管。每个像素单元都可以包括用于将电荷从电荷累积区转移到传感节点的晶体管，和用于在电荷转移之前将所述传感节点重新设置为预定电荷水平的晶体管。像素单元也可以包括用于接收来自传感节点的电荷并进行放大的源随器晶体管(source follower transistor)和用于控制来自源随器晶体管的单元内容读出的存取晶体管(access transistor)。
在CMOS图像传感器中，像素单元的有源元件执行下述必需的功能：(1)光电转换；(2)图像电荷的累积；(3)将电荷转移到传感结点并同时进行电荷放大；(4)在将电荷转移到传感节点之前将所述传感结点重新设置为已知状态；(5)选择用于读出的像素；和(6)从所述传感节点输出并放大代表像素电荷的信号。
上述类型的CMOS图像传感器通常是公知的，如同在例如以下文献中所讨论的那样：Nixon等，“256×256 CMOS Active Pixel SensorCamera-on-a-Chip，”IEEE Journal of Solid-State Circuits，Vol.31(12)，pp.2046-2050(1996)；和Mendis等，“CMOS Active Pixel ImageSensors，”IEEE Transactions on Electron Devices，Vol.41(3)，pp.452-453(1994)。同样可以参见美国专利No.6177333和6204524，其描述了常规CMOS图像传感器的操作，并转让给了MicronTechnology，Inc.，其内容在此通过引用而结合进来。
图1示出了常规CMOS像素单元10的示意图。所示的CMOS像素单元10是四晶体管(4T)单元。CMOS像素单元10通常包括光转换器件23和转移晶体管17，光转换器件23用于产生和收集通过光照射在像素单元10上产生的电荷，而转移晶体管17用于将来自光转换器件23的光电电荷转移到传感结点，所述传感结点通常是浮动扩散区(floating diffusion region)5。浮动扩散区5电连接到输出源随器晶体管19的栅极上。像素单元10也包括用于将浮动扩散区5重新设置为预定电压的重置晶体管16；和行选择晶体管18，用于响应地址信号将来自源随器晶体管19的信号输出到输出端。
图2是图1的像素单元10的部分横截面图，示出了光转换器件23、转移晶体管17和重置晶体管16。所示例的CMOS像素单元10具有可以作为针状光电二极管(pinned photodiode)形成的光转换器件23。光电二极管23具有p-n-p构造，包括p型表面层22和位于p型有源层11内的n型光电二极管区21。光电二极管23和转移晶体管17相邻，并且部分位于转移晶体管17下方。重置晶体管16位于转移晶体管17的和光电二极管23相对的一侧。如图2所示，重置晶体管16包括源/漏区2。浮动扩散区5位于转移晶体管和重置晶体管17、16之间。
在图1和2所示的CMOS像素单元10中，通过光照射在光转换器件23上产生电子，所述电子储存在n型光电二极管区21中。当转移晶体管17被激活时，这些电荷被转移晶体管17转移到浮动扩散区5。源随器晶体管19由所述被转移的电荷生成输出信号。最大输出信号和从n型光电二极管区21提取的电子数目成比例。
传统上，和电荷收集区21相邻的浅沟槽隔离(STI)区3被用于将像素单元10和图像传感器的其它像素单元及器件隔离开。STI区3通常采用常规STI方法形成。STI区3通常具有氧化物衬里38，并且填充有介电材料37。同样，STI区3可以包括氮化物衬里39。氮化物衬里39带来了多种优点，包括改善了STI区3拐角附近的倒角(cornerrounding)、降低了STI区3附近的应力以及减少了转移晶体管17的泄漏。
和像素单元相关的常见问题是暗电流一像素单元电容的放电，即使在像素上没有光的情况下。暗电流可以由许多不同的因素造成，包括：光电二极管结泄漏、沿着隔离边缘的泄漏、晶体管次阈值泄漏、漏极诱导的阻挡层低泄漏(barrier lower leakage)、栅极诱导的漏极泄漏、陷阱辅助隧道效应以及其它像素缺陷。行业的明显趋势是在栅极长度和栅极宽度两方面上按比例缩小晶体管的尺寸(即，“比例缩小”)。随着器件逐渐按比例缩小，暗电流效应通常增加。
所以，需要具有改进的隔离结构来降低暗电流和固定的图形噪声。
发明内容
提供了具有衬底的像素单元，所述衬底具有在本发明示例性实施方案中提供的、高碳浓缩物SiC的隔离沟道。所述含有SiC或者碳化的(carbonated)硅的沟道被提供在像素单元衬底中的Si层上方，用于降低暗电流的泄漏。
附图说明
从本发明的下列详述中将更好地理解本发明的前述和其它方面，所述详述结合了附图，其中：
图1是常规像素单元的示意图；
图2是常规像素单元的剖面图；
图3是根据本发明示例性实施方案的常规像素单元的剖面图；
图4A示出了处于初始加工阶段的图3的像素单元；
图4B-4L示出了处于加工中间阶段的图3的像素单元；
图5是根据本发明的另一示例性实施方案的像素单元的剖面图；
图6是根据本发明的又一示例性实施方案的像素单元的剖面图；
图7是根据本发明的示例性实施方案的CMOS图像传感器的方框图；和
图8是结合了图3或5的CMOS图像传感器的计算机处理器系统的示意图。
发明详述
在下列详述中，参考了附图，所述附图形成了所述详述的一部分并且举例说明了从中可以实施本发明的具体实施方案。在附图中，相同的附图标记在全部几幅图中描述的是基本相似的部件。这些实施方案描述的详细程度足以使得本领域技术人员可以实施本发明，应该理解可以采用其它实施方案而且可以进行结构、逻辑和电气方面的修改，而不偏离本发明的精神和范围。
术语“晶片”和“衬底”应该理解成包括硅、绝缘体上的硅(SOI)、蓝宝石上的硅(SOS)和SON(silicon-on-nothing)技术、掺杂的和未掺杂的半导体、基础半导体基座支撑的硅外延层和其它半导体结构。而且，当在下面的描述中谈到“晶片”或者“衬底”时，可以已采用在前的工艺步骤在基础半导体结构或基座上形成区域或者结。另外，半导体无需是硅基的，而是可以基于硅锗、锗或者砷化镓。
术语“像素”或者“像素单元”是指包含有用于将电磁辐射转换成电信号的光转换器件和晶体管的图像元件单位单元。为了举例说明，在本文的附图和描述中给出了部分代表性像素单元，图像传感器中所有像素单元的制备通常是以相似方式同时进行。
图3是根据本发明的示例性实施方案的像素单元300的剖面图。像素单元300和图1和2中所示的像素单元10相似，除了像素单元300包括位于硅层311上方的隔离沟道301以外。隔离沟道301优选由SiC或者沟道化的碳化的硅构造而成。使用富碳材料层提高了器件的带隙。隔离沟道301的带隙比硅的带隙高，通常比Si低16个数量级，而且所得到的像素单元300具有较低的本征载流子浓度。所以，隔离沟道301使暗电流水平下降。
一直到最近，高质量SiC衬底的生长仍是极其昂贵，所以SiC仅仅用于选择性应用中。最近在SiC外延生长方面的进步使其不再昂贵而且使缺陷密度下降。这些进步使得更有可能在常规应用中采用SiC衬底。由于SiC沟道可以构建或者生长在常规Si层上并且作为常规Si工艺的一部分，所以可以将其结合到同样形成CMOS光电二极管的工艺中。在例如如下文献中可以找到最近在形成SiC层方面的技术进步：“A new Si:C epitaxial channel nMosfet Architectrue with improveddrivability and short-channel characteristics”，T.Ernest等，2003Symposium on VLSI Technology Digest of Technical Papers，pp.92-93；“Fabrication of a novel strained SiGe：C-channel planar 55nm nMosfetfor High Performance CMOS”，T.Ernest等，2002 Symposium on VLSITechnology Digest of Technical Papers，pp.92-93；和“Selective growthof high-quality 3C-SiC using a SiO2 sacrificial layer technique”，ThinSolid Films，Vol.345(2)(1999)，pp.19-99。
将SiC或者碳化的硅沟道用作像素单元的隔离沟道使得暗电流水平下降。由于暗电流水平下降，所以本发明使得可以在像素单元阵列中使用更大的缩放比例。更大的缩放比例使得可以有更大的填充因子。
将SiC或者碳化的硅沟道用作像素单元的隔离沟道也由于所述材料的固有性质而带来了另外的优点。具体而言，碳化的硅材料允许高温操作，并且使像素单元具有承受高电场的能力。另外，这些材料还具有有效散热的性质。
图4A-4J描述了根据本发明示例性实施方案的像素单元300的形成。本文所述的步骤无需按照任何特定的顺序执行，除了那些在逻辑上需要前面操作的结果的步骤以外。相应地，尽管下面的步骤被描述成按照一般的顺序进行，但是所述顺序仅仅是示例性的，需要时可以改变。
如图4A所示，在衬底311上形成了垫氧化物层441，它可以是热生长的氧化物。在该垫氧化物层441上形成了牺牲层442。牺牲层442可以是氮化物或者介电抗反射涂料(DARC)层。
图4B描述了形成位于衬底11中并且贯穿衬底311上的层441、442的沟槽430。沟槽430可以通过任何已知的技术形成。例如，将图案化的光致抗蚀剂层(未示出)用作蚀刻步骤的掩模。第一蚀刻采用干等离子体条件和二氟甲烷/四氟化碳(CH2F2/CF4)化学物质来进行。这种蚀刻可以有效地蚀刻氮化硅层442和垫氧化物层441，以形成延伸通过所述层并且在到达衬底311时停止的开口。进行第二蚀刻以将所述开口延伸到衬底311中。第二蚀刻是采用二氟甲烷/溴化氢(CH2F2/HBr)化学物质的干等离子体蚀刻。调整蚀刻的时间以在衬底311中形成所需深度的沟槽430。较短的蚀刻时间形成较浅的沟槽430。采用标准光致抗蚀剂剥离技术，优选通过等离子体蚀刻，来去除光致抗蚀剂掩模(未示出)。
如图4C所示，在沟槽430侧壁336a、336b和底部308上，形成厚度为大约50-大约250的薄绝缘层338。在图4C所示的实施方案中，绝缘层338是氧化物层338，所述氧化物层338优选通过热氧化生长。
沟槽430可以衬有阻挡膜339。在图4C所示的实施方案中，阻挡膜339是氮化物衬里，例如氮化硅。氮化物衬里339通过任何合适的技术形成至大约50-大约250的厚度。氮化硅衬里339可以通过沉积氨(NH3)和硅烷(SiH4)来形成，如同本领域所公知的那样。
如图4C所示，沟槽430填充了介电材料337。介电材料337可以是氧化物材料，例如硅氧化物，例如SiO或者二氧化硅(SiO2)；氧氮化物；氮化物材料，例如氮化硅；碳化硅；高温聚合物；或者其它合适的介电材料。在所示实施方案中，介电材料337是高密度等离子体(HDP)氧化物。
采用化学机械抛光(CMP)步骤来去除衬底311表面上的位于沟槽430外面的氮化物层339以及氮化物层442，如图4E所示。同样，例如采用场湿缓冲氧化物蚀刻(field wet buffered-oxide etch)步骤和清洁步骤来去除垫氧化物层441。
图4F描述了隔离沟道301的形成。外延隔离沟道301优选通过常规手段(例如，上述Ernst给出的方法)生长。在优选实施方案中，外延沟道在低温生长。隔离沟道301在优选实施方案中优选是SiC或者碳化的沟道硅。隔离沟道301无需均匀生长；所以，在场区(例如，沟槽430)上方的隔离沟道301的深度可以比非场区上方的隔离沟道层的深度小。
在优选实施方案中，隔离沟道301中的碳浓度进行了调整。已知控制Si:C的生长温度会影响隔离沟道301的碳浓度。
在本发明的一个实施方案中，隔离沟道只位于晶体管区中。在本发明的另一实施方案中，隔离沟道生长在衬底的另一个区例如光电二极管区的上方。在又一实施方案中，隔离沟道生长在目标单元的周边阵列上方。在又一实施方案中，隔离沟道生长在几个区上方，即，先前提到的位置组合的上方，例如，如下面描述的图5和6所示。尽管没有示出，但是在隔离沟道形成之前形成氮化物层。氮化物沉积是图案化的，以暴露特定的区域用于形成隔离沟道301，具体取决于本发明的方面。
在隔离沟道301上进行平坦化，从而使层高相对均匀，如图4G所示。层高可以是100-500，其中典型高度是大约250。在本发明的一个实施方案中，隔离沟道301在非场区上方的高度是大约250，而在场区上方的高度小于大约250。
在平坦化步骤之后，通过化学机械抛光(CMP)步骤去除在形成隔离沟道301之前沉积的氮化物层。氮化物可以选择性地去除，具体取决于本发明的实施方案。例如，在某一实施方案中，不去除单元周边的氮化物层可能是理想的。
图4H描述了转移晶体管317(图3)栅叠层407和重置晶体管316(图3)栅叠层406的形成。尽管没有示出，但是源随器晶体管和行选择晶体管19，18(图1)可以分别和下述转移晶体管和重置晶体管317、316同时形成。
为了形成图4H所示的晶体管栅叠层407、406，在衬底311上生长或者沉积第一绝缘层401a，所述绝缘层例如是硅氧化物。在优选实施方案中，通过快速热氧化(“RTO”)或者原位晶体管管座形成(in-site stem generation，ISSG)来形成栅极氧化。第一绝缘层401a充当后续形成的晶体管栅极401b的栅氧化物层。接下来，在氧化物层401a上方沉积导电材料层401b。导电层401b充当晶体管317、316(图3)的栅电极。导电层401b可以是多晶硅层，其可以被掺杂成第二导电类型，例如n型。在导电层401b上方沉积第二绝缘层401c。第二绝缘层401c可以例如由氧化物(SiO2)、氮化物(氮化硅)、氧氮化物(氧氮化硅)、ON(氧化物-氮化物)、NO(氮化物-氧化物)或者ONO(氧化物-氮化物-氧化物)形成。
栅叠层401a、401b、401c可以通过常规沉积方法例如特别是化学气相沉积(CVD)或者等离子体增强的化学气相沉积(PECVD)形成。然后，将层401a、401b、401c进行图案化处理和蚀刻，以形成如图4F所示的多层栅叠层407、406。
本发明不限于上述的栅叠层407、406的结构。可以添加另外的层，或者栅叠层407、406可以按需和如同本领域公知的那样改变。例如，在栅电极401b和第二绝缘层401c之间可以形成硅化物层(未示出)。硅化物层可以包括在栅叠层407、406中，或者包括在图像传感器电路中的所有晶体管栅叠层结构中，而且可以是硅化钛、硅化钨、硅化钴、硅化钼或者硅化钽。该附加的导电层也可以是阻挡层/折射金属(refractor metal)，例如氮化钛/钨(TiN/W)或者氮化钨/钨(WNx/W)，或者可以全部由氮化钨(WNx)形成。
在衬底311中注入(implanted)了掺杂的p型井334、335，如图4I所示。第一p型井334在衬底311中形成，围绕着隔离区333并且在隔离区333下方延伸。第二p型井335在衬底311中形成，从位于转移栅叠层407下方的点开始在衬底311中沿着背离将要形成光电二极管323(图3)的位置的方向延伸。
p型井334、335通过已知方法形成。例如，光致抗蚀剂层(未示出)可以在衬底311上进行图案化，其中在将要形成p型井334、335的区域上方具有开口。可以通过光致抗蚀剂中的所述开口将p型掺杂剂例如硼注入到衬底311中。形成的p型井334、335的p型掺杂剂浓度高于相邻的衬底311部分。或者，p型井334、335可以在形成沟槽430之前形成。
如图4J所述，掺杂的n型区321被注入到衬底311中(针对图3的光电二极管323而言)。例如，光致抗蚀剂层(未示出)可以在衬底311上进行图案化，其中在衬底311的将形成光电二极管323(图3)的区域的表面上方具有开口。N型掺杂剂，例如磷、砷或者锑可以通过所述开口注入并进入到衬底311中。可以采用多种注入来调整区域321的轮廓。如果需要，可以实施带角度的注入来形成掺杂区321，从而相对于衬底311的表面成非90度角实施注入。
如图4J所示，n型区321从靠近转移栅叠层407的点开始形成，并在栅叠层407和隔离区333之间在衬底311中延伸。区321形成光敏电荷累积区，用于收集光生成的电荷。
通过已知方法注入浮动扩散区305和源/漏区302，以获得图4J所示的结构。浮动扩散区305和源/漏区302形成为n型区。可以采用任何合适的n型掺杂剂，例如磷、砷或者锑。浮动扩散区305形成在转移栅叠层407的和n型光电二极管区321相对的一侧。源/漏区302形成在重置栅叠层406的和浮动扩散区305相对的一侧。
图4K描述了介电层307的形成。举例而言，层307是氧化物层，但是层307可以是任何合适的介电材料，例如特别是二氧化硅、氮化硅、氧氮化物或者原硅酸四乙基酯(TEOS)，通过本领域公知的方法形成。
如图4L所示，注入用于光电二极管323的掺杂表面层322。掺杂表面层322形成为高度掺杂的p型表面层，而且形成深度为大约0.1微米。p型掺杂剂，例如硼、铟或者任何其它合适的p型掺杂剂，可以用来形成p型表面层322。
p型表面层322可以通过已知技术形成。例如，层322可以通过将p型离子通过光致抗蚀剂层中的开口注入来形成。或者，层322可以通过气体源等离子体掺杂工艺来形成，或者通过p型掺杂剂从沉积在将形成层322的区域上方的原位掺杂层或者掺杂氧化物层扩散到衬底311中来形成。
氧化物层307经蚀刻使得剩余部分在重置栅叠层406的侧壁上形成侧壁分隔物。层307保留在转移栅叠层407、光电二极管323、浮动扩散区305和部分重置栅叠层406上方，从而获得图3所示的结构。或者，可以执行干蚀刻步骤以对部分氧化物层307进行蚀刻，从而使只有侧壁分隔物(未示出)保留在转移栅叠层407和重置栅叠层406上。
可以采用常规加工方法形成像素300的其它结构。例如，可以形成绝缘、屏蔽和金属化层来将栅极线和其它连接体连接到像素300上。而且，整个表面可以覆盖有例如二氧化硅、硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)或者硼磷硅酸盐玻璃(BPSG)的钝化层(未示出)，该钝化层经过CMP平坦化和蚀刻以提供接触孔，所述接触孔随后经金属化处理以提供触点。也可以采用常规导体层和绝缘体层来将这些结构互相连接并将像素300连接到外围电路上。
图5描述了根据本发明另一示例性实施方案的像素单元500。像素单元500和像素单元300(图3)相似，除了隔离沟道507仅仅用于像素单元500的图像传感器阵列的一部分上以外。
图6描述了根据本发明另一示例性实施方案的像素单元501。像素单元501和像素单元300(图3)相似，除了隔离沟道517仅仅用于像素单元501的图像传感器阵列的一部分上以外。在优选实施方案中，隔离沟道517应用于围绕阵列晶体管的源漏区处，并且应用在光电二极管303的表面区上，如图6所示。
尽管上述实施方案是结合p-n-p型光电二极管的形成来描述的，但是本发明不限于这些实施方案。本发明还可用于其它类型的光转换器件，例如在衬底中从n-p或者n-p-n区形成的光电二极管、光栅或者光电导体。如果形成的是n-p-n型光电二极管，那么掺杂剂和所有结构的导电类型都会相应发生变化。
虽然上述实施方案是结合4T像素单元300进行描述的，但是像素单元300的构造仅仅是示例性的，本发明也可以结合到具有不同数目晶体管的其它像素电路中。不是出于限制目的，所述电路可以包括三晶体管(3T)像素单元、五晶体管(5T)像素单元、六晶体管(6T)像素单元和七晶体管(7T)像素单元。3T单元省略了转移晶体管，但是可以具有和光电二极管相邻的重置晶体管。5T、6T和7T像素单元和4T像素单元的不同之处在于分别加入了一个、两个或者三个晶体管，例如快门晶体管(shutter transistor)、CMOS光栅晶体管和抗晕晶体管(anti-blooming transistor)。而且，尽管上述实施方案是结合CMOS像素单元300描述的，但是本发明也可用于电荷耦合器件(CCD)图像传感器中的像素单元。
图7的方框图示出了典型的单片CMOS图像传感器600。图像传感器600包括具有一个或多个上述像素单元300、500或者501(分别如图3、5或者6所示)的像素单元阵列680。阵列680的像素单元排列在预定数目的列和行中。
阵列680中的像素单元的行被逐一读出。相应地，在阵列680的一行中的像素单元通过行选择线被全部选中以便同时读出，在所选行中的每个像素单元向针对其所在列的读出线提供代表所接收的光的信号。在阵列680中，每列也具有选择线，响应所述列选择线选择性地读出每列的像素单元。
通过行驱动器682响应行地址解码器681，选择性激活阵列680中的行线。通过列驱动器684响应列地址解码器685，选择性激活列选择线。阵列680通过定时和控制电路683操作，该电路控制地址解码器681、685，以选择合适的行线和列线用于读出像素信号。
列读出线上的信号通常包括针对每个像素单元的像素重置信号(V重置)和像素图像信号(V图像)。响应列驱动器684，将两个信号都读入采样和保持电路(S/H)686中。通过差动放大器(AMP)687为每个像素单元生成差动信号(V重置-V图像)，并且每个像素单元的差动信号通过模拟数字转换器(ADC)688进行数字化。模拟数字转换器688将数字化处理的像素信号提供给图像处理器689，图像处理器进行适当的图像处理，然后提供定义图像输出的数字信号。
图8示出了包括图7的图像传感器600的基于处理器的系统700。基于处理器的系统700是具有可以包括图像传感器器件的数字电路的系统的实例。不是出于限制目的，所述系统可以包括计算机系统、照相机系统、扫描仪、机器视觉、车辆导航、视频电话、监视系统、自动聚焦系统、星球跟踪系统、运动检测系统和其它要求图像获取的系统。
基于处理器的系统700，例如照相机系统，通常包括经由总线793和输入/输出(I/O)器件791连接的中心处理单元(CPU)795，例如微处理器。图像传感器600也经过总线793与CPU795连接。基于处理器的系统700还包括随机存储器(RAM)792，并且可以包括可移动的存储器794，例如闪存，它也经由总线793和CPU795连接。图像传感器600可以和处理器例如CPU、数字信号处理器或者微处理器在具有或者不具有存储器存储的情况下在单一集成电路上或者在不同于处理器的芯片上结合。
应该再次指出的是，上述描述和附图是示例性的，对实现本发明目标、特征和优点的优选实施方案进行了说明。并不旨在将本发明限制在所示的实施方案上。落在后附权利要求精神和范围之内的本发明的任何修改都应该认为是本发明的一部分。例如，虽然所述的示例性实施方案是参考CMOS p-n-p像素单元进行描述的，但是本发明不限于所述结构(例如而且也可应用于其它构造的像素单元，有源的和无源的都可)，也不限于所述技术(例如，也可应用于CCD技术)。

Claims (55)

1.一种像素单元，其包括：
衬底；
在所述衬底中形成的光转换器件；和
设置在所述衬底上的隔离沟道层。
2.权利要求1的像素单元，其中所述衬底是Si。
3.权利要求1的像素单元，其中所述隔离沟道层是SiC。
4.权利要求1的像素单元，其中所述隔离沟道层是碳化的沟道硅。
5.权利要求1的像素单元，其中所述隔离沟道层形成的深度为大约100-大约500。
6.权利要求1的像素单元，其中所述隔离沟道层形成的深度是大约250。
7.权利要求1的像素单元，其中所述光转换器件是p-n型光电二极管。
8.权利要求1的像素单元，其中所述光转换器件是光电导体。
9.权利要求1的像素单元，其中所述光转换器件是光栅。
10.一种像素单元，其包括：
具有晶体管区和光转换区的衬底；
在所述衬底的光转换区中形成的光转换器件；和
设置在所述晶体管区上方的隔离沟道层。
11.权利要求10的像素单元，其中所述衬底是Si。
12.权利要求11的像素单元，其中所述隔离沟道层是SiC。
13.权利要求11的像素单元，进一步包括：
外围区；和
在所述像素单元的所述外围区内中设置在所述衬底上方的第二隔离沟道层。
14.权利要求13的像素单元，进一步包括：
设置在所述光转换区上方的第三隔离沟道层。
15.一种像素单元，其包括：
具有晶体管区和光转换区的衬底，其中所述晶体管区具有源和漏区；和
设置在所述晶体管区的所述源和漏区上方的隔离沟道层。
16.权利要求15的像素单元，其中所述衬底是Si。
17.权利要求16的像素单元，其中所述隔离沟道层是SiC。
18.权利要求15的像素单元，进一步包括：
设置在所述光转换区上方的第二隔离沟道层。
19.一种形成像素单元的方法，该方法包括如下步骤：
形成衬底；
在所述衬底上方在选定位置形成氮化物层，以形成暴露的图案；和
在所述衬底上方在与所述暴露的图案相对应的位置形成隔离沟道层。
20.权利要求19的方法，其中所述隔离沟道层是SiC。
21.权利要求19的方法，其中所述隔离沟道层是碳化的沟道硅。
22.权利要求19的方法，其中所述隔离沟道形成的深度为大约100-大约500。
23.权利要求19的方法，其中所述隔离沟道层形成的深度为大约250。
24.权利要求19的方法，其中所述隔离沟道层在所述像素单元的晶体管区中形成。
25.权利要求22的方法，其中所述隔离沟道层在所述像素单元的光转换区中形成。
26.权利要求22的方法，其中所述隔离沟道层在所述像素单元的外围区中形成。
27.权利要求19的方法，其中所述隔离沟道层在所述像素单元的源和漏区上方形成。
28.权利要求27的方法，其中所述隔离沟道层在所述像素单元的所述光转换区中形成。
29.一种形成像素单元的方法，所述方法包括如下步骤：
形成衬底；和
在所述衬底上方形成富碳隔离沟道层。
30.权利要求29的方法，进一步包括如下步骤：
在形成所述隔离沟道层的步骤之前在所述衬底上方形成氮化物层。
31.权利要求30的方法，其中在所述衬底上方选择性地形成所述氮化物层。
32.权利要求30的方法，其中在所述衬底上选择性地形成所述氮化物层以暴露晶体管区。
33.权利要求30的方法，其中在所述衬底上选择性地形成所述氮化物层以暴露光转换区。
34.权利要求30的方法，其中在所述衬底上选择性地形成所述氮化物层以暴露外围区。
35.权利要求30的方法，其中所述形成所述富碳隔离沟道层的步骤通过外延生长得以实现。
36.权利要求31的方法，其中所述通过外延生长形成所述富碳隔离沟道层的步骤在低温下实施。
37.权利要求30的方法，进一步包括在形成所述隔离沟道层的步骤之后在所述衬底上形成所述氮化物层的步骤。
38.权利要求37的方法，进一步包括在所述氮化物层上形成用于栅极氧化的晶种层的步骤。
39.权利要求37的方法，其中所述晶种层由硅形成。
40.权利要求38的方法，进一步包括在所述层上形成栅极氧化层的步骤。
41.权利要求40的方法，其中所述栅极氧化层通过快速热氧化形成。
42.权利要求41的方法，其中所述栅极氧化层通过原位晶体管管座形成法形成。
43.一种CMOS成像器，其包括：
像素单元，所述像素单元包括：
衬底表面；
在所述衬底中形成的光转换器件；和
设置在所述衬底上的隔离沟道层。
44.权利要求43的成像器，其中所述衬底是Si。
45.权利要求43的成像器，其中所述隔离沟道层是SiC。
46.权利要求43的成像器，其中所述隔离沟道层是碳化的沟道硅。
47.权利要求43的成像器，其中所述隔离沟道层形成的深度为大约100-大约500。
48.权利要求43的成像器，其中所述隔离沟道层形成的深度为大约250。
49.权利要求43的成像器，其中所述光转换器件是p-n型光电二极管。
50.权利要求43的成像器，其中所述光转换器件是光电导体。
51.权利要求43的成像器，其中所述光转换器件是光栅。
52.一种CMOS成像器，其包括：
像素单元，所述像素单元包括：
具有晶体管区和光转换区的衬底，其中所述晶体管区具有源和漏区；和
设置在所述晶体管区的所述源和漏区上方的隔离沟道层。
53.权利要求52的成像器，其中所述衬底是Si。
54.权利要求53的成像器，其中所述隔离沟道层是SiC。
55.权利要求52的成像器，进一步包括：
设置在所述光转换区上方的第二隔离沟道层。
CNA2005800352955A 2004-08-16 2005-08-09 具有用于阵列晶体管的外延SiC和/或碳化的沟道的低暗电流图像传感器 Pending CN101040385A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/918,454 2004-08-16
US10/918,454 US7385238B2 (en) 2004-08-16 2004-08-16 Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors

Publications (1)

Publication Number Publication Date
CN101040385A true CN101040385A (zh) 2007-09-19

Family

ID=35539558

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800352955A Pending CN101040385A (zh) 2004-08-16 2005-08-09 具有用于阵列晶体管的外延SiC和/或碳化的沟道的低暗电流图像传感器

Country Status (7)

Country Link
US (3) US7385238B2 (zh)
EP (1) EP1779433A1 (zh)
JP (1) JP2008510316A (zh)
KR (2) KR20080083067A (zh)
CN (1) CN101040385A (zh)
TW (1) TWI305929B (zh)
WO (1) WO2006023306A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280451A (zh) * 2013-06-04 2013-09-04 上海华力微电子有限公司 改善cmos图像传感器性能的方法
CN109819184A (zh) * 2017-12-21 2019-05-28 思特威(上海)电子科技有限公司 图像传感器及减少图像传感器固定图像噪声的方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8060173B2 (en) * 2003-08-01 2011-11-15 Dexcom, Inc. System and methods for processing analyte sensor data
US8233959B2 (en) * 2003-08-22 2012-07-31 Dexcom, Inc. Systems and methods for processing analyte sensor data
US7385238B2 (en) * 2004-08-16 2008-06-10 Micron Technology, Inc. Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors
US7456384B2 (en) * 2004-12-10 2008-11-25 Sony Corporation Method and apparatus for acquiring physical information, method for manufacturing semiconductor device including array of plurality of unit components for detecting physical quantity distribution, light-receiving device and manufacturing method therefor, and solid-state imaging device and manufacturing method therefor
JP4507876B2 (ja) * 2004-12-22 2010-07-21 ソニー株式会社 固体撮像素子
KR100558047B1 (ko) * 2004-12-28 2006-03-07 주식회사 하이닉스반도체 반도체 장치의 제조방법
US8139130B2 (en) 2005-07-28 2012-03-20 Omnivision Technologies, Inc. Image sensor with improved light sensitivity
US8274715B2 (en) * 2005-07-28 2012-09-25 Omnivision Technologies, Inc. Processing color and panchromatic pixels
KR100731102B1 (ko) * 2005-12-29 2007-06-22 동부일렉트로닉스 주식회사 이미지 센서 및 이의 제조방법
US7518171B2 (en) * 2006-04-19 2009-04-14 United Microelectronics Corp. Photo diode and related method for fabrication
US20070249129A1 (en) * 2006-04-21 2007-10-25 Freescale Semiconductor, Inc. STI stressor integration for minimal phosphoric exposure and divot-free topography
US7916362B2 (en) * 2006-05-22 2011-03-29 Eastman Kodak Company Image sensor with improved light sensitivity
JP4201804B2 (ja) 2006-08-10 2008-12-24 シャープ株式会社 半導体装置
US8031258B2 (en) 2006-10-04 2011-10-04 Omnivision Technologies, Inc. Providing multiple video signals from single sensor
US8896712B2 (en) * 2007-07-20 2014-11-25 Omnivision Technologies, Inc. Determining and correcting for imaging device motion during an exposure
US7858914B2 (en) * 2007-11-20 2010-12-28 Aptina Imaging Corporation Method and apparatus for reducing dark current and hot pixels in CMOS image sensors
US7800147B2 (en) * 2008-03-27 2010-09-21 International Business Machines Corporation CMOS image sensor with reduced dark current
US8350952B2 (en) * 2008-06-04 2013-01-08 Omnivision Technologies, Inc. Image sensors with improved angle response
US7915067B2 (en) * 2008-07-09 2011-03-29 Eastman Kodak Company Backside illuminated image sensor with reduced dark current
US20100006908A1 (en) 2008-07-09 2010-01-14 Brady Frederick T Backside illuminated image sensor with shallow backside trench for photodiode isolation
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
US8237831B2 (en) * 2009-05-28 2012-08-07 Omnivision Technologies, Inc. Four-channel color filter array interpolation
US8138531B2 (en) * 2009-09-17 2012-03-20 International Business Machines Corporation Structures, design structures and methods of fabricating global shutter pixel sensor cells
US9000500B2 (en) 2009-12-30 2015-04-07 Omnivision Technologies, Inc. Image sensor with doped transfer gate
JP2011199037A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 固体撮像装置、及びその製造方法
JP5299333B2 (ja) * 2010-03-23 2013-09-25 ソニー株式会社 固体撮像素子
US8637916B2 (en) * 2010-04-12 2014-01-28 United Microelectronics Corp. Semiconductor device with mini SONOS cell
US8378398B2 (en) * 2010-09-30 2013-02-19 Omnivision Technologies, Inc. Photodetector isolation in image sensors
TWI487028B (zh) * 2010-12-15 2015-06-01 United Microelectronics Corp 二氧化矽薄膜製作方法
US9006080B2 (en) 2013-03-12 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Varied STI liners for isolation structures in image sensing devices
JP6612139B2 (ja) * 2016-01-22 2019-11-27 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644569B2 (ja) * 1985-10-07 1994-06-08 工業技術院長 シリコン基板上の炭化シリコンデバイスの製造方法
JPS62152184A (ja) 1985-12-25 1987-07-07 Sharp Corp フオトダイオ−ド
JPS63133666A (ja) * 1986-11-26 1988-06-06 Matsushita Electronics Corp 固体撮像装置およびその製造方法
JP2594992B2 (ja) * 1987-12-04 1997-03-26 株式会社日立製作所 固体撮像装置
JPH03150876A (ja) 1989-11-08 1991-06-27 Fujitsu Ltd フォト・ダイオード
US6034001A (en) * 1991-10-16 2000-03-07 Kulite Semiconductor Products, Inc. Method for etching of silicon carbide semiconductor using selective etching of different conductivity types
US5453611A (en) * 1993-01-01 1995-09-26 Canon Kabushiki Kaisha Solid-state image pickup device with a plurality of photoelectric conversion elements on a common semiconductor chip
US6794255B1 (en) * 1997-07-29 2004-09-21 Micron Technology, Inc. Carburized silicon gate insulators for integrated circuits
US6031263A (en) * 1997-07-29 2000-02-29 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
US6204525B1 (en) * 1997-09-22 2001-03-20 Murata Manufacturing Co., Ltd. Ferroelectric thin film device and method of producing the same
KR100290883B1 (ko) * 1998-04-22 2001-07-12 김영환 고체촬상소자의제조방법
JP3103064B2 (ja) * 1998-04-23 2000-10-23 松下電子工業株式会社 固体撮像装置およびその製造方法
US6171882B1 (en) * 1998-12-11 2001-01-09 United Microelectronics Corp. Method of manufacturing photo diode
US6177333B1 (en) * 1999-01-14 2001-01-23 Micron Technology, Inc. Method for making a trench isolation for semiconductor devices
US6232626B1 (en) * 1999-02-01 2001-05-15 Micron Technology, Inc. Trench photosensor for a CMOS imager
EP1058310A3 (en) * 1999-06-02 2009-11-18 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6376868B1 (en) * 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
US6853044B1 (en) * 1999-06-29 2005-02-08 Hynix Semiconductor Inc. Image sensor with improved dynamic range by applying negative voltage to unit pixel
JP3934827B2 (ja) * 1999-06-30 2007-06-20 株式会社東芝 固体撮像装置
US6204524B1 (en) * 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
US6599788B1 (en) * 1999-08-18 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4450123B2 (ja) * 1999-11-17 2010-04-14 株式会社デンソー 炭化珪素半導体装置
JP3688980B2 (ja) * 2000-06-28 2005-08-31 株式会社東芝 Ｍｏｓ型固体撮像装置及びその製造方法
JP4270742B2 (ja) * 2000-11-30 2009-06-03 Ｎｅｃエレクトロニクス株式会社 固体撮像装置
TWI313059B (zh) * 2000-12-08 2009-08-01 Sony Corporatio
JP3618319B2 (ja) * 2000-12-26 2005-02-09 松下電器産業株式会社 半導体装置及びその製造方法
JP3899236B2 (ja) * 2001-02-16 2007-03-28 シャープ株式会社 イメージセンサの製造方法
US6607951B2 (en) 2001-06-26 2003-08-19 United Microelectronics Corp. Method for fabricating a CMOS image sensor
US6358806B1 (en) * 2001-06-29 2002-03-19 Lsi Logic Corporation Silicon carbide CMOS channel
JPWO2003063254A1 (ja) * 2002-01-21 2005-05-26 松下電器産業株式会社 半導体装置
JP3789365B2 (ja) * 2002-01-31 2006-06-21 シャープ株式会社 層内レンズ付き半導体装置およびその製造方法
KR100464852B1 (ko) * 2002-08-07 2005-01-05 삼성전자주식회사 반도체 장치의 게이트 산화막 형성방법
US6649538B1 (en) * 2002-10-09 2003-11-18 Taiwan Semiconductor Manufacturing Co. Ltd. Method for plasma treating and plasma nitriding gate oxides
US7164182B2 (en) * 2003-07-07 2007-01-16 Micron Technology, Inc. Pixel with strained silicon layer for improving carrier mobility and blue response in imagers
US7138292B2 (en) * 2003-09-10 2006-11-21 Lsi Logic Corporation Apparatus and method of manufacture for integrated circuit and CMOS device including epitaxially grown dielectric on silicon carbide
US7385238B2 (en) * 2004-08-16 2008-06-10 Micron Technology, Inc. Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280451A (zh) * 2013-06-04 2013-09-04 上海华力微电子有限公司 改善cmos图像传感器性能的方法
CN109819184A (zh) * 2017-12-21 2019-05-28 思特威(上海)电子科技有限公司 图像传感器及减少图像传感器固定图像噪声的方法
CN109819184B (zh) * 2017-12-21 2021-08-17 思特威(上海)电子科技股份有限公司 图像传感器及减少图像传感器固定图像噪声的方法

Also Published As

Publication number Publication date
KR20070051306A (ko) 2007-05-17
TW200629348A (en) 2006-08-16
WO2006023306A1 (en) 2006-03-02
US20060033132A1 (en) 2006-02-16
US20060033129A1 (en) 2006-02-16
US8283710B2 (en) 2012-10-09
US20090114959A1 (en) 2009-05-07
US7585707B2 (en) 2009-09-08
US7385238B2 (en) 2008-06-10
EP1779433A1 (en) 2007-05-02
KR100865839B1 (ko) 2008-10-29
KR20080083067A (ko) 2008-09-12
TWI305929B (en) 2009-02-01
JP2008510316A (ja) 2008-04-03

Similar Documents

Publication Publication Date Title
CN101040385A (zh) 具有用于阵列晶体管的外延SiC和/或碳化的沟道的低暗电流图像传感器
US20210242272A1 (en) Pixel with strained silicon layer for improving carrier mobility and blue response in imagers
US7736992B2 (en) Isolation trench geometry for image sensors
US7649201B2 (en) Raised photodiode sensor to increase fill factor and quantum efficiency in scaled pixels
US7148525B2 (en) Using high-k dielectrics in isolation structures method, pixel and imager device
CN101015064A (zh) 用于图像传感器的氘化结构及其形成方法
KR100846005B1 (ko) 고 양자 효율을 위한 각도를 가지는 핀드 포토다이오드 및그 형성 방법
US7960765B2 (en) Method and apparatus for providing an integrated circuit having p and n doped gates
US20050139877A1 (en) Deep photodiode isolation process
CN1871709A (zh) 采用栅控电荷存储的成像

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication