CN101055760B - 半导体存储器件及其驱动方法 - Google Patents

半导体存储器件及其驱动方法 Download PDF

Info

Publication number
CN101055760B
CN101055760B CN2007100965743A CN200710096574A CN101055760B CN 101055760 B CN101055760 B CN 101055760B CN 2007100965743 A CN2007100965743 A CN 2007100965743A CN 200710096574 A CN200710096574 A CN 200710096574A CN 101055760 B CN101055760 B CN 101055760B
Authority
CN
China
Prior art keywords
row
refresh
data
register
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100965743A
Other languages
English (en)
Other versions
CN101055760A (zh
Inventor
安进弘
郑奉华
金生焕
秋新镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101055760A publication Critical patent/CN101055760A/zh
Application granted granted Critical
Publication of CN101055760B publication Critical patent/CN101055760B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Abstract

一种用于驱动半导体存储器件的方法，包括：初始化与在单元阵列中包括的每个对应行的刷新时间相对应的第一数据；在进入自刷新模式之后，存储与在第一行中包括的列数据相对应的第二数据；通过检测第一行的刷新时间而设置与第一行相对应的第一数据，同时，在预定刷新循环中，根据基于对应的第一数据而选择的刷新周期，而对单元阵列中的其它行执行刷新操作，其中，在预定刷新循环期间，不对第一行执行刷新操作；向第一行恢复第二数据；以及对于其它行而重复以上步骤，由此设置对应的第一数据，直至对所有行完成了设置步骤、或自刷新模式期满。

Description

半导体存储器件及其驱动方法
对相关申请的交叉引用
本申请要求于2006年4月14日提出的韩国专利申请第10-2006-0034104的优先权，在此，通过引用而将其全部内容合并于此。
技术领域
本发明涉及半导体存储器件，并且更具体地，涉及半导体存储器件的自刷新(selfrefresh)操作。
背景技术
与诸如静态随机存取存储器(SRAM)、以及快闪存储器不同，存储在动态随机存取存储器(DRAM)中的数据最终会逐渐消失(fade)。因此，需要DRAM周期性地重写数据。重写操作被称为刷新操作。通过在单元数据(celldata)的保持时间(retention time)期间至少一次读出并放大单元数据、并重写放大的单元数据，而执行刷新操作。
存在两种刷新操作的操作模式。一种是自动刷新模式，用于通过响应于外部命令生成内部地址，而在活动(active)模式期间执行刷新操作。另一种是自刷新模式，用于在待机(stand-by)模式(例如，节能模式)期间执行刷新操作。在自动刷新模式和自刷新模式两者中，均通过响应于外部命令的内部计数器来生成内部地址，而执行刷新操作。在每一次输入外部命令时，内部地址顺序地增大。同时，在诸如便携式计算机、个人数字助理(PDA)、以及移动电话的移动装置中包括的低功率DRAM几乎不需要采用自刷新模式。
通常，基于通过测试操作检测到的刷新时间，通过从在半导体存储器件中包括的环形振荡器输出的周期信号，而确定自刷新模式的刷新周期tREF。逐行检测刷新时间。为了防止位失效(bit fail)，根据具有最短刷新时间的行而决定刷新周期tREF。这里，将刷新时间定义为在无刷新操作的情况下的单元数据的最大持续时间。
图1是图解根据半导体存储器件的刷新时间的位失效率的图。
假定图1中示出的“t1”是半导体存储器件的最短刷新时间，而图1中示出的“t2”是半导体存储器件的常规刷新时间。当选择最短刷新时间t1作为半导体存储器件的刷新时间时，位失效率变为约10-4％。同时，当选择常规刷新时间t2作为半导体存储器件的刷新时间时，位失效率变为约10-2％。因此，为了减小位失效，选择最短刷新时间t1作为半导体存储器件的刷新时间。然而，当最短刷新时间t1成为半导体存储器件的刷新时间时，过于频繁地执行刷新操作。换句话说，对于具有比最短刷新时间长的常规刷新时间的行来说，不必要地频繁执行刷新操作，因此，增大了电流消耗。
同时，为了减小电流消耗，建议了采用双周期自刷新方案的半导体存储器件。
图2是采用双周期自刷新方案的传统的半导体存储器件的框图。
图2中示出的半导体存储器件将通过测试操作而检测到的每行的刷新时间存储在可编程只读存储器(PROM)模式寄存器中。随后，半导体存储器件中的每个单元阵列块根据存储在PROM模式寄存器中的刷新时间、以及刷新地址，而选择性地使用两个刷新周期中的一个。在[“Dual-Period Self-Refreshscheme for Low-Power DRAM’s with On-Chip PROM Mode Register”，IEEEJOURNAL OF SOLID STATE CIRCUIT，VOL.33，NO.2，FEBRUARY 1998.]中详细地说明了该半导体存储器件。因此，将省略有关其电路及其操作的详细说明。通过使用双周期自刷新方案，可减小不必要的电流消耗。然而，该方案需要PROM，并且实际上，不可能在DRAM芯片中包含作为非易失性存储器的PROM。
发明内容
本发明的实施例针对于：提供用于采用减小电流消耗的自刷新方法的半导体存储器件。
根据本发明的一个方面，提供了一种半导体存储器件，包括：多个第一存储部件，每个第一存储部件被配置为存储在单元阵列中包括的每个对应行的刷新时间；多个第二存储部件，每个第二存储部件被配置为存储在单元阵列中包含的所选行的数据；振荡器，其被配置为生成自刷新模式中的最小刷新周期信号；计数器，其被配置为生成自刷新模式中的顺序的内部刷新地址；以及刷新周期控制器，其被配置为生成设置刷新周期信号，其中，基于在第一存储部件中存储的值、以及设置刷新周期信号而确定是否对对应行执行刷新操作。
根据本发明的另一个方面，提供了一种用于驱动半导体存储器件的方法，包括：初始化与在单元阵列中包括的每个对应行的刷新时间相对应的第一数据；在进入自刷新模式之后，存储与在单元阵列的第一行中包括的列数据相对应的第二数据；通过检测第一行的刷新时间而设置与第一行相对应的第一数据，同时，在预定刷新循环(cycle)中，根据基于对应的第一数据而选择的刷新周期，对单元阵列中的其它行执行刷新操作，其中，在预定刷新循环期间，不对第一行执行刷新操作；向第一行恢复第二数据；以及对于单元阵列中的其它行而重复以上步骤，由此设置对应的第一数据，直到对单元阵列中的所有行完成了设置步骤、或自刷新模式期满为止，其中所述设置第一数据包括：将第二数据与在第一行中存储的列数据相比较；基于比较结果而设置与第一行相对应的第一数据。
根据本发明的另一个方面，提供了一种用于驱动半导体存储器件的方法，包括：初始化与在单元阵列中包括的每个对应行的刷新时间相对应的第一数据；在进入自刷新模式之后，存储与在未设置其对应的第一数据的单元阵列的第一行中包括的列数据相对应的第二数据；通过检测第一行的刷新时间而设置与第一行相对应的第一数据，同时，在预定刷新循环中，根据基于对应的第一数据而选择的刷新周期，对单元阵列中的其它行执行刷新操作，其中，在预定刷新循环期间，不对第一行执行刷新操作；将第二数据取反；向第一行恢复取反的第二数据；第一重复从存储步骤到恢复步骤的步骤；以及对于未设置其对应的第一数据的单元阵列中的其它行，重复从存储步骤到第一恢复步骤的步骤，由此设置对应的第一数据，直至对单元阵列中的所有行完成了设置步骤、或自刷新模式期满，，其中所述设置第一数据包括：将第二数据与在第一行中存储的列数据相比较；基于比较结果而设置与第一行相对应的第一数据。
附图说明
图1是图解根据半导体存储器件的刷新时间的位失效率的图。
图2是采用双周期自刷新方案的传统半导体存储器件的框图。
图3是描绘本发明的操作方案的波形。
图4是采用根据本发明实施例的自刷新方案的半导体存储器件的框图。
图5是图解图4中示出的存储体(bank)的示意结构、以及包括它的半导体存储器件的操作的图。
图6是描绘图4中示出的半导体存储器件的自刷新操作的波形。
图7是图解根据本发明实施例的半导体存储器件的刷新周期的设置方法的波形。
图8是图解根据本发明另一个实施例的半导体存储器件的刷新周期的设置方法的波形。
图9是示出根据图7和8中示出的刷新周期的设置方法的自刷新电流消耗特性的图。
图10是示出根据本发明另一个实施例的设置方法的自刷新电流消耗特性的图。
具体实施方式
本发明提供了各种刷新周期的自刷新模式。对此，本发明通过预定测试操作而检测每行的刷新时间，并将检测结果(即，每行的刷新时间)存储到寄存器。之后，用基于刷新时间而确定的刷新周期，对行执行自刷新操作。
图3是描绘本发明的操作方案的波形。
(a)示出了具有最短刷新时间的行的刷新周期；而(b)示出了具有常规刷新时间的行的刷新周期。下文中，将具有最短刷新时间的行的刷新周期称为最劣刷新周期tREF；而将具有常规刷新时间的行的刷新周期称为常规刷新周期。此外，下文中，将具有最短刷新时间的行称为最差行；而将具有常规刷新时间的行称为常规行。不在预定周期中执行常规行的刷新操作。因此，当最劣刷新周期tREF为“T”时，常规刷新周期变为“K×T”。这里，“K”为正整数。如上所述，本发明执行测试操作，以便检测存储体中的每行的刷新时间，并利用基于刷新时间而确定的各个刷新周期来执行刷新操作。
图4是采用根据本发明实施例的自刷新方案的半导体存储器件的框图。
该半导体存储器件包括多个存储体(例如，BANK0)、控制逻辑单元、地址缓冲器单元、地址寄存器、行预解码器、列预解码器、模式寄存器、突发脉冲计数器(burst counter)、列地址计数器、输入/输出(I/O)缓冲器、I/O门、以及数据输出控制器。每个存储体包括存储单元阵列、读出放大器阵列、X解码器、以及Y解码器。控制逻辑单元对外部命令CLK、CKE、/CS、/RAS、/CAS、/WE、以及DQM解码，并生成内部控制信号。地址缓冲器对外部地址A1至A11、BA0、以及BA1进行缓冲。地址寄存器锁存从地址缓冲器单元输出的地址信号。行预解码器对行地址进行预解码。列预解码器对列地址进行预解码。在输入了模式寄存器设置命令时，模式寄存器根据通过地址引脚(pin)输入的代码，而设置操作模式。突发脉冲计数器对与模式寄存器所设置的突发脉冲长度相对应的数目计数。列地址计数器响应于模式寄存器和突发脉冲计数器的输出，而对列地址计数。I/O缓冲器对I/O数据进行缓冲。I/O门控制I/O缓冲器和存储体之间的数据传送。数据输出控制器响应于模式寄存器和突发脉冲计数器的输出，而控制I/O缓冲器。
同时，该半导体存储器件还包括自刷新振荡器、以及自刷新计数器。自刷新振荡器生成用于自刷新模式的最小自刷新周期信号。最小自刷新周期信号具有最差(worst)刷新周期tREF。自刷新计数器生成用于自刷新模式的系列内部刷新地址。此外，该半导体存储器件包括多个行寄存器单元、多个列寄存器单元、以及刷新周期控制器。每个行寄存器单元存储在存储体中包括的对应行的刷新时间。每个列寄存器单元存储在存储体中包括的所选行的数据。刷新周期控制器生成由模式寄存器设置的设置刷新周期信号SREF。设置刷新周期信号SREF的周期是设置刷新周期。设置刷新周期信号SREF用于常规行，而最小自刷新周期信号用于具有比常规刷新时间短的刷新时间的行。下文中，将比常规刷新时间0短的刷新时间成为劣(bad)刷新时间；而将具有劣刷新时间的行称为劣行。
分别为每个存储体分配行寄存器单元和列寄存器单元。由此，如果该半导体存储器件包括如图4所示的4个存储体BANK0至BANK3，则包括4个行寄存器单元和4个列寄存器单元。每个行寄存器单元包括多个行寄存器，将每个行寄存器分配给存储体的对应行。每个列寄存器单元包括多个列寄存器，将每个列寄存器分配给所选行的对应列。由此，当每个存储体具有N×M形式时，每个行寄存器单元包括N个数目的行寄存器，而每个列寄存器单元包括M个数目的列寄存器。
图5是图解图4中示出的存储体的示意结构、以及包括其的半导体存储器件的操作的图。
如上所述，该半导体存储器件逐行检测存储体的刷新时间，并将检测结果存储在行寄存器单元中。详细地，如果对应行具有常规刷新时间，则行寄存器单元中的行寄存器存储“1”。相反，如果对应行具有劣刷新时间，则行寄存器存储“0”。也就是说，在行寄存器单元中存储的数据用作用于确定是否对对应行执行刷新操作的标志。
图6是描绘图4中示出的半导体存储器件的自刷新操作的波形。
具体地，图6示出了其周期是最小自刷新周期信号的周期的三倍的设置刷新周期信号SREF的波形。也就是说，设置刷新操作是最劣刷新周期tREF的三倍。在此情况下，设置刷新周期为3×N，其中，N表示最劣刷新周期tREF，并对应于在一个存储体中包括的行数。设置刷新周期信号SREF的有效长度(active length)对应于N。在设置刷新周期信号SREF作为逻辑高电平而有效的“A”部分期间，对存储体中的每一行执行刷新操作，而不考虑在行寄存器单元中存储的数据。相反，在设置刷新周期信号SREF作为逻辑低电平而无效(inactive)的“B”部分期间，响应于在行寄存器单元中存储的数据而执行刷新操作。详细地，当在行寄存器单元的对应行寄存器中存储了“0”时，对该行执行刷新操作。此外，当在行寄存器单元的对应行寄存器中存储了“1”时，不对该行执行刷新操作。也就是说，在设置刷新周期信号SREF无效时，仅对具有劣刷新时间的行执行刷新操作。结果，在图6的情况下，常规行的刷新操作所引起的电流消耗减小了1/3。
图7是图解根据本发明实施例的半导体存储器件的刷新周期的设置方法的波形。
当开始自刷新模式时，该半导体存储器件开始执行刷新操作。当执行自刷新操作时，检测每行的刷新时间。这里，在完成了先前的自刷新模式时，在行寄存器单元中包括的行寄存器已经用“0”进行了初始化。假定存储体的第一行为第j行，则将第j行的列数据复制到对应的列寄存器单元。随后，执行存储体中的其它行(例如，第(j+1)行和第(j+2)行)的刷新操作。
在预定周期(在图7的情况下是5个最劣刷新周期tREF)期间，不执行第j行的刷新操作，并且，将在第j行中存储的列数据与在列寄存器单元中存储的列数据相比较。当在第j行中存储的列数据与在列寄存器单元中存储的列数据相同时，将第j行视为具有常规刷新时间，并且，将“1”存储到对应的行寄存器。另一方面，当在第j行中存储的列数据与在列寄存器单元中存储的列数据不同时，将第j行视为具有劣刷新时间，并且，因此，将“0”存储到对应的行寄存器。在预定周期之后，向第j行恢复在列寄存器单元中存储的列数据。
同时，在确定了第j行的刷新时间之后，通过上述方法检测第(j+1)行的刷新时间。在通过上述方法来确定每行的刷新时间时，基于在行寄存器单元中存储的数据而执行每行的刷新操作。例如，在图7的情况下，在每一个设置刷新周期(例如，对于图7中示出的情况，5个最劣刷新周期tREF)中，执行其对应的行寄存器存储“1”的行的刷新操作。另一方面，在每一个最劣刷新周期tREF中，执行其对应的行寄存器存储“0”的行的刷新操作。在设置每行的刷新时间时，逐渐减小了由刷新操作引起的电流消耗。最后，当完成了存储体中的每一行的刷新时间的设置时，由刷新操作引起的电流消耗收敛于最小值。下文中，将图7中示出的用于设置每行的刷新时间的方法称为模式A方法。
如果采用模式A方法来设置每行的刷新周期，那么，只要关闭了自刷新模式，便将行寄存器单元初始化为“0”。因此，对于新的自刷新模式，重新开始用于设置每行的刷新时间的过程。
同时，在进入新的自刷新模式之前，半导体存储器以常规活动模式操作。在常规活动模式期间，半导体存储器件执行读和写操作。如果半导体存储器件在常规活动模式期间执行写操作，则存在存储在行中的数据改变的可能性。如果针对自刷新模式而使用模式A方法，则针对上述每个自刷新模式而重新检测每行的刷新时间。由此，行寄存器单元存储正确的刷新时间，而不考虑是否在常规活动模式期间执行写操作。
图8是图解根据本发明另一个实施例的半导体存储器件的刷新周期的设置方法的波形。下文中，将图8中示出的刷新周期的设置方法称为模式B方法。
类似于模式A方法，在模式B方法中，当开始自刷新模式时，开始刷新操作。当执行自刷新操作时，检测每行的刷新时间。然而，与模式A方法相比，其有所不同，这是因为，对于模式B方法，在关闭了自刷新模式时，行寄存器单元中的行寄存器不被初始化。也就是说，在先前的自刷新模式中设置的行寄存器保持在其中存储的数据。因此，当开始自刷新模式时，采用模式B方法的半导体存储器件从正好位于在先前的自刷新模式中已经检测了其刷新时间的行之后的行开始检测刷新时间。如果在先前的自刷新模式中完成了存储体中的每一行的刷新时间的检测，则半导体存储器件不需要检测每行的刷新时间。
参照图8，假定在先前的自刷新模式中检测了第(j-1)行的刷新时间。因此，当开始当前的自刷新模式时，从第j行开始刷新时间的检测。首先，将存储在第j行的列数据复制到对应的列寄存器单元。随后，执行存储体中的其它行(例如，第(j+1)行和第(j+2)行)的刷新操作。在预定周期(在图7的情况下是5个最劣刷新周期tREF)期间，不执行第j行的刷新操作，并且，将在第j行中存储的列数据与在列寄存器单元中存储的列数据相比较。当在第j行中存储的列数据与在列寄存器单元中存储的列数据相同时，将第j行视为具有常规刷新时间，并且，将“1”存储到对应的行寄存器。另一方面，当在第j行中存储的列数据与在列寄存器单元中存储的列数据不同时，将第j行视为具有劣刷新时间，并且，因此，将“0”存储到对应的行寄存器。在预定周期之后，向第j行恢复在列寄存器单元中存储的列数据。这里，首先对在列寄存器单元中存储的列数据取反，随后，将其恢复到第j行。
同时，再次检测存储取反的列数据的第j行的刷新时间。将存储在第j行中的取反的列数据复制到对应的列寄存器单元。随后，执行存储体中的其它行(例如，第(j+1)行和第(j+2)行)的刷新操作。在预定周期(例如，5个最劣刷新周期tREF)期间，不执行第j行的刷新操作，并且，将在第j行中存储的取反的列数据与在列寄存器单元中存储的取反的列数据相比较。当在第j行中存储的取反的列数据与在列寄存器单元中存储的取反的列数据相同时，将第j行视为具有常规刷新时间，并且，将“1”存储到对应的行寄存器。另一方面，当在第j行中存储的取反的列数据与在列寄存器单元中存储的取反的列数据不同时，将第j行视为具有劣刷新时间，并且，因此，将“0”存储到对应的行寄存器。在预定周期之后，将在列寄存器单元中存储的取反的列数据取反，并将其恢复到第j行。这样，完成了第j行的刷新时间的设置。
在设置了第j行的刷新时间之后，通过上述方法而检测第(j+1)行的刷新时间。在通过上述方法来设置每行的刷新时间时，基于在行寄存器单元中存储的数据而执行每行的刷新操作。在每一个预定周期(例如，5个最劣刷新周期tREF)中，执行其对应的行寄存器存储“1”的行的刷新操作。另一方面，在每一个最劣刷新周期tREF中，执行其对应的行寄存器存储“0”的行的刷新操作。在设置每行的刷新时间时，逐渐减小了由刷新操作引起的电流消耗。最后，当完成了存储体中的每一行的刷新时间的设置时，由刷新操作引起的电流消耗收敛于最小值。
如果采用模式B方法来设置存储体中的行的刷新周期，那么，尽管当前的自刷新模式期满(expire)，仍不初始化在行寄存器单元中存储的数据。然而，如上所述，半导体存储器件在常规活动模式期间执行读和写操作。如果半导体存储器件在常规活动模式期间执行写操作，则存在数据被存储在存储体中的行中的可能性。因此，当采用模式B方法来设置行的刷新时间时，需要将在行中存储的数据取反，并重新检测行的刷新时间，以便得到可靠的刷新时间设置结果。
图9是示出根据图7和8中示出的刷新周期的设置方法的自刷新电流消耗特性的图。
如所示出的，随着自刷新操作的进行，模式A方法和模式B方法两者中的刷新操作所引起的电流消耗逐渐减小。因此，与传统技术相比，本发明有可能减小由刷新操作引起的电流消耗。
同时，对于模式A方法，由刷新操作引起的电流消耗迅速减小，这是因为，不需要针对存储取反列数据的行的刷新时间的设置。然而，因为在自刷新模式期满时，存储在行寄存器单元中的数据被初始化，所以，自刷新模式的单个持续时间需要如tA那样充分地长，以便由刷新操作引起的电流消耗达到最小值。因而，对于其自刷新模式的持续时间较长、或其频繁地执行通电/断电操作的系统而采用模式A方法是有利的。
对于模式B方法，与模式A方法的情况相比，由刷新操作引起的电流消耗较慢地减小，这是因为，一行的刷新时间的设置需要两个检测过程。也就是说，在每行存储列数据时、以及在每行存储取反的列数据时，对每行执行检测操作。因此，在模式B方法中，对于由刷新操作引起的电流消耗到达最小值，将耗费更多时间，即，图9中示出的tB。然而，在模式B方法中的由刷新操作引起的电流消耗一旦在其到达最小值时便保持最小值。因而，对于其自刷新模式的持续时间较短、或其很少执行通电/断电操作的系统来说，模式B方法是有用的。
同时，还有可能通过组合模式A方法和模式B方法而产生新的设置方法，以便得到其优点。本发明建议将在下面描述的设置方法。
图10是示出根据本发明另一个实施例的设置方法的自刷新电流消耗特性的图。下文中，将图10中描绘的刷新周期的设置方法称为模式C方法。
对于模式C方法，响应于通电操作，而将行寄存器单元中包括的行寄存器初始化为“1”。随后，行寄存器存储通过检测存储体中的每行的刷新时间而设置的新的数据，并且，类似于模式B方法，尽管自刷新模式期满，但仍维持该数据。如果在常规活动模式期间对对应的行执行写操作，则类似于模式A方法，在不对存储取反的列数据的行执行检测的同时，将行寄存器的数据设置为“0”。由此，可得到行寄存器单元的设置结果的可靠性。
在模式C方法的情况下，测试其对应的行寄存器存储“0”的行，以便检测它们的刷新时间，而不考虑是否通过检测操作或写操作而得到了在行寄存器中存储的数据。
参照图10，由刷新操作最初消耗的电流小于最小值，这是因为，响应于通电操作，而将行寄存器初始化为“1”。在接下来的自刷新模式中，由于在常规活动操作期间执行的写操作，由刷新操作引起的电流消耗增大。在图10中，将由写操作引起的电流增大表示为x1和x2。随后，由于存储体中的行的刷新时间的检测操作，由刷新操作引起的电流消耗减小。在图10中，将由检测操作引起的电流减小表示为y。如所示出的，在对存储体中的每一行执行检测操作时，由刷新操作引起的电流消耗收敛于最小值。
同时，存在这样的可能性：存储于在常规活动操作期间被写入的行的相邻行中的列数据可能被破坏(distort)。因此，为了增大可靠性，在另一个实施例中，将与相邻行、以及存储写数据的行相对应的行寄存器设置为“0”。可根据系统需求而确定相邻行的数目。在另一个实施例中，可响应于通电操作，而将行寄存器初始化为“0”。
下文中，建议了用于应用上述设置方法的模式寄存器设置(MRS)代码的例子。
<表1>
 
A2 A1 A0 K
0 0 0 1
0 0 1 2
0 1 0 3
0 1 1 4
1 0 0 5
1 0 1 6
1 1 0 7
1 1 1 8
使用三位(即，MRS代码的A0至A2)来设置“K”。这里，“K”表示设置刷新周期。当“K”为“1”时，设置刷新周期与最劣刷新周期相同。在图7和8中示出的情况下，设置刷新周期比最劣刷新周期tREF长5倍，并且因此，“K”为“5”。由此，在图7和8中示出的情况下，将三位(即，MRS代码的A0至A2)设置为“100”。
<表2>
 
A4 A3 自刷新容限
0 0
 
A4 A3 自刷新容限
0 1
1 0
1 1
使用二位(即，MRS代码的A3和A4)来设置自刷新容限。通过下面的方程来定义自刷新容限。
自刷新容限＝K-L<方程1>
这里，“L”表示：与最小自刷新周期信号相比，具有常规刷新时间的行的实际刷新周期。随着自刷新容限变大，期望位失效率减小。
<表3>
 
A6 A5 自刷新模式
0 0 传统模式
0 1 模式A
1 0 模式B
1 1 模式C
使用二位(即，MRS代码的A5和A6)来选择刷新周期的设置方法。当所述二位(即，A6和A5)被设置为“00”时，利用单个刷新周期来执行自刷新操作，而不考虑每行的刷新时间。此外，有可能根据系统需求而选择模式A、模式B、以及模式C中的一个。
<表4>
 
A8 A7 相邻行的数目
0 0 0
0 1 1
1 0 2
1 1 3
使用二位(即，MRS代码的A7和A8)来确定：当在常规活动模式期间对特定行执行写操作时，其对应的行寄存器被设置为“0”的相邻行的数目。例如，当所述二位(即，A8和A7)被设置为“11”、并在常规活动模式期间将数据写入到特定行时，与和存储写入数据的行相邻的三行相对应的行寄存器被设置为“0”。随着相邻行的数目的增大，可靠性也增大。
如上所述，本发明提供了用于减小由自刷新操作引起的电流消耗的方法。因而，通过使用根据本发明的方法，有可能使采用自刷新操作的移动装置的尺寸最小化。
尽管已通过参照特定实施例而描述了本发明，但本领域的技术人员将清楚，可做出各种改变和修改，而不会背离如在所附权利要求中定义的本发明的精神和范围。例如，可以各种方式实现采用用于减小电流消耗的方法的半导体存储器件的内部结构。此外，在上述实施例中，当对应的行寄存器存储“1”时，根据设置刷新周期信号SREF而执行刷新操作，而当对应的行寄存器存储“0”时，根据最小自刷新周期信号而执行刷新操作。然而，在另一个实施例中，还有可能当对应的行寄存器被设置为“0”时，根据设置刷新周期信号SREF而执行刷新操作；而当对应的行寄存器被设置为“1”时，根据最小自刷新周期信号而执行刷新操作。

Claims (14)

1.一种半导体存储器件，包括：
多个第一存储部件，每个第一存储部件被配置为存储在具有多个行和列的单元阵列中包括的对应行的刷新时间；
多个第二存储部件，每个第二存储部件被配置为存储在单元阵列中包含的所选行的数据；
振荡器，其被配置为生成自刷新模式中的最小刷新周期信号；
计数器，其被配置为生成自刷新模式中的顺序的内部刷新地址；以及
刷新周期控制器，其被配置为生成设置刷新周期信号，
其中，基于在第一存储部件中存储的值、以及设置刷新周期信号而确定是否对对应行执行刷新操作。
2.如权利要求1所述的半导体存储器件，还包括模式寄存器组，其被配置为在输入了模式寄存器设置命令时，基于通过预定地址引脚而输入的代码，而控制设置刷新周期信号的周期。
3.一种用于驱动半导体存储器件的方法，包括：
初始化与在具有多个行和列的单元阵列中包括的每个对应行的刷新时间相对应的第一数据；
在进入自刷新模式之后，存储与在单元阵列的第一行中包括的列数据相对应的第二数据；
通过检测第一行的刷新时间而设置与第一行相对应的第一数据，同时，在预定刷新循环中，根据基于对应的第一数据而选择的刷新周期，对单元阵列中的其它行执行刷新操作，其中，在预定刷新循环期间，不对第一行执行刷新操作；
向第一行恢复第二数据；以及
对于单元阵列中的其它行重复以上步骤，由此设置对应的第一数据，直至对单元阵列中的所有行完成了设置步骤、或自刷新模式期满，
其中所述设置第一数据包括：
将第二数据与在第一行中存储的列数据相比较；
基于比较结果而设置与第一行相对应的第一数据。
4.如权利要求3所述的方法，其中，在自刷新模式期满时，执行初始化第一数据。
5.如权利要求3所述的方法，其中，在每一个刷新循环初始化第一数据，以执行刷新操作。
6.如权利要求3所述的方法，其中，当第二数据与在第一行中存储的列数据不同时，将与第一行相对应的第一数据设置为第一值；并且，当第二数据与在第一行中存储的列数据相同时，将与第一行相对应的第一数据设置为第二值。
7.如权利要求6所述的方法，其中，当与第一行相对应的第一数据被设置为第一值时，在每一个刷新循环中，对第一行执行刷新操作；并且，当与第一行相对应的第一数据被设置为第二值时，根据由模式寄存器组设置的设置刷新周期，对第一行执行刷新操作。
8.一种用于驱动半导体存储器件的方法，包括：
初始化与在具有多个行和列的单元阵列中包括的每个对应行的刷新时间相对应的第一数据；
在进入自刷新模式之后，存储与在未设置其对应的第一数据的单元阵列的第一行中包括的列数据相对应的第二数据；
通过检测第一行的刷新时间而设置与第一行相对应的第一数据，同时，在预定刷新循环中，根据基于对应的第一数据而选择的刷新周期，对单元阵列中的其它行执行刷新操作，其中，在预定刷新循环期间，不对第一行执行刷新操作；
将第二数据取反；
向第一行恢复取反的第二数据；
第一重复从存储步骤到恢复步骤的步骤；以及
对于未设置其对应的第一数据的单元阵列中的其它行，重复从存储步骤到第一重复步骤的步骤，由此设置对应的第一数据，直至对单元阵列中的所有行完成了设置步骤、或自刷新模式期满，
其中所述设置第一数据包括：
将第二数据与在第一行中存储的列数据相比较；
基于比较结果而设置与第一行相对应的第一数据。
9.如权利要求8所述的方法，其中，响应于通电操作而执行初始化第一数据。
10.如权利要求9所述的方法，其中，在每一个刷新循环初始化第一数据，以执行刷新操作。
11.如权利要求8所述的方法，其中，当第二数据与在第一行中存储的列数据不同时，将与第一行相对应的第一数据设置为第一值；并且，当第二数据与在第一行中存储的列数据相同时，将与第一行相对应的第一数据设置为第二值。
12.如权利要求11所述的方法，其中，当与第一行相对应的第一数据被设置为第一值时，在每一个刷新循环中，对第一行执行刷新操作；并且，当与第一行相对应的第一数据被设置为第二值时，根据由模式寄存器组设置的设置刷新周期，对第一行执行刷新操作。
15.一种在具有多个存储体的半导体存储器件中用于确定每行的刷新时间的方法，其中，每个所述存储体包括行和列的阵列，所述行各自具有包括与每个所述行相对应的行寄存器的行寄存器单元，并且，所述列各自具有包括与每个所述列相对应的列寄存器的列寄存器单元，该方法包括：
确定设置刷新周期信号是否无效；
如果所述设置刷新周期信号无效，则仅在行寄存器单元的对应行寄存器中存储了“0”时，才对行执行刷新操作。
16.如权利要求15所述的方法，其中，当在预定行中存储的列数据与在所述列寄存器单元中存储的数据相同时，所述对应的行寄存器存储“1”，并且，当在预定行中存储的所述列数据与在所述列寄存器单元中存储的数据不同时，所述对应的行寄存器存储“0”。
CN2007100965743A 2006-04-14 2007-04-16 半导体存储器件及其驱动方法 Expired - Fee Related CN101055760B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060034104A KR100810060B1 (ko) 2006-04-14 2006-04-14 반도체 메모리 소자 및 그의 구동방법
KR34104/06 2006-04-14

Publications (2)

Publication Number Publication Date
CN101055760A CN101055760A (zh) 2007-10-17
CN101055760B true CN101055760B (zh) 2010-09-29

Family

ID=38604715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100965743A Expired - Fee Related CN101055760B (zh) 2006-04-14 2007-04-16 半导体存储器件及其驱动方法

Country Status (5)

Country Link
US (3) US7710809B2 (zh)
JP (2) JP5171096B2 (zh)
KR (1) KR100810060B1 (zh)
CN (1) CN101055760B (zh)
TW (1) TWI333657B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110053068A (ko) 2009-11-13 2011-05-19 삼성전자주식회사 복수의 리프레쉬 주기를 갖는 반도체 메모리 장치 및 이를 포함하는 시스템 장치
KR101131943B1 (ko) * 2010-03-30 2012-03-29 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작방법
KR101796116B1 (ko) * 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
KR101798920B1 (ko) 2010-11-30 2017-11-17 삼성전자주식회사 다중 주기 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및이의 검증 방법
US8284615B2 (en) * 2010-12-28 2012-10-09 Hynix Semiconductor Inc. Refresh control circuit and method for semiconductor memory device
US9324433B2 (en) 2011-04-25 2016-04-26 Microsoft Technology Licensing, Llc Intelligent flash reprogramming
JP5917307B2 (ja) 2012-06-11 2016-05-11 ルネサスエレクトロニクス株式会社 メモリコントローラ、揮発性メモリの制御方法及びメモリ制御システム
KR101980162B1 (ko) * 2012-06-28 2019-08-28 에스케이하이닉스 주식회사 메모리
US8938573B2 (en) 2012-06-30 2015-01-20 Intel Corporation Row hammer condition monitoring
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US9384821B2 (en) 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9032141B2 (en) * 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
KR102055375B1 (ko) * 2013-01-14 2020-01-22 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
KR102078562B1 (ko) 2013-02-25 2020-02-18 삼성전자 주식회사 리프레쉬 어드레스 생성기 및 이를 포함하는 휘발성 메모리 장치
KR102118520B1 (ko) 2013-08-09 2020-06-04 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리의 동작 방법
EP3039683A1 (en) 2013-08-28 2016-07-06 Hewlett Packard Enterprise Development LP Refresh rate adjust
JP2015076110A (ja) * 2013-10-08 2015-04-20 マイクロン テクノロジー， インク． 半導体装置及びこれを備えるデータ処理システム
CN104575589B (zh) * 2014-12-27 2017-06-30 中国电子科技集团公司第三十八研究所 一种高可利用率抗辐射的sram自刷新电路及其自刷新方法
KR20160133073A (ko) * 2015-05-11 2016-11-22 에스케이하이닉스 주식회사 초기화 동작을 수행하는 반도체장치 및 반도체시스템
KR102326018B1 (ko) 2015-08-24 2021-11-12 삼성전자주식회사 메모리 시스템
CN106875971B (zh) * 2017-02-16 2021-01-22 上海兆芯集成电路有限公司 动态随机存取存储器控制器及其控制方法
KR20180129233A (ko) * 2017-05-26 2018-12-05 에스케이하이닉스 주식회사 리프레시 동작을 제어하는 반도체 장치 및 이를 포함하는 메모리 시스템
KR102471500B1 (ko) * 2018-03-12 2022-11-28 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 테스트 시스템
CN115954026B (zh) * 2023-03-10 2023-07-28 长鑫存储技术有限公司 刷新次数确定方法及设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536576A (zh) * 2003-04-04 2004-10-13 ��ʽ���������Ƽ� 可降低数据保持方式中电流消耗的半导体存储装置
KR20040101677A (ko) * 2003-05-26 2004-12-03 주식회사 하이닉스반도체 셀프 리프레시 전류를 줄인 반도체 메모리 소자

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498155A (en) * 1979-11-23 1985-02-05 Texas Instruments Incorporated Semiconductor integrated circuit memory device with both serial and random access arrays
US4357686A (en) * 1980-09-24 1982-11-02 Sperry Corporation Hidden memory refresh
JPS60181947A (ja) * 1984-02-29 1985-09-17 Fujitsu Ltd メモリ診断方式
US4701843A (en) * 1985-04-01 1987-10-20 Ncr Corporation Refresh system for a page addressable memory
KR940008295B1 (ko) * 1989-08-28 1994-09-10 가부시기가이샤 히다찌세이사꾸쇼 반도체메모리
JP2959046B2 (ja) * 1990-05-31 1999-10-06 日本電気株式会社 メモリ制御回路
KR950021587A (ko) * 1993-12-31 1995-07-26 김주용 디램소자 제조방법
US5636173A (en) * 1995-06-07 1997-06-03 Micron Technology, Inc. Auto-precharge during bank selection
JPH09161478A (ja) * 1995-12-12 1997-06-20 Mitsubishi Electric Corp 半導体記憶装置
JP4000206B2 (ja) * 1996-08-29 2007-10-31 富士通株式会社 半導体記憶装置
KR19990004795A (ko) 1997-06-30 1999-01-25 엄길용 플라즈마 표시소자의 형광층 형성방법
FR2778258A1 (fr) * 1998-04-29 1999-11-05 Texas Instruments France Controleur d'acces de trafic dans une memoire, systeme de calcul comprenant ce controleur d'acces et procede de fonctionnement d'un tel controleur d'acces
KR100276386B1 (ko) * 1997-12-06 2001-01-15 윤종용 반도체메모리장치의리프레시방법및회로
WO1999046775A2 (en) * 1998-03-10 1999-09-16 Rambus, Inc. Performing concurrent refresh and current control operations in a memory subsystem
JPH11345486A (ja) * 1998-06-01 1999-12-14 Mitsubishi Electric Corp セルフ・リフレッシュ制御回路を備えたｄｒａｍおよびシステムｌｓｉ
JP4056173B2 (ja) * 1999-04-14 2008-03-05 富士通株式会社 半導体記憶装置および該半導体記憶装置のリフレッシュ方法
KR100331547B1 (ko) * 1999-06-01 2002-04-06 윤종용 레지스터의 저장값에 따라 리프레쉬 사이클을 조정하는 리프레쉬 제어 회로 및 이를 구비하는 동적 메모리 장치의 리프레쉬 방법
KR100336838B1 (ko) * 1999-06-17 2002-05-16 윤종용 리프레시 주기 선택 회로 및 입/출력 비트 폭 선택 회로를 구비한 다이내믹 랜덤 액세스 메모리 장치
US6246619B1 (en) * 2000-02-07 2001-06-12 Vanguard International Semiconductor Corp. Self-refresh test time reduction scheme
JP2001243766A (ja) * 2000-02-29 2001-09-07 Fujitsu Ltd 半導体記憶装置
JP2001338489A (ja) * 2000-05-24 2001-12-07 Mitsubishi Electric Corp 半導体装置
JP2002008370A (ja) * 2000-06-21 2002-01-11 Mitsubishi Electric Corp 半導体記憶装置
JP2002056671A (ja) * 2000-08-14 2002-02-22 Hitachi Ltd ダイナミック型ｒａｍのデータ保持方法と半導体集積回路装置
US6633952B2 (en) * 2000-10-03 2003-10-14 Broadcom Corporation Programmable refresh scheduler for embedded DRAMs
US7120761B2 (en) * 2000-12-20 2006-10-10 Fujitsu Limited Multi-port memory based on DRAM core
US6519201B2 (en) * 2001-03-08 2003-02-11 Micron Technology, Inc. Refresh controller and address remapping circuit and method for dual mode full/reduced density DRAMs
US7085186B2 (en) 2001-04-05 2006-08-01 Purple Mountain Server Llc Method for hiding a refresh in a pseudo-static memory
US6590822B2 (en) * 2001-05-07 2003-07-08 Samsung Electronics Co., Ltd. System and method for performing partial array self-refresh operation in a semiconductor memory device
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
US6646942B2 (en) * 2001-10-09 2003-11-11 Micron Technology, Inc. Method and circuit for adjusting a self-refresh rate to maintain dynamic data at low supply voltages
US6771553B2 (en) * 2001-10-18 2004-08-03 Micron Technology, Inc. Low power auto-refresh circuit and method for dynamic random access memories
JP4257056B2 (ja) 2001-12-13 2009-04-22 エルピーダメモリ株式会社 ダイナミック型半導体記憶装置及びリフレッシュ制御方法
US7043599B1 (en) * 2002-06-20 2006-05-09 Rambus Inc. Dynamic memory supporting simultaneous refresh and data-access transactions
JP2004221473A (ja) * 2003-01-17 2004-08-05 Renesas Technology Corp 半導体記憶装置
JP4478974B2 (ja) * 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
JP4322694B2 (ja) * 2004-02-04 2009-09-02 エルピーダメモリ株式会社 半導体記憶装置および半導体記憶装置のリフレッシュ方法
JP2005293785A (ja) * 2004-04-05 2005-10-20 Elpida Memory Inc 半導体記憶装置及びそのセルフリフレッシュ制御方法
KR20050118526A (ko) * 2004-06-14 2005-12-19 삼성전자주식회사 짧은 주기의 셀프 리프레시 모드를 가지는 반도체 메모리장치
US6965537B1 (en) * 2004-08-31 2005-11-15 Micron Technology, Inc. Memory system and method using ECC to achieve low power refresh
US7082073B2 (en) * 2004-12-03 2006-07-25 Micron Technology, Inc. System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536576A (zh) * 2003-04-04 2004-10-13 ��ʽ���������Ƽ� 可降低数据保持方式中电流消耗的半导体存储装置
KR20040101677A (ko) * 2003-05-26 2004-12-03 주식회사 하이닉스반도체 셀프 리프레시 전류를 줄인 반도체 메모리 소자

Also Published As

Publication number Publication date
KR20070102235A (ko) 2007-10-18
JP2007287314A (ja) 2007-11-01
KR100810060B1 (ko) 2008-03-05
JP2013037762A (ja) 2013-02-21
JP5171096B2 (ja) 2013-03-27
TW200746142A (en) 2007-12-16
CN101055760A (zh) 2007-10-17
TWI333657B (en) 2010-11-21
US20100188914A1 (en) 2010-07-29
US7710809B2 (en) 2010-05-04
US20100188915A1 (en) 2010-07-29
US8000163B2 (en) 2011-08-16
US8000164B2 (en) 2011-08-16
US20070242547A1 (en) 2007-10-18

Similar Documents

Publication Publication Date Title
CN101055760B (zh) 半导体存储器件及其驱动方法
US10854270B2 (en) Memory with internal refresh rate control
US10930335B2 (en) Apparatuses and methods for selective row refreshes
US7184351B2 (en) Semiconductor memory device
US6937535B2 (en) Semiconductor memory device with reduced data access time
JP4745169B2 (ja) 半導体記憶装置
JP4229674B2 (ja) 半導体記憶装置及びその制御方法
KR0151884B1 (ko) 클록 신호에 동기하여 동작하는 동기형 반도체 메모리 장치
US7464315B2 (en) Semiconductor memory device
US7818651B2 (en) Semiconductor memory device having data holding mode using ECC function
JP2005216429A (ja) 半導体記憶装置及びそのリフレッシュ制御方法
KR101257366B1 (ko) 반도체 메모리 장치 및 리프레쉬 제어 방법
US7130211B2 (en) Interleave control device using nonvolatile ferroelectric memory
JP2008135136A (ja) 強誘電体メモリおよび強誘電体メモリの動作方法
CN114627925A (zh) 半导体存储器件和包括该存储器件的存储器系统
US6339560B1 (en) Semiconductor memory based on address transitions
US20180166120A1 (en) Floating body dram with reduced access energy
JP4000242B2 (ja) 半導体記憶装置
KR100756778B1 (ko) Ｐｓｒａｍ의 로우 액티브 제어회로
JP2005196952A (ja) ダイナミック半導体記憶装置及びこの装置の節電モード動作方法
US20080080284A1 (en) Method and apparatus for refreshing memory cells of a memory
US20230221871A1 (en) Memory device and operating method thereof
US20240119986A1 (en) Memory device and memory system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100929

Termination date: 20160416

CF01 Termination of patent right due to non-payment of annual fee