CN101090124B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101090124B
CN101090124B CN2006100944920A CN200610094492A CN101090124B CN 101090124 B CN101090124 B CN 101090124B CN 2006100944920 A CN2006100944920 A CN 2006100944920A CN 200610094492 A CN200610094492 A CN 200610094492A CN 101090124 B CN101090124 B CN 101090124B
Authority
CN
China
Prior art keywords
region
film transistor
channel
film
channel thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2006100944920A
Other languages
English (en)
Other versions
CN101090124A (zh
Inventor
山崎舜平
竹村保彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101090124A publication Critical patent/CN101090124A/zh
Application granted granted Critical
Publication of CN101090124B publication Critical patent/CN101090124B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Abstract

一种MIS型半导体器件的制造方法，其特征在于在一个半导体衬底或半导体薄膜上选择地形成杂质区，而这些杂质区由从上面辐照的激光束或等效的强光辐照而激活，因而激光束或等效强光辐照在杂质区以及杂质区与邻接杂质区的激活区间的边界。

Description

半导体器件
本申请属分案申请，其母案的申请号为200410042294.0。该母案的首个在先申请号为JP93-23287，其首个在先申请日则为1993年1月18日。
技术领域
本发明涉及制造金属绝缘体半导体类型的半导体器件，即MIS型半导体器件(通常所说的绝缘栅型半导体器件)的一种制造方法。这种MIS型半导体器件包括例如MOS晶体管，薄膜晶体管，以及类似的晶体管。
背景技术
通常，用一种自对准(Self-aligning)方法制造MIS型半寻体器件。根据这种方法，通过栅极绝缘膜在半导体衬底上或半导体覆盖膜上形成栅极布线(电极)以及用栅极布线作掩摸，将杂质注入半导体衬底或者半导体覆盖膜内。使用诸如热扩散方法，离子注入方法，等离子体掺杂方法和激光掺杂方法将杂质注入。那些方法允许栅极的一个边缘和杂质区域(源极和漏极)的边缘基本上重合从而消除了一种交叠的状态(产生寄生电容的原因之一)和一种偏离的状态(一种引起有效迁移率减退的原因)。在交叠状态栅极和杂质区域呈交叠位置，在偏离状态栅极与杂质区域分离开来。
然而，通常的工艺方法存在的问题在于杂质区域以及位于栅极下面的与杂质区域相邻接的有源区域(沟道形成区域)的载流子密度的空间变化太大，因此，产生了显著的大的电场，特别是当在棚极上施加反向偏置电压时增加了漏电流。
本发明的发明人发现将栅极和杂质区域稍微偏离可以使得这一问题得以缓和。为了实现这种偏离状态，于是发明人用一种可阳极氧化的材料制做栅电极。这种阳极氧化的结果使得他们发现利用阳极氧化膜作为掩模进行杂质注入可以获得具有好的再现性的一种恒定尺寸的偏离状态。
此外，由于用诸如离子注入和等离子体掺杂等方法借助辐照高速的离子到半导体衬底或半导体覆盖膜上将杂质注入、在那些被离子穿过的部位，其结晶度受到损坏，这就需要改善(激活)结晶度。虽然在600℃以上的温度结晶度主要是由于加热得以改善，但近来低温工艺处理的趋势变得更加明显。发明人还指出，通过发射激光束或等效的强光在那里可以实现激活而且其批量生产率也是很好的。
图2示出了生产基于前述概念的薄膜晶体管的工艺方法。首先，在衬底201上淀积一底面绝缘层202，于是形成了一个岛状结晶半导体区域203。然后在上面形成绝缘膜204作栅极绝缘膜。如图2A所示，使用可阳极氧化的材料制成栅极布线205。
其次，栅极布线被阳极氧化，而且在栅极布线的表面上形成具有小于300毫微米(nm)，最好是小于250nm的适合厚度的阳极氧化物206。于是将这个阳极氧化物作为掩膜，用离子注入或离子掺杂的方法用自对准的方式发射杂质，例如磷(P)，以形成杂质区域207(图2B)。
随后，借助例如激光束的强光从上面照射在杂质注入的区域上面，以便激活该区域(图2C)。
最后，淀积一个层间绝缘体208，并且在杂质区域上造一个接触孔以便制造连接到杂质区域的电极209，这样一个薄膜晶体管就完成了，如图2D所示。
然而，根据前述的方法发现了在杂质区域和一个有源区(夹在杂质区域间而且直接在栅电极的下面的半导体区)间的边界(在图2C中用X表示)的物理特性是不稳定的，而且能够出现诸如在超过规定的时间漏电流将要增加并且可靠性下降的问题。从该工艺过程看，那也就是有源区的结晶性从开始基本上不变。另一方面，虽然杂质区域邻接有源区，而且一起始就和有源区有相同的结晶性，在注入大量的杂质(高1015cm-2)的过程中它的结晶性受到了破坏。然后还发现，虽然在后来的激光束辐照过程中杂质区域得以恢复，但是很难再现和原来一样的结晶状态，特别是与有源区相接触的那部分杂质区域在被激光束辐照期间有被遮光的趋势，所以不能被完全激活。
这就是杂质区域和有源区的结晶性是不连续的，由此，往往会产生陷阱能级或类似能级。特别是当采用辐照高速的离子作注入杂质的方法时由于散射使杂质离子绕到栅电极的下面部位，而破坏了那个部位的结晶度。由于栅电极部分的遮盖，栅极部分下面的区域不可能被激光束或类似的激活。
为了解决这个问题的一种方法用如激光束这样的辐射光从背面去照射使那个部分激活。由于没有由栅极布线的遮盖，用这种方法可以使有源区和杂质区域间的边界完全激活。然而，在这种情形衬底材料必须透光，当然，当使用硅片或其他类似的东西，不能使用这种方法。此外，由于很多玻璃衬底不能透过小于300nm的紫外光，不能使用批量生产率极好的KrF受激准分子激光器(波长：248nm)。
发明内容
因此，本发明的一个目的是解决前述的问题，并且获得诸如通过实现有源区和杂质区域间的结晶性的连续性而得到诸如MOS晶体管和薄膜晶体管这类的高可靠的MIS型半导体器件。
根据本发明，光的能量不仅辐照在杂质区域，而且还辐照在一部分和它相邻接的有源区上，并且尤其是辐照在杂质区和有源区间的边界部位，用这种方法，来自例如一个闪光灯的激光或强光源所产生的光能量从上方辐照在杂质区。为达此目的，为了使得边界部分基本上透明以便辐射光，在注入杂质以前或以后将组成栅电极部分的部分材料除去。
本发明包含在形成一个绝缘覆盖膜以后，该膜在结晶的半导体衬底或半导体覆盖膜上作栅绝缘膜用，由可阳极氧化的材料形成栅极布线(栅电极)的步骤；使其被阳极氧化，于它的表面形成阳极氧化物(第一个阳极氧化物)；以由可阳极氧化的材料以及它的阳极氧化物组成的栅电极部分或者由栅电极部分所限定部分作掩模，用自对准方式将杂质注入半导体衬底或半导体覆盖膜；以及在注入杂质的步骤以前或以后将部分或全部的第一个阳极氧化物除去，以使光能量能辐照在杂质区域和有源区间的边界或者辐照在它们的相邻的部位以便激活杂质杂质区域。
此外，不用说，如果必要，为了在其表面覆盖有高的绝缘质量的一种阳极氧化物(第二个阳极氧化物)可以将栅电极再次阳极氧化，而且设置一个层间绝缘体或类似物能够降低与上面布线的耦合电容。而且还不用说，虽然在阳极氧化中一般使用一种电解溶液的湿法，而且也能使用另一种公知的减压等离子体(干法)方法。此外，由湿法获得的阳极氧化物可以是一种阻挡型的(barrier)，它是很微细的且耐压高，或者是一种疏松型的(porous)，它是疏松的且耐压低。它们也能满意地结合在一起。
在本发明中优选所用的可阳极氧化的材料是铝、钛、钽、硅、钨和钼。栅电极可以由这些材料的简单的物质或合金的单层或多层所构成。不必说了，在这些材料中可以加入小量的其他的元素。此外也不须说，也可以使用非阳极氧化的一种适当的方法将布线氧化。
作为用于本发明的光能的源，诸如KrF激光器(波长；248nm)，XeCl激光器(308nm)，ArF激光器(193nm)和XeF激光器(353nm)的这类受激准分子激光，诸如Nd:YAG激光器(1064nm)以及它的二次、三次和四次高次谐波，二氧化碳气体激光器，氩离子激光器和铜蒸气激光器这类的相干光源以及诸如氙闪光灯、氪弧光灯和卤素灯一类的非相干光源都是适合的。
通过这样的工艺过程获得的MIS型半导体器件的特征是杂质区(源、漏极)和栅电极部分(包括栅电极和它的阳极的氧化物)的结具有基本相同的形状(类似的图形)以及栅电极(它以导电平面为界，不包含像阳极氧化物这类的缔合物质)和杂质区域偏离。
当它不具有像第二个阳极氧化物一类的氧化物时在栅电极周围没有阳极氧化物，而且杂质区域与栅电极偏离。偏离的宽度最好是0.1至0.5微米。
在本发明中，包含作为绝缘材料的第一阳极氧化物的电容在形成第一阳极氧化物后保留一部分第一阳极氧化物再形成一个上布线而构成，所以将剩余的部分夹于其中。在这种情况下，在起到MIS型半导体器件的栅电极作用方面的栅电极部分的阳极氧化物的厚度以及电容器部分的氧化物的厚度可以不同，每个厚度可以根据各自的用途而确定。
同理，在形成象第二阳极氧化物的氧化物的过程中，甚至在相同的衬底上通过调节例如施加于每个布线上的电压来改变阳极氧化物的厚度。在这种情况下栅电极部分的像阳极氧化物这类的氧化物的厚度以及电容器(或者在布线交差处的部分处)的氧化物的厚度均可以变化。
附图说明
结合附图阅读下面的说明书以及在附带的权利要求中所描述的它们的新颖性，对本发明的上述的及其他的有关的目的和特征将更加明了。
图1(A)至图1(E)是解释本发明和第一实施例的剖面图；
图2(A)至图2(D)是解释现有技术的剖面图；
图3(A)至图3(F)是解释本发明的第二实施例的剖面图；
图4(A)至图4(C)是解释本发明的第二实施例的平面图；
图5(A)至图5(F)是解释本发明的第三实施例的剖面图；
图6(A)至图6(E)是解释本发明的第四实施例的剖面图；
图7(A)至图7(F)是解释本发明的第五实施例的剖面图；
图8(A)至图8(F)是解释本发明的第六实施例的剖面图；
图9是利用第六实施例的一个集成电路的一个方框图。
具体实施方式
第一实施例
图1是本发明的第一优选实施例。在这个实施例中在绝缘衬底上形成一个薄膜晶体管。该衬底101是一个玻璃衬底，例如可以用Corning 7059或一种二氧化硅衬底一类的非碱玻璃衬底来制造。考虑到成本，在这里使用Corning 7059玻璃衬底。在其上淀积一层氧化硅膜102作为氧化底膜。可以使用溅射方法和化学汽相生长方法(CVD方法)来淀积氧化硅膜。在这里使用TEOS(四乙氧硅烷)和氧作为材料气体，通过等离子体CVD方法形成膜。衬底的温度是200至400℃。氧化硅底膜的厚度是500至
Figure GA20169792200610094492001D00071
其次，淀积一个非晶硅膜103并且构成岛状图形。可以用等离子体CVD方法和低压CVD方法来淀积非晶硅膜103。进里的非晶硅膜103是将用甲硅烷(SiH4)作为材料气体用等离子体CVD方法淀积的。该非晶硅膜的厚度是
Figure GA20169792200610094492001D00072
至
Figure GA20169792200610094492001D00073
然后用激光束(KrF激光，波长：248nm，脉冲宽度：20毫微秒)辐照其上。在真空环境下将该衬底加热到300至550℃，1至3个小时，以便在激光束辐照前将非晶硅膜中所含的氢释放出来。激光束的能量密度是250至450mJ/cm2。当激光束辐照时衬底被加热高达250至550℃。结果，非晶硅膜被结晶，而且转变为结晶硅膜。
然后，形成厚度为800至
Figure GA20169792200610094492001D00074
的作栅极绝缘膜用的氧化硅膜104。在这里采用和制作氧化硅膜102相同的方法制作氧化硅膜104。而且，栅电极105是用一种可阳极氧化的材料制成的。也就是诸如铝、钽和钛的金属，诸如硅的半导体或者诸如一氮化钽和一氮化钛的导电的金属氮化物。这里使用的是钽，它的厚度是2000至(图1A所示)。
以后，将栅电极阳极氧化，在其表面形成厚度为1500至
Figure GA20169792200610094492001D00076
的阳极氧化物(第一阳极氧化物)。阳极氧化是将衬底浸渍于含有1至5％的柠檬酸的甘醇溶液中，并且以1至5V/min(伏/分)速率增加施加的电压，将所有的栅极布线连接在一起并将其设置为正电极，再将白金设置为负电极，用等离子体掺杂方法辐照硼(B)或磷(P)的离子以形成杂质区域107，然而根据栅极绝缘膜104的厚度来政变离子的加速能量，当栅极绝缘膜的厚度是
Figure GA20169792200610094492001D00081
对于硼通常加速能量为50至65KeV是合适的，对于磷加速能量为60至80KeY是合适的。此外，这时适当的剂量是2×1014cm-2至6×1015cm-2，而且发现剂量越低，所获得的器件的可靠性越高。由于杂质的注入是在如前所述的存在有阳极氧化物的状态下完成的，栅电极(钽)和杂质区域偏离。此外，图中所示的杂质区域的范围自然地是标称的，而且由于散射或类似的过程(图1B所示)，离子实际上在其周围是绕射的。
在完成杂质的掺杂后，只有第一个阳极氧化物被蚀刻。刻蚀是在四氟化碳(CF4-)和氧的等离子体的气氛中完成的。四氟化碳和氧的流量比是CF4/O2＝3/10。在这种条件下，虽然五氧化二钽(钽的一种阳极氧化物)被刻蚀，氧化硅没有被刻蚀。因此，只有阳极氧化物106被刻蚀，而栅极布线105和作为栅绝缘膜的氧化硅膜104没有刻蚀。结果，在杂质区107与夹在杂质区间的有源区间的各个边界(由X所表示)如图1C所示。在这种状态用激光束辐照使杂质区激活。所用的激光是KrF受激准分子激光(波长是248nm，脉冲宽度是20ns)，而且它的能量密度是250至450mJ/cm2。在用激光束辐照期间，当衬底被加热高达250至550℃时，对杂质区的激活更加有效。当用1×1015cm-2的剂量，衬底的温度是250℃，激光能量是300mJ/cm2时，将磷掺杂于杂质区，一般地获得的薄层电阻是500至1000Ω/□。
在本实施例中由于杂质区与有源区间的边界(由X所表示)是用激光束辐照的，由边界部位变坏所引起的可靠性的下降是很明显的，这是在通常的生产工艺方法中所存在的一个问题。此外，在本工艺过程中由于激光束辐照在暴露的栅极布线上，布线的表面最好完全反射该激光束或者该布线本身最好有是够的耐热。然而由于钽的熔点高于3000℃，所以这里不存在问题，当使用具有较低熔点的铝时，必须要小心，例如希望在其上表面设置一种耐热材料。(图1c所示)
随后，再次给栅极布线施加电流，以完成阳极氧化，以形成具有1000至
Figure GA20169792200610094492001D00091
厚度的阳极氧化物(第二阳极氧化物)。由于阳极氧化物108决定着薄膜晶体管的由于导电表面的缩进的偏移尺寸，以及防止与上布线的短路，因此要选择足够的厚度。当然，根据情况而定，也可以无需形成此种阳极氧化物。
最后，例如使用TEOS作为材料气体，用等离子体CVD方法，形成厚度为2000至
Figure GA20169792200610094492001D00092
的氧化硅膜109作为层间绝缘体。然后，在其上做接触孔以及将由
Figure GA20169792200610094492001D00093
厚的一氮化钛和
Figure GA20169792200610094492001D00094
厚的铝多层膜组成的电极110连接到杂质区，这样薄膜晶体管就完成了。
第二实施例
图3和图4示出了第二实施例，图3是沿着图4(平面图)的虚线所做的截面图。首先，在一个衬底(Corning玻璃7059)301上形成一个底面氧化硅膜，再形成厚度为1000至的非晶硅膜。在将非晶硅膜在氮气或氩气的气氛中结晶，用600℃退火24至48小时。因此形成了一个结晶硅岛302。此外淀积一层厚度为
Figure GA20169792200610094492001D00096
作栅极绝缘膜用的氧化硅膜303，并形成钽布线(
Figure GA20169792200610094492001D00097
厚度)304，305和306(图3A)
然后，给这些布线304～306施加电流以便在这些布线表面上形成厚度为2000至
Figure GA20169792200610094492001D00101
的第一阳极氧化物307，308和309。用这些布线作掩模，用等离子体掺杂方法将杂质注入硅膜302以形成杂质区310(图3B和4A)。
于是仅有第一阳极氧化物307，308和309被刻蚀以暴露布线的表面，而且在这种状态用KrF受激准分子激光束辐照之，以便激活杂质区(图3C)。
随后，在布线306上仅在做了接触孔的部位上设置1至5微米厚的聚酰亚胺覆盖膜311。由于它易于构成图形，使用光敏聚酰亚胺是很方便的。
于是在这种状态给布线304，305和306施加电流以形成厚度为2000至
Figure GA20169792200610094492001D00102
的第二阳极氧化物312、313、314。先前已设置聚酰亚胺的部位不被阳极氧化，因此留下了接触孔315(图3E)。
最后，淀积厚度为2000至
Figure GA20169792200610094492001D00103
的氧化硅膜316作为层间绝缘体，而且接触孔也做好。另外，去掉在布线305(在图4C中用虚线围绕的部位319)的一部位上的所有的层间绝缘体以使第二阳极氧化物313暴露出来。于是使用一氮化钽(厚)和铝(
Figure GA20169792200610094492001D00105
厚)组成的多层膜形成布线和电极317和318以完成该电路。这时，在部位319处由布线318和布线305构成一个电容，经接触点320和布线306相连接(图3F和4C)。
第三实施例
图5表示第三实施例。在衬底(Corning 7059)501上形成一个氧化硅底膜，再形成厚度为1000至
Figure GA20169792200610094492001D00111
的非晶硅膜。在氮或氩的气氛中在600℃，将非晶硅膜退火24小时至48小时使之结晶。从而形成了结晶硅的岛502。淀积作栅极绝缘膜用的
Figure GA20169792200610094492001D00112
厚的氧化硅膜503，再形成钽布线(
Figure GA20169792200610094492001D00113
厚)504，505和506(图5A)。
然后使电流流过这些布线以便在这些布线的侧表面和上表面形成厚度为500至
Figure GA20169792200610094492001D00114
的阳极氧化物覆盖膜507，508和509。以这些布线作掩模，用等离子体掺杂方法，将杂质注入硅膜502中，以便形成杂质区510(图5B)。
然后，只有阳极氧化物507，508和509被刻蚀，从而将杂质区510与介于杂质区之间的有源区间的边界暴露出来，而且在这种状态下用KrF受激准分子激光束辐照，以便激活该杂质区(图5C)。
随后，设置具有1至5微米厚的聚酰亚胺覆盖膜511，覆盖布线504。由于易于构图使用光敏的聚酰亚胺是很方便的。
然后，在这种状态给504，505和506布线通电流以形成厚度为2000至
Figure GA20169792200610094492001D00115
的阳极氧化物513和514。而先前设置了聚酰亚胺的那些部位没有被阳极氧化(图5E)。
最后淀积一层2000至
Figure GA20169792200610094492001D00116
厚的氧化硅膜作为层间绝缘体，并在杂质区510制作接触孔。此外，去掉布线506部分上的所有层间绝缘体，以露出阳极氧化物514。于是，使用一氮化钽(
Figure GA20169792200610094492001D00117
厚)和铝(
Figure GA20169792200610094492001D00118
厚)的多层膜形成布线和电极516和517，从而完成该电路。这时，布线517和布线506及在部位518处的作为介质的阳极氧化物(514)构成一个电容(图5F)。
第四实施例
图6示出了第四优选实施例。在本实施例中，在一个绝缘衬底上形成一个薄膜晶体管。在衬底601上淀积一氧化硅膜602作为一层氧化物底膜。然后，淀积一层非晶硅膜，而且构成岛状。然后激光束(KrF激光，波长：248nm，脉冲宽度为20nseo)辐照在其上。在激光束辐照之前将衬底在真空中加热到300至550℃，0.1至3小时，以便放出含在非晶硅膜中的氢。该激光束的能量密度是250至450mJ/cm2。在激光束辐照期间，该衬底被加热到250至550℃。因此，非晶硅膜被结晶转变为结晶硅膜603。
然后，形成一层厚度为800至
Figure GA20169792200610094492001D00121
的氧化硅膜604作栅极绝缘膜用。而且用铝来形成栅电极605。它的厚度是2000至(图6A)。
随后，将栅电极阳极氧化在其表面形成厚度为1500至
Figure GA20169792200610094492001D00123
的阳极氧化物606(第一阳极氧化物)，该阳极氧化的完成是将衬底浸渍在含有1至5％的酒石酸的甘醇溶液中按1-5V/min速率增加所施加的电压，把所有的栅极布线联合起接至正电极，把白金设定为负电极。用等离子体掺杂的方法用硼(B)或磷(P)离子辐照以便形成杂质区607(图6B)。
完成杂质掺入后，只把第一阳极氧化物606刻蚀。在四氟化碳和氧的等离子体的气氛中进行刻蚀。四氟化碳与氧的流量比例是CF4-/O2＝3/10。在这个条件下，当刻蚀铝的阳极氧化物时，不刻蚀氧化硅。因此，只有阳极氧化物606被刻蚀而不刻蚀栅极布线605及作为栅极绝缘膜的氧化硅膜604。通过刻蚀工艺过程使阳极氧化物的厚度减薄至500～
Figure GA20169792200610094492001D00131
(阳极氧化物608)。
结果，杂质区607与夹在杂质区中间的有源区之间的各个边界(由X所示)呈图6C中所示的样子。然后，在这种状态由发射的激光束将杂质区激活。使用的激光是KrF受激准分子激光器(波长：248nm，脉冲宽度是20nsec)，激光的能量密度是250至450mJ/cm2。在发射激光束期间，将衬底加热高达250至550℃时，将更有利于杂质区的激活。在本实施例中，由于杂质区与有源区间的边界(由X表示)是被激光束辐照的，边界部分的劣变所引起的可靠性下降是非常明显的，这在通常生产工艺中还是个问题(图6C)。
随后，给栅极布线再施加电流，以使其阳极氧化形成厚度为1000至
Figure GA20169792200610094492001D00132
的阳极氧化物(第二阳极氧化物)609。由于阳极氧化物609的厚度决定薄膜晶体管由于在阳极氧化期间寻电面的缩进而偏移的尺寸并防止和上布线的短路，为了这个目的可以选择适当的厚度。依情况而定，也可能不必形成这类阳极氧化物(图6D)。
最后，形成一层厚度为2000至
Figure GA20169792200610094492001D00133
的氧化硅膜610作为层间绝缘体。在其上做一个接触孔，用厚
Figure GA20169792200610094492001D00134
的一氮化钛及厚
Figure GA20169792200610094492001D00135
的铝多层膜构成的电极611连接到杂质区上，从而完成了薄膜晶体管(图6E)。
第五实施例
本实施例所表示的是将两种阳极氧化物即疏松的和阻挡型阳极氧化物结合起来情况。这就是将大于0.2微米或最好是大于0.5微米的疏松的阳极氧化物用一相对低的电压形成在栅极电极的侧面，而同时在栅电极的上表面形成具有好的绝缘质量的阻挡型阳极氧化物。
可以在3至20％的柠檬酸、草酸、磷酸、铬酸或硫酸的水溶液中阳极氧化而获得疏松的阳极氧化物。另一方面，使用例如3至10％酒石酸，硼酸或硝酸的甘醇有机溶液作阳极氧化可获得阻挡型阳极氧化物。在栅电极的上表面最好尽可能薄地形成阻挡型阳极氧化物(只要保持和上布线的绝缘)，也就是小于0.2微米或者小于0.1微米就更好。
这两类阳极氧化物可以这样形成，在栅电极的上表面上形成掩模材料，以便在这种状态最初形成疏松阳极氧化物，然后除去掩摸材料，以便集中在栅电极的上表面形成阻挡型阳极氧化物。用于这种目的的掩模材料必须能经受阳极氧化的电压，例如聚酰亚胺是适合的。特别是当使用一种光敏材料如Photonese(一种光敏聚酰亚胺)和AZ1350时，可以使用这种掩模材料构成栅电极的图形。此外，虽然一种在通常的光刻工艺中使用的光致抗蚀剂(例如由东京OhkaKogyo有限公司制造的OFPR 800/30cp)不足之处在于它的绝缘特性不好，在疏松阳极氧化期间，阻挡了逐渐剥落，在阻挡型阳极氧化的条件下，在应用抗蚀剂以前，形成一层50至
Figure GA20169792200610094492001D00142
氧化物覆盖膜，这个问题能够得以解决。
图7是表示本实施例的生产工艺的截面图，首先用溅射的方法在衬底(Corning 7059)上形成厚度为
Figure GA20169792200610094492001D00143
的氧化硅底膜702。此外，用等离子体CVD方法淀积一层厚度为200至
Figure GA20169792200610094492001D00151
或者例如厚的本征的(I型)非晶硅膜。随后构成图形并刻蚀，以便形成硅岛区703。通过在其上辐照激光束(KrF激光器)，使硅岛区703结晶。此外用溅射的方法，淀积厚度为的氧化硅膜704作为栅绝缘膜。
随后，用溅射的方法淀积厚度为3000至
Figure GA20169792200610094492001D00154
例如为的铝膜(包括0.1至0.3wt％的钪)。将衬底浸渍在含有3％的中性(用氨将PH值调至7)酒石酸的一种甘醇的溶液中施加10-30V电压在铝膜上形成厚度为100至
Figure GA20169792200610094492001D00156
的薄阳极氧化物。然后在铝膜上用施涂法形成大约为1微米厚的光致抗蚀剂(例如由东京Ohka Kogyo有限公司生产的OFPR 800/30cp)用公知的光刻法形成栅极电极705。将光致抗蚀剂掩模706留在栅极电极705上。用光敏聚酰亚胺(Photonese)如由Toray工业公司生产的UR 3800替代光致抗蚀剂(图7A)也可以得到相同的效果。
然后，将衬底浸渍在10％的柠檬酸溶液中，施加以5至50V，例如8V的恒定的电压阳极氧化10-500分钟，例如200分钟，在栅极电极的侧面形成精度小于的，厚度为
Figure GA20169792200610094492001D00158
的疏松阳极氧化物。由于在栅电极的上表面上存在掩模材料706，在其上几乎没有进行阳极氧化(图7B)。
然后，另一个阳极氧化是这样完成的，将掩模材料除去，以露出栅极电极的上表面，将衬底浸于3％的酒石酸甘醇溶液中(它的PH值已由氨调为中性)并且通过电流，同时按每分钟1至5伏的速率，例如4V/min，加压至100V。这时，不但栅电极的上表面而且其侧面也被阳极氧化，形成一层精细的厚的阻挡型阳极氧化物708。阳极氧化物的耐压大于50V(图7C)。
然后用干法刻蚀将氧化硅膜704刻蚀掉。在此刻蚀过程中可以使用各向同性的等离子体刻蚀方法，也可用各向异性的反应离子刻蚀方法。然而，重要的是通过充分增加硅和氧化硅的选择比率而不过深地刻蚀硅的区域703。例如，当使用CF4作为刻蚀气体时，阳极氧化物707和708不被刻蚀；只有氧化硅膜被刻蚀。此外，在阳极氧化物下面的氧化硅不被刻蚀而留下作为栅绝缘膜710。
然后，用等离子体掺杂方法，将栅极电极705和侧面的疏松的阳极氧化物707作掩模，将杂质(磷)注入硅区域703。用磷化氢(PH3)作为掺杂气体，加速电压为5至30KV，例如10KV。剂量为1×1014至8×1015cm-2，例如为2×1015cm-2。以此形成了N型杂质区709(图7D)。
其次，使用磷酸、乙酸和硝酸的混合物刻蚀疏松的阳极氧化物707露出阻挡型阳极氧化物708。用激光束从上向下辐照，实施激光退火，以激活掺杂的杂质。激光束在辐照期间辐照在掺杂的杂质区和未掺杂的区域间的边界711上。
该激光束的能量密度是100至400mJ/cm2，例如150mJ/cm2，辐照2至10次，例如是2次在用激光辐照期间，将衬底加热至200～300℃如250℃。在本实施例中，在辐射期间，由于硅的区域是暴露的，所以激光束的能量最好是稍低一些。
然后用等离子体CVD方法形成厚度为的氧化硅膜712，作为层间绝缘体。并且在其上形成接触孔以便用-氮化钛和铝这样的金属材料的多层膜形成一个电极以及TFT的源和漏区的引线713和714。最后在一个大气压力氢的气氛中加热在350℃和30分钟以完成退火工艺。用上述的工艺方法完成了薄膜晶体管。另外，偏移的宽度X大约是也就是疏松阳极氧化物加上阻挡型的阳极氧化物
Figure GA20169792200610094492001D00173
的厚度(图7F)。
在阳极氧化期间，由于没有过高的电压加在栅绝缘膜上，栅极绝缘膜的界面能级密度是小的，因此TFT的亚阈值特性(S值)是很小的。结果获得了明显的开/关(ON/OFF)的上升特性。
第六实施例
图8是表明本实施例的生产工艺方法的剖面图。首先，在衬底Corning 7059)801上形成厚度为的氧化硅底膜802。然后，形成厚度为200至
Figure GA20169792200610094492001D00175
例如
Figure GA20169792200610094492001D00176
的本征(I型)结晶硅岛区803。随后形成厚度为
Figure GA20169792200610094492001D00177
的氧化硅膜804覆盖在硅岛区上。
随后，用溅射的方法淀积厚度为3000至
Figure GA20169792200610094492001D00178
例如
Figure GA20169792200610094492001D00179
的铝膜(包括0.1至0.3wt％的钪)。然后用与实施例5相同的方式在铝膜上形成厚度为100至
Figure GA20169792200610094492001D001710
的薄阳极氧化物。再用施涂法在铝上形成大约1微米厚的光致抗蚀剂，用公知的光刻的方法，形成栅极电极805，而将光致抗蚀剂掩模806留在栅电极上(图8A)。
然后，将衬底浸渍在10％的草酸溶液中并且施加5至50V的电压，例如8V的恒定电压。阳极氧化10至500分钟，例如200分钟，在栅极电极的侧面形成厚度约为
Figure GA20169792200610094492001D00181
的疏松阳极氧化物807，由于在栅极电极的上表面有掩模材料806，在其上面基本上没有进行阳极氧化(图8B)。
随后，通过除去掩模材料露出栅电极的上表面，将衬底浸入3％的酒石酸甘醇的溶液(使用氨将其pH值调节为中性)，再通以电流，同时以每分钟1至5V例如以4V/min的速率将电压增至100V以便进行阳极氧化。这时，栅电极的上表面和侧面被阳极氧化，形成厚度为
Figure GA20169792200610094492001D00182
的精细的阻挡型阳极氧化物808。阳极氧化物的耐压大于50V。
然后用干刻蚀法刻蚀氧化硅膜804。而这次刻蚀中阳极氧化物807和.808未被刻蚀，只有氧化硅被刻蚀掉。而且在阳极氧化物下面的氧化硅膜未被刻蚀，留下作为栅绝缘膜809(图8C)。
其次使用磷酸、乙酸和硝酸的混合物刻蚀疏松的阳极氧化807以露出阻挡型阳极氧化物808。于是使用栅电极805以及由在侧面的阳极氧化物807所限定的栅绝缘膜809作掩模，用等离子掺杂的方法，将杂质(磷)注入到硅区域803中。用磷化氢(PH3-)作掺杂气体，加速电压为5至30KV，例如10KV。剂量为1×1014至8×1015cm-2，例如是2×1015cm-2。
在这种掺杂过程中，虽然高浓度的磷注入未被栅极绝缘膜809覆盖的区域810，掺杂量很少并且只有区域810的杂质的0.1至5％注入到其表面由栅绝缘膜809所覆盖，而且由本发明中的栅绝缘膜阻挡的区域811。结果，形成了N型高浓度杂质区810和低浓度杂质区811(图8D)。
然后从上面辐照的激光束，进行激光退火，以便激活该掺杂的杂质。然而，在这种情形下，低浓度杂质区811与有源区间的各个边界没有辐照足够的激光束。然而如前所述，由于掺杂在低浓度杂质区811的量是很少的，硅结晶的破坏是少的，因此不太需要用激光束辐照来改善结晶性。
相反，高浓度杂质区810和低密度杂质区811间的相应的边界需要用激光束进行充分地辐照。这是由于在高浓度杂质区811的结晶缺陷是大的，而且由于大量的杂质离子注入该区。如图所示本实施例(图8E)的结构可见，激光束也透射到边界部分。
然后用等离子体CVD方法形成厚
Figure GA20169792200610094492001D00191
的氧化硅膜812作为层间绝缘体，并在其上做接触孔及以便用像一氮化钛和铝那样的金属材料的多层膜形成一个电极以及TFT的源和漏区的布线813和814。最后，在一个大气压的氢的气氛中，在350℃的温度退火30分钟。通过上述的过程，完成了薄膜晶体管的制作。
用本实施例的方法可以获得和所谓的低浓度漏极(LDD)结构相同的结构。已经表明LDD结构在抑制热载流子引起的退化方面是有效的，根据本实施例，在生产的TFT中可以获得相同的效果。然而与为获得LDD的公知工艺方法相比较，本实施例的特征在于用单一的掺杂工艺方法可以获得LDD。此外，本实施例的特征在于高浓度杂质区810是由疏松阳极氧化物807所限定的栅绝缘膜809所限定。这也就是杂质区是由疏松阳极氧化物807所间接限定。然后，如本实施例中所显示的LDD区域的宽度X基本上由疏松的阳极氧化物的宽度所决定。
在本和先前的实施中所示的TFT生产的方法的使用允许进行较高的集成。而且在这时，如果偏移区域或LDD区域的宽度X是随TFT所要求的特征而变化是更方便的。图9是用于集成电路的电一光系统的方框图，在该集成电路中，在一个玻璃衬底上安置一个显示、CPU、存储器等等。
这里，一个输入端口读取来自外面一个信号输入，并且将其转换为图象信号。一个校正存储器，其实质是一个有源矩阵板的存储器用以校正输入信号或者对应该板特征的类似信号。这个校正存储器用其内部的非易失的存储器保持表征每个象素的信息，并且一条一条地校正。这也就是当电光器件的象素中有一个点缺陷，校正存储器发送一个与该点周围的那些象素相应的一个校正信号，覆盖该点缺陷使得该缺陷点变得不明显。或者当一个象素比周围的象素暗，它发送给该象素一个较大的信号使得它与周围的象素有相同的亮度。
该CPU和存储器与普通计算机中的相同。该存储器具有象RAM一类能容纳每个象素的图象记忆。一个背面光用于从背面照射衬底并且根据图象信息改善该背面光。
通过形成能够分别改善阳极氧化状态的3至10行线能获得适合每种这样的电路的偏移区或LDD区的宽度。一般地在有源短阵电路(91)的一个TFT中当沟道长度是10微米时，LDD区的宽度可以是0.4至1微米，例如0.6微米。在一个驱动器中的N沟道型TFT(薄膜晶体管)中当沟道长度为8μm，沟宽为200μm，LDD区的宽度可以是0.2～0.3μm，比如是0.25μm。
同理在一P沟道型TFT中，当沟道长度是5微米，沟道宽度是500微米，LDD区域的宽度可以是0至0.2微米，例如是0.1微米。
在一解码器中的N沟道型的TFT中，当沟道长度是8微米而沟道宽度是10微米，LDD区的宽度可以是0.3至0.4微米，例如是0.35微米。同样在P沟道型TFT中，当沟道长度是5微米以及沟道宽度是10微米，LDD区的宽度可以是0至0.2微米，例如是0.1微米。此外，在图9中的CPU，输入端口、校正存储器和存储器的NTFT和PTFT(N沟道薄膜晶体管和P沟道薄膜晶体管)的LDD区域的宽度与解码器相似，为在高频下低功耗的工作可作优化选择。因此，电光器件94可以形成在有一个绝缘表面的相同衬底上。
如上所述，本发明允许改善诸如在低温工艺过程中生产的MOS晶体管、薄膜晶体管以及类似的晶体管等MIS型半导体器件的可靠性。特别是当它在一种状态保留超过10小时，这种状态是源极接地，以及漏极和或栅极的一个或二者加上高于+20V或低于-20V的电位，对晶体管的特性不产生大的影响。
虽然这些实施例的解释是集中在薄膜晶体管上，不须说在一种单晶的半导体衬底上生产MIS型半导体器件也能获得与本发明的相同效果。
并且至于半导体材料，同本发明中提及的硅一样，用硅锗合金、碳化硅、锗、硒化镉、疏化镉、砷化镓或类似的均可获得相同的效果。如上所述，本发明对于工业是有益的。
参照本发明的优选实施例详细说明和描述了本发明，本技术领域的普通技术人员将明白在不离开本发明的精神和范围的情况下可以做出许许多多的前述的或其它的形式上和细节上的改变。

Claims (6)

1.一种电光系统，包括：
显示器，包括衬底上的驱动器电路，所述驱动器电路包含n沟道薄膜晶体管和p沟道薄膜晶体管；
其中所述n沟道薄膜晶体管和所述p沟道薄膜晶体管中的每个包括：
半导体层；
形成在所述半导体层中的源区和漏区，所述源区和所述漏区之间有位于所述半导体层中的沟道区；
毗邻所述沟道区的栅绝缘膜；
毗邻所述沟道区包括钼的栅极，所述栅极和所述沟道区之间介有所述栅绝缘膜；及
一对轻度掺杂区，其中一个轻度掺杂区位于所述沟道区和所述源区之间，而另一个轻度掺杂区位于所述沟道区和所述漏区之间，
其中所述n沟道薄膜晶体管中的每个轻度掺杂区的宽度为0.2至0.3微米，而所述p沟道薄膜晶体管中的每个轻度掺杂区的宽度为0至0.2微米。
2.根据权利要求1的电光系统，其中所述衬底是玻璃衬底。
3.根据权利要求1的电光系统，其中所述n沟道薄膜晶体管的所述轻度掺杂区含有浓度比所述n沟道薄膜晶体管的所述源区和漏区低的磷。
4.一种电光系统，包括：
显示器，包括衬底上的驱动器电路，所述驱动器电路包含n沟道薄膜晶体管和p沟道薄膜晶体管；
其中所述n沟道薄膜晶体管和所述p沟道薄膜晶体管中的每个包括：
半导体层；
形成在所述半导体层中的源区和漏区，所述源区和所述漏区之间有位于所述半导体层中的沟道区；
毗邻所述沟道区的栅绝缘膜；
毗邻所述沟道区包括钨的栅极，所述栅极和所述沟道区之间介有所述栅绝缘膜；及
一对轻度掺杂区，其中一个轻度掺杂区位于所述沟道区和所述源区之间，而另一个轻度掺杂区位于所述沟道区和所述漏区之间，
其中所述n沟道薄膜晶体管中的每个轻度掺杂区的宽度为0.2至0.3微米，而所述p沟道薄膜晶体管中的每个轻度掺杂区的宽度为0至0.2微米。
5.根据权利要求4的电光系统，其中所述衬底是玻璃衬底。
6.根据权利要求4的电光系统，其中所述n沟道薄膜晶体管的所述轻度掺杂区含有浓度比所述n沟道薄膜晶体管的所述源区和漏区低的磷。
CN2006100944920A 1993-01-18 1994-01-18 半导体器件 Expired - Lifetime CN101090124B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP23287/1993 1993-01-18
JP2328793 1993-01-18
JP323117/1993 1993-11-29
JP32311793A JP3437863B2 (ja) 1993-01-18 1993-11-29 Ｍｉｓ型半導体装置の作製方法

Related Parent Applications (2)

Application Number Title Priority Date Filing Date
CN94101918A Division CN1058108C (zh) 1993-01-18 1994-01-18 Mis半导体器件的制造方法
CNB2004100422940A Division CN1297007C (zh) 1993-01-18 1994-01-18 半导体器件

Publications (2)

Publication Number Publication Date
CN101090124A CN101090124A (zh) 2007-12-19
CN101090124B true CN101090124B (zh) 2011-11-02

Family

ID=26360618

Family Applications (4)

Application Number Title Priority Date Filing Date
CNB2004100422940A Expired - Lifetime CN1297007C (zh) 1993-01-18 1994-01-18 半导体器件
CN2006100944920A Expired - Lifetime CN101090124B (zh) 1993-01-18 1994-01-18 半导体器件
CN94101918A Expired - Lifetime CN1058108C (zh) 1993-01-18 1994-01-18 Mis半导体器件的制造方法
CNB981159605A Expired - Lifetime CN1156016C (zh) 1993-01-18 1998-07-07 金属绝缘体半导体类型的半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2004100422940A Expired - Lifetime CN1297007C (zh) 1993-01-18 1994-01-18 半导体器件

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN94101918A Expired - Lifetime CN1058108C (zh) 1993-01-18 1994-01-18 Mis半导体器件的制造方法
CNB981159605A Expired - Lifetime CN1156016C (zh) 1993-01-18 1998-07-07 金属绝缘体半导体类型的半导体器件及其制造方法

Country Status (5)

Country Link
US (5) US5627084A (zh)
JP (1) JP3437863B2 (zh)
KR (1) KR0145458B1 (zh)
CN (4) CN1297007C (zh)
TW (1) TW234771B (zh)

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
TW297142B (zh) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US6777763B1 (en) * 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JPH07335904A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
JP3153065B2 (ja) * 1993-12-27 2001-04-03 株式会社半導体エネルギー研究所 半導体集積回路の電極の作製方法
US5616935A (en) * 1994-02-08 1997-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit having N-channel and P-channel transistors
KR100321541B1 (ko) * 1994-03-09 2002-06-20 야마자끼 순페이 능동 매트릭스 디스플레이 장치의 작동 방법
US6723590B1 (en) 1994-03-09 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for laser-processing semiconductor device
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
US6798394B1 (en) 1994-10-07 2004-09-28 Semiconductor Energy Laboratory Co., Ltd. Active matrix panel
JP3173760B2 (ja) 1994-11-11 2001-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3469337B2 (ja) * 1994-12-16 2003-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5771110A (en) 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
US6790714B2 (en) 1995-07-03 2004-09-14 Sanyo Electric Co., Ltd. Semiconductor device, display device and method of fabricating the same
TW371796B (en) 1995-09-08 1999-10-11 Semiconductor Energy Lab Co Ltd Method and apparatus for manufacturing a semiconductor device
US6225174B1 (en) 1996-06-13 2001-05-01 Micron Technology, Inc. Method for forming a spacer using photosensitive material
TW324862B (en) * 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
CA2263073A1 (en) 1996-07-16 1998-01-22 Michael Brown Circuit protection arrangements
JP3856889B2 (ja) * 1997-02-06 2006-12-13 株式会社半導体エネルギー研究所 反射型表示装置および電子デバイス
KR100269520B1 (ko) * 1997-07-29 2000-10-16 구본준 박막트랜지스터, 액정표시장치와 그 제조방법
KR100413569B1 (ko) 1997-11-28 2003-12-31 마쯔시다덴기산교 가부시키가이샤 반도체불순물의 활성화방법 및 활성화장치
US6349022B1 (en) 1998-09-18 2002-02-19 Tyco Electronics Corporation Latching protection circuit
US20020008257A1 (en) * 1998-09-30 2002-01-24 John P. Barnak Mosfet gate electrodes having performance tuned work functions and methods of making same
JP4436469B2 (ja) * 1998-09-30 2010-03-24 三洋電機株式会社 半導体装置
EP2264771A3 (en) 1998-12-03 2015-04-29 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US6535535B1 (en) * 1999-02-12 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and semiconductor device
JP3399432B2 (ja) * 1999-02-26 2003-04-21 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
TW444257B (en) 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
JP4527070B2 (ja) * 1999-04-12 2010-08-18 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、並びに電子機器
US6335292B1 (en) * 1999-04-15 2002-01-01 Micron Technology, Inc. Method of controlling striations and CD loss in contact oxide etch
TW518637B (en) 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6661096B1 (en) * 1999-06-29 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Wiring material semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6777254B1 (en) 1999-07-06 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6952020B1 (en) * 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1208603A1 (en) * 1999-08-31 2002-05-29 E Ink Corporation Transistor for an electronically driven display
US6885366B1 (en) * 1999-09-30 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
US6872607B2 (en) * 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW565939B (en) * 2000-04-07 2003-12-11 Koninkl Philips Electronics Nv Electronic device manufacture
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6608449B2 (en) * 2000-05-08 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Luminescent apparatus and method of manufacturing the same
TWI286338B (en) * 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6825820B2 (en) * 2000-08-10 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2002151526A (ja) * 2000-09-04 2002-05-24 Seiko Epson Corp 電界効果トランジスタの製造方法および電子装置
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
JP2002202527A (ja) * 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
SG114529A1 (en) * 2001-02-23 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6501135B1 (en) * 2001-05-04 2002-12-31 Advanced Micro Devices, Inc. Germanium-on-insulator (GOI) device
JP5025057B2 (ja) * 2001-05-10 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3918741B2 (ja) * 2002-03-28 2007-05-23 セイコーエプソン株式会社 電気光学装置の製造方法、及び半導体装置の製造方法
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP4463493B2 (ja) 2002-04-15 2010-05-19 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US7977390B2 (en) 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
EP1596427A4 (en) * 2003-02-19 2009-06-10 Panasonic Corp PROCESS FOR INTRODUCING CONTAMINATION
US7294580B2 (en) * 2003-04-09 2007-11-13 Lam Research Corporation Method for plasma stripping using periodic modulation of gas chemistry and hydrocarbon addition
US6916746B1 (en) 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
JP4589606B2 (ja) * 2003-06-02 2010-12-01 住友重機械工業株式会社 半導体装置の製造方法
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7115488B2 (en) * 2003-08-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
EP1672683A4 (en) * 2003-10-09 2008-10-01 Matsushita Electric Ind Co Ltd TRANSITION EDUCATION PROCEDURE AND OBJECT THEREFORE TO BE PROCESSED AND PRODUCED
WO2005043617A1 (en) * 2003-10-31 2005-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and design method thereof
US20080185667A1 (en) * 2004-09-17 2008-08-07 Kenichi Yoshino Thin Film Semiconductor Device and Method for Manufacturing the Same
US7192815B2 (en) * 2004-11-15 2007-03-20 Chunghwa Picture Tubes, Ltd. Method of manufacturing a thin film transistor
JP2006179213A (ja) * 2004-12-21 2006-07-06 Seiko Epson Corp パターン形成基板、電気光学装置及び電気光学装置の製造方法
US7459100B2 (en) * 2004-12-22 2008-12-02 Lam Research Corporation Methods and apparatus for sequentially alternating among plasma processes in order to optimize a substrate
US7491647B2 (en) * 2005-03-08 2009-02-17 Lam Research Corporation Etch with striation control
US7241683B2 (en) * 2005-03-08 2007-07-10 Lam Research Corporation Stabilized photoresist structure for etching process
US8314024B2 (en) 2008-12-19 2012-11-20 Unity Semiconductor Corporation Device fabrication
DE102005033714A1 (de) * 2005-07-12 2007-01-18 Schefenacker Vision Systems Germany Gmbh Verfahren und Vorrichtung zur Herstellung eines elektrolumineszierenden Leuchtelements
WO2007046290A1 (en) * 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7910489B2 (en) * 2006-02-17 2011-03-22 Lam Research Corporation Infinitely selective photoresist mask etch
JP5352081B2 (ja) * 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE102008003953A1 (de) * 2007-02-28 2008-09-04 Fuji Electric Device Technology Co. Ltd. Verfahren zur Herstellung eines Halbleiterelements
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5286706B2 (ja) * 2007-07-10 2013-09-11 三菱電機株式会社 電力用半導体装置とその製造方法
JP4737221B2 (ja) * 2008-04-16 2011-07-27 ソニー株式会社 表示装置
US7994016B2 (en) * 2009-11-11 2011-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for obtaining quality ultra-shallow doped regions and device having same
KR102044667B1 (ko) 2013-05-28 2019-11-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법
WO2016009715A1 (ja) * 2014-07-16 2016-01-21 株式会社Ｊｏｌｅｄ トランジスタ、表示装置および電子機器
CN113540283B (zh) * 2021-06-18 2023-01-24 西安理工大学 一种二维电子气型光电导纵向开关及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0502600A2 (en) * 1991-03-05 1992-09-09 nVIEW CORPORATION Method and apparatus for displaying RGB and sync video without auxiliary frame storage memory

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988214A (en) 1968-06-17 1976-10-26 Nippon Electric Company, Ltd. Method of fabricating a semiconductor device
JPS5124341B2 (zh) * 1971-12-24 1976-07-23
JPS4995591A (zh) 1973-01-12 1974-09-10
US3997367A (en) 1975-11-20 1976-12-14 Bell Telephone Laboratories, Incorporated Method for making transistors
GB2054264B (en) * 1979-06-22 1983-11-02 France Etat Service Postale Deposition and etching process for making semi-conductor components
US4335161A (en) * 1980-11-03 1982-06-15 Xerox Corporation Thin film transistors, thin film transistor arrays, and a process for preparing the same
US4409724A (en) * 1980-11-03 1983-10-18 Texas Instruments Incorporated Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
GB2107115B (en) * 1981-07-17 1985-05-09 Citizen Watch Co Ltd Method of manufacturing insulated gate thin film effect transitors
JPS5823479A (ja) 1981-08-05 1983-02-12 Fujitsu Ltd 半導体装置の製造方法
JPS58105574A (ja) * 1981-12-17 1983-06-23 Seiko Epson Corp 液晶表示装置
JPS58118154A (ja) * 1982-01-07 1983-07-14 Seiko Epson Corp 半導体集積回路装置
US4590663A (en) * 1982-02-01 1986-05-27 Texas Instruments Incorporated High voltage CMOS technology with N-channel source/drain extensions
JPS58186979A (ja) 1982-04-23 1983-11-01 Omron Tateisi Electronics Co 半導体受光発光素子
JPS58186949A (ja) 1982-04-26 1983-11-01 Toshiba Corp 薄膜半導体装置の製造方法
JPS59188974A (ja) 1983-04-11 1984-10-26 Nec Corp 半導体装置の製造方法
US4503601A (en) 1983-04-18 1985-03-12 Ncr Corporation Oxide trench structure for polysilicon gates and interconnects
JPS59220971A (ja) 1983-05-31 1984-12-12 Toshiba Corp 半導体装置の製造方法
JPH0695563B2 (ja) * 1985-02-01 1994-11-24 株式会社日立製作所 半導体装置
US4727038A (en) 1984-08-22 1988-02-23 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor device
JPS61224459A (ja) 1985-03-29 1986-10-06 Toshiba Corp 半導体装置およびその製造方法
US4751196A (en) * 1985-04-01 1988-06-14 Motorola Inc. High voltage thin film transistor on PLZT and method of manufacture thereof
JPS6224460A (ja) 1985-07-23 1987-02-02 Victor Co Of Japan Ltd テ−プたるみ巻き取り装置
EP0222215B1 (en) 1985-10-23 1991-10-16 Hitachi, Ltd. Polysilicon mos transistor and method of manufacturing the same
US4701423A (en) 1985-12-20 1987-10-20 Ncr Corporation Totally self-aligned CMOS process
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JPS62229873A (ja) * 1986-03-29 1987-10-08 Hitachi Ltd 薄膜半導体装置の製造方法
JPS6319876A (ja) * 1986-07-11 1988-01-27 Fuji Xerox Co Ltd 薄膜トランジスタ装置
JPS6356916A (ja) 1986-08-28 1988-03-11 Toshiba Corp 半導体装置の製造方法
JPS6366969A (ja) 1986-09-08 1988-03-25 Nippon Telegr & Teleph Corp <Ntt> 高耐圧多結晶シリコン薄膜トランジスタ
GB8623240D0 (en) * 1986-09-26 1986-10-29 Emi Plc Thorn Display device
JPS6384161A (ja) * 1986-09-29 1988-04-14 Matsushita Electronics Corp 半導体装置の製造方法
JPH0687503B2 (ja) 1987-03-11 1994-11-02 株式会社日立製作所 薄膜半導体装置
JP2764395B2 (ja) 1987-04-20 1998-06-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
US5153702A (en) 1987-06-10 1992-10-06 Hitachi, Ltd. Thin film semiconductor device and method for fabricating the same
JPS647567A (en) * 1987-06-29 1989-01-11 Ricoh Kk Mos transistor
JPS647567U (zh) 1987-06-30 1989-01-17
JPS6424460A (en) 1987-07-20 1989-01-26 Fujitsu Ltd Manufacture of semiconductor device
JPS6424460U (zh) 1987-07-30 1989-02-09
NL8800222A (nl) 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op zelfregistrerende wijze metaalsilicide wordt aangebracht.
JPH0666279B2 (ja) 1988-02-05 1994-08-24 日本電信電話株式会社 化合物半導体薄膜の成長方法及び成長装置
JP2771812B2 (ja) 1988-02-05 1998-07-02 ソニー株式会社 半導体装置の製造方法
US5238859A (en) 1988-04-26 1993-08-24 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US4943383A (en) * 1988-06-23 1990-07-24 Mobil Oil Corporation Novel lubricant epoxides
US5493129A (en) * 1988-06-29 1996-02-20 Hitachi, Ltd. Thin film transistor structure having increased on-current
US5146291A (en) 1988-08-31 1992-09-08 Mitsubishi Denki Kabushiki Kaisha MIS device having lightly doped drain structure
US4978626A (en) 1988-09-02 1990-12-18 Motorola, Inc. LDD transistor process having doping sensitive endpoint etching
JP2743396B2 (ja) 1988-09-08 1998-04-22 ソニー株式会社 半導体装置の製造方法
JP2934445B2 (ja) 1988-12-14 1999-08-16 ソニー株式会社 薄膜トランジスタの形成方法
JPH02162738A (ja) 1988-12-15 1990-06-22 Nec Corp Ｍｏｓ　ｆｅｔ　の製造方法
JPH02181963A (ja) 1989-01-09 1990-07-16 Nec Corp 半導体装置の製造方法
JPH02206162A (ja) 1989-02-06 1990-08-15 Matsushita Electron Corp 半導体装置の製造方法
JPH0316140A (ja) 1989-03-14 1991-01-24 Matsushita Electron Corp Ｍｏｓ型半導体装置の製造方法
JPH02246277A (ja) * 1989-03-20 1990-10-02 Matsushita Electron Corp Ｍｏｓトランジスタおよびその製造方法
JP2941908B2 (ja) * 1989-07-31 1999-08-30 キヤノン株式会社 薄膜トランジスタ及びその製造方法並びにそれを有する装置
US5296401A (en) * 1990-01-11 1994-03-22 Mitsubishi Denki Kabushiki Kaisha MIS device having p channel MOS device and n channel MOS device with LDD structure and manufacturing method thereof
JPH03227068A (ja) * 1990-02-01 1991-10-08 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JPH03244134A (ja) 1990-02-21 1991-10-30 Mitsubishi Electric Corp 半導体装置の製造方法
JPH04226039A (ja) 1990-05-11 1992-08-14 Asahi Glass Co Ltd 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板
DE69127395T2 (de) 1990-05-11 1998-01-02 Asahi Glass Co Ltd Verfahren zum Herstellen eines Dünnfilm-Transistors mit polykristallinem Halbleiter
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JPH0442579A (ja) * 1990-06-08 1992-02-13 Seiko Epson Corp 薄膜トランジスタ及び製造方法
US5227321A (en) 1990-07-05 1993-07-13 Micron Technology, Inc. Method for forming MOS transistors
JPH0475387A (ja) 1990-07-18 1992-03-10 Sony Corp Ｍｉｓ型半導体装置
US5112764A (en) * 1990-09-04 1992-05-12 North American Philips Corporation Method for the fabrication of low leakage polysilicon thin film transistors
JP2947654B2 (ja) 1990-10-31 1999-09-13 キヤノン株式会社 Ｍｉｓ型トランジスタ
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
JP2767495B2 (ja) 1990-11-26 1998-06-18 株式会社半導体エネルギー研究所 半導体装置および表示装置
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
US5097301A (en) 1990-12-19 1992-03-17 Intel Corporation Composite inverse T-gate metal oxide semiconductor device and method of fabrication
JPH0817236B2 (ja) 1990-12-25 1996-02-21 株式会社半導体エネルギー研究所 半導体装置
KR940008180B1 (ko) * 1990-12-27 1994-09-07 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 액정 전기 광학 장치 및 그 구동 방법
US5258325A (en) * 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
JPH04241466A (ja) * 1991-01-16 1992-08-28 Casio Comput Co Ltd 電界効果型トランジスタ
JP3209229B2 (ja) 1991-01-22 2001-09-17 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JPH04254335A (ja) 1991-02-06 1992-09-09 Nec Corp 半導体装置及びその製造方法
US5521107A (en) 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
KR960001611B1 (ko) * 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
US5468987A (en) 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR940000143B1 (ko) * 1991-06-25 1994-01-07 재단법인 한국전자통신연구소 대형 박막 트랜지스터(TFT) 액정 디스플레이 패널(LCD panel)의 제조방법
GB9114018D0 (en) * 1991-06-28 1991-08-14 Philips Electronic Associated Thin-film transistor manufacture
US5151374A (en) 1991-07-24 1992-09-29 Industrial Technology Research Institute Method of forming a thin film field effect transistor having a drain channel junction that is spaced from the gate electrode
US5545571A (en) * 1991-08-26 1996-08-13 Semiconductor Energy Laboratory Co., Ltd. Method of making TFT with anodic oxidation process using positive and negative voltages
US5495121A (en) 1991-09-30 1996-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2650543B2 (ja) * 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
JP2750380B2 (ja) 1991-12-03 1998-05-13 株式会社 半導体エネルギー研究所 半導体装置の作製方法
US5422293A (en) * 1991-12-24 1995-06-06 Casio Computer Co., Ltd. Method for manufacturing a TFT panel
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH05226364A (ja) 1992-02-14 1993-09-03 Fujitsu Ltd Ｍｉｓ型電界効果トランジスタの製造方法
JPH05315329A (ja) * 1992-05-11 1993-11-26 Fujitsu Ltd アルミニウム配線または電極の形成方法および薄膜トランジスタマトリックスの製造方法
US5241193A (en) 1992-05-19 1993-08-31 Motorola, Inc. Semiconductor device having a thin-film transistor and process
DE69327028T2 (de) * 1992-09-25 2000-05-31 Sony Corp Flüssigkristall-Anzeigevorrichtung
US5576556A (en) 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
TW297142B (zh) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH07135323A (ja) 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JP3153065B2 (ja) * 1993-12-27 2001-04-03 株式会社半導体エネルギー研究所 半導体集積回路の電極の作製方法
KR100321541B1 (ko) 1994-03-09 2002-06-20 야마자끼 순페이 능동 매트릭스 디스플레이 장치의 작동 방법
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3312083B2 (ja) 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JPH09191111A (ja) * 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6259138B1 (en) * 1998-12-18 2001-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0502600A2 (en) * 1991-03-05 1992-09-09 nVIEW CORPORATION Method and apparatus for displaying RGB and sync video without auxiliary frame storage memory

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开平4-278925A 1992.10.05
JP特开平5-235350A 1993.09.10

Also Published As

Publication number Publication date
CN1219775A (zh) 1999-06-16
US5627084A (en) 1997-05-06
US7408233B2 (en) 2008-08-05
CN1297007C (zh) 2007-01-24
US6995432B2 (en) 2006-02-07
JP3437863B2 (ja) 2003-08-18
US6489632B1 (en) 2002-12-03
KR0145458B1 (ko) 1998-08-17
CN101090124A (zh) 2007-12-19
CN1156016C (zh) 2004-06-30
CN1058108C (zh) 2000-11-01
US20030107036A1 (en) 2003-06-12
US5939731A (en) 1999-08-17
US20050250266A1 (en) 2005-11-10
JPH06267982A (ja) 1994-09-22
CN1538522A (zh) 2004-10-20
CN1092556A (zh) 1994-09-21
TW234771B (zh) 1994-11-21

Similar Documents

Publication Publication Date Title
CN101090124B (zh) 半导体器件
JPH07335906A (ja) 薄膜状半導体装置およびその作製方法
US20040016924A1 (en) Top gate type thin film transistor
JPH07135318A (ja) 半導体装置の作製方法
JPH05275452A (ja) 薄膜状絶縁ゲイト型半導体装置およびその作製方法
US20020105033A1 (en) Thin film transistor having lightly and heavily doped source/drain regions and its manufacture
JPH07169974A (ja) 半導体装置およびその作製方法
JP3325992B2 (ja) 半導体装置の作製方法
JP3330736B2 (ja) 半導体装置の作製方法
JP4675680B2 (ja) 薄膜トランジスタ基板の製造方法
KR100411321B1 (ko) 박막 전계 효과 트랜지스터를 구비한 반도체 장치 및 그제조 방법
JP3224215B2 (ja) 薄膜状絶縁ゲイト型半導体装置の作製方法
JPH08264802A (ja) 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ
KR100282233B1 (ko) 박막트랜지스터 및 그 제조방법
JPH04362616A (ja) アクティブマトリクスパネル
JPS62214669A (ja) 自己整合型非晶質シリコン薄膜トランジスタ及びその製造方法
JPH0582552A (ja) 薄膜トランジスタの製造方法
JP3465772B2 (ja) 半導体装置の製造方法
KR0170467B1 (ko) 비단결정 반도체 장치 및 그 제조 방법
JP2000150907A (ja) 半導体装置の作製方法
JP3676289B2 (ja) 逆スタガー型の薄膜トランジスタ及びそれを用いた液晶表示装置
JP3084252B2 (ja) 逆スタガ型絶縁ゲイト型半導体装置の作製方法
JP2004064056A (ja) 半導体集積回路の作製方法
KR0185822B1 (ko) 반도체장치
JPH10321869A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Expiration termination date: 20140118

Granted publication date: 20111102

CX01 Expiry of patent term