CN101118313B - 导电微结构的低温制造 - Google Patents

导电微结构的低温制造 Download PDF

Info

Publication number
CN101118313B
CN101118313B CN200710146451.6A CN200710146451A CN101118313B CN 101118313 B CN101118313 B CN 101118313B CN 200710146451 A CN200710146451 A CN 200710146451A CN 101118313 B CN101118313 B CN 101118313B
Authority
CN
China
Prior art keywords
amorphous silicon
substrate
runner plate
circuit
hinge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710146451.6A
Other languages
English (en)
Other versions
CN101118313A (zh
Inventor
潘晓和
李啟光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Display USA Inc
Original Assignee
Spatial Photonics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spatial Photonics Inc filed Critical Spatial Photonics Inc
Publication of CN101118313A publication Critical patent/CN101118313A/zh
Application granted granted Critical
Publication of CN101118313B publication Critical patent/CN101118313B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/047—Optical MEMS not provided for in B81B2201/042 - B81B2201/045
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0176—Chemical vapour Deposition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0721—Forming the micromechanical structure with a low-temperature process

Abstract

一种制造微结构的方法，包括：在低于550℃的温度下在具有电路的衬底上沉积非晶硅以形成第一结构部分，其中第一结构至少设置一个从电路接收电信号的部分。

Description

导电微结构的低温制造
技术领域
本说明书涉及一种制造微结构和微器件的方法。
背景技术
通常使用平面微制造工艺制造微机电器件(MEMS)，该工艺通常以自底向上法在衬底上形成数层微结构。先沉积和处理下层，然后是上层。通过常用的微制造技术例如沉积、光掩模、蚀刻、抛光、清洗以及使用牺牲材料可以在衬底上形成三维结构。
MEMS通常包括用于控制微结构的电路。通常首先在衬底中制造该电路。然后微结构在已经包含电路的衬底上形成。例如，能够在衬底中具有用于控制镜子的电路或控制电路的衬底上形成可倾斜微镜。可倾斜镜的镜板包括作为用于反射入射光的镜子表面的反射上表面。控制电路与镜板上的导电表面和衬底上的电极电连接。当控制电路在导电表面和表面电极之间加上电势时，可倾斜镜可以倾斜。通常在一层或多层互补金属氧化物半导体(CMOS)材料中制造控制电路。
上述微结构制造工艺可能包括几个挑战。首先，如果随后的工艺步骤温度高于500℃更高的温度，CMOS电路会遭受热破坏。另外，微结构通常包括导电部分以使导电部分的电压被外部控制，如上述可倾斜微镜所示。并且，使用微镜结构会给材料选择和制造工艺带来限制。例如，一些可倾斜微镜需要在镜板上表面处具有高反射率，但从其它表面的反射和散射最小以减小光噪声并提高在图像显示中的对比度。
发明内容
在一方面，本发明涉及一种制造微结构的方法。该方法包括在低于550℃的温度下在具有电路的衬底上沉积非晶硅以形成第一结构部分，其中第一结构部分的至少一部分被配置以接收来自电路的电信号的部分。
在另一方面，本发明涉及在衬底上形成非晶硅层的方法。该方法包括在约150℃和约400℃之间的温度、1至10Torr的压力、速度在20-300sccm范围的SiH4气体流、速度在20-500sccm范围的PH3气体流、速度在2000-10000sccm范围的氦气流和50-1200瓦的RF功率下在处理室中沉积非晶硅，以得到电导率在0.1至100Ω-1cm-1范围、机械应力在-250Mpa和约250Mpa之间以及反射率在50％以下这几个特征中的一个或多个的沉积硅层。
在另一方面，本发明涉及一种制造可倾斜微镜板的方法。该方法包括在具有配置有电路的衬底上形成铰链支撑柱以控制可倾斜微镜板的移动；在衬底上沉积牺牲材料；在牺牲材料上沉积一层或多层结构材料以使一层或多层中的至少一层与铰链支撑柱接触，沉积步骤包括在低于550℃的温度下沉积非晶硅；在一层或多层结构材料中形成开口，其中开口提供从外部到一层或多层结构材料下面的牺性材料的通道；并且除去牺牲材料以限定可倾斜的微镜板。
方法的实施可以包括一个或多个以下的步骤。沉积非晶硅的步骤可以包括在处理室中通过PECVD沉积非晶硅。处理条件可以包括在处理室内1至10Torr的压力、流速在20-300sccm范围的SiH4气流、流速在20-500sccm范围的PH3气流、流速在2000-10000sccm范围的氦气流、或50-1200瓦的RF功率。通过PECVD在处理室中沉积非晶硅可以在1至10Torr的压力下利用流速在20-300sccm范围的SiH4气流、流度在20-500sccm范围的PH3气流、流速在2000-10000sccm范围的氦气流、或50-1200瓦的RF功率进行。沉积非晶硅的步骤可以在约150℃至约450℃的范围的温度下进行。该方法可以进一步包括在衬底上形成电极，其中当在第一结构部分和衬底上的电极之间施加电压时，第一结构部分能够移动。该方法可以进一步包括提供包括CMOS电路的衬底。该方法可以进一步包括使用结构材料在衬底上形成第二结构部分，其中第二结构部分连接到第一结构部分。该方法可以进一步包括在衬底上引入牺牲材料；在第二结构部分和牺牲材料上沉积非晶硅层；在非晶硅层中形成开口以提供到牺牲层的入口；除去牺牲材料以暴露第一结构部分、第二结构部分、非晶硅层的下表面，其中非晶硅层的至少一部分通过空气间隙从衬底隔开。
在另一方面，本发明涉及一种器件，包括：具有电路的衬底；和在衬底上的微机电结构，其中微机电结构具有可移动部分，并且微机电结构的至少一部分由与电路电通信的非晶硅形成。
该器件的实施以包括一个或多个下面的步骤。器件的至少一部分能够由0.1至100Ω-1cm-1范围的电导率、低于50％的反射率、或在约-250Mpa和约250Mpa之间的机械应力中的一个或多个特征表征。第一结构部分的至少一部分能够由0.5至100Ω-1cm-1范围的电导率、低于40％的反射率、或在约-150Mpa和约150Mpa之间的机械应力中的一个或多个特征表征。
本发明的实施可以包括一个或多个下面的优点。本说明书公开了解决上述微结构制造挑战的方法和系统。本发明公开的方法和系统可以使微结构在低于500℃的温度下制造，其可以阻止对控制衬底中的CMOS电路的热损坏。微结构可以是导电的，其允许使微结构从控制衬底中的CMOS电路接收电控制信号。微结构也具有低的光反射率，其对于光学器件例如可倾斜镜的非镜表面可能是需要的。并且，所公开的工艺条件可以产生具有最小机械应力的镜结构。
虽然参考多个实施例部分示出和描述了本发明，本领域技术人员将会理解在不脱离本发明精神和范围的情况下，在形式和细节上可以作出多种修改。
附图说明
图1A说明了当镜板是“开”状态时，通过所述的牺牲材料制造的微镜的截面图。
图1B说明了当镜板是“关”状态时，通过所述牺牲材料制造的微镜的截面图。
图2是长方形状的镜板的阵列的透视图。
图3是示出了用于图2的镜板的控制电路衬底的一部分的顶面的透视图。
图4是示出了具有弧线边缘的镜板阵列的透视图。
图5是示出了用于图4的镜板的控制电路衬底的一部分的顶面的透视图。
图6是具有弯曲前缘和后缘的镜板的放大背面图。
图7是示出了在镜板下部分中的空腔下的扭转铰链和它们的支撑柱的透视底面图。
图8是示出了当在一个方向上旋转15°时，在镜板的扭转铰链周围的最小空气间隙间隔的视图。
图9是基于微镜的空间光调制器的制造流程图。
图10-13是空间光调制器的一部分的截面侧视图，说明了制造多个支撑框架和在寻址电路中连接到存储单元的第一电平电极的一种方法。
图14-17是空间光调制器的一部分的截面侧视图，说明了制造多个支撑柱、第二电平电极和在控制衬底表面上的着陆端的一种方法。
图18-20是空间光调制器的一部分的截面侧视图，说明了制造多个扭转铰链及其在支撑框架上的支架的方法。
图21-23是空间光调制器的一部分的截面侧视图，说明了制造具有多个隐藏铰链的镜板的一个方法。
图24-26是空间光调制器的一部分的截面侧视图，说明镜板层形成和微镜板分离。
图27是说明非晶硅的沉积率作为在PECVD工艺中的SiH4气体和SiH4/PH3气体流速的函数的曲线图。
图28是说明非晶硅的电导率作为在PECVD工艺中的SiH4/PH3气体流速的函数的曲线图。
图29是说明非晶硅的机械应力依靠作为在PECVD工艺中的SiH4/PH3气体流速的函数的曲线图。
图30A-30H是悬臂在制造工艺的不同步骤的截面图。
具体实施方式
在一个示例中，通过基于微镜阵列的空间光调制器(SLM)的制造说明所公开的材料和方法。微镜阵列通常包括单元阵列，其中的每一个单元包括能对轴倾斜的微镜板，还有，产生使微镜板倾斜的静电力的电路。在工作的数字模式下，微镜板能被倾斜以停留在两个位置。在“开启”位置，微镜板导入入射光以形成显示图像中的指定像素。在“关闭”位置，微镜板引导入射光离开显示图像。
单元可以包括用于在“开启”位置和“关闭”位置处机械地停止微镜板的结构。在本说明书中把这些结构称为机械档块。通过倾斜选择的微镜组合以投射光以在显示图像中形成适当的像素，来操作SLM。基于SLM的显示器件通常需要以通常视频应用的高频率刷新图像帧。图像帧刷新的每个示例可以包括把所有或一些微镜倾斜到新的方向。因此提供快速的镜倾斜运动对于任何基于显示器件的功能SLM都是非常重要的。
图1A示出了其中微镜板位于“开启”位置的SLM400的一部分的截面图。来自照明源401的入射光411以入射角θi导入并以θo角度反射作为反射光412经过投影光瞳403向显示表面反射。图1B示出了空间光调制器的相同部分的截面图，而镜板向在铰链106另一侧下面的另一电极旋转。相同的入射光411被反射以比图1A中更大的角度θI和θo形成偏转光412。偏转光412的偏转角由镜板102的尺寸和在镜板102的下表面和弹性着陆端222a和222b之间的空气间隙确定。偏转光412朝光吸收器402离开。
参考图1A和1B，SLM400包括三个主要的部分：控制电路的底部、多个台阶电极的中部、着陆端、铰链支撑柱以及具有隐藏的扭转铰链和空腔的多个镜板覆盖的上部。
底部包括具有寻址电路的控制衬底300，其选择性地控制SLM400中的镜板操作。寻址电路包括存储器单元阵列和用于通信信号的字线/位线互连结构。能使用标准CMOS技术制造在硅晶片衬底上的电寻址电路，并且类似于低密度存储阵列。
高对比SLM400的中间部分包括台阶电极221a和221b，着陆端222a和222b，铰链支撑柱105，和铰链支撑框架202.设计多级台阶电极221a和221b以在转向的角度横跨期间改善静电扭矩的电容耦合效率。通过升高靠近铰链106区域的台阶电极221a和221b的表面，在镜板102和台阶电极221a和221b之间的空气间隙被有效地变窄了。由于静电吸引力与镜板和电极之间的距离的平方成反比，当镜板在其着陆位置倾斜时，该效应变得更加明显。当以模拟方式工作时，高效率的静电耦合使得能够在空间光调制中更精确和稳定地控制单个微镜板的倾斜角。在数字模式，在寻址要操作的电路时SLM的运行需要低得多的驱动电势。在台阶电极221a和221b的第一级和第二级之间的高度差可以在0.2微米到3微米之间变化，取决于在第一级电极和镜板之间的间隙的相对高度。
在控制衬底的顶面上，为了制造的简便，设计一对静止的着陆端222a和222b以具有与台阶电极221a和221b的第二级相同的高度。着陆端222a和222b可以给镜板和臂之间提供一个柔和的机械下触。着陆端222a和222b可以精确地限定镜板能够旋转的最大角度。在控制衬底的表面上添加静止着陆端222a和222b增强了操作的机器人技术并且增强了器件的可靠性。并且，着陆端222a和222b使镜板102和着陆端222a和222b之间的分离更加容易，其能够克服在SLM400的数字操作期间的接触表面粘结。例如，为了初始化横跨转向的角度，即为了使镜子从一个取向向另一取向倾斜，可以在偏压电极303上施加突陡的双极性脉冲电压Vb，偏压电极303通常通过铰链106和铰链支撑柱105连接到每个镜板102。由双极性偏压Vb产生的电势增强了在铰链106两侧的静电力。由于在空气间隙间隔中的巨大差异，在着陆位置两侧的强度是不等的。虽然在镜板102的下表面103c上的偏压Vb的增加对镜板102将会向哪个方向旋转的作用并不大，通过把机电动能转换成存储在变形的铰链106和变形的着陆端222a或222b中存储的弹性应变能，在整个镜板102上的静电力F的快速增加提供了动态的激发。在公共偏压Vb上释放双极脉冲后，随着其从着陆端222a或222b弹出和回弹，形变着陆端222a或222b或形变铰链106的弹性应变能被转换回镜板的动能。向静止状态的镜板的这种扰动能够实现用小得多的寻址电压Va来把镜板102从一个状态倾斜到另一状态。
在控制衬底300的表面上的铰链支撑框架202被设计以强化铰链支撑柱105的机械稳定性，并保持局部的静电势。为了简单，设计铰链支撑框架202的高度与台阶电极221a和221b的第一级的高度相同。利用镜板102的固定尺寸，铰链支撑柱105的高度将会确定微镜阵列的最大偏向角θ。
SLM400的上部分包括微镜阵列，其在上表面上具有光学平坦的反射层103a，在镜板102的下部分中的空腔中具有一对铰链106。在镜板102中的一对铰链106被制造成镜板102的一部分并且保持在反射表面下的最小距离以允许对预定角度旋转的间隔。通过最小化由一对铰链106限定的旋转轴和上反射层表面103a之间的距离，SLM有效地消除了在角转换期间每个镜板的水平位移。在一些实施例中，在SLM阵列中的相邻镜板之间的间隙被减小到小于0.2微米以得到高活化的反射区填充率。
用于SLM400的结构材料优选为导电并且稳定的，具有适当的硬度、弹性和应力。理想地单个材料能提供镜板102需要的硬度和铰链106需要的可塑性。即，材料应当具有足够的强度以在不破碎的情况下偏斜。在此说明书中，这种结构材料称作机电材料。并且，在控制电路的制造后，在构造微镜阵列中使用的材料可以在500℃以下的温度处理，即通常的处理温度范围，在不损坏控制衬底中的预制造电路的情况下。
在图1A和1B中示出的实施例中，镜板102包括三层。反射顶层103a由铝制成，通常厚度为约600埃。中间层103b由硅基材料制成，例如非晶硅，厚度通常为约2000至5000埃。底层103c由钛制成，通常厚度为约600埃。从图1A和1B可以看出，铰链106可以实现为底层103c的一部分。镜板102可以按如下制造。
根据另一实施例，镜板102、铰链106和铰链支撑柱105的材料可以由铝、硅、多晶硅、非晶硅或铝硅合金的其中一种制成。可以通过在低于550℃的温度下在控制室内物理气相沉积(PVD)磁控溅射包含铝和硅的其中一种或两种的靶沉积该材料。通过PECVD也可以形成相同结构的层。
根据另一实施例，镜板102、铰链106和铰链支撑柱105可以由硅、多晶硅、非晶硅、铝、钛、钽、钨、钼和铝、钛、钽、钨、钼的硅化物或合金制成。难熔金属和它们的硅化物与CMOS半导体工艺是兼容的，并且具有相对好的机械性能。这些材料可以通过PVD、CVD、或PECVD沉积。根据镜板102的应用，可以通过进一步沉积金属薄膜的层，例如铝、金、或它们的合金进一步提高它们的光学反射率。
为了实现在视频图像中的高对比率，应该减小或消除来自微镜阵列的任何散射光。大部分的干涉来自由从单个镜板的前缘和后缘照射的散射的衍射图案。解决衍射问题的方法是减小衍射图案的强度并且把来自每个像素的非有源区的散射光导向远离投影瞳的不同的方向。一种方法包括把入射光411以45℃入射到方形形状的镜板102的边缘，其有时被称为对角铰链或对角发光结构。图2示出了透视图，其示出了镜板阵列一部分的顶部，其中每个镜板102具有使用对角照明系统的正方形状。在阵列中镜板的铰链106在沿着镜板的两个相对角并且垂直于入射光411的对角线方向制造。具有对角铰链轴的正方形镜板的优点在于其能够把来自前缘和后缘的散射光以45℃偏离投影瞳403。缺点在于其需要投影棱镜装配系统以被倾斜到SLM的边缘。当使用传统的长方形全内反射(TIR)棱镜系统以分离被在“开”或“关”状态时的镜板102反射的光束时，对角发光系统具有低的光耦合效率。扭绞的聚焦光斑需要比长方形微镜板表面的尺寸更大的照明系统以便覆盖所有的有源像素阵列。更大的长方形TIR棱镜会增加成本、尺寸和投射显示器的重量。
图3示出了用于具有对角发光结构的投射系统的控制电路衬底的一部分的顶部的透射图。对角设置一对台阶电极221a和221b以提高能够耦合到镜板102的静电效率。两个着陆端211a和211b用作用于镜板102的机械着陆的着陆档块以保证倾斜角θ的精确度并且消除接触粘连。当镜板放下时，由于着陆端由高弹性系数的材料制成，这些着陆端222a和222b用作连接弹簧以减小接触区域。在两级台阶电极221a和221b边缘处的着陆端222的第二功能是它们的弹性效应以把它们自己与镜板102分开。当陡突的双极脉冲电压Vb通过镜板阵列的公共偏压电极303施加到镜板102时，通过把静电动能转换为存储在变形铰链106中的弹性应变能，在整个镜板102上的静电力F的快速升高提供了动能激励。随着其从着陆端222a或222b弹开时，弹性应变能被转变回镜板102的动能。
在周期阵列中的镜板的直的边沿或角会产生衍射图案，其会倾向于通过在固定角度处散射入射光411而减小投射图像的对比变。由于在镜板的边缘上的入射光411的散射角度的变化，在阵列中弯曲的前缘和后缘会减小衍射图案。根据一些实施例，通过利用至少一种或一系列具有相对凹陷和延伸的弯曲前和后缘代替矩形镜板的直角或固定角形状的边缘获得衍射强度到透射瞳403的减小，而同时保持了对角发光系统。垂直于入射光411的弯曲的前和后缘可以减小投射系统中的衍射光。
对角发光具有更高的光学系统耦合率，并且能够实现更便宜的、更小的尺寸以及更轻的TIR棱镜。然而，由于来自镜板的前和后缘的散射光被直接散射到透射瞳403，其形成了衍射图案，减小了SLM的对比率。图4示出了用于具有对角发光结构的投射系统的具有矩形镜的镜子阵列的一部分的顶面的透视图。铰链106平行于镜板的前和后缘并且垂直于入射光411，即，在SLM中的镜面像素是对角发光的。在图4中，在阵列中的每个镜板在前缘延伸和后缘退凹中具有一系列弯曲。弯曲边缘减弱了散射光的衍射强度并且其进一步衍射大部分的散射光以多个不同的角度远离光学透射瞳403。每个镜板的前和后缘的曲率半径r可以根据选择的弯曲的数量而变化。随着曲率半径r变小，衍射减小效应变得更突出。为了最大化衍射减小效应，根据一些实施例，设计一系列小的曲率半径r以在阵列中形成每个镜板的前和后缘。弯曲的数量可以根据镜面像素的尺寸而变化。10微米尺寸的正方形镜面像素可以在每个前和后缘上具有两到四个弯曲，并可以提供对于低衍射的最佳结果。
图5是示出了用于具有对角发光结构的投射系统的控制衬底300的一部分的顶部的透视图。不像传统的平面电极，两级台阶电极221a和221b在靠近铰链轴的控制衬底300的表面之上升高，并且使平面镜板102和电极221a和221b之间的有效空气间隙间隔变窄了。台阶电极221a和221b的较低台阶显著增强了镜板102的电容耦合的静电效率。台阶电极221a和221b的级数量可以改变，例如从一到十。然而，台阶电极221a和221b的级数越大，其被制造成器件就约复杂，成本也越高。因此台阶电极221a和221b可以由两到三个台阶形成。图5也示出了机械着陆档块，其包括垂直于控制衬底300表面的着陆端222a和222b。在转换上的横跨角度着陆操作期间，这些着陆端222a和222b提供机械制动。在台阶电极221a和221b的边缘处的着陆端222a和222b用作着陆端以进一步消除接触表面粘结。这种低电压驱动和高效率微镜阵列设计使微镜的总偏向角(|θ|＞15°)更大以提高SLM的亮度和对比度。
这里所述的空间光调制器的优点在于通过使铰链106位于镜板102的下部分的空腔下，其产生高反射区域填充率，其几乎会完全消除在倾斜期间镜板102的水平位移。图6示出了设计以使用用于具有对角发光结构的投射系统的前和后缘的四弯曲度前和后缘减小衍射强度的镜板阵列的一部分的放大的背面图。同样，铰链对106位于两个空腔以下作为镜板下部分103c的一部分。铰链106由位于铰链支撑框架202顶上的铰链支撑柱对支撑。一对铰链支撑柱105在截面上具有比铰链106的宽度更大的宽度W。由于在一对铰链106的轴和镜板的反射表面之间的距离被保持为最小，通过紧密地设置单个镜面像素而不考虑水平位移的情况下，得到了高的反射区域填充率。在一个示例中，镜面像素尺寸(a×b)大约为10微米×10微米，而曲率r的半径为约2.5微米。
图7示出了镜板一部分的放大的背面图。铰链106和铰链支撑柱105位于镜板102的下部分中的空腔下。为了实现最优的性能，最小空气间隙G可以保留在铰链106位于的空腔中。铰链106的尺寸根据镜板102的尺寸而变化。在一个实施例中，每个铰链106的尺寸为约0.1×0.2×3.5微米，而铰链支撑柱105具有每一边宽度W为约1.0微米的正方形截面。由于铰链支撑柱105的顶表面也位于空腔下面，在预定角度θ下不接触更大的铰链支撑柱105的情况下，在空腔中的空气间隙G需要足够高以适应镜板102的角旋转。为了使镜板在不接触铰链支撑柱105的情况下旋转预定角度θ，铰链106所位于的空腔的空气间隙必须大于G＝0.5×W×SIN(θ)，其中W是铰链支撑柱105的横截面宽度。
图8说明了当镜板102沿一个方向旋转15°时，在镜板102的铰链106轴附近的最小空气间隙间隔G。该计算表明在空腔中的铰链106的空气间隙间隔G必须大于G＝0.13W。如果正方铰链支撑柱105的每个边W的宽度为1.0微米，在空腔中的空气间隙间隔G应当大于0.13微米。在倾斜期间没有水平位移的情况下，在微镜板阵列中的单个镜板之间的水平间隙可以被减小到小于0.2微米，其导致了这里所述的SLM的96％的有源反射区域填充率。
在一个实施例中，使用标准CMOS技术的四个依次工艺进行高对比空间光调制器的制造。第一工艺形成具有在衬底表面上的支撑框架和第一级电极的阵列的控制硅晶片衬底。第一级电极连接到在晶片中寻址电路中的存储单元。第二工艺在控制衬底的表面上形成多个第二级电极、着陆端和铰链支撑柱。第三工艺在每对支撑柱上形成多个具有隐藏铰链的镜板。在第四工艺中，制造的晶片被分成单个的空间光调制器件单元片(die)。在形成器件中，在制造工艺期间使用牺牲层。在除去剩余的牺牲材料前可以完成分离。
图9是说明制造高对比空间光调制器的工艺的流程图。制造工艺从使用通用半导体技术制造作为控制衬底的具有多个存储单元和用于通讯信号的字线/位线互连结构的CMOS电路晶片开始(步骤810)。
通过穿过电路的钝化层构图多个通孔在控制衬底中开口了寻址节点，形成了多个第一级的电极和支撑框架(步骤820)。为了提高随后的机电层的粘附力，在2000瓦的RF或具有2torr总压力的O2、CF4和H2O气体以约40∶1∶5的比率的混合的微波等离子体下在250℃暴露通孔和接触开口小于5分钟。根据选择用于填充通孔和在控制衬底的表面上形成电极层的材料，机电层可以通过物理气相沉积(PVD)或等离子体增强化学气相沉积(PECVD)沉积(步骤821)。在图10和11中说明了沉积机电层和随后形成通孔的步骤，下面将关于图10和11展开讨论。
然后机电层被构图和各向异性蚀刻以形成多个电极和支撑框架(步骤822)。在进行其他工艺之前，测试部分地制造的晶片以确保电功能性(步骤823)。电极和支撑框架的形成在图12和13中说明，在下面的说明书中将更详细地讨论。
根据一些实施例，在步骤821和822中沉积和构图的机电层可以包括金属例如铝、钛、钽、钨、钼膜，铝/多晶硅合成物、铝铜合金或铝硅合金。而这些金属的每一种都具有轻微不同的蚀刻特性，它们都可以以进行铝的等离子体蚀刻类似的化学来蚀刻。在本说明书中，进行两个步骤的工艺以各向异性蚀刻铝金属化层。首先，晶片以感生耦合等离子体蚀刻，而BCl3、Cl2和Ar分别以约100sccm、20sccm和20sccm的流速混合。单位“sccm”表示“每分钟标准立方厘米”，其中术语“标准”指0摄氏度和760Torr的条件。工作压力在10到50mTorr的范围，感生耦合等离子偏压功率为300瓦，源功率为1000瓦。在蚀刻工艺期间，晶片在1Torr的压力下，以背侧20sccm的氦气流速的条件冷却。由于铝图案不能简单地从蚀刻室移除到周围气氛中，进行第二氧等离子处理步骤以清洗和钝化铝表面。在钝化步骤中，部分地制造的晶片的表面在约250℃的温度下暴露在2000瓦的RF或流速为3000sccm的H2O汽的2torr的压力的微波等离子体下少于3分钟。
在一些实施例中，机电层可以包括多晶硅，多晶硅化物(polycide)，硅化物或这些材料的组合物。而这些材料的每一种都具有稍微不同的蚀刻特性，他们可以用进行多晶硅的等离子体蚀刻类似的化学刻蚀。多晶硅的各向异性蚀刻可以通过大部分的氯和氟基原料完成，例如Cl2、BCl3、CF4、NF3、SF6、HBr，以及它们与Ar、N2、O2或者H2的混合物。在Cl2、BCl3、HBr、HeO2气体流速分别为约100sccm、50sccm、20sccm和10sccm时，通过感生去耦合等离子体各向异性蚀刻多晶硅或硅化物层(WSix或TiSix，或TaSi)。在另一实施例中，在Cl2、SF6、HBr、HeO2气体流速分别为约50sccm、40sccm、40sccm和10sccm时，在反应离子蚀刻室中各向异性蚀刻多晶硅化物层。在两种情况下，工作压力在约10到30mTorr的范围，感生耦合等离子偏压功率为约100瓦，而源功率为约1200瓦。在蚀刻过程中，晶片以1Torr压力下流速为约20sccm的背侧氦气流冷却。通常的蚀刻率可以达到约9000埃每分钟。
可以在控制衬底的表面上制造多个第二级的电极以减小镜板和在衬底上的电极之间的距离，这提高了静电效率。也可以在衬底上制造着陆端以减小镜板和衬底之间的粘连(stiction)。在部分地制造的晶片的表面上以预定厚度沉积牺牲材料层(步骤830)。根据本说明书，牺牲材料可以是低K材料，例如无定形碳，多芳基化合物(polyarylene)、多芳基醚化合物、可从Dow ChemicalCompany获得的SiLKTM、hydrogen silsesquioxane(HSQ)、PTFE、聚酰亚胺或光致抗蚀剂材料。无定形碳可以通过CVD或PECVD沉积。多芳基化合物(polyarylene)、多芳基醚化合物、hydrogen silsesquioxane(HSQ)、PTFE、和光致抗蚀剂材料可以旋涂在表面上。在随后的建立前，牺牲层首先被硬化。在通过CVD或PECVD沉积之后，通过热退火可以硬化沉积的无定形碳。通过UV曝光和可选地通过热和等离子体处理，硬化多芳基化合物(polyarylene)、多芳基醚化合物、SiLKTM、HSQ、和光致抗蚀剂。
然后构图牺牲层以形成用于多个第二级电极、着陆端和支撑柱的通孔和接触开口(步骤831)。然后通过PVD或PECVD沉积第二机电层(取决于选择的材料)，形成多个第二级电极、着陆端和支撑柱(步骤832)。最后，通过化学机械抛光(CMP)将第二机电层平坦化到预定的厚度(步骤833)。第二级电极和着陆端的高度可以小于1微米。步骤830到步骤833可重复以在台阶电极中建立多个台阶。工艺步骤830-833重复的数量由台阶电极中台阶的数量确定。如果平坦电极在控制衬底上制造，可以省略工艺步骤830-833(即从步骤823直接到步骤840)。
一旦在CMOS控制电路衬底上形成抬升的多级台阶电极和着陆端，制造多个镜板。每个镜板具有隐藏的铰链并且由一对支撑柱支撑。在部分地制造的晶片表面上以预定厚度沉积牺牲材料(步骤840)。构图牺牲层以形成用于多个铰链支撑柱的通孔(步骤841)。取决于选择的以填充通孔的材料，在通过例如PVD或PECVD沉积机电材料前，硬化该牺牲层。施用机电材料的薄层以形成扭转铰链和部分镜板(步骤842)。通过例如CMP平坦化机电层到预定的厚度(步骤843)。利用多个开口构图机电层以形成多个扭转铰链(步骤850)。为了在镜板的下部分中形成多个空腔以及位于空腔下的多个扭转铰链，可再次沉积牺牲层以填充铰链周围的开口间隙并形成在铰链顶部的预定厚度的薄层(步骤851)。该厚度可以稍微大于G＝0.5×W×SIN(θ)，其中W是铰链支撑柱105的截面宽度。构图牺牲层以形成在每个扭转铰链的顶上形成多个间隔(步骤852)。沉积更多的机电材料以覆盖部分地制造的晶片的表面(步骤853)。
在步骤840-851中的牺牲材料也可以从上述披露的材料中选择，例如无定形碳，多芳基化合物(polyarylene)、多芳基醚化合物、SiLKTM，HSQ，光致抗蚀剂材料。无定形碳可以通过CVD或PECVD沉积。多芳基化合物(polyarylene)、多芳基醚化合物、HSQ、SiLKTM、光致抗蚀剂材料可以旋涂在表面上。并且，在制造工艺中不同的步骤中可以采用不同的牺牲材料。
在构图多个开口前，通过CMP平坦化机电材料层到预定厚度(步骤854)。通过开口除去牺牲材料以在单个镜板之间形成多个空气间隙(步骤870)。
可以通过在镜面表面上沉积反射层提高镜面表面的反射率(步骤860)。该层可以通过PVD沉积，并且该层可以是400埃或更薄的厚度的反射层，该反射层从铝、金和它们的组合中选择。
可以使用干法工艺很容易地去除几种牺牲材料(非定形碳，SiLKTM和HSQ)，例如各向同性等离子体蚀刻、微波等离子体、活化气体蒸汽或其它适当的干法工艺。可以从其它材料层下去除牺牲材料。去除也可以是相对于通用的半导体元件是高度选择性的。例如，非定形碳可以以相对于硅8∶1、和相对于氧化硅15∶1的速率被去除。因此，以对所要的微结构最小的损坏就能去除所公开的牺牲材料。
无定形碳，SiLKTM和HSQ可以通过在干法工艺中的各向同性蚀刻工艺去除。干法去除工艺消除了在湿法工艺中对用于清洗传统牺牲材料的湿化学试剂的需求。各向同性刻蚀能够去除位于上结构层例如镜板之下的牺牲材料，其通过干法各向异性蚀刻工艺很难完成。如果非定形碳是牺牲材料，可以通过传统的CMOS工艺沉积和去除非定形碳。非定形碳也可以保持高的碳纯度并且通常不会污染大部分的微器件。
为了把制造的晶片分成单个的空间光调制器件单元片，沉积厚的牺牲材料层以覆盖制造的晶片表面以保护表面(步骤880)。然后在被分成单独的单元片(die)之前，例如通过划线和断裂(步骤882)，制造的晶片被部分地切锯(步骤881)。在把剩余的牺牲材料从单元片上剥去之前，例如通过射频或微波等离子体处理(步骤884)空间光调制器单元片利用引线键合和互连(步骤883)连接到芯片基座。例如通过暴露该单元片到在镜板和电极和着陆端的表面之间的界面上的抗粘连材料的PECVD涂覆，SLM器件单元片被润滑(步骤885)。在单元片上进行电光功能测试(步骤886)。最后，例如通过玻璃窗口盖SLM器件被密封封装(步骤887)，并且为了可靠性和坚固的质量控制进行老化(burn in)工艺(步骤888)。
当在着陆位置时，微镜阵列工作的一个潜在问题是微镜的粘连。在微镜和着陆端之间的表面接触粘结可以大于由控制电路施加的静电力。由于粘连，特别是在潮湿环境下的粘连，这会导致器件失效。为了减小在镜板102和着陆端222a和222b之间的接触粘结，并且为了在倾斜期间接触和碰撞时保护界面不机械磨损恶化，在镜板102的下部分上和在台阶电极221a和221b以及着陆端222a和222b的表面上沉积作为抗粘连材料的润滑剂薄涂层。选择的润滑剂应当是具有热稳定性的，具有低的蒸汽压，并且与形成镜板阵列器件的材料是不反应的。
碳氟化合物材料层也可以涂敷在镜板的下部分的表面上以及电解和着陆端的表面上。碳氟化合物材料的层厚度可以是几个单层的厚度。为了形成碳氟化合物涂层，SLM器件单元片暴露在碳氟化合物等离子体中，例如CF4，在约200℃的衬底温度下小于5分钟。该工艺在表面103c上沉积碳氟化合物层，以用于保护水不会粘附或粘结在镜板和电极与着陆端之间的界面上，其消除了着陆操作期间在镜板的粘连中的水汽的冲击。在镜板102的部分上涂敷碳氟化合物膜，由于在暴露表面上具有碳氟原子，在器件工作期间彼此接触的台阶电极221a和221b与着陆端222a和222b提供了足够的抗水性。
在一些实施例中，在器件的接触表面上通过PECVD沉积全氟代聚乙烯(PFPE)或膦嗪衍生物和PFPE的混合物。为了改善在器件表面上的粘附和润滑性能，可以选择磷酸酯，因为它们与金属表面的亲合性。PFPE和膦嗪衍生物可以在约200℃的温度下小于5分钟沉积在器件表面。PFPE分子具有在1×10-6至1×10-11atm之间的总蒸汽压。小于1000埃的抗粘连材料膜的层厚度通常足以使其在器件工作期间进行所希望的抗粘连功能。
制造更高对比度的空间光调制器的更详细的描述在一下几个截面图中进行了说明。图10是说明控制硅衬底600的截面图。在下面的附图中，为了简单，仅示出了一个微镜器件的制造工艺。然而，在单个衬底上同时可以制造微镜的阵列。在一个实施例中，在控制衬底中的控制电路包括存储单元阵列和用于通信信号的字线/位线互连。存在许多不同的方法制造具有寻址功能的电子线路。通常已知DRAM、SRAM和锁存器都可以进行寻址功能。由于镜板102区域在半导体尺寸上相对较大(例如，镜板102可以具有大于100平方微米的面积)，在镜板102下可以制造复杂的电路。可能的电路包括但不局限于：存储时间序列像素信息的存储缓冲器和进行脉冲宽度调制转换的电路。
通过钝化层601覆盖硅控制衬底，钝化层例如氧化硅或氮化硅。钝化控制衬底600被构图和各向异性蚀刻以在寻址电路中形成连接到字线/位线互连的通孔621，如图11所示。根据一些实施例，介电材料例如氧化硅或氮化硅的各向异性蚀刻，通过基于C2F6和CHF3的给料和它们与He和O2的混合物完成。示例的高选择性介电蚀刻工艺包括在具有感应源功率1200瓦和偏压功率600瓦特下，总压力为100mTorr下以10∶10∶5∶2的比率混合的C2F6、CHF3、He和O2气体流。衬底然后在2torr的压力下在20sccm的氦气背流下冷却。通常的氧化硅蚀刻率可以达到8000埃每分钟。
图12示出了通过取决于所选择的电机材料，通过PVD或PECVD沉积的机电层602。参考图13，机电层602被构图以限定铰链支撑框架202和台阶电极221a和221b的第一台阶。构图通过以下工艺进行。首先，旋涂牺牲材料层以覆盖衬底表面。然后牺牲层被曝光和显影以形成预定图案。机电层被各向异性穿透蚀刻以形成多个通孔和开口。一旦形成了通孔和开口，通过从表面和开口内部除去剩余物，清洗部分地制造的晶片。这个工艺可以通过在约250℃下把已构图的晶片暴露在2000瓦的RF或具有以40∶1∶5的比率混合的O2、CF4和H2O混合物的2torr的总压力下的微波等离子体下少于5分钟。最后，机电层的表面通过在约250℃暴露表面到2000瓦的RF或具有约3000sccm的H2O的2torr的压力的微波等离子体下小于3分钟而钝化。
电极221a和221b的第二级、着陆端222a和222b和铰链支撑柱105形成在部分地制造的晶片表面。微米厚的牺牲材料604沉积或旋涂在衬底表面上，如图14所示。如果牺牲材料604由非定形碳形成，其可以在CVD或PECVD后通过热退火硬化。如果牺牲材料604由HSQ或SiLKTM形成，该层可以通过UV曝光和可选的热或等离子体处理硬化。
构图牺牲材料604以形成如图15中所示的通孔633和接触开口631和632。开口632随后会被填充以形成台阶电极221。通孔633用于形成着陆端222。接触开口631用于形成铰链支撑柱105。为了提高随后的机电层的粘附力，通孔和接触开口在约250℃下暴露到2000瓦的RF或由O2、CF4和H2O气体以40∶1∶5的比率混合而构成具有2torr的总压力的微波等离子体中小于5分钟。然后沉积机电层603材料以填充通孔和接触开口。取决于所选择的材料，该填充通过PECVD或PVD完成。对于从由铝、钛、钨、钼和它们的合金构成的组中选择的材料，PVD是在半导体工业中通用的方法。对于从由硅、多晶硅、硅化物、多晶硅化合物和钨以及它们的组合物构成的组中选出的材料，选择PECVD作为沉积方法。部分地制造的晶片通过CMP平坦化到稍微小于1微米的预定厚度，如图16所示。在一些实施例中，通过使用PECVD沉积非晶硅到这些区域中，通孔633和接触开口631和632可被填充。
在处理室中在低于550℃的温度下，例如在100℃至450℃的范围，使用PECVD进行非晶硅的沉积。处理室的压力可以保持在从1到10Torr的范围。可以以约20-300sccm的范围的速率把SiH4气体吹过室内。可以以约20-500sccm范围的速率把PH3气体吹过室内。可以以约2000-10000sccm的范围的速率把氦气吹过室内。在沉积期间可以施加50-1200瓦功率的RF场。表1示出了用于非晶硅的PECVD的处理条件的示例。
表1 使用PECVD沉积非晶硅的工艺条件
  参数   值
  SiH4气体的流速   50sccm
  PH3气体的流速   200sccm
  He气体的流速   2000sccm
  工艺室的压力   5Torr
  RF功率   100Watt
  温度   350℃
示例的多晶硅PECVD沉积速率，如图27所示，作为SiH4气体和SiH4(90％)PH3(10％)气体流速的函数。沉积速率可以在每分钟0.1至100埃以上范围。SiH4气体的沉积速率可以是SiH4(90％)PH3(10％)气体的几倍。
示例的温度范围可以确保衬底600中的CMOS电路不遭到与热有关的破坏。进一步，如下所述，由非晶硅形成的台阶电极221、着陆端222以及铰链支撑柱105具有与SLM400中可倾斜的微镜的性能要求相匹配的电、光以及机械性能。
如图17所示，在CMP抛光后，另一牺牲层材料604以预定厚度沉积(在无定形碳的情况下)或旋涂(在HSQ、SiLKTM或光致抗蚀剂情况下)在覆盖(blanket)表面，并硬化形成在扭转铰链下的空气间隙间隔。构图牺牲层604以为铰链支撑柱105形成接触开口641，如图18所示。
如图19所示，沉积机电材料以填充通孔并在表面上形成铰链层605，其将形成铰链支撑柱105的上部和镜板102的铰链106。在一些实施例中，机电材料是非晶硅。非晶硅可以通过PECVD沉积以填充接触开口641并形成铰链层605。类似于上述相关的着陆端222、台阶电极221以及铰链支撑柱105的形成，非晶硅可以使用PECVD在工艺室中沉积，温度低于550℃。工艺室可以保持在100℃至450℃之间，有时在150℃至400℃之间。示例的温度范围可以确保衬底600上的CMOS电路不会遭受热引起的损坏。工艺室的压力可以保持在1至10托的范围。SiH4气体可以以约20-300sccm的速率吹送过室，PH3气体可以以约20-500sccm的速率吹送过室。氦气可以以2000-10000sccm的速率吹送过室。可以应用功率约为50-1200瓦的RF场。非晶硅PECVD的工艺条件示例如上述表1所示。
然后例如通过CMP抛光铰链层605至预定厚度。CMP抛光可以在薄铰链层605表面产生显著的机械应力。当器件完成后，铰链层605的厚度限定了扭转铰链的厚度和镜板的机械性能。铰链层605的厚度可以在约400-1200埃范围。当牺牲材料使用无定形碳、HSQ或SiLKTM时，相比较于硬化的光致抗蚀剂，这些材料在硬化后可以具有更高的机械强度。因此，这些牺牲材料较光致抗蚀剂在抛光期间可以给铰链层605提供更好的支撑，并防止铰链层605在抛光期间的损坏。
构图并各向异性腐蚀部分地制造的晶片以形成开口643，其限定铰链层605中的铰链106，如图20所示。沉积更多的牺牲材料604以填充围绕每个铰链的开口643，且在表面上形成具有预定厚度的薄层604，如图21所示。然后构图牺牲层604以在各个铰链106顶部形成多个间隔604a，如图22所示。层604的厚度限定了各个铰链106顶部的间隔604a的高度。
由于支撑柱105的顶面也在镜板102下面的空腔下面，空腔中的空气间隙G需要足够大以容纳镜板102在不碰到铰链支撑柱105的条件下旋转预定的θ角。为了使镜板102在不碰到铰链支撑柱105的条件下旋转预定的θ角，放置铰链106的空腔的空气间隙必须大于G＝0.5×W×SIN(θ)，其中W是铰链支撑柱105的横截面宽度。在本具体实施例中，阵列中每一个镜板沿任一方向旋转15°。上述计算式表明空腔中铰链106的空气间隙间隔G必须大于G＝0.13瓦。如果方形铰链支撑柱105的每个边的宽度W是1.0微米，空腔中的空气间隙间隔G应大于0.13微米。
为在镜板102下的每一空腔下形成具有铰链106的镜板，沉积更多的机电材料以在牺牲间隔和铰链层605上形成中间板层608，如图23所示。在一些实施例中，中间板层608使用PECVD由非晶硅形成，工艺条件如上所述。
在一些实施例中，添加CMP抛光步骤以确保中间层608的平面反射表面在腐蚀前完成以形成单个镜板。在图23中，中间板层608的表面通过CMP抛光至预定厚度。在本说明书中，镜板603的厚度可以在0.3至0.5微米之间。如果机电材料是铝或其它金属合金，镜面的反射率对绝大多数显示器应用来说是足够高的。对于其它一些机电材料或其它应用，镜面反射率可以通过沉积选自铝、金以及它们的合金与组合中的约400埃或更薄反射层606来提高，如图24所示。然后构图机电材料的反射表面606。各向异性穿透蚀刻铰链层605、中间板层608和反射成606以将各层分隔成多个单独镜板，如图25所示。
图26表示通过多个空气间隙和清除剩余物去除剩余牺牲材料604后的功能微镜。
上述工艺制造的微镜SLM400具有几个独特优异性能。首先，如上所述，中间板层608、着陆端222、台阶电极221和铰链支撑柱105可以由非晶硅在较低温度下制成。由非晶硅形成元件可以确保衬底600上的CMOS电路在制造微镜期间保持完整。如果电路在工艺过程中损坏，最终器件中的CMOS电路就不能正常工作。相比较于COMS衬底须经受高温过程的传统工艺，当应用非晶硅时，产出率可以增加。
通过上述PECVD沉积的非晶硅还可以导电。电导率可以通过改变PECVD条件设计。图28是说明非晶硅的电导率作为在PECVD工艺中的SiH4(90％)/PH3(10％)气体流速的函数的曲线图。当应用流速为150sccm时，非晶硅的电导率可以大于10Ω-1cm-1。
上述PECVD工艺沉积的非晶硅可具有低的机械应力。图29说明非晶硅的机械应力作为在PECVD工艺中的SiH4(90％)/PH3(10％)气体流速的函数依赖性的曲线图。如图所示，在150℃附近机械应力可小于250Mpa。可以形成机械应力在约-150Mpa至150Mpa的非晶硅。
上述微镜SLM400还具有有益的光学性能。在可见光谱范围内非晶硅的反射率是约30％。除镜板102中的反射层606之外的表面的低反射率对于降低不必要的光学反射和表面散射是很重要的。
PECVD沉积的非晶硅相比较于传统制造工艺具有一系列的独特优异性能。例如，虽然金属材料，例如铝，可以在较低温度沉积，但是这些材料通常具有高光反射率。例如，铝对可见光谱的反射率是约90％，远大于非晶硅。另一实施例中，氧化物材料，例如二氧化硅，较金属材料反射率低，但这些材料的电导率非常低。它们的沉积温度通常在400-600℃范围，高于使用PECVD沉积非晶硅的温度范围。另一种常用材料，多晶硅，通常的沉积温度也在400-600℃范围。并且，多晶硅不导电。
在另一实施例中，图30A-30H示出使用一种或多种已公开的牺牲材料制造的悬臂3080的制造过程。如图30A所示，衬底3000包括控制即将形成的悬臂的电位的电路3005。电路3005可包括与悬臂电接触的电垫3006。衬底3000还包括用于控制形成在衬底3000的上表面的电极3009(如图30C)的电路3007。电路3007还包括电连接电极3009的电垫3008。衬底3000、电路3005和3007可以由硅或互补金属氧化物半导体(CMOS)材料制造。氮化硅层3010沉积在衬底3000上。
通孔3020和凹槽3025穿过层3010蚀刻到衬底3000中以曝露电垫3006和3008，如图30B所示。可通过标准的半导体工艺进行蚀刻：旋涂光致抗蚀剂层，形成光掩膜图案，选择性去除层3010和衬底3000中未被光掩膜覆盖的材料，最后去除光掩膜。通孔3020由导电材料3030例如钨填充，如图30C所示。导电材料3030在电路3005中形成与电垫3006的电连接。凹槽3025也由相同的导电材料填充以形成表面电极3009。层3010、导电材料3030和表面电极3009于是可通过CMP抛光。
牺牲材料层3040然后引入层3010、导电材料3030以及表面电极3009，如图30D所示。牺牲层3030可以包括无定形碳、SILKTM、HQS或光致抗蚀剂。如上所述，无定形碳可以通过CVD或PECVD沉积。聚亚芳香基、聚亚芳香醚、和hydrogen silsesquioxane可旋涂在表面。沉积的无定形碳可以通过热退火硬化。SILKTM或HQS可以通过UV曝光、选择性加热和等离子处理来硬化。基于光致抗蚀剂材料的牺牲材料3030可以旋涂并通过UV曝光、热或等离子处理硬化。
然后使用标准的半导体刻蚀工艺在牺牲材料层3040中刻蚀凹槽孔3050以使导电材料3030的上表面曝露，如图30E所示。
然后使用PECVD在工艺室中沉积非晶硅以填充凹槽孔3050并在牺牲材料层3040上方形成悬臂层3060，如图30F所示。在沉积过程中示例的工艺室的条件包括工艺室中气压为1至10托，SiH4气体的流速在20-300sccm的范围，PH3气体的流速在20-500sccm的范围，射频功率在50-1200瓦范围。工艺温度通常低于550摄氏度。例如，工艺温度可以在100至450摄氏度范围。工艺温度范围的选择使得电路3005和3007在悬臂层3060的形成过程中不会产生与热相关的损坏。
然后，在区域3070的悬臂层3060中的多晶硅被刻蚀，以使牺牲材料层3040的上表面曝露，如图30G所示。悬臂层3060中的多晶硅也被刻蚀以形成凹槽区域3065。牺牲材料3040最后通过干法工艺去除，例如各向同性等离子刻蚀、微波等离子或活性气体蒸汽以在衬底3000上形成悬臂3080，如图30H所示。
悬臂3080包括悬臂层3090和悬臂支撑柱3095。悬臂层3090包括凹槽区域3065。在凹槽区域3065下面的悬臂层3090的薄段使得悬臂3090易于在外力下弯曲。衬底3000中的控制电路3005可以通过电垫3006、导电材料3030和悬臂支撑柱3095控制悬臂层3090的电势。电路3007可以控制电极3009的电势。在悬臂层3090和电极3009之间可通过由电路3005和3007分别设置电势来产生电压。最终的静电力可以使悬臂层3090向衬底3000移动或离开衬底3000移动。
虽然已经描述了多个实施例，但在不超出本发明的精神和范围的前题下熟知相关现有技术的本领域技术人员可以对本发明形式和细节上进行各种改变。公开的牺牲材料可以应用于除上述实例之外的许多种微型器件。例如，公开的牺牲材料和方法可以用于形成微机械器件、微电机器件(MEMES)、微流体器件、微传感器、微致动器、微显示器件、打印器件以及光波导。公开的牺牲材料和方法通常适于制造包括空腔、凹槽、微桥、微沟道或悬挂微结构例如悬臂的微器件。公开的牺牲材料和方法可有利地应用于制造这种含有电路的衬底上的微器件。并且，公开的牺牲材料和方法特别适于制造工艺要求高的含有电路的衬底上的微器件。

Claims (8)

1.一种制造微机电结构的方法，包括以下步骤：
在低于550℃的温度下在具有电路的衬底上方沉积非晶硅以形成第一结构部分，其中第一结构部分的至少一部分被设置为从该电路接收电信号，并且所述电路为CMOS电路；以及
形成微机电结构，其中所述微机电结构包括所述第一结构部分，并且所述第一结构部分是相对于所述衬底可移动的可移动部分。
2.如权利要求1所述的方法，其中沉积非晶硅的步骤包括使用PECVD在工艺室中沉积非晶硅。
3.如权利要求2所述的方法，其中使用PECVD在工艺室中沉积非晶硅的步骤包括以下中的一个或更多个处理条件：工艺室中压力为1～10托、SiH4气体流速在20～300sccm范围、PH3气体流速在20～500sccm范围、氦气流速在2000～10000sccm范围、或RF功率为50～1200瓦。
4.如权利要求2所述的方法，其中使用PECVD在工艺室中沉积非晶硅的步骤包括：工艺室中压力为1～10托、SiH4气体流速在20～300sccm范围、PH3气体流速在20～500sccm范围、氦气流速在2000～10000sccm范围以及RF功率为50～1200瓦。
5.一种器件，包括：
具有电路的衬底，其中所述电路为CMOS电路；和
在所述衬底上的微机电结构，其中所述微机电结构具有相对于所述衬底可移动的可移动部分，并且所述可移动部分的一部分由非晶硅形成，并且被设置为与所述电路电联通。
6.如权利要求5的器件，其中由非晶硅形成的所述微机电结构的所述部分具有以下特征中的一个或更多个：在0.1至100Ω-1cm-1范围的电导率、反射率低于50％、或机械应力在约-250MPa和约250MPa之间。
7.如权利要求5的器件，其中由非晶硅形成的所述微机电结构的所述部分具有以下特征中的一个或更多个：在0.5至100Ω-1cm-1范围的电导率、反射率低于40％、或机械应力在约-150MPa和约150MPa之间。
8.如权利要求5的器件，进一步包括在所述衬底上的电极，其中当在所述可移动部分和所述衬底上的所述电极之间施加电压对，所述微机电结构的所述可移动部分可被致动而移动。
CN200710146451.6A 2006-06-28 2007-06-28 导电微结构的低温制造 Active CN101118313B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/427,272 US7821010B2 (en) 2006-06-28 2006-06-28 Low temperature fabrication of conductive micro structures
US11/427,272 2006-06-28

Publications (2)

Publication Number Publication Date
CN101118313A CN101118313A (zh) 2008-02-06
CN101118313B true CN101118313B (zh) 2011-07-20

Family

ID=38877223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710146451.6A Active CN101118313B (zh) 2006-06-28 2007-06-28 导电微结构的低温制造

Country Status (3)

Country Link
US (1) US7821010B2 (zh)
CN (1) CN101118313B (zh)
TW (1) TW200823973A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8043950B2 (en) * 2005-10-26 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7733552B2 (en) * 2007-03-21 2010-06-08 Qualcomm Mems Technologies, Inc MEMS cavity-coating layers and methods
DE112008002554B4 (de) * 2007-10-15 2018-05-09 Epcos Ag Verfahren zur Herstellung eines MEMS-Elements auf einem Substrat
US7851239B2 (en) * 2008-06-05 2010-12-14 Qualcomm Mems Technologies, Inc. Low temperature amorphous silicon sacrificial layer for controlled adhesion in MEMS devices
US20100267237A1 (en) * 2009-04-20 2010-10-21 Advanced Micro Devices, Inc. Methods for fabricating finfet semiconductor devices using ashable sacrificial mandrels
CN101957526B (zh) 2009-07-13 2013-04-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
WO2011109231A2 (en) * 2010-03-01 2011-09-09 Cavendish Kinetics, Inc. Cmp process flow for mems
US8963159B2 (en) * 2011-04-04 2015-02-24 Qualcomm Mems Technologies, Inc. Pixel via and methods of forming the same
US9134527B2 (en) 2011-04-04 2015-09-15 Qualcomm Mems Technologies, Inc. Pixel via and methods of forming the same
JP5598602B2 (ja) * 2011-04-26 2014-10-01 トヨタ自動車株式会社 ミラー装置
CN105226078B (zh) * 2015-10-13 2018-09-04 京东方科技集团股份有限公司 显示器及其制造方法、制造装置、显示方法、可穿戴设备
CN106608614B (zh) * 2015-10-21 2022-03-04 山东共达电声股份有限公司 Mems结构的制造方法
US10589980B2 (en) * 2017-04-07 2020-03-17 Texas Instruments Incorporated Isolated protrusion/recession features in a micro electro mechanical system
DE102017218883A1 (de) * 2017-10-23 2019-04-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mikroelektromechanisches Bauteil sowie ein Verfahren zu seiner Herstellung
CN111943132B (zh) * 2020-08-18 2024-02-23 中国科学技术大学 碎片样品的平面扩展方法以及平面扩展的碎片样品

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1748168A (zh) * 2003-02-12 2006-03-15 反射公司 用于投影显示器中微型反射镜阵列的微型反射镜和偏离对角线的铰链结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5665997A (en) * 1994-03-31 1997-09-09 Texas Instruments Incorporated Grated landing area to eliminate sticking of micro-mechanical devices
US6046840A (en) * 1995-06-19 2000-04-04 Reflectivity, Inc. Double substrate reflective spatial light modulator with self-limiting micro-mechanical elements
US6469821B2 (en) 1999-12-28 2002-10-22 Texas Instruments Incorporated Micromirror structures for orthogonal illumination
US6522454B2 (en) * 2000-09-29 2003-02-18 Texas Instruments Incorporated Hidden hinge digital micromirror device with improved manufacturing yield and improved contrast ratio
US6439821B1 (en) * 2000-12-06 2002-08-27 Kenneth Carlyle Hopper feed regulating apparatus
US6487001B2 (en) * 2000-12-13 2002-11-26 Agere Systems Inc. Article comprising wedge-shaped electrodes
US6992810B2 (en) * 2002-06-19 2006-01-31 Miradia Inc. High fill ratio reflective spatial light modulator with hidden hinge
US6870659B2 (en) * 2002-10-11 2005-03-22 Exajoule, Llc Micromirror systems with side-supported mirrors and concealed flexure members
US7148603B1 (en) * 2002-11-27 2006-12-12 Sandia Corporation Mechanically latchable tiltable platform for forming micromirrors and micromirror arrays
US6914711B2 (en) * 2003-03-22 2005-07-05 Active Optical Networks, Inc. Spatial light modulator with hidden comb actuator
US7245415B2 (en) * 2003-10-23 2007-07-17 Spatial Photonics, Inc. High contrast spatial light modulator
WO2005045477A2 (en) * 2003-10-27 2005-05-19 Spatial Photonics, Inc. High contrast spatial light modulator and method
US7474171B2 (en) * 2005-06-01 2009-01-06 Raytheon Company Method and apparatus for reducing dielectric charging in MEMS structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1748168A (zh) * 2003-02-12 2006-03-15 反射公司 用于投影显示器中微型反射镜阵列的微型反射镜和偏离对角线的铰链结构

Also Published As

Publication number Publication date
US20080003784A1 (en) 2008-01-03
US7821010B2 (en) 2010-10-26
TW200823973A (en) 2008-06-01
CN101118313A (zh) 2008-02-06

Similar Documents

Publication Publication Date Title
CN101118313B (zh) 导电微结构的低温制造
EP1704424B1 (en) High contrast spatial light modulator and method
CN101214917A (zh) 使用牺牲材料制造微器件
US20070053052A1 (en) Spatial Light Modulator Multi-layer Mirror Plate
US7471445B2 (en) Fast-response micro-mechanical devices
US7443572B2 (en) Fast-response spatial light modulator
US7428092B2 (en) Fast-response micro-mechanical devices
US20080074725A1 (en) Micro devices having anti-stiction materials
US6800210B2 (en) Method for making a micromechanical device by removing a sacrificial layer with multiple sequential etchants
JP3853409B2 (ja) デジタルマイクロミラーデバイス用の支柱構造およびその製造方法
CN100380165C (zh) 空间光调制器、其制造方法以及投影系统
CN106435485B (zh) 在基体、涂层基体和包含涂层基体的半成品上产生结构化涂层的方法
JP3986048B2 (ja) 裏面に金属被覆を備える、マイクロメカニカルおよびマイクロオプトメカニカルな構造物を製造するための方法
US7405862B2 (en) Spatial light modulator having a cantilever anti-stiction mechanism
TW200409980A (en) Fabrication of a reflective spatial light modulator
CN101923215A (zh) 用于形成复合基底结构的方法
WO2003055789A1 (fr) Procede de fabrication d'elements de systeme microelectromecanique
JPH10301040A (ja) 薄膜アクチュエーテッドミラーアレイ及びその製造方法
JP3986047B2 (ja) 事前のパターニングを有する、マイクロメカニカルおよびマイクロオプトメカニカルな構造物を製造するための方法
Zwicker Applications of chemical mechanical planarization (CMP) to More than Moore devices
KR100443738B1 (ko) 거울 제작 방법
KR100200233B1 (ko) 광로 조절 장치의 평탄화 방법
Lee et al. Planarization of a CMOS die for an integrated metal MEMS
KR20020081810A (ko) 압전 구동형 미소 거울 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant