CN101118851A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN101118851A
CN101118851A CNA2007101373447A CN200710137344A CN101118851A CN 101118851 A CN101118851 A CN 101118851A CN A2007101373447 A CNA2007101373447 A CN A2007101373447A CN 200710137344 A CN200710137344 A CN 200710137344A CN 101118851 A CN101118851 A CN 101118851A
Authority
CN
China
Prior art keywords
film
substrate
laser beam
semiconductor film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101373447A
Other languages
English (en)
Other versions
CN101118851B (zh
Inventor
下村明久
宫入秀和
井坂史人
祝保安弘
丸山纯矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101118851A publication Critical patent/CN101118851A/zh
Application granted granted Critical
Publication of CN101118851B publication Critical patent/CN101118851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的目的在于提供一种可以抑制在衬底、基底保护膜、以及结晶硅膜中产生裂缝的结晶硅膜的制造方法、以及半导体装置的制造方法。在热膨胀率为大于6×10－7/℃且38×10－7/℃以下，优选为大于6×10－7/℃且31.8×10－7/℃以下的衬底上形成含有半导体膜的层，加热该层。接着，对被加热了的层照射激光束，使半导体膜结晶化，来形成结晶半导体膜。形成于衬底上的含有半导体膜的层在上述加热后，含有半导体膜的层的总应力为－500N/m以上且+50N/m以下，优选成为－150N/m以上且0N/m以下。

Description

半导体装置的制造方法
技术领域
本发明涉及一种在衬底上夹着绝缘膜具有半导体元件的半导体装置的制造方法。
背景技术
作为用于现有的绝缘栅型场效应晶体管等的薄膜器件中的多晶半导体的制造方法，存在有使用激光退火法的方法(例如，参照专利文献1)。具体而言，在玻璃衬底上形成作为基底保护膜的氧化硅膜，在该氧化硅膜上形成非晶硅膜之后，进行加热，以便降低含于非晶硅膜的氢的浓度，对该非晶硅膜照射KrF受激准分子激光束，以使非晶硅膜结晶化，来形成多晶硅膜。
[专利文献1]特开平5-182923号公报
然而，在使用如上所示的激光退火法的情况下，存在以下问题，即，在激光束的功率高时，在衬底、基底保护膜、或者结晶硅膜中产生裂缝。因此，导致具有薄膜器件的半导体装置的成品率降低。
发明内容
本发明的目的在于提供一种可以抑制在衬底、基底保护膜、或者结晶硅膜中产生裂缝的结晶硅膜的制造方法、以及半导体装置的制造方法。
本发明的要点为如下:在热膨胀率为大于6×10-7/℃且38×10-7/℃以下，优选为大于6×10-7/℃且31.8×10-7/℃以下的衬底上形成含有半导体膜的层，加热该层。接着，对被加热了的层照射激光束，使半导体膜结晶化，来形成结晶半导体膜。形成于衬底上的含有半导体膜的层虽然可以在形成膜之后适当地具有拉伸应力或压缩应力的应力，但是，在上述加热后，含有半导体膜的层的总应力(以膜厚方向求积分而得出的应力)为-500N/m以上且+50N/m以下，优选为-150N/m以上且0N/m以下。
当对形成于热膨胀率为大于6×10-7/℃且38×10-7/℃以下，优选为大于6×10-7/℃且31.8×10-7/℃以下的衬底上的层照射激光束时，被照射到该层的激光束的能量向衬底表面传导，位于激光束的照射部分及其附近的衬底表面也受到加热。正在激光束的照射部分之下，激光束的能量的传导率高，使得衬底表面软化。此外，在激光束的照射部分的附近，因加热而使得体积膨胀，从而产生压缩应力。另一方面，产生压缩应力的区域的外侧因该压缩应力的反作用而产生拉伸应力。
激光束一移动，软化了的衬底表面也就渐渐冷却，使得体积收缩而产生拉伸应力。另一方面，在激光束的照射部分附近，被加热的衬底表面冷却到室温，而残留压缩应力。由于上述拉伸应力和压缩应力的差别导致在衬底中残留热弯曲。当所述热弯曲变为大于衬底的破断应力时，在衬底中产生裂缝，并且形成于衬底表面上的层中也产生裂缝。然而，通过在衬底上形成加热后的总应力为-500N/m以上且+50N/m以下，优选成为-150N/m以上且0N/m以下的含有半导体膜的层，可以缓和产生在衬底表面的热弯曲。结果，可以减少从衬底到形成于其上的层的裂缝。
作为形成于衬底表面上的含有半导体膜的层，形成具有加热后的总应力满足-500N/m以上且+50N/m以下，优选为-150N/m以上且0N/m以下的范围的膜厚度及膜应力的层。
这里，假设构成含有半导体膜的层的每一个层的膜应力线形地影响总应力，并且以每一个层的应力为σ，以每一个层的膜厚度为d，总应力S则通过下述公式来近似地计算出。因此，在构成含有半导体膜的层中，即使有产生拉伸应力的层，只要在另外的层中产生压缩应力，加热后的含有半导体膜的层的总应力也则可以满足-500N/m以上且+50N/m以下，优选为-150N/m以上且0N/m以下的范围。
[公式1]
S = Σ i σ i d i
通过在热膨胀率为大于6×10-7/℃且38×10-7/℃以下，优选为大于6×10-7/℃且31.8×10-7/℃以下的衬底上形成加热后的总应力为-500N/m以上且+50N/m以下，优选为-150N/m以上且0N/m以下的层，当对形成于衬底上的所述层上照射连续振荡激光束或频率为10MHz以上的脉冲振荡激光束时，可以抑制从衬底到形成于衬底上的所述层中产生裂缝。就是说，当对所述层上照射激光束时，激光束的能量向衬底传导，在热膨胀率为大于6×10-7/℃且38×10-7/℃以下，优选为大于6×10-7/℃且31.8×10-7/℃以下的衬底的一部分中由于激光束的照射的加热及冷却的结果产生热弯曲，并且因该热弯曲在衬底表面的一部分中产生拉伸应力。然而，因为在衬底上形成有具有压缩应力的层，可以缓和衬底表面的拉伸应力。从而，可以抑制在衬底及层中产生裂缝。结果，可以减少半导体装置的次品，并且提高成品率。
附图说明
图1A至1D是说明本发明的半导体装置的制造方法的截面图；
图2A至2I是对半导体膜照射激光束时的衬底的俯视图、说明衬底的温度分布、以及衬底表面的应力的图；
图3是表示可以适用于本发明的激光照射装置的概括的图；
图4A至4D是说明本发明的半导体装置的制造方法的截面图；
图5A至5C是说明本发明的半导体装置的制造方法的截面图；
图6A至6C是说明本发明的半导体装置的制造方法的截面图；
图7A至7E是说明可以适用于本发明的发光元件的结构的截面图；
图8是说明可以适用于本发明的发光元件的等效电路的图；
图9A至9E是说明本发明的半导体装置的制造方法的截面图；
图10A至10D是说明本发明的半导体装置的制造方法的截面图；
图11A至11C是说明本发明的半导体装置的制造方法的截面图；
图12A至12D是说明本发明的半导体装置的制造方法的截面图；
图13是说明本发明的半导体装置的结构的图；
图14A至14F是说明本发明的半导体装置的用途的图；
图15A至15F是说明使用本发明的半导体装置的电子设备的图；
图16是说明使用本发明的半导体装置的电子设备的结构的图；
图17说明使用本发明的半导体装置的电子设备的展开图；
图18A和18B是说明本发明的半导体装置的俯视图；
图19是说明在实施例中所使用的衬底的热膨胀率的图；
图20A至20C是说明在实施例中所使用的衬底上的含有半导体膜的层的结构的截面图；
图21是说明根据单膜的膜应力计算出的总应力的图；
图22是说明根据单膜的膜应力计算出的总应力的图；
图23是说明形成于衬底上的含有半导体膜的层的总应力的图；
图24是说明对形成于衬底上的含有半导体膜的层照射激光束时的裂缝的发生的图；
图25A至25C是说明应力的计算方法、以及应力的图；
图26是说明衬底的温度的模拟实验结果的图。
具体实施方式
下面，参照附图说明本发明的实施方式。但是，本发明可以通过多种不同的方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下的实施方式所记载的内容中。
实施方式1
如图1A所示，在具有绝缘表面的衬底100的一个表面上形成用作基底保护膜的绝缘膜101、102，并且在绝缘膜102上形成非晶半导体膜103。接下来，加热非晶半导体膜，以便去除非晶半导体膜中的氢。此时，衬底及用作基底保护膜的绝缘膜也被加热。形成绝缘膜101、102、以及非晶半导体膜103，以使所述加热后的用作基底保护膜的绝缘膜101、102、以及非晶半导体膜103的总应力成为-500N/m以上且+50N/m以下，优选成为-150N/m以上且0N/m以下。
作为具有绝缘表面的衬底100，使用热膨胀率为大于6×10-7/℃且38×10-7/℃以下，优选为大于6×10-7/℃且31.8×10-7/℃以下的衬底。作为所述热膨胀率为大于6×10-7/℃且38×10-7/℃以下，优选为大于6×10-7/℃且31.8×10-7/℃以下的衬底的典型例子，存在有AN100(旭硝子株式会社制造)、EAGLE2000(康宁(corning)公司制造)等。此外，作为具有绝缘表面的衬底100，可以使用厚度为0.5mm以上且1.2mm以下的衬底。这里，例如使用厚度为0.7mm的AN100玻璃衬底。
在衬底的一个表面上形成绝缘膜101、102、以及非晶半导体膜103之后的加热处理以可以去除含于非晶半导体膜中的氢的温度进行即可。此外，在所述加热处理中，有时含于用作基底保护膜的绝缘膜101、102中的氢被去除。通过去除含于非晶半导体膜中的氢，在之后对非晶半导体膜照射激光束时可以避免氢从非晶半导体膜放出，可以提高对于激光束的照射的膜耐性。作为这种加热条件，可以使用退火炉在500℃以上且550℃以下的温度下加热一小时以上且十小时以下，优选加热一小时以上且五小时以下。此外，可以使用快热退火法(RTA法)在550℃以上且750℃以下，优选在600℃以上且650℃以下的温度下加热一秒以上且十分钟以下，优选加热三分钟以上且八分钟以下。
此外，除了上述加热处理之外，还可以进行使非晶半导体膜结晶化的加热处理。在此情况下，也可以对非晶半导体膜添加促进结晶化的金属元素等，然后进行加热处理。典型地是，可以对非晶半导体膜以微量添加金属元素如镍、钯、锗、铁、锡、铅、钴、铂、铜、金等，然后进行加热处理，以形成结晶半导体膜。
这里，在650℃的温度下加热六分钟，以便去除含于非晶半导体膜中的氢、以及含于用作基底保护膜的绝缘膜101、102中的氢。
作为用作基底保护膜的绝缘膜101、102，可以使用化合物膜如氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氮化铝膜、氧氮化铝膜、氧化铝膜等、以及含有氢的所述化合物膜等。
注意，这里，氧氮化硅膜是指含有硅的1.8倍至2.3倍、优选为1.92倍至2.16倍的氧的膜。此外，也可以含有硅的0.001倍至0.05倍、优选为0.001倍至0.01倍的氮的膜。此外，也可以含有硅的0.01倍至0.3倍、优选为0.04倍至0.24倍的氢的膜。此外，也可以含有硅的0倍至0.001倍、优选为0倍至0.003倍的碳的膜。也有可能将这种膜表示为SiON。另外，氮氧化硅膜是指含有硅的0.1倍至0.3倍、优选为0.13倍至0.42倍的氧、以及硅的1倍至2倍、优选为1.1倍至1.6倍的氮的膜。此外，也可以含有硅的0.3倍至1.2倍、优选为0.51倍至0.91倍的氢的膜。也有可能将这种膜表示为SiNO。
作为非晶半导体膜103，可以使用硅、锗、硅锗(Si1-xGex(0＜x＜0.1))等。
用作基底保护膜的绝缘膜101、102、以及非晶半导体膜103可以适当地使用等离子体CVD法、溅射法、蒸发淀积法等来形成。注意，在形成膜时，即，加热之前的用作基底保护膜的绝缘膜101、102、以及非晶半导体膜103的应力既可为拉伸应力又可为压缩应力。
形成在衬底上的含有半导体膜的层的加热后的总应力为-500N/m以上且+50N/m以下，优选为-150N/m以上且0N/m以下。
这里，作为形成在衬底上的层，形成绝缘膜101、102、以及非晶半导体膜103，具体而言，形成0nm至100nm的氮氧化硅膜、30nm至120nm的氧氮化硅膜、30nm至200nm的非晶半导体膜。
此外，作为用作基底保护膜的绝缘膜，也可以采用单层结构而不局限于层叠两个绝缘膜的结构。就是说，也可以形成厚度为30nm至120nm的氧氮化硅膜作为基底保护膜，在其上形成厚度为30nm至200nm的非晶半导体膜，以作为含有半导体膜的层。此外，也可以使用厚度为30nm至120nm的氮化铝膜、氧氮化铝膜、或者氧化铝膜而代替氧氮化硅膜。在此情况下，绝缘膜及非晶半导体膜的加热后的总应力也为-500N/m以上且+50N/m以下，优选为-150N/m以上且0N/m以下。就是说，加热后的绝缘膜的膜厚度及膜应力的积为从加热后的总应力减非晶半导体膜的膜厚度和加热后的非晶半导体膜的膜应力的积而得出的值。
此外，作为用作基底保护膜的绝缘膜，也可以采用三层以上的结构。就是说，形成厚度为30nm至120nm的氮化铝膜、厚度为0nm至100nm的氮氧化硅膜、以及厚度为30nm至120nm的氧氮化硅膜作为基底保护膜，在其上形成厚度为30nm至200nm的非晶半导体膜，以作为含有半导体膜的层。注意，此时的基底保护膜的层叠顺序可以适当地使用如下组合：从衬底一侧为氮化铝膜、氮氧化硅膜、以及氧氮化硅膜的组合；从衬底一侧为氮氧化硅膜、氮化铝膜、以及氧氮化硅膜的组合；以及从衬底一侧为氮氧化硅膜、氧氮化硅膜、以及氮化铝膜的组合等。此外，在上述三层结构上，也可以使用氧氮化铝膜或氧化铝膜而代替氮化铝膜。在此情况下，绝缘膜及非晶半导体膜的加热后的总应力也为-500N/m以上且+50N/m以下，优选为-150N/m以上且0N/m以下。
接下来，如图1B所示，对非晶半导体膜103照射激光束。图1B是照射激光束的状态的示意图，激光束104被照射的非晶半导体膜变为结晶半导体膜105。
在对非晶半导体膜103照射激光束时，激光束被吸收在非晶半导体膜103中，以加热非晶半导体膜103的同时，该热向衬底传导，衬底100也被加热。参照图2A至2C表示此时的衬底表面的温度及应力。图2A示出被激光束照射的区域附近的衬底100的俯视图。这里，以在衬底上向箭头方向110扫描激光束的方式表示。此外，结晶半导体膜105是已经扫描激光束来非晶半导体膜结晶化了的区域。此外，非晶半导体膜103是下面要扫描激光束的非晶半导体膜的区域。此外，区域111、112是正在照射激光束的区域。
在对非晶半导体膜照射激光束时，照射到非晶半导体膜的激光束被吸收在非晶半导体膜中，以加热非晶半导体膜的同时，该热向衬底传导，衬底100也被加热，即，局部加热衬底100的表面，以衬底表面的一部分软化。此外，在软化了的衬底的区域111的两侧具有被加热的衬底的区域112。
此外，如图2B中的照射激光束时的衬底表面的温度曲线113所示，在衬底软化了的区域111中的温度超过软化点，在软化了的区域111的两侧的被加热的衬底的区域112中的温度高于室温(RT)且低于软化点。此外，已经结晶化了的结晶半导体膜105及还没有照射激光束的非晶半导体膜103的温度都是室温。
图26示出对于如下情况的衬底的温度上升进行热传导模拟实验的结果：对形成有厚度为100nm的氧氮化硅膜及厚度为50nm的氮氧化硅膜的叠层膜的衬底照射激光束。这里，以时间t＝0将保持为室温的衬底表面瞬间加热到硅的熔点(1685K)，并且使用差分法计算出之后的经过时间t＝t的温度分布。
在图26中，横轴表示从形成有厚度为100nm的氧氮化硅膜及厚度为50nm的氮氧化硅膜的叠层膜的玻璃衬底表面的深度，而纵轴表示基于热传导方程式使用差分法计算的每个区域的温度。
在照射连续振荡激光束或重复频率为10MHz以上的脉冲激光束时的非晶硅膜的熔化时间大约为10μ秒，该区域在非晶硅膜熔化的期间中变为高温度，该热向厚度为100nm的氧氮化硅膜及厚度为50nm的氮氧化硅膜的叠层膜、以及衬底传导。因此，实线表示在照射连续振荡激光束或重复频率为10MHz以上的脉冲激光束之后的经过时间t＝10μ秒的每个区域的温度。此外，虚线分别表示硅的熔化温度(1685K)、以及玻璃的熔化温度(1223K)。
由图26得出如下结果：当在照射连续振荡激光束或重复频率为10MHz以上的脉冲激光束之后的经过时间约为10μ秒时，从玻璃衬底表面到1μm左右的区域中的温度为玻璃的软化点以上。
换言之，可以看到在对含有半导体膜的层照射连续振荡激光束或重复频率为10MHz以上的脉冲激光束时，除了含有半导体膜的层以外，热还向玻璃衬底表面传导，以玻璃衬底表面软化。
此外，以图2C的应力曲线114表示此时的衬底表面的应力。在衬底软化了的区域111中，粘性低并且不产生应力，因此应力为0。另一方面，软化了的区域111两侧的被加热的区域112处于在高于室温且低于软化点的温度下的加热状态，使得体积膨胀，因此在衬底表面上产生压缩应力。此外，在产生压缩应力的衬底表面的周围，即，结晶化了的结晶半导体膜105及还没有照射激光束的非晶半导体膜103中产生拉伸应力。
激光束一扫描，激光束的照射区域就移动，并且正在激光束照射区域之下的衬底中，软化了的区域及其两侧的被加热的区域开始冷却。图2D示出此时的照射激光束的区域附近的衬底的俯视图。此外，使用图2E和2F表示衬底表面的温度及应力。衬底的软化了的区域固化。在图2D中以121表示固化了的区域。此外，在其两侧形成有被加热的区域122。此外，如图2E中的温度曲线123所示的扫描激光束的衬底表面的温度那样，固化了的区域121及其两侧的被加热的区域122的衬底表面的温度高于室温(RT)且低于软化点。以图2F的应力曲线124表示此时的衬底表面的应力。因激光束的照射而衬底的温度变为软化点以上且软化了的区域121通过冷却来固化并收缩，因此产生拉伸应力。开始收缩的部分由邻接部分施加妨碍收缩的力，以产生压缩应力。
通过进一步的冷却，衬底表面变为室温。图2G示出此时的照射激光束的区域附近的衬底的俯视图。通过冷却而固化的区域及被加热的区域被冷却到室温，而成为结晶半导体膜131、132。使用图2G至2I表示此时的衬底表面的温度及应力。如扫描激光束的衬底表面的温度曲线133所示，固化了的结晶半导体膜131及其两侧的被加热的区域132的衬底表面的温度如图2H中的温度曲线133所示为室温(RT)。以图2I的应力曲线134表示此时的衬底表面的应力。衬底的温度变为室温的同时，软化了的区域进一步收缩。但是，由于由邻接部分妨碍收缩，所以进一步提高拉伸应力。
激光束的照射并不是对衬底的整个表面同时照射，而是通过一边部分地照射一边将激光束扫描在整体衬底，来照射衬底的整个表面。因此，在衬底表面上具有通过激光束的照射而加热的区域和没有加热的区域。再者，在激光束从受到激光束照射的区域移动后，受到激光束照射的区域渐渐冷却到室温。因此，在衬底表面的一部分上，部分地产生拉伸应力和压缩应力。将此称为热弯曲。衬底的热膨胀率越大，并且衬底的软化点越低，随着加热、软化、以及冷却发生的热弯曲就越大，并且越容易产生裂缝。具体而言，在照射激光束的区域中，向与激光束的扫描方向或衬底的移动方向垂直的方向产生很大的拉伸应力。
在受到激光束照射的区域中的衬底表面上的热弯曲，即拉伸应力变为大于衬底的破断应力时，在衬底中产生裂缝。一产生裂缝，就连续产生裂缝，这是因为应力聚在裂缝部分。所述连续产生裂缝的方向与拉伸应力的分布垂直，换言之，与激光束的扫描方向平行。
然而，当在衬底表面上形成有具有加热后的压缩应力的层时，可以降低衬底表面上的拉伸应力。由此可见，在热膨胀率为大于6×10-7/℃且38×10-7/℃以下，优选为大于6×10-7/℃且31.8×10-7/℃以下的衬底上形成含有半导体膜的层，加热该含有半导体膜的层之后，对非晶半导体膜照射激光束来形成结晶半导体膜的情况下，可以减少在衬底及含有半导体膜的层中产生裂缝。
这里，将说明用于结晶化的激光振荡器和形成射束点的光学系统。如图3所示，作为激光振荡器11a和11b，使用在非晶半导体膜103中吸收几十％以上的波长的激光。典型地，可以使用从基波到四次谐波。这里，准备总合最大输出为20W且使用LD(激光二极管)激励的连续振荡激光器(YVO4，二次谐波(波长为532nm))。虽然不一定特别限于二次谐波，但是，二次谐波在能量效率方面优于更高次的谐波。
当使用连续振荡激光照射非晶半导体膜103时，由于能量连续地提供到非晶半导体膜103，因此，半导体膜一旦处于熔化状态，可以继续熔化状态。另外，可以通过扫描连续振荡激光束来移动半导体膜的固体-液体界面，形成沿着该移动方向在一个方向上长的晶粒。此外，使用固体激光器是因为与气体激光器等相比，输出的稳定性高，且可以进行稳定处理。注意，不局限于连续振荡激光，也可以使用重复频率为10 MHz以上的脉冲激光。当使用重复频率高的脉冲激光时，在激光的脉冲间隔短于半导体膜从熔化到固化之间的时间的情况下，可以使半导体膜总是保持为熔化状态，并且因固体-液体界面的移动而可以形成由在一个方向上长的晶粒构成的半导体膜。注意，虽然在图3中所示的情况下，准备了两台激光振荡器，但是在其输出充分时，准备一台即可。
例如，作为气体激光器，存在有Ar激光器、Kr激光器、CO2激光器等。作为固体激光器，存在有YAG激光器、YLF激光器、YAlO3激光器、GdVO4激光器、KGW激光器、KYW激光器、变石激光器、Ti：蓝宝石激光器、Y2O3激光器、YVO4激光器等。而且，存在有陶瓷激光器如YAG激光器、Y2OX激光器、GdVO4激光器、YVO4激光器等。作为金属蒸汽激光器，可以举出氦镉激光器等。
另外，在激光振荡器11a、11b中，当使用TEM00(单横向模)的振荡发射激光束时，在被照射表面上获得的线形射束点的聚光性高，可以提高能量密度，因此这是优选的。
激光照射的简要是如下所述。从激光振荡器11a和11b以相同能量分别发射激光束12a、12b。从激光振荡器11b发射的激光束12b通过波长板13改变偏振方向。改变激光束12b的偏振方向是为了由偏振器14合成偏振方向彼此不同的两个激光束。激光束12b穿过波长板13之后，激光束12b由镜子22反射并且进入偏振器14。然后，在偏振器14合成激光束12a和激光束12b，以制作激光束12。调节波长板13和偏振器14，以使穿过了波长板13和偏振器14的光具有适当的能量。注意，在本实施方式中，偏振器14用于合成激光束，但是，也可以使用其他光学元件如偏振分束器。
由偏振器14合成的激光束12由镜子15反射，并且由焦距例如为150mm的柱面透镜16及焦距例如为20mm的柱面透镜17将激光束的截面形状在被照射表面18上形成为线形。对应于激光照射装置的光学系统的设置状况提供镜子15即可。柱面透镜16在被照射表面18上形成的射束点的长度方向上操作，而柱面透镜17在其宽度方向上操作。因此，在被照射表面18上，形成例如长度大约为500μm且宽度大约为20μm的线形射束点。注意，在本实施方式中，为了形成为线形而使用柱面透镜，但是，本发明不局限于此，也可以使用其他光学元件如球面透镜等。另外，柱面透镜的焦距不局限于上述值，而可以任意设定。
此外，在本实施方式中，使用柱面透镜16、17进行激光束的成形，但是，也可以另行提供用来将激光束扩展为线形的光学系统、以及用来在被照射表面上会聚为细的光学系统。例如，为了将激光束的截面为线形，可以使用柱面透镜阵列、衍射光学元件、光波导等。另外，使用矩形的激光介质，也可以在发射阶段将激光束的截面形状为线形。陶瓷激光器可以相对自由地成形激光介质的形状，因此，陶瓷激光器合适于制造这种激光束。注意，以线形形成的激光束的截面形状优选尽可能地细，这增加半导体膜中激光束的能量密度，因此，可以缩短处理时间。
接下来，将说明激光束的照射方法。为了以相对高速操作形成有非晶半导体膜103的被照射表面18，将该被照射表面18固定到吸附式载物台19。吸附式载物台19可以由X轴用的单轴轨道20和Y轴用的单轴轨道21在与被照射表面18平行的面上向XY方向操作。配置为使线形射束点的长度方向和Y轴一致。接下来，使被照射表面18沿着射束点的宽度方向，即X轴操作，将激光束照射在被照射表面18。这里，以X轴用的单轴轨道20的扫描速度为35cm/sec，并且以7.0W的能量分别从两个激光振荡器发射激光。合成之后的激光的输出是14W。
通过照射激光束来形成半导体膜完全融化的区域。晶体在固化过程中生长，可以形成结晶半导体膜。注意，从TEM00方式的激光振荡器发射的激光束的能量分布一般是高斯分布。此外，可以由用于激光束的照射的光学系统来使激光束的强度均匀。例如，通过使用透镜阵列如柱面透镜阵列或蝇眼透镜等、衍射光学元件、光波导等，可以使激光束的强度均匀。X轴用的单轴轨道20的扫描速度优选为几10cm/sec至几100cm/sec左右，并且操作者根据激光振荡器的输出适当地确定即可。
注意，在本实施方式中，使用通过利用X轴用的单轴轨道20和Y轴用的单轴轨道21移动作为被照射表面18的非晶半导体膜103的方式。本发明不局限于此，作为激光束的扫描，可以使用固定被照射表面18而移动激光束的照射位置的照射系统移动方法；固定激光束的照射位置而移动被照射表面18的被照射表面移动方法；或者组合这两种方法的方法。
注意，如上所述，由上述光学系统形成的射束点的在长轴方向上的能量分布是高斯分布，因此，小晶粒晶体形成在其两端的能量密度低的部分。因此，也可以采用如下结构：通过在被照射表面18的前面提供裂缝等切割激光束的一部分，使得仅形成大晶粒晶体所足够的能量照射在被照射表面18。此外，为了更有效地使用从激光振荡器11a及11b发射的激光束，通过使用光束均匀器如透镜阵列或衍射光学元件等，可以使射束点的在长度方向上的能量均匀地分布。
而且，将Y轴用的单轴轨道21移动与所形成的结晶半导体膜的宽度相等的距离，并且以预定速度，这里为35cm/sec再次扫描X轴用的单轴轨道20。通过重复一系列这种操作，可以有效地晶化半导体膜的整个表面。
通过以上工序，如图1C所示，对整个非晶半导体膜照射激光束，来形成结晶半导体膜105。
然后，选择性地蚀刻结晶半导体膜来形成半导体膜，并且使用该半导体膜形成半导体元件。作为半导体元件，可以形成薄膜晶体管、具有浮动栅或电荷蓄积层的非易失性存储元件、二极管、电容元件、电阻元件等。这里，如图1D所示，形成薄膜晶体管150。
此外，可以使用半导体元件制造半导体装置。
注意，在本实施方式中，也可以在绝缘膜101和衬底100之间设置剥离膜，并且在工序结束之后从衬底100剥离形成在绝缘膜101上的半导体元件。之后，通过将半导体元件贴合到具有挠性的衬底上，可以制造薄型且轻量的半导体装置。
在此，将说明在本说明书中使用的应力的测定方法。在本说明书中所示的应力通过使用Tencor FLX-2320(KLA-Tencor公司制造)来测定。Tencor FLX-2320测定具有受到压力的薄膜的衬底的曲率半径变化。薄膜的应力通过使用公式2来获得。
[公式2]
σ = E h 2 ( 1 - v ) 6 Rt
在公式2中，E/(1-v)表示衬底的双轴弹性系数，E表示衬底的杨氏模量，并且v表示衬底的泊松比。此外，如图25所示，h表示衬底600的厚度(m)，t表示薄膜601的厚度(m)，R表示衬底600的曲率半径(m)，并且σ表示形成在衬底600上的薄膜601的应力(Pa)。
注意，在本说明书中用作衬底的AN100衬底的泊松比为0.22，杨氏模量为77GPa，因此其双轴弹性系数为98.7GPa，而EAGLE2000衬底的泊松比为0.23，杨氏模量为70.9GPa，因此其双轴弹性系数为92.07GPa。
此外，一般来说，应力包括拉伸应力和压缩应力。如图25B所示，当薄膜601对衬底600收缩时，衬底600在妨碍其收缩的方向上张拉。因此，衬底600以使薄膜601位于其内侧的方式改变形状。将这样薄膜601收缩时产生的应力称为拉伸应力。另一方面，如图25C所示，当薄膜601膨胀时，衬底600被收缩在薄膜601的内侧。将这样薄膜601膨胀时产生的应力称为压缩应力。一般来说，在很多情况下，由+(加)表示拉伸应力，而由-(减)表示压缩应力。
实施方式2
在本实施方式中，参照图4A至图4D、图5A至图5C说明作为半导体装置的一个例子的液晶显示装置。
如图4A所示，与实施方式1同样，在热膨胀率为大于6×10-7/℃且38×10-7/℃以下，优选为大于6×10-7/℃且31.8×10-7/℃以下的衬底100上形成绝缘膜101，并且在该绝缘膜101上形成非晶半导体膜103。这里，作为衬底100使用热膨胀率为38×10-7/℃，且厚度为0.7cm的AN100。并且，作为绝缘膜101，通过等离子体CVD法分别形成厚度为40nm至60nm的含有氧的氮化硅膜及厚度为80nm至120nm的含有氮的氧化硅膜。此外，作为非晶半导体膜103，通过等离子体CVD法形成厚度为20nm至80nm的非晶半导体膜。
接下来，加热衬底100。这里，为去除形成在衬底100上的非晶半导体膜的氢进行加热。除了所述加热以外，还可以进行为使非晶半导体膜结晶化的加热。通过加热衬底100，衬底上的层的总应力成为-500N/m以上且+50N/m以下，优选成为-150N/m以上且0N/m以下。即使之后对这种层照射激光束104，也能够减少从衬底到衬底上的层中产生裂缝。这里，在500℃的温度下加热衬底100一小时，然后在550℃的温度下加热四小时。
接下来，如图4B所示，对非晶半导体膜103照射激光束104。作为此时的激光束104，选择具有可以熔化非晶半导体膜103的能量的激光束。此外，选择具有非晶半导体膜103可以吸收的激光束104的波长。结果，可以在绝缘膜101上形成结晶半导体膜105。这里，作为激光束104使用YVO4的二次谐波(波长为532nm)。
接下来，如图4C所示，选择性地蚀刻结晶半导体膜105来形成半导体膜201至203。这里，作为蚀刻结晶半导体膜105的方法，可以使用干法蚀刻、湿法蚀刻等。这里，在结晶半导体膜105上涂敷抗蚀剂，然后进行曝光及显影以形成抗蚀剂掩模。接下来，使用抗蚀剂掩模通过将SF6∶O2的流量比设定为4∶15的干法刻蚀选择性地蚀刻结晶半导体膜105。然后去除抗蚀剂掩模。
接下来，如图4D所示，在半导体膜201至203上形成栅极绝缘膜204。栅极绝缘膜通过使用氮化硅、含有氧的氮化硅、氧化硅、含有氮的氧化硅等的单层或叠层结构形成。这里，通过等离子体CVD法形成厚度为115nm的含有氮的氧化硅。
接下来，形成栅电极205至208。栅电极205至208可以通过使用金属或添加有一导电型的杂质的多晶半导体形成。在使用金属时，可以使用钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铝(Al)等。此外，也可以使用使金属氮化了的金属氮化物。或者，也可以采用层叠由所述金属氮化物构成的第一层和由所述金属构成的第二层而成的结构。此外，可以通过液滴喷射法在栅极绝缘膜上涂敷含有微粒的膏，对此干燥并焙烧而形成。此外，也可以通过印刷法将含有微粒的膏印刷在栅极绝缘膜上，对此干燥并焙烧而形成。作为微粒的典型例子，也可以采用以金、铜、金和银的合金、金和铜的合金、银和铜的合金、以及金、银和铜的合金中的任何一个为主要成分的微粒。这里，在通过溅射法在栅极绝缘膜204上形成厚度为30nm的氮化钽膜、以及厚度为370nm的钨膜之后，使用由光刻工序形成的抗蚀剂掩模，选择性地蚀刻氮化钽膜、以及钨膜，以形成具有氮化钽膜的端部比钨膜的端部向外部延伸得更远的形状的栅电极205至208。
接下来，以栅电极205至208为掩模，对半导体膜201至203分别添加赋予n型的杂质元素及赋予p型的杂质元素，以形成源区及漏区209至214及高浓度杂质区215。此外，形成与栅电极205至208的一部分重叠的低浓度杂质区216至223。这里，对源区及漏区209、210、213至215、以及低浓度杂质区216、217、220至223掺杂赋予p型的杂质元素的硼。此外，对源区及漏区211、212、以及低浓度杂质区218、219掺杂赋予n型的杂质元素的磷。
然后，为了激活添加到半导体膜的杂质元素，进行加热处理。这里，在氮气氛中且550℃下加热四小时。通过以上工序，来形成薄膜晶体管225至227。注意，作为薄膜晶体管225、227形成p沟道型薄膜晶体管，而作为薄膜晶体管226形成n沟道型薄膜晶体管。此外，由p沟道型薄膜晶体管225和n沟道型薄膜晶体管226构成驱动电路。此外，p沟道型薄膜晶体管227用作对像素电极施加电压的元件。
接下来，如图5A所示，形成使薄膜晶体管225至227的栅电极及布线绝缘化的第一层间绝缘膜。这里，作为第一层间绝缘膜，叠层氧化硅膜231、氮化硅膜232、以及氧化硅膜233而形成。此外，在第一层间绝缘膜的一部分的氧化硅膜233上，形成连接到薄膜晶体管225至227的源区及漏区的布线234至239、以及连接端子240。这里，在通过溅射法连续形成Ti膜100nm、Al膜333nm、以及Ti膜100nm之后，使用由光刻工序形成的抗蚀剂掩模选择性地蚀刻，来形成布线234至239、以及连接端子240。然后去除抗蚀剂掩模。
接下来，在第一层间绝缘膜、布线234至239、以及连接端子240上形成第二层间绝缘膜241。作为第二层间绝缘膜241，可以使用氧化硅膜、氮化硅膜、或者氧氮化硅膜等的无机绝缘膜，并且这些绝缘膜以单层或两层以上的多个层形成即可。此外，作为形成无机绝缘膜的方法，可以使用溅射法、LPCVD法、或者等离子体CVD法等。这里，在使用等离子体CVD法形成厚度为100nm至150nm的含有氧的氮化硅膜之后，使用由光刻工序形成的抗蚀剂掩模选择性地蚀刻含有氧的氮化硅膜，来形成达到薄膜晶体管227的布线239、以及连接端子240的接触孔，并且形成第二层间绝缘膜241。然后去除抗蚀剂掩模。
通过如本实施方式那样形成第二层间绝缘膜241，可以防止驱动电路部的TFT和布线等的暴露，并且保护TFT免受污染物质影响。
接下来，形成连接到薄膜晶体管227的布线239的第一像素电极242、以及连接到连接端子240的导电膜244。在液晶显示装置是透光型液晶显示装置的情况下，使用具有透光性的导电膜形成第一像素电极242。此外，在液晶显示装置是反射型液晶显示装置的情况下，使用具有反射性的导电膜形成第一像素电极242。这里，第一像素电极242及导电膜244以这种方法形成，即在通过溅射法形成厚度为125nm的含有氧化硅的ITO之后，使用由光刻工序形成的抗蚀剂掩模选择性地蚀刻。
接下来，形成用作取向膜的绝缘膜243。绝缘膜243能够以这种方法形成，即在通过印刷法、辊涂法等形成高分子化合物膜如聚酰亚胺、聚乙烯醇等之后，进行研磨。另外，可以通过从与衬底倾斜的角度蒸发淀积SiO形成绝缘膜243。此外，对光反应型高分子化合物照射偏振了的UV光，使光反应型高分子化合物聚合来形成。这里，通过印刷法印刷高分子化合物膜如聚酰亚胺、聚乙烯醇等，并且焙烧之后，进行研磨来形成绝缘膜243。
接下来，如图5B所示，在相对衬底251上形成第二像素电极253，并且在该第二像素电极253上形成用作取向膜的绝缘膜254。注意，也可以在相对衬底251和第二像素电极253之间设置彩色膜252。
作为相对衬底251，可以适当地选择与衬底100同样的材料。此外，第二像素电极253可以与第一像素电极242同样地形成。此外，用作取向膜的绝缘膜254可以与绝缘膜243同样地形成。彩色膜252是进行彩色显示时需要的膜，并且在RGB方式中，对应于每个像素形成分散有与红色、绿色和蓝色的每种颜色相对应的染料和颜料的彩色膜。
接下来，使用密封剂257贴合衬底100和相对衬底251。此外，在衬底100和相对衬底251之间形成液晶层255。另外，液晶层255以这种方法形成，即通过利用毛细管现象的真空注入法将液晶材料注入到由用作取向膜的绝缘膜243、254、以及密封剂257围绕的区域中来形成。此外，在相对衬底251的一个表面形成密封剂257，将液晶材料滴下到由密封剂围绕的区域中，然后在减压下使用密封剂压合相对衬底251和衬底100，以可以形成液晶层255。
作为密封剂257，可以通过使用分配器法、印刷法、热压合法等形成热固化环氧树脂、UV固化丙烯树脂、热塑性尼龙、聚酯等。注意，通过将填料散布到密封剂257，可以保持衬底100和相对衬底251之间的间隔。这里，作为密封剂257，使用热固化环氧树脂形成。
此外，为了保持衬底100和相对衬底251之间的间隔，也可以在用作取向膜的绝缘膜243和绝缘膜254之间提供隔离物256。隔离物可以通过涂敷有机树脂，将该有机树脂蚀刻为所希望的形状，典型地为柱形或圆柱形来形成。此外，作为隔离物也可以使用珠状隔离物。这里，作为隔离物256使用珠状隔离物。
此外，虽然未图示，在衬底100和相对衬底251的一个或两个提供偏振片。
接下来，如图5C所示，在端子部263中形成有连接到薄膜晶体管的栅极布线、源极布线的连接端子(在图5C中，相当于连接到源极布线或漏极布线的连接端子240)。通过导电膜244及各向异性导电膜261在连接端子240连接成为外部输入端子的FPC(柔性印刷电路)262。连接端子240通过导电膜244和各向异性导电膜261接收视频信号和时钟信号。
在驱动电路部264中形成有驱动像素的电路如源极驱动器、栅极驱动器等。这里布置有n沟道型薄膜晶体管226、以及p沟道型薄膜晶体管225。注意，由n沟道型薄膜晶体管226和p沟道型薄膜晶体管225形成CMOS电路。
在像素部265中形成有多个像素，并且在每个像素中形成有液晶元件258。液晶元件258是第一像素电极242、第二像素电极253以及填充在第一像素电极242和第二像素电极253之间的液晶层255重叠的部分。液晶元件258所具有的第一像素电极242与薄膜晶体管227电连接。
通过以上工序，可以制造液晶显示装置。在本实施方式中所示的液晶显示装置可以在制造工序中减少衬底中或衬底上的层中产生裂缝。由此，可以以高成品率制造液晶显示装置。
实施方式3
在本实施方式中，将说明作为半导体装置的一个例子的具有发光元件的发光装置的制造工序。
如图6A所示，通过与实施方式2同样的工序，在衬底100上夹着绝缘膜101形成薄膜晶体管225至227。此外，作为使薄膜晶体管225至227的栅电极及布线绝缘化的第一层间绝缘膜，层叠氧化硅膜231、氮化硅膜232、以及氧化硅膜233而形成。此外，在第一层间绝缘膜的氧化硅膜233的一部分上形成连接到薄膜晶体管225至227的半导体膜的布线308至313、以及连接端子314。
接下来，在第一层间绝缘膜、布线308至313、以及连接端子314上形成第二层间绝缘膜315。接下来，形成连接到薄膜晶体管227的布线313的第一电极316、以及连接到连接端子314的导电膜320。第一电极316及导电膜320通过溅射法形成厚度为125nm的含有氧化硅的ITO之后，使用由光刻工序形成的抗蚀剂掩模选择性地蚀刻来形成。
通过如本实施方式那样形成第二层间绝缘膜315，可以防止驱动电路部的TFT和布线等的暴露，并且保护TFT免受污染物质影响。
接下来，形成覆盖第一电极316的端部的有机绝缘物膜317。这里，在涂敷并焙烧感光性聚酰亚胺之后，进行曝光及显影，形成有机绝缘物膜317，使得暴露驱动电路、像素区域的第一电极316、以及像素区域的周围部分的第二层间绝缘膜315。
接下来，通过蒸发淀积法在第一电极316及有机绝缘物膜317的一部分上形成含有发光物质的层318。含有发光物质的层318由具有发光性的有机化合物或具有发光性的无机化合物来形成。此外，含有发光物质的层318也可以由具有发光性的有机化合物和具有发光性的无机化合物来形成。此外，在含有发光物质的层318中，可以使用红色的发光性的发光物质、蓝色的发光性的发光物质、以及绿色的发光性的发光物质，来分别形成红色的发光性的像素、蓝色的发光性的像素、以及绿色的发光性的像素。
这里，含有红色的发光性的发光物质的层通过层叠50nm厚的DNTPD、10nm厚的NPB、30nm厚的添加有双[2，3-双(4-氟苯基)喹啉]铱(乙酰丙酮)(缩写：Ir(Fdpq)2(acac))的NPB、60nm厚的Alq3、以及1nm厚的LiF来形成。
此外，含有绿色的发光性的发光物质的层通过层叠50nm厚的DNTPD、10nm厚的NPB、40nm厚的添加有香豆素545T(C545T)的Alq3、60nm厚的Alq3、以及1nm厚的LiF来形成。
此外，含有蓝色的发光性的发光物质的层通过层叠50nm厚的DNTPD、10nm厚的NPB、30nm厚的添加有2，5，8，11-四(叔丁基)二萘嵌苯(缩写：TBP)的9-[4-(N-氮芴基)]苯基-10-苯基蒽(缩写CzPA)、60nm厚的Alq3、以及1nm厚的LiF来形成。
另外，除了红色的发光性的像素、蓝色的发光性的像素、以及绿色的发光性的像素以外，还可以通过使用白色的发光性发光物质形成含有发光物质的层，以形成白色的发光性的像素。通过提供白色的发光性的像素，可以降低耗电量。
接下来，在含有发光物质的层318及有机绝缘物膜317上形成第二电极319。这里，通过蒸发淀积法形成200nm厚的Al膜。结果，由第一电极316、含有发光物质的层318、以及第二电极319构成发光元件321。
这里，将说明发光元件321的结构。
通过在含有发光物质的层318形成使用有机化合物且具有发光功能的层(以下，称为发光层343)，发光元件321起到有机EL元件的功能。
作为发光性的有机化合物，例如可以举出9，10-二(2-萘基)蒽(缩写：DNA)；2-叔丁基-9，10-二(2-萘基)蒽(缩写：t-BuDNA)；4，4′-双(2，2-二苯基乙烯基)联苯(缩写：DPVBi)；香豆素30；香豆素6；香豆素545；香豆素545T；二萘嵌苯；红荧烯；吡啶醇；2，5，8，11-四(叔丁基)二萘嵌苯(缩写：TBP)；9，10-联苯蒽(缩写：DPA)；5，12-二苯基并四苯；4-(二氰基亚甲基)-2-甲基-6-[p-(二甲胺)苯乙烯基]-4H-吡喃(缩写：DCM1)；4-(二氰基亚甲基)-2-甲基-6-[2-(久洛尼定-9-某基)乙烯基]-4H-吡喃(缩写：DCM2)；4-(二氰基亚甲基)-2，6-双[p-(二甲胺)苯乙烯基]-4H-吡喃(缩写：BisDCM)等。另外，也可以使用下面能够发射磷光的化合物：双[2-(4′，6′-二氟苯基)吡啶-N，C2′](甲基吡啶)铱(缩写：FIrpic)；双{2-[3′，5′-双(三氟甲基)苯基]吡啶-N，C2′}(甲基吡啶)铱(缩写：Ir(CF3ppy)2(pic))；三(2-苯基吡啶-N，C2′)铱(缩写：Ir(ppy)3)；(乙酰丙酮)双(2-苯基吡啶-N，C2′)铱(缩写：Ir(ppy)2(acac))；(乙酰丙酮)双[2-(2′-噻吩基)吡啶-N，C3′)铱(缩写：Ir(thp)2(acac))；(乙酰丙酮)双(2-苯基喹啉-N，C2′)铱(缩写：Ir(pq)2(acac))；(乙酰丙酮)双[2-(2′-苯并噻吩)吡啶-N，C3′)铱(缩写：Ir(btp)2(acac))等。
此外，如图7A所示，也可以通过在第一电极316上形成含有发光物质的层318、以及第二电极319来形成发光元件321，所述含有发光材料的层318包括由空穴注入材料形成的空穴注入层341、由空穴传输材料形成的空穴传输层342、由发光性的有机化合物形成的发光层343、由电子传输材料形成的电子传输层344、以及由电子注入材料形成的电子注入层345。
作为空穴传输材料，可以举出酞菁(缩写：H2Pc)；酞菁铜(缩写：CuPc)；酞菁氧钒(缩写：VOPc)；4，4′，4″-三(N，N-二苯胺)三苯胺(缩写：TDATA)；4，4′，4″-三[N-(3-甲基苯基)-N-苯胺]三苯胺(缩写：MTDATA)；1，3，5-三[N，N-二(m-甲苯基)氨基]苯(缩写：m-MTDAB)；N，N′-联苯-N，N′-双(3-甲基苯基)-1，1′-联苯-4，4′-二胺(缩写：TPD)；4，4′-双[N-(1-萘基)-N-苯胺]联苯(缩写：NPB)；4，4′-双{N-[4-二(m-甲苯基)氨基]苯基-N-苯胺}联苯(缩写：DNTPD)；4，4′-双[N-(4-联苯基)-N-苯胺]联苯(缩写：BBPB)；4，4′，4″-三(N-氮芴基)三苯胺(缩写：TCTA)等，但是不局限于这些材料。此外，在上述的化合物中，以TDATA、MTDATA、m-MTDAB、TPD、NPB、DNTPD、BBPB、TCTA等为典型的芳香胺化合物容易产生空穴，因此作为有机化合物是优选的化合物群。这里所述的物质是主要具有10-6cm2/Vs以上的空穴迁移率的物质。
除了上述空穴传输材料以外，空穴注入材料还包括化学掺杂了的导电高分子化合物，也可以使用掺杂了聚苯乙烯磺酸盐(缩写：PSS)的聚乙烯二氧噻吩(缩写：PEDOT)、聚苯胺(缩写：PAni)等。而且，无机半导体如氧化钼、氧化钒、氧化镍等的薄膜、或者无机绝缘体如氧化铝等的超薄薄膜也是有效的。
这里，作为电子传输材料，可以使用由具有喹啉骨架或苯并喹啉骨架的金属络合物等构成的材料，例如，三(8-羟基喹啉)铝(缩写：Alq3)、三(4-甲基-8-羟基喹啉)铝(缩写：Almq3)、双(10-羟基苯并[h]-喹啉)铍(缩写：BeBq2)、双(2-甲基-8-羟基喹啉)-4-苯基酚盐-铝(缩写：BAlq)等。此外，除此以外，还可以使用具有恶唑配位体或噻唑配位体的金属络合物等的材料，例如，双[2-(2-羟苯基)苯并恶唑]锌(缩写：Zn(BOX)2)、双[2-(2-羟苯基)苯并噻唑]锌(缩写：Zn(BTZ)2)等。另外，除了金属络合物之外，还可以使用2-(4-联苯基)-5-(4-叔丁基苯基)-1，3，4-恶二唑(缩写：PBD)、1，3-双[5-(p-叔丁基苯基)-1，3，4-恶二唑-2-某基]苯(缩写：OXD-7)、3-(4-叔丁基苯基)-4-苯基-5-(4-联苯基)-1，2，4-三唑(缩写：TAZ)、3-(4-叔丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1，2，4-三唑(缩写：p-EtTAZ)、红菲绕啉(缩写：BPhen)、浴铜灵(缩写：BCP)等。这里所述的物质是主要具有10-6cm2/Vs以上的电子迁移率的物质。
作为电子注入材料，除了上述电子传输材料之外，经常使用绝缘体的超薄薄膜，例如碱金属卤化物如氟化锂、氟化铯等；碱土类卤化物，例如氟化钙等；或者碱金属氧化物，例如氧化锂等。而且，碱金属络合物例如乙酰丙酮锂(缩写：Li(acac))或8-羟基喹啉-锂(缩写：Liq)等也是有效的。另外，也可以使用通过共蒸发淀积等混合上述电子传输材料和具有低功函数的金属如Mg、Li、Cs等而成的材料。
此外，如图7B所示，也可以由第一电极316、含有发光物质的层318、以及第二电极319形成发光元件321，所述含有发光物质的层318包括由发光性的有机化合物及对于发光性的有机化合物具有电子接受性的无机化合物形成的空穴传输层346、由发光性的有机化合物形成的发光层343、由发光性的有机化合物及对于发光性的有机化合物具有电子给予性的无机化合物形成的电子传输层347。
由发光性的有机化合物及对于发光性的有机化合物具有电子接受性的无机化合物形成的空穴传输层346，通过作为有机化合物适当地使用上述空穴传输性的有机化合物来形成。此外，无机化合物只要容易地接受来自有机化合物的电子，就可以是任何化合物，可以使用各种金属氧化物或金属氮化物，尤其是，在元素周期表中属于第4族至第12族的任何一种的过渡金属氧化物容易表现电子接受性，因此是优选的。具体而言，可以举出氧化钛、氧化锆、氧化钒、氧化钼、氧化钨、氧化铼、氧化钌、氧化锌等。此外，在上述金属氧化物中，元素周期表中属于第4族至第8族的任何一种过渡金属氧化物大多具有高电子接受性，因此是优选的一群。尤其是，氧化钒、氧化钼、氧化钨、氧化铼可以通过真空蒸发淀积形成并容易处理，因此是优选的。
由发光性的有机化合物及对于发光性的有机化合物具有电子给予性的无机化合物形成的电子传输层347，通过作为有机化合物适当地使用上述电子传输性的有机化合物来形成。此外，无机化合物只要容易地对有机化合物供应电子，就可以是任何化合物，可以使用各种金属氧化物或金属氮化物，尤其是，碱金属氧化物、碱土类金属氧化物、稀土类金属氧化物、碱金属氮化物、碱土类金属氮化物、以及稀土类金属氮化物容易表现出电子给予性，因此是优选的。具体而言，可以举出氧化锂、氧化锶、氧化钡、氧化铒、氮化锂、氮化镁、氮化钙、氮化钇、氮化镧等。尤其是，氧化锂、氧化钡、氮化锂、氮化镁、氮化钙可以通过真空蒸发淀积形成并容易处理，因此是优选的。
由发光性的有机化合物及无机化合物形成的电子传输层347或空穴传输层346在电子注入/传输特性方面优秀，因此，可以将各种材料用于第一电极316、第二电极319而其功函数几乎不受限。此外，可以降低驱动电压。
此外，通过具有使用无机化合物并且具有发光功能的层(在下文中称作发光层349)作为含有发光物质的层318，发光元件321用作无机EL元件。无机EL元件根据其元件结构分类成分散型无机EL元件和薄膜型无机EL元件。这些不同之处在于，前者包括含有发光材料的微粒分散在粘合剂中的发光物质的层，后者包括含有由发光材料的薄膜形成的发光物质的层，而相同之处在于两者都需要由高电场加速的电子。注意，获得的发光机制包括利用施主能级和受主能级的施主-受主再结合型发光；以及利用金属离子的内壳层电子跃迁的局部型发光。在许多情况下，分散型无机EL元件使用施主-受主再结合型发光，而薄膜型无机EL元件使用局部型发光。下面表示无机EL元件的结构。
可以在本实施方式中使用的发光材料由母体材料和成为发光中心的杂质元素构成。可以通过改变包含的杂质元素而获得各种颜色的发光。作为发光材料的制造方法，可以使用各种方法如固相法和液相法(共沉淀法)等。此外，也可以使用喷雾热分解法、复分解法、利用前体的热解反应的方法、反胶束法、组合这些方法和高温焙烧的方法、冷冻干燥法等的液相法等。
固相法是如下方法，即，称母体材料和杂质元素或其化合物，在研钵中混合，并且通过在电炉中加热并焙烧而彼此反应，使得杂质元素包含在母体材料中。焙烧温度优选为700℃至1500℃。这是因为在太低的温度下固相反应不进行，而在太高的温度下母体材料分解。注意，也可以在粉末状态时执行焙烧，但是，优选在小球状态时执行焙烧。该方法虽然需要在比较高的温度下焙烧，但是由于是一种很简单的方法，因此，具有高生产率并且适合于大量生产。
液相法(共沉淀法)是如下方法，即，使母体材料或其化合物与杂质元素或其化合物在溶液中彼此反应，干燥，此后焙烧。在该方法中，发光材料的微粒均匀分散，并且即使在粒径小且低焙烧温度下，反应也可以继续。
作为用于无机EL元件的发光材料的母体材料，可以使用硫化物、氧化物、氮化物。作为硫化物，例如可以使用硫化锌、硫化镉、硫化钙、硫化钇、硫化镓、硫化锶、硫化钡等。此外，作为氧化物，例如可以使用氧化锌、氧化钇等。此外，作为氮化物，例如可以使用氮化铝、氮化镓、氮化铟等。另外，也可以使用硒化锌、碲化锌等。也可以使用三元混晶如硫化钙镓、硫化锶镓、硫化钡镓等。
作为局部型发光的发光中心，可以使用锰(Mn)、铜(Cu)、钐(Sm)、铽(Tb)、铒(Er)、铥(Tm)、铕(Eu)、铈(Ce)、镨(Pr)等。注意，也可以添加有卤素如氟(F)、氯(Cl)等作为电荷补偿。
另一方面，作为施主-受主再结合型发光的发光中心，可以使用包含形成施主能级的第一杂质元素和形成受主能级的第二杂质元素的发光材料。作为第一杂质元素，例如可以使用氟(F)、氯(Cl)、铝(Al)等。作为第二杂质元素，例如可以使用铜(Cu)、银(Ag)等。
在通过固相法合成施主-受主再结合型发光的发光材料的情况下，分别称母体材料、第一杂质元素或其化合物、以及第二杂质元素或其化合物，在研钵中混合，然后通过在电炉中加热并焙烧。作为母体材料可以使用上述母体材料，而作为第一杂质元素或其化合物，例如可以使用氟(F)、氯(Cl)、硫化铝等。此外，作为第二杂质元素或其化合物，例如可以使用铜(Cu)、银(Ag)、硫化铜、硫化银等。焙烧温度优选为700℃至1500℃。这是因为在太低的温度下固相反应不进行，而在太高的温度下母体材料分解。注意，也可以在粉末状态时执行焙烧，但是，优选在小球状态时执行焙烧。
此外，作为在利用固相反应的情况下的杂质元素，可以组合使用由第一杂质元素和第二杂质元素构成的化合物。在此情况下，杂质元素容易分散以促进固相反应，因此可以获得均匀的发光材料。而且，因为不包含不要的杂质元素，所以可以获得高纯度的发光材料。作为由第一杂质元素和第二杂质元素构成的化合物，例如可以使用氯化铜、氯化银等。
注意，这些杂质元素的浓度对于母体材料在0.01atom％至10atom％的范围内即可，优选在0.05atom％至5atom％的范围内。
图7C示出了含有发光物质的层318由第一绝缘层348、发光层349、以及第二绝缘层350构成的无机EL元件的截面。
在薄膜型无机EL中，发光层349是含有上述发光材料的层，可以通过使用真空蒸发淀积法如电阻加热蒸发淀积法、电子束蒸发淀积(EB蒸发淀积)法等、物理气相生成法(PVD)如溅射法等、化学气相生成法(CVD)法如有机金属CVD法、氢化物传输减压CVD法等、原子层外延法(ALE)等。
第一绝缘层348和第二绝缘层350没有特别限制，但是，优选具有高绝缘性和致密膜质量，而且优选具有高介电常数。例如，可以使用氧化硅、氧化钇、氧化铝、氧化铪、氧化钽、钛酸钡、钛酸锶、钛酸铅、氮化硅、氧化锆等的薄膜；混合这些的薄膜；或者两种以上的叠层薄膜。第一绝缘层348和第二绝缘层350可以通过溅射法、蒸发淀积法、CVD法等形成。这些膜厚度没有特别的限制，但是优选在10nm至1000nm的范围内。注意，本实施方式中的发光元件并不一定需要热电子，可以形成为薄膜，并且具有能够降低驱动电压的优点。膜厚度优选为500nm以下，更优选为100nm以下。
注意，虽然未图示，也可以在发光层349和绝缘层348、350之间或在发光层349和电极316、319之间提供缓冲层。所述缓冲层具有使载流子的注入为容易并且抑制两层混合的作用。作为缓冲层的材料没有特别限制，但是，例如可以使用作为发光层的母体材料的硫化锌、硫化硒、硫化镉、硫化锶、硫化钡、硫化铜、氟化锂、氟化钙、氟化钡、或氟化镁等。
此外，如图7D所示，也可以含有发光物质的层318由发光层349及第一绝缘层348构成。在此情况下，图7D示出了第一绝缘层348提供在第二电极319和发光层349之间的方式。注意，也可以第一绝缘层348提供在第一电极316和发光层349之间。
另外，也可以含有发光物质的层318仅由发光层349构成。就是说，也可以由第一电极316、发光层349、第二电极319构成发光元件321。
在分散型无机EL中，通过在粘合剂中分散微粒状态的发光材料来形成膜状态的包含发光物质的层。在因发光材料的制造方法而不能充分地获得所希望的大小的微粒的情况下，可以在研钵等中通过碾碎等加工为微粒状态。粘合剂是指用来将粒状的发光材料固定为分散状态，并且保持为包含发光物质的层的形状的物质。发光材料由粘合剂均匀地分散并固定在包含发光物质的层中。
在分散型无机EL中，作为含有发光物质的层的形成方法，可以使用能够选择性地形成含有发光物质的层的液滴喷射法、印刷法(丝网印刷或胶版印刷等)、涂敷法如旋涂法等、浸渍法、分配法等。膜厚度没有特别的限制，但是优选在10nm至1000nm的范围内。此外，在包括发光材料和粘合剂的含有发光物质的层中，发光材料的比例优选在50wt％以上且80wt％以下的范围内。
图7E所示的元件具有第一电极316、含有发光物质的层318、第二电极319，所述含有发光物质的层318由发光材料352分散在粘合剂351中的发光层及绝缘层348构成。注意，绝缘层348虽然在图7E中为与第二电极319接触的结构，但是也可以为与第一电极316接触的结构。此外，元件也可以具有分别与第一电极316及第二电极319接触的绝缘层。另外，元件也可以不具有与第一电极316及第二电极319接触的绝缘层。
作为在本实施方式中可以使用的粘合剂，可以使用有机材料或无机材料。此外，也可以使用有机材料和无机材料的混合材料。作为有机绝缘材料，可以使用具有比较高的介电常数的聚合物如氰乙基纤维素系树脂、聚乙烯、聚丙烯、聚苯乙烯系树脂、硅酮树脂、环氧树脂、偏二氟乙烯等树脂。而且，也可以使用耐热高分子材料如芳香族聚酰胺或聚苯并咪唑(polybenzimidazole)等、或者硅氧烷树脂。注意，硅氧烷树脂相当于包含Si-O-Si键的树脂。硅氧烷由硅(Si)和氧(O)的键构成骨架结构。作为取代基，使用至少包含氢的有机基团(例如，烷基和芳基)。作为取代基，也可以使用氟基。或者，作为取代基，也可以使用至少包含氢的有机基和氟基。此外，也可以使用树脂材料，例如乙烯基树脂如聚乙烯醇、聚乙烯醇缩丁醛等、酚醛树脂、酚醛清漆树脂、丙烯树脂、三聚氰胺树脂、氨基甲酸乙酯树脂、恶唑树脂(聚苯并恶唑)等。而且，也可以使用光固化型等。也可以通过在这些树脂中适当地混合具有高介电常数的微粒如钛酸钡、钛酸锶等来调节介电常数。
此外，作为用于粘合剂的无机材料，可以通过使用选自包含氧化硅、氮化硅、包含氧和氮的硅、氮化铝、包含氧和氮的铝或氧化铝、氧化钛、钛酸钡、钛酸锶、钛酸铅、铌酸钾、铌酸铅、氧化钽、钽酸钡、钽酸锂、氧化钇、氧化锆、硫化锌、其他无机材料的物质中的材料形成。通过将高介电常数的无机材料包含在有机材料中(通过添加等)，可以进一步控制由发光材料和粘合剂构成的含有发光物质的层的介电常数，并且可以进一步使介电常数变大。
在制造工序中，发光材料分散于包含粘合剂的溶液中，作为在本实施方式中可以使用的包含粘合剂的溶液的溶剂，适当地选择粘合剂材料溶解于其中且可以制造具有适合于形成发光层的方法(各种湿式过程)及所希望的膜厚度的粘度的溶液的溶剂。可以使用有机溶剂等，例如在使用硅氧烷树脂作为粘合剂的情况下，可以使用丙二醇单甲醚、丙二醇单甲醚醋酸盐(也称作PGMEA)、3-甲氧基-3-甲基-1-丁醇(也称作MMB)等。
在无机EL发光元件中，通过对夹持含有发光物质的层的一对电极之间施加电压来获得发光，但在直流驱动和交流驱动中的任何一种中也可以工作。
接下来，如图6B所示，在第二电极319上形成保护膜322。保护膜322是为了防止湿气、氧气等侵入在发光元件321和保护膜322中的。保护膜322优选通过薄膜形成法如等离子体CVD法、溅射法等，使用氮化硅、氧化硅、氮氧化硅、氧氮化硅、氧氮化铝、氧化铝、类金刚石碳(DLC)、包含氮的碳、另外的绝缘材料形成。
另外，通过使用密封剂323将密封衬底324贴合在形成于衬底100上的第二层间绝缘膜315，实现由衬底100、密封衬底324、以及密封剂323包围的空间325中具备有发光元件321的结构。注意，在空间325中填充有填充剂，有由惰性气体(氮气或氩气等)填充的情况和由密封剂323填充的情况。
注意，优选将环氧系树脂用于密封剂323。此外，这些材料优选是尽可能地不透过湿气和氧气的材料。此外，作为用于密封衬底324的材料，可以使用玻璃衬底、石英衬底、由FRP(玻璃纤维增强塑料)、PVF(聚氟乙烯)、聚酯薄膜、聚酯、丙烯等构成的塑料衬底。
接下来，如图6C所示，与实施方式3同样地使用各向异性导电膜326将FPC327贴合到连接到连接端子314的导电膜320。
通过以上工序，可以形成具有有源矩阵型发光元件的半导体装置。
这里，图8示出在本实施方式中进行全彩色显示的情况下的像素的等效电路图。在图8中，由虚线包围的薄膜晶体管331对应于图6A中的开关驱动用薄膜晶体管227的薄膜晶体管，而由虚线包围的薄膜晶体管332对应于驱动发光元件的薄膜晶体管227。注意，在以下的说明中，作为发光元件使用有机EL元件(以下称作OLED)，其中使用含有发光性的有机化合物的层形成含有发光物质的层。
在显示红色的像素中，发射红光的OLED 334R连接到薄膜晶体管332的漏区，而在其源区中提供有阳极侧电源线337R。此外，OLED334R中提供有阴极侧电源线333。此外，开关用的薄膜晶体管331连接到栅极布线336，而驱动用的薄膜晶体管332的栅电极连接到开关用的薄膜晶体管331的漏区。注意，开关用的薄膜晶体管331的漏区与连接到阳极侧电源线337R的电容元件338连接。
此外，在显示绿色的像素中，发射绿色的OLED334G连接到驱动用的薄膜晶体管332的漏区，而在其源区中提供有阳极侧电源线337G。此外，OLED 334G中提供有阴极侧电源线333，开关用的薄膜晶体管331连接到栅极布线336，而驱动用的薄膜晶体管332的栅电极连接到开关用的薄膜晶体管331的漏区。注意，开关用的薄膜晶体管331的漏区与连接到阳极侧电源线337G的电容元件338连接。
此外，在显示蓝色的像素中，发射蓝色的OLED334B连接到驱动用的薄膜晶体管332的漏区，而在其源区中提供有阳极侧电源线337B。此外，OLED 334B中提供有阴极侧电源线333，开关用的薄膜晶体管331连接到栅极布线336，而驱动用的薄膜晶体管332的栅电极连接到开关用的薄膜晶体管331的漏区。注意，开关用的薄膜晶体管331的漏区与连接到阳极侧电源线337B的电容元件338连接。
根据含有发光物质的层的材料，对颜色互不相同的像素分别施加不同的电压。
注意，这里形成为源极布线335和阳极侧电源线337R、337G、337B平行，但是不局限于此，也可以形成为栅极布线336和阳极侧电源线337R、337G、337B平行。另外，也可以将多栅电极结构用于驱动用的薄膜晶体管332。
此外，在发光装置中，屏幕显示的驱动方法没有特别的限制，例如可以使用点顺序驱动方法、线顺序驱动方法、面顺序驱动方法等。典型地使用线顺序驱动方法，可以适当地使用时分灰度级驱动方法或面积灰度级驱动方法。此外，输入到发光装置的源极线的映像信号既可为模拟信号，又可为数字信号，并且，可以根据映像信号适当地设计驱动电路等。
另外，在使用数字视频信号的发光装置中，存在有输入到像素的视频信号具有恒定电压(CV)的驱动方法和输入到像素的视频信号具有恒定电流(CC)的驱动方法。视频信号具有恒定电压(CV)的情况中存在有施加到发光元件的信号的电压是恒定(CVCV)的情况和施加到发光元件的信号的电流是恒定(CVCC)的情况。此外，视频信号具有恒定电流(CC)的情况中存在有施加到发光元件的信号的电压是恒定(CCCV)的情况和施加到发光元件的信号的电流是恒定(CCCC)的情况。
此外，在发光装置中，也可以提供用来防止静电击穿的保护电路(保护二极管等)。
通过以上工序，可以制造具有有源矩阵型发光元件的发光装置。在本实施方式中所示的发光装置可以在制造工序中减少衬底中或衬底上的层中产生裂缝。由此，可以以高成品率制造发光装置。
实施方式4
在本实施方式中，参照图9A至图12D说明能够非接触地传送数据的半导体装置的制造过程。使用图13说明半导体装置的结构。而且，使用图14A至14F说明在本实施方式中所示的半导体装置的用途。
如图9A所示，在衬底401上形成剥离膜402。接着，在剥离膜402上形成绝缘膜403，在绝缘膜403上形成薄膜晶体管404。接着，形成使构成薄膜晶体管404的导电膜绝缘的层间绝缘膜405，然后形成连接到薄膜晶体管404的半导体膜的源电极及漏电极406。接着，形成覆盖薄膜晶体管404、层间绝缘膜405、源电极及漏电极406的绝缘膜407，然后形成通过绝缘膜407连接到源电极或漏电极406的导电膜408。
作为衬底401，可以使用与衬底100同样的材料。此外，可以使用一个表面上形成有绝缘膜的金属衬底或不锈钢衬底、具有可以承受本工序的处理温度的耐热性的塑料衬底、陶瓷衬底等。这里，作为衬底401使用玻璃衬底。
作为剥离膜402，通过溅射法、等离子体CVD法、涂敷法、印刷法等，以单层或叠层结构形成由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、硅(Si)中的元素；以元素为主要成分的合金材料；或者以元素为主要成分的化合物材料构成的层。包含硅的剥离膜的结晶结构可以为非晶、微晶或多晶。
在剥离膜402为单层结构的情况下，优选形成包含钨、钼、或者钨和钼的混合物的层。或者，形成包含钨的氧化物或氧氮化物的层、包含钼的氧化物或氧氮化物的层、或者包含钨和钼的混合物的氧化物或氧氮化物的层。注意，钨和钼的混合物例如相当于钨和钼的合金。
在剥离膜402为叠层结构的情况下，优选形成包含钨、钼、或者钨和钼的混合物的层作为第一层，形成包含钨、钼、或者钨和钼的混合物的氧化物、氮化物、氧氮化物、或者氮氧化物的层作为第二层。
在形成包含钨的层和包含钨的氧化物的层的叠层结构作为剥离膜402的情况下，也可以通过形成包含钨的层且在其上层形成由氧化物构成的绝缘层，有效地利用包含钨的氧化物的层形成在钨层和绝缘层的界面。另外，也可以通过对包含钨的层的表面进行热氧化处理、氧气等离子体处理、N2O等离子体处理、使用具有强氧化能力的溶液如臭氧水等的处理、使用添加有氢的水的处理等来形成包含钨的氧化物的层。这与形成包含钨的氮化物、氧氮化物、或者氮氧化物的层的情况同样，可以在形成包含钨的层之后，在其上层形成氮化硅层、氧氮化硅层、氮氧化硅层。
钨的氧化物由WOx表示。其中x在于2≤x≤3的范围内，并且存在有x是2的情况(WO2)、x是2.5的情况(W2O5)、x是2.75的情况(W4O11)、x是3的情况(WO3)等。
这里，通过溅射法形成厚度为20nm至100nm，优选为40nm至80nm的钨膜。
注意，虽然在上述工序中，以接触于衬底401的方式形成剥离膜402，但是本发明不局限于该工序。也可以以接触于衬底401的方式形成作为基底的绝缘膜，并且以接触于该绝缘膜的方式提供剥离膜402。
绝缘膜403可以与绝缘膜101同样地形成。这里，通过在N2O气流中产生等离子体，在剥离膜402的表面上形成氧化钨膜，然后通过等离子体CVD法形成包含氮的氧化硅膜。
薄膜晶体管404可以与实施方式2中所示的薄膜晶体管225至227同样地形成。源电极及漏电极406可以与实施方式2中所示的布线234至239同样地形成。
层间绝缘膜405及绝缘膜407可以通过涂敷并焙烧聚酰亚胺、丙烯或硅氧烷聚合物形成。此外，也可以通过溅射法、等离子体CVD法、涂敷法、印刷法等使用无机化合物以单层或叠层结构形成。作为无机化合物的典型例子，存在有氧化硅、氮化硅、氧氮化硅。
接下来，如图9B所示，在导电膜408上形成导电膜411。这里，通过印刷法印刷具有金微粒的组成物，在200℃的温度下加热30分钟并焙烧组成物，来形成导电膜411。
接下来，如图9C所示，形成覆盖绝缘膜407及导电膜411的端部的绝缘膜412。这里，使用环氧树脂形成覆盖绝缘膜407及导电膜411的端部的绝缘膜412。通过旋涂法涂敷环氧树脂的组成物，在160℃的温度下加热30分钟，然后去除覆盖导电膜411的部分的绝缘膜，以使导电膜411露出，同时形成厚度为1μm至20μm，优选为5μm至10μm的绝缘膜412。这里，将从绝缘膜403到绝缘膜412的叠层体为元件形成层410。
接下来，如图9D所示，为了容易进行之后的剥离工序，将激光束413照射到绝缘膜403、405、407、以及412，来形成如图9E所示的开口部414。接着，在绝缘膜412贴合粘性部件415。作为为了形成开口部414而照射的激光束，优选使用具有由绝缘膜403、405、407、或412吸收的波长的激光束。典型地是，适当地选择紫外区、可见区或红外区的激光束进行照射。
作为可以振荡这种激光束的激光振荡器，可以适当地使用ArF、KrF、XeCl等的准分子激光振荡器、与实施方式1中所示的激光振荡器11a、11b同样的激光振荡器。注意，在固体激光振荡器中，优选适当地使用基波至五次谐波。结果，绝缘膜403、405、407、以及412吸收激光束并熔化，从而形成开口部。
注意，通过省略将激光束照射到绝缘膜403、405、407、以及412的工序，可以提高生产率。
接下来，如图10A所示，在形成在剥离膜402及绝缘膜403的界面的金属氧化物膜中，通过物理方法剥离具有剥离膜的衬底401及元件形成层的一部分421。物理方法是指力学方法或机械方法，并且是指改变某种动力能(机械能)的方法。物理方法典型地是施加机械动力(例如，由人手或夹持工具剥离的处理、或者以辊子为支点通过滚动辊子分离的处理)。
在本实施方式中使用在剥离膜和绝缘膜之间形成金属氧化膜，并且在该金属氧化膜中通过物理方法剥离元件形成层的一部分421的方法，但是本发明不局限于此。也可以使用如下方法，即，使用具有透光性的衬底作为衬底，使用包含氢的非晶硅层作为剥离膜，在图9E的工序之后，从衬底一侧照射激光束使得含于非晶半导体膜的氢蒸发，以在衬底和剥离膜之间剥离。
此外，在图9E的工序之后，可以使用通过机械抛光去除衬底的方法、或者通过使用溶解衬底的溶液如HF等去除衬底的方法。在此情况下，也可以不使用剥离膜。
此外，可以使用如下方法，即，在图9E中，在将粘性部件415贴合在绝缘膜412之前，对开口部414引入氟化卤气体如NF3、BrF3、ClF3等，由氟化卤气体蚀刻去除剥离膜，然后将粘性部件415贴合在绝缘膜412，来从衬底剥离元件形成层的一部分421。
此外，可以使用如下方法，即，在图9E中，在将粘性部件415贴合在绝缘膜412之前，对开口部414引入氟化卤气体如NF3、BrF3、ClF3等，由氟化卤气体蚀刻去除剥离膜的一部分，然后将粘性部件415贴合在绝缘膜412，来通过物理方法从衬底剥离元件形成层的一部分421。
接下来，如图10B所示，对元件形成层的一部分421的绝缘膜403贴附挠性衬底422。接着，从元件形成层的一部分421剥离粘性部件415。这里，作为挠性衬底422使用通过铸造法由聚苯胺形成的薄膜。
接下来，如图10C所示，将挠性衬底422贴附到切割框架432的UV薄板431。由于UV薄板431具有粘合性，因此在UV薄板431上固定挠性衬底422。此后，也可以对导电膜411照射激光束，而提高导电膜411和导电膜408之间的紧密性。
接下来，如图10D所示，在导电膜411上形成连接端子433。通过形成连接端子433，可以容易进行与之后用作天线的导电膜的位置调整及粘附。
接下来，如图11A所示，分割元件形成层的一部分421。这里，对元件形成层的一部分421及挠性衬底422照射激光束434，如图11B所示地将元件形成层的一部分421分割成多个。作为激光束434，可以适当地选择使用激光束413处所记载的激光束。这里，优选选择绝缘膜403、405、407、412、以及挠性衬底422可以吸收的激光束。注意，这里，虽然使用激光切断法将元件形成层的一部分分割成多个，但是也可以代替该方法而适当地使用切割(dicing)法、划线法等。结果，将分割了的元件形成层表示为薄膜集成电路442a、442b。
接下来，如图11C所示，对切割框架432的UV薄板照射UV光，以降低UV薄板431的粘附性，然后由扩展器框架444支撑UV薄板431。此时，通过拉伸UV薄板431的同时由扩展器框架444支撑UV薄板431，可以扩大形成在薄膜集成电路442a、442b之间的槽441的宽度。注意，优选将扩大了的槽446对应于之后贴合到薄膜集成电路442a、442b的天线衬底的大小。
接下来，如图12A所示，通过使用各向异性导电粘合剂455a、455b贴合具有用作天线的导电膜452a、452b的挠性衬底456和薄膜集成电路442a、442b。注意，在具有用作天线的导电膜452a、452b的挠性衬底456中提供有开口部，以使导电膜452a、452b的一部分露出。由此，调整挠性衬底456和薄膜集成电路442a、442b的位置的同时贴合，以使用作天线的导电膜452a、452b和薄膜集成电路442a、442b的连接端子由各向异性导电粘合剂455a、455b所包含的导电微粒454a、454b连接。
这里，用作天线的导电膜452a和薄膜集成电路442a由各向异性导电粘合剂455a中的导电微粒454a连接，用作天线的导电膜452b和薄膜集成电路442b由各向异性导电粘合剂455b中的导电微粒454b连接。
接下来，如图12B所示，在没有形成用作天线的导电膜452a、452b和薄膜集成电路442a、442b的区域中分割挠性衬底456、绝缘膜453。这里，通过激光切断法对绝缘膜453及挠性衬底456照射激光束461，进行分割。
通过以上工序，如图12C所示，可以制造能够非接触地传送数据的半导体装置462a、462b。
注意，如图12A中，在使用各向异性导电粘合剂455a、455b贴合具有用作天线的导电膜452a、452b的挠性衬底456和薄膜集成电路442a、442b之后，也可以提供挠性衬底463，以便密封挠性衬底456和薄膜集成电路442a、442b，如图12B所示，在没有形成用作天线的导电膜452a、452b和薄膜集成电路442a、442b的区域中照射激光束461，来制造如图12D所示的半导体装置464。在此情况下，薄膜集成电路由分割了的挠性衬底456、463密封，因此，可以抑制薄膜集成电路的退化。
通过以上工序，可以以高成品率制造薄型并轻量的半导体装置。在本实施方式中所示的半导体装置可以在制造工序中减少衬底中或衬底上的层中产生裂缝。由此，可以以高成品率制造半导体装置。
接下来，参照图13说明上述能够非接触地传送数据的半导体装置的结构。
本实施方式中的半导体装置大致由天线部2001、电源部2002、逻辑部2003构成。
天线部2001由用来接收外部信号且发送数据的天线2011构成。此外，作为半导体装置中的信号的传送方式，可以使用电磁耦合方式、电磁感应方式或微波方式等。传送方式可以由实施者考虑使用用途来适当地选择，根据传送方式设置最合适的天线。
电源部2002由整流电路2021和保持电容2022构成，所述整流电路2021使用从外部通过天线2011接收的信号产生电源，所述保持电容2022保持所产生的电源。
逻辑部2003包括：解调所接收的信号的解调电路2031；产生时钟信号的时钟产生/补偿电路2032；各代码识别及判定电路2033；基于接收信号产生用来从存储器中读取数据的信号的存储控制器2034；用来将编码了的信号转换为接收信号的调制电路2035；编码读取了的数据的编码电路2037；以及存储数据的掩模ROM 2038。注意，调制电路2035具有调制用电阻2036。
各代码识别及判定电路2033识别并判定的代码是帧终止信号(EOF，帧结束)、帧开始信号(SOF，帧开始)、标志、命令代码、掩码长度(mask length)、掩码值(mask value)等。此外，各代码识别及判定电路2033也包括识别发送错误的循环冗余校验(CRC，cyclicredundancy check)功能。
接下来，参照图14A至14F说明上述能够非接触传送数据的半导体装置的用途。上述能够非接触传送数据的半导体装置的用途很广，可以设置在如下物品来使用：例如，纸币、硬币、有价证券、不记名债券类、证书类(驾照或居留卡等，参照图14A)、包装用容器类(包装纸或瓶等，参照图14C)、记录媒体(DVD软件或视频磁带等，参照图14B)、交通工具类(自行车等，参照图14D)、个人用品(包子或眼镜等)、食品类、植物类、动物类、衣服类、生活用品类、电子设备等的产品、货物的标签(参照图14E和14F)。电子设备是指液晶显示装置、EL显示装置、电视装置(也简称为电视、TV接收机、电视接收机等)、以及便携式电话等。
本实施方式的半导体装置9210通过安装在印刷基板上，附着在表面，或将其嵌入来固定在该物体上。例如，将半导体装置嵌入在书的纸中或嵌入在由有机树脂形成的包装的该有机树脂中以固定在每一物体上。对于本实施方式的半导体装置9210而言，因为实现了小型、薄型、轻量，所以在固定在物体上之后也不会有损该物体本身的设计性。此外，通过在纸币、硬币、有价证券类、无记名债券类、证书类等上设置本实施方式的半导体装置9210，就可提供认证功能，并且通过利用该认证功能，就可避免伪造。此外，通过在包装用容器类、记录媒体、个人用品、食品类、衣物类、生活用品类、电子设备等上设置本实施方式的半导体装置，系统如检查系统等可以更加有效。
实施方式5
作为具有上述实施方式中所示的半导体装置的电子设备，可以举出电视装置(也简称为电视、电视接收机等)、影像拍摄装置如数字照相机、数字摄影机等、便携式电话装置(也简称为移动电话机或手机)、便携式信息终端如PDA等、便携式游戏机、计算机用的显示器、计算机、声音再现设备如汽车音频设备等、提供有记录媒体的图像再现设备如家用游戏机等。参照图15A至15F说明这些的具体例子。
图15A所示的便携式信息终端包括主体9201、显示部9202等。通过将上述实施方式中所示的半导体装置适用于显示部9202，可以提供能够高清晰度地显示的廉价的便携式信息终端。
图15B所示的数字摄影机包括显示部9701、显示部9702等。通过将上述实施方式中所示的半导体装置适用于显示部9701，可以提供能够高清晰度地显示的廉价的数字摄影机。
图15C所示的便携式终端包括主体9101、显示部9102等。通过将上述实施方式中所示的半导体装置适用于显示部9102，可以提供高可靠性的廉价的便携式终端。
图15D所示的便携式电视装置包括主体9301、显示部9302等。通过将上述实施方式中所示的半导体装置适用于显示部9302，可以提供能够高清晰度地显示的廉价的便携式电视装置。这种电视装置可以广泛地应用于安装到便携式终端如手机等的小型装置、可以便携的中型装置、以及大型装置(例如40英寸以上)。
图15E所示的便携式计算机包括主体9401、显示部9402等。通过将上述实施方式中所示的半导体装置适用于显示部9402，可以提供能够高清晰度地显示的廉价的便携式计算机。
图15F所示的电视装置包括主体9501、显示部9502等。通过将上述实施方式中所示的半导体装置适用于显示部9502，可以提供能够高清晰度地显示的廉价的电视装置。
这里，参照图16说明电视装置的结构。
图16是表示电视装置的主要结构的方框图。调谐器9511接收映像信号和音频信号。映像信号通过视频检测电路9512、将从视频检测电路9512输出的信号转换为与红色、绿色、蓝色分别对应的彩色信号的映像信号处理电路9513、以及根据驱动IC的输入规范转换该映像信号的控制电路9514而处理。控制电路9514将信号分别输出到显示面板9515的扫描线驱动电路9516和信号线驱动电路9517。在数字驱动的情况下，也可以采用如下结构：在信号线一侧提供信号分割电路9518，并且将输入数字信号分割成m个以供应。
在由调谐器9511接收的信号中，音频信号发送到音频检测电路9521，并且其输出经过音频信号处理电路9522供应到扬声器9523。控制电路9524从输入部9525接收接收站(接收频率)和音量的控制信息，并且将信号发送到调谐器9511和音频信号处理电路9522。
所述电视装置通过包括显示面板9515，可以实现电视装置的低耗电量化。并且，可以制造能够高清晰度地显示的电视装置。
注意，本发明不局限于电视接收机，除了个人计算机的显示器以外，还可以适用于作为特别具有大面积的显示介质的各种用途，例如火车站、机场等的信息显示板、或者街道上的广告显示板等。
接下来，参照图17，作为安装本发明的半导体装置的电子设备的一个方式，说明移动电话机。移动电话机具有机壳2700、2706、显示面板2701、外壳2702、印刷电路板2703、操作按钮2704、电池2705(参照图17)。显示面板2701可拆卸地组合到外壳2702中，并且外壳2702嵌入到印刷电路板2703。外壳2702的形状和大小根据显示面板2701组合于其中的电子设备适当地改变。在印刷电路板2703上安装有封装的多个半导体装置，并且作为其中之一可以使用本发明的半导体装置。安装在印刷电路板2703上的多个半导体装置具有控制器、中央处理单元(CPU)、存储器、电源电路、音频处理电路、发送/接收电路等的任何功能。
显示面板2701夹着连接薄膜2708连接到印刷电路板2703。上述显示面板2701、外壳2702、印刷电路板2703与操作按钮2704和电池2705一起收纳到机壳2700和2706的内部。提供显示面板2701所包括的像素区域2709，以便可以通过设置在机壳2700中的开口窗口观察。
在显示面板2701中，也可以通过使用TFT在衬底上一体形成像素部和一部分外围驱动电路(多个驱动电路中具有低工作频率的驱动电路)，并且在IC芯片上形成一部分外围驱动电路(多个驱动电路中具有高工作频率的驱动电路)。也可以通过COG(玻璃上芯片)将所述IC芯片安装在显示面板2701。或者，也可以通过使用TAB(TapeAutomated Bonding：载带自动接合)或印刷电路板将所述IC芯片与玻璃衬底连接。注意，图18A示出在衬底上一体形成一部分外围驱动电路和像素部，并且通过COG等安装形成有另外的外围驱动电路的IC芯片而成的显示面板的一个结构例。注意，图18A的显示面板包括衬底3900、信号线驱动电路3901、像素部3902、扫描线驱动电路3903、扫描线驱动电路3904、FPC3905、IC芯片3906、IC芯片3907、密封衬底3908、以及密封剂3909。通过使用这种结构，可以实现显示装置的低耗电量化，并且可以延长移动电话机对每次充电的使用时间。而且，可以实现移动电话机的低成本化。
此外，为了进一步减少耗电量，如图18B所示，也可以通过使用TFT在衬底上形成像素部，在IC芯片上形成所有的外围驱动电路，并且通过COG(玻璃上芯片)等将所述IC芯片安装在显示面板。注意，图18B的显示面板包括衬底3910、信号线驱动电路3911、像素部3912、扫描线驱动电路3913、扫描线驱动电路3914、FPC3915、IC芯片3916、IC芯片3917、密封衬底3918、以及密封剂3919。
如上述那样，本发明的半导体装置的特征在于小型、薄型、轻量，由于所述特征而可以有效地利用电子设备的机壳2700和2706内部的有限空间。此外，可以减少成本，并且制造具有高可靠性的半导体装置的电子设备。
实施例1
在本实施例中描述当照射激光束时容易产生裂缝的衬底、以及加热形成于该衬底上的含有半导体膜的层之后的总应力(计算值)和是否产生裂缝。
首先，参照图19说明在衬底上形成含有半导体膜的层，然后对含有半导体膜的层照射激光束时的产生裂缝的样子、以及衬底的种类。
在衬底1至3上形成含有半导体膜的层。这里，作为含有半导体膜的层，分别通过等离子体CVD法依次形成厚度为50nm的氮氧化硅膜、厚度为100nm的氧氮化硅膜、以及厚度为66nm的非晶硅膜。
这里，作为衬底1使用厚度为0.7mm的EAGLE2000(康宁(corning)公司制造)，作为衬底2使用厚度为0.7mm的AN100(旭硝子株式会社制造)，作为衬底3使用厚度为0.7mm的AQ(石英)衬底(旭硝子株式会社制造)。
这里，表1及图19示出每个衬底的热膨胀率。
[表1]
    热膨胀率(10-7/℃)
    衬底1     31.8
    衬底2     38
    衬底3     6
表2示出氮氧化硅膜、氧氮化硅膜、以及非晶硅膜的每一个的形成条件。
[表2]
    膜 衬底温度(℃)  SiH4(sccm)  N2O(sccm)  NH3(sccm)  H2(sccm)  N2(sccm)   压力(Pa)   RF频率(MHz)   RF功率(W)   电极间隔(mm)
  氮氧化硅膜   330   55   35   400   400   400     100  13.56     150   24.5
  氧氮化硅膜   330   30   1200   0   0   0     40  13.56     50   24.5
  非晶硅膜   330   280   0   0   300   0     170  13.56     60   24.5
接下来，在500℃的炉中加热衬底1至3一个小时，然后在550℃的温度中加热四小时。
接下来，对衬底1至3照射激光束。此时的激光束的照射条件为如下：作为激光振荡器使用Nd:YVO4的二次谐波，以扫描速度为35cm/sec，以功率为18W，并且以扫描次数为10次。
表3示出衬底1至3中的是否有裂缝及平均裂缝数量。此时，作为平均裂缝数量表示在衬底端部中、以及比衬底端部内侧1cm的部分中分别对每一次扫描的平均裂缝数量。
[表3]
  是否有裂缝     对每一次扫描的平均裂缝数量
    衬底端部   比衬底内侧1cm
  衬底1     有     1.5     0
  衬底2     有     4.5     0
  衬底3     无     0     0
由图19、表1、以及表3可见，在热膨胀率为大于6×10-7/℃且38×10-7/℃以下，优选为大于6×10-7/℃且31.8×10-7/℃以下的衬底中，在形成含有半导体膜的层并加热之后照射激光束时，从衬底到含有半导体膜的层中产生裂缝。
接下来，调查了在热膨胀率为大于6×10-7/℃且38×10-7/℃以下，优选为大于6×10-7/℃且31.8×10-7/℃以下的衬底中，即使在形成含有半导体膜的层并加热之后照射激光束时，从衬底到含有半导体膜的层中也不产生裂缝的含有半导体膜的层的条件。以下参照图20A至图20C、图21、图22表示其结果。
图21示出在作为衬底使用热膨胀率为38×10-7/℃且厚度为0.7mm的AN100(旭硝子株式会社制造)，在衬底上形成含有半导体膜的层并加热之后照射激光束时，从衬底到含有半导体膜的层中是否产生裂缝与根据构成含有半导体膜的层的膜的膜应力及膜厚度计算出的含有半导体膜的层的总应力的关系。
在图21中，样品1具有图20A所示的510的结构，分别通过等离子体CVD法在衬底501上顺序形成厚度为140nm的氮氧化硅膜502、厚度为100nm的氧氮化硅膜503、以及厚度为66nm的非晶硅膜504作为含有半导体膜的层。
样品2至样品9具有图20B所示的520的结构，分别通过等离子体CVD法在衬底501上顺序形成厚度为50nm的氮氧化硅膜512、厚度为100nm的氧氮化硅膜503、以及厚度为66nm的非晶硅膜504作为含有半导体膜的层。
样品10具有图20C所示的530的结构，分别通过等离子体CVD法在衬底501上顺序形成厚度为100nm的氧氮化硅膜503、以及厚度为66nm的非晶硅膜504作为含有半导体膜的层。
表4示出样品1至10的成膜条件。
[表4]
  膜   样品 衬底温度(℃) SiH4(sccm) N2O(sccm) NH3(sccm)   H2(sccm)   N2(sccm) 压力(Pa) RF频率(MHz) RF功率(W) 电极间隔(mm)
  氮氧化硅膜   1、2、11、12 330 110 70 800 800 800 100 13.56 320 28
  3、13 330 30 30 300 800 0 120 13.56 320 28
  4 330 55 35 400 400 400 100 13.56 80 24.5
5 330 55 35 400 400 400 100 13.56 150 24.5
  6 330 55 35 400 400 400 100 13.56 300 24.5
  7、14 400 14 20 150 500 0 160 27.13 50 20
  8、15 400 10 20 100 400 0 40 27.13 50 30
  9 330 15 20 150 1200 0 40 13.56 250 24.5
  10、16 - - - - - - - - - -
氧氮化硅膜   1、2、3、10、11、12、13、16 330 10 1200 0 0 0 22 13.56 30 28
4、5、6、9 330 30 1200 0 0 0 40 13.56 50 24.5
  7、14 400 4 500 0 0 0 40 27.13 100 20
  8、15 400 4 800 0 0 0 40 27.13 10 25
非晶硅膜   1、2、3、10、11、12、13、16 330 220 0 0 220 0 160 13.56 160 28
  4、5、6、9 330 280 0 0 300 0 170 13.56 60 24.5
  7、14 250 25 0 0 150 0 66.5 27.13 30 25
  8、15 300 100 0 0 0 0 33.3 27.13 50 25
此外，表5示出在硅衬底上构成样品1至样品10的含有半导体膜的层的每一个膜的形成膜后的膜应力、在650℃的温度中进行六分钟的加热处理后的膜应力、根据形成膜后的膜应力及膜厚度计算出含有半导体膜的层的总应力的值、以及根据在650℃的温度中进行六分钟的加热处理后的膜应力及膜厚度计算出形成于衬底上的含有半导体膜的层的总应力的值。另外，图21中的三角记号表示根据在硅衬底上构成样品1至样品10的含有半导体膜的层的每一个膜的形成膜后的膜应力及膜厚度计算出含有半导体膜的层的总应力的值。此外，图21中的黑圆记号表示根据在650℃的温度中对样品1至样品10进行六分钟的加热处理后的膜应力及膜厚度计算出形成于衬底上的含有半导体膜的层的总应力的值。注意，含有半导体膜的层的总应力S通过使用上述公式1来计算出。
[表5]
    氮氧化硅膜     氧氮化硅膜     非晶硅膜     总应力S[N/m]   裂缝产生状况
  膜应力σ·d[N/m]   膜应力σ·d[N/m]   膜应力σ·d[N/m]
   形成膜后   热处理后   变动    形成膜后    热处理后   变动    形成膜后    热处理后    变动     形成膜后     热处理后
  样品1   54.2   351.5   297.3   -40.1   -26.8   13.2   -18.5     2.9     21.4     -4.4     327.6     有
  样品2   19.4   125.5   106.2   -40.1   -26.8   13.2   -18.5     2.9     21.4     -39.2     101.6     有
  样品3   8.7   49.5   40.8   -40.1   -26.8   13.2   -18.5     2.9     21.4     -49.9     25.6     有
  样品4   31.0   79.8   48.9   -18.6    -6.9   11.7   -22.4     2.7     25.1     -10.0     75.7     有
  样品5   11.7   73.1   61.4   -18.6    -6.9   11.7   -22.4     2.7     25.1     -29.2     69.0     有
  样品6   -6.9   46.0   52.9   -18.6    -6.9   11.7   -22.4     2.7     25.1     -47.9     41.8     有
  样品7   18.8   49.2   30.4   -28.1    -21.6   6.5   -17.4     1.1     18.5     -26.6     28.7     有
  样品8   -23.7   -38.9   -15.3   -20.7    -46.7   -26.1   -18.3     -1.2     17.1     -62.6     -86.9     无
  样品9   -31.8   -11.7   20.1   -18.6    -6.9   11.7   -22.4     2.7     25.1     -72.7     -15.9     无
  样品10   0.0   0.0   0.0   -40.1    -26.8   13.2   -18.5     2.9     21.4     -58.6     -23.9     无
如表5所示的加热后的含有半导体膜的层的总应力的变化主要起因于氮氧化硅膜502、512的成膜条件及膜密度。当以成为密度高的膜的条件形成氮氧化硅膜502、512时，加热后的氮氧化硅膜502、512的膜应力很容易成为压缩应力。此外，由于氧氮化硅膜及非晶硅膜的膜应力在加热前后没有那么改变，因此由氮氧化硅膜的膜应力成为压缩应力而使得加热后的含有半导体膜的层的总应力成为小于0N/m，优选为-16N/m以下，以成为压缩应力。
如图21所示，在样品1至样品7中，从衬底到含有半导体膜的层中产生裂缝。另一方面，在样品8至样品10中，从衬底到含有半导体膜的层中没有产生裂缝。
由图21及表5可见，在热膨胀率为38×10-7/℃且厚度为0.7mm的AN100(旭硝子株式会社制造)衬底上，形成加热后的总应力为小于0N/m，优选为-16N/m以下的含有半导体膜的层，由此，即使对这些含有半导体膜的层照射激光束，从衬底到含有半导体膜的层中也没有产生裂缝。
此外，在形成于衬底上的含有半导体膜的层的加热后的总应力为小于-150N/m，尤其为小于-500N/m的情况下，产生从衬底剥离含有半导体膜的层的问题。因此，形成于衬底上的含有半导体膜的层的加热后不剥离的总应力优选为-500N/m以上，优选为-150N/m以上。
接下来，图22示出在作为衬底使用热膨胀率为31.8×10-7/℃且厚度为0.7mm的EAGLE2000(康宁(corning)公司制造)，加热形成于衬底上的含有半导体膜的层之后照射激光束时，从衬底到含有半导体膜的层中是否产生裂缝、以及根据构成含有半导体膜的层的膜的膜应力及膜厚度计算出的总应力的关系。
样品11具有图20A所示的510的结构，分别通过等离子体CVD法在衬底501上顺序形成厚度为140nm的氮氧化硅膜502、厚度为100nm的氧氮化硅膜503、以及厚度为66nm的非晶硅膜504作为含有半导体膜的层。
样品12至样品15具有图20B所示的520的结构，分别通过等离子体CVD法在衬底501上顺序形成厚度为50nm的氮氧化硅膜512、厚度为100nm的氧氮化硅膜503、以及厚度为66nm的非晶硅膜504作为含有半导体膜的层。
样品16具有图20C所示的530的结构，分别通过等离子体CVD法在衬底501上顺序形成厚度为100nm的氧氮化硅膜503、以及厚度为66nm的非晶硅膜504作为含有半导体膜的层。
上述表4示出样品11至16的成膜条件。
此外，表6示出在硅衬底上构成样品11至样品16的含有半导体膜的层的每一个膜的形成膜后的膜应力、在650℃的温度中进行六分钟的加热处理后的膜应力、根据形成膜后的膜应力及膜厚度计算出含有半导体膜的层的总应力的值、以及根据在650℃的温度中进行六分钟的加热处理后的膜应力及膜厚度计算出形成于衬底上的含有半导体膜的层的总应力的值。另外，图22中的三角记号表示根据在硅衬底上分别形成每一个样品的每一个膜后的膜应力及膜厚度计算出含有半导体膜的层的总应力的值。此外，图22中的黑圆记号表示根据在650℃的温度中对样品11至样品16进行六分钟的加热处理后的膜应力及膜厚度计算出形成于衬底上的含有半导体膜的层的总应力的值。
[表6]
  氮氧化硅膜   氧氮化硅膜     非晶硅膜   总应力S[N/m] 裂缝产生状况
  膜应力σ·d[N/m]   膜应力σ·d[N/m]   膜应力σ·d[N/m]
 形成膜后   热处理后 变动 形成膜后 热处理后 变动 形成膜后   热处理后   变动   形成膜后   热处理后
样品11  54.2  351.5  297.3 -40.1 -26.8  13.2 -18.5   2.9   21.4   -4.4   327.6   有
样品12  19.4  125.5  106.2 -40.1 -26.8  13.2 -18.5   2.9   21.4   -39.2   101.6   有
样品13  8.7  49.5  40.8 -40.1 -26.8  13.2 -18.5   2.9   21.4   -49.9   25.6   无
样品14  18.8  49.2  30.4 -28.1 -21.6  6.5 -17.4   1.1   18.5   -26.6   28.7   无
样品15 -23.7 -38.9  -15.3 -20.7 -46.7 -26.1 -18.3   -1.2   17.1   -62.6   -86.9   无
样品16 0.0  0.0  0.0 -40.1 -26.8  13.2 -18.5    2.9   21.4   -58.6   -23.9   无
如表6所示的加热后的含有半导体膜的层的总应力的变化主要起因于氮氧化硅膜502、512的成膜条件及膜密度。例如，当在减慢成膜速度或高温度成膜等条件下形成氮氧化硅膜502、512时，氮氧化硅膜502、512成为密度高的膜。结果，加热后含有半导体膜的层不剥离的总应力的值为小于+50N/m，优选为+28N/m以下。
如图22所示，在样品11及样品12中，从衬底到含有半导体膜的层中产生裂缝。另一方面，在样品13至样品16中，从衬底到含有半导体膜的层中没有产生裂缝。
由图22及表6可见，在热膨胀率为31.8×10-7/℃且厚度为0.7mm的EAGLE2000(康宁(corning)公司制造)衬底上，形成加热后的总应力为小于+50N/m，优选为+28N/m以下的含有半导体膜的层，由此，即使对含有半导体膜的层照射激光束，从衬底到含有半导体膜的层中也没有产生裂缝。
此外，在形成于衬底上的含有半导体膜的层的加热后的总应力为小于-150N/m，尤其为小于-500N/m的情况下，产生从衬底剥离含有半导体膜的层的问题。因此，形成于衬底上的含有半导体膜的层的加热后的总应力优选为-500N/m以上，更优选为-150N/m以上。
在热膨胀率为38×10-7/℃且厚度为0.7mm的AN100(旭硝子株式会社制造)衬底上，形成加热后的总应力为-500N/m以上且小于0N/m，优选为-150N/m以上且-16N/m以下的含有半导体膜的层，然后对该层照射激光束，由此可以减少从衬底到含有半导体膜的层中产生的裂缝数量。
通过在热膨胀率为31.8×10-7/℃且厚度为0.7mm的EAGLE2000(康宁(corning)公司制造)衬底上，形成加热后的总应力为-500N/m以上且小于+50N/m，优选为-150N/m以上且+28N/m以下的含有半导体膜的层，由此，即使对含有半导体膜的层照射激光束，从衬底到含有半导体膜的层中也没有产生裂缝。
如以上所示那样，通过在具有大于6×10-7/℃且38×10-7/℃以下，优选为大于6×10-7/℃且31.8×10-7/℃以下的热膨胀率的衬底中，在形成加热后的总应力为-500N/m以上且+50N/m以下，优选为-150N/m以上且0N/m以下的含有半导体膜的层之后，对该层照射激光束，由此可以减少从衬底到含有半导体膜的层中产生的裂缝数量。
实施例2
在本实施例中，参照图23描述加热形成于衬底上的含有非晶半导体膜的层之后的应力(实验值)和对该非晶半导体膜照射激光束时所产生的裂缝数量。
在衬底上形成含有非晶半导体膜的层。这里，作为衬底使用热膨胀率为38×10-7/℃且厚度为0.7mm的AN100衬底。
在样品21-1至样品21-3中，在衬底上顺序形成厚度为50nm的氮氧化硅膜、厚度为100nm的氧氮化硅膜、以及厚度为66nm的非晶硅膜作为含有半导体膜的层。
在样品22-1至样品22-3中，在衬底上顺序形成厚度为50nm的氮氧化硅膜、厚度为100nm的氧氮化硅膜、以及厚度为66nm的非晶硅膜作为含有半导体膜的层。
在样品23-1至样品23-3中，在衬底上顺序形成厚度为100nm的氧氮化硅膜、以及厚度为66nm的非晶硅膜作为含有半导体膜的层．
表7示出样品21-1至样品21-3、样品22-1至样品22-3、以及样品23-1至样品23-3的构成含有半导体膜的层的每一个膜的成膜条件。
[表7]
  膜   样品   衬底温度(℃)   SiH4(sccm)   N2O(sccm)   NH3(sccm   H2(sccm)   N2(sccm)   压力(Pa)   RF频率(MHz)   RF功率(W)   电极间隔(mm)
  氮氧化硅膜   21-1～21-3   330   110   70   800   800   800   100   13.56   320   28
  22-1～22-3   330   30   30   300   800   0   120   13.56   320   28
  23-1～23-3   -   -   -   -   -   -   -   -   -   -
  氧氮化硅膜   21-1～21-322-1～22-323-1～23-3   330   10   1200   0   0   0   22   13.56   30   28
非晶硅膜   21-1～21-322-1～22-323-1～23-3   330   220   0   0   220   0   160   13.56   160   28
接下来，在500℃的炉中对样品21-1至样品21-3进行一小时的加热之后，在550℃的温度中加热四小时，以进行非晶半导体膜的脱氢。
接下来，图24示出对样品21-1、样品22-1、以及样品23-1照射激光束之后的裂缝数量．这里，示出了衬底上端部、衬底中心部、衬底下端部、比衬底上端内侧1cm的部分、以及比衬底下端内侧1cm的部分的各个裂缝数量。
此时的激光束的照射条件为Nd:YVO4的二次谐波、35cm/sec的扫描速度、18W的功率。
由图23可见，在样品21-1至样品21-3中，加热后的含有半导体膜的层的总应力为拉伸应力。注意，样品21-1的总应力由于是大于100的拉伸应力，因此没有记载于图23中。在样品22-1至样品22-3中，加热后的含有半导体膜的层的总应力大约为0。并且在样品23-1至样品23-3中，加热后的总应力为低于0的压缩应力。
注意，在本实施例中，作为衬底使用AN100衬底。此外，样品21-1至样品21-3通过使用与实施例1的样品2同样的成膜条件形成，样品22-1至样品22-3通过使用与实施例1的样品3同样的成膜条件形成，并且样品23-1至样品23-3通过使用与实施例1的样品10同样的成膜条件形成。
在实施例1的样品2、样品3、样品10中，根据在不同的硅衬底上形成要形成于衬底上的含有半导体膜的层的每一个膜并加热时的膜应力及膜厚度的积的总和计算出含有半导体膜的层的总应力。另一方面，在本实施例的各个样品中，作为衬底使用AN100衬底。AN100衬底由于550℃的加热而产生少许压缩应力。由此，与实施例1的对应样品相比，实施例2的样品的形成于衬底上的层的总应力若干地转移到压缩应力一侧。
由图24可见，与样品21-1，即加热后的含有半导体膜的层的总应力为拉伸应力的样品相比，样品22-1，即加热后的含有半导体膜的层的总应力大约为0的样品的裂缝数量少。
此外，与样品22-1，即加热后的含有半导体膜的层的总应力大约为0的样品相比，样品23-1即加热后的含有半导体膜的层的总应力大约为低于0的压缩应力的样品的裂缝数量少。
就是说，在加热形成于衬底上的含有非晶硅膜的层之后的总应力为0N/m以下时，可以减少衬底的裂缝。此外，在衬底的中心部分，可以抑制裂缝的发生。换言之，在加热形成于衬底上的含有非晶硅膜的层之后的总应力为50N/m以下，优选为0N/m以下时，可以抑制衬底中心的裂缝发生。
注意，在图24中，与衬底中心部及比衬底上端或下端内侧1cm的区域的裂缝数量相比，衬底上端部及下端部的裂缝多，这是拉伸应力聚合在衬底端的伤口而容易导致裂缝的缘故。
如以上所示那样，通过在具有大于6×10-7/℃且38×10-7/℃以下，优选为大于6×10-7/℃且31.8×10-7/℃以下的热膨胀率的衬底中，在形成加热后的总应力为-500N/m以上且+50N/m以下，优选为-150N/m以上且0N/m以下的含有半导体膜的层之后，对该层照射激光束，可以减少从衬底到含有半导体膜的层中产生的裂缝数量。并且，在衬底中心，可以抑制裂缝的发生。
本申请基于2006年7月21日向日本专利局递交的序列号为NO.2006-199241的日本专利申请，该申请的全部内容通过引用被结合在本申请中。

Claims (25)

1.一种半导体装置的制造方法，包括以下工序：
在玻璃衬底上形成含有半导体膜的层；
加热所述含有半导体膜的层；以及
对所述被加热了的含有半导体膜的层照射激光束，
其中，所述玻璃衬底的热膨胀率为6×10-7/℃至38×10-7/℃，
其中，在所述加热工序之后且所述照射工序之前，所述含有半导体膜的层的总应力为-500N/m至+50N/m。
2.根据权利要求1所述的半导体装置的制造方法，
其中，所述激光束为连续振荡的激光束。
3.根据权利要求1所述的半导体装置的制造方法，
其中，所述激光束具有10MHz以上的重复频率。
4.一种具有根据权利要求1所述的半导体装置的电子设备。
5.根据权利要求4所述的电子设备，该电子设备为便携式信息终端、数字摄影机、便携式终端、便携式电视装置、便携式计算机、或者电视装置。
6.一种半导体装置的制造方法，包括以下工序：
在玻璃衬底上形成含有半导体膜的层；
加热所述含有半导体膜的层；以及
对所述被加热了的含有半导体膜的层照射激光束，
其中，所述玻璃衬底的热膨胀率为6×10-7/℃至38×10-7/℃，
其中，在所述加热工序之后且所述照射工序之前，所述含有半导体膜的层的总应力为-500N/m至+50N/m，
其中，所述含有半导体膜的层通过在所述衬底上顺序层叠氮氧化硅膜、氧氮化硅膜、非晶半导体膜来形成。
7.根据权利要求6所述的半导体装置的制造方法，
其中，所述激光束为连续振荡的激光束。
8.根据权利要求6所述的半导体装置的制造方法，
其中，所述激光束具有10MHz以上的重复频率。
9.一种具有根据权利要求6所述的半导体装置的电子设备。
10.根据权利要求9所述的电子设备，该电子设备为便携式信息终端、数字摄影机、便携式终端、便携式电视装置、便携式计算机、或者电视装置。
11.一种半导体装置的制造方法，包括以下工序：
在玻璃衬底上形成含有半导体膜的层；
加热所述含有半导体膜的层；以及
对所述被加热了的含有半导体膜的层照射激光束，
其中，所述玻璃衬底的热膨胀率为6×10-7/℃至38×10-7/℃，
其中，在所述加热工序之后且所述照射工序之前，所述含有半导体膜的层的总应力为-500N/m至+50N/m，
其中，所述含有半导体膜的层通过在所述衬底上顺序层叠氧氮化硅膜和非晶半导体膜来形成。
12.根据权利要求11所述的半导体装置的制造方法，
其中，所述激光束为连续振荡的激光束。
13.根据权利要求11所述的半导体装置的制造方法，
其中，所述激光束具有10MHz以上的重复频率。
14.一种具有根据权利要求11所述的半导体装置的电子设备。
15.根据权利要求14所述的电子设备，该电子设备为便携式信息终端、数字摄影机、便携式终端、便携式电视装置、便携式计算机、或者电视装置。
16.一种半导体装置的制造方法，包括以下工序：
在玻璃衬底上形成氮氧化硅膜；
在所述氮氧化硅膜上形成氧氮化硅膜；
在所述氧氮化硅膜上形成非晶半导体膜；
加热所述氮氧化硅膜、所述氧氮化硅膜、以及所述非晶半导体膜；以及
对所述氮氧化硅膜、所述氧氮化硅膜、以及所述非晶半导体膜照射激光束，
其中，所述玻璃衬底具有38×10-7/℃的热膨胀率及0.5mm至1.2mm的厚度，
其中，在所述加热工序之后且所述照射工序之前，所述氮氧化硅膜、所述氧氮化硅膜、以及所述非晶半导体膜的总应力为-500N/m至-16N/m，
其中，所述氮氧化硅膜、所述氧氮化硅膜、以及所述非晶半导体膜的厚度分别为40nm至60nm、80nm至120nm、以及50nm至80nm，
其中，所述氮氧化硅膜、所述氧氮化硅膜、以及所述非晶半导体膜通过等离子体CVD法形成。
17.根据权利要求16所述的半导体装置的制造方法，
其中，所述激光束为连续振荡的激光束。
18.根据权利要求16所述的半导体装置的制造方法，
其中，所述激光束具有10MHz以上的重复频率。
19.一种具有根据权利要求16所述的半导体装置的电子设备。
20.根据权利要求19所述的电子设备，该电子设备为便携式信息终端、数字摄影机、便携式终端、便携式电视装置、便携式计算机、或者电视装置。
21.一种半导体装置的制造方法，包括以下工序：
在玻璃衬底上形成氮氧化硅膜；
在所述氮氧化硅膜上形成氧氮化硅膜；
在所述氧氮化硅膜上形成非晶半导体膜；
加热所述氮氧化硅膜、所述氧氮化硅膜、以及所述非晶半导体膜；以及
对所述氮氧化硅膜、所述氧氮化硅膜、以及所述非晶半导体膜照射激光束，
其中，所述玻璃衬底具有31.8×10-7/℃的热膨胀率及0.5mm至1.2mm的厚度，
其中，在所述加热工序之后且所述照射工序之前，所述氮氧化硅膜、所述氧氮化硅膜、以及所述非晶半导体膜的总应力为-500N/m至+28N/m，
其中，所述氮氧化硅膜、所述氧氮化硅膜、以及所述非晶半导体膜的厚度分别为40nm至60nm、80nm至120nm、以及50nm至80nm，
其中，所述氮氧化硅膜、所述氧氮化硅膜、以及所述非晶半导体膜通过等离子体CVD法形成。
22.根据权利要求21所述的半导体装置的制造方法，
其中，所述激光束为连续振荡的激光束。
23.根据权利要求21所述的半导体装置的制造方法，
其中，所述激光束具有10MHz以上的重复频率。
24.一种具有根据权利要求21所述的半导体装置的电子设备。
25.根据权利要求24所述的电子设备，该电子设备为便携式信息终端、数字摄影机、便携式终端、便携式电视装置、便携式计算机、或者电视装置。
CN2007101373447A 2006-07-21 2007-07-20 半导体装置的制造方法 Active CN101118851B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006199241 2006-07-21
JP2006199241 2006-07-21
JP2006-199241 2006-07-21

Publications (2)

Publication Number Publication Date
CN101118851A true CN101118851A (zh) 2008-02-06
CN101118851B CN101118851B (zh) 2011-03-16

Family

ID=38971963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101373447A Active CN101118851B (zh) 2006-07-21 2007-07-20 半导体装置的制造方法

Country Status (4)

Country Link
US (3) US8034724B2 (zh)
KR (2) KR101428786B1 (zh)
CN (1) CN101118851B (zh)
TW (1) TWI480954B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013053084A1 (zh) * 2011-10-14 2013-04-18 中国科学院微电子研究所 半导体器件及其制造方法
CN108389780A (zh) * 2018-02-26 2018-08-10 清华大学 氮化硅薄膜及其制备方法
US10317296B2 (en) 2015-06-25 2019-06-11 Winbond Electronics Corp. Method for estimating stress of electronic component

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
US20090219403A1 (en) * 2008-02-29 2009-09-03 Sionyx, Inc. Compact passive low-light imaging apparatus
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
EP2583312A2 (en) 2010-06-18 2013-04-24 Sionyx, Inc. High speed photosensitive devices and associated methods
DE102011002236A1 (de) * 2011-04-21 2012-10-25 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co.Kg Verfahren zur Herstellung einer polykristallinen Schicht
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
CN103946867A (zh) 2011-07-13 2014-07-23 西奥尼克斯公司 生物计量成像装置和相关方法
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
US9865908B2 (en) * 2012-06-06 2018-01-09 Kabushiki Kaisha Nihon Micronics Electrode structure of solid type secondary battery
DE102012217633A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Verfahren und Vorrichtung zur Überprüfung eines optoelektronischen Bauteils auf Risse
KR102014167B1 (ko) 2012-12-06 2019-10-22 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치
US9198317B2 (en) * 2013-01-16 2015-11-24 Google Technology Holdings LLC Multi-functional FPC assembly
US9762830B2 (en) 2013-02-15 2017-09-12 Sionyx, Llc High dynamic range CMOS image sensor having anti-blooming properties and associated methods
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
CN103219230B (zh) * 2013-04-19 2015-09-30 京东方科技集团股份有限公司 低温多晶硅的制作方法、低温多晶硅薄膜和薄膜晶体管
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
US9326373B2 (en) * 2014-04-09 2016-04-26 Finisar Corporation Aluminum nitride substrate
JP6727762B2 (ja) * 2014-05-30 2020-07-22 株式会社半導体エネルギー研究所 発光装置及び電子機器
TWI699023B (zh) 2014-06-30 2020-07-11 日商半導體能源研究所股份有限公司 發光裝置，模組，及電子裝置
US10043903B2 (en) 2015-12-21 2018-08-07 Samsung Electronics Co., Ltd. Semiconductor devices with source/drain stress liner
US20210125869A1 (en) * 2018-02-01 2021-04-29 Corning Incorporated Singulated substrates for electronic packaging and other applications in a roll format

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173129A (en) * 1983-10-27 1992-12-22 Kawasaki Steel Corporation Grain-oriented silicon steel sheet having a low iron loss free from deterioration due to stress-relief annealing and a method of producing the same
JPS61154146A (ja) * 1984-12-27 1986-07-12 Toshiba Corp 半導体装置の製造方法
DE3689735T2 (de) 1985-08-02 1994-06-30 Semiconductor Energy Lab Verfahren und Gerät zur Herstellung von Halbleitervorrichtungen.
US5753542A (en) 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
US5296405A (en) 1985-08-02 1994-03-22 Semiconductor Energy Laboratory Co.., Ltd. Method for photo annealing non-single crystalline semiconductor films
US5171710A (en) 1985-08-02 1992-12-15 Semiconductor Energy Laboratory Co., Ltd. Method for photo annealing non-single crystalline semiconductor films
JPH05299339A (ja) 1991-03-18 1993-11-12 Semiconductor Energy Lab Co Ltd 半導体材料およびその作製方法
US5962869A (en) 1988-09-28 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
US5389450A (en) * 1987-06-12 1995-02-14 Lanxide Technology Company, Lp Composite materials and methods for making the same
US5874175A (en) * 1988-11-29 1999-02-23 Li; Chou H. Ceramic composite
JPH03105396A (ja) 1989-09-19 1991-05-02 Roland Corp 自動演奏装置
EP0456199B1 (en) * 1990-05-11 1997-08-27 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
US5578520A (en) * 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
JPH05182923A (ja) 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
CN100483651C (zh) 1992-08-27 2009-04-29 株式会社半导体能源研究所 半导体器件的制造方法
US5411563A (en) * 1993-06-25 1995-05-02 Industrial Technology Research Institute Strengthening of multilayer ceramic/glass articles
JP3105396B2 (ja) 1994-05-20 2000-10-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR960001466A (ko) 1994-06-09 1996-01-25 전성원 저온 시동이 용이한 연료 분사장치 및 그 방법
US5640045A (en) * 1996-02-06 1997-06-17 Directed Energy, Inc. Thermal stress minimization in power semiconductor devices
JP3565983B2 (ja) * 1996-04-12 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE69819976T2 (de) * 1997-08-05 2004-09-02 Canon K.K. Flüssigkeitsausstosskopf, Substrat und Herstelllungsverfahren
US6380558B1 (en) * 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3978145B2 (ja) 1998-12-29 2007-09-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4569016B2 (ja) * 2000-07-27 2010-10-27 旭硝子株式会社 液晶表示装置用ブラックマトリクスおよびカラーフィルタ
JP4306142B2 (ja) * 2001-04-24 2009-07-29 株式会社日立製作所 画像表示装置及びその製造方法
TW550648B (en) * 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4653374B2 (ja) * 2001-08-23 2011-03-16 セイコーエプソン株式会社 電気光学装置の製造方法
US7091110B2 (en) * 2002-06-12 2006-08-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer
US6617690B1 (en) * 2002-08-14 2003-09-09 Ibm Corporation Interconnect structures containing stress adjustment cap layer
EP1403918A1 (en) * 2002-09-25 2004-03-31 Corning Incorporated A semiconductor device, its preparation
JP3961398B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4831961B2 (ja) * 2003-12-26 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法、選択方法
EP1553643A3 (en) 2003-12-26 2009-01-21 Sel Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method for manufacturing crystalline semiconductor film
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8217396B2 (en) * 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
JP2006100698A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 半導体装置の製造方法
US7575959B2 (en) 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5201790B2 (ja) * 2004-11-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5085014B2 (ja) * 2005-05-26 2012-11-28 株式会社ジャパンディスプレイイースト 半導体装置の製造方法及び半導体装置
US8269227B2 (en) * 2005-06-09 2012-09-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
US8053850B2 (en) * 2005-06-30 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Minute structure, micromachine, organic transistor, electric appliance, and manufacturing method thereof
US20070096107A1 (en) * 2005-11-03 2007-05-03 Brown Dale M Semiconductor devices with dielectric layers and methods of fabricating same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013053084A1 (zh) * 2011-10-14 2013-04-18 中国科学院微电子研究所 半导体器件及其制造方法
US8846488B2 (en) 2011-10-14 2014-09-30 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device and method for manufacturing the same
US10317296B2 (en) 2015-06-25 2019-06-11 Winbond Electronics Corp. Method for estimating stress of electronic component
CN108389780A (zh) * 2018-02-26 2018-08-10 清华大学 氮化硅薄膜及其制备方法
CN108389780B (zh) * 2018-02-26 2019-04-30 清华大学 氮化硅薄膜及其制备方法

Also Published As

Publication number Publication date
KR101408952B1 (ko) 2014-06-17
TW200822229A (en) 2008-05-16
KR20080008968A (ko) 2008-01-24
KR101428786B1 (ko) 2014-08-08
US20150179813A1 (en) 2015-06-25
US8034724B2 (en) 2011-10-11
US9257562B2 (en) 2016-02-09
TWI480954B (zh) 2015-04-11
CN101118851B (zh) 2011-03-16
US20120007078A1 (en) 2012-01-12
US8981379B2 (en) 2015-03-17
KR20140041634A (ko) 2014-04-04
US20080020555A1 (en) 2008-01-24

Similar Documents

Publication Publication Date Title
CN101118851A (zh) 半导体装置的制造方法
JP5252877B2 (ja) 半導体装置の作製方法
KR101424788B1 (ko) 결정성 반도체막, 반도체장치 및 그들의 제조방법
US7662703B2 (en) Method for manufacturing crystalline semiconductor film and semiconductor device
US8216892B2 (en) Method for manufacturing crystalline semiconductor film
JP5201937B2 (ja) パターン形成方法、及び薄膜トランジスタの作製方法
KR20080037594A (ko) 반도체 장치의 제작 방법
JP2008060324A (ja) 半導体装置の作製方法及び表示装置の作製方法
JP5448315B2 (ja) 結晶性半導体膜の作製方法
JP2008085317A (ja) 結晶性半導体膜、及び半導体装置の作製方法
JP5311754B2 (ja) 結晶性半導体膜、半導体装置及びそれらの作製方法
JP5255793B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant