CN101124553A - 去耦存储器访问系统和方法 - Google Patents

去耦存储器访问系统和方法 Download PDF

Info

Publication number
CN101124553A
CN101124553A CNA2005800396440A CN200580039644A CN101124553A CN 101124553 A CN101124553 A CN 101124553A CN A2005800396440 A CNA2005800396440 A CN A2005800396440A CN 200580039644 A CN200580039644 A CN 200580039644A CN 101124553 A CN101124553 A CN 101124553A
Authority
CN
China
Prior art keywords
signal
circuit
read
write
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800396440A
Other languages
English (en)
Other versions
CN101124553B (zh
Inventor
保罗·W·霍利斯
乔治·M.·拉铁摩尔
马修·B.·拉特里奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN101124553A publication Critical patent/CN101124553A/zh
Application granted granted Critical
Publication of CN101124553B publication Critical patent/CN101124553B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2272—Latency related aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2281—Timing of a read operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/229—Timing of a write operation

Abstract

一种去耦存储器访问系统(50)包括被配置成产生第一和第二独立的去耦时间基准的存储器访问控制电路(52)。所述存储器访问控制电路(52)包括：响应第一时间基准(58)和读信号产生读允许信号(66)的读启动电路(54)；以及响应第二时间基准(60)和写信号产生与读允许信号独立的用来对存储器阵列(68)进行独立的去耦写访问的写允许信号(70)的写启动电路(58)。

Description

去耦存储器访问系统和方法
技术领域
本发明一般涉及存储器访问系统，具体涉及去耦存储器访问系统和方法。
背景技术
存储器访问系统，诸如处理器核心内的嵌入式存储器系统，例如ARM，允许处理器从存储器读出数据和将数据写入存储器。核心处理器的读访问时间包括从存储器读出数据的时间、将读出数据锁存到目标寄存器的短建立时间和与将从存储器读出的数据传送给目标寄存器关联的传播延迟时间。写访问时间包括核心处理器将数据写入存储器的时间和将所写入数据从处理器传送给存储器的传播时间。通常，从给定存储器读出数据比将数据写入存储器需要更多的时间，从而导致读访问决定了系统的最高操作频率。
传统的存储器访问系统通常限于每个周期一个操作，例如一个读操作或一个写操作，要求操作在系统时钟的单个周期内完成。这些系统依赖于在相同的相对启动时间(耦合)，例如系统时钟的上升沿，启动读、写操作。在这样的设计中，读访问时间限定了最小时钟周期。结果是读访问时间被限制为单个系统时钟周期，这限制了所使用存储器的大小和访问时间，或者系统时钟速度。这通常需要将存储器划分成一些较小而速度较快的存储块(例如，不太密的存储器)。
现有的存储器访问系统和方法试图用几种方式解决与读访问时间较长关联的问题。一种是简单地允许读访问用两个时钟周期完成。这使系统时钟可以运行得较快，但是会严重地损害处理器的吞吐量。
其他传统的存储器访问系统从写周期中将时间借给读操作用。通常最为临界的情况是背对背的读然后写操作。在这种设计中，将延迟写操作延迟到读操作完成后，这通常称为“延迟写入”设计。由于系统使用单个系统时钟，而且背对背的操作必须在两个周期内完成，因此写延迟必须从单个系统时钟得出。传统的系统的另一个缺点是由于读访问实际上延伸到下一个周期，在存储器下游需要对读出数据进行特殊处理。结果是或者在时钟的启动访问的沿的相对沿锁存数据(可能影响吞吐量)，或者对传递数据进行流水线操作，这给这种存储器和处理机设计增添了等待时间和复杂性。
通常，对于传统的存储器访问系统共同的是单个系统时钟、含有是读还是写数据的信息的控制信号和指定在相应的读或写操作期间要读或写的确切地址的有效地址值。存储器读、写操作通常以与传递控制和地址信息关联的同样的系统时钟沿启动或以从这个系统时钟沿得出的定时启动。这阻止在系统时钟前启动读操作，因为必要的信息当时还不是都可得到的。然而，有些处理器(例如，ARM)使该信息在启动系统时钟沿到达前可得到。
发明内容
因此本发明的一个目的是提供一种得到改善的去耦存储器访问系统和方法。
本发明的另一个目的是提供可以利用较密的存储器的这样一种存储器访问系统和方法。
本发明的又一个目的是提供可以利用较慢的存储器的这样一种存储器访问系统和方法。
本发明的又一个目的是提供不需要将存储器划分成较小的块的这样一种存储器访问系统和方法。
本发明的又一个目的是提供实际上几乎不增大电路区域的这样一种存储器访问系统和方法。
本发明的又一个目的是提供可以优化性能的这样一种存储器访问系统和方法，这是通过为读和写操作提供独立的去耦时间基准以细调读操作和写操作的启动时间从而增加允许用于读访问的时间来实现的。
本发明的又一个目的是提供根据独立的时间基准读操作可以在写操作前开始的这样一种存储器访问系统和方法。
本发明的又一个目的是提供不需要在同样的时间启动读、写操作的这样一种存储器访问系统和方法。
本发明的又一个目的是提供增加读访问的允许时间的这样一种存储器访问系统和方法。
本发明的又一个目的是提供通过使用去耦时间基准使写操作相对读操作延迟的这样一种存储器访问系统和方法。
本发明基于认识到可以通过下列措施实现真正创新的去耦存储器访问系统和方法：提供独立的去耦第一和第二时间基准；响应第一时间基准和读启动信号产生访问存储器的读允许信号；以及响应第二时间基准产生与读允许信号独立的写允许信号，以对存储器阵列进行独立的去耦读写访问。
本发明的特征表现为一种包括被配置成产生第一和第二独立的去耦时间基准的存储器访问控制电路的去耦存储器访问系统。存储器访问控制电路包括：响应第一时间基准和读信号产生读允许信号的读启动电路；以及响应第二时间基准和写信号产生与读允许信号独立的用来对存储器阵列进行独立的去耦写访问的写允许信号的写启动电路。
在一个实施例中，存储器访问控制电路可以响应控制信号和有效地址值。控制信号可以包括读信号和写信号。有效地址值可以指定数据的要从存储器阵列读出的位置和数据的要写入存储器阵列的位置。存储器访问控制电路可以包括响应控制信号、有效地址值和第一时间基准的检测电路。检测电路可以被配置成从控制信号中检测读信号和写信号。检测电路可以包括被配置成检测和捕获有效地址值的地址锁存电路。检测电路可以包括被配置成检测和捕获控制信号中的至少一个控制信号的控制锁存电路。系统可以包括响应读允许信号、写允许信号和有效地址值的核心电路。核心电路可以被配置成响应写允许信号独立地将所提供的数据写入存储器阵列和响应读允许信号独立地从存储器阵列读出所存储的数据。核心电路可以包括独立地将所提供的数据写入存储器阵列和独立地从存储器阵列读出所存储的数据的读/写电路。读/写电路可以包括被配置成存储读出数据的锁存缓存器。读/写电路可以将存储在锁存缓存器内的数据转发给目标寄存器。第一时间基准可以根据早时钟信号产生。第二时间基准可以根据系统时钟信号产生。早时钟信号的过渡段可以使读启动电路能产生读允许信号。早时钟信号的第一上升沿可以使读启动电路能产生读允许信号。系统时钟信号的过渡段可以使写启动电路产生写允许信号。系统时钟的第一上升沿可以使写启动电路产生写允许信号。第一时间基准和第二时间基准可以根据系统时钟信号产生。系统时钟信号的第一过渡段可以使读启动电路能产生读允许信号。系统时钟的第一下降沿可以使读启动电路能产生读允许信号。系统时钟信号的第二过渡段可以使读启动电路能产生读允许信号。系统时钟的第一上升沿可以使读启动电路产生读允许信号。第一时间基准可以根据早时钟信号产生，而第二时间基准可以由响应早时钟信号的写延迟电路产生。写延迟电路可以被配置成将早时钟信号延迟一段预定时间，以使写启动电路产生写允许信号延迟预定时间。第一时间基准可以由响应系统时钟信号的读延迟电路产生。读延迟电路可以被配置成将系统时钟信号延迟一段预定时间，以使读启动电路产生读允许信号延迟预定时间。第二时间基准可以由接到系统时钟上的写延迟电路产生。写延迟电路可以被配置成将系统时钟信号延迟一段预定时间，以使写启动电路产生写允许信号延迟。写启动电路可以包括在接收到写信号和第二时间基准时将写启动电路产生的写允许信号传送给核心电路的选通电路。读启动电路可以包括在接收到读信号和第一时间基准时将读启动电路产生的读允许信号传送给核心电路的选通电路。
本发明的特征还表现为一种响应具有预定时钟周期的时钟信号、用来确定比时钟周期长的扩展存储器访问时间的存储器访问控制电路。这种存储器访问控制电路包括：响应存储器访问控制电路、在存储器访问时间内但在限定存储器访问的时钟周期前开始存储器读允许信号的读启动电路；以及响应存储器访问控制电路、在存储器访问时间内读允许信号后开始存储器写允许信号的写启动电路。
本发明的特征还表现为一种包括下列步骤的去耦读、写存储器访问方法：提供第一和第二时间基准信号；响应第一时间基准和读信号产生用来访问存储器阵列的读允许信号；以及响应第二时间基准和写信号产生与读允许信号独立的写允许信号，以对存储器阵列进行独立的去耦写访问。
附图说明
熟悉该技术的人员从以下对优选实施例的说明和附图中可以看到本发明的其他目的、特征和优点，在这些附图中：
图1为现有的存储器访问系统的时序图；
图2为示出本发明的去耦存储器访问系统的一个实施例的主要组件的示意框图；
图3为图2中所示的核心电路的更详细示意框图；
图4为图2中所示的存储器访问控制电路的更详细示意框图；
图5为图2中所示的去耦存储器访问系统的时序图；
图6为本发明的去耦存储器访问系统的另一个实施例的示意框图；
图7为图6所示的去耦存储器访问系统的时序图；
图8为本发明的去耦存储器访问系统的又一个实例的示意框图；
图9为图8所示的去耦存储器访问系统的时序图；
图10为本发明的去耦存储器访问系统的又另一个实例的示意框图；
图11为图10所示的去耦存储器访问系统的时序图；以及
图12为示出本发明的去耦读、写访问方法的主要步骤的框图。
具体实施方式
除了以下所公开的优选实施例以外，本发明还有其他一些实施例，而且可以以多种方式实施或实现。因此，可以理解，本发明的应用并不局限于在下面的说明中所提出的或在附图中所例示的组件的结构和配置的具体情况。
如在背景技术部分中所讨论的那样，现有技术的存储器访问系统依赖于读、写操作通过使用单个系统时钟的同样的过渡段在相对相同的时间启动。例如，图1示出了典型的现有技术的存储器访问系统的时序图，其中在34所示的有效地址值和控制信息可用后，系统时钟信号12的第一上升沿10允许16所示的启动读、写信号。箭头20所示的读访问时间为从16所示的读信号启动到18所示的由读地址所指向的数据值完全传出存储器的时间。写操作在也是16所示的写信号产生和上升沿23所示的写允许信号22产生(在26所示的有效提供的数据可用后)后开始，而在写允许信号22的下降沿24之前完成。此外，虽然有效地址和控制信息可用，如34所示，但该信息直到半个周期多之后例如系统时钟信号12的上升沿10才被使用。
这种现有技术的存储器访问系统的存储周期被限制为箭头32所示的系统时钟信号12的单个周期。因此，读、写操作都必须在系统时钟信号12的下一个上升沿35前完成。将读操作和写操作的相对启动时间与单个系统时钟信号12的单个过渡段耦合限制了存储周期的最大长度，并防止读操作在写操作前开始。
相反，如图2所示的本发明的去耦存储器访问系统50包括存储器访问控制电路52，它被配置成接收第一和第二独立的去耦时间基准，诸如在线58上的早时钟信号56和在线60上的系统时钟信号62。在这种设计中，读启动电路54响应例如早时钟信号56的第一时间基准和从在线74上的控制信号得出的读信号，并被配置成在线66上产生读允许信号64。写启动电路58响应在线60上的系统时钟信号62和同样从在线74上的控制信号得出的写信号，并被配置成在线70上产生写允许信号69，以提供对存储器阵列68的独立的去耦写访问。
通过为写操作和读操作使用分开的独立时间基准，例如早时钟信号56和系统时钟信号60，写操作与读操作完全独立并相互去耦，从而提供了使读操作可以很好地在写操作前启动的能力，因此增加供读访问用的时间。由于增加了供读访问用的时间，系统50就能利用较密的存储器、较慢的存储器，或者等效地，可以不需要将存储器划分成一些较小的块。
存储器访问控制电路52接收在线74上的控制信号，控制信号包括用来使读启动电路54能响应早时钟信号56产生读允许信号64的读信号和用来使写启动电路58能响应系统时钟信号62产生写允许信号69的写信号。存储器访问控制电路52还接收在线76上的指定要从存储器阵列68读出的确切地址和要写入存储器阵列68的确切地址的有效地址值。
核心电路80响应在线66上的读允许信号64、在线70上的写允许信号69和在线78上的有效地址值，并被配置成响应写允许信号69独立地将在线82上所提供的数据写入存储器阵列68和响应读允许信号64独立地从存储器阵列68读出所存储的数据。核心电路80包括图3更详细示出的被配置成独立地在线88上将在线82上所提供的数据写入存储器阵列68和独立地在线90上从存储器阵列68读出所存储的数据的读/写电路86。在一个设计中，读/写电路86可以包括被配置成捕获在线90上的从存储器阵列68读出的数据的锁存缓存器92。锁存缓存器92保存该数据，并在98所示的与行程时间线延迟关联的传播延迟时间后在线96上将数据转发给目标寄存器94，将值设置在目标寄存器90内。核心电路80还包括对在线76上的有效地址值和索引解码成存储器阵列68内的适当位置的地址解码器电路98。
图4示出了存储器访问控制电路52，其中相同的部分标了相同的标号。存储器访问控制电路52包括响应在线74上的控制信号、在线76上的有效地址值和在线58上的早时钟信号56的检测电路100。检测电路100包括被配置成检测和捕获在线76上的有效地址值和将所捕获的有效地址值在线78上输出给上面所讨论的解码器98的地址锁存电路110。控制锁存电路112检测和捕获在线74上的控制信号，并在线120上将读信号传送给读启动电路54和在线122上将写信号传送给写启动电路58。写启动电路58通常包括被配置成在线122上存在写信号和在线60上存在系统时钟信号62时在线70上将写允许信号69(由写启动电路58产生)传送给核心电路80的选通逻辑130(例如为一个AND(与)门)。类似地，读启动电路54包括被配置成在线120上存在读信号和在线58上存在早时钟信号56时在线66上将读允许信号64(由读启动电路54产生)传送给核心电路80的选通逻辑132(例如为一个AND门)。
图5示出了图2的去耦存储器访问系统的操作的示例时序图。在这个例子中，图5中的早时钟信号56的过渡段，诸如第一上升沿200，允许读启动电路54产生读允许信号64，如上升沿204所示。系统时钟信号62的过渡段，诸如第一上升沿212，允许写启动电路58产生写允许信号69，如上升沿216所示。系统时钟信号62的第一上升沿212定时成使得它在214所示的所提供的数据213成为有效后开始。早时钟56的第一上升沿200也定时成如218所示的有效地址和控制信息一可用它就开始。
由于用分开的独立第一和第二时间基准，例如早时钟信号56和系统时钟信号62，来启动产生读允许信号64和写允许信号69(在读和写信号配合下)，读操作与写操作是去耦和独立的，从而允许读操作和写操作独立地开始。结果是增加了读访问时间，如箭头220所示。读操作在早时钟56的上升沿200处开始，而在230所示的所读出的数据完全传播出存储器时完成。如箭头220所示，增加了的读访问时间超过215所示的系统时钟周期延伸到早时钟信号56的第一上升沿200，因此提供了比系统时钟周期长的扩展存储器访问时间(如箭头220所示)。由于增加了读访问时间，因此就能使用较密的存储器、较慢的存储器，并且不需要将存储器划分成一些较小的块。此外，如上升沿204所示，读允许信号64的启动在218所示的地址和控制信息可用后不久就开始，而不是在上面所说明的现有技术存储器访问系统中所看到的那样要等到半个多周期以后。由于早的读启动可以隐藏传播延迟，因此系统50提供了较长的访问时间。
虽然在以上设计中，早时钟信号56用来产生使读启动电路54能产生读允许信号64的第一独立时间基准，而系统时钟信号62用来产生使写启动电路58能产生写允许信号69的第二独立时间基准，但这并不是对本发明的必要限制，因为早时钟信号56、系统时钟信号62或它们的任何组合的任何过渡段都可以用来产生第一和第二独立时间基准。
例如，在同样的部分标了同样的标号的图6所示的去耦存储器访问系统50′中，用系统时钟信号62的不同过渡段产生第一和第二独立的去耦时间基准，以提供独立的对存储器阵列68的去耦读、写访问。在这个例子中，在线58上的系统时钟信号62的一个过渡段用来使读启动电路54能产生读允许信号64，而在线60上的系统时钟信号62的另一个过渡段用来使写启动电路58能产生写允许信号69。
图7示出了图6的去耦存储器访问系统50′的操作的时序图。在这个例子中，图7中的系统时钟信号62的一个过渡段，诸如第一下降沿250，用来使读启动电路54能产生上升沿204所示的读允许信号64。系统时钟信号62的另一个过渡段，诸如第一上升沿252，用来使写启动电路58能产生216所示的写允许信号69。理想的是，系统时钟信号62的第一下降沿250被延迟成使得在读、写操作启动前218所示的有效地址值和控制信息可用。系统时钟信号62的第一上升沿252也定时成使得它在214所示的所提供的数据213成为有效后而在使写启动电路58能产生216所示的写允许信号69前开始。
在同样的部分标了同样的标号的图8所示的去耦存储器访问系统50″中，用在线58上的早时钟信号56的一个过渡段使读启动电路54在线74上的控制信息包括读信号时能在线66上产生读允许信号64。系统50″还包括响应在线302上的早时钟信号56的写延迟电路300，它被配置成将在线60上的早时钟信号56延迟一段例如为2ns的预定时间和和在线60上提供经延迟的早时钟信号57，以使写启动电路58在线70上产生写允许信号69延迟这段预定时间。在这个设计中，独立的去耦读操作依赖于早时钟信号56的一个过渡段，而独立的写操作依赖于经延迟的早时钟信号57的过渡段，如下面更详细说明的那样。
图9示出了图8的去耦存储器访问系统50″的操作的时序图，图中同样的部分标了同样的标号。在这个例子中，早时钟信号56的一个过渡段，诸如第一上升沿200，用来使读启动电路54能产生如上升沿204所示的读允许信号64。经延迟的早时钟信号57的一个过渡段，诸如第一上升沿306，使写启动电路58能产生216所示的写允许信号69。在这个例子中，第一和第二独立的去耦时间基准根据早时钟信号56和经延迟的早时钟信号产生。
同样的部分标了同样的标号的图10所示的去耦存储器访问系统50包括响应在线60上的系统时钟信号62的读延迟电路400，它被配置成将系统时钟信号60延迟一段例如0.5ns的预定时间和在线406上输出经延迟的系统时钟信号63，以使读启动电路54产生读允许信号64延迟这段预定时间。写延迟电路420响应在线406上的系统时钟信号62，并被配置成将系统时钟信号62延迟一段例如为2.5ns的预定时间和在线424上输出经延迟的系统时钟信号65，以使写启动电路58在线70上产生写允许信号69延迟这段预定时间。在这个例子中，由于使用两个分别延迟的系统时钟信号62的过渡段，读和写操作相互有效去耦和独立。
图11示出了图10的去耦存储器访问系统50的操作的时序图，图中同样的部分标了同样的标号。在这个例子中，图11中409所示的经延迟的系统时钟信号63的一个过渡段，诸如第一下降沿430，用来使读启动电路54能产生上升沿204所示的读允许信号64。411所示的第二经延迟的系统时钟信号65的一个过渡段，诸如第一下降沿432，用来使写启动电路58能产生216所示的写允许信号69。
虽然如图5、7、9和11所示，用系统时钟信号62、早时钟信号56、经延迟的系统时钟信号62和经延迟的早时钟信号56的各种过渡段来产生使读启动电路54能产生读允许信号64和使写启动电路58能产生写允许信号69的第一和第二时间基准，但这并不是对本发明的必要限制，因为可以用系统时钟信号62、早时钟信号56、经延迟的系统时钟信号62和经延迟的早时钟信号56的过渡段的任何组合来产生用来对存储器阵列68进行独立的去耦读、写访问的第一和第二时间基准，以有效地增加去耦存储器访问系统50的读访问时间，如果地址、控制和数据建立允许这样的话。
图12所示的本发明的去耦读、写访问方法500包括：提供第一和第二时间基准的步骤502；响应第一时间基准和读信号产生访问存储器阵列的读允许信号的步骤504；以及响应第二时间基准和写信号产生与读允许信号独立的写允许信号以对存储器阵列进行独立的去耦写访问的步骤506。
虽然在有些附图中示出而在其他一些附图中没有示出本发明的一些特定特征，但这只是为了方便起见，因为每个特征按照本发明都可以与任何或所有其他特征相结合。应宽泛和全面地理解在这里所使用的词“包含”、“包括”、“具有”和“有”，而不应将它们局限于任何物理互联。此外，在本申请中所公开的任何实施例不应视为仅有的可行实施例。
在以下权利要求书所给出的范围之内的其他一些实施方式对于熟悉该技术的人员来说是可以想到的。

Claims (29)

1.一种去耦存储器访问系统，包括被配置成产生第一和第二独立的去耦时间基准的存储器访问控制电路，所述存储器访问控制电路包括：
响应所述第一时间基准和读信号以产生读允许信号的读启动电路；以及
响应所述第二时间基准和写信号以产生与所述读允许信号独立的用来对存储器阵列进行独立的去耦写访问的写允许信号的写启动电路。
2.权利要求1的系统，其中所述存储器访问控制电路响应控制信号和有效地址值。
3.权利要求2的系统，其中所述控制信号包括所述读信号和所述写信号。
4.权利要求2的系统，其中所述有效地址值指定要从所述存储器阵列读出的数据的位置和要写入所述存储器阵列的数据的位置。
5.权利要求4的系统，其中所述存储器访问控制电路还包括响应所述控制信号、所述有效地址值和所述第一时间基准的检测电路，所述检测电路被配置成从所述控制信号中检测所述读信号和所述写信号。
6.权利要求5的系统，其中所述检测电路包括被配置成检测和捕获所述有效地址值的地址锁存电路。
7.权利要求5的系统，其中所述检测电路包括被配置成检测和捕获所述控制信号中的至少一个控制信号的控制锁存电路。
8.权利要求2的系统，还包括响应所述读允许信号、所述写允许信号和所述有效地址值的核心电路，所述核心电路被配置成响应所述写允许信号独立地将所提供的数据写入所述存储器阵列和响应所述读允许信号独立地从所述存储器阵列读出所存储的数据。
9.权利要求8的系统，其中所述核心电路还包括用来独立地将所述所提供的数据写入所述存储器阵列和独立地从所述存储器阵列读出所述所存储的数据的读/写电路。
10.权利要求9的系统，其中所述读/写电路还包括被配置成存储所述读出数据的锁存缓存器。
11.权利要求9的系统，其中所述读/写电路将存储在所述锁存缓存器内的数据转发给目标寄存器。
12.权利要求1的系统，其中所述第一时间基准是根据早时钟信号产生的。
13.权利要求1的系统，其中所述第二时间基准是根据系统时钟信号产生的。
14.权利要求12的系统，其中所述早时钟信号的一个过渡段使所述读启动电路能产生所述读允许信号。
15.权利要求14的系统，其中所述早时钟信号的第一上升沿使所述读启动电路能产生所述读允许信号。
16.权利要求13的系统，其中所述系统时钟信号的一个过渡段使所述写启动电路能产生所述写允许信号。
17.权利要求16的系统，其中所述系统时钟的第一上升沿使所述写启动电路能产生所述写允许信号。
18.权利要求1的系统，其中所述第一时间基准和所述第二时间基准是根据系统时钟信号产生的。
19.权利要求1的系统，其中所述系统时钟信号的第一过渡段使所述读启动电路能产生所述读允许信号。
20.权利要求19的系统，其中所述系统时钟的第一下降沿使所述读启动电路能产生所述读允许信号。
21.权利要求19的系统，其中所述系统时钟信号的第二过渡段使所述读启动电路能产生所述读允许信号。
22.权利要求21的系统，其中所述系统时钟的第一上升沿使所述读启动电路能产生所述读允许信号。
23.权利要求1的系统，其中所述第一时间基准是根据早时钟信号产生的，而所述第二时间基准由响应所述早时钟信号的写延迟电路产生，所述写延迟电路被配置成将所述早时钟信号延迟一段预定时间，以使写启动电路产生所述写允许信号延迟所述预定时间。
24.权利要求1的系统，其中所述第一时间基准由响应所述系统时钟信号的读延迟电路产生，所述读延迟电路被配置成将所述系统时钟信号延迟一段预定时间，以使所述读启动电路产生所述读允许信号延迟一段预定时间。
25.权利要求24的系统，其中所述第二时间基准由接到系统时钟上的写延迟电路产生，所述写延迟电路被配置成使所述系统时钟信号延迟一段预定时间，以使所述写启动电路产生所述写允许信号延迟所述预定时间。
26.权利要求8的系统，其中所述写启动电路包括被配置成在接收到所述写信号和所述第二时间基准时将所述写启动电路产生的所述写允许信号传送给所述核心电路的选通电路。
27.权利要求8的系统，其中所述读启动电路包括被配置成在接收到所述读信号和所述第一时间基准时将所述读启动电路产生的所述读允许信号传送给所述核心电路的选通电路。
28.一种响应具有预定时钟周期的时钟信号、用来确定比所述时钟周期长的扩展存储器访问时间的存储器访问控制电路，所述存储器访问控制电路包括：
响应所述存储器访问控制电路、在所述存储器访问时间内但在限定存储器访问的时钟周期前开始存储器读允许信号的读启动电路；以及
响应所述存储器访问控制电路、在所述存储器访问时间内且在所述读允许信号后开始存储器写允许信号的写启动电路。
29.一种去耦读、写存储器访问方法，所述方法包括下列步骤：
提供第一和第二时间基准信号；
响应所述第一时间基准和读启动信号产生用来访问存储器阵列的读允许信号；以及
响应所述第二时间基准和写信号产生与所述读允许信号独立的写允许信号，以对所述存储器阵列进行独立的去耦写访问。
CN2005800396440A 2004-09-30 2005-03-31 去耦存储器访问系统和方法 Expired - Fee Related CN101124553B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/955,609 2004-09-30
US10/955,609 US7466607B2 (en) 2004-09-30 2004-09-30 Memory access system and method using de-coupled read and write circuits
PCT/US2005/010616 WO2006041520A2 (en) 2004-09-30 2005-03-31 De-coupled memory access system and method

Publications (2)

Publication Number Publication Date
CN101124553A true CN101124553A (zh) 2008-02-13
CN101124553B CN101124553B (zh) 2012-04-25

Family

ID=36100576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800396440A Expired - Fee Related CN101124553B (zh) 2004-09-30 2005-03-31 去耦存储器访问系统和方法

Country Status (6)

Country Link
US (1) US7466607B2 (zh)
EP (1) EP1807766B1 (zh)
KR (1) KR100956470B1 (zh)
CN (1) CN101124553B (zh)
TW (1) TWI270892B (zh)
WO (1) WO2006041520A2 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7873953B1 (en) * 2006-01-20 2011-01-18 Altera Corporation High-level language code sequence optimization for implementing programmable chip designs
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US8225261B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US7932545B2 (en) 2006-03-09 2011-04-26 Tela Innovations, Inc. Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US7943967B2 (en) 2006-03-09 2011-05-17 Tela Innovations, Inc. Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8225239B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US8245180B2 (en) 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US8247846B2 (en) 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US7586800B1 (en) * 2006-08-08 2009-09-08 Tela Innovations, Inc. Memory timing apparatus and associated methods
US7512909B2 (en) * 2006-08-31 2009-03-31 Micron Technology, Inc. Read strobe feedback in a memory system
US8286107B2 (en) 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
US7979829B2 (en) 2007-02-20 2011-07-12 Tela Innovations, Inc. Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods
US7888705B2 (en) 2007-08-02 2011-02-15 Tela Innovations, Inc. Methods for defining dynamic array section with manufacturing assurance halo and apparatus implementing the same
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
KR101749351B1 (ko) 2008-07-16 2017-06-20 텔라 이노베이션스, 인코포레이티드 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
KR102112024B1 (ko) * 2014-04-14 2020-05-19 삼성전자주식회사 데이터 스토리지 시스템에서의 스트로브 신호 성형방법 및 그에 따른 스트로브 신호 성형장치
US10255880B1 (en) 2015-09-14 2019-04-09 F.lux Software LLC Coordinated adjustment of display brightness
US10163474B2 (en) 2016-09-22 2018-12-25 Qualcomm Incorporated Apparatus and method of clock shaping for memory
US11528795B2 (en) 2018-05-11 2022-12-13 F.lux Software LLC Coordinated lighting adjustment for groups
JP2022094033A (ja) * 2020-12-14 2022-06-24 キオクシア株式会社 メモリシステム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5522064A (en) * 1990-10-01 1996-05-28 International Business Machines Corporation Data processing apparatus for dynamically setting timings in a dynamic memory system
US5572722A (en) * 1992-05-28 1996-11-05 Texas Instruments Incorporated Time skewing arrangement for operating random access memory in synchronism with a data processor
US5615355A (en) * 1992-10-22 1997-03-25 Ampex Corporation Method and apparatus for buffering a user application from the timing requirements of a DRAM
JPH0934784A (ja) * 1995-07-14 1997-02-07 Sony Corp データ書込み回路、データ読出し回路及びデータ伝送装置
JP3184096B2 (ja) * 1995-08-31 2001-07-09 株式会社東芝 半導体記憶装置
US5923611A (en) * 1996-12-20 1999-07-13 Micron Technology, Inc. Memory having a plurality of external clock signal inputs
US6101197A (en) * 1997-09-18 2000-08-08 Micron Technology, Inc. Method and apparatus for adjusting the timing of signals over fine and coarse ranges
US6075730A (en) * 1997-10-10 2000-06-13 Rambus Incorporated High performance cost optimized memory with delayed memory writes
US6128748A (en) * 1998-03-25 2000-10-03 Intel Corporation Independent timing compensation of write data path and read data path on a common data bus
US6434684B1 (en) * 1998-09-03 2002-08-13 Micron Technology, Inc. Method and apparatus for coupling signals across different clock domains, and memory device and computer system using same
JP2003263884A (ja) * 2002-03-07 2003-09-19 Mitsubishi Electric Corp Ｆｉｆｏ回路
US7006404B1 (en) * 2004-03-26 2006-02-28 Cypress Semiconductor Corporation Memory device with increased data throughput

Also Published As

Publication number Publication date
KR100956470B1 (ko) 2010-05-07
TW200611276A (en) 2006-04-01
CN101124553B (zh) 2012-04-25
KR20070069157A (ko) 2007-07-02
US20060069894A1 (en) 2006-03-30
TWI270892B (en) 2007-01-11
WO2006041520A3 (en) 2007-05-10
US7466607B2 (en) 2008-12-16
EP1807766A2 (en) 2007-07-18
EP1807766B1 (en) 2014-06-04
EP1807766A4 (en) 2009-07-22
WO2006041520A2 (en) 2006-04-20

Similar Documents

Publication Publication Date Title
CN101124553B (zh) 去耦存储器访问系统和方法
CN102981776B (zh) 双倍数据率虚拟静态随机存取存储器及其控制器、存取与操作方法、写入与读取方法
US6249480B1 (en) Fully synchronous pipelined ram
US8260982B2 (en) Method for reducing latency
JP3117893B2 (ja) 書込待ち時間制御機能を有する同期式メモリ装置
JP5580254B2 (ja) 半導体メモリ非同期式パイプライン
US7196948B1 (en) Method and apparatus for data capture on a bi-directional bus
CN101692346B (zh) 一种存储器数据采样装置及一种采样控制器
US20070237010A1 (en) Method and system for reading data from a memory
US8593902B2 (en) Controller and access method for DDR PSRAM and operating method thereof
US10802721B2 (en) Memory devices configured to latch data for output in response to an edge of a clock signal generated in response to an edge of another clock signal
TWI533135B (zh) 記憶體存取方法、記憶體存取控制方法、記憶體裝置與記憶體控制器
CN102004626A (zh) 双口存储器
CN101213558A (zh) 对片上存储器进行安全访问的集成电路以及方法
CN101510182B (zh) 低速dma接口的片上系统和内存访问方法
US7158442B1 (en) Flexible latency in flash memory
CN1937075A (zh) 数据传送操作完成检测电路和包含其的半导体存储器件
KR20130119170A (ko) 파이프 레지스터 회로 및 이를 포함하는 반도체 메모리 장치
CN209784997U (zh) 一种存储系统和一种asic芯片
JP4651206B2 (ja) 半導体記憶装置および情報処理装置
JPS6256598B2 (zh)
US20030123306A1 (en) Memory device
CN116541333A (zh) 慢时钟域到快时钟域数据同步方法及数据同步系统
JP2697564B2 (ja) ２段パイプライン方式のキャッシュメモリ
CN116092552A (zh) 用于伪静态随机存储器的控制器及控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120425

CF01 Termination of patent right due to non-payment of annual fee