CN101136632A - 时间对数字转换器及其方法 - Google Patents
时间对数字转换器及其方法 Download PDFInfo
- Publication number
- CN101136632A CN101136632A CNA2007101042942A CN200710104294A CN101136632A CN 101136632 A CN101136632 A CN 101136632A CN A2007101042942 A CNA2007101042942 A CN A2007101042942A CN 200710104294 A CN200710104294 A CN 200710104294A CN 101136632 A CN101136632 A CN 101136632A
- Authority
- CN
- China
- Prior art keywords
- sequential
- clock
- signal
- time
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
Abstract
披露了一种时间对数字转换器(time-to-digital converter,TDC),且此时间对数字转换器包含用以接收一第一时钟及用于产生多个已延迟时钟的多个并联电路;用以在一第二时钟的一边缘(edge)上的已延迟时钟分别地进行接收及取样以产生多个决定信号的多个取样电路;以及用以接收前述的决定信号及相应的产生一数字输出信号的一译码器。
Description
技术领域
本发明涉及一种转换器,特别是涉及一种时间对数字转换器(time-to-digital converter,TDC)。
背景技术
时间对数字转换器(time-to-digital converter,TDC)为人所熟知的现有技术。如图1所示,一现有时间对数字转换器100包含:一延迟链(delay chain),该延迟链包含多个串行延迟组件110_1~110_N、一阵列数据触发器(dataflip-flop) DFF 120_1~120_N及一温度计码译码器(thermometer-codedecoder)130。此延迟链接收一输入时钟CLK及产生多个已延迟信号D(1)~D(N)等等。因所有的延迟组件(110_1、...、110_N)大致上是相同的电路,所以大致上于该延迟组件会产生相同的延迟量。令每一延迟组件的延迟量为d。延迟组件110_1~110_N输出的已延迟信号(D(1)~D(N))作为阵列数据触发器DFF 120_1~120_N的输入信号,而阵列数据触发器分别地产生多个决定信号(Q(1)~Q(N))。举例来说,来自延迟组件110_1的已延迟信号D(1)被提供至数据触发器DFF 120_1以产生决定信号Q(1)。所有数据触发器(120_1~120_N)由一参考时钟REF所触发。时间对数字转换器100系用以进行检测及数字化输入时钟CLK及参考时钟REF之间的时序差异。温度计码译码器130接收来自该数据触发器(120_1~120_N)的多个决定信号(Q(1)~Q(N)),且将多个决定信号转换为一数字输出信号TE(代表”时序估量”),其中此TE表示为输入时钟CLK及参考时钟REF间的一已估量的时序差异。
图2为一使用8个延迟组件及8个数据触发器的现有TDC的时序示意图。由所有数据触发器对前述决定信号Q(1)~Q(8)进行加总以求得数字输出信号TE。于此时序示意图中输入时钟CLK及参考时钟REF间的已估量的时序差异为TE·d=4d,其中d为每一组件所产生的延迟量。在此方法中,数字输出信号TE的输出码群为{0,1,2,...,8}。而在另一方法中,一偏移量被导入至数字输出信号TE,致使用于数字输出信号TE的输出码群为{-4,-3,-2,-1,0,1,2,3,4}。而该偏移量是由数字输出信号TE=-4+Q(1)+Q(2)+Q(3)+…+Q(8)且同时在输入时钟CLK与多个数据触发器间插入四个延迟组件(未见于图标)。因为数字相位锁相回路(phase lock loop)在稳态中对于一TDC所需的时间差异(于一输入时钟及一参考时钟间)接近于零,所以此偏移量对于一数字相位锁相回路应用是必要的。在另一实施例中,其使用奇数个延迟组件及数据触发器,此偏移量被采用致使该用于数字输出信号TE的码群为{±1/2,±3/2,±5/2,...}。在此方法中,于码群内并无存有”0”值,且±1/2被认为是“实际上等于零”(virtually zero)。此外,对于一数字相位锁相回路的应用,在一稳态内对于一TDC所需的时间差异(于一输入时钟及一参考时钟间)接近真零或实际上等于零。
现有的TDC的时序分辨率是由延迟组件的延迟量所限制。举例来说,于新的互补金属氧化物半导体(CMOS)技术中,一延迟组件通常以一缓冲电路(buffer circuit)来实现,其中,延迟组件的延迟量不会少于20ps。因此,以新的CMOS电路来架构的现有TDC电路的时间分辨率被限制在20ps左右。
因此,如何一产生一时间高解析的装置及其方法应是迫切需要的。
发明内容
因此,本发明的目的之一在于提供一种时间对数字转换器及其方法,该时间对数字转换器具有较高的分辨率。
本发明的目的之一在于提供一种数字式相位锁相回路及其方法,该时数字式相位锁相回路具有一较高的分辨率的时间对数字转换器。
本发明的目的之一在于提供一种时序检测方法,该时序检测方法具有较高的分辨率。
本发明的目的之一在于提供一种时间对数字转换器及其方法,该时间对数字转换器具有一检测范围,此检测范围可涵盖较宽范围且具有一高分辨率。
在一实施例中,其披露了一种时间对数字转换器,包含:多个并联电路,是根据一第一时钟而产生一第一群延迟时钟,其中该第一群延迟时钟具有不同的时序;多个取样电路(sampling circuit),是根据一第二时钟及该第一群延迟时钟而产生一第一群决定信号;以及一第一电路,是根据该第一群决定信号而产生一第一时序估量信号。
在一实施例中,其披露了一种时间对数字转换方法。此方法包含:接收一第一时钟;藉由使用多个并联电路以自该第一时钟产生一第一群延迟时钟,其中,该第一群延迟时钟具有不同的时序;根据一第二时钟对该第一群延迟时钟进行取样以产生一第一群决定信号;以及依据该第一群决定信号以输出一第一时序估量信号。
在一实施例中,其披露了一种执行时序检测方法。此方法包含:使用多个并联电路以自一第一时钟中产生多个导出时钟(derived clock),其中该多个导出时钟具有不同的延迟量;于该多个导出时钟及一第二时钟间决定多个相应时序关系;以及根据该多个时序关系决定于该第一时钟及该第二时钟间的一时序差异。
附图说明
为使本发明的上述和其它目的、特征、优点与实施例能更明显易懂,附图的详细说明如下:
图1示出了现有时间对数字转换器的电路图;
图2示出了具有8个延迟组件的一现有时间对数字转换器的时序示意图;
图3A示出了根据本发明的一时间对数字转换器的电路图;
图3B示出了图3A的具有8个并联延迟组件的一时间对数字转换器的时序示意图;
图4示出了一时间对数字转换器的另一电路图;
图5示出了一延伸范围时间对数字转换器的电路图;以及
图6示出了使用图5的一延伸范围时间对数字转换器的一数字PLL电路图。
附图符号说明
100:时间对数字转换器(TDC) 300:TDC
110_1、110_2及110_3:延迟组件 300_1:第一TDC电路
120_1、120_2及120_3:阵列数据 300_2:第二TDC电路
触发器(DFF) 310_1、310_2及310_3:延迟组件
400:TDC 320_1、320_2及320_3:触发器
410:加总电路 330:温度计码译码器
600:数字式相位锁相回路 500:TDC
610:TDC 510:精细TDC
620:回路滤波器 520:粗略TDC
630:数字式控制振荡器 530:TDC选择器
640:分频电路 540:缩放组件
550:复用器
具体实施方式
本发明涉及一种时间对数字转换器(TDC)的方法及其装置。以下详细地讨论目前较佳的实施例。然而应被理解的是,本发明提供许多可适用的发明观念,而这些观念能被体现于很宽广多样的特定具体背景中。所讨论的特定具体的实施例仅是说明使用本发明的特定结构,而且不会限制本发明的范围。
在本发明的TDC实施例中,是以多个并联延迟组件作为一时间的量测棒;且时间分辨率由两延迟组件间的一延迟差异量来决定。因为两延迟组件之间的延迟差异量可非常小,所以时间分辨率可以非常高。
高分辨率时间对数字转换器
请参阅图3A,其示出了本发明的TDC300 的实施电路。此TDC300包含:用于接收一参考时钟REF及产生一已延迟参考时钟REF’的一延迟组件310_0;用于接收一共通输入时钟CLK及分别地产生多个已延迟信号(如D(1)~D(N))的多个并联延迟组件(如310_1~310_N);由已延迟时钟REF’所触发(trigger)多个触发器DFF 320_1~320_N),且这些触发器接收已延迟信号(如D(1)~D(N))且分别地产生多个决定信号(如Q(1)~Q(N));以及用于接收前述决定信号(如Q(1)~Q(N))且产生代表输入时钟CLK及参考时钟REF之间的时序差异的一估量值的一数字输出信号TE的一温度计码译码器(thermometer-code decoder)330。延迟组件310_0于输入时钟REF中产生一d0延迟量,延迟组件320_1于输入时钟CLK中产生一d1延迟量,延迟组件320_2于输入时钟CLK中产生一d2延迟量,延迟组件320_3于输入时钟CLK中产生一d3延迟量,以此类推。所有这些延迟量皆不相同(如d0、d1、d2、d3、...)。在一较佳实施例中,所有的延迟量形成一算术序列,如
dn=d0+n·Δ,for n=1,2,3,K
其中,Δ为此算术序列的两连续因子的一公差(common difference)。在最新的CMOS技术中,可以通过使用在两延迟组件之间轻微的不匹配而使得公差Δ很小,例如小至1ps。
如图3B所示,此图根据图3A中使用8个并联延迟组件及8个数据触发器(当N=8)的一TDC300的一实施时序示意图。在此实施例中,藉由对来自所有的数据触发器的前述决定信号进行加总而求得数字输出信号TE;如TE为Q(1)+Q(2)+Q(3)+…+Q(N)。输入时钟CLK及参考时钟REF间的已估量的时序差异为TE·Δ=4Δ,其中Δ为此延迟组件阵列的两连续因子间延迟量的一公差。明显地,藉由使用本发明的电路亦使得所实现的分辨率高于现有甚多。请注意,在本实施例中,用于数字输出信号TE码群为{0,1,2,3,...,N},所以仅当输入时钟CLK早于参考时钟REF,且在输入时钟CLK及参考时钟REF的时序差异包含在O与N·Δ之间时,TDC300可有效地检测用于输入时钟CLK的时序。
在另一实施例中,(未示于图中,但大致上与图3A的TDC300相同的电路),设计者能使用产生自输入时钟CLK的一共通时钟CLK’以对产生自参考时钟REF的多个已延迟时钟进行取样。亦是,设计者大致上使用与图3A中TDC300相同的电路,但将输入时钟CLK及参考时钟REF交换。在另一实施例中,仅当参考时钟REF早于输入时钟CLK,且在参考时钟REF及输入时钟CLK间的时序差异包含在O与N·Δ之间时,TDC可有效地检测用于输入时钟CLK的时序。
在另一实施例中,在数字输出信号TE内产生一N/2偏移量(以N/2此一实施范例,但未限制此偏移量),致使用于数字输出信号TE的码群为{-N/2,-N/2+1,-N/2+2,...,N/2-2,N/2-1,N/2}。此偏移量藉由使数字输出信号TE为TE=-N/2+Q(1)+Q(2)+Q(3)+…+Q(N),且同时改变图3A中延迟组件310_0的延迟量而产生,其中此延迟量从d0至d0+(N/2)·Δ。当使用奇数个并联延迟组件及数据触发器(如N为奇数),在码群并没有存有“0”且±1/2被认为“实际上等于零”(virtually zero)。在另一实施例中,当在输入时钟CLK及参考时钟REF间的时序差异包含在-(N/2)与(N/2)·Δ之间时,TDC可有效地检测用于输入时钟CLK的时序。
而在另一实施例中,设计者选择使用一产生自输入时钟CLK所求得的共通时钟CLK’以对自参考时钟REF所求得多个已延迟时钟进行取样,且同时将一N/2偏移量导入至数字输出信号TE(以N/2此一实施范例,但未限制此偏移量)。依照下列的方式,则可完成此实施例:
(1)、使用与图3A中TDC300相同的电路,但将输入时钟CLK及参考时钟REF交换;
(2)、同时改变图3A中延迟组件310_0的延迟量,其中该延迟量从d0至d0+(N/2)·Δ;以及
(3)、令数字输出信号TE=-N/2+Q(1)+Q(2)+Q(3)+…+Q(N)当在输入时钟CLK及参考时钟REF间的时序差异包含在-(N/2)与(N/2)·Δ之间时,TDC可有效地检测用于输入时钟CLK的时序。
请注意,N/2偏移量仅作为一实施例,且藉由插入一较佳的延迟组件使设计者可自由地选择任一偏移量。然而在实施例中,因为数字锁相回路在稳态时,输入时钟CLK必需追踪参考时钟REF,且用于时序估量信号的码群被集中在零,因此于数字锁相回路使用N/2偏移量为一较佳选择。
于图4的另一实施例,藉由使用两TDC电路使其增加两倍的检测范围。此图4的TDC电路400包含:由图3A的TDC电路300所构建一第一TDC电路300_1,其中此第一TDC电路300_1用于检测一输入时钟CLK及一参考时钟REF之间的时间差异,且产生一第一时序估量信号TE_1;及由图3A的TDC电路300所构建一第二TDC电路300_2,其中此第二TDC电路300_2系用于检测参考时钟REF及输入时钟(将输入时钟CLK参考时钟REF的角色相互置换)之间的时间差异,且用于产生一第二时序估量信号TE_2;及一加总电路410,将第一时序估量信号TE_1减去第二时序估量信号TE_2以产生一最终时序估量信号TE。令用于第一时序估量信号TE_1的码群为{0,1,2,...,N1}及用于第二时序估量信号TE_2的码群为{0,1,2,...,N2}。由TDC300检测在输入时钟CLK与参考时钟REF间的时间差异范围从-N2·Δ至N1·Δ。
延伸范围TDC
图3所示的TDC300的实施例提供一非常细小分辨率。然而,此TDC300可检测的所有时序范围相当地有限。举例来说,若存有8个并联延迟组件且在连续延迟组件的公差为1ps,所检测时序范围为8ps。然而,在许多实施例方面,当于输入时钟CLK与参考时钟REF间的时序差异很小时,一高分辨率是必要的。同时,时序差异很大时,一低分辨率可被接受。以这些范例,设计者可将本发明与一现有TDC结合以扩增检测范围。如图5所示,一TDC500包含一精细(fine)TDC510、一粗略(coarse)TDC520、一TDC选择器530、一缩放组件540以及一复用器550。此精细TDC510接收一输入时钟CLK及一参考时钟REF且为本发明的高分辨率但窄频范围TDC(如图3的TDC300或图4的TDC400)而产生一第一时序估量信号TE1。此粗略TDC520接收输入时钟CLK及参考时钟REF且为一低分辨率但宽带范围TDC(如图1的TDC100)而产生一第二时序估量信号TE2。TDC选择器530接收第一时序估量信号TE1及第二时序估量信号TE2且相应地决定何者时序估量信号被使用。缩放组件540根据一因子d/Δ对来自粗略TDC520的第二时序估量信号TE2进行缩放而产生一已缩放时序估量信号TE’,其中该d为粗略TDC520的分辨率及Δ为精细TDC510的分辨率。复用器550根据来自TDC选择器530的一控制信号560而在第一时序估量信号TE1及第二时序估量信号TE2间进行选择以产生最终时序估量信号TE。第一时序估量信号TE1较佳地为偏移量(当精细TDC510以图3的TDC300来实现时,此偏移量通过调整延迟组件310_0的延迟量)以使用于第一时序估量信号TE1的群码被集中在零,且当输入时钟CLK被参考时钟REF定位时,第一时序估量信号TE1为零或实质上为零。第二时序估量信号TE2较佳地也为偏移量(举例来说,如前所述,当粗略TDC520以图1的TDC100来实现时,在参考时钟REF与触发器间插入多个延迟组件)以使当输入时钟CLK被参考时钟REF定位时,则第二时序估量信号TE2为零或实质上为零。在一较佳实施例中,精细TDC510的检测范围等同于或比得上的粗略TDC520的分辨率。
在第一实施例中,除非第一时序估量信号TE1达到一高点(ceiling)或一低点(floor),则精细TDC510所产生的第一时序估量信号TE1经复用器550选出以输出最终输出信号TE。举例来说,若8个并联延迟组件被使用在TDC510内时,且第一时序估量信号TE1的范围包含在-4及4之间,且对于第一时序估量信号TE1以4为高点及-4为低点。而当第一时序估量信号TE1达到高点或低点的一此精细TDC510处于“饱合”状态时,则该粗略TDC520被使用以延伸检测范围。在一第二实施例中,除非第二时序估量信号TE2为零或实质上为零(当没有真零存在用于第二时序估量信号TE2的码群),自粗略TDC 520的第二时序估量信号TE2则被使用。当第二时序估量信号TE2为零或实质上为零,在输入时钟CLK与参考时钟REF之间的时间差异则对于粗略TDC520太小以致于可有效地消除,所以必需使用精细TDC510。
在另一实施例中并未显示于图内,但已为本领域的技术人员所知悉,为使用一d/Δ因子对第一时序估量信号TE1(取代第二时序估量信号TE2)进行缩放以产生一另一已缩放时序估量信号TE1’且在已缩放时序估量信号TE1’及第二时序估量信号TE2进行选择以产生一最终输出信号TE。
以图1的TDC100所建构的粗略TDC520仅为一实施例,亦可使用任一可提供在输入时钟CLK与参考时钟REF之间时间差异的一粗略数字代表值的TDC。只要当输入时钟CLK被参考时钟REF对齐(align)时,该粗略TDC520的数字输信号TE2为较佳的偏移量以致于该数字输信号TE2的码群被集中接近零及数字输信号TE2的为零(或实质上为零,当没有真”0”码)的粗略TDC皆可被使用。
数字式相位锁相回路
本发明亦可适用于一数字式相位锁相回路应用。于图6揭示一数字式相位锁相回路600的方块图。此数字式相位锁相回路600接收一参考时钟REF且产生一输出信号OUT,此数字式相位锁相回路包含:用于接收该参考时钟REF及一回授时钟CLK且产生一时序估量信号TE的一TDC610;用于接收该时序估量信号TE及产生一频率控制信号FC的一回路滤波器(loop filter,LF)620;用以接收该频率控制信号及产生该输出时钟OUT的一数字控制振荡器(digitally controlled oscillator)630;用于接收该输出时钟OUT及产生该回授时钟CLK的一分频电路(分频的倍率为可编程的)640(此组件并非是必要组件,其可省略)。此TDC610如使用图5的电路500而被实现,此TDC610检测在参考时钟REF与回授时钟CLK间的一时序差异且产生时序估量信号TE以表示此时序差异。当此时序差异为小时,此检测范围涵盖此时序差异的一较宽范围且具有一高分辨率。此回路滤波器620为一数字式滤波器,其包含至少一触发器(Flip-Flop)及一将时序估量信号TE转换为该频率控制信号FC的一加总电路。数字控制振荡器630产生该回授时钟CLK,其频率是由频率控制信号FC所决定。并非必须的分频电路640藉由使用一N因子对该输出时钟CLK进行分频以产生该回授时钟CLK。此回路滤波器620、数字控制振荡器630及分频电路640的实施例已为现有的技术,在此不在赘述。
通过本文可知,一数据触发器(DFF)为一于第二时钟的一边缘上对第一时钟进行取样的实施电路。请注意,数据触发器只是为“取样’电路的实施范例之一。对于本领域技术人员,使用另一取样电路如一锁存(latch)电路亦在本发明的保护范围内。
通过本文可知,一延迟组件用于在一输入时钟内产生一已延迟时钟。对于本领域技术人员,在不脱离本发明的原理下,任一可于一时钟内产生延迟的电路皆可使用。举例来说,在没有使用一明确延迟组件下,设计者可使用一电线(wire)以延迟一时钟。
虽然本发明已以较佳实施例披露如上,然其并非用以限定本发明,对于本领域技术人员在不脱离本发明的精神和范围的前途下可作各种的更动与润饰,因此本发明的保护范围以本发明的权利要求为准。
Claims (30)
1.一种时间对数字转换器,包含:
多个并联电路,根据一第一时钟而产生一第一群延迟时钟,其中该第一群延迟时钟具有不同的时序;
多个取样电路,根据一第二时钟及该第一群延迟时钟而产生一第一群决定信号;以及
一第一电路,根据该第一群决定信号而产生一第一时序估量信号。
2.如权利要求1所述的转换器,其中该第一群延迟时钟具有不同的延迟量。
3.如权利要求2所述的时间对数字转换器,其中该第一群延迟时钟的时序形成一序列,该序列近似为一算术序列。
4.如权利要求1所述的时间对数字转换器,其中该第一电路为一温度计码译码器。
5.如权利要求1所述的时间对数字转换器,其中该第一时序估量信号与该第一群决定信号的总和相对应。
6.如权利要求1所述的时间对数字转换器,其中该第一时序估量信号为该第一群决定信号的总和加上一固定偏移量。
7.如权利要求1所述的时间对数字转换器,位于一数字时钟产生器内,该数字时钟产生器还包括有:
一回路滤波器,用以接收该数字输出信号以产生一频率控制信号;以及
一数字控制振荡器,用以接收该频率控制信号以及产生一输出时钟。
8.如权利要求7所述的时间对数字转换器,其中使用该多个并联电路以延迟该第一时钟而得到该第一群延迟时钟,及于依据一第三时钟对该第一群延迟时钟进行取样以得到该第一群决定信号,其中该第三时钟与该第二时钟相对应。
9.如权利要求7所述的时间对数字转换器,其中该数字时钟产生器还包含:一第二时间对数字转换器,该第二时间对数字转换器用于接收该第一时钟及该第二时钟且产生代表在该第一时钟与该第二时钟间一时序差异的一第二时序估量信号。
10.如权利要求9所述的时间对数字转换器,其中该数字时钟产生器包含一复用器,用以选出该第一时序估量信号及该第二时序估量信号的其一以用作该回路滤波器的输入。
11.如权利要求10所述的时间对数字转换器,其中所述的时钟产生器,除非该第一时序估量信号为饱和状态,否则该第一时序估量信号被选出。
12.如权利要求10所述的时间对数字转换器,其中所述的时钟产生器,除非该第二时序估量信号接近零,否则该第二时序估量信号被选出。
13.一种时间对数字转换方法,包含:
接收一第一时钟;
藉由使用多个并联电路以自该第一时钟产生一第一群延迟时钟,其中,该第一群延迟时钟具有不同的时序;
根据一第二时钟对该第一群延迟时钟进行取样以产生一第一群决定信号;以及
依据该第一群决定信号以输出一第一时序估量信号。
14.如权利要求13所述的方法,其中该第一群延迟时钟具有不同的延迟量。
15.如权利要求13所述的方法,其中该第一群延迟时钟的时序形成一序列,该序列近似于一算术序列。
16.如权利要求13所述的方法,其中输出该第一时序估量信号的步骤还包含:使用一温度计译码器。
17.如权利要求13所述的方法,其中输出该第一时序估量信号的步骤还包含:对该多个决定信号进行加总。
18.如权利要求13所述的方法,还包含:
自该第一时钟产生一第二群延迟时钟,其中该第二群延迟时钟的延迟时间与该第一群延迟时钟的延迟时间不同;
根据一第三时钟对该第二群延迟时钟进行取样以产生一第二群决定信号;
依据该第二群决定信号以输出一第二时序估量信号;以及
根据该第一时序估量信号及该第二时序估量信号以产生一最终时序估量信号。
19.如权利要求18所述的方法,其中该第二延迟群延迟时钟的时序形成一第二序列,该第二序列近似于一算术序列。
20.如权利要求18所述的方法,其中输出该第二时序估量信号的步骤还包含使用一第二温度计码译码器。
21.如权利要求18所述的方法,其中产生该最终时序估量信号的步骤还包含:检测用于该第一时序估量信号的一饱和状态。
22.如权利要求21所述的方法,其中产生该最终时序估量信号的步骤还包含:除非该饱和状态被检测,否则将该第一时序估量信号选择作为该最终时序估量信号。
23.如权利要求18所述的方法,其中产生该最终时序估量信号的步骤还包含:检测用于该第二时序估量信号的一零状态。
24.如权利要求23所述的方法,其中产生该最终时序估量信号还包含:除非该零状态被检测,否则将该第二时序估量信号选择作为该最终时序估量信号。
25.一种执行时序检测方法,包含:
使用多个并联电路以自一第一时钟中产生多个导出时钟,其中该多个导出时钟具有不同的延迟量;
于该多个导出时钟及一第二时钟间决定多个相应时序关系;以及
根据该多个时序关系决定于该第一时钟及该第二时钟间的一时序差异。
26.如权利要求25所述的时钟产生器,其中该多个导出时钟具有不同的时序。
27.如权利要求25所述的时钟产生器,其中该多个导出时钟的该多个时序形成一序列,该序列近似于一算术序列。
28.如权利要求25所述的时钟产生器,其中使用该第二时序对该多个导出时钟进行取样以求得所述相应时序关系。
29.如权利要求25所述的时钟产生器,其中决定的步骤包含使用一译码器以将所述相应时序关系转换为该时序差异。
30.如权利要求25所述的时钟产生器,其中该时序检测的分辨率少于20ps。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/420,480 US7629915B2 (en) | 2006-05-26 | 2006-05-26 | High resolution time-to-digital converter and method thereof |
US11/420,480 | 2006-05-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101136632A true CN101136632A (zh) | 2008-03-05 |
CN101136632B CN101136632B (zh) | 2010-08-04 |
Family
ID=38749031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101042942A Active CN101136632B (zh) | 2006-05-26 | 2007-05-25 | 时间对数字转换器及其方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7629915B2 (zh) |
CN (1) | CN101136632B (zh) |
DE (1) | DE102007024403B4 (zh) |
TW (1) | TWI343714B (zh) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102571095A (zh) * | 2010-10-29 | 2012-07-11 | 株式会社东芝 | 时间数字转换器、时间数字转换方法以及γ射线检测系统 |
CN101599763B (zh) * | 2008-06-05 | 2012-08-29 | 瑞昱半导体股份有限公司 | 时间误差检测装置与其方法 |
CN103297039A (zh) * | 2012-02-27 | 2013-09-11 | 瑞昱半导体股份有限公司 | 数字锁相回路装置及其方法 |
CN103444084A (zh) * | 2011-12-21 | 2013-12-11 | 英特尔移动通信有限责任公司 | 具有高分辨率相位对准的dtc系统 |
CN103532548A (zh) * | 2012-07-04 | 2014-01-22 | 三星电机株式会社 | 模拟-数字信号转换方法及其装置 |
CN103532559A (zh) * | 2013-10-22 | 2014-01-22 | 天津大学 | 循环时间数字转换器 |
CN103580682A (zh) * | 2012-07-27 | 2014-02-12 | 达斯特网络公司 | 耐相位噪声的采样 |
CN105867102A (zh) * | 2009-03-30 | 2016-08-17 | 高通股份有限公司 | 具有改进的分辨率的时间-数字转换器(tdc) |
CN107505058A (zh) * | 2017-07-12 | 2017-12-22 | 电子科技大学 | 时域下数字化温度传感器 |
CN107577139A (zh) * | 2017-09-25 | 2018-01-12 | 深圳锐越微技术有限公司 | 时间‑数字转换装置及方法 |
CN109143833A (zh) * | 2018-08-31 | 2019-01-04 | 西安电子科技大学 | 一种应用于高分辨率时间数字转换器的小数部分测量电路 |
CN113472353A (zh) * | 2020-03-30 | 2021-10-01 | 意法半导体(R&D)有限公司 | 时间-数字转换器 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200727590A (en) * | 2006-01-04 | 2007-07-16 | Via Tech Inc | Test apparatus of clock signal |
KR100852180B1 (ko) * | 2006-11-24 | 2008-08-13 | 삼성전자주식회사 | 타임투디지털컨버터 |
US8193866B2 (en) * | 2007-10-16 | 2012-06-05 | Mediatek Inc. | All-digital phase-locked loop |
US8433025B2 (en) * | 2008-01-04 | 2013-04-30 | Qualcomm Incorporated | Digital phase-locked loop with gated time-to-digital converter |
US7808418B2 (en) * | 2008-03-03 | 2010-10-05 | Qualcomm Incorporated | High-speed time-to-digital converter |
JP4443616B2 (ja) * | 2008-03-07 | 2010-03-31 | 株式会社半導体理工学研究センター | 時間デジタル変換回路 |
TWI404392B (zh) * | 2008-06-25 | 2013-08-01 | Realtek Semiconductor Corp | 多通道全雙工收發器之時序控制裝置與相關方法 |
ITMI20090077A1 (it) | 2009-01-23 | 2010-07-24 | Milano Politecnico | Convertitore tempo-digitale e sistema elettronico impiegante il convertitore |
DE102009047860B3 (de) * | 2009-09-30 | 2011-04-28 | Infineon Technologies Ag | Schaltungsanordnung, Analog-Digital-Wandler und Verfahren zum Wandeln von Zeitintervallen |
TWI441501B (zh) | 2009-12-04 | 2014-06-11 | Novatek Microelectronics Corp | 時間誤差偵測判斷鎖定裝置及方法 |
US7932847B1 (en) * | 2009-12-04 | 2011-04-26 | Realtek Semiconductor Corp. | Hybrid coarse-fine time-to-digital converter |
US9354332B2 (en) * | 2011-04-05 | 2016-05-31 | Koninklijke Philips N.V. | Detector array with time-to-digital conversion having improved temporal accuracy |
US8547267B2 (en) | 2011-11-30 | 2013-10-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Idle tone suppression circuit |
JP5977634B2 (ja) * | 2012-09-24 | 2016-08-24 | オリンパス株式会社 | データ処理回路および固体撮像装置 |
KR20140112656A (ko) * | 2013-03-13 | 2014-09-24 | 한국전자통신연구원 | 디지털 위상 고정 루프 |
EP3004994B1 (en) * | 2013-05-31 | 2017-08-30 | Cserey, György, Gábor | Device and method for determining timing of a measured signal |
JP6214993B2 (ja) * | 2013-10-11 | 2017-10-18 | 株式会社キーエンス | 光電センサ |
US9223295B2 (en) | 2014-04-18 | 2015-12-29 | International Business Machines Corporation | Time-to-digital converter |
EP3327461B1 (en) * | 2016-11-23 | 2020-11-04 | NXP USA, Inc. | Digital synthesizer, radar device and method therefor |
EP3340468B1 (en) * | 2016-12-22 | 2023-12-06 | NXP USA, Inc. | Tdc, digital synthesizer, communication unit and method therefor |
WO2018158614A1 (en) * | 2017-03-02 | 2018-09-07 | Intel IP Corporation | Time-to-digital converter, digital phase-locked loop, method for operating a time-to-digital converter, and method for a digital phase-locked loop |
US10067478B1 (en) * | 2017-12-11 | 2018-09-04 | Silicon Laboratories Inc. | Use of a recirculating delay line with a time-to-digital converter |
EP4026246A1 (en) * | 2019-09-10 | 2022-07-13 | Huawei Technologies Co., Ltd. | Time difference determining device |
US10819355B1 (en) | 2019-09-24 | 2020-10-27 | Nxp Usa, Inc. | Phase to digital converter |
JP7375420B2 (ja) * | 2019-09-27 | 2023-11-08 | セイコーエプソン株式会社 | 回路装置、物理量測定装置、電子機器及び移動体 |
US11923856B2 (en) * | 2022-04-05 | 2024-03-05 | Xilinx, Inc. | Low-latency time-to-digital converter with reduced quantization step |
US20230384738A1 (en) * | 2022-05-31 | 2023-11-30 | Microsoft Technology Licensing, Llc | Time to digital converter (tdc) circuit with self-adaptive time granularity and related methods |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4611194A (en) * | 1985-08-16 | 1986-09-09 | The United States Of America As Represented By The Secretary Of The Army | Analog-to-digital converter |
US6269451B1 (en) * | 1998-02-27 | 2001-07-31 | Micron Technology, Inc. | Method and apparatus for adjusting data timing by delaying clock signal |
US6501706B1 (en) | 2000-08-22 | 2002-12-31 | Burnell G. West | Time-to-digital converter |
US6426714B1 (en) * | 2001-06-26 | 2002-07-30 | Nokia Corporation | Multi-level quantizer with current mode DEM switch matrices and separate DEM decision logic for a multibit sigma delta modulator |
US6653962B2 (en) * | 2001-10-19 | 2003-11-25 | Deepnarayan Gupta | Superconducting dual function digitizer |
US6868047B2 (en) | 2001-12-12 | 2005-03-15 | Teradyne, Inc. | Compact ATE with time stamp system |
US7205924B2 (en) | 2004-11-18 | 2007-04-17 | Texas Instruments Incorporated | Circuit for high-resolution phase detection in a digital RF processor |
KR100845133B1 (ko) * | 2006-11-15 | 2008-07-10 | 삼성전자주식회사 | 고해상도 타임투디지털컨버터 |
-
2006
- 2006-05-26 US US11/420,480 patent/US7629915B2/en active Active
-
2007
- 2007-05-24 TW TW096118624A patent/TWI343714B/zh active
- 2007-05-25 CN CN2007101042942A patent/CN101136632B/zh active Active
- 2007-05-25 DE DE102007024403.9A patent/DE102007024403B4/de active Active
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101599763B (zh) * | 2008-06-05 | 2012-08-29 | 瑞昱半导体股份有限公司 | 时间误差检测装置与其方法 |
CN105867102A (zh) * | 2009-03-30 | 2016-08-17 | 高通股份有限公司 | 具有改进的分辨率的时间-数字转换器(tdc) |
CN105867102B (zh) * | 2009-03-30 | 2018-10-30 | 高通股份有限公司 | 具有改进的分辨率的时间-数字转换器(tdc) |
CN102571095A (zh) * | 2010-10-29 | 2012-07-11 | 株式会社东芝 | 时间数字转换器、时间数字转换方法以及γ射线检测系统 |
CN103444084B (zh) * | 2011-12-21 | 2018-05-08 | 英特尔德国有限责任公司 | 具有高分辨率相位对准的dtc系统 |
CN103444084A (zh) * | 2011-12-21 | 2013-12-11 | 英特尔移动通信有限责任公司 | 具有高分辨率相位对准的dtc系统 |
CN103297039A (zh) * | 2012-02-27 | 2013-09-11 | 瑞昱半导体股份有限公司 | 数字锁相回路装置及其方法 |
CN103532548A (zh) * | 2012-07-04 | 2014-01-22 | 三星电机株式会社 | 模拟-数字信号转换方法及其装置 |
CN103580682B (zh) * | 2012-07-27 | 2018-01-26 | 凌力尔特公司 | 耐相位噪声的采样 |
CN103580682A (zh) * | 2012-07-27 | 2014-02-12 | 达斯特网络公司 | 耐相位噪声的采样 |
CN103532559A (zh) * | 2013-10-22 | 2014-01-22 | 天津大学 | 循环时间数字转换器 |
CN103532559B (zh) * | 2013-10-22 | 2016-05-04 | 天津大学 | 循环时间数字转换器 |
CN107505058A (zh) * | 2017-07-12 | 2017-12-22 | 电子科技大学 | 时域下数字化温度传感器 |
CN107577139A (zh) * | 2017-09-25 | 2018-01-12 | 深圳锐越微技术有限公司 | 时间‑数字转换装置及方法 |
WO2019057017A1 (zh) * | 2017-09-25 | 2019-03-28 | 深圳锐越微技术有限公司 | 时间-数字转换装置及方法 |
CN107577139B (zh) * | 2017-09-25 | 2019-05-21 | 深圳锐越微技术有限公司 | 时间-数字转换装置及方法 |
CN109143833A (zh) * | 2018-08-31 | 2019-01-04 | 西安电子科技大学 | 一种应用于高分辨率时间数字转换器的小数部分测量电路 |
CN109143833B (zh) * | 2018-08-31 | 2019-10-29 | 西安电子科技大学 | 一种应用于高分辨率时间数字转换器的小数部分测量电路 |
CN113472353A (zh) * | 2020-03-30 | 2021-10-01 | 意法半导体(R&D)有限公司 | 时间-数字转换器 |
Also Published As
Publication number | Publication date |
---|---|
US20070273569A1 (en) | 2007-11-29 |
DE102007024403B4 (de) | 2018-03-22 |
CN101136632B (zh) | 2010-08-04 |
TW200820631A (en) | 2008-05-01 |
DE102007024403A1 (de) | 2008-02-21 |
TWI343714B (en) | 2011-06-11 |
US7629915B2 (en) | 2009-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101136632B (zh) | 时间对数字转换器及其方法 | |
US8174293B2 (en) | Time to digital converter | |
WO2017150241A1 (ja) | 位相同期回路及びその制御方法 | |
CN107643674B (zh) | 一种基于FPGA进位链的Vernier型TDC电路 | |
US7629916B2 (en) | Multiple output time-to-digital converter | |
US7583117B2 (en) | Delay lock clock synthesizer and method thereof | |
US7773713B2 (en) | Clock data recovery systems and methods for direct digital synthesizers | |
TWI392237B (zh) | 時間誤差偵測裝置與其方法 | |
US10454483B2 (en) | Open loop oscillator time-to-digital conversion | |
CN103840830B (zh) | 时间数字转换器及数字锁相环 | |
US20090225631A1 (en) | Time-to-digital converter | |
US20070296508A1 (en) | Auto-adjusting high accuracy oscillator | |
US10693481B2 (en) | Time-to-digital converter and digital phase locked loop | |
CN101509943B (zh) | 一种相位检测的方法及装置 | |
US10496041B2 (en) | Time-to-digital converter circuit | |
WO2014041924A1 (ja) | クロック生成装置およびクロックデータ復元装置 | |
CN104935345B (zh) | 时间数字转换器系统和方法 | |
CN111433686A (zh) | 时数转换器 | |
CN103312315B (zh) | 一种计数器同步电路输出端毛刺的消除方法和电路 | |
JP4322947B2 (ja) | Pll回路およびその設計方法 | |
CN110518907B (zh) | 信号生成电路及其方法、数字时间转换电路及其方法 | |
US6950375B2 (en) | Multi-phase clock time stamping | |
KR100742142B1 (ko) | 듀얼에지 m/n:d 카운터 | |
Perišić et al. | Time Recursive Frequency Locked Loop for the tracking applications | |
US5694066A (en) | Low-jitter, non-slip clock generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |