CN101142657B - 形成多个电容器的方法 - Google Patents

形成多个电容器的方法 Download PDF

Info

Publication number
CN101142657B
CN101142657B CN2006800086063A CN200680008606A CN101142657B CN 101142657 B CN101142657 B CN 101142657B CN 2006800086063 A CN2006800086063 A CN 2006800086063A CN 200680008606 A CN200680008606 A CN 200680008606A CN 101142657 B CN101142657 B CN 101142657B
Authority
CN
China
Prior art keywords
capacitors
electrode
etching
maintenance structure
piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800086063A
Other languages
English (en)
Other versions
CN101142657A (zh
Inventor
古尔特杰·S·桑胡
马克·D·杜尔詹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101142657A publication Critical patent/CN101142657A/zh
Application granted granted Critical
Publication of CN101142657B publication Critical patent/CN101142657B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Abstract

本发明包含形成多个电容器的方法。在一个实施方案中，形成多个电容器的方法包含在衬底上的电容器阵列区域内提供多个电容器电极。所述电容器电极包括外部横向侧壁。所述多个电容器电极至少部分由保持结构(40)支撑，所述保持结构(40)与所述外部横向侧壁啮合。所述保持结构(40)至少部分通过以下方式形成：对所述电容器阵列区域内任何位置处未进行掩盖的材料层(36)进行蚀刻以形成所述保持结构。将所述多个电容器电极并入多个电容器中。

Description

形成多个电容器的方法
技术领域
本发明涉及形成多个电容器的方法。
背景技术
电容器是在制造集成电路的过程中(例如在DRAM电路中)常用的一种类型的组件。典型的电容器包含由不导电的介电区域隔开的两个导电电极。随着集成电路密度增大，存在着在典型的减小的电容器区域中仍需维持足够高的存储电容的持续挑战。集成电路的密度的增加通常导致电容器的水平尺寸与垂直尺寸相比有较大减小。在许多实例中，电容器的垂直尺寸增加。
形成电容器的一种方式是初始形成绝缘材料，电容器存储节点电极形成在所述绝缘材料内。举例来说，通常在此种绝缘电容器电极形成材料中制造各个电容器的电容器电极开口阵列，其中典型的绝缘电极形成材料是用磷或硼中的一者或两者掺杂的二氧化硅。电容器电极开口通常通过蚀刻形成。然而，可难以在绝缘材料内蚀刻电容器电极开口，尤其在开口较深的情况下。
进一步且无论如何，通常需要在已经在开口内形成各个电容器电极之后蚀刻掉大部分(如果不是全部的话)电容器电极形成材料。这使得电极的外部侧壁表面能够为正在形成的电容器提供增加的面积且因此提供增加的电容。然而，在较深开口中形成的电容器电极通常相应地远远高于其宽度。这可导致电容器电极在用蚀刻来暴露外部侧壁表面期间、运送衬底期间和/或沉积电容器介电层或外部电容器电极层期间倒塌。我们的第6,667,502号美国专利教示了提供旨在减轻此种倒塌的支架或保持结构。
虽然本发明的动机在于解决以上指出的问题，但其绝不局限于此。本发明只按照字面措辞且根据均等物原则受到随附权利要求书的限制，且不对说明书进行解释性的或其它限制性的参考。
发明内容
本发明包含形成多个电容器的方法。在一个实施方案中，形成多个电容器的方法包含在衬底上的电容器区域内提供多个电容器电极。电容器电极包括外部横向侧壁。所述多个电容器电极至少部分由保持结构支撑，所述保持结构与外部横向侧壁啮合。所述保 持结构至少部分通过以下方式形成：对未在所述电容器阵列区域内的任何位置进行掩盖的材料层进行蚀刻以形成所述保持结构。将所述多个电容器电极并入多个电容器中。
在一个实施方案中，形成多个电容器的方法包含在电容器电极形成材料上形成不同组分的第一、第二和第三材料。在电容器电极形成材料上的某一共同高度处至少部分接纳所述第一、第二和第三材料。第二材料包括各向异性蚀刻的保持结构。大体上选择性地相对于第二和第三材料来蚀刻第一材料，接下来大体上选择性地相对于第二和第三材料蚀刻电容器电极形成材料，以有效地形成多个电容器电极开口。在各个电容器电极开口内形成各个电容器电极。大体上选择性地相对于第二材料且大体上选择性地相对于电容器电极蚀刻第三材料，以有效地暴露所述正被蚀刻的第三材料下方的电容器电极形成材料。在此之后，大体上选择性地相对于第二材料且大体上选择性地相对于电容器电极蚀刻电容器电极形成材料，以有效地暴露电容器电极的外部横向侧壁并至少留下支撑电容器电极的一部分保持结构。将多个电容器电极并入到多个电容器中。
还涵盖其它方面和实施方案。
附图说明
下文参看以下附图描述本发明的优选实施例。
下文参看以下附图描述本发明的优选实施例。
图1是根据本发明的一方面的正在处理的半导体晶片片段的片断图解部分。
图2是图1所描绘的半导体晶片片段的替代实施例。
图3是图1的左部在图1的步骤之后的处理步骤中的俯视图。
图4是图3的视图，图4的左部是穿过图3中的线4-4截取的。
图5是图3的衬底的视图，图5的左部是穿过图3中的线5-5截取的。
图6是图4的衬底在图4所示的步骤之后的处理步骤中的视图。
图7是图5的衬底在图5所示的步骤之后且在顺序上对应于图6的步骤的处理步骤中的视图。
图8是图3的衬底在图3的步骤之后且在图6和7的步骤之后的处理步骤中的俯视图。
图9是图7的衬底在图7所示的步骤之后且在顺序上对应于图8的步骤的处理步骤中的视图，其中图9的左部是穿过图8中的线9-9截取的。
图10是图6的衬底在图6所示的步骤之后且在顺序上对应于图8的步骤的处理步骤中的视图，其中图10的左部是穿过图8中的线10-10截取的。
图11是图8的衬底在图8的步骤之后的处理步骤中的俯视图。
图12是图9的衬底在图9所示的步骤之后且在顺序上对应于图11的步骤的处理步骤中的视图，其中图12的左部是穿过图11中的线12-12截取的。
图13是图10的衬底在图10所示的步骤之后且在顺序上对应于图11的步骤的处理步骤中的视图，其中图13的左部是穿过图11中的线13-13截取的。
图14是图13的衬底在图13所示的步骤之后的处理步骤中的视图。
图15是图12的衬底在图12所示的步骤之后且在顺序上对应于图14的步骤的处理步骤中的视图。
图16是图11的衬底在图11的步骤之后且在顺序上对应于图14和15的步骤的处理步骤中的俯视图。
图17是图14的衬底在图14所示的步骤之后且在顺序上对应于图16的步骤的处理步骤中的视图，其中图17的左部是穿过图16中的线17-17截取的。
图18是图15的衬底在图15所示的步骤之后且在顺序上对应于图16的步骤的处理步骤中的视图，其中图18的左部是穿过图16中的线18-18截取的。
图19是图16的衬底在图16的步骤之后的处理步骤中的俯视图。
图20是图18的衬底在图18所示的步骤之后且在顺序上对应于图19的步骤的处理步骤中的视图，其中图20的左部是穿过图19中的线20-20截取的。
图21是图17的衬底在图17所示的步骤之后且在图19和20所示的步骤之后的处理步骤中的视图。
图22是图20的衬底在部20所示的步骤之后且在顺序上对应于图21的步骤的处理步骤中的视图。
图23是图21的衬底的左部在图21所示的步骤之后的处理步骤中的视图。
图24是图22的衬底的左部在图22所示的步骤之后且在顺序上对应于图23的步骤的处理步骤中的视图。
图25是替代实施例的俯视图。
具体实施方式
本发明的本揭示内容是为促进美国专利法的“为促进科学和实用技术的进步”(第1章第8节)的立宪目的而提交的。
参看图1，大体上参考标号10来指示根据本发明的一方面的正被处理的半导体衬底。这包括在一个示范性实施例中包括半导体衬底的衬底，其包含例如大块单晶硅或其它材 料。在本文档的情形中，术语“半导体衬底”或“半导电衬底”定义为意味着任何包括半导电材料的构造，所述材料包含(但不限于)大块半导电材料，例如半导电晶片(单独一个或者包括上面的其它材料的组合件)以及半导电材料层(单独一个或者包括其它材料的组合件)。术语“衬底”是指任何支撑结构，包含(但不限于)上述半导电衬底。进而在本文档的情形中，术语“层”既包括单数形式也包括复数形式，除非另有指示。
在形成电容器阵列(例如可在DRAM或其它存储器电路构造中利用的电容器阵列)的优选实施例方法中继续进行论述。可将衬底片段10视为包括区域14和区域16。在仅有的一个实施方案中，一个优选实施例的区域14包括电容器阵列区域，且区域16包括在电容器阵列区域14周边的电路区域。进而仅举例来说，将衬底片段10描绘为包括绝缘层18，其中形成有多个导电接触插头19和21，以用于相对于多个电容器的电容器电极进行电连接，通过接下来的论述将容易理解。绝缘材料18将覆盖其它衬底材料(未图示)，例如大块的单晶硅、绝缘体上半导体电路或其它现有或有待研制的衬底材料。示范性优选绝缘材料18包含用磷与硼中的至少一者掺杂的二氧化硅，例如硼磷硅酸盐玻璃(BPSG)。导电插头19和21将包括一种或一种以上导电材料，其可能包含(例如)导电掺杂的半导电材料。衬底18/19/21只是示范性的，且不论现有的还是有待研制的任何可构想出的衬底都是可能的。
已经在衬底18/19/21上形成第一材料20。示范性优选材料是BPSG，示范性优选厚度范围在1,000埃到20,000埃。根据以下论述将容易理解将在材料20内形成电容器电极，且因此可将材料20视为电容器电极形成材料。第一材料20可为电绝缘的、导电的或半导电的，其中电绝缘最为优选。电容器电极形成材料20可如图1描绘般包括单个同质层，可为非同质的(例如，两个或两个以上具有不同掺杂水平的BPSG层)，且进而仅举例来说可包括多个离散层。举例来说，且仅以举例方式来说，图2描绘替代实施例的衬底片段10a。在适当处利用所描述的第一实施例中的相同标号，并用后缀“a”或用不同的标号来指示差别。图2将电容器电极形成材料/第一材料20a描绘为包括至少两个层22和24。仅以举例方式来说，层22可包括蚀刻停止层(例如，氮化硅、氧化铝等)，其中层24包括BPSG。
参看图3-5，已经在第一材料20上形成多个隔开的掩盖块25、26、27、28、29、30、31、32和33。其界定各自的电容器电极开口轮廓25b、26b、27b、28b、29b、30b、31b、32b和33b。仅举例来说，形成具有其相应轮廓的所描绘的掩盖块的一种优选方式是通过光刻图案化和蚀刻来进行。掩盖块25-33可具有与第一材料的组分相同的或不同的组分， 其中不同组分更优选。在(例如)其是由相同组分形成的情况下，相对于下方的材料20形成掩盖块28的一种示范性方式是通过对掩模中形成的开口(例如，通过形成在光掩模中的开口)对第一材料进行定时蚀刻而进行的。进而仅举例来说，蚀刻停止层可为接纳到的中间掩盖块25-33和下方的第一材料。举例来说，且仅举例来说，参照图2的实施例，可提供层22以构成由蚀刻停止层提供的中间掩盖块25-33和下方的第一材料(未图示)。掩盖块25-33的描绘的示范性阵列图案只是示范性的，其中实质上还涵盖其它任何现有的或有待研制的阵列图案。在所描绘的示范性实施例中，且仅举例来说，一行中的直接相邻的掩盖块之间(即，掩盖块28的右边缘与掩盖块29的左边缘之间)的示范性间距是500埃。一列中的直接相邻的掩盖块之间(即，图3中的掩盖块26的下边缘与掩盖块29的上边缘之间)的示范性间距是500埃。对角线上相邻的掩盖块之间(即，块31与29之间)的示范性类似对角间距是750埃。
参看图6和7，已经在掩盖块25-33上以及在掩盖块25-33之间接纳的第一材料上沉积第二材料层36。在一个方面中，第二材料36具有与掩盖块25-33的组分不同的组分。仅举例来说，在材料20是BPSG且掩盖块25-33是BPSG或未掺杂的二氧化硅的情况下，层36的示范性优选材料包含氮化硅、氧化铝和氧化铪。当然，可针对材料36利用其它绝缘的以及甚至导电和半导电的材料。示范性半导电材料包括多晶硅。示范性导电材料包含氮化钛、氮化钽和钨。层36的示范性沉积厚度为250埃到300埃。
参看图8-10，第二材料层36已经各向异性蚀刻以有效地暴露掩盖块25-33并抵着描绘的掩盖块25-33的侧壁形成互连的保持结构40。此外，在所描绘的示范性实施例中，互连的保持结构40暴露出在所描绘的掩盖块之间接纳的一些第一材料20。仅举例来说，所述暴露出的第一材料20位于对角线上相邻的掩盖块之间，当然还涵盖其它位置的开口，且这可能取决于掩盖块的阵列图案化。进而在所描绘的优选实施例中，保持结构40直接接触所描绘的掩盖块的侧壁。在所描绘的且最优选的实施例中，至少部分通过材料36的蚀刻层形成保持结构40，其中未在电容器阵列区域14内的任何位置将其掩盖以形成此保持结构40。进而在一个示范性优选实施例中，结构40可以没有任何材料层36在衬底上的任何位置被掩盖以形成此保持结构的方式形成。举例来说，且仅举例来说，图9和10描绘在周边电路区域16内未发生任何掩盖，以便从中移除全部材料36。当然作为替代方案，材料层36可在各向异性蚀刻(未图示)期间随着/当延伸以在周边区域16上被接纳时，在此周边区域中至少部分被掩盖，以便在此蚀刻之后保留其中的至少一部分。
参看图11-13，已用第三材料44来掩盖在掩盖块25-33之间接纳的暴露出的第一材料20。在一个方面中，第三材料44具有与第一材料20的组分、掩盖块25-33的组分以及第二材料36的组分不同的组分。在材料20为BPSG的情况下，在掩盖块25-33包括掺杂或未掺杂二氧化硅的情况下以及在材料层36包括氮化硅的情况下，示范性材料44是多晶硅。
无论如何，用于形成图11-13的构造的一种示范性优选技术是通过沉积材料44接着对其进行化学机械研磨以有效地暴露掩盖块25-33。图12和13描绘在周边电路区域16内保留有一些残余材料44，当然可替代地在此优选处理点处从周边区域16内彻底移除材料44。进而在一个示范性实施方案中，材料25-33、材料36和44中的至少一者包括无定形碳，且在另一实施方案中包括多晶硅。当然进而在一个方面中，材料25-33、材料36和材料44中的至少一者包括无定形碳，且这些材料中的至少另一者包括多晶硅。
参看图14和15，已在蚀刻掩盖块25-33之后大体上选择性地相对于第二材料36和第三材料44蚀刻(各向异性)掩盖块下方的第一材料20，以有效地形成电容器电极开口25c、26c、27c、28c、29c、30c、31c、32c和33c。(开口25c、26c、27c、30c、32c和33c未在图14和15中展示，但在后续的图中有展现并如此表示。)在本文档的情形中，大体上选择性的蚀刻要求被移除的材料相对于已阐明的其它材料以至少15∶1的移除比率的移除率。在所描绘的实例中，在第三材料44在周边电路区域16内保留掩盖材料20的情况下，材料20保留在此周边区域内。如果在此区域中未在材料20上接纳掩盖材料44，则将可能在此处理点处移除周边电路区域中的所有此种材料20。
参看图16-18，已在各个相应的电容器电极开口内且抵着互连的保持结构40形成各个电容器电极25d、26d、27d、28d、29d、30d、31d、32d和33d。仅举例来说，形成所述电容器电极的示范性优选方式是通过沉积合适厚度的氮化钛层接着对其进行化学机械研磨来进行。在所描绘的优选和示范性实施例中，从中形成电容器电极的层的沉积程度小于完全填满各个电容器电极开口的程度，使得所得的各个电容器电极包括容器形状。当然，还涵盖其它电极形状，仅举例来说，包含使用用于形成电容器电极的导电材料完全堵塞电容器电极开口。
参看图19和20，已经大体上选择性地相对于第二材料36且大体上选择性地相对于电容器电极25d-33d蚀刻第三材料44(未图示)，以便有效地暴露被蚀刻的第三材料下方的第一材料20。
参看图21和22，在对第三材料44进行此种蚀刻之后，至少已大体上选择性地相对 于电容器电极25d-33d且大体上选择性地相对于第二材料36蚀刻至少一些暴露的第一材料20，以便有效地暴露电容器电极25d-33d的外部横向侧壁，且至少留下互连的保持结构40中至少部分支撑电容器电极25d-33d的至少一些第二材料36。在所描绘且优选的实施例中，已经大体上对全部第一材料20进行此种蚀刻，使得电容器电极的外部横向侧壁大体上全部暴露。
本发明的一个实施方案涵盖在沉积第三材料44之前对保持结构40的材料36进行至少一些蚀刻。参看图25结合替代实施例的衬底片段10g仅以举例形式展示此实施方案。在适当处一直利用所描述的第一实施例中的相似标号，用后缀“g”来指示区别。图25描绘已经相对于保持结构发生的某种蚀刻，使得保持结构40g因此受到可有效地开放暴露材料20的空间的程度的蚀刻。举例来说，所描绘的虚线展示第一实施例中描绘的初始开口，而附近的实线描绘因对材料36的适合的示范性刻面蚀刻或适合的示范性湿蚀刻而引起的此种加宽。仅举例来说，(例如)在材料36g包括氮化硅的情况下，用于产生图25的相同结构的示范性湿蚀刻的化学物质包含磷酸。示范性的刻面蚀刻技术将包含100W到1000W RF功率且从25℃到100℃的氩等离子体。
参看图23和24，电容器介电材料50和电容器电极材料60如图所示至少在保持结构40下方在电容器电极的至少一些外部横向侧壁上沉积。当然还涵盖任何合适的现有或有待研制的材料。在所描绘的示范性实施例中，将电容器电极材料60展示为构成多个电容器之间的共同电容器电极。当然作为替代，仅举例来说，其可经过图案化或以其它方式形成，以构成每个电容器或电容器群组的单独电容器电极。在所描绘的优选实施例中，保持结构40维持为并入多个电容器的完成后的集成电路构造的一部分。
在一个方面中，本发明的一个实施方案可视为一种形成多个电容器的方法，其包含在电容器电极形成材料上形成不同组分的第一、第二和第三材料。仅举例来说，掩盖块25-33的材料构成示范性的第一材料，材料36构成示范性的第二材料，且材料44构成示范性的第三材料，其中所有这些材料均接纳在示范性的电容器电极形成材料20上。首先，在电容器电极形成材料上的某一共同高度处至少部分接纳第二和第三材料。仅举例来说，图12描绘示范性的此种高度“H”。第二材料包括各向异性蚀刻的保持结构。
大体上选择性地相对于第二和第三材料蚀刻此第一材料，随后大体上选择性地相对于第二和第三材料蚀刻电容器电极形成材料，以有效地形成多个电容器电极开口。仅举例来说，以上相对于各图描述的处理只是一种示范性技术。在各个电容器电极开口内形成各个电容器电极。
此后，大体上选择性地相对于第二材料且大体上选择性地相对于电容器电极蚀刻第三材料，以有效地暴露已经/正被蚀刻的第三材料下方的电容器电极形成材料。随后大体上选择性地相对于第二材料且大体上选择性地相对于电容器电极蚀刻电容器电极形成材料，以有效地暴露电容器电极的外部横向侧壁。可只蚀刻部分或蚀刻全部电容器电极形成材料。无论如何，此种蚀刻也可有效地留下至少部分支撑多个电容器电极的至少部分的保持结构。将多个电容器电极并入多个电容器中。
本发明的一方面的一个实施方案包含一种形成多个电容器的方法，借此在衬底上的电容器阵列区域内提供多个电容器电极，且其中电容器电极包括外部横向侧壁。此种方法包含至少部分用与外部横向侧壁啮合的保持结构来支撑多个电容器电极。所述保持结构至少部分通过以下方式形成：蚀刻在所述电容器阵列区域内的任何位置未进行掩盖的材料层以形成此种保持结构。上述对提供多个电容器电极以及如上所述用保持结构支撑所述多个电容器电极的优选处理仅为刚刚如此阐述的本实施方案的一个示范性实施例。举例来说且如上所述仅以举例方式，将所述多个电容器电极并入到多个电容器中。在上述示范性实施例中，在形成多个电容器电极之前进行此种蚀刻以形成保持结构。然而，本发明的一个方面涵盖在形成多个电容器电极之后进行蚀刻以形成保持结构。
遵照法规，已用在结构和方法特征方面基本特定的语言描述本发明。然而，应了解，本发明不限于所展示和描述的特定特征，因为本文揭示的构件包括将本发明付诸实施的优选形式。因此，以在根据均等论所解释的随附权利要求书的合适范围内的本发明的任何形式或修改主张本发明。

Claims (44)

1.一种形成多个电容器的方法，其包括：
在衬底上的电容器阵列区域内提供多个电容器电极，所述电容器电极包括外部横向侧壁；
形成保持结构，其与所述电容器电极的所述外部横向侧壁啮合，所述保持结构至少部分通过以下方式形成：对所述电容器阵列区域内任何位置处未进行掩盖的材料层进行蚀刻以形成所述保持结构；所述蚀刻在形成所述多个电容器电极之前发生；且进一步包括在形成所述保持结构之后，蚀刻所述保持结构以减小其尺寸，所述经蚀刻的保持结构至少部分地支撑所述多个电容器电极；以及
将所述多个电容器电极并入多个电容器中。
2.根据权利要求1所述的方法，其中所述衬底包括在所述电容器阵列区域周边的周边电路区域，所述材料层在所述蚀刻所述材料层期间延伸到所述周边电路区域上，并在所述蚀刻所述材料层期间在所述周边电路区域中至少部分被掩盖。
3.根据权利要求1所述的方法，其中所述材料层在所述蚀刻所述材料层期间未在所述衬底上的任何位置被掩盖。
4.根据权利要求1所述的方法，其中各个所述电容器电极包括容器形状。
5.根据权利要求1所述的方法，其中所述保持结构保持为并入有所述多个电容器的完成的集成电路构造的一部分。
6.根据权利要求1所述的方法，其中所述材料是电绝缘的。
7.根据权利要求1所述的方法，其中所述材料是导电的。
8.根据权利要求1所述的方法，其中所述材料是半导电的。
9.根据权利要求1所述的方法，其中所述蚀刻以减小所述保持结构包括刻面蚀刻。
10.根据权利要求1所述的方法，其中所述蚀刻以减小所述保持结构包括湿蚀刻。
11.一种形成多个电容器的方法，其包括：
在衬底上提供多个电容器电极，所述电容器电极包括外部横向侧壁；
形成保持结构，其与所述电容器电极的所述外部横向侧壁啮合，所述保持结构至少部分通过以下方式形成：对所述衬底上任何位置处未进行掩盖的材料层进行蚀刻以形成所述保持结构；所述蚀刻在形成所述多个电容器电极之前发生；且进一步包括在形成所述保持结构之后，蚀刻所述保持结构以减小其尺寸，所述经蚀刻的保持结构至少部分地支撑所述多个电容器电极；以及
将所述多个电容器电极并入多个电容器中。
12.根据权利要求11所述的方法，其中各个所述电容器电极包括容器形状。
13.根据权利要求11所述的方法，其中所述保持结构保持为并入有所述多个电容器的完成的集成电路构造的一部分。
14.根据权利要求11所述的方法，其中所述材料是电绝缘的。
15.根据权利要求11所述的方法，其中所述材料是导电的。
16.根据权利要求11所述的方法，其中所述材料是半导电的。
17.一种形成多个电容器的方法，其包括：
在电容器电极形成材料上形成具有不同组分的第一、第二和第三材料；在所述电容器电极形成材料上的某一共同高度处至少部分提供所述第一、第二和第三材料；所述第二材料包括经各向异性蚀刻的保持结构；
选择性地相对于所述第二和第三材料蚀刻所述第一材料，随后选择性地相对于所述第二和第三材料蚀刻所述电容器电极形成材料，以有效地形成多个电容器电极开口；
在各个所述电容器电极开口内形成各个电容器电极；
选择性地相对于所述第二材料且选择性地相对于所述电容器电极蚀刻所述第三材料，以有效地暴露正被蚀刻的所述第三材料下方的电容器电极形成材料，随后选择性地相对于所述第二材料且选择性地相对于所述电容器电极蚀刻所述电容器电极形成材料，以有效性暴露所述电容器电极的外部横向侧壁，且留下支撑所述电容器电极的至少一些所述保持结构；以及
将所述多个电容器电极并入多个电容器中。
18.根据权利要求17所述的方法，其中所述第一材料的组分不同于所述电容器电极形成材料的组分。
19.根据权利要求17所述的方法，其中所述第一材料的组分与所述电容器电极形成材料的组分相同。
20.根据权利要求17所述的方法，其中所述电容器电极形成材料包括至少两层，所述两层中的一者包括在所述第一、第二和第三材料邻近处提供的蚀刻停止层。
21.根据权利要求17所述的方法，其中所述第一材料形成在所述第二材料之前，且所述第二材料形成在所述第三材料之前，且进一步包括在形成所述第三材料之前对所述保持结构进行刻面蚀刻。
22.根据权利要求17所述的方法，其中所述第一材料在所述第二材料之前形成，且所述第二材料在所述第三材料之前形成，且进一步包括在形成所述第三材料之前对所述保持结构进行湿蚀刻。
23.根据权利要求17所述的方法，其中各个所述电容器电极包括容器形状。
24.根据权利要求17所述的方法，其中在所述衬底上的电容器阵列区域内形成所述电容器电极开口，所述衬底包括所述电容器阵列区域周边的电路区域，在不对所述电容器阵列区域内的所述第二材料进行任何掩盖的情况下，形成所述保持结构。
25.根据权利要求17所述的方法，其中在未在所述衬底上的任何位置对所述第二材料进行任何掩盖的情况下，形成所述保持结构。
26.根据权利要求17所述的方法，其中所述保持结构保持为并入有所述多个电容器的完成的集成电路构造的一部分。
27.根据权利要求17所述的方法，其中所述第二材料是电绝缘的。
28.根据权利要求17所述的方法，其中所述第二材料是导电的。
29.根据权利要求17所述的方法，其中所述第二材料是半导电的。
30.一种形成多个电容器的方法，其包括：
在第一材料上形成多个隔开的掩盖块，所述掩盖块在其下方界定各自的电容器电极开口轮廓；
在所述掩盖块上且在所述掩盖块之间提供的第一材料上沉积第二材料层，所述第二材料的组分不同于所述掩盖块的组分；
对所述第二材料层进行各向异性蚀刻，以有效地暴露所述掩盖块并抵着所述掩盖块的侧壁形成互连的保持结构，所述互连的保持结构暴露所述掩盖块之间提供的一些所述第一材料；
在所述各向异性蚀刻之后，用第三材料掩盖所述掩盖块之间提供的所述暴露的第一材料；所述第三材料的组分不同于所述第一材料的组分、所述掩盖块的组分以及所述第二材料的组分；
蚀刻所述掩盖块并接着选择性地相对于所述第二和第三材料蚀刻所述掩盖块下方的所述第一材料，以有效地在所述第一材料内形成电容器电极开口；
在各个所述电容器电极开口内并抵着所述互连的保持结构形成各个电容器电极；
选择性地相对于所述第二材料且选择性地相对于所述电容器电极蚀刻所述第三材料，以有效地暴露所述蚀刻的第三材料下方的第一材料；
在对所述第三材料进行所述蚀刻之后，选择性地相对于所述电容器电极并选择性地相对于所述第二材料蚀刻至少一些所述暴露的第一材料，以有效地暴露所述电容器电极的外部横向侧壁，并留下所述互连的保持结构中至少部分支撑所述电容器电极的至少一些所述第二材料；以及
在对所述第一材料进行所述蚀刻以有效地暴露所述电容器电极的外部横向侧壁之后，在所述保持结构下方至少一些所述外部横向侧壁上沉积电容器介电材料和电容器电极材料。
31.根据权利要求30所述的方法，其中所述掩盖块的组分不同于所述第一材料的组分。
32.根据权利要求30所述的方法，其中所述掩盖块的组分与所述第一材料的组分相同。
33.根据权利要求32所述的方法，其中通过穿过掩模开口对所述第一材料进行定时蚀刻来形成所述掩盖块。
34.根据权利要求33所述的方法，其中穿过在光掩模中形成的开口进行所述定时蚀刻。
35.根据权利要求30所述的方法，其包括在所述掩盖块与所述第一材料之间提供的蚀刻停止层。
36.根据权利要求30所述的方法，其中在所述衬底上的电容器阵列区域内形成所述电容器电极开口，所述衬底包括所述电容器阵列区域周边的电路区域，在未对所述电容器阵列区域内的所述第二材料层进行任何掩盖的情况下，对所述第二材料层进行所述各向异性蚀刻以形成所述保持结构。
37.根据权利要求36所述的方法，其中在未在所述衬底上的任何位置对所述第二材料层进行任何掩盖的情况下，对所述第二材料层进行所述各向异性蚀刻以形成所述保持结构。
38.根据权利要求30所述的方法，其中各个所述电容器电极包括容器形状。
39.根据权利要求30所述的方法，其中所述保持结构保持为并入所述多个电容器的完成的集成电路构造的一部分。
40.根据权利要求30所述的方法，其中所述第一、第二和第三材料中的至少一者包括无定形碳。
41.根据权利要求30所述的方法，其中所述第一、第二和第三材料中的至少一者包括多晶硅。
42.根据权利要求30所述的方法，其中所述第一、第二和第三材料中的至少一者包括无定形碳，且所述第一、第二和第三材料中的至少另一者包括多晶硅。
43.根据权利要求30所述的方法，其进一步包括在形成所述第三材料之前对所述保持结构进行刻面蚀刻。
44.根据权利要求30所述的方法，其进一步包括在形成所述第三材料之前对所述保持结构进行湿蚀刻。
CN2006800086063A 2005-03-18 2006-02-27 形成多个电容器的方法 Active CN101142657B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/083,489 2005-03-18
US11/083,489 US7557015B2 (en) 2005-03-18 2005-03-18 Methods of forming pluralities of capacitors
PCT/US2006/006806 WO2006101669A1 (en) 2005-03-18 2006-02-27 Methods of forming pluralities of capacitors

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010105419634A Division CN102064093B (zh) 2005-03-18 2006-02-27 形成多个电容器的方法

Publications (2)

Publication Number Publication Date
CN101142657A CN101142657A (zh) 2008-03-12
CN101142657B true CN101142657B (zh) 2011-08-03

Family

ID=36607596

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2006800086063A Active CN101142657B (zh) 2005-03-18 2006-02-27 形成多个电容器的方法
CN2010105419634A Active CN102064093B (zh) 2005-03-18 2006-02-27 形成多个电容器的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010105419634A Active CN102064093B (zh) 2005-03-18 2006-02-27 形成多个电容器的方法

Country Status (8)

Country Link
US (2) US7557015B2 (zh)
EP (1) EP1859476B1 (zh)
JP (1) JP5119426B2 (zh)
KR (1) KR100920016B1 (zh)
CN (2) CN101142657B (zh)
SG (1) SG146611A1 (zh)
TW (1) TWI317982B (zh)
WO (1) WO2006101669A1 (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506944B1 (ko) * 2003-11-03 2005-08-05 삼성전자주식회사 지지층 패턴들을 채택하는 복수개의 커패시터들 및 그제조방법
US7067385B2 (en) 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
US7125781B2 (en) * 2003-09-04 2006-10-24 Micron Technology, Inc. Methods of forming capacitor devices
KR101105617B1 (ko) * 2004-02-27 2012-01-18 고쿠리츠다이가쿠호진 도호쿠다이가쿠 고체 촬상 장치, 라인 센서, 광 센서 및 고체 촬상 장치의동작 방법
US7387939B2 (en) 2004-07-19 2008-06-17 Micron Technology, Inc. Methods of forming semiconductor structures and capacitor devices
US7202127B2 (en) * 2004-08-27 2007-04-10 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7439152B2 (en) * 2004-08-27 2008-10-21 Micron Technology, Inc. Methods of forming a plurality of capacitors
US20060046055A1 (en) * 2004-08-30 2006-03-02 Nan Ya Plastics Corporation Superfine fiber containing grey dope dyed component and the fabric made of the same
US7320911B2 (en) * 2004-12-06 2008-01-22 Micron Technology, Inc. Methods of forming pluralities of capacitors
KR100601976B1 (ko) * 2004-12-08 2006-07-18 삼성전자주식회사 스트레인 실리콘 온 인슐레이터 구조체 및 그 제조방법
US20090066641A1 (en) * 2005-03-10 2009-03-12 Motus Corporation Methods and Systems for Interpretation and Processing of Data Streams
US7557015B2 (en) 2005-03-18 2009-07-07 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7544563B2 (en) * 2005-05-18 2009-06-09 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7517753B2 (en) 2005-05-18 2009-04-14 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7199005B2 (en) * 2005-08-02 2007-04-03 Micron Technology, Inc. Methods of forming pluralities of capacitors
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7666797B2 (en) 2006-08-17 2010-02-23 Micron Technology, Inc. Methods for forming semiconductor constructions, and methods for selectively etching silicon nitride relative to conductive material
US7902081B2 (en) 2006-10-11 2011-03-08 Micron Technology, Inc. Methods of etching polysilicon and methods of forming pluralities of capacitors
US7785962B2 (en) 2007-02-26 2010-08-31 Micron Technology, Inc. Methods of forming a plurality of capacitors
DE102007022748B4 (de) * 2007-05-15 2009-03-05 Qimonda Ag Verfahren zur Strukturierung eines Materials und strukturiertes Material
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US7837889B2 (en) 2007-07-05 2010-11-23 Micron Technology, Inc. Methods of etching nanodots, methods of removing nanodots from substrates, methods of fabricating integrated circuit devices, methods of etching a layer comprising a late transition metal, and methods of removing a layer comprising a late transition metal from a substrate
US7682924B2 (en) 2007-08-13 2010-03-23 Micron Technology, Inc. Methods of forming a plurality of capacitors
JP2009141073A (ja) * 2007-12-05 2009-06-25 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US7759193B2 (en) 2008-07-09 2010-07-20 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7892937B2 (en) * 2008-10-16 2011-02-22 Micron Technology, Inc. Methods of forming capacitors
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
KR101589912B1 (ko) * 2009-03-20 2016-02-01 삼성전자주식회사 커패시터 및 이의 제조 방법
US8268543B2 (en) 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US8395880B2 (en) 2010-03-30 2013-03-12 Medtronic, Inc. High density capacitor array patterns
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
KR101800419B1 (ko) 2011-03-14 2017-11-23 삼성전자주식회사 반도체 소자 및 그 제조방법
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9675808B2 (en) 2011-09-27 2017-06-13 Medtronic, Inc. Battery and capacitor arrangement for an implantable medical device
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US8946043B2 (en) 2011-12-21 2015-02-03 Micron Technology, Inc. Methods of forming capacitors
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
KR101895460B1 (ko) 2012-03-23 2018-09-05 삼성전자주식회사 커패시터 구조물 및 이의 형성 방법
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8652926B1 (en) 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
US9385129B2 (en) * 2014-11-13 2016-07-05 Tokyo Electron Limited Method of forming a memory capacitor structure using a self-assembly pattern
US10388461B2 (en) 2017-08-02 2019-08-20 Perriquest Defense Research Enterprises, Llc Capacitor arrangements
US11476262B2 (en) * 2020-07-28 2022-10-18 Micron Technology, Inc. Methods of forming an array of capacitors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667502B1 (en) * 1999-08-31 2003-12-23 Micron Technology, Inc. Structurally-stabilized capacitors and method of making of same

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517729A (en) 1981-07-27 1985-05-21 American Microsystems, Incorporated Method for fabricating MOS device with self-aligned contacts
US5236860A (en) 1991-01-04 1993-08-17 Micron Technology, Inc. Lateral extension stacked capacitor
KR960001611B1 (ko) 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
US5467305A (en) 1992-03-12 1995-11-14 International Business Machines Corporation Three-dimensional direct-write EEPROM arrays and fabrication methods
US5605857A (en) 1993-02-12 1997-02-25 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
US5340763A (en) 1993-02-12 1994-08-23 Micron Semiconductor, Inc. Multi-pin stacked capacitor utilizing micro villus patterning in a container cell and method to fabricate same
US5401681A (en) 1993-02-12 1995-03-28 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells
US5563089A (en) 1994-07-20 1996-10-08 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
US5498562A (en) 1993-04-07 1996-03-12 Micron Technology, Inc. Semiconductor processing methods of forming stacked capacitors
US5784112A (en) 1993-07-02 1998-07-21 Canon Kabushiki Kaisha Encoding apparatus
US5532089A (en) 1993-12-23 1996-07-02 International Business Machines Corporation Simplified fabrication methods for rim phase-shift masks
US6133620A (en) 1995-05-26 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
JP2956482B2 (ja) 1994-07-29 1999-10-04 日本電気株式会社 半導体記憶装置及びその製造方法
US6744091B1 (en) 1995-01-31 2004-06-01 Fujitsu Limited Semiconductor storage device with self-aligned opening and method for fabricating the same
US5654222A (en) 1995-05-17 1997-08-05 Micron Technology, Inc. Method for forming a capacitor with electrically interconnected construction
US5981992A (en) 1995-06-07 1999-11-09 International Business Machines Corporation Mechanical supports for very thin stacked capacitor plates
JPH0982918A (ja) 1995-09-19 1997-03-28 Toshiba Corp 半導体記憶装置およびその製造方法
US5990021A (en) 1997-12-19 1999-11-23 Micron Technology, Inc. Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture
US6090700A (en) 1996-03-15 2000-07-18 Vanguard International Semiconductor Corporation Metallization method for forming interconnects in an integrated circuit
KR20000015822A (ko) 1996-05-21 2000-03-15 칼 하인쯔 호르닝어 박막 다층 콘덴서_
JPH1022476A (ja) 1996-07-02 1998-01-23 Sony Corp 容量素子
TW308727B (en) 1996-08-16 1997-06-21 United Microelectronics Corp Semiconductor memory device with capacitor (4)
US5998256A (en) 1996-11-01 1999-12-07 Micron Technology, Inc. Semiconductor processing methods of forming devices on a substrate, forming device arrays on a substrate, forming conductive lines on a substrate, and forming capacitor arrays on a substrate, and integrated circuitry
JP4056588B2 (ja) 1996-11-06 2008-03-05 富士通株式会社 半導体装置及びその製造方法
KR19980064176A (ko) 1996-12-17 1998-10-07 윌리엄비.켐플러 집적 회로 유전체
US5767561A (en) 1997-05-09 1998-06-16 Lucent Technologies Inc. Integrated circuit device with isolated circuit elements
US6249019B1 (en) 1997-06-27 2001-06-19 Micron Technology, Inc. Container capacitor with increased surface area and method for making same
US6432472B1 (en) 1997-08-15 2002-08-13 Energenius, Inc. Method of making semiconductor supercapacitor system and articles produced therefrom
US6200874B1 (en) 1997-08-22 2001-03-13 Micron Technology, Inc. Methods for use in forming a capacitor
US6198168B1 (en) 1998-01-20 2001-03-06 Micron Technologies, Inc. Integrated circuits using high aspect ratio vias through a semiconductor wafer and method for forming same
US6025225A (en) 1998-01-22 2000-02-15 Micron Technology, Inc. Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same
US5981350A (en) 1998-05-29 1999-11-09 Micron Technology, Inc. Method for forming high capacitance memory cells
US6767789B1 (en) 1998-06-26 2004-07-27 International Business Machines Corporation Method for interconnection between transfer devices and storage capacitors in memory cells and device formed thereby
US6458925B1 (en) 1998-08-03 2002-10-01 University Of Maryland, Baltimore Peptide antagonists of zonulin and methods for use of the same
JP4322330B2 (ja) 1998-09-04 2009-08-26 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
JP4180716B2 (ja) 1998-12-28 2008-11-12 富士通株式会社 半導体装置の製造方法
US6204178B1 (en) 1998-12-29 2001-03-20 Micron Technology, Inc. Nucleation and deposition of PT films using ultraviolet irradiation
US6383861B1 (en) 1999-02-18 2002-05-07 Micron Technology, Inc. Method of fabricating a dual gate dielectric
US6303956B1 (en) 1999-02-26 2001-10-16 Micron Technology, Inc. Conductive container structures having a dielectric cap
US6204143B1 (en) 1999-04-15 2001-03-20 Micron Technology Inc. Method of forming high aspect ratio structures for semiconductor devices
US6403442B1 (en) 1999-09-02 2002-06-11 Micron Technology, Inc. Methods of forming capacitors and resultant capacitor structures
US6395600B1 (en) 1999-09-02 2002-05-28 Micron Technology, Inc. Method of forming a contact structure and a container capacitor structure
US6159818A (en) 1999-09-02 2000-12-12 Micron Technology, Inc. Method of forming a container capacitor structure
US6303518B1 (en) 1999-09-30 2001-10-16 Novellus Systems, Inc. Methods to improve chemical vapor deposited fluorosilicate glass (FSG) film adhesion to metal barrier or etch stop/diffusion barrier layers
TW432546B (en) 1999-11-25 2001-05-01 Taiwan Semiconductor Mfg Manufacturing method of copper damascene
JP3595231B2 (ja) 1999-12-28 2004-12-02 株式会社東芝 半導体記憶装置及びその製造方法
KR20010061020A (ko) 1999-12-28 2001-07-07 박종섭 반도체소자의 제조방법
US6475855B1 (en) * 2000-03-01 2002-11-05 Micron Technology, Inc. Method of forming integrated circuitry, method of forming a capacitor and method of forming DRAM integrated circuitry
US6476432B1 (en) 2000-03-23 2002-11-05 Micron Technology, Inc. Structures and methods for enhancing capacitors in integrated circuits
US6372574B1 (en) * 2000-06-02 2002-04-16 Micron Technology, Inc. Method of forming a capacitor container electrode and method of patterning a metal layer by selectively silicizing the electrode or metal layer and removing the silicized portion
KR100338775B1 (ko) 2000-06-20 2002-05-31 윤종용 Ｄｒａｍ을 포함하는 반도체 소자의 콘택 구조체 및 그형성방법
US6399490B1 (en) 2000-06-29 2002-06-04 International Business Machines Corporation Highly conformal titanium nitride deposition process for high aspect ratio structures
DE10036724A1 (de) 2000-07-27 2002-02-14 Infineon Technologies Ag Verfahren zur Bildung eines Grabens in einem Halbleitersubstrat
DE10036725C2 (de) 2000-07-27 2002-11-28 Infineon Technologies Ag Verfahren zur Herstellung einer porösen Isolierschicht mit niedriger Dielektrizitätskonstante auf einem Halbleitersubstrat
US6482749B1 (en) 2000-08-10 2002-11-19 Seh America, Inc. Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
US6232168B1 (en) * 2000-08-25 2001-05-15 Micron Technology, Inc. Memory circuitry and method of forming memory circuitry
US6787833B1 (en) 2000-08-31 2004-09-07 Micron Technology, Inc. Integrated circuit having a barrier structure
US6509553B2 (en) * 2000-09-05 2003-01-21 A.T.C.T. Advanced Thermal Chips Technologies Ltd. Method and apparatus for providing an indication of the composition of a fluid particularly useful in heat pumps and vaporizers
JP2002094027A (ja) 2000-09-11 2002-03-29 Toshiba Corp 半導体記憶装置とその製造方法
US6621112B2 (en) 2000-12-06 2003-09-16 Infineon Technologies Ag DRAM with vertical transistor and trench capacitor memory cells and methods of fabrication
KR100360414B1 (ko) 2001-01-05 2002-11-13 삼성전자 주식회사 트윈 비트 결함을 방지하는 실린더형 커패시터의 하부전극형성방법
KR100388682B1 (ko) * 2001-03-03 2003-06-25 삼성전자주식회사 반도체 메모리 장치의 스토리지 전극층 및 그 형성방법
JP3671854B2 (ja) 2001-04-05 2005-07-13 松下電器産業株式会社 シリコン系基板の表面処理方法
KR100422063B1 (ko) 2001-05-02 2004-03-10 삼성전자주식회사 반도체 장치의 캐패시터 및 그 제조방법
KR100431656B1 (ko) 2001-09-11 2004-05-17 삼성전자주식회사 반도체 장치의 제조 방법
EP1306894A1 (en) 2001-10-19 2003-05-02 Infineon Technologies AG A method of forming a silicon dioxide layer on a curved Si surface
JP4060572B2 (ja) * 2001-11-06 2008-03-12 株式会社東芝 半導体記憶装置及びその製造方法
KR100825020B1 (ko) * 2001-12-29 2008-04-24 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
US6656748B2 (en) 2002-01-31 2003-12-02 Texas Instruments Incorporated FeRAM capacitor post stack etch clean/repair
KR100487519B1 (ko) 2002-02-05 2005-05-03 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
KR100423900B1 (ko) 2002-02-08 2004-03-22 삼성전자주식회사 반도체 장치의 커패시터 형성 방법
US6617222B1 (en) 2002-02-27 2003-09-09 Micron Technology, Inc. Selective hemispherical silicon grain (HSG) conversion inhibitor for use during the manufacture of a semiconductor device
US6515325B1 (en) * 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same
JP4064695B2 (ja) 2002-03-19 2008-03-19 富士通株式会社 半導体装置の製造方法
KR100459707B1 (ko) * 2002-03-21 2004-12-04 삼성전자주식회사 실린더형 커패시터를 포함하는 반도체 소자 및 그 제조 방법
KR100473113B1 (ko) * 2002-04-04 2005-03-08 삼성전자주식회사 반도체 장치의 커패시터 제조 방법
JP4047631B2 (ja) 2002-05-28 2008-02-13 エルピーダメモリ株式会社 王冠構造のキャパシタを有する半導体集積回路装置およびその製造方法
US6784479B2 (en) 2002-06-05 2004-08-31 Samsung Electronics Co., Ltd. Multi-layer integrated circuit capacitor electrodes
KR100475272B1 (ko) 2002-06-29 2005-03-10 주식회사 하이닉스반도체 반도체소자 제조방법
JP4353685B2 (ja) 2002-09-18 2009-10-28 株式会社ルネサステクノロジ 半導体装置
US6645869B1 (en) 2002-09-26 2003-11-11 Vanguard International Semiconductor Corporation Etching back process to improve topographic planarization of a polysilicon layer
KR100481867B1 (ko) 2002-11-11 2005-04-11 삼성전자주식회사 강유전체 커패시터 및 그 제조 방법
DE10259331B4 (de) 2002-12-18 2005-02-10 Infineon Technologies Ag Herstellungsverfahren für eine Photomaske für eine integrierte Schaltung und entsprechende Photomaske
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
TW578328B (en) 2003-03-28 2004-03-01 Gemtek Technology Co Ltd Dual-frequency inverted-F antenna
US6720232B1 (en) 2003-04-10 2004-04-13 Taiwan Semiconductor Manufacturing Company Method of fabricating an embedded DRAM for metal-insulator-metal (MIM) capacitor structure
KR100844983B1 (ko) * 2003-06-25 2008-07-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP2005032982A (ja) 2003-07-14 2005-02-03 Renesas Technology Corp 半導体装置
US7440255B2 (en) 2003-07-21 2008-10-21 Micron Technology, Inc. Capacitor constructions and methods of forming
KR100538098B1 (ko) * 2003-08-18 2005-12-21 삼성전자주식회사 개선된 구조적 안정성 및 향상된 캐패시턴스를 갖는캐패시터를 포함하는 반도체 장치 및 그 제조 방법
US6784069B1 (en) 2003-08-29 2004-08-31 Micron Technology, Inc. Permeable capacitor electrode
US7125781B2 (en) * 2003-09-04 2006-10-24 Micron Technology, Inc. Methods of forming capacitor devices
US7067385B2 (en) * 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
DE10344814B3 (de) * 2003-09-26 2005-07-14 Infineon Technologies Ag Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zu deren Herstellung
JP4746835B2 (ja) * 2003-10-20 2011-08-10 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US6962846B2 (en) * 2003-11-13 2005-11-08 Micron Technology, Inc. Methods of forming a double-sided capacitor or a contact using a sacrificial structure
KR100546395B1 (ko) * 2003-11-17 2006-01-26 삼성전자주식회사 반도체소자의 커패시터 및 그 제조방법
US7019346B2 (en) * 2003-12-23 2006-03-28 Intel Corporation Capacitor having an anodic metal oxide substrate
KR100553835B1 (ko) 2004-01-26 2006-02-24 삼성전자주식회사 캐패시터 및 그 제조 방법
KR100568733B1 (ko) 2004-02-10 2006-04-07 삼성전자주식회사 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법
US7153778B2 (en) * 2004-02-20 2006-12-26 Micron Technology, Inc. Methods of forming openings, and methods of forming container capacitors
US7005379B2 (en) * 2004-04-08 2006-02-28 Micron Technology, Inc. Semiconductor processing methods for forming electrical contacts
US7279379B2 (en) 2004-04-26 2007-10-09 Micron Technology, Inc. Methods of forming memory arrays; and methods of forming contacts to bitlines
US7387939B2 (en) 2004-07-19 2008-06-17 Micron Technology, Inc. Methods of forming semiconductor structures and capacitor devices
US20060024958A1 (en) * 2004-07-29 2006-02-02 Abbas Ali HSQ/SOG dry strip process
US7160788B2 (en) 2004-08-23 2007-01-09 Micron Technology, Inc. Methods of forming integrated circuits
US7442600B2 (en) 2004-08-24 2008-10-28 Micron Technology, Inc. Methods of forming threshold voltage implant regions
US7439152B2 (en) * 2004-08-27 2008-10-21 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7202127B2 (en) 2004-08-27 2007-04-10 Micron Technology, Inc. Methods of forming a plurality of capacitors
US20060046055A1 (en) * 2004-08-30 2006-03-02 Nan Ya Plastics Corporation Superfine fiber containing grey dope dyed component and the fabric made of the same
US7312131B2 (en) * 2004-11-30 2007-12-25 Promos Technologies Inc. Method for forming multilayer electrode capacitor
US7320911B2 (en) * 2004-12-06 2008-01-22 Micron Technology, Inc. Methods of forming pluralities of capacitors
JP2006217447A (ja) 2005-02-07 2006-08-17 Yazaki Corp 車両用表示装置
US7557015B2 (en) 2005-03-18 2009-07-07 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7341909B2 (en) * 2005-04-06 2008-03-11 Micron Technology, Inc. Methods of forming semiconductor constructions
US7517753B2 (en) 2005-05-18 2009-04-14 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7544563B2 (en) 2005-05-18 2009-06-09 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7491650B2 (en) * 2005-07-27 2009-02-17 Micron Technology, Inc. Etch compositions and methods of processing a substrate
US7199005B2 (en) * 2005-08-02 2007-04-03 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7226845B2 (en) * 2005-08-30 2007-06-05 Micron Technology, Inc. Semiconductor constructions, and methods of forming capacitor devices
US7713813B2 (en) * 2005-08-31 2010-05-11 Micron Technology, Inc. Methods of forming capacitors
US20070099328A1 (en) * 2005-10-31 2007-05-03 Yuan-Sheng Chiang Semiconductor device and interconnect structure and their respective fabricating methods
US7544621B2 (en) 2005-11-01 2009-06-09 United Microelectronics Corp. Method of removing a metal silicide layer on a gate electrode in a semiconductor manufacturing process and etching method
JP2006135364A (ja) 2006-02-16 2006-05-25 Renesas Technology Corp 半導体集積回路装置の製造方法
US20070207622A1 (en) 2006-02-23 2007-09-06 Micron Technology, Inc. Highly selective doped oxide etchant
US7557013B2 (en) 2006-04-10 2009-07-07 Micron Technology, Inc. Methods of forming a plurality of capacitors
US20070257323A1 (en) 2006-05-05 2007-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked contact structure and method of fabricating the same
US7902081B2 (en) * 2006-10-11 2011-03-08 Micron Technology, Inc. Methods of etching polysilicon and methods of forming pluralities of capacitors
US7682924B2 (en) * 2007-08-13 2010-03-23 Micron Technology, Inc. Methods of forming a plurality of capacitors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667502B1 (en) * 1999-08-31 2003-12-23 Micron Technology, Inc. Structurally-stabilized capacitors and method of making of same

Also Published As

Publication number Publication date
EP1859476B1 (en) 2015-11-04
SG146611A1 (en) 2008-10-30
KR20070104675A (ko) 2007-10-26
CN102064093B (zh) 2013-01-02
CN102064093A (zh) 2011-05-18
TWI317982B (en) 2009-12-01
KR100920016B1 (ko) 2009-10-05
EP1859476A1 (en) 2007-11-28
WO2006101669A1 (en) 2006-09-28
US20090209080A1 (en) 2009-08-20
US7557015B2 (en) 2009-07-07
CN101142657A (zh) 2008-03-12
JP2008533739A (ja) 2008-08-21
US20060211211A1 (en) 2006-09-21
JP5119426B2 (ja) 2013-01-16
US7919386B2 (en) 2011-04-05
TW200642033A (en) 2006-12-01

Similar Documents

Publication Publication Date Title
CN101142657B (zh) 形成多个电容器的方法
US7413952B2 (en) Methods of forming a plurality of circuit components and methods of forming a plurality of structures suspended elevationally above a substrate
TWI384587B (zh) 形成複數個電容器之方法
US9076757B2 (en) Methods of forming a plurality of capacitors
US20060148190A1 (en) Methods of forming a plurality of capacitors
KR100331554B1 (ko) 인접된 커패시터 사이의 크로스토크가 억제된 반도체 소자의 커패시터 어레이 및 그 제조방법
US6727540B2 (en) Structure and method of fabricating embedded DRAM having a vertical device array and a bordered bitline contact
JP2001189438A (ja) 半導体記憶装置及びその製造方法
KR100259039B1 (ko) 반도체장치의커패시터제조방법
KR20020091950A (ko) 반도체 메모리 소자 및 그 제조방법
US7714445B2 (en) Dynamic random access memory with an electrostatic discharge structure and method for manufacturing the same
US6365454B1 (en) Cylindrical capacitor structure and method of manufacture
US7298002B2 (en) Hemispherical silicon grain capacitor with variable grain size
CN1144291C (zh) 半导体集成电路器件以及制造该器件的方法
US20080050878A1 (en) Method for preparing a memory structure
US6245633B1 (en) Fabrication method for a double-side double-crown stacked capacitor
KR20030056805A (ko) 요철 구조의 실린더형 하부 전극을 갖는 반도체 메모리소자의커패시터 및 그 형성방법
KR100630669B1 (ko) 반구형 그레인 커패시터 및 그 형성방법
KR100507364B1 (ko) 반도체소자의 캐패시터 제조방법
KR100929293B1 (ko) 반도체 소자의 커패시터 제조 방법
JP2005086150A (ja) 半導体装置およびその製造方法
KR20010092874A (ko) 반도체장치의 캐패시터 제조방법
KR20000044923A (ko) 반도체 소자의 층간 절연막 평탄화 방법
US20080044970A1 (en) Memory structure and method for preparing the same
JP2003243535A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant