CN101142667A - 使用了导电性粒子的倒装片安装方法及隆起焊盘形成方法 - Google Patents

使用了导电性粒子的倒装片安装方法及隆起焊盘形成方法 Download PDF

Info

Publication number
CN101142667A
CN101142667A CNA2006800084547A CN200680008454A CN101142667A CN 101142667 A CN101142667 A CN 101142667A CN A2006800084547 A CNA2006800084547 A CN A2006800084547A CN 200680008454 A CN200680008454 A CN 200680008454A CN 101142667 A CN101142667 A CN 101142667A
Authority
CN
China
Prior art keywords
electrode
electronic unit
resin
raised pad
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800084547A
Other languages
English (en)
Other versions
CN100533701C (zh
Inventor
一柳贵志
中谷诚一
辛岛靖治
冨田佳宏
平野浩一
藤井俊夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101142667A publication Critical patent/CN101142667A/zh
Application granted granted Critical
Publication of CN100533701C publication Critical patent/CN100533701C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H01L2224/11524—Self-assembly, e.g. self-agglomeration of the bump material in a fluid with special adaptation of the surface or of an auxiliary substrate, e.g. surface shape specially adapted for the self-assembly process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/083—Evaporation or sublimation of a compound, e.g. gas bubble generating agent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Abstract

提供与电子电路的高密度化对应且生产性优异的倒装片安装方法或隆起焊盘形成方法。在电极(2)上粘合有导电性粒子(3)的电子部件(1)上，供给含有焊料粉末(4)和对流添加剂和树脂成分(5)的组合物(6)。将组合物(6)加热至焊料粉末(4)熔融的温度，利用因对流添加剂的沸腾或分解而产生的气体，在组合物的内部产生对流。当产生对流时，则焊料粉末(4)就会流动化而可以在组合物内自由地移动。其结果是，由于熔融了的焊料粉末(4b)以导电性粒子(3)为核，在其周围自会聚及生长，因此就可以形成连接体或隆起焊盘。

Description

使用了导电性粒子的倒装片安装方法及隆起焊盘形成方法
技术领域
本发明涉及在电路基板等电子部件上安装半导体芯片等其他的电子部件的方法及在电路基板或半导体芯片等电子部件的电极上形成隆起焊盘的方法。
背景技术
近年来，在以迅速地扩大普及的携带电话或笔记本电脑、PDA或数字照相机等为代表的电子机器中，小型化·薄型化·轻量化不断推进。另外，由于对高性能化或多功能化的要求也在提高，因此半导体设备及电路产品变得超小型化，这些电子部件的安装技术提高，电子电路的高密度化正在飞跃性地发展。
在电子电路的高密度化中所必需的技术是半导体集成电路(LSI)的高密度安装技术。由于LSI芯片的连接电极(也简称为「电极」)的多管脚化及窄间距化迅速地发展，因此作为半导体封装技术来说，裸芯片的利用倒装片安装的CSP(芯片尺寸封装)及向外部端子的PPGA、BGA安装正在变得一般化。由此，要求能够与搭载IC的高速化或小型化及输入输出端子数的增加对应的新的安装技术。
在进行倒装片安装之时，首先，在半导体芯片上形成多个电极垫，在该电极垫上用焊料或Au等材料形成隆起焊盘。然后，通过将该半导体芯片的隆起焊盘与形成于电路基板上的多个电极相面对地配置，而将隆起焊盘与电极电接合。其后，向半导体芯片与电路基板之间填充树脂材料(底层填料)，提高半导体芯片与电路基板的电接合及机械的接合。
这里，在将电极数超过5,000个这样的下一代LSI安装于电路基板上时，必须形成对应于100μm以下的窄间距的焊盘，然而利用现在的焊料隆起焊盘形成技术，很难与该窄间距化对应。
另外，必须与电极数对应地形成多个隆起焊盘，为了实现低成本化，需要缩短每个芯片的安装节拍(tact)而提高生产性。
作为以往的隆起焊盘形成技术，有镀膜法或网板印刷法等，然而镀膜法虽然适于窄间距化，但是由于其工序复杂，因而在生产性方面有问题。另外，网板印刷法虽然在生产性方面优良，但是由于使用掩模，因此不适于窄间距化。
此种现状之中，近年来，提出过几个在LSI芯片或电路基板的电极上选择性地形成焊料隆起焊盘的技术。由于该技术不仅适于微细隆起焊盘的形成，而且可以实现隆起焊盘的一次性形成，因此在生产性方面优良，作为适于下一代LSI的安装的技术受到关注。
该技术的一个例子例如记载于专利文献1中。如果简单地进行说明，则首先将由焊料粉末与焊剂(flux)的混合物构成的焊膏(solder paste)涂布于形成有发生了表面氧化的电极的电路基板的全面，其后，实施电路基板的加热。这样，就会使焊料粉末熔融，在相邻的电极之间不产生短路地在电极上选择性地形成焊料层。
其他的例子被记载于专利文献2或非专利文献1等中。如果简单地进行说明，则首先将以有机酸铅盐和金属锡作为主成分的膏状组合物(化学反应析出型焊料)涂布于形成有电极的电路基板的全面，其后，实施电路基板的加热。这样，就会引起Pb与Sn的置换反应，使Pb/Sn合金向电路基板的电极上选择性地析出。
另外，例如还存在有专利文献3中记载的方法。该方法首先是将在表面形成了电极的电路基板浸渍于药剂中而仅在电极的表面形成粘接性覆盖膜。然后，通过在该粘接性覆盖膜上粘接焊料粉末，而在电极上选择性地形成隆起焊盘。
但是，所述的方法由于都是在半导体芯片的电极垫上或电路基板的电极上形成隆起焊盘，因此在通常的倒装片安装中，需要
(1)在形成了隆起焊盘后，将半导体芯片搭载于电路基板上，利用焊料回流夹隔隆起焊盘进行电极之间的接合的工序；及
(2)向电路基板与半导体芯片之间注入底层填料树脂而将半导体芯片在电路基板上固定化的工序，从而成为导致成本上升的原因。
所以，最近，例如像专利文献4中所记载的那样，提出如下的方法，即，在半导体芯片的突起电极与电路基板上的电极之间，夹隔着由含有导电性粒子的各向异性导电材料制成的薄膜地进行加热·加压，由此仅将规定的导通部分电接合。
或者，例如像专利文献5中所记载的那样，提出如下的方法，即，将由热硬化树脂及导电性粒子构成的导电性粘接剂向半导体芯片与电路基板之间供给，在将半导体芯片加压的同时，将该导电性粘接剂加热。利用该方法，可以将熔融了的导电性粒子会聚在半导体芯片的电极与电路基板的电极之间而将电极之间电连接，同时可以将半导体芯片与电路基板相互接合。
专利文献1：特开2000-94179号公报
专利文献2：特开平1-157796号公报
专利文献3：特开平7-74459号公报
专利文献4：特开2000-332055号公报
专利文献5：特开2004-260131号公报
非专利文献1：电子安装技术，2000年9月号，38页～45页
但是，在将夹设于电路基板与半导体芯片之间的树脂加压·加热，使熔融了的焊料粉末向半导体芯片的电极与电路基板的电极之间自动地会聚的情况下，涂布于基板上的导电性粘接剂一般来说在该加热阶段会发生高分子化而慢慢地增大粘度。当粘度增加时，则会阻碍熔融了的导电性粒子的流动化，一部分的导电性粒子能够残存于电极垫之间以外的区域。其结果是，有可能产生电极间的绝缘性降低的问题。
发明内容
本发明是鉴于所述情况而完成的。也就是说，本发明的目的在于，提供可以抑制短路而在连接可靠性的方面理想的倒装片安装方法及隆起焊盘形成方法。
为了解决所述问题，本发明提供一种倒装片安装方法，是将第一电子部件与第二电子部件电连接的倒装片安装方法，包括：
(i)准备设置了多个电极a(也称作「连接端子」)的第一电子部件及设置了多个电极b(也称作「电极端子」)的第二电子部件的工序；
(ii)在电极a及电极b的至少一方设置导电性粒子的工序；
(iii)将含有焊料粉末(或「焊料粒子」)、对流添加剂和树脂成分的组合物向第二电子部件上供给的工序；
(iv)将第一电子部件配置于组合物上，使得电极a与电极b相面对的工序；
(v)加热组合物，由导电性粒子及焊料粉末形成将电极a及电极b电连接的连接体(也称作「焊料层」)的工序。
在工序(v)中，由于将组合物加热到焊料粉末熔融的温度，可以使因对流添加剂的沸腾或分解而产生的气体流动，因此在组合物的内部产生对流。利用该对流，就可以使焊料粉末流动化，在组合物内自由地移动。其结果是，由于以导电性粒子作为核，在其周围熔融了的焊料粉末发生自会聚及生长，因此就可以形成将电极之间相互连接的连接体。而且，熔融了的焊料粉末如上所述地自会聚是因为，导电性粒子及/或电极对于焊料粉末具有浸润性。
本发明的倒装片安装方法中，最好第一电子部件为半导体芯片，第二电子部件为电路基板。
导电性粒子只要是由具有导电性的材料形成的粒子，则无论是由何种材料形成都可以。例如导电性粒子优选从由单一组成的金属构成的金属粒子、焊料粒子、镀敷过的金属粒子及镀敷过的树脂粒子构成的组中选择的至少一种以上的粒子。如果要具体说明，则作为「由单一组成的金属构成的金属粒子」，可以举出由Cu、Ag、Au、Ni、Pt、Sn、Bi或Zn等金属构成的粒子，作为「焊料粒子」，可以举出由Sn-Pb、Sn-Ag、Sn-Ag-Cu、Sn-Bi-Ag-In、Sn-Bi-Zn、Sn-Bi-Ag-Cu、Sn-Zn、Sn-Sb或Sn-Pb-Ag等合金构成的粒子，作为「镀敷过的金属粒子」，可以举出用从由Cu、Ag、Au、Ni及Sn构成的组中选择的至少一种以上的金属材料镀膜的金属粒子(该金属粒子自身是由从由Cu、Ag、Au、Ni、Pt、Sn、Bi及Zn构成的组中选择的至少一种以上的金属材料构成的粒子)，另外，作为「镀敷过的树脂粒子」，是用从由Cu、Ag、Au、Ni及Sn构成的组中选择的至少一种以上的金属材料镀膜的树脂粒子，树脂粒子自身是由从由环氧树脂、酚醛树脂、聚酰亚胺树脂、聚酰胺树脂、蜜胺树脂、不饱和聚酯树脂、醇酸树脂、氰酸酯树脂、二乙烯基苯聚合物、二乙烯基苯-苯乙烯共聚物、二乙烯基苯-丙烯酸酯共聚物、邻苯二甲酸二烯丙基酯聚合物、三烯丙基异氰酸酯聚合物、苯胍胺聚合物、聚乙烯、聚丙烯、聚甲基戊烯、聚氯乙烯、聚四氟乙烯、聚苯乙烯、聚甲基丙烯酸甲酯、聚对苯二甲酸乙二醇酯、聚对苯二甲酸丁二醇酯、聚砜、聚苯醚及聚缩醛构成的组中选择的至少一种以上的材料形成。导电性粒子的优选的粒径例如为1μm～50μm。而且，在将该导电性粒子设于电极上之时，最好将导电性粒子固定或粘合在电极上。
在某个优选的实施方式中，工序(v)中，将树脂成形硬化而形成将第一电子部件和第二电子部件相互地粘接的树脂层。
工序(iii)中供给的组合物中所含的树脂成分中，优选含有从由环氧树脂、不饱和聚酯树脂、醇酸树脂、聚丁二烯树脂、聚酰亚胺树脂、聚酰胺树脂及氰酸酯树脂构成的组中选择的至少一种以上的树脂(或热硬化树脂的主剂)。另外，在树脂成分中还可以含有硬化剂或交联剂。作为该硬化剂或交联剂，可以举出脂肪族胺、芳香族胺、脂肪族酸酐、脂环式酸酐、有机过氧化物或多元酸等。而且，最好工序(iii)中供给的组合物具有糊状或薄片状的形态。
工序(iii)中供给的组合物中所含的对流添加剂最好在所需的温度下具有沸点或分解而产生气体。例如，对流添加剂优选在树脂成分的硬化反应开始温度(T0)与硬化反应峰值温度(T1)之间具有沸点，或分解而产生气体的物质。所谓硬化反应开始温度(T0)是指，如图9中所示，在对树脂成分进行示差扫描热量测定而得的DSC曲线中，上升为放热峰的曲线部分的拐点P的切线与基线相交的点的温度。另外，所谓硬化反应峰值温度(T1)是指，对树脂成分进行示差扫描热量测定而得的DSC曲线的放热峰的温度。这里所说的「示差扫描热量测定」是使用了示差扫描热量计(精工仪器株式会社制，型号：DSC220)的示差扫描热量测定，是将所述树脂成分加入铝制的样品盘中，在以10℃/分钟的升温速度从室温开始升温的条件下进行的。
作为对流添加剂，有分解型的对流添加剂或蒸发型的对流添加剂等。具体来说，作为分解型的对流添加剂，可以举出碳酸氢钠、偏硼酸铵、氢氧化铝、片钠铝石或偏硼酸钡等，作为蒸发型的对流添加剂，可以举出丁基卡必醇、异丁醇、二甲苯、异戊醇、乙酸丁酯、四氯乙烯、甲基异丁基酮、乙基卡必醇或乙二醇等中沸点溶剂或高沸点溶剂。而且，对流添加剂也可以是将所述说明中所例示的物质组合了的混合物。
在某个优选的实施方式中，工序(iii)中供给的组合物中所含的焊料粉末虽然也可以是由Pb-Sn合金等常规的焊料材料构成的粉末，然而也可以是鉴于环境问题而在最近所开发的焊料材料，例如由Sn-Ag系合金、Sn-Ag-Cu系合金、Sn-Bi-Ag-In系合金、Sn-Bi-Zn系合金、Sn-Bi-Ag-Cu系合金、Sn-Zn系合金或Sn-Sb系合金等无铅焊料材料构成的粉末。
本发明中，还提供利用所述倒装片安装方法得到的倒装片安装体。该情况下，所得的倒装片安装体具有将设于第一电子部件上的多个电极a、与电极a对应地形成于第二电子部件上的多个电极b利用连接体电连接的构成。最好第一电子部件为半导体芯片，第二电子部件为电路基板。
另外，本发明不仅提供倒装片安装方法，还提供隆起焊盘形成方法。本发明的隆起焊盘形成方法是在电子部件的多个电极上形成隆起焊盘的方法，包括：
(i)准备设置了多个电极(或「电极端子」或者「连接端子」)的电子部件及脱模性外罩的工序；
(ii)在电极上设置导电性粒子的工序；
(iii)向电子部件的形成了电极的面A上，供给含有焊料粉末、对流添加剂和树脂成分的组合物的工序；
(iv)在组合物上配置脱模性外罩(或「盖子材料」)的工序；
(v)加热组合物，由导电性粒子及焊料粉末在电极上形成隆起焊盘，由树脂成分在电子部件和脱模性外罩之间形成树脂层的工序；
(vi)去除脱模性外罩的工序。
工序(vi)中，也可以不仅去除脱模性外罩，还去除树脂层。
工序(v)中，由于将组合物加热到焊料粉末熔融的温度，可以使因对流添加剂的沸腾或分解而产生的气体流动，因此在组合物的内部产生对流。利用该对流，就可以使焊料粉末流动化，在组合物内自由地移动。其结果是，由于以导电性粒子作为核，在其周围熔融了的焊料粉末发生自会聚及生长，因此就可以在电极上形成隆起焊盘。
该隆起焊盘形成方法中，电子部件优选半导体芯片或电路基板。另外，导电性粒子优选从由单一组成的金属构成的金属粒子、焊料粒子、镀敷过的金属粒子及镀敷过的树脂粒子构成的组中选择的至少一种以上的粒子。如果要具体说明，则与所述的倒装片安装方法相同，作为「由单一组成的金属构成的金属粒子」，可以举出由Cu、Ag、Au、Ni、Pt、Sn、Bi或Zn等金属构成的粒子，作为「焊料粒子」，可以举出由Sn-Pb、Sn-Ag、Sn-Ag-Cu、Sn-Bi-Ag-In、Sn-Bi-Zn、Sn-Bi-Ag-Cu、Sn-Zn、Sn-Sb或Sn-Pb-Ag等合金构成的粒子，作为「镀敷过的金属粒子」，可以举出用从由Cu、Ag、Au、Ni及Sn构成的组中选择的至少一种以上的金属材料镀膜的金属粒子(该金属粒子自身是由从由Cu、Ag、Au、Ni、Pt、Sn、Bi及Zn构成的组中选择的至少一种以上的金属材料构成的粒子)，另外，作为「镀敷过的树脂粒子」，是用从由Cu、Ag、Au、Ni及Sn构成的组中选择的至少一种以上的金属材料镀膜的树脂粒子，树脂粒子自身是由从由环氧树脂、酚醛树脂、聚酰亚胺树脂、聚酰胺树脂、蜜胺树脂、不饱和聚酯树脂、醇酸树脂、氰酸酯树脂、二乙烯基苯聚合物、二乙烯基苯-苯乙烯共聚物、二乙烯基苯-丙烯酸酯共聚物、邻苯二甲酸二烯丙基酯聚合物、三烯丙基异氰酸酯聚合物、苯胍胺聚合物、聚乙烯、聚丙烯、聚甲基戊烯、聚氯乙烯、聚四氟乙烯、聚苯乙烯、聚甲基丙烯酸甲酯、聚对苯二甲酸乙二醇酯、聚对苯二甲酸丁二醇酯、聚砜、聚苯醚及聚缩醛构成的组中选择的至少一种以上的材料形成。导电性粒子的优选的粒径也与所述的倒装片安装方法相同，例如为1μm～50μm。在将该导电性粒子设于电极上之时，最好将导电性粒子固定或粘合在电极上。
在某个优选的实施方式中，工序(iii)中供给的组合物中所含的树脂成分中，优选含有从由环氧树脂、不饱和聚酯树脂、醇酸树脂、聚丁二烯树脂、聚酰亚胺树脂、聚酰胺树脂及氰酸酯树脂构成的组中选择的至少一种以上的树脂。另外，在树脂成分中还可以含有硬化剂或交联剂。作为该硬化剂或交联剂，可以举出脂肪族胺、芳香族胺、脂肪族酸酐、脂环式酸酐、有机过氧化物或多元酸等。组合物中所含的树脂成分也可以是在加热时不硬化，在冷却时具备流动性的树脂。而且，最好工序(iii)中供给的组合物具有糊状或薄片状的形态。
工序(i)中准备的脱模性外罩优选由从由硅树脂、氟树脂及聚丙烯树脂构成的组中选择的至少一种以上的树脂构成的板状物。或者，工序(i)中准备的脱模性外罩优选涂覆了从由硅油、无机氧化物、无机氮化物及无机氮化氧化物构成的组中选择的至少一种以上的材料的板状物。
在某个优选的实施方式中，在工序(i)和工序(ii)之间，还包括在除设置了电极的区域以外的电子部件的面A上形成脱模剂层的工序，工序(vi)中，不仅进行去除脱模性外罩的操作，还进行去除树脂层及脱模剂层的操作。
另外，在某个优选的实施方式中，在工序(i)中准备的脱模性外罩的面B上，与电子部件的电极对应地形成多个凸台，并且在除去凸台以外的区域中形成脱模剂层，
工序(iv)中，将脱模性外罩配置于组合物上，使得凸台与电极分别相面对，
工序(v)中，由导电性粒子及焊料粉末形成将凸台与电极连接的隆起焊盘，另外，
工序(vi)中，在隆起焊盘上残留了凸台的状态下进行去除脱模性外罩及脱模剂层的操作。而且，也可以使工序(i)中准备的脱模性外罩上所形成的脱模剂层的厚度大于凸台的厚度。
而且，本发明中，可以理解，还可以提供一种隆起焊盘安装体，是利用所述隆起焊盘形成方法得到的隆起焊盘安装体，其在设于电子部件上的多个电极上形成了隆起焊盘。
本发明中，利用设于电极上的导电性粒子，可以有效地捕捉流动化了的焊料粉末而形成连接体(「焊料层」)或隆起焊盘。
由此，利用本发明的倒装片安装方法，可以在电极以外的区域中消除焊料粉末的残存，可以防止短路等。其结果是，利用所得的倒装片安装体，可以实现生产性优良、连接可靠性高的倒装片安装体。
利用本发明的隆起焊盘形成方法，由于借助设于电子部件的电极上的导电性粒子，可以有效地捕捉焊料粉末，因此可以生产性良好地形成多个隆起焊盘。利用所得的隆起焊盘安装体，可以实现具有均一的形状的隆起焊盘，可以获得隆起焊盘之间的绝缘性优良的可靠性高的隆起焊盘安装体。
附图说明
图1(a)～(e)是表示实施方式1的本发明的倒装片安装方法的工序剖面图。
图2(a)～(d)是部分地表示实施方式1的本发明的倒装片安装方法的各工序的工序剖面图。
图3(a)～(c)是表示实施方式2的本发明的倒装片安装体的剖面图。
图4(a)～(f)是表示实施方式3的本发明的隆起焊盘形成方法的工序剖面图。
图5(a)～(g)是表示实施方式4的本发明的隆起焊盘形成方法的工序剖面图。
图6(a)及(b)是实施方式5的本发明的隆起焊盘形成方法中所用的脱模性外罩的俯视图及剖面图(用线A-A切取的剖面图)，图6(c)是表示其变形例的剖面图。
图7(a)～(f)是表示实施方式5的本发明的隆起焊盘形成方法的工序剖面图。
图8(a)及(b)是表示实施方式5的本发明的隆起焊盘形成方法的变形例的工序剖面图。
图9是对树脂成分进行示差扫描热量测定而得的DSC曲线的概念图。
其中，1第二电子部件(例如电路基板)，2第二电子部件的电极b(例如电极端子)，3、3a、3b、23导电性粒子，4、24焊料粉末，4a熔融焊料粉末，4b、24b熔融焊料粉末，5、25树脂成分，6、26组合物(树脂组合物)，7第一电子部件的电极a(例如连接端子)，8第一电子部件(例如半导体芯片)，9、28因对流添加剂而产生的气体，10连接体(焊料层)，21电子部件，22电极，29树脂层，30、45、55隆起焊盘，31、43、53脱模剂层，27、41、51脱模性外罩，42、52凸台，44、54形成凸台的顶部的突出部
具体实施方式
下面将在参照附图的同时，对本发明的实施形态进行说明。而且，对于相同的构成要素使用相同的符号，有时将说明省略。
(实施方式1)
图1是表示本发明的实施方式1的倒装片安装方法的工序的工序剖面图。
首先，如图1(a)所示，在设于电路基板1(即「第二电子部件」)的上面的电极2上，粘合与焊料浸润性高的导电性粒子3(例如Ag粉末)。作为粘合方法，有在电极2上选择性地压接导电性粒子3的方法、将含有导电性粒子3的膏剂选择性地印刷在电极2上的方法。或者，还有如下的方法，即，在电极2的表面涂布粘接用焊剂，在散布了导电性粒子3而仅在电极2上粘合了导电性粒子3后，将电路基板1上的导电性粒子3扫落。作为粘接用焊剂，由于可以将导电性粒子3牢固地粘接在电极2上，因此优选在焊料熔融时具有高粘度(粘性)的焊剂。
然后，如图1(b)所示，在设置了电极2(即「电极b」)的电路基板1的面上，涂布糊状的树脂组合物6(本说明书中也称作「组合物」)。该糊状的树脂组合物6是向含有作为树脂成分5的以双酚A型环氧树脂和双氰胺作为主成分的热硬化性树脂及作为蒸发型的对流添加剂的乙酸丁酯的混合物中，均一地分散了由Pb-Sn系合金构成的焊料粉末4的组合物。
然后，如图1(c)所示，使设置了电极7(即「电极a」)的半导体芯片8(即「第一电子部件」)与树脂组合物6的上面抵接。此时，将半导体芯片8配置为，半导体芯片8的电极7如图所示，与电路基板1上的电极2分别相面对。
然后，如图1(d)所示，加热电路基板1，使树脂组合物6的温度上升。这样，树脂组合物6的粘度即降低，并且对流添加剂的丁基卡必醇沸腾而产生气体9。该气体9会向外部排出，而在树脂组合物6的内部产生对流(参照图1(d)的「箭头」)。当产生该对流时，则焊料粉末4就会因导电性粒子的高浸润性，而向电极2上自会聚，因而就会形成将电极2与电极3之间连接的连接体10(或「焊料层」)。
最终如图1(e)所示，可以获得将电路基板1的电极2与半导体芯片8的电极7利用连接体10电连接了的倒装片安装体。
以下，参照图2，对对流过程的导电性粒子3的作用进行详细说明。图2是部分地表示了本发明的实施方式1的倒装片安装方法的各工序的剖面图。
首先，如图2(a)所示，焊料粉末4利用因树脂组合物6的温度上升而产生的气体(未图示)的对流在树脂组合物6内流动。由于温度高，因此焊料粉末4的一部分变为熔融焊料粉末4a，与焊料粉末4一起在树脂组合物6内流动。此外，当焊料粉末4及/或熔融焊料粉末4a到达电极2时，则其流动就被粘合在电极2的上面的导电性粒子3抑制。此时，熔融焊料粉末4a被与焊料浸润性高的导电性粒子3捕捉而热粘接在其周围，从而可以形成熔融焊料4b。
其后，如图2(b)所示，被电极2上的导电性粒子3捕捉了的熔融焊料4b在进一步取入自会聚在其周围的焊料粉末4及熔融焊料粉末4a的同时，以导电性粒子3为核而继续生长。最终，如图2(c)所示，因熔融焊料4b的上端到达半导体芯片8的电极7，而可以获得将电路基板1的电极2与半导体芯片8的电极7电连接的连接体10(参照图2(d))。
而且，在该过程之时，当使树脂组合物6中的树脂成分5硬化时，则由于可以在电路基板1与半导体芯片8之间形成将电路基板1与半导体芯片8机械地相互粘接的树脂层，因此就具有可以省略以往所必需的底层填料树脂的填充工序的优点。
实施方式1中，虽然作为树脂组合物6的树脂成分5，对使用了含有双酚A型环氧树脂的热硬化性树脂的例子进行了说明，但是本发明并不限定于此。例如，也可以使用含有聚酰亚胺树脂、氰酸酯树脂等的热硬化性树脂，可以获得相同的效果。
另外，虽然作为导电性粒子对使用了Ag粉的例子进行了说明，但是本发明并不限定于此。例如，可以使用利用Au粉、Cu粉等与焊料浸润性高的金属粉末；或它们的合金粉末或Cu或焊料等进行了金属镀膜的树脂粉末等。而且，作为导电性粒子3，也可以使用其熔点高于焊料粉末4的焊料粉末，这样就可以提供用于捕捉熔融焊料粉末4a等的核。该情况下，作为导电性粒子3的焊料粉末在完成了作为用于捕捉熔融焊料粉末4a等的核的功能后，与熔融焊料4b一体化地融合，用于连接体10的形成。
另外，实施方式1中，虽然对将树脂组合物6作为糊状树脂涂布于电路基板1上的例子进行了说明，但是也可以预先将树脂组合物6半硬化而作为预浸料坯状态的薄片状树脂使用。
(实施方式2)
下面，参照图3，对本发明的实施方式2的倒装片安装体进行说明。
图3(a)是本发明的实施方式2的倒装片安装体的剖面图。该倒装片安装体是利用所述的实施方式1的倒装片安装方法得到的。也就是说，将导电性粒子3放置于电路基板1的电极2上，利用该导电性粒子3捕捉熔融焊料粉末4a而形成了连接体10。连接体10是熔融焊料4b以导电性粒子3作为核生长至半导体芯片8的电极7处的部分，将电路基板1的电极2与半导体芯片8的电极7相互电连接。
另外，图3(b)是表示本发明的实施方式2的倒装片安装体的变形例的剖面图。图3(b)中，将导电性粒子3粘合配置于半导体芯片8的电极7上，利用该导电性粒子3捕捉熔融焊料粉末4a而形成连接体10。该情况下也相同，该连接体10是熔融焊料4b以半导体芯片8的电极7上的导电性粒子3为核而生长至电路基板1的电极2处的部分，将电路基板1的电极2与半导体芯片8的电极7相互电连接。
另外，图3(c)是表示本发明的实施方式2的倒装片安装体的其他的变形例的剖面图。图3(c)中，导电性粒子3不仅粘合在电路基板1的电极2上，还粘合在半导体芯片8的电极7上。所以，熔融焊料粉末4a被以该导电性粒子3a、3b为核而捕捉，熔融焊料4b相面对地生长。其结果是，可以在极短时间内有效地使熔融焊料粉末4a在电极2与电极7之间自会聚而形成连接体10，可以进一步实现连接可靠性的提高。
而且，图3中，虽然对于在电路基板1上安装了1个半导体芯片的例子进行了说明，但是也可以同样地安装多个半导体芯片。另外，也可以向电路基板1上安装多个芯片电阻、芯片电容器等芯片部件。
本发明的倒装片安装体的构成中，因存在于连接体10中的导电性粒子(3、3a、3b)而自会聚了的焊料成分与粘合有导电性粒子(3、3a、3b)的电极2、7的连接可靠性提高。例如，可以获得能够减少在对连接体10施加应力之时因产生裂缝而导致连接故障的可能性等应力缓解作用。该情况下，通过将进行了焊料镀膜或金属镀膜的树脂粒子作为导电性粒子(3、3a、3b)使用，就可以获得进一步的应力缓解作用。
(实施方式3)
下面，参照图4，对本发明的实施方式3的隆起焊盘形成方法进行说明。图4是表示本发明的实施方式3的隆起焊盘形成方法的工序的剖面图。
首先，如图4(a)所示，在例如设于半导体芯片或电路基板等电子部件21的上面的电极22(或「电极端子」或者「连接端子」)上，粘合与焊料浸润性高的导电性粒子23(例如Ag粉末)。作为粘合方法，可以使用如下的方法，即，在电极22的表面涂布粘接用焊剂，在散布了导电性粒子23而仅在电极22上粘合了导电性粒子23后，将电路基板21上的导电性粒子23扫落。或者，也可以使用将含有导电性粒子23的膏剂选择性地印刷在电极22上的方法。而且，作为粘接用焊剂，由于可以将导电性粒子23牢固地粘接在电极22上，因此优选在焊料熔融时具有高粘度(粘性)的焊剂。
然后，如图4(b)所示，在设置了电极22的电路基板21的上面，涂布糊状的树脂组合物26。该糊状的树脂组合物26含有作为树脂成分25的以双酚F型环氧树脂作为主成分的树脂成分及作为对流添加剂的丁基卡必醇和异丁醇的混合液，是在它们之中均一地分散了由Pb-Sn系合金构成的焊料粉末的组合物。
然后，如图4(c)所示，使例如由聚丙烯树脂等构成的板状物的脱模性外罩27与树脂组合物26的上面抵接。
然后，如图4(d)的箭头所示，从下面加热电子部件21，使树脂组合物26的温度上升。这样，树脂组合物26的粘度即降低，并且对流添加剂的丁基卡必醇和异丁醇的混合物沸腾而产生气体28。该气体28会向外部排出，而在树脂组合物26的内部产生对流(参照图4(d)的「箭头」)。当产生该对流时，则焊料粉末24就会流动化，在对流的同时开始熔融，并且因高浸润性而向电极22附近自会聚。而且，焊料粉末24被粘合在电极22上的导电性粒子23抑制了其流动，并且熔融焊料24b会逐渐地生长，以形成隆起焊盘。
然后，如图4(e)所示，当在熔融焊料24b的上端生长至脱模性外罩27的状态下将电子部件21冷却时，则可以获得包含了导电性粒子23的隆起焊盘30，并且树脂成分25硬化而可以获得树脂层29。
最终如图4(f)所示，将脱模性外罩27从电子部件21上去除。具体来说，将脱模性外罩27从树脂层29上剥离。该情况下，脱模性外罩27由于是由对所得的树脂层29不具有粘接性的聚丙烯树脂等形成，因此可以很容易地从树脂层29上剥离。利用以上操作，就可以获得在电极22上设置了包含了导电性粒子23的隆起焊盘30的电子部件21。
而且，虽然未图示，但是也可以在向所得的电子部件21上，利用其他的工序倒装片连接半导体芯片之时，附加性地除去树脂层29。
实施方式3中，虽然对于作为脱模性外罩27使用了由聚丙烯树脂构成的板状物的例子进行了说明，但是并不限定于此。例如，也可以使用由硅树脂或氟树脂等构成的板状物，另外，还可以使用在表面涂布了硅油等脱模剂的板状物。
实施方式3的隆起焊盘形成方法并不限于所说明的方式，可以进行各种变更。下面对于其一个例子进行说明。
也可以取代如上所述的脱模性外罩，而将与焊料浸润性低的例如玻璃等作为脱模性外罩使用。此外，在焊料成分生长至脱模性外罩而固化了的材料的树脂成分依然尚未硬化的状态下，将脱模性外罩从树脂组合物上剥离。该情况下，由于脱模性外罩与焊料的浸润性低，因此可以很容易地从树脂组合物上剥离。此外，残存在形成于电子部件的电极上的隆起焊盘之间的树脂组合物例如也可以利用蚀刻或溶剂等除去。利用此种手法，也可以获得在一方的面上仅设置了包含导电性粒子的隆起焊盘的电子部件。作为该情况下所使用的树脂组合物的树脂成分，优选使用如下的树脂，即，在焊料粉末对流的温度下不会有硬化的情况，并且在隆起焊盘形成后的冷却时具有流动性。
(实施方式4)
下面，参照图5，对本发明的实施方式4的隆起焊盘形成方法进行说明。而且，对于与图4相同的构成要素使用相同的符号进行说明。图5是表示了本发明的实施方式4的隆起焊盘形成方法的工序的剖面图。
首先，如图5(a)所示，在除了设置了电极22的区域以外的电子部件21(例如半导体芯片或电路基板)的面A上，通过涂布硅树脂等脱模剂而形成脱模剂层(或「脱模性薄膜」)31。此后，在电极22及脱模剂层31之上，利用与实施方式1中所说明的相同的方法粘合与焊料浸润性高的导电性粒子23(例如Ag粉末)。
然后，如图5(b)所示，涂布糊状的树脂组合物26。该糊状的树脂组合物26是在含有作为树脂成分25的以邻苯二甲酸酐和甘油作为主成分的热硬化性树脂及作为分解型的对流添加剂的偏硼酸铵的混合物中，均一地分散了由Pb-Sn系合金构成的焊料粉末24的组合物。
然后，如图5(c)所示，将例如由聚丙烯薄片或硅树脂薄片等制成的脱模性外罩27与树脂组合物26的上面抵接。
然后，如图5(d)所示，从下面加热电子部件21，使树脂组合物26的温度上升。这样，树脂组合物26的粘度就会降低，并且对流添加剂的偏硼酸铵分解而产生气体28。该气体28会向外部排出，从而在树脂组合物26的内部产生对流(参照图5(d)的「箭头」)。当产生该对流时，焊料粉末24即流动化，在进行对流的同时开始熔融，并且因浸润性而向电极22附近自会聚。而且，由于焊料粉末24被粘合在电极22上的导电性粒子23抑制了其流动，并且被与焊料的浸润性高的导电性粒子23捕捉而热粘接在其周围，因此熔融焊料24b就会逐渐地生长，以形成隆起焊盘。
也就是说，本实施方式4中，焊料粉末24及熔融焊料粉末(未图示)因对流而流动，被导电性粒子23捕捉地向电极22上自会聚的过程；及熔融焊料24b生长的过程与参照图2所说明的过程相同。
然后，如图5(e)所示，当在熔融焊料24b的上端生长至脱模性外罩27的状态下将电子部件21冷却时，则可以由熔融焊料24b及导电性粒子23得到隆起焊盘30，并且树脂组合物26中的树脂成分25硬化而可以得到树脂层29。
然后，如图5(f)所示，将脱模性外罩27从电子部件21上去除。具体来说，将脱模性外罩27从树脂层29上剥离。脱模性外罩27由于由对树脂层29不具有粘接性的聚丙烯树脂等制成，因此可以容易地从树脂层29上剥离。
然后，如图5(g)所示，通过将树脂层29及脱模剂层31去除，就可以最终地得到在一方的面上仅设置了隆起焊盘30的电子部件21。
而且，本实施方式中，虽然对于作为形成脱模剂层31的脱模剂使用了硅树脂的例子进行了说明，但是并不限定于此。例如，也可以形成由聚丙烯树脂或氟树脂等构成的脱模剂层；或涂布了硅油等脱模剂的脱模剂层等。
(实施方式5)
下面，使用图6～图8，对本发明的实施方式5的隆起焊盘形成方法进行说明。而且，对于与图4相同的构成要素使用相同的符号。
图6(a)及(b)是本发明的实施方式5的隆起焊盘形成方法中所用的脱模性外罩的俯视图及剖面图(用线A-A切取的剖面图)。
图6(a)中，在脱模性外罩41的面B上，形成有例如由Cu或Sn等构成的多个凸台42。该多个凸台42被形成于与电子部件(未图示)的多个电极分别对应的位置上。本实施方式中，在除去形成了凸台42的区域以外的脱模性外罩41的面B上，例如通过涂布环氧树脂等脱模剂而形成脱模剂层43。
图6(c)是表示了脱模性外罩的变形例的剖面图(用线A-A切取的剖面图)。该变形例的特征是，涂布于除去凸台52以外的面B上的脱模剂层53的厚度被制成比凸台52更厚。
下面，通过参照图7，对使用了图6(a)及(b)中所示的脱模性外罩41的隆起焊盘形成方法进行说明。
首先，如图7(a)所示，与实施方式3的情况相同，在例如设于半导体芯片或电路基板等电子部件21的上面的电极22上，粘合与焊料浸润性高的导电性粒子23(例如Ag粉末)。
然后，如图7(b)所示，在电子部件21的上面涂布糊状的树脂组合物26。该树脂组合物26是在含有作为树脂成分25的由乙二醇、马来酸酐和过氧化苯甲酰构成的树脂；及作为分解型的对流添加剂的碳酸氢钠的混合物中，均一地分散了由Sn-Zn系合金构成的焊料粉末24的组合物。
然后，如图7(c)所示，将脱模性外罩41与树脂组合物26的上面抵接。此时，使电子部件21上的电极22与脱模性外罩41的凸台42分别相面对地抵接。
然后，如图7(d)所示，加热电子部件21，使树脂组合物26的温度上升。这样，树脂组合物26的粘度就会降低，并且对流添加剂的碳酸氢盐分解而产生气体28。该气体28会向外部排出，在树脂组合物26的内部产生对流(参照图7(d)的「箭头」)。当产生该对流时，焊料粉末24即流动化，在进行对流的同时开始熔融，并且因浸润性而向电极22附近自会聚。而且，由于焊料粉末24被粘合在电极22上的导电性粒子23抑制了其流动，并且被与焊料的浸润性高的导电性粒子23捕捉而热粘接在其周围，因此熔融焊料24b就会逐渐地生长，以形成隆起焊盘。
最终，如图7(e)所示，熔融焊料24b作为隆起焊盘主体生长，直至熔融焊料24b的上端与脱模性外罩41上的凸台42连接的状态。此后，在隆起焊盘上残留有凸台的状态下将脱模性外罩41及脱模剂层43去除。该情况下，最好在熔融焊料24b处于尚未固化的状态中，而树脂成分25处于硬化的状态期间，将脱模性外罩41及脱模剂层43剥离。
此后，当熔融焊料24b固化时，即如图7(f)所示，可以获得具备了比树脂层29更厚而高度均一的球面状的突出部44的隆起焊盘45。
所得的隆起焊盘45中，例如可以在半导体芯片的倒装片安装工序中将树脂层29作为接合间隔限制材料使用，能够实现接合等的可靠性优良的安装。
而且，为了使隆起焊盘45的厚度大于树脂层29，可以使用硬化收缩度大于焊料的树脂成分25。
下面，参照图8，对使用了图6(c)所示的脱模性外罩51的隆起焊盘形成方法进行说明。
图8是使用了图6(c)的脱模性外罩51的隆起焊盘形成方法，然而图8(a)、(b)分别与图7(e)、(f)对应，其他的工序与图7相同。
首先，如图8(a)所示，与图7(e)相同地使熔融焊料24b的上端生长至与脱模性外罩51上的凸台52连接的状态。此时，由于设于脱模性外罩51上的脱模剂层53的厚度大于凸台52，因此熔融焊料24b就变为从树脂层29中突出的状态。
最终，如图8(b)所示，在将脱模性外罩51及脱模剂层53剥离后，当熔融焊料24b固化时，则可以获得具备了比树脂层29更厚而高度均一的球面状的突出部54的隆起焊盘55。像这样，通过改变脱模剂层53的厚度，就可以自由地设定隆起焊盘55的高度。另外，不会有受到树脂成分的硬化收缩度等限制的情况，适用范围拓宽。
以上对各种实施方式进行了说明，可以理解，利用实施方式3～5的隆起焊盘形成方法，能够制作出具备了形状均一且隆起焊盘间的绝缘性优良的隆起焊盘的隆起焊盘安装体。另外，应当注意，本发明并不限定于所述的实施方式，可以进行各种变更。
例如，本发明的隆起焊盘形成方法的各实施方式中，虽然对将树脂组合物作为糊状印刷涂布于电子部件上的例子进行了说明，但是也可以将树脂组合物中的树脂成分预先半硬化，作为预浸料坯状态的薄片，将树脂组合物夹入电子部件与脱模性外罩之间使用。
而且，如上所述的本发明包含以下的方式：
第一方式：一种倒装片安装方法，是将第一电子部件与第二电子部件电连接的倒装片安装方法，其包括：
(i)准备设置了多个电极a的第一电子部件及设置了多个电极b的第二电子部件的工序、
(ii)在所述电极a及所述电极b的至少一方设置导电性粒子的工序、
(iii)将含有焊料粉末、对流添加剂和树脂成分的组合物向所述第二电子部件上供给的工序、
(iv)按照所述电极a与所述电极b相面对的方式将所述第一电子部件配置于所述组合物上的工序以及
(v)加热所述组合物，由所述导电性粒子及所述焊料粉末形成将所述电极a及所述电极b电连接的连接体的工序。
第二方式：根据所述第一方式所述的倒装片安装方法，其特征是，在所述工序(v)中，将所述树脂成分硬化而形成将所述第一电子部件和第二电子部件相互粘接的树脂层。
第三方式：根据所述第一或第二方式所述的倒装片安装方法，其特征是，所述工序(i)中准备的所述第一电子部件为半导体芯片，另外，所述工序(i)中准备的所述第二电子部件为电路基板。
第四方式：根据所述第一～第三方式的任意一项中所述的倒装片安装方法，其特征是，所述工序(ii)中设置的所述导电性粒子是从由金属粒子、焊料粒子、镀敷过的金属粒子及镀敷过的树脂粒子构成的组中选择的至少一种以上的粒子。
第五方式：根据所述第一～第四方式的任意一项中所述的倒装片安装方法，其特征是，所述工序(iii)中供给的所述组合物具有糊状或薄片状的形态。
第六方式：根据所述第一～第五方式的任意一项中所述的倒装片安装方法，其特征是，所述工序(iii)中供给的所述组合物中所含的所述对流添加剂在所述树脂成分的硬化反应开始温度与硬化反应峰值温度之间具有沸点或分解而产生气体。
第七方式：根据所述第一～第六方式的任意一项中所述的倒装片安装方法，其特征是，所述工序(iii)中供给的所述组合物中所含的所述对流添加剂是从由二甲苯、异丁醇、异戊醇、乙酸丁酯、四氯乙烯、甲基异丁基酮、乙基卡必醇、丁基卡必醇、乙二醇、氢氧化铝、片钠铝石、偏硼酸铵、偏硼酸钡及碳酸氢钠构成的组中选择的至少一种以上的物质。
第八方式：根据所述第一～第七方式的任意一项中所述的倒装片安装方法，其特征是，所述工序(iii)中供给的所述组合物中所含的所述树脂成分中，含有从由环氧树脂、不饱和聚酯树脂、醇酸树脂、聚丁二烯树脂、聚酰亚胺树脂、聚酰胺树脂及氰酸酯树脂构成的组中选择的至少一种以上的树脂。
第九方式：一种倒装片安装体，是利用所述第一～第八方式的任意一项中所述的倒装片安装方法得到的倒装片安装体，将第一电子部件的多个电极a与第二电子部件的多个电极b相互地电连接。
第十方式：根据所述第九方式所述的倒装片安装体，其特征是，所述第一电子部件为半导体芯片，所述第二电子部件为电路基板。
第十一方式：一种隆起焊盘形成方法，是在电子部件的多个电极上形成隆起焊盘的方法，包括：
(i)准备设置了多个电极的电子部件及脱模性外罩的工序、
(ii)在所述电极上设置导电性粒子的工序、
(iii)向所述电子部件的形成了所述电极的面A上，供给含有焊料粉末、对流添加剂和树脂成分的组合物的工序、
(iv)在所述组合物上配置脱模性外罩的工序、
(v)加热所述组合物，由所述导电性粒子及所述焊料粉末在所述电极上形成隆起焊盘，由所述树脂成分在所述电子部件和所述脱模性外罩之间形成树脂层的工序以及
(vi)去除所述脱模性外罩的工序。
第十二方式：根据所述第十一方式所述的隆起焊盘形成方法，其特征是，所述工序(vi)中，不仅去除所述脱模性外罩，还去除所述树脂层。
第十三方式：根据所述第十一或十二方式所述的隆起焊盘形成方法，其特征是，所述工序(i)中准备的所述脱模性外罩是由从由硅树脂、氟树脂及聚丙烯树脂构成的组中选择的至少一种以上的树脂制成的板状物；或者是涂覆了从由硅油、无机氧化物、无机氮化物及无机氮化氧化物构成的组中选择的至少一种以上的材料的板状物。
第十四方式：根据所述第十一～十三方式中任意一项所述的隆起焊盘形成方法，其特征是，在所述工序(i)和所述工序(ii)之间，还包括在除设置了电极的区域以外的所述电子部件的面A上形成脱模剂层的工序，
所述工序(vi)中，不仅进行去除所述脱模性外罩的操作，还进行去除所述树脂层及所述脱模剂层的操作。
第十五方式：根据所述第十一～十三方式中任意一项所述的隆起焊盘形成方法，其特征是，在所述工序(i)中准备的所述脱模性外罩的面B上，与所述电子部件的电极对应地形成多个凸台，并且在除去所述凸台以外的区域中形成脱模剂层，
所述工序(iv)中，将所述脱模性外罩配置于所述组合物上，使得所述凸台与所述电极分别相面对，
所述工序(v)中，由所述导电性粒子及所述焊料粉末形成将所述凸台与所述电极连接的隆起焊盘，另外，
所述工序(vi)中，在所述隆起焊盘上残留了所述凸台的状态下去除所述脱模性外罩及所述脱模剂层。
第十六方式：根据所述第十五方式所述的隆起焊盘形成方法，其特征是，所述工序(i)中准备的所述脱模性外罩上所形成的所述脱模剂层的厚度大于所述凸台的厚度。
第十七方式：根据所述第十一～十六方式中任意一项所述的隆起焊盘形成方法，其特征是，所述工序(iii)中供给的所述组合物具有糊状或薄片状的形态。
第十八方式：根据所述第十一～十七方式中任意一项所述的隆起焊盘形成方法，其特征是，所述工序(iii)中使用的所述组合物中所含的所述树脂成分中，含有从由环氧树脂、不饱和聚酯树脂、醇酸树脂、聚丁二烯树脂、聚酰亚胺树脂、聚酰胺树脂及氰酸酯树脂构成的组中选择的至少一种以上的树脂。
第十九方式：根据所述第十一～十八方式中任意一项所述的隆起焊盘形成方法，其特征是，所述工序(i)中准备的所述电子部件为半导体芯片或电路基板。
第二十方式：一种隆起焊盘安装体，是利用所述第十一～十九方式中任意一项所述的隆起焊盘形成方法得到的隆起焊盘安装体，其在设于电子部件上的多个电极上形成了隆起焊盘。
产业上的利用可能性
本发明的倒装片安装方法由于可以利用粘合在电极上的导电性粒子，有效地捕捉在电极间自会聚的熔融焊料，并使之生长，因此在电路基板或半导体芯片等的安装领域特别有用。
相关申请的相互参照
本申请对日本国专利申请第2005-074595号(申请日：2005年3月16日，发明的名称：「倒装片安装体与倒装片安装方法及隆起焊盘形成方法」)主张巴黎条约上的优先权。该申请中所公布的全部内容都利用引用包含于本说明书中。

Claims (20)

1.一种倒装片安装方法，是将第一电子部件与第二电子部件电连接的倒装片安装方法，包括：
(i)准备设置了多个电极a的第一电子部件及设置了多个电极b的第二电子部件的工序；
(ii)在所述电极a及所述电极b的至少一方设置导电性粒子的工序；
(iii)将含有焊料粉末、对流添加剂和树脂成分的组合物向所述第二电子部件上供给的工序；
(iv)按照所述电极a与所述电极b相面对的方式将所述第一电子部件配置于所述组合物上的工序；
(v)加热所述组合物，由所述导电性粒子及所述焊料粉末形成将所述电极a及所述电极b电连接的连接体的工序。
2.根据权利要求1所述的倒装片安装方法，其特征是，在所述工序(v)中，将所述树脂成分硬化而形成将所述第一电子部件和所述第二电子部件相互粘接的树脂层。
3.根据权利要求1所述的倒装片安装方法，其特征是，所述工序(i)中准备的所述第一电子部件为半导体芯片，另外，所述工序(i)中准备的所述第二电子部件为电路基板。
4.根据权利要求1所述的倒装片安装方法，其特征是，所述工序(ii)中设置的所述导电性粒子是从由金属粒子、焊料粒子、镀敷过的金属粒子及镀敷过的树脂粒子构成的组中选择的至少一种以上的粒子。
5.根据权利要求1所述的倒装片安装方法，其特征是，所述工序(iii)中供给的所述组合物具有糊状或薄片状的形态。
6.根据权利要求1所述的倒装片安装方法，其特征是，所述工序(iii)中供给的所述组合物中所含的所述对流添加剂在所述树脂成分的硬化反应开始温度与硬化反应峰值温度之间具有沸点或分解而产生气体。
7.根据权利要求1所述的倒装片安装方法，其特征是，所述工序(iii)中供给的所述组合物中所含的所述对流添加剂是从由二甲苯、异丁醇、异戊醇、乙酸丁酯、四氯乙烯、甲基异丁基酮、乙基卡必醇、丁基卡必醇、乙二醇、氢氧化铝、片钠铝石、偏硼酸铵、偏硼酸钡及碳酸氢钠构成的组中选择的至少一种以上的物质。
8.根据权利要求1所述的倒装片安装方法，其特征是，所述工序(iii)中供给的所述组合物中所含的所述树脂成分中，含有从由环氧树脂、不饱和聚酯树脂、醇酸树脂、聚丁二烯树脂、聚酰亚胺树脂、聚酰胺树脂及氰酸酯树脂构成的组中选择的至少一种以上的树脂。
9.一种倒装片安装体，是利用权利要求1所述的倒装片安装方法得到的倒装片安装体，其中，第一电子部件的多个电极a与第二电子部件的多个电极b相互电连接。
10.根据权利要求9所述的倒装片安装体，其特征是，所述第一电子部件为半导体芯片，所述第二电子部件为电路基板。
11.一种隆起焊盘形成方法，在电子部件的多个电极上形成隆起焊盘，包括：
(i)准备设置了多个电极的电子部件及脱模性外罩的工序、
(ii)在所述电极上设置导电性粒子的工序、
(iii)向所述电子部件的形成有所述电极的面A上，供给含有焊料粉末、对流添加剂和树脂成分的组合物的工序、
(iv)在所述组合物上配置脱模性外罩的工序、
(v)加热所述组合物，由所述导电性粒子及所述焊料粉末在所述电极上形成隆起焊盘，由所述树脂成分在所述电子部件和所述脱模性外罩之间形成树脂层的工序以及
(vi)去除所述脱模性外罩的工序。
12.根据权利要求11所述的隆起焊盘形成方法，其特征是，所述工序(vi)中，不仅去除所述脱模性外罩，还去除所述树脂层。
13.根据权利要求11所述的隆起焊盘形成方法，其特征是，所述工序(i)中准备的所述脱模性外罩是由从由硅树脂、氟树脂及聚丙烯树脂构成的组中选择的至少一种以上的树脂制成的板状物；或者是涂覆了从由硅油、无机氧化物、无机氮化物及无机氮化氧化物构成的组中选择的至少一种以上的材料的板状物。
14.根据权利要求11所述的隆起焊盘形成方法，其特征是，在所述工序(i)和所述工序(ii)之间，还包括在除设置了电极的区域以外的所述电子部件的面A上形成脱模剂层的工序，
所述工序(vi)中，不仅去除所述脱模性外罩，还去除所述树脂层及所述脱模剂层。
15.根据权利要求11所述的隆起焊盘形成方法，其特征是，
在所述工序(i)中准备的所述脱模性外罩的面B上，与所述电子部件的电极对应地形成多个凸台，并且在除所述凸台以外的区域中形成脱模剂层，
所述工序(iv)中，使所述凸台与所述电极分别相面对而将所述脱模性外罩配置于所述组合物上，
所述工序(v)中，由所述导电性粒子及所述焊料粉末形成将所述凸台与所述电极连接的隆起焊盘，另外，
所述工序(vi)中，在所述隆起焊盘上残留了所述凸台的状态下去除所述脱模性外罩及所述脱模剂层。
16.根据权利要求15所述的隆起焊盘形成方法，其特征是，所述工序(i)中准备的所述脱模性外罩上所形成的所述脱模剂层的厚度大于所述凸台的厚度。
17.根据权利要求11所述的隆起焊盘形成方法，其特征是，所述工序(iii)中供给的所述组合物具有糊状或薄片状的形态。
18.根据权利要求11所述的隆起焊盘形成方法，其特征是，所述工序(iii)中使用的所述组合物中所含的所述树脂成分中，含有从由环氧树脂、不饱和聚酯树脂、醇酸树脂、聚丁二烯树脂、聚酰亚胺树脂、聚酰胺树脂及氰酸酯树脂构成的组中选择的至少一种以上的树脂。
19.根据权利要求11所述的隆起焊盘形成方法，其特征是，所述工序(i)中准备的所述电子部件为半导体芯片或电路基板。
20.一种隆起焊盘安装体，是利用权利要求11所述的隆起焊盘形成方法得到的隆起焊盘安装体，其在设于电子部件上的多个电极上形成了隆起焊盘。
CNB2006800084547A 2005-03-16 2006-03-13 使用了导电性粒子的倒装片安装方法 Expired - Fee Related CN100533701C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP074595/2005 2005-03-16
JP2005074595 2005-03-16

Publications (2)

Publication Number Publication Date
CN101142667A true CN101142667A (zh) 2008-03-12
CN100533701C CN100533701C (zh) 2009-08-26

Family

ID=36991610

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800084547A Expired - Fee Related CN100533701C (zh) 2005-03-16 2006-03-13 使用了导电性粒子的倒装片安装方法

Country Status (4)

Country Link
US (1) US7726545B2 (zh)
JP (1) JP4402717B2 (zh)
CN (1) CN100533701C (zh)
WO (1) WO2006098268A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106470794A (zh) * 2014-06-19 2017-03-01 阿尔法金属公司 工程残余物焊料膏工艺
CN110958784A (zh) * 2018-09-26 2020-04-03 佳能株式会社 图像拾取模块、制造图像拾取模块的方法和电子设备
CN113130457A (zh) * 2019-12-31 2021-07-16 Tcl集团股份有限公司 光源板及其制备方法和显示器

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080160309A1 (en) * 2005-02-09 2008-07-03 Takashi Kubota Electrically Conductive Fine Particles, Anisotropic Electrically Conductive Material, and Electrically Conductive Connection Method
KR101175482B1 (ko) * 2005-04-06 2012-08-20 파나소닉 주식회사 플립 칩 실장 방법 및 범프 형성 방법
JP4402718B2 (ja) * 2005-05-17 2010-01-20 パナソニック株式会社 フリップチップ実装方法
US7537961B2 (en) * 2006-03-17 2009-05-26 Panasonic Corporation Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same
US8297488B2 (en) * 2006-03-28 2012-10-30 Panasonic Corporation Bump forming method using self-assembling resin and a wall surface
JP4882718B2 (ja) * 2006-12-14 2012-02-22 富士通株式会社 接続構造体とその製造方法および半導体装置とその製造方法
JP5147723B2 (ja) * 2006-12-18 2013-02-20 パナソニック株式会社 電極構造体
US20090057378A1 (en) * 2007-08-27 2009-03-05 Chi-Won Hwang In-situ chip attachment using self-organizing solder
JP5560713B2 (ja) * 2007-10-05 2014-07-30 日本電気株式会社 電子部品の実装方法等
JP4816750B2 (ja) * 2009-03-13 2011-11-16 住友電気工業株式会社 プリント配線基板の接続方法
JP5168221B2 (ja) * 2009-04-21 2013-03-21 日本電気株式会社 半導体装置製造方法
JP5069725B2 (ja) * 2009-07-10 2012-11-07 パナソニック株式会社 熱硬化性樹脂組成物及び回路基板
JP5375708B2 (ja) * 2010-03-29 2013-12-25 パナソニック株式会社 半導体装置の製造方法
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US20110278351A1 (en) * 2010-05-11 2011-11-17 Aleksandar Aleksov Magnetic particle attachment material
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
JP5540916B2 (ja) * 2010-06-15 2014-07-02 デクセリアルズ株式会社 接続構造体の製造方法
TWI430426B (zh) * 2010-10-19 2014-03-11 Univ Nat Chiao Tung 使用共用傳導層傳送晶片間多重信號之系統
KR101711499B1 (ko) * 2010-10-20 2017-03-13 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9027822B2 (en) * 2010-11-08 2015-05-12 Panasonic Intellectual Property Management Co., Ltd. Manufacturing method of solder transfer substrate, solder precoating method, and solder transfer substrate
JP5587804B2 (ja) * 2011-01-21 2014-09-10 日本特殊陶業株式会社 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法
EP2796834A1 (en) 2013-04-23 2014-10-29 Thomson Licensing Radio frequency identification system
JP6069143B2 (ja) * 2013-09-11 2017-02-01 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
US20180038578A1 (en) * 2015-02-24 2018-02-08 Teddykorea Co., Ltd. Flexible lighting panel
US10160066B2 (en) * 2016-11-01 2018-12-25 GM Global Technology Operations LLC Methods and systems for reinforced adhesive bonding using solder elements and flux
US10777483B1 (en) * 2020-02-28 2020-09-15 Arieca Inc. Method, apparatus, and assembly for thermally connecting layers

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3839727A (en) * 1973-06-25 1974-10-01 Ibm Semiconductor chip to substrate solder bond using a locally dispersed, ternary intermetallic compound
JPH0747233B2 (ja) * 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
JPH02251145A (ja) 1989-03-24 1990-10-08 Citizen Watch Co Ltd 突起電極形成方法
JPH06125169A (ja) 1992-10-13 1994-05-06 Fujitsu Ltd 予備はんだ法
JP3537871B2 (ja) 1993-07-05 2004-06-14 昭和電工株式会社 はんだコートおよびその形成方法
US6271110B1 (en) * 1994-01-20 2001-08-07 Fujitsu Limited Bump-forming method using two plates and electronic device
DE4432774C2 (de) * 1994-09-15 2000-04-06 Fraunhofer Ges Forschung Verfahren zur Herstellung meniskusförmiger Lotbumps
US5429293A (en) * 1994-12-19 1995-07-04 Motorola, Inc. Soldering process
JPH0927516A (ja) 1995-07-12 1997-01-28 Nippondenso Co Ltd 電子部品の接続構造
US6448169B1 (en) * 1995-12-21 2002-09-10 International Business Machines Corporation Apparatus and method for use in manufacturing semiconductor devices
US6609652B2 (en) * 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
JPH11145176A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
JPH11186334A (ja) 1997-12-25 1999-07-09 Toshiba Corp 半導体実装装置及びその製造方法及び異方性導電材料
JP3996276B2 (ja) 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
JP3565047B2 (ja) * 1998-10-07 2004-09-15 松下電器産業株式会社 半田バンプの形成方法および半田バンプの実装方法
US6523736B1 (en) * 1998-12-11 2003-02-25 Micron Technology, Inc. Methods and apparatus for forming solder balls
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
JP2000332055A (ja) 1999-05-17 2000-11-30 Sony Corp フリップチップ実装構造及び実装方法
US6295730B1 (en) * 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US6187450B1 (en) * 1999-10-21 2001-02-13 General Electric Company Tip cap hole brazing and oxidation resistant alloy therefor
US6402013B2 (en) * 1999-12-03 2002-06-11 Senju Metal Industry Co., Ltd Thermosetting soldering flux and soldering process
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP2001329048A (ja) 2000-03-15 2001-11-27 Harima Chem Inc 封止充填剤用液状エポキシ樹脂組成物
JP2002026070A (ja) 2000-07-04 2002-01-25 Toshiba Corp 半導体装置およびその製造方法
US6348401B1 (en) * 2000-11-10 2002-02-19 Siliconware Precision Industries Co., Ltd. Method of fabricating solder bumps with high coplanarity for flip-chip application
JP4502496B2 (ja) * 2000-11-16 2010-07-14 富士通株式会社 Ｂｇａ実装時におけるはんだ形状評価方法及びｂｇａ実装時におけるはんだ形状評価装置及びｂｇａ実装時におけるはんだ形状評価プログラムを収納したコンピュータ読み取り可能な記録媒体
JP4659262B2 (ja) * 2001-05-01 2011-03-30 富士通セミコンダクター株式会社 電子部品の実装方法及びペースト材料
US6933221B1 (en) * 2002-06-24 2005-08-23 Micron Technology, Inc. Method for underfilling semiconductor components using no flow underfill
US6846735B1 (en) * 2002-09-05 2005-01-25 Bridge Semiconductor Corporation Compliant test probe with jagged contact surface
TWI244129B (en) * 2002-10-25 2005-11-21 Via Tech Inc Bonding column process
JP3769688B2 (ja) * 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
WO2004070827A1 (ja) 2003-02-05 2004-08-19 Senju Metal Industry Co., Ltd. 端子間の接続方法及び半導体装置の実装方法
JP2004274000A (ja) * 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd 半田付け方法
US8042727B2 (en) * 2004-03-30 2011-10-25 Tamura Corporation Heater, reflow apparatus, and solder bump forming method and apparatus
US20060108402A1 (en) * 2004-11-19 2006-05-25 Tessera, Inc. Solder ball formation and transfer method
WO2006067827A1 (ja) * 2004-12-20 2006-06-29 Senju Metal Industry Co., Ltd はんだプリコート方法および電子機器用ワーク
WO2006103948A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法およびバンプ形成方法
US7537961B2 (en) * 2006-03-17 2009-05-26 Panasonic Corporation Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106470794A (zh) * 2014-06-19 2017-03-01 阿尔法金属公司 工程残余物焊料膏工艺
CN110958784A (zh) * 2018-09-26 2020-04-03 佳能株式会社 图像拾取模块、制造图像拾取模块的方法和电子设备
CN113130457A (zh) * 2019-12-31 2021-07-16 Tcl集团股份有限公司 光源板及其制备方法和显示器

Also Published As

Publication number Publication date
US20080165518A1 (en) 2008-07-10
US7726545B2 (en) 2010-06-01
JP4402717B2 (ja) 2010-01-20
CN100533701C (zh) 2009-08-26
JPWO2006098268A1 (ja) 2008-08-21
WO2006098268A1 (ja) 2006-09-21

Similar Documents

Publication Publication Date Title
CN100533701C (zh) 使用了导电性粒子的倒装片安装方法
CN100511618C (zh) 金属粒子分散组合物以及使用了它的方法
CN101156236B (zh) 倒装片安装方法及凸块形成方法
US5261155A (en) Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
US5203075A (en) Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
CN100536102C (zh) 倒装片安装体和倒装片安装方法及倒装片安装装置
JP4401411B2 (ja) 半導体チップを備えた実装体およびその製造方法
CN101432861B (zh) 连接构造体及其制造方法
JP5085932B2 (ja) 実装体及びその製造方法
JP2006114865A (ja) フリップチップ実装方法及びフリップチップ実装体
JP2018056234A (ja) プリント回路板、電子機器及びプリント回路板の製造方法
CN1521842A (zh) 电子部件的安装体及其制造方法
JP2012164965A (ja) 配線基板及びその製造方法
JP2007116145A (ja) 複数のはんだ接続部を上面に備える回路基板を製造する方法
CN100563001C (zh) 安装体及其制造方法
CN1294652C (zh) 半导体器件及其制造方法
JP5943042B2 (ja) 電子モジュール、電子モジュールの製造方法
CN100587930C (zh) 倒装片安装体及倒装片安装方法
KR102527153B1 (ko) 반도체 패키지 및 그 제조 방법
JP5445293B2 (ja) バンプ形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090826

CF01 Termination of patent right due to non-payment of annual fee