CN101203924A - 多层片状电容器及其制造方法和制造设备 - Google Patents

多层片状电容器及其制造方法和制造设备 Download PDF

Info

Publication number
CN101203924A
CN101203924A CNA2006800224701A CN200680022470A CN101203924A CN 101203924 A CN101203924 A CN 101203924A CN A2006800224701 A CNA2006800224701 A CN A2006800224701A CN 200680022470 A CN200680022470 A CN 200680022470A CN 101203924 A CN101203924 A CN 101203924A
Authority
CN
China
Prior art keywords
layer
chip capacitor
mask
shadow mask
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800224701A
Other languages
English (en)
Other versions
CN101203924B (zh
Inventor
河再镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sehyang Ind Co Ltd
Original Assignee
Sehyang Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sehyang Ind Co Ltd filed Critical Sehyang Ind Co Ltd
Publication of CN101203924A publication Critical patent/CN101203924A/zh
Application granted granted Critical
Publication of CN101203924B publication Critical patent/CN101203924B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/085—Vapour deposited
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Abstract

本发明通过设置包括具有多个缝隙的阴罩的单掩模组与沉积源之间的沉积角来进行真空沉积，从而在一次产生的真空状态下一次形成下端子层、介电层、内电极层和上端子层，或者通过使分别包括具有多个缝隙的阴罩并彼此面对的上掩模组和下掩模组相对移动来调节缝隙图案，从而在一次产生的真空状态下一次形成下端子层、介电层、内电极层和上端子层。

Description

多层片状电容器及其制造方法和制造设备
技术领域
本发明涉及一种制造电容器的设备，更具体地，涉及通过真空汽相沉积制造多层片状电容器的方法和设备。
背景技术
通常，在便携电子设备中，例如个人数字助理(PDA)、液晶显示器(LCD)、等离子显示板(PDP)、手机、MP3播放器、存储器、数码相机、便携摄像机、多媒体播放器或类似的电子设备，其中的电路元件随着便携电子装置小型化和多功能化的发展趋势而逐渐减小。最近，有关其小型化的研究一直在持续进行。
电路元件中的电容器难以小型化和做薄，但最近研究和开发了一种多层片状电容器，这是一种随着体积的明显减小能够保持所需电容和击穿电压的电容器。
在下面的例子中将描述用传统方法制造多层片状电容器的基本过程。
多层片状电容器的制造包括以下过程：重量％或摩尔％的主元件粉末与介电层和内电极层的粘结剂的混合过程，用于均匀分布和最小化的研磨过程，按照图案执行介电层的干燥过程或印刷过程，在形成介电层之后执行的粘结剂干燥过程，按照所述图案执行导电层的喷雾干燥过程或喷雾印刷过程，在形成内电极之后执行的粘结剂干燥过程，重复所述印刷过程和所述干燥过程以达到预定电容的过程，在达到所需电容之后执行的提高脱粘结剂(debinder)、介电层和导电层的颗粒密度的烧结过程，加工端子的镀过程，通过镀溶液浸渍执行的端子处理过程，作为后处理的焊接过程，以及可靠性测试过程。
同时，多层片状电容器可以通过光刻法制造。使用光刻法制造多层片状电容器的方法是一种利用光刻法形成介电层和内电极图案的方法，并且无论何时形成各个层，都通过重复涂覆光致抗蚀剂、曝光、清洁、蚀刻和清除光致抗蚀剂等过程来完成多层片状电容器。
传统方法制造的多层片状电容器的截面表示在图1中。
如图1所示，传统多层片状电容器1包括交替形成的内电极层3，4和介电层2，以及形成在电容器的横向侧面的侧电极5，6。侧电极5，6必须电连接到内电极层3，4。
根据传统方法，由于内电极层3，4和侧电极5，6之间的连接是复杂的和困难的，因此由连接电阻造成的缺陷的百分比在多层片状电容器中增大，当连接电阻低时该多层片状电容器的高频特性增强。此外，由于层中细小气泡在烧结过程中膨胀引起分层，因此缺陷百分比较高。
此外，在传统制造工艺中，由于介电层和电极层的主元件粉末必须是纳米颗粒，因此为了减小多层片状电容器，必须增大制造成本，系统的能力由于复杂的制造工艺而降低，需要较宽的安装空间，并且安装成本增大。
另一方面，正在研究通过薄膜真空汽相沉积制造多层片状电容器的方法。
但是，由于薄膜真空汽相沉积需要至少两个缝隙图案以实现多层片状电容器的叠层结构，因此无论何时形成各个层都必须更换具有缝隙图案的阴罩以适合每个层。为此，必须重复进行需要相当长时间的抽真空过程和真空释放过程，但是由于每次都造成杂质的引入和混合，因此缺陷产品的百分比增大，生产率降低。
发明内容
因此，考虑到上述和/或其它问题提出本发明，本发明的一个目的是提供一种制造多层片状电容器的设备和方法，以通过真空汽相沉积生产商用质量的多层片状电容器并减小缺陷百分比，并且提供一种通过该设备和方法制造的多层片状电容器。
本发明的另一个目的是提供一种在仅仅需要一次产生的真空气氛中一次(at once)制造分别具有下电极层、介电层、内电极层和上电极层的多层片状电容器的设备和方法，以及通过该设备和方法制造的多层片状电容器。
本发明的再一个目的是提供一种制造多层片状电容器的设备和方法，而不需要进行为更换阴罩所需的释放真空和再次抽真空的过程，并且提供一种通过该设备和方法制造的多层片状电容器。
本发明的又一个目的是提供一种利用单个阴罩通过真空汽相沉积制造多层片状电容器的设备和方法。
本发明的另一个目的是提供一种通过调节阴罩的两个缝隙图案利用真空汽相沉积制造多层片状电容器的设备和方法。
根据本发明，上述和其它目的可以通过提供一种利用真空沉积制造多层片状电容器的方法而实现，所述方法包括：通过设置单掩模组与沉积源之间的沉积角并通过控制掩模组在X、Y、Z轴(X轴是宽度方向，Y轴是纵向，Z轴是高度方向)的位置来进行真空沉积，以在一次产生的真空状态下，一次形成下端子层、介电层、内电极层和上端子层，其中所述单掩模组包括具有多个缝隙的阴罩。
本发明另一个目的是通过提供一种以多层片状形式沉积介电层和导电层来制造多层片状电容器的方法而实现的，其中所述导电层的宽度比介电层的宽度窄，所述方法包括：定位介电层沉积源垂直于具有多个缝隙的单阴罩，并定位导电层沉积源倾斜于单阴罩；以及通过蒸发来自各个沉积源的蒸发粒子，使该蒸发粒子穿过缝隙并沉积在衬底上，从而形成介电层和导电层。
本发明另一个目的是通过提供一种以多层片状形式沉积介电层和导电层来制造多层片状电容器的方法而实现的，其中所述导电层的宽度比介电层的宽度窄，所述方法包括：调节和设置装在掩模组上自转和公转并具有多个缝隙的单阴罩之间的距离；定位介电层沉积源垂直于单阴罩，并定位导电层沉积源倾斜于单阴罩；以及在控制掩模组沿X轴、Y轴和Z轴(X轴是宽度方向，Y轴是纵向，Z轴是高度方向)移动的同时，通过真空沉积形成介电层和导电层。
本发明另一个目的是通过提供一种利用真空沉积制造多层片状电容器的方法而实现的，所述方法包括：通过使分别包括具有多个缝隙的阴罩并彼此面对的上和下掩模组相对移动来调节缝隙图案，从而在一次产生的真空状态下一次形成下端子层、介电层、内电极层和上端子层。
本发明另一个目的是通过提供一种以多层片状形式沉积介电层和导电层来制造多层片状电容器的方法而实现的，其中所述导电层的宽度比介电层的宽度窄，所述方法包括：通过移动分别包括具有多个缝隙的阴罩并彼此面对的上和下掩模组来形成用于形成所需沉积层的缝隙图案；以及通过蒸发来自各个沉积源的蒸发粒子，使该蒸发粒子穿过缝隙图案并沉积在衬底上，从而形成介电层和导电层。
本发明另一个目的是通过提供一种以多层片状形式沉积介电层和导电层来制造多层片状电容器的方法而实现的，其中所述导电层的宽度比介电层的宽度窄，所述方法包括：调节和设置装在上和下掩模组上自转和公转并分别包括多个缝隙的上和下阴罩的零点以及上和下阴罩与衬底之间的距离：通过使上和下掩模组相对移动而利用上和下阴罩形成所需缝隙图案；以及利用缝隙图案通过真空沉积形成介电层和导电层。
本发明另一个目的是通过提供一种在高真空状态下制造多层片状电容器的设备而实现的，所述设备包括：多个掩模组件，可旋转地装在公转主体的周边上，所述公转主体安装成在具有真空沉积室的腔室的上侧公转；掩模组，通过水平运动器和垂直运动器控制所述掩模组沿X轴、Y轴和Z轴(X轴是宽度方向，Y轴是纵向，Z轴是高度方向)运动；衬底，定位在掩模组的阴罩的上侧并且平行于阴罩；以及介电层沉积源和导电层沉积源，装在真空沉积室的底部，其中介电层沉积源定位成垂直于阴罩，导电层沉积源定位成倾斜于阴罩。
本发明另一个目的是通过提供一种在高真空状态下制造多层片状电容器的设备而实现的，所述设备包括：多个掩模组件，可旋转地装在公转主体的周边上，所述公转主体通过轴在具有真空沉积室的腔室的上侧公转；上和下掩模组，彼此面对并通过水平运动器和垂直运动器沿X轴、Y轴和Z轴(X轴是宽度方向，Y轴是纵向，Z轴是高度方向)运动；衬底，装在上和下掩模组的阴罩的上方并且平行于阴罩，同时上和下掩模组的阴罩运动以形成缝隙图案；以及介电层沉积源、导电层沉积源及其各自的沉积源蒸发器，装在真空沉积室的底部，以使从沉积源蒸发的粒子穿过缝隙图案沉积在衬底上。
如上所述，根据本发明，安装衬底和单个阴罩或两个阴罩，并在掩模组件上形成沉积角和缝隙图案，所述掩模组件能够沿X轴、Y轴或Z轴自转、公转和移动，从而可以利用真空沉积制造高质量的多层片状电容器。
附图说明
图1表示传统多层片状电容器的剖视图；
图2是表示根据本发明实施方式的预处理的流程图；
图3是表示根据本发明实施方式的主处理的流程图；
图4是表示根据本发明实施方式的后处理的流程图；
图5表示根据本发明实施方式的多层片状电容器的剖视图；
图6是表示用于制造根据本发明实施方式的多层片状电容器的设备的结构的视图；
图7是图6中的设备的示意性平面图；
图8是图6所示的装在环形轨道上方的非接触电源90的详细剖视图；
图9是根据本发明第一实施方式的盒子(cassette)70的剖视图；
图10是根据本发明第二实施方式的盒子70的剖视图；
图11是在盒子中的盒子控制器79的电路框图；
图12是表示根据本发明第一实施方式的掩模组的透视图；
图13是表示根据本发明第二实施方式的上和下掩模组组件的透视图；
图14是表示根据本发明实施方式的阴罩的一个例子的平面图；
图15是上和下掩模组132a，132b中的下掩模组132b的夹持框架142沿线A-A截取的局部剖视图；
图16是表示根据本发明第一实施方式的阴罩M与缝隙S之间关系的垂直剖视图；
图17是表示根据本发明第二实施方式的阴罩M1，M2与缝隙S之间关系的垂直剖视图；
图18至图24是表示根据本发明第二实施方式的、由上和下掩模组132a，132b的相对运动形成的缝隙图案的各种例子的放大图；
图25是图6中的介电物质源供应器80的正面剖视图；
图26是图25中的部分E的放大和分解透视图；
图27是表示当使用ABO3型铁电体作为介电沉积源时，形成传统沉积层和形成根据本发明实施方式的沉积层之间的比较的视图；
图28是表示具有介电多沉积源的介电沉积源的一个例子的透视图；
图29是图6中的导电源供应器82a，82b的正面剖视图；
图30是表示图29中的部分F的局部透视图；
图31是表示当根据本发明实施方式形成介电层时，沉积源的蒸发范围和受控状态的视图；
图32是表示当根据本发明实施方式形成内电极层和电极层时，沉积源的蒸发范围和受控状态的视图；
图33是表示导电舱盖(hatch)86的工作的视图；
图34是表示根据本发明第一实施方式的主处理的沉积过程的详细流程图；
图35是表示在根据本发明第一实施方式的主处理的沉积过程中制造多层片状电容器的过程的视图；
图36是表示根据本发明第一实施方式的沉积导电层和介电层的放大图；
图37是表示在本发明第一实施方式中沿宽度方向(X轴)进行的沉积的剖视图；
图38是表示在本发明第一实施方式中沿纵向(Y轴)进行的沉积的剖视图；
图39是表示根据本发明第二实施方式的主处理的沉积过程的详细流程图；以及
图40和图41是表示在根据本发明第二实施方式的主处理的沉积过程中制造多层片状电容器的过程的视图。
具体实施方式
下面，将参考附图描述本发明的实施方式。需要指出的是，附图中的相同数字用于表示相同元件。此外，将省略可能混淆本发明精神的传统功能和结构的描述。
在本发明中，制造多层片状电容器的方法是通过真空沉积实现的。特别是，根据此实施方式的方法应用于多层片状电容器，所述多层片状电容器分别包括仅需要在一次产生的真空状态下一次形成的下电极层、介电层、内电极层和上电极层。
根据本发明实施方式制造多层片状电容器的方法包括根据本发明第一实施方式、通过利用单一阴罩并调节沉积角来制造多层片状电容器的方法，以及通过利用两个阴罩并调节掩模的缝隙图案来制造多层片状电容器的方法。
根据本发明第一实施方式的制造方法通过设置阴罩和单掩模组的沉积源之间的沉积角进行真空沉积，其中所述单掩模组包括具有多个缝隙的所述阴罩，从而在仅仅需要一次产生的真空状态下一次制造包括下电极层、介电层、内电极层和上电极层的多层片状电容器。
根据本发明第二实施方式的制造方法通过相对移动上和下掩模组来调节缝隙图案，所述上和下掩模组分别包括具有多个缝隙的阴罩并且安装成彼此面对，从而在仅仅需要一次产生的真空下一次制造包括下电极层、介电层、内电极层和上电极层的多层片状电容器。
根据本发明实施方式的制造多层片状电容器的整个过程可以大致分为预处理、主处理和后处理。
图2是表示根据本发明实施方式的预处理S1的流程图，图3是表示根据本发明实施方式的主处理S2的流程图，图4是表示根据本发明实施方式的后处理S3的流程图。
图5表示由根据本发明实施方式的主处理S2制造的多层片状电容器的剖视图。
在图5所示的多层片状电容器10中，参考数字12表示衬底，参考数字14表示释放层，参考数字16a和16b表示第一和第二下端子层。参考数字18a和18b表示第一和第二内电极层，参考数字20表示介电层，参考数字22a和22b表示第一和第二上端子层。第一下和上端子层16a和22a以及第一和第二内电极层18a和18b都对应于导电层。
在图5所示的根据本发明实施方式的多层片状电容器10中，与传统多层片状电容器的不同之处在于未形成侧电极。换句话说，第一内电极层18a的一侧延伸到第一下端子层16a，以电连接到第一下和上端子层16a和22a，而第二内电极层18b的相反侧延伸到第二下端子层16b，以电连接到第二下和上端子层16b和22b。通过这样做，可以省略将侧电极电连接到内电极层的连接过程和跨接线过程。
此外，位于第一内电极层18a和第二内电极层18b之间的介电层20比第一和第二内电极层18a和18b的宽度宽(参见图36)。
根据本发明实施方式的预处理S1是真空沉积的准备过程，并且如图2所示，是按照衬底清洁过程S20、释放层涂覆过程S22、设置过程S24和安装过程S26的顺序执行的。
下面将详细描述预处理S1。
首先，在衬底清洁过程S20中，通过超声波清洗、酒精清洗、氮气喷雾清洗和离子轰击清除真空沉积中要用的衬底12上的污染物层。在上述过程之后执行的释放层涂覆过程S22中，通过旋转涂覆、喷雾涂覆和印刷涂覆中的任何一种方法在清洁的衬底12上涂覆热分解释放层14，并干燥。
此后，执行设置过程S24。根据本发明第一实施方式使用单阴罩以及根据本发明第二实施方式使用双阴罩执行不同的设置过程S24。
首先，在使用单阴罩的本发明第一实施方式中，将涂覆有释放层14的衬底12和掩模组组装成掩模组件，并调节和设置衬底12与单阴罩之间的距离。在使用双阴罩的本发明第二实施方式中，将涂覆有释放层14的衬底12以及上和下掩模组组装成掩模组件，并调节和设置上和下掩模组的零点以及上和下掩模组与衬底12之间的距离。
在设置过程S24之后，执行预处理S1的最后过程，即执行安装过程S26。
安装过程S26是将用于形成图5中的第一和第二上端子层22a和22b的第一和第二下端子层16a和16b以及电极层沉积源，用于形成图5中的介电层20的介电层沉积源，用于形成图5中的第一和第二内电极层的内电极层沉积源，以及根据需要所需的缓冲层沉积源，分别插入安装在多层片状电容器制造设备50的腔室52内的导电源供应器82a和82b以及介电物质源供应器80中，并将掩模组件76安装在腔室52中的盒子控制单元74上的过程，其中所述多层片状电容器制造设备50将在下面结合图6详细描述。
接着，下面参考图3描述根据本发明实施方式的主处理S2。
主处理S2是通过真空沉积形成多层片状电容器10的第一和第二下端子层16a和16b、第一和第二电极层18a和18b、第一和第二上端子层22a和22b，并且在图6所示的多层片状电容器制造设备50的腔室52内进行。主处理S2，如图3所示，是按照抽真空过程S30、衬底预热过程S32、沉积过程S34和真空释放过程S36的顺序执行的。
主处理S2的抽真空过程S30是对腔室52(参见图6)内部抽真空，在此之后执行的衬底预热过程S32是将涂覆有释放层14并在预处理S1中提供的衬底12预热以提高沉积层的层品质。
沉积过程S34，是主处理S2的关键过程，是在衬底预热过程S32之后执行的，并且通过真空沉积形成多层片状电容器10的第一和第二下端子层16a和16b、介电层20、第一和第二内电极层18a和18b以及第一和第二上端子层22a和22b。
沉积过程S34在本发明中是以两种方式进行的。第一种是通过使用单阴罩并调节其沉积角来制造多层片状电容器10，这是根据本发明第一实施方式的方法。第二种是通过使用两个阴罩并调节缝隙图案来制造多层片状电容器10，这是根据本发明第二实施方式的方法。
在通过沉积过程S34制造完多层片状电容器10时，执行真空释放过程S36。真空释放过程S36是释放腔室52内的真空的过程。
在执行主处理S2之后，执行后处理S3。
后处理S3是通过后处理将多层片状电容器10变成最终产品的一系列过程。
后处理S3，如图4所示，是按照衬底分离过程S40、热处理炉插入过程S42、热处理过程S44、冷却过程S46和测试过程S48的顺序执行的。
衬底分离过程S40是将完成沉积的衬底12与掩模组件76分离的过程，此后执行热处理炉插入过程S42和热处理过程S44。
在热处理炉插入过程S42中，将上面完成多层片状电容器10沉积的衬底12插入热处理炉，同时将热处理炉抽真空，并在热处理炉内充入活性气体或惰性气体，以使热处理炉中的压力略低于大气压。
接着，在热处理过程S44中，加热到300℃到700℃，以使衬底12和多层片状电容器10由于热分解而彼此分离，并使多层片状电容器10的组成结晶和退火。
此后，在冷却过程S36中，将已经经过热处理过程S44的衬底12和多层片状电容器10退火。最后，在测试过程S46中，执行最终多层片状电容器10的可靠性测试。
此外，在后处理S3中，如果需要，可以在测试过程S46之前进一步执行多层片状电容器10的焊接过程和打标签过程。
图6表示根据本发明实施方式并执行图3所示的主处理S2来制造多层片状电容器的设备50的结构。图7是图6所示的设备的示意性平面图。
根据本发明实施方式的制造多层片状电容器的设备50用于在制造多层片状电容器10时将其缺陷减小到最少并得到商用质量的多层片状电容器10。特别是，制造多层片状电容器10的设备50，其设计使得掩模组件76可以在真空沉积室54内自转和公转，掩模组(图9中的130和图10中的132a和132b)可以水平移动(宽度方向＝X轴，纵向＝Y轴)以及垂直运动(高度方向＝Z轴)。这样，在仅需要一次产生的真空下可以一次沉积多层片状电容器。
参看图6和7，制造多层片状电容器的设备50包括具有真空沉积室54的腔室52，以及装在腔室52一侧的多个真空控制器56，用于对腔室52抽真空和释放真空。每个真空控制器56包括闸阀58。真空控制器56利用闸阀58执行真空控制，以使真空沉积在腔室52内进行。优选地，用于真空沉积的腔室52内的真空度为10-3torr到10-7torr。
在腔室52的上部外侧安装有公转驱动单元60，该公转驱动单元60包括伺服电机、减速器和齿轮，用于使装在腔室52的公转轴62上的公转主体64公转。简而言之，公转驱动单元60产生公转力，公转力通过齿轮传递到公转轴62。由于位于腔室52内的上侧的公转主体64装在公转轴62上，因此公转主体64绕公转轴62公转。
由于公转主体64的外边缘弯曲形成引导件66，所以使得公转主体64支撑后可以在真空沉积室54上侧安装的环形轨道上滑动，因此公转主体64容易公转。
多个盒子70沿公转主体64顶部的外周边装在各个自转轴72上。多个盒子70中的每一个都包括掩模组件76和用于总体控制包括掩模组件76的盒子70的盒子控制单元74。掩模组件76通过连接装置78连接到盒子控制单元74上以及从上面拆卸下来。
同时，在腔室52的真空沉积室54底部，安装具有介电层沉积源(图25中的H1)的单介电物质源供应器80和具有导电层沉积源(图29中的H2和H3)的两个导电源供应器82a和82b。介电物质源供应器80的安装，使介电层沉积源H1的蒸发位置处于腔室52中的真空沉积室的底部中心，两个导电源供应器82a和82b安装在介电物质源供应器80的横向侧面。在各个导电源供应器82a和82b附近具有导电蒸发器84a和84b。将介电层沉积源H1定位在真空沉积室54的底部中心的原因是为了使介电层沉积源H1的蒸发方向垂直于阴罩。因此，定位在介电层沉积源H1横向侧面的导电层沉积源H2，相对于与平行于衬底的阴罩的表面相垂直的方向形成预定的倾斜角。
在图6中，参考数字86表示导电舱盖。导电舱盖86分别装在位于介电物质源供应器80一侧的导电源供应器82a和导电蒸发器84a周围以及位于介电物质源供应器80的相对侧的导电源供应器82b和导电蒸发器84b周围，并且导电舱盖86受主控制器的控制，以使导电层仅仅沉积在预定区域，且导电沉积层的厚度是均匀的。导电舱盖86包括分别具有孔(图33中的402)的拱顶形双层盖，其中每个盖是独立工作的。因此，由于双层盖的相对操作，孔402可以打开和关闭，且在打开孔402时可以调节孔402的打开程度。
介电物质源供应器80和导电源供应器82a和82b供应沉积源，用于形成根据本发明实施方式的多层片状电容器10的上和下端子层22a、22b、16a和16b、介电层20和第一和第二内电极层18a和18b。介电物质蒸发器(未图示)装在介电物质源供应器80一侧，导电蒸发器85分别在导电舱盖86内装在导电源供应器82a和82b侧面，从而供应各个沉积源的热源。
在腔室52内的真空沉积室54下侧，等离子束投射器88相对底部垂直或倾斜安装，用于投射等离子束。从等离子束投射器88投射的等离子束被用于提高沉积层的质量以及电离和加速与蒸发源混合的气体。
虽然本发明的实施方式使用电子束作为导电蒸发器84a和84b以及介电物质蒸发器(未图示)中使用的蒸发装置以进行真空沉积，但需要指出的是，还可以使用离子束、高频溅射、等离子溅射、离子簇、离子镀或类似物。
此外，在制造多层片状电容器的设备中各处安装用于冷却热源辐射热的冷却水管(未图示)。换句话说，冷却水管装在腔室52、导电源供应器82a、82b和介电物质源供应器80、盒子控制单元74、真空控制器56、等离子束投射器88、导电蒸发器84和介电物质蒸发器(未图示)上。
此外，图6所示的制造多层片状电容器的设备50包括用于将电源供应到腔室52中的盒子控制单元74的非接触电源90，该非接触电源90装在环形轨道68上方。
图8是图6所示的装在环形轨道68上侧的非接触电源90的详细剖视图。
如图8所示，非接触电源90包括绝缘支撑91、由铜管制成的初级线圈92、芯体93和次级线圈94，而初级线圈92不接触次级线圈94。
在制造非接触电源90时，将绝缘支撑91连接到环形轨道68上方的腔室壁52a，其中初级线圈92装在绝缘支撑91的突起上，再利用支架95将芯体93和次级线圈94连接到公转主体64。这样，当公转主体64公转时，连接到公转主体64的芯体93和次级线圈94一起公转，同时次级线圈94接近固定在腔室壁52a上的绝缘支撑91的初级线圈92，但不与其接触。由此，由外部供应的电源被供应到非接触电源90的初级线圈92上，且外部电源以非接触方式由初级线圈92感应到次级线圈94，从而供应到盒子控制单元74。
再次参看图5和图6，根据本发明第一和第二实施方式，围绕装在公转主体64顶部的外周边上的相应自转轴72自转的多个盒子70的结构如图9和图10所示。
图9是根据本发明第一实施方式的盒子70的剖视图，图10是根据本发明第二实施方式的盒子70的剖视图。
图11是应用于本发明第一和第二实施方式的盒子70中的盒子控制单元74的电路框图。
盒子70，如图9所示，根据本发明第一实施方式，其结构是在掩模组件76内安装单阴罩，并且控制单阴罩的位置以使多层片状电容器10在衬底12上真空沉积，如图5所示。此外，盒子70，如图10所示，根据本发明第二实施方式，其结构是在掩模组件76内安装双阴罩，即上阴罩和下阴罩，并且控制上和下阴罩的位置以使多层片状电容器10在衬底12上真空沉积，如图5所示。
参看图9、图10和图11，盒子70大致包括盒子控制单元74和掩模组件76。
盒子控制单元74，如图11所示，包括冷却系统，用于冷却由O形橡胶圈或铜垫圈密封的壳体102内的各种电路元件以及壳体102的内部。
具体地，图11所示的盒子控制单元74的壳体102，包括电线连通单元和可编程序逻辑控制器(PLC)104、电机控制器106、加热器控制器108、整流器110和射频偏压发生器112，并且盒子控制单元74的壳体102的下板114设计为冷却板，从而可以供应和循环冷却水，以防盒子控制单元74过热。
电线连通单元和PLC 104是用于连接无线电信号与腔室52外部的无线电路，电机控制器106是控制装在盒子70中的各种电机的电路。此外，加热器控制器108是控制装在掩模组件76的衬底固定板116上的加热器118的电路，整流器110将从非接触电源90供应的交流电源整流，以使经整流的交流电源具有适当的工作电压。射频偏压发生器112是产生射频偏压电压的电路。在执行真空沉积时，由射频偏压发生器112产生的射频偏压电压作用在掩模组件76的衬底12上，并使得蒸发的粒子加速并沉积在衬底12上。这些操作使多层片状电容器10的各个层在低温下结晶并形成高密度。
如图11所示，在盒子控制单元74的下板114上形成有真空连接端子120，并且真空连接端子120电连接到掩模组件76的固定板122上形成的真空连接端子，如图9和图10所示，固定板122连接在下板114下侧。因此，掩模组件76电连接到盒子控制单元76，从而掩模组件76中的各种元件，即，垂直运动器124或水平运动器126的线性电机、用于检测各个单元操作(例如阴罩的沉积位置、行进位置等等)的各种传感器、热电偶气压计(T.C气压计)以及加热器118，能很好工作。
再次参看图9和图10，掩模组件76装在盒子控制单元74的下侧。掩模组件76的结构使得待沉积的衬底12装在其中，并且单阴罩或双阴罩非常靠近衬底12并平行于衬底12。此外，上面安装单阴罩或双阴罩的掩模组(图9中的130，图10中的132a和132b)可以水平运动(宽度方向＝X轴，纵向＝Y轴)和垂直运动(高度方向＝Z轴)。
具体地，通过多个连接装置123，例如环、固定销等等，将掩模组件76的固定板122固定在盒子控制单元74的壳体102的下表面上。多个垂直运动器124固定在固定板122上。每个垂直运动器124在垂直方向(Z轴)独立地移动单掩模组130(如图9所示的本发明第一实施方式)，或者移动双掩模组(如图10所示的本发明第二实施方式)，即，上和下掩模组132a和132b。
此外，在多个垂直运动器124的各个下表面连接相应的运动台125，水平运动器126装在相应的运动台125上，以沿宽度方向(X轴)和纵向(Y轴)水平运动。水平运动器126用于沿宽度方向(X轴)或纵向(Y轴)水平地移动图9的单掩模组和图10的双掩模组132a和132b。由于在宽度方向(X轴)或纵向(Y轴)的双掩模组132a和132b的水平运动控制，所以可以形成根据本发明第二实施方式的各种缝隙图案。
图9所示的单掩模组130，如在图12的透视图中清楚地显示，包括单阴罩M和用于夹持阴罩M的夹持框架136，而夹持框架136的连接棒138连接图9中的水平运动器126的下板127。
图10所示的上和下掩模组132a和132b，如在图13的透视图中清楚地显示，包括上和下阴罩M1和M2以及分别夹持阴罩M1和M2的上和下夹持框架，而上夹持框架140的连接棒144连接图10中的水平运动器126的下板127。但是，下夹持框架142的操作棒146穿过上夹持框架140的引导槽148，并连接水平运动器126的未与连接棒144连接的另一个下板147，如图10所示。
由于上和下掩模组132a和132b的连接结构，下阴罩M2与上阴罩M1之间的距离可以在高度方向(Z轴)、宽度方向(X轴)和纵向(Y轴)相对调节。宽度方向(X轴)和纵向(Y轴)的相对位置调节是在夹持框架140的引导槽148内进行的。
在图12和图13中，参考数字150表示夹持框架136的固定螺钉。用于夹持阴罩M、M1和M2的夹持框架136的结构将在下面参考图15详细描述。
图12所示的单阴罩M和图13所示的上和下阴罩M1和M2的平面结构表示在图14中。
参看图14，阴罩M、M1、M2的结构是多个缝隙S在金属板上按预定间隔排列。在真空沉积过程中从沉积源蒸发和飘走的蒸发粒子经过各个缝隙S并沉积在衬底12上以形成沉积层。由于通过本发明实施方式的单缝隙S或双缝隙S可以制造单个的多层片状电容器10，因此必须理解的是，可以由单个衬底12一次制造出很多多层片状电容器10。
下面将参考图16和图17详细描述阴罩M、M1、M2的缝隙S的形成。
图15是图13中的上和下掩模组132a和132b中的下掩模组132b的夹持框架142沿线A-A’截取的局部剖视图。
需要指出的是，下面将描述的图15所示的下掩模组132b的夹持框架140的部分剖面与图12中的掩模组的夹持框架136以及图13中的上掩模组132a的夹持框架140的剖面相同。在这种情况下，上掩模组132a的夹持框架140的剖面面向下面将参考图15描述的下掩模组132b的夹持框架142的剖面，即，水平地排列成与之平行。
参看图15，下掩模组132b的夹持框架142的结构是，环形上固定件152和环形下固定件154以楔形彼此配合，并且通过固定螺钉150彼此连接，以夹持和支撑下阴罩M2的支撑部分156。
下面将参考图15中的(a)-(c)详细地描述夹持框架142的夹持。
首先，当固定螺钉150紧固在上固定件152和下固定件154上时，如图15中的(a)所示，下阴罩M2的支撑部分156由上固定件152的楔形突起和下固定件154的楔形凹槽夹持。当进一步拧紧固定螺钉150时，如图15中的(b)所示，上固定件152和下固定件154的连接面逐渐彼此接近，从而将下阴罩M2朝上和下固定件152和154拉动，以保持阴罩M、M1、M2充分变形。图15中的(c)表示固定螺钉150完全拧紧。
当形成下固定件154时，优选地，将与阴罩M2的支撑部分156接触的支撑台阶158切割形成圆滑表面，从而防止支撑部分156的弯曲或切割。此外，如图15中的(c)所示，当完全夹持下阴罩M2，使得朝向下掩模组132b的上掩模组132a的上阴罩M1非常接近下阴罩M2时，下固定件154的支撑台阶158的上表面比上固定件152的上表面高出高度d。此外，在上固定件152和下固定件154之间优选地在两个位置(在外周边和内周边)形成楔形连接结构(楔形凹槽和楔形突起的结构)，并且在它们之中，在外周边上的楔形凹槽和楔形突起之间的外角θ，优选地小于90度，如图15中的(b)所示。
单掩模130和两个上和下掩模组132a和132b的夹持框架136、140和142的夹持结构紧紧地夹持相应的阴罩M、M1和M2，以使阴罩M、M1、和M2的拉伸力保持固定不变。因此，可以防止各个阴罩M、M1、M2偏斜。
再次参看图9和图10，在图9所示的掩模组130上侧，衬底固定板116安装成靠近并平行于单阴罩M。同样，在上和下掩模组132a和132b的上侧，衬底固定板116安装成靠近并平行于上和下阴罩M1和M2。
在衬底固定板116的下表面，衬底12是通过多个固定销或多个滑动销形固定件安装和固定的。在衬底固定板116的上侧连接加热器118，加热器118通过多个固定棒160连接于固定板122。
在水平运动器126和加热器118之间具有连接于固定棒140的隔热板162，用于防止加热器118产生的热量传递到位于加热器118上方的盒子控制单元74、水平运动器126和垂直运动器124。加热器118将位于其下面的衬底12预热，以增大通过沉积在衬底12上形成的多层片状电容器10的薄膜的沉积密度。在真空沉积过程中作用于衬底12的温度，优选地在200℃到400℃之间。
在上述结构中，阴罩M、M1、M2在真空沉积过程中安装成平行于衬底12，且阴罩M、M1和M2之间的间隙极小，从几到几十μm。
图16是表示根据本发明第一实施方式的阴罩M与缝隙S之间的关系的垂直剖视图，图17是表示根据本发明第二实施方式的阴罩M1和M2与缝隙S之间的关系的垂直剖视图。
理论上，最优选的是形成均匀的沉积层，由此阴罩的厚度可以尽可能地薄，并且缝隙S的垂直剖面是矩形的。但是，在阴罩的实际制造过程中，厚度存在一个下限，并且将缝隙S的垂直截面蚀刻成矩形是不现实的。因此，在本发明的实施方式中，将截面实施成不同的形状，例如图16和图17所示的例子，以实现与厚度薄的阴罩M的情况类似的效果，从而使沉积膜尽可能均匀。
根据本发明第一实施方式的阴罩M的缝隙S的垂直截面的例子可以是各种各样的，例如，图16中的(a)所示的平行四边形，图16中的(b)所示的具有台阶的平行四边形，图16中的(c)所示的梯形，以及图16中的(d)所示的具有台阶的梯形。
根据本发明第二实施方式的阴罩M1和M2的缝隙S的垂直截面的例子可以是各种各样的，例如，图17中的(a)所示的四边形，图17中的(b)所示的梯形，图17中的(c)所示的具有台阶的梯形，以及图17中的(d)所示的平行四边形。
在图17中的按相同方式在上和下阴罩M1和M2中形成的缝隙S中，由于以实际沉积膜的形式形成的缝隙开口区(下面称为“缝隙图案”)，通过彼此面对的上和下掩模组132a和132b的相对运动可以选择性调节，因此缝隙S的尺寸不限。
此外，本领域一般技术人员清楚的是，根据本发明第一和第二实施方式的缝隙S的垂直截面并不限于图16和图17中的例子，而可以按不同方式修改和改变。
图18到图24是表示根据本发明第二实施方式的由上和下掩模组132a和132b的相对运动形成的缝隙图案的各种不同例子的放大图。如图18到图24所示，X轴表示多层片状电容器10的宽度方向，Y轴表示多层片状电容器10的纵向，Z轴表示其高度方向。
图18到图20中的缝隙图案P1、P2和P3是形成图5中的多层片状电容器10的上和下端子层22a、22b、16a和16b的缝隙图案，图21和图22中的缝隙图案P4和P5是形成图5中的多层片状电容器10的介电层20的缝隙图案。此外，图23和图24中表示的缝隙图案P6和P7是形成图5中的多层片状电容器10的第一和第二内电极层18a和18b的缝隙的例子。
当介电层20和内电极层18a和18b交替沉积以制造多层片状电容器10时，由于本发明的这个实施方式使用能控制阴罩M、M1和M2沿包括宽度方向(X轴)和纵向(Y轴)的水平方向和高度方向(Z轴)移动的掩模组件76，因此可以形成至少三个缝隙图案。由于使用掩模组件76控制不同缝隙图案的形成，因此可以省略在传统真空沉积中形成各个层时执行的“释放真空、更换掩模、再次抽真空”的工序，从而通过较简单的工艺可以制造商用质量的多层片状电容器10。
再次参看图6，装在制造多层片状电容器的设备50的腔室52底部的介电物质源供应器80和导电源供应器82a和82b的结构，将在下面参考图25到图28更详细地描述。
图25是图6中的介电物质源供应器80的正面剖视图，图26是图25中部分“E”的放大和分解透视图。
如同参考图6描述的，介电物质源供应器80的安装，使得介电层沉积源H1的蒸发位置位于腔室25中的真空沉积室的底部中心。
在参考图25详细描述之前，需要指出的是，在处于图25的介电物质标筒(index drum)200中的多个介电层沉积源H1中，在蒸发位置的介电层沉积源H1在附图的右侧，通过棒轴214转动和提升。
下面参考图25更详细地描述，介电物质源供应器80的结构是，具有沿周边排列的多个介电层沉积源H1的介电物质标筒200安装在转轴202上，由标筒转动装置204驱动旋转。标筒转动装置204包括伺服电机、齿轮和回转电机，并装在腔室52底部的下表面上。用于旋转和提升介电层沉积源H1的源旋转装置206和源提升装置208装在腔室52底部的下表面上。
源旋转装置206通过齿轮结构连接到腔室中的螺旋螺母210，源提升装置208通过齿轮结构连接到装在螺旋螺母210下侧的花键螺母212。螺旋螺母210和花键螺母212，如图26的放大图所示，与棒轴214的螺旋槽220和垂直槽218配合，从而旋转和提升棒轴214。
在棒轴214的顶面连接有具有T形垂直截面的固定端216。固定端216插入到在位于其上方的杯状源夹持件222的底面形成的蝴蝶状锁槽224中。圆柱形介电层沉积源H1插入到源夹持件222的上连接槽中，插入源夹持件222中的介电层沉积源H1固定在源夹持件222上，例如，通过热压配合。
参看图26的放大分解透视图，棒轴214允许T形固定端216插入在锁槽224一侧形成的插入孔226中，锁槽224在源夹持件222的下表面上。沿插入孔226插入的固定端216在棒轴214旋转时被形成在锁槽224相反侧的台阶锁住，并且在这种状态下，棒轴214进一步旋转，源夹持件222被锁住并随之旋转。
在真空沉积过程中，当棒轴214由源旋转装置206驱动慢慢旋转时，固定在源夹持件222上的介电层沉积源H1也慢慢旋转。介电层沉积源H1的缓慢旋转使介电层沉积源H1的物质被均匀蒸发。此外，当棒轴214由源提升装置208缓慢提升时，固定在源夹持件222上的介电层沉积源H1被缓慢提升。由于介电层沉积源H1的上升，使随着沉积物质的逐渐消失而逐渐下降的蒸发位置保持在预定的蒸发位置。
如上所述，控制介电层沉积源H1的旋转和上升，可以减小或防止沉积的膜在制造多层片状电容器10的介电层20的过程中扩散。
同时，如果在用于蒸发的介电层沉积源H1用完时需要将介电层沉积源H1换为新的，则控制上面固定着用完的介电层沉积源H1的源夹持件222与棒轴214分开。
换句话说，控制棒轴214朝锁槽224的插入孔226旋转，即，朝分离方向旋转。接着，从锁槽224的插入孔226中拉出锁在并固定在锁槽224中的固定端216。这样，将上面固定着用完的介电层沉积源H1的源夹持件222与棒轴214的固定端216分离。
此后，当介电物质源标筒200旋转使上面固定有新介电层沉积源H1的源夹持件222，被棒轴214的固定端216锁住并固定在上面时，完成新介电层沉积源H1的更换。
此介电层沉积源H1的更换的优点是省略了还需要执行的“释放真空、更换沉积源、重新抽真空”的工序。
作为根据本发明实施方式的介电层沉积源H1的材料，可以使用诸如TiO2、Al2O3、SiO2等的陶瓷介电物质，也可以使用诸如BaTiO3、SrTiO3、BaSrTiO3、PbZrTiO3等的ABO3型铁电材料。
其中，通常将使用ABO3型铁电材料的介电层沉积源与多个沉积源共同蒸发。
可以说，根据传统技术，如图27中的(a)所示，由于彼此隔开距离L的沉积源250和252用于在共同蒸发中执行真空沉积，因此梯形沉积膜256在位于上方的衬底254上形成，并出现沉积膜的扩散。
作为上述问题的解决方案，当使用ABO3型铁电材料作为介电层沉积源H1时，在本发明的实施方式中，将多种沉积源形成为一体，如图28所示。简而言之，通过烧结氧化物陶瓷材料或诸如Ti的金属或者其混合物使之匹配沉积膜组分的摩尔％制成的芯棒262，成为单一的沉积材料，并且通过烧结诸如Ti的金属或氧化物陶瓷材料使之匹配沉积膜组分的摩尔％而制成并具有一定直径的外管260，成为另一种单一的沉积材料。在这种状态下，当芯棒262插入外管260并彼此形成一体时，实现了共同蒸发型介电物质多沉积源264。
当如上所述完成一体的介电物质多沉积源264时，如图27中的(b)所示，在本发明的实施方式中，介电物质沉积源可以制成彼此间隔仅为L’，L’比当前距离L短得多。因此，在衬底12上形成的沉积膜270的扩散比传统技术明显减小。
如上所述，将介电物质源供应器80装在腔室52中的真空沉积室的底部，导电源供应器82a和82b分别装在介电物质源供应器80的横向侧面。
图29是图6中的导电源供应器82a和82b的正面剖视图，图30是图29中的部分“F”的放大部分透视图。
在图29中，参考数字300表示导电标筒，参考数字302表示旋转轴，参考数字304表示标筒旋转装置，参考数字306表示源旋转装置，参考数字308表示源提升器，参考数字310表示螺旋螺母，参考数字312表示花键螺母，参考数字314表示棒轴，参考数字316表示固定端。此外，参考数字H2表示内电极层沉积源，参考数字H3表示电极层沉积源，参考数字H2和H3是导电层沉积源。
由于图29中的导电源供应器82a和82b的结构和操作类似于参考图25描述的介电物质源供应器80的结构和操作，因此省略其详细描述。
但是，其中插入有多个电极层沉积源H3和多个内电极层沉积源H2的导电标筒300，如图29和图30所示，还包括隔热盖320，这使得导电标筒300与介电物质源供应器80的介电物质标筒200不同。
更详细地，装在导电标筒300中的金属电极层沉积源H3和内电极层沉积源H2具有较高的导热率，从而可以将来自各个导电蒸发器84a和84b的热量传导到导电标筒300。为了防止这一点，导电标筒300包括由导热率较低的陶瓷制成的隔热盖320，并且电极层沉积源H3和内电极层沉积源H2装在隔热盖320中。
下面将详细描述利用上述的制造多层片状电容器的设备50执行的主处理S2中的沉积过程S34。
像参考图3描述的一样，在顺序地执行主处理S2的抽真空过程S30和衬底预热过程S32之后，执行沉积过程S34，在沉积过程S34之后执行真空释放过程S36。
沉积过程S34是主处理S2的关键过程，通过真空沉积形成图5所示的多层片状电容器10的第一和第二下端子层16a和16b、介电层20、第一和第二内电极层18a和18b以及第一和第二上端子层22a和22b。由于在本发明实施方式中的真空沉积过程中蒸发的蒸发粒子是原子、分子和离子，因此蒸发粒子的尺寸是以为单位。
沉积过程S34在本发明中按两种方式执行。第一种通过使用单阴罩M并调节其沉积角来制造多层片状电容器10，是根据本发明第一实施方式的方法。第二种通过使用两个阴罩M1和M2并调节缝隙图案来制造多层片状电容器10，是根据本发明第二实施方式的方法。
根据本发明实施方式，单阴罩M(第一实施方式)和双阴罩M1和M2(第二实施方式)可以沿X、Y和Z轴空间(三维)运动，掩模组件76本身可以旋转。此外，掩模组件76可以绕公转主体64的公转轴62公转，也可以在腔室52内行进。
多个掩模组件76的相应自转和公转，可使通过真空沉积在位于对应掩模组件76中的衬底12上增高(grow)的沉积膜均匀增高。各个掩模组件76的自转速度和公转速度取决于所制造的电容器的预定沉积速率，并且需要指出的是，为了形成沉积膜，必须控制掩模组件76的自转和公转至少为几或几十次。在这种情况下，连续进行各个掩模组件76的自转和公转。
需要指出的是，在本发明实施方式中从介电层沉积源H1蒸发的粒子的蒸发范围，如图31所示，设置为影响通过轴装在公转主体64上的所有掩模组件76，并且各个掩模组件76的安装使得所有掩模组件76的下表面垂直于介电层沉积源H1的蒸发方向，该介电层沉积源H1装在腔室52中的真空沉积室54的底部中心。
此外，在本发明的实施方式中，当图5所示的多层片状电容器10的介电层20形成时，如图31所示，同时控制掩模组件76的自转和公转。换句话说，制造多层片状电容器的设备50的主控制器同时控制公转主体64的公转以及掩模组件76的自转。
另一方面，当形成导电层，即内电极层18a和18b以及端子层16a、16b、22a和22b时，掩模组件76在本发明实施方式中公转，如图32所示。另外，腔室52被分成沉积区A1和非沉积区A2，其中掩模组件76公转，以通过在沉积区A1中真空沉积而使薄膜增高。但是，在非沉积区A2中，在衬底12上没有沉积薄膜，并且在制造多层片状电容器的设备50的主控制器的控制下掩模组件76旋转180度。沉积区A1和非沉积区A2是通过选择性打开导电舱盖86上的孔402来决定的。
控制掩模组件76在非沉积区A2旋转180度的原因是，当薄膜在沉积区A1沉积并增高时，补偿薄膜在处于掩模组件76中的衬底12的左右部分之间的增高差异，并增大薄膜的增高。
虽然在图32中，在8个区中仅仅4个区指定为沉积区A1，但对于本领域一般技术人员明显的是，如果需要可以将一个到三个区指定为沉积区。在四个区同时执行导电层沉积可增大各个导电层，即图5中的内电极层18a和18b以及端子层16a、16b、22a和22b的效率。
图33是表示导电舱盖86的操作的视图。
当形成导电层时，如图33所示，由于在阴罩M1和M2(包括M)上不必要地沉积了一定厚度的沉积膜400，因此导电层，即内电极层18a和18b以及端子层16a、16b、22a和22b的沉积膜404，可以移动到一侧并增高。
在本发明的实施方式中，为了减小或防止这种现象，如图33所示，移动导电舱盖86的孔402的打开位置，以便补偿蒸发粒子的入射角，从移动孔402的打开位置之前的入射角变化到θ2。结果，可以均匀地增高对应的沉积膜404。
下面将详细地描述根据本发明第一实施方式的主处理S1的沉积过程S34。在沉积过程S34中，交替蒸发导电层沉积源H2和H3以及介电层沉积源H1的各种材料，从而在已经涂覆在衬底12上的释放层14上面沉积各个层。
图34是表示根据本发明第一实施方式的主处理中的沉积过程的详细流程图，图35表示根据本发明第一实施方式在主处理的沉积过程中制造多层片状电容器的过程，图36是表示根据本发明第一实施方式的沉积的导电层和介电层的放大图。
参看图36，在本发明第一实施方式中，利用单阴罩M形成沿宽度方向(X轴)具有不同宽度的介电层和导电层。介电层20的宽度是W2，而作为导电层的一个例子的第一内电极层18a的宽度是W1，比W2窄得多。作为导电层，具有第一和第二内电极层18a和18b、第一和第二下端子层16a和16b以及第一和第二上端子层22a和22b。
图37是表示本发明第一实施方式的沿多层片状电容器10的宽度方向(X轴)进行的沉积的剖视图，图38是表示本发明第一实施方式的沿多层片状电容器10的纵向(Y轴)进行的沉积的剖视图。
参看图37和图38，优选地，根据本发明第一实施方式的阴罩M的缝隙S的宽度方向(X轴)截面是平行四边形(参见图37)，其纵向(Y轴)截面是梯形(参见图38)。
如图37所示，由于缝隙S的宽度方向截面是平行四边形，因此当从导电沉积源H2向缝隙S看时阴罩M的虚厚度非常薄，并且防止在缝隙S的倾斜面上沉积尽可能少的不必要的薄膜。当从导电沉积源H2向缝隙S看时，缝隙的开口宽度比从垂直于阴罩M的位置看到的缝隙的开口宽度窄。此外，如图38所示，由于缝隙S的纵向截面是梯形的，因此尽可能多的蒸发粒子可以越过缝隙，而不会受到因为缝隙厚度形成的边缘而导致的干扰。
下面将参考图37详细描述根据本发明第一实施方式在宽度方向(X轴)的沉积薄膜的形成。
如图37中的(b)所示，使用单阴罩M，并沿垂直于阴罩M的方向将介电层沉积源H1的物质以粒子的形式蒸发，从而在衬底12上形成介电层20，该介电层的宽度W2比导电层，即内电极层18a和18b和端子层16a、16b、22a和22b的宽度W1宽。
此外，图37a表示沿着倾斜于阴罩M的方向将导电层沉积源H2和H3的物质以粒子的形式蒸发，从而在衬底12上形成导电层，该导电层的宽度W1比介电层20的宽度W2窄。
窄宽度W1的导电层的沉积是通过将导电层沉积源H2和H3定位在相对于阴罩M倾斜的蒸发位置。如图37中的(a)和(c)所示，倾斜度可以定义为相对垂直于阴罩M的方向的沉积角θ1，其中沉积角θ1优选地在5°到45°范围内。当沉积角θ1小于5°时，由于介电层和导电层的宽度之差非常小，因此可以击穿由介电层形成的相邻导电层之间的绝缘。当沉积角θ1大于45°时，真空沉积电容器的效率下降。
再次参看图36，在本发明的第一实施方式，作为导电层的一个例子，第一内电极层18a沿纵向(Y轴)比介电层20延伸得更远，这是通过利用水平运动器126使阴罩M沿纵向(Y轴)移动而实现的。
下面将参考图38详细描述根据本发明第一实施方式的沿纵向(Y轴)的沉积膜的形成。
如图38中的(a)和(c)所示，当阴罩M沿纵向朝正(+)Y方向和负(-)Y方向运动时，导电层，即第一内电极层18a和第二内电极层18b分别延伸到介电层20的横向侧面。此外，如图38中的(b)所示，可调节介电层20使其对准沿Y轴的下介电层20的中心线并沿其延伸。
在本发明的第一实施方式中，由于上述操作，即使在导电层和介电层交替形成时，也可以防止上和下导电层之间的短路，当导电层形成时导电层的覆盖可以延伸到介电层的横向侧面。
根据本发明第一实施方式，在执行完抽真空过程S30和衬底预热过程S32之后执行主处理S2的沉积过程S34，如图3所示。沉积过程S34的主控制是通过图6所示的制造多层片状电容器的设备50的主控制器(未图示)执行的。
下面参考图34详细描述根据本发明第一实施方式的沉积过程S34。
首先，在图34的步骤500中，主控制器执行沉积的各种控制。主控制器控制等离子束投射器88，以将等离子束投射到真空沉积室54，并控制盒子控制单元74的射频偏压发生器112，以将射频偏压施加到掩模组件76的衬底12上。此外，主控制器控制掩模组件76的自转和公转，以使沉积膜以均匀的厚度增高。
此外，主控制器根据当前沉积的薄膜的增高速度沿Z轴向下小幅度移动装在掩模组件76上的掩模组130，使形成在衬底12上的沉积膜不接触阴罩M。沉积的薄膜的增高速度取决于制造相应电容器的预定沉积速率。
此外，在本发明根据薄膜增高速率沿Z轴向下移动掩模组130的另一个例子中，控制掩模组130，使阴罩M在薄膜沉积过程中与衬底12充分分离(例如，约5μm)，此后，控制掩模组130，从而根据沉积的增高程度使分离的阴罩M精确定位，并调节到轴的上方。这些控制可在每个预定时间周期反复执行。
当实现沉积的控制和条件时，如图34中的步骤502所示，主控制器将掩模组130移动到衬底12上的下端子层的沉积位置。换句话说，盒子控制单元74接收位置控制指令，从而在涂覆在衬底12上的释放层14上形成下端子层16，如图35中的(a)所示。接着，盒子控制单元74控制装在掩模组件76上的单掩模组130的位置。盒子控制单元74利用水平运动器126和垂直运动器124沿X、Y、Z轴中的至少一根轴控制掩模组130的位置。这样，装在掩模组130上的单阴罩M固定在衬底12的下侧，第一和第二下端子层16a和16b形成在此。
在执行完图34中的步骤502之后，主控制器处理图34中的步骤504。在图34的步骤504中，主控制器向各个装置发出指令，从而在涂覆在衬底12上的释放层14上形成下端子层16，如图35中的(a)所示。换句话说，装在各个导电源供应器82a和82b中的端子层沉积源H3，通过旋转导电标筒133运动到蒸发位置，并且通过导电蒸发器84a和84b蒸发端子层沉积源H3的物质，从而通过蒸发粒子，在涂覆在衬底12上的释放层14上形成下端子层16。从端子层沉积源H3蒸发的蒸发粒子，如图37中的(a)、图38中的(a)和图38中的(c)所示，以相对于阴罩M倾斜的沉积角蒸发，并经过阴罩的缝隙S，接着沉积在衬底12的释放层14上。
在这种情况下，仅仅在沉积区A1执行端子层沉积源H3的蒸发控制，如图32所示，而不是在非沉积区A2。在非沉积区A2，对应的掩模组件76旋转180度。
通过公转掩模组件76几次到几十次形成包括下端子层16的各个层的一个沉积膜。这样，下端子层16可以在衬底12上涂覆和干燥的释放层14上彼此分离。需要指出的是，在后处理中将下端子层16分割成第一和第二下端子层16a和16b，如图5所示。
在形成下端子层16之后，在步骤506中，主控制器控制掩模组130沿Z轴向下运动，并与衬底12充分分离，如图34所示。在这种情况下，分离距离是几毫米到几百毫米。在膜沉积之后，控制掩模组130与衬底12充分分离将防止已经在衬底12上形成的沉积膜被阴罩M在水平位置控制下的运动破坏。
在执行图34中的步骤506之后，主控制器对盒子控制单元74发出位置控制指令，使介电层20形成在第一和第二下端子层16a和16b上，如图35中的(b)所示。盒子控制单元74沿X、Y、Z轴中的至少一个轴控制装在掩模组件76上的单掩模组130的位置，使装在掩模组130上的单阴罩M固定在衬底12下侧的形成介电层20的位置。
此后，在图34中的步骤510中，主控制器控制介电物质蒸发器(未图示)蒸发介电层沉积源H1的物质，从而通过材料的蒸发粒子形成一部分第一和第二下端子层16a和16b以及它们之间的介电层20。从介电层沉积源H1蒸发的蒸发粒子，如图37中的(b)和图38中的(b)所示，沿垂直于阴罩M的方向蒸发，越过阴罩的缝隙S，并沉积在第一和第二下端子层16a和16b上，如图35中的(b)所示，以形成介电层20。
在这种情况下，对各个掩模组件76执行介电层沉积源H1的蒸发控制，如图31所示。这样，如图35中的(b)所示，在相邻端子层16之间和一部分相邻端子层16上沉积并形成介电层20。
在如上所述形成介电层20之后，在图34中的步骤512中，主控制器控制掩模组130沿Z轴向下运动并与衬底12充分分离。
此后，在步骤514中，如图35中的(c)所示，主控制器控制盒子控制单元74，从而在介电层20上形成第一内电极层18a。结果，掩模组130沿X、Y、Z轴中的至少一个轴运动。从而装在掩模组130中的单阴罩固定到衬底12下侧的形成第一内电极层18a的位置。
此后，在图34中的步骤518中，导电蒸发器84a和84b蒸发内电极层沉积源H2的物质，从而通过蒸发粒子在介电层20上形成内电极层。从内电极蒸发的蒸发粒子相对阴罩M倾斜地蒸发，越过阴罩M的缝隙S，并沉积在介电层20上。
在这种情况下，内电极层沉积源H2的蒸发控制，如图32所示，仅仅在沉积区A1执行，而在非沉积区A2没有。在非沉积区A2，对应的掩模组件76旋转180度。
当这样做结束内电极层的沉积时，按图35中的(c)所示的形式在介电层20上形成第一内电极层。
如图35中的(c)所示，第一内电极层18a的宽度比介电层20的宽度窄，并且移位到介电层20的横向侧面(在图35中为向下移位)，从而自然延伸到下端子层16以形成为第一下端子层16a，接着电连接到第一内电极层18a和第一下端子层16a，如图5所示。
在如上所述形成第一内电极层18a之后，像图34中的步骤518一样，主控制器控制掩模组130与衬底12分开，并执行图34中的步骤520到图34中的步骤522，从而按图35中的(d)所示的方式在第一内电极层18a上沉积并形成介电层20。
当按图35中的(d)所示形式形成介电层20之后，像图34中的步骤524一样，将掩模组130与衬底12分离，并且执行图34中的步骤526到图34中的步骤530，从而按图35中的(e)的方式在下介电层20上沉积并形成第二内电极层18b。
第二内电极层18b的宽度比介电层20的宽度窄，并移位到介电层20的相反横向侧面(移位到图35中的上侧)，从而延伸到下端子层16以形成为第二下端子层16b，并且电连接到第二内电极层18b和第一下端子层16b，如图5所示。
上述第一和第二内电极层18a和18b自然连接到第一和第二下端子层16a和16b，从而可以省略传统技术中的分离的横向电极形成过程。此外，这两个第一和第二内电极层18a和18b之间通过插入介电层20而电绝缘，从而多层片状电容器可像普通电容器一样良好工作。
在形成第二内电极层18b后，主控制器执行图34中的步骤532到步骤536，以在上面形成介电层20，如图35中的(f)所示。
此后，反复执行图34中的形成第一内电极层18a、介电层20和第二内电极层18b的步骤514到步骤536，直到图34的步骤538判断达到电容器的预定容量。
当这样达到预定容量时，主控制器执行步骤540，以在形成在最上层的最终的介电层的横向侧面形成第一上端子层22a和第二上端子层22b，如图35中的(g)所示。在这种情况下，沉积源是端子层沉积源H3。
图35中的(g)所示的多层片状电容器是通过沉积过程完成的电容器，并且此后在后处理S3过程中被沿线B-B’切割成片状的多层片状电容器10。此后，在后处理S3过程中，将电容器暴露在高温下预定时间，以使电容器与衬底12分离并在较高温度下退火预定时间，由此制成多层片状电容器10。
另一方面，主控制器能够根据沉积速率每隔预定时间周期执行掩模M的离子清洁，并且作为离子清洁的一个例子，可使用等离子束投射器88。定期地离子清洁掩模M清除了掩模M上沉积的不必要的沉积膜。在形成导电层转换到形成介电层时利用等离子束进行离子清洁，反之亦然，并且通过衬底保护器(未图示)避免上面形成有沉积膜的衬底受到等离子束。
接着，下面详细描述根据本发明第二实施方式的沉积过程。在本发明第二实施方式中，使用双阴罩，并调节掩模的缝隙图案以制造多层片状电容器。
根据本发明第二实施方式的沉积过程通过移动上和下掩模组132a和132b改变上和下阴罩M1和M2上形成的缝隙图案，从而通过真空沉积形成沉积膜。这样，形成图5所示的多层片状电容器10的第一和第二下端子层16a和16b、介电层20、第一和第二内电极层18a和18b以及第一和第二上端子层22a和22b。
图39是表示根据本发明第二实施方式的主处理的沉积过程的详细流程图，图40和图41表示在根据本发明第二实施方式的主处理的沉积过程中制造多层片状电容器10的过程。
在参考图39描述根据本发明第二实施方式的沉积过程之前，需要指出的是，由于在本发明第二实施方式的形成导电层的过程中对于沉积区A1和非沉积区A2的控制与参考图34描述的第一实施方式一样，因此省略其描述，并且省略与第一实施方式类似的其它操作的描述。
首先，主控制器执行图39中的步骤600中的各种沉积控制。由于各种沉积控制类似于本发明第一实施方式的图34中的步骤500的控制，因此省略其详细描述。
在执行完图39中的步骤600之后，主控制器控制盒子控制单元74，从而如图40中的(a)或图41中的(a)所示，在步骤602中，在涂覆在衬底12上的释放层14上形成第一和第二下端子层16a和16b。因此，盒子控制单元74控制装在掩模组件76中的上和下掩模组132a和132b的位置。换句话说，盒子控制单元74控制上和下掩模组132a和132b沿纵向(Y轴)相反运动，以形成第一和第二下端子的缝隙图案，以将介电层20设置在第一和第二下端子55和56之间。
此后，主控制器处理图39中的步骤604，以形成第一和第二下端子层16a和16b。更详细地，主控制器控制装在导电源供应器82a和82b中的端子层沉积源H3，以通过旋转导电标筒133移动到蒸发位置，并通过蒸发器85蒸发端子层沉积源H3的物质，以使蒸发的粒子沉积在涂覆在衬底12上的释放层14上，以形成一对下端子层，即图40中的(a)所示的第一和第二下端子层16a和16b，或图41中的(a)所示的单个下端子层16。
用于形成图40中的(a)所示的第一和第二下端子层16a和16b的缝隙图案是图19所示的缝隙图案P2，形成图41中的(a)所示的下端子层16的缝隙图案是图18所示的缝隙图案P1。
主控制器在图39的步骤604中形成第一和第二下端子层16a和16b，并在图39的步骤606中沿Z轴向下移动上和下掩模组132a和132b，以与衬底12充分分离。
当上和下掩模组132a和132b运动时，可能附着在上和下阴罩M1和M2上的残余沉积材料，可能在上和下掩模组132a和132b运动的过程中分离，从而污染沉积源，为了防止这种现象，优选地，上和下掩模组132a和132b彼此不同地移动。
在执行图39的步骤606之后，主控制器处理图39的步骤608。在图39的步骤608中，控制盒子控制单元74以形成图41中的(b)所示的介电层图案。因此，盒子控制单元74控制装在掩模组件76中的上和下掩模组132a和132b的位置，从而像图22所示的缝隙图案P5一样形成上和下阴罩M1和M2。
此后，主控制器处理图39的步骤610，使管状标筒118旋转，以将装在介电物质源供应器80中的介电层沉积源H1移动到蒸发位置，并利用介电物质蒸发器蒸发介电层沉积源H1的物质。这样，其蒸发的粒子沉积在第一和第二端子层16a和16b之间和部分端子层16a和16b上，从而形成图40中的(b)所示的介电层20。此外，如图41中的(b)所示，在彼此相邻的下端子层16之间以及部分下端子层16上形成介电层20。
此后，在图39的步骤612中，主控制器控制上和下掩模组132a和132b与衬底12分离。
此后，执行图39的步骤614，主控制器控制盒子控制单元74以形成缝隙图案，以便形成第一内电极层18a，并且在图39的步骤616中形成第一内电极层18a(参见图40中的(c)和图41中的(c))。
当形成第一内电极层18a时，旋转管状标筒133，以将装在导电源供应器82a和82b中的内电极层沉积源H2移到蒸发位置，并通过导电蒸发器74a和74b蒸发内电极层沉积源H2的物质，从而在真空沉积过程中形成第一内电极层18a。
在形成第一内电极层18a之后，在图39的步骤618中控制上和下掩模组132a和132b与衬底12分离，并且主控制器控制盒子控制单元74，以在步骤620中形成用于形成介电层的缝隙图案，并在步骤622中形成介电层20(参见图40中的(d)和图41中的(d))。
此后，主控制器控制盒子控制单元74形成用于形成第二内电极层18b的缝隙图案(图39的步骤624到步骤630，图40中的(e)和图41中的(e))。
在形成第二内电极层18b之后，如图40中的(f)或图41中的(f)所示，在上面形成介电层20(图39的步骤632到步骤636)，此后，重复执行图39的步骤608到步骤636，形成第一内电极层18a、介电层20和第二内电极层18b，直到达到预定的电容器容量。
这样，当达到预定容量时(通过图39的步骤638来判断)，主控制器执行步骤640到步骤644，从而在形成在最上层的最终介电层的横向侧面，形成图40中的(g)所示的第一上端子层22a或第二上端子层22b，或者图41中的(g)所示的上端子层22。
图41中的(g)所示的多层片状电容器是通过沉积过程形成的电容器，并且此后，在后处理过程中，被沿线C-C’切割成最终的多层片状电容器10。
归纳制造多层片状电容器的上和下阴罩M1和M2的缝隙图案，有用于形成上和下端子层16和22的缝隙图案P2，形成介电层58的缝隙图案P5，以及形成第一和第二内电极层18a和18b的缝隙图案P7。此外，归纳制造图41中的多层片状电容器的上和下阴罩M1和M2的缝隙图案，有用于形成上和下端子层16a、16b、22a和22b的缝隙图案P1，形成介电层20的缝隙图案P4，以及形成第一和第二内电极层18a和18b的缝隙图案P6。
上述缝隙图案的例子有助于理解本发明的第二实施方式，并且对于本领域一般技术人员明显的是，通过组合缝隙图案P1到P7可以形成不同的沉积膜。
如上所述，当通过沉积过程S34制造多层片状电容器时，执行主处理S2的真空释放过程S36。真空释放过程S36是释放腔室52内的真空的过程。
虽然为了解释的目的已经描述了本发明的实施方式，但本领域一般技术人员应该理解的是，在不偏离权利要求限定的本发明范围和精神的情况下，可以做出不同的修改、增添和替代。
工业实用性
本发明可以应用于制造多层片状电容器的领域。

Claims (32)

1.一种通过以多层片状形式沉积介电层和导电层来制造多层片状电容器的方法，其中所述导电层的宽度比介电层的宽度窄，所述方法包括：
定位介电层沉积源垂直于具有多个缝隙的单阴罩，并定位导电层沉积源倾斜于所述单阴罩；以及
通过蒸发来自各个沉积源的蒸发粒子，使该蒸发粒子穿过缝隙并沉积在衬底上，从而形成介电层和导电层。
2.根据权利要求1所述的制造多层片状电容器的方法，其中用于倾斜地定位导电层沉积源的沉积角的范围是沿垂直于阴罩的方向从5度到45度。
3.根据权利要求1所述的制造多层片状电容器的方法，还包括移动掩模组，其中根据在沉积导电层和介电层的过程中导电层和介电层的层增高速率，沿高度方向安装阴罩。
4.根据权利要求1所述的制造多层片状电容器的方法，还包括每隔预定的时间周期，反复控制在导电层和介电层的沉积过程中阴罩与衬底分离，以及根据沉积层的增高速率精确调节向上分离的阴罩的位置。
5.根据权利要求1所述的制造多层片状电容器的方法，还包括控制掩模组沿高度方向移动以便在形成沉积层之后防止形成在衬底上的沉积层被阴罩损坏，以及控制掩模组与衬底分离，并沿定义为宽度方向和纵向的水平方向定位。
6.根据权利要求1所述的制造多层片状电容器的方法，其中阴罩的缝隙的宽度方向截面是平行四边形，而阴罩的缝隙的纵向截面是梯形。
7.根据权利要求1所述的制造多层片状电容器的方法，其中阴罩的缝隙的截面是平行四边形、带台阶的平行四边形、梯形和带台阶的梯形之一。
8.一种通过根据权利要求1所述的制造多层片状电容器的方法制造的多层片状电容器。
9.一种通过以多层片状形式沉积介电层和导电层来制造多层片状电容器的方法，其中所述导电层的宽度比介电层的宽度窄，所述方法包括：
调节和设置装在掩模组上自转和公转并具有多个缝隙的单阴罩之间的距离；
定位介电层沉积源垂直于所述单阴罩，并定位导电层沉积源倾斜于所述单阴罩；以及
在控制掩模组沿X轴、Y轴和Z轴(X轴是宽度方向，Y轴是纵向，Z轴是高度方向)移动的同时，通过真空沉积形成介电层和导电层。
10.根据权利要求9所述的制造多层片状电容器的方法，还包括在进行所述设置之前在衬底上形成可热分解的释放层。
11.根据权利要求9所述的制造多层片状电容器的方法，还包括控制掩模组沿高度方向移动以便在形成沉积层之后防止形成在衬底上的沉积层被阴罩损坏，以及控制掩模组与衬底分离，并沿定义为宽度方向和纵向的水平方向定位。
12.一种通过以多层片状形式沉积介电层和导电层来制造多层片状电容器的方法，其中所述导电层的宽度比介电层的宽度窄，所述方法包括：
通过移动上掩模组和下掩模组形成用于形成所需沉积层的缝隙图案，其中所述上掩模组和下掩模组分别包括具有多个缝隙的阴罩且彼此面对；以及
通过蒸发来自各个沉积源的蒸发粒子，使该蒸发粒子穿过缝隙图案并沉积在衬底上，从而形成介电层和导电层。
13.根据权利要求12所述的制造多层片状电容器的方法，还包括移动掩模组，其中根据在沉积导电层和介电层的过程中导电层和介电层的层增高速率，沿高度方向安装阴罩。
14.根据权利要求12所述的制造多层片状电容器的方法，还包括每隔预定的时间周期，反复控制在导电层和介电层的沉积过程中阴罩与衬底分离，以及根据沉积层的增高速率精确调节向上分离的阴罩的位置。
15.根据权利要求12所述的制造多层片状电容器的方法，还包括控制掩模组沿高度方向移动以便在形成沉积层之后防止形成在衬底上的沉积层被阴罩损坏，以及控制掩模组与衬底分离，并沿定义为宽度方向和纵向的水平方向定位。
16.一种通过根据权利要求12所述的制造多层片状电容器的方法制造的多层片状电容器。
17.一种通过以多层片状形式沉积介电层和导电层来制造多层片状电容器的方法，其中所述导电层的宽度比介电层的宽度窄，所述方法包括：
调节和设置上阴罩和下阴罩的零点以及上阴罩和下阴罩与衬底之间的距离，其中所述上阴罩和下阴罩装在上掩模组和下掩模组上自转和公转并分别包括多个缝隙；
通过使上掩模组和下掩模组相对移动而利用上阴罩和下阴罩形成所需的缝隙图案；以及
利用缝隙图案通过真空沉积形成介电层和导电层。
18.根据权利要求17所述的制造多层片状电容器的方法，还包括在进行所述设置之前在衬底上形成可热分解的释放层。
19.根据权利要求17所述的制造多层片状电容器的方法，还包括控制掩模组沿高度方向移动以便在形成沉积层之后防止形成在衬底上的沉积层被阴罩损坏，以及控制掩模组与衬底分离，并沿定义为宽度方向和纵向的水平方向定位。
20.一种通过真空沉积制造多层片状电容器的方法，所述方法包括：通过设置包括具有多个缝隙的阴罩的单掩模组与沉积源之间的沉积角，并通过控制掩模组在X轴、Y轴和Z轴(X轴是宽度方向，Y轴是纵向，Z轴是高度方向)的位置来进行真空沉积，以在一次产生的真空状态下一次形成下端子层、介电层、内电极层和上端子层。
21.一种通过根据权利要求20所述的制造多层片状电容器的方法制造的多层片状电容器。
22.一种通过真空沉积制造多层片状电容器的方法，所述方法包括：通过使分别包括具有多个缝隙的阴罩并彼此面对的上掩模组和下掩模组相对移动来调节缝隙图案，从而在一次产生的真空状态下一次形成下端子层、介电层、内电极层和上端子层。
23.一种通过根据权利要求22所述的制造多层片状电容器的方法制造的多层片状电容器。
24.一种在高真空状态下制造多层片状电容器的设备，所述设备包括：
多个掩模组件，所述掩模组件可旋转地装在公转主体的周边上，所述公转主体安装成在具有真空沉积室的腔室的上侧公转；
掩模组，通过水平运动器和垂直运动器控制所述掩模组沿X轴、Y轴和Z轴(X轴是宽度方向，Y轴是纵向，Z轴是高度方向)移动；
衬底，所述衬底定位在所述掩模组的阴罩的上侧并且平行于阴罩；以及
介电层沉积源和导电层沉积源，所述介电层沉积源和导电层沉积源装在所述真空沉积室的底部，其中所述介电层沉积源定位成垂直于阴罩，导电层沉积源定位成倾斜于阴罩。
25.根据权利要求24所述的制造多层片状电容器的设备，其中所述介电层沉积源包括介电多沉积源，其中通过烧结第一介电沉积材料而制成的芯棒插入到通过烧结第二介电沉积材料而制成的外管中并与之形成为一体。
26.根据权利要求25所述的制造多层片状电容器的设备，其中所述芯棒和外管的尺寸是根据沉积层的组成原子的摩尔％确定的。
27.根据权利要求24所述的制造多层片状电容器的设备，还包括装在用于容纳导电层沉积源的导电标筒上的隔热盖，以将导电层沉积源与外部热隔离。
28.根据权利要求24所述的制造多层片状电容器的设备，其中所述掩模组的结构使得夹持框架的上框架和下框架通过以楔形连接结构连接而夹持阴罩的支撑部分。
29.根据权利要求24所述的制造多层片状电容器的设备，还包括等离子束投射器，用于将等离子束投射到真空沉积室，以对从导电层沉积源和介电层沉积源蒸发的粒子产生冲击。
30.一种制造多层片状电容器的设备，所述设备包括：
多个掩模组件，所述掩模组件可旋转地装在公转主体的周边上，所述公转主体通过轴在具有真空沉积室的腔室的上侧公转；
上掩模组和下掩模组，所述上掩模组和下掩模组彼此面对，并通过水平运动器和垂直运动器沿X轴、Y轴和Z轴(X轴是宽度方向，Y轴是纵向，Z轴是高度方向)移动；
衬底，所述衬底装在上掩模组和下掩模组的阴罩的上方并且平行于阴罩，同时上掩模组和下掩模组的阴罩移动以形成缝隙图案；以及
介电层沉积源、导电层沉积源及其各自的沉积源蒸发器，所述介电层沉积源、导电层沉积源及其各自的沉积源蒸发器装在真空沉积室的底部，以使从沉积源蒸发的粒子穿过缝隙图案沉积在衬底上。
31.根据权利要求28所述的制造多层片状电容器的设备，还包括装在用于容纳导电层沉积源的导电标筒上的隔热盖，以将导电层沉积源与外部热隔离。
32.根据权利要求28所述的制造多层片状电容器的设备，其中所述上掩模组和下掩模组的结构使得夹持框架的上框架和下框架通过以楔形连接结构连接而分别夹持阴罩的支撑部分。
CN2006800224701A 2005-06-21 2006-06-21 多层片状电容器及其制造方法和制造设备 Expired - Fee Related CN101203924B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR10-2005-0053559 2005-06-21
KR20050053559 2005-06-21
KR1020050053559 2005-06-21
KR1020060055074A KR100817174B1 (ko) 2005-06-21 2006-06-19 다층박막 캐패시터와 그 제조방법 및 장치
KR1020060055074 2006-06-19
KR10-2006-0055074 2006-06-19
PCT/KR2006/002388 WO2006137689A1 (en) 2005-06-21 2006-06-21 Multi layer chip capacitor, and method and apparatus for manufacturing the same

Publications (2)

Publication Number Publication Date
CN101203924A true CN101203924A (zh) 2008-06-18
CN101203924B CN101203924B (zh) 2011-06-01

Family

ID=37570667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800224701A Expired - Fee Related CN101203924B (zh) 2005-06-21 2006-06-21 多层片状电容器及其制造方法和制造设备

Country Status (6)

Country Link
US (3) US7975371B2 (zh)
EP (1) EP1913608A4 (zh)
JP (1) JP5148488B2 (zh)
KR (1) KR100817174B1 (zh)
CN (1) CN101203924B (zh)
WO (1) WO2006137689A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103093975A (zh) * 2011-10-27 2013-05-08 尹剑 积层薄膜电容的制造设备
CN105006362A (zh) * 2015-07-28 2015-10-28 桂林电子科技大学 一种可剥离衬底的薄膜电容器制备方法
CN105556624A (zh) * 2013-09-17 2016-05-04 辛有善 嵌入用叠层陶瓷电容器及嵌入用叠层陶瓷电容器的制造方法
CN107403693A (zh) * 2016-05-19 2017-11-28 三星电机株式会社 薄膜电容器及其制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817174B1 (ko) * 2005-06-21 2008-03-27 세향산업 주식회사 다층박막 캐패시터와 그 제조방법 및 장치
KR101004694B1 (ko) * 2007-06-22 2011-01-04 세향산업 주식회사 진공증착방식 적층형 전자부품과 그 제조장치 및 방법
EP2243855B1 (en) * 2009-04-22 2021-03-03 Solmates B.V. Pulsed laser deposition with exchangeable shadow masks
JP5158061B2 (ja) 2009-11-30 2013-03-06 Ｔｄｋ株式会社 薄膜コンデンサ
US8716115B2 (en) 2011-10-18 2014-05-06 Intermolecular, Inc. High productivity combinatorial dual shadow mask design
KR101496815B1 (ko) * 2013-04-30 2015-02-27 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
CN103540898B (zh) * 2013-10-30 2015-07-01 京东方科技集团股份有限公司 一种真空蒸镀装置
KR101522666B1 (ko) * 2013-12-16 2015-05-26 한국과학기술연구원 적층세라믹캐패시터 및 그 제조방법
TWI621143B (zh) * 2016-08-10 2018-04-11 鈺邦科技股份有限公司 薄膜電容器及其製作方法
JP7028031B2 (ja) * 2018-03-30 2022-03-02 Tdk株式会社 電子部品
JP7177321B2 (ja) 2018-05-08 2022-11-24 ルビコン株式会社 有機高分子コンデンサ
US20230105855A1 (en) * 2021-07-06 2023-04-06 Kaustav Banerjee Low-temperature/beol-compatible highly scalable graphene synthesis tool

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3968412A (en) * 1973-07-27 1976-07-06 General Electric Company Thick film capacitor
US5048163A (en) * 1987-12-07 1991-09-17 Asmus John F System for processing semiconductor materials
US4919076A (en) * 1988-10-03 1990-04-24 International Business Machines Corporation Reusable evaporation fixture
US5144747A (en) * 1991-03-27 1992-09-08 Integrated System Assemblies Corporation Apparatus and method for positioning an integrated circuit chip within a multichip module
JPH0613258A (ja) * 1991-12-20 1994-01-21 Matsushita Electric Ind Co Ltd 薄膜積層コンデンサのパターン形成方法
JPH06231991A (ja) * 1993-02-04 1994-08-19 Matsushita Electric Ind Co Ltd 薄膜積層コンデンサの製造方法
KR0136684B1 (en) * 1993-06-01 1998-04-29 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
US5731948A (en) * 1996-04-04 1998-03-24 Sigma Labs Inc. High energy density capacitor
AU1503199A (en) * 1997-12-08 1999-06-28 Peter Anthony Fry Herbert A method and apparatus for the production of multilayer electrical components
JPH11222664A (ja) * 1998-02-04 1999-08-17 Matsushita Electric Ind Co Ltd メタルマスク、このメタルマスクを用いた抵抗体の形成方法およびこのメタルマスクを用いた抵抗器の製造方法
JP3018001B1 (ja) * 1998-09-11 2000-03-13 科学技術振興事業団 コンビナトリアルレーザー分子線エピタキシー装置
JP4469074B2 (ja) * 2000-09-14 2010-05-26 パナソニック株式会社 樹脂層の製造方法、及び積層体の製造方法と製造装置
JP2004079801A (ja) * 2002-08-19 2004-03-11 Fujitsu Ltd コンデンサ装置及びその製造方法
US7138330B2 (en) * 2002-09-27 2006-11-21 Medtronic Minimed, Inc. High reliability multilayer circuit substrates and methods for their formation
JP4495951B2 (ja) * 2003-11-20 2010-07-07 株式会社昭和真空 有機材料薄膜の形成方法及びその装置
KR100584078B1 (ko) * 2004-01-30 2006-05-29 세향산업 주식회사 다층 박막 캐패시터 제조방법
KR100817174B1 (ko) * 2005-06-21 2008-03-27 세향산업 주식회사 다층박막 캐패시터와 그 제조방법 및 장치
US7902063B2 (en) * 2005-10-11 2011-03-08 Intermolecular, Inc. Methods for discretized formation of masking and capping layers on a substrate
US7824935B2 (en) * 2008-07-02 2010-11-02 Intermolecular, Inc. Methods of combinatorial processing for screening multiple samples on a semiconductor substrate
US8722505B2 (en) * 2010-11-02 2014-05-13 National Semiconductor Corporation Semiconductor capacitor with large area plates and a small footprint that is formed with shadow masks and only two lithography steps

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103093975A (zh) * 2011-10-27 2013-05-08 尹剑 积层薄膜电容的制造设备
CN105556624A (zh) * 2013-09-17 2016-05-04 辛有善 嵌入用叠层陶瓷电容器及嵌入用叠层陶瓷电容器的制造方法
CN105006362A (zh) * 2015-07-28 2015-10-28 桂林电子科技大学 一种可剥离衬底的薄膜电容器制备方法
CN107403693A (zh) * 2016-05-19 2017-11-28 三星电机株式会社 薄膜电容器及其制造方法
CN107403693B (zh) * 2016-05-19 2021-03-23 三星电机株式会社 薄膜电容器及其制造方法

Also Published As

Publication number Publication date
CN101203924B (zh) 2011-06-01
EP1913608A1 (en) 2008-04-23
US7975371B2 (en) 2011-07-12
JP5148488B2 (ja) 2013-02-20
KR20060133904A (ko) 2006-12-27
EP1913608A4 (en) 2012-09-05
JP2009512177A (ja) 2009-03-19
US20090279227A1 (en) 2009-11-12
US8443498B2 (en) 2013-05-21
KR100817174B1 (ko) 2008-03-27
US20130242461A1 (en) 2013-09-19
WO2006137689A1 (en) 2006-12-28
US20110181999A1 (en) 2011-07-28

Similar Documents

Publication Publication Date Title
CN101203924B (zh) 多层片状电容器及其制造方法和制造设备
US20040072426A1 (en) Process chamber for manufacturing a smiconductor device
WO2006069774A2 (de) Vakuumbeschichtungssystem
CN104822857B (zh) 薄型电路板处理装置
JP7290988B2 (ja) アライメント装置、成膜装置、アライメント方法、成膜方法および電子デバイスの製造方法
KR102550586B1 (ko) 흡착 및 얼라인먼트 방법, 흡착 시스템, 성막 방법, 성막 장치 및 전자 디바이스의 제조 방법
JP2006348318A (ja) ハース機構、ハンドリング機構、及び成膜装置
KR102590797B1 (ko) 흡착 시스템, 흡착 방법, 및 이를 이용한 성막 장치, 성막 방법, 전자 디바이스의 제조 방법
KR101004694B1 (ko) 진공증착방식 적층형 전자부품과 그 제조장치 및 방법
KR100584078B1 (ko) 다층 박막 캐패시터 제조방법
US20020031917A1 (en) Method for forming porous film, insulating film for semiconductor element, and method for forming such insulating film
CN111293067A (zh) 静电吸盘、静电吸盘系统、成膜装置及方法、吸附方法、电子器件的制造方法
JP2020050952A (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
KR101512140B1 (ko) 원자층 증착 장치 및 방법
JP7224172B2 (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
JP2003347393A (ja) 基板保持装置、及びその基板保持装置を用いた真空処理装置
WO1999030336A1 (en) A method and apparatus for the production of multilayer electrical components
JPH0341722A (ja) 薄膜製造装置
TW202311552A (zh) 薄膜沉積裝置、薄膜沉積方法及薄膜沉積設備
KR20200034614A (ko) 정전척 시스템, 성막 장치, 피흡착체 분리방법, 성막 방법 및 전자 디바이스의 제조방법
KR20170121106A (ko) 하나의 진공 증착 챔버에서 두 장의 기판에 순차 증착하는 시스템
KR20200034240A (ko) 정전척 시스템, 성막장치, 흡착 및 분리방법, 성막방법 및 전자 디바이스의 제조방법
KR20220079008A (ko) 기판 고정장치
KR20200049357A (ko) 흡착 및 얼라인먼트 방법, 흡착 시스템, 성막 방법, 성막 장치 및 전자 디바이스의 제조 방법
KR20200048838A (ko) 밀착도 확인 장치, 밀착도 확인 방법, 및 이를 이용한 성막 장치, 성막 방법, 전자 디바이스의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110601

Termination date: 20210621