CN101208751A - 使用地址相关条件的用于存储器操作的设备与方法 - Google Patents

使用地址相关条件的用于存储器操作的设备与方法 Download PDF

Info

Publication number
CN101208751A
CN101208751A CNA200580042742XA CN200580042742A CN101208751A CN 101208751 A CN101208751 A CN 101208751A CN A200580042742X A CNA200580042742X A CN A200580042742XA CN 200580042742 A CN200580042742 A CN 200580042742A CN 101208751 A CN101208751 A CN 101208751A
Authority
CN
China
Prior art keywords
storage unit
line driver
described equipment
bit line
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200580042742XA
Other languages
English (en)
Other versions
CN101208751B (zh
Inventor
肯尼斯·K·苏
卢卡·G·法索利
罗伊·E·朔伊尔莱因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sandy Technology Corp
SanDisk Technologies LLC
Original Assignee
SanDisk 3D LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk 3D LLC filed Critical SanDisk 3D LLC
Publication of CN101208751A publication Critical patent/CN101208751A/zh
Application granted granted Critical
Publication of CN101208751B publication Critical patent/CN101208751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1677—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)
  • Transceivers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开一种设备，包括：多个字线和字线驱动器、多个位线和位线驱动器、以及耦合在各自的字线和位线之间的多个存储单元。该设备还包括一种电路，所述电路基于存储单元相对于字线驱动器和位线驱动器之一或二者的位置而选择写入和/或读取条件以应用于存储单元。该设备还包括一种电路，所述电路基于存储单元相对于字线和/或位线驱动器的位置而选择多个将被并行编程的存储单元。

Description

使用地址相关条件的用于存储器操作的设备与方法
技术领域
本发明涉及存储器领域，特别是涉及存储器的操作。
背景技术
为了编程存储单元，可以使用所供给的字线电压和位线电压分别驱动与该存储单元相关联的字线和位线驱动器。当跨过存储单元的电压高于阈值电压时，该存储单元被编程。为了读取存储单元，可以使用所供给的字线电压和位线电压分别驱动与该存储单元相关联的字线和位线驱动器，与所述存储单元相关联的读出(sense)放大器将流出所述存储单元的电流与参考电流进行比较。如果存储单元被编程，则电流将大于参考电流；否则，电流将小于参考电流。当沿字线和位线的电阻导致存储单元接收的实际电压(并因此导致流过存储单元的电流)降低时，会出现写入和读取错误。
发明内容
本发明由权利要求书定义，在该发明内容部分的所有描述不应视为限制这些权利要求。
作为介绍，下述优选实施例提供了使用地址相关条件的用于存储器操作的设备和方法。在一个优选实施例中提供了一种设备，包括多个字线和字线驱动器、多个位线和位线驱动器、以及耦合在各自的字线和位线之间的多个存储单元。该设备还包括电路，其可工作地基于该存储单元相对于字线驱动器和位线驱动器之一或二者的位置，而选择应用于存储单元的写入和/或读取条件。在另一个优选实施例中提供了一种电路，其可工作地基于存储单元相对于字线和/或位线驱动器的位置而选择将被并行编程的多个存储单元。提供了其他优选实施例，此处所述每个优选实施例可以单独使用或者相互组合使用。
现在将参照附图描述该优选实施例。
附图说明
图1为一个优选实施例的存储器设备的图示。
图2为示出了跨过存储单元的电压与字线及位线电阻的相关关系的电路图。
图3为示出了无补偿存储器读取情形的优选实施例的正向偏置一次可编程存储单元电流-电压曲线的曲线图。
图4为示出了地址相关Vdiode补偿存储器读取情形的优选实施例的正向偏置一次可编程存储单元电流-电压曲线的曲线图。
图5为示出了地址相关Iref补偿存储器读取情形的优选实施例的正向偏置一次可编程存储单元电流-电压曲线的曲线图。
图6为示出了无补偿存储器写入检测情形的优选实施例的正向偏置一次可编程存储单元电流-电压曲线的曲线图。
图7为示出了地址相关Vwrite。补偿存储器写入检测情形的优选实施例的正向偏置一次可编程存储单元电流-电压曲线的曲线图。
图8为示出了地址相关Iref补偿存储器写入检测情形的优选实施例的正向偏置一次可编程存储单元电流-电压曲线的曲线图。
图9为另一个优选实施例的存储器设备的图示。
图10为示出了跨过存储单元的电压与具有相邻选定存储单元的字线电阻的相关关系的电路图。
具体实施方式
现在参考附图，图1为一个优选实施例的存储器设备5的图示。设备5用于消费电子装置的例如存储卡或存储棒的模块化、紧凑、手持单元的一部分，该消费电子装置为例如但不限于数码相机、个人数字助理、蜂窝电话、数字音频播放器、或者个人计算机。设备5包括多个字线(WL[0]，WL[1]…WL[Y-2]，WL[Y-1])、多个位线(BL[0]，BL[1]…BL[X-2]，BL[X-1])、以及包括耦合在各自的字线和位线之间的多个存储单元10的存储器阵列。在该实施例中，存储器阵列包括相对长的位线和相对短的字线。存储单元10可以采取任何合适形式，包括但不限于一次写入存储单元(即，一次可编程的)、多次写入存储单元、几次可编程存储单元(即，可以编程不止一次但次数不如多次写入存储单元的次数的存储单元)、或者其任意组合。存储单元可以组织成单层(即，二维阵列)或者位于单个衬底上相互垂直堆叠的多层(即，三维阵列)，如Johnson等的美国专利No.6,034,882和Knall等的美国专利No.6,420,215中所述，这两个专利转让给本申请的受让人且于此引入供参考。在此处所述的实施例中，存储单元采取半导体反熔丝的形式，在编程时电介质破裂。可以使用其它类型的存储单元。
设备5还包括分别与字线及位线耦合的行解码器15和列解码器20。这里使用的措词“与…耦合”是指“与…直接耦合”或者通过一个或多个指明或未指明的元件“与…间接耦合”。行解码器15和列解码器20都分开位于存储器阵列的两个对立侧上。行解码器15包括多个字线驱动器25，每个字线对应一个字线驱动器。类似地，列解码器20包括多个位线驱动器(未示出)，每个位线对应一个位线驱动器。设备5还包括与列解码器20耦合的多个读出放大器30，以及地址相关电压和电流发生器35，设备5基于存储单元相对于字线驱动器和位线驱动器之一或二者的位置而选择写入和/或读取条件以应用于该存储单元，如下文更详细描述的。
在工作时，为了选择用于写入或读取操作的存储单元，行地址提供给行解码器15，列地址提供给列解码器20。行解码器15和列解码器20确定哪个字线和位线分别对应于所提供的行和列地址，且设备5将写入条件或读取条件应用于选定的存储单元。此处使用的术语“写入条件”和“读取条件”可以指强制函数和参考之一或两者。强制函数例如可以是电压源、电流源、发生波形(例如，高阻抗或低阻抗)、电荷包、或者其他驱动刺激。参考例如可以是电流参考或电压参考。可以使用其他类型的写入和读取条件。
为了编程存储单元，使用供给的字线电压(VWL)和位线电压(VBL)分别驱动与该存储单元相关联的字线和位线驱动器。(供给的电压可以接地)。当跨过存储单元的电压大于阈值电压时，该存储单元被编程。在本实例中，供给的字线和位线电压为“写入条件”。当检测同时编程(或者智能写入)技术被采用时，“写入条件”将是所供给的字线和位线电压二者，以及该参考电流。在存储单元被编程的同时，智能写入将从存储单元流出的电流与参考电流进行比较。当来自存储单元的电流超过参考电流时，存储单元被编程，且该存储单元的编程可以被停止。与以固定时间量对存储单元施加电压的编程技术相比，这提高了编程带宽。有关优选的检测同时编程技术的更多细节可以在美国专利No.6,574,145中找到，该专利转让给本申请的受让人且于此引入供参考。
类似地，为了读取存储单元，使用供给的字线电压(VWL)和位线电压(VBL)分别驱动与该存储单元相关联的字线和位线驱动器，且与该存储单元相关联的读出放大器30将从该存储单元流出的电流与参考电流进行比较。如果存储单元被编程，该电流将大于参考电流；否则，该电流将低于参考电流。在本实例中，“读取条件”为所供给的字线电压(VWL)和位线电压(VBL)以及该参考电流。如前所述，写入和读取条件可以采取其他形式。
由于沿字线和位线的电阻，存储单元接收到的实际电压为存储单元相对于字线和位线驱动器的位置的函数。图2为示出了跨过存储单元的电压与字线及位线电阻之间相关关系的电路图。如图所示，若干电阻(R)导致跨过存储单元的电压(Vdiode)不同于写入电压源，该写入电压源为位线电压源和字线电压源之间的差值(VWR＝VBL-VWL)。总的等效电阻(R)包括列解码器20内的上拉电阻(Rpu)、列解码器20内的下拉电阻(Rpd)、位线电阻(Rbl)、以及字线电阻(Rwl)。跨过存储单元的电压降(Vdiode)还导致存储单元电流降(ID)。因此，应用于存储单元的电压以及从存储单元读取的电流取决于该存储单元相对于字线驱动器和位线驱动器之一或二者的位置，因为随着存储单元分别沿位线和字线越远，位线和字线电阻越大。
再次参考图1，在该优选实施例中采用四种分类来表征存储单元相对于字线和位线驱动器的位置：远-远、远-近、近-远、和近-近。远-远位是单个存储器阵列内与字线驱动器距离最远且与位线驱动器距离最远的存储单元。远-近位是单个存储器阵列内与字线驱动器距离最远且与位线驱动器距离最近的存储单元。近-远位是单个存储器阵列内与字线驱动器距离最近且与位线驱动器距离最远的存储单元。近-近位是单个存储器阵列内与字线驱动器距离最近且与位线驱动器距离最近的存储单元。当然，还可以使用其他分类。
由于存储单元经历的条件(例如，电阻)基于相对于字线和位线选择电路(即，驱动器)的存储单元位置而变化，将相同的写入和读取条件应用于阵列内所有存储单元会导致编程和读取错误。例如，在正常读取或编程操作中，严格控制的电压应用于字线和位线驱动器输出。当存储单元为远-远位时，跨过该存储单元的实际电压低于当该存储单元为近-近位时跨过该存储单元的实际电压，这是因为沿字线和位线的电阻导致电压降。跨过存储单元的实际电压的变化将导致读取容限的减小，编程容限的减小、以及写入检测容限的减小。现在将分别讨论这些减小。
首先讨论读取容限的减小，跨过存储单元的电压越低，则该单元传导的电流越低。这一关系在图3中示出，该图为编程和未编程状态下近-近和远-远场内正向偏置一次可编程存储单元的电流-电压曲线的曲线图。针对各种存储单元类型所示的两个曲线代表例如由制造工艺变化所致的下限和上限分布。如该曲线图所示，对于2伏特的给定读取电压，近-近编程位产生的存储单元电流大于远-远编程位产生的存储单元电流。未编程位的情形也是如此。读取容限(或读取检测窗口)为用于正确读取所可以接受的电压和电流总的允许变化的容许量。
为了保证编程的远-远位产生足够的电流以被读取为编程存储单元，提高总的读取电压以容纳远-远位所见到的高电阻。然而，电压增大会致使漏电的未编程近-近位传导的电流大于参考电流，这将会导致未编程近-近存储单元被误解为处于编程状态。如果读取电压起伏，也会发生相同的问题。如果读取电压降低于2伏特，则弱编程的远-远位传导的电流落在读取窗口内。亦即，原来位于2伏特的读取窗口不复存在。因此，如果参考电流变化到高达读取容限的上限，则弱编程的远-远位将被读取为未编程存储单元。类似地，如果读取电压提高至大于2伏特，则强未编程的近-近位传导的电流(近-近未编程位的上方曲线所表示)落在读取窗口内。因此，如果参考电流变化到低至读取容限的下限，则该强未编程的近-近位将被读取为编程存储单元。
为了克服这个问题，设备5可包括一种电路，所述电路选择这样的读取条件(例如，电压或参考电流)以应用于存储单元，所述读取条件取决于存储单元相对于字线驱动器和位线驱动器之一或二者的位置。通过选择地址相关的条件以应用于存储单元，由此实现这一点以补偿该问题。换言之，由于工作窗口的缺乏/不足是选定存储单元相对于字线和/或位线驱动器的函数，因此可以通过应用地址相关的读取条件而形成窗口。即使存在工作窗口，使用地址相关读取条件可以通过增大读取容限而改善设计鲁棒性。
图4和5为示出了电路如何基于存储单元的位置/地址分别调整应用电压和参考电流，由此可以补偿该电压和电流降。如图4所示，通过对近-近位应用比远-远位低的Vread，更宽的读取容限由此形成。在图5，读取电压保持恒定，但是参考电流取决于被读取的存储单元是近-近位还是远-远位而改变。对于采用变化的电压，基于地址变化的参考电流所提供的读取容限大于图3所示的无补偿情形。重要的是需要指出，尽管图4和5示出了电压和参考电流之一固定而另一个变化，但是电压和参考电流可以一起变化。
与读取容限问题相似，当使用检测同时编程(“智能写入”)技术时，写入检测问题就存在。如上所述，智能写入技术在存储单元被编程时，将存储单元流出的电流与参考电流比较。只要该电流超过参考电流(表明该存储单元已被编程)，则该存储单元的写入周期结束，另一个存储单元的写入周期开始。这种技术提高了编程带宽，特别是当一组存储单元沿相同物理字线被并行编程时。然而，写入电流在这种情形下可能受限制，该电流限制也被用作电流参考以回测(senseback)存储单元的编程。在某些情形中，这导致写入检测窗口不存在。图6的曲线图示出了这个问题。由于不存在写入检测窗口，流过弱编程远-远位的电流将低于参考电流，导致该编程存储单元被读取为未编程位。因此，期望将参考电流设置为使得所有编程单元高于该电流参考，且所有未编程单元低于该电流参考。然而，如果电流参考设置为容纳近-近位，则相同的电流参考设置将高于远-远编程位，如图6所示。这将导致远-远编程位的写入超时。相反，如果电流参考设置为容纳远-远位，则相同的电流参考设置将低于近-近未编程位。这将导致“智能写入”电路认为该近-近未编程位已经被编程并过早地转到下一组位。
为了克服这个问题，设备5可包括一种电路，所述电路选择这样的写入条件(例如，电压或参考电流)以应用于存储单元，所述写入条件取决于该存储单元的位置(即，为地址相关读取条件)。(尽管检测与读取类似，但是使用术语“写入条件”替代“读取条件”，这是因为该检测发生于智能写入技术中的写入周期期间)。图7和8示出了该电路如何基于存储单元的位置/地址，通过分别调整所应用的电压和参考电流而补偿该电压和电流降。如图7所示，通过对近-近位应用比远-远位低的Vwrite，更宽的写入检测容限由此形成。在图8中，写入电压保持恒定，但参考电流取决于被读取的存储单元是近-近位还是远-远位而改变。对于采用变化的电压，基于地址变化的参考电流所提供的写入检测容限大于图6所示的无补偿情形。重要的是需要指出，尽管图7和8示出了电压和参考电流之一固定而另一个变化，但是电压和参考电流可以一起变化。
在上面的段落中，地址相关的写入条件被调整以提供足够的写入检测窗口。除了调整写入条件以提供足够的写入检测容限之外或者备选地，可以使用地址相关的写入条件以抵消编程容限的减小。作为背景技术，当在存储器阵列上使用恒定的编程电压时，将被编程的近-近位会经历过量的输送电源。对于一次可编程反熔丝二极管，这会导致存储单元超负荷，引起反熔丝断裂并形成开路而非短路。另外，编程远-远位要难于编程近-近位，这是因为由于存储线上更高的电阻，更少的功率输送到远-远存储单元。通过应用地址相关的写入条件，通过基于存储单元的地址降低存储单元上的电压，由此可以减小输送到近-近位的功率。相反，通过基于存储单元的地址而提高存储单元上的电压，由此可以提高输送到远-远位的功率。
如前所述，存储器设备可包括一种电路，所述电路基于存储单元相对于字线驱动器和位线驱动器之一或二者的位置而选择写入和/或读取条件以应用于该存储单元。下述段落描述可以用于实施这种功能的电路设计的实例。“电路”可以为任意合适的形式，且仅仅示范性地，可包括纯硬件元件(例如，电阻器、电容器、电压源等)、执行计算机可执行程序代码的通用处理器、专用集成电路、以及可编程逻辑控制器。重要的是需要指出，还可以使用其他电路设计和元件，且权利要求中术语“电路”不应限于图示及下文中所示的电路的实例。
返回到图1，设备5内的电路形式为地址相关的电压和电流发生器35。在这种设计中，地址相关的电压和电流发生器35基于存储单元相对于位线驱动器而非字线驱动器的位置，由此选择写入和/或读取条件以应用于该存储单元。如下所述，可以使用其他电路设计，这些其他电路设计基于存储单元相对于字线驱动器而非位线驱动器的位置，或者基于存储单元相对于字线驱动器以及位线驱动器的位置，由此选择写入和/或读取条件以应用于该存储单元。在图1所示电路设计中，存储单元布置成包括多个字线的多个区域。这里存在N个“区域”，存储器阵列地址位的子集选择一个特定区域。在选定区域内，预定读取/写入电压和电流被确定并用于存储器操作。这样，针对存储器操作所产生的电压和电流按照离散的方式被地址位调制。“N”越大，电压和电流调制的分辨率越大。
地址相关的电压和电流发生器35基于存储单元的行和列地址确定给定的存储单元属于哪个区域，并应用对于该区域来讲是恰当的写入和/或读取条件(即，恰当的字线电压(VWL)、位线电压(VBL)、顶部读出放大器组的参考电流(IREF_TOP)、以及底部读出放大器组的参考电流(IREF_TOP))。这样，不同的写入和/或读取条件应用于不同区域。
表1示出了一个目前优选实施例的，基于区域位置而应用同时变化的电压和参考电流的区域组织方案，表2示出了针对读取和写入情形时该方案的实例。
表1
Figure A20058004274200131
表2
Figure A20058004274200141
如这些表所示，与供给到远离位线驱动器的存储单元的电压相比，地址相关的电压和电流发生器35供给到靠近位线驱动器的存储单元的电压较低，并且与应用于远离位线驱动器的存储单元的参考电流相比，选择应用于靠近位线驱动器的存储单元的参考电流较大。
在图1的设计中，存储单元组织成与字线平行的区域。这种组织的结果为，写入和/或读取条件基于存储单元相对于位线驱动器(而非字线驱动器)的位置而变化，这是因为存储单元相对于位线驱动器的位置决定该存储单元位于哪个区域，并因此决定哪个写入和/或读取条件应用于该单元。换言之，特定区域内沿字线的所有存储单元被供给相同的字线电压，而与存储单元沿字线的位置无关。在另一个设计(图9所示)中，不同工作条件的区域平行于位线排列(即，这些区域包括多个位线)，因此，写入和/或读取条件基于存储单元相对于字线驱动器(而非位线驱动器)的位置而变化。当在写入操作期间并行地选择多个位时，这种设计是有用的。对于图1所示区域，可以按照相同的方式实现并行地动态选择多个位进行编程。在选定区域内，预定数目的位被选择以并行地编程。在正常的页写入操作时，顺序地选择区域。在所述页被编程时，并行地选择的位的数目将动态地变化。
作为背景技术，假设对存储器阵列内任意二极管输送相同功率时，更难编程远-远位。其结果为，可以同时选择和编程的远-远位的数目限制了编程带宽。例如，当相同字线上的8个远-远位同时选择被编程时，且如果7个存储单元首先被编程且为超级二极管(即，传导大的二极管电流的存储单元)(super diode)，则沿该字线的总电流将非常大，且该字线上的总IR降落将妨碍对第8个存储单元的编程。因此，能够并行地编程多个位，而并不妨碍这些位中的至少一个位被编程。在图10中示意地示出了这样的情况。在该图示中，R为总的等效电阻，其包括列解码器120内的上拉电阻(Rpu)、列解码器120内的下拉电阻(Rpd)、以及字线电阻(Rwl)。ID为存储单元电流，Vdiode为跨过存储单元的电压降，VWR为写入电压源，VBL为位线电压源、且VWL为字线电压源。VWR＝VBL-VWL，VEQ为相邻编程存储单元的等效电压。对于选定存储单元的给定地址位置，通过改变并行编程的位的数目，由此可以提高总的写入带宽。例如，与远离写入驱动器的位相比，更多的靠近写入驱动器的位被选择用于并行编程。由此，靠近写入驱动器的选定位的VEQ高于远离写入驱动器的选定位的VEQ。因此，输送到所有存储单元的功率沿着字线都是相同的。当存储单元沿选定字线被编程时，被编程的位的数目可以动态地切换。
表3示出了一个目前优选实施例的区域组织方案，其中地址确定所选择的将被并行编程的位数目，表4示出了该方案的实例。
表3
Figure A20058004274200151
表4
Figure A20058004274200161
这些优选实施例可以使用多个备选。例如，尽管图1和9示出了“水平”区域方案与“垂直”区域方案相互独立地使用，但是“水平”和“垂直”区域方案可以同时使用，从而基于存储单元相对于字线驱动器和位线驱动器的位置而改变写入和/或读取条件。此外，在上述实例中，字线或位线分组成多个区域，应用于存储单元的写入和/或读取条件取决于该存储单元所属区域。替代使用多个区域的概念，可以纯粹基于存储单元的地址确定写入和/或读取条件而不使用多个区域的概念。另外，在上述实施例中，一区域内的存储单元组经历独特的一组工作条件。在备选实施例中，对每个存储单元应用独特的工作条件组。最终结果为，每个存储单元看上去彼此完全相同。在这种设计中，每个存储单元可视为具有各自的区域。
此外，如上文中短语“写入和/或读取条件”所示，这些优选实施例可以用于改变写入条件(不改变读取条件)、读取条件(不改变写入条件)、或者写入和读取条件。此外，上述优选实施例基于存储单元的地址而改变写入和/或读取条件，这是因为该地址提供了存储单元相对于字线和/或位线驱动器的位置的指示。在备选实施例中，指示存储单元相对于字线和/或位线驱动器的位置的度量(除了地址以外)被用于改变写入和/或读取条件。
最后，在图示所示电路设计中，地址相关的电压和电流发生器基于与存储单元相关的区域选择字线和位线电压以及参考电流，以应用于该存储单元。在备选实施例中，该电路仅提供地址相关的参考电流，行和列解码器内的字线和/或位线驱动器具有其各自的字线和位线电压发生器，由该发生器为其各自的区域提供恰当的电压。
前述详细描述仅描述了本发明的许多可能实施中的几个。因此，这些详细描述仅仅是说明性质的，而非限制性的。本发明的范围仅由下述权利要求书及其所有等效表述定义。

Claims (45)

1.一种设备，包括：
多个字线和字线驱动器；
多个位线和位线驱动器；
多个存储单元，其中每个存储单元耦合在各自的字线和位线之间；以及
电路，基于存储单元相对于字线驱动器和位线驱动器之一或二者的位置而选择写入条件以应用于所述存储单元。
2.权利要求1所述的设备，其中该写入条件包括电压，且其中与远离该字线驱动器和位线驱动器之一或二者的存储单元相比，该电路选择对靠近该字线驱动器和位线驱动器之一或二者的存储单元应用更低的电压。
3.权利要求1所述的设备，其中该写入条件包括参考电流，且其中与远离该字线驱动器和位线驱动器之一或二者的存储单元相比，该电路选择对靠近该字线驱动器和位线驱动器之一或二者的存储单元应用更大的参考电流。
4.权利要求1所述的设备，其中该写入条件包括电压和参考电流，且其中与远离该字线驱动器和位线驱动器之一或二者的存储单元相比，该电路选择对靠近该字线驱动器和位线驱动器之一或二者的存储单元应用更低的电压和更大的参考电流。
5.权利要求1所述的设备，其中该电路基于存储单元相对于字线驱动器而非位线驱动器的位置而选择写入条件以应用于该存储单元。
6.权利要求1所述的设备，其中该电路基于存储单元相对于位线驱动器而非字线驱动器的位置而选择写入条件以应用于该存储单元。
7.权利要求1所述的设备，其中该电路基于存储单元相对于字线驱动器和位线驱动器的位置而选择写入条件以应用于该存储单元。
8.权利要求1所述的设备，其中该电路还基于存储单元相对于字线驱动器和位线驱动器之一或二者的位置而选择读取条件以应用于该存储单元。
9.权利要求1所述的设备，其中该多个存储单元组织成多个区域，且其中该电路选择不同写入条件以应用于不同区域。
10.权利要求9所述的设备，其中每个区域包括多个字线。
11.权利要求9所述的设备，其中每个区域包括多个位线。
12.权利要求1所述的设备，其中每个存储单元与地址相关联，且其中该电路基于该存储单元的地址选择写入条件以应用于该存储单元。
13.权利要求1所述的设备，其中至少部分该多个存储单元包括一次写入存储单元。
14.权利要求1所述的设备，其中至少部分该多个存储单元包括多次写入存储单元。
15.权利要求1所述的设备，其中至少部分该多个存储单元包括几次可编程存储单元。
16.权利要求1所述的设备，其中该多个存储单元组织成在单个衬底上相互垂直堆叠的多层。
17.权利要求1所述的设备，其中该多个存储单元组织成单层。
18.一种设备，包括：
多个字线和字线驱动器；
多个位线和位线驱动器；
多个存储单元，其中每个存储单元耦合在各自的字线和位线之间；以及
电路，基于存储单元相对于字线驱动器和位线驱动器之一或二者的位置而选择读取条件以应用于存储单元。
19.权利要求18所述的设备，其中该读取条件包括电压，且其中与远离该字线驱动器和位线驱动器之一或二者的存储单元相比，该电路选择对靠近该字线驱动器和位线驱动器之一或二者的存储单元应用更低的电压。
20.权利要求18所述的设备，其中该读取条件包括参考电流，且其中与远离该字线驱动器和位线驱动器之一或二者的存储单元相比，该电路选择对靠近该字线驱动器和位线驱动器之一或二者的存储单元应用更大的参考电流。
21.权利要求18所述的设备，其中该读取条件包括电压和参考电流，且其中与远离该字线驱动器和位线驱动器之一或二者的存储单元相比，该电路选择对靠近该字线驱动器和位线驱动器之一或二者的存储单元应用更低的电压和更大的参考电流。
22.权利要求18所述的设备，其中该电路基于存储单元相对于字线驱动器而非位线驱动器的位置而选择读取条件以应用于该存储单元。
23.权利要求18所述的设备，其中该电路基于存储单元相对于位线驱动器而非字线驱动器的位置而选择读取条件以应用于该存储单元。
24.权利要求18所述的设备，其中该电路基于存储单元相对于字线驱动器和位线驱动器的位置而选择读取条件以应用于该存储单元。
25.权利要求18所述的设备，其中该多个存储单元组织成多个区域，且其中该电路选择不同读取条件以应用于不同区域。
26.权利要求25所述的设备，其中每个区域包括多个字线。
27.权利要求25所述的设备，其中每个区域包括多个位线。
28.权利要求18所述的设备，其中每个存储单元与地址相关联，且其中该电路基于该存储单元的地址选择读取条件以应用于该存储单元。
29.权利要求18所述的设备，其中至少部分该多个存储单元包括一次写入存储单元。
30.权利要求18所述的设备，其中至少部分该多个存储单元包括多次写入存储单元。
31.权利要求18所述的设备，其中至少部分该多个存储单元包括几次可编程存储单元。
32.权利要求18所述的设备，其中该多个存储单元组织成在单个衬底上相互垂直堆叠的多层。
33.权利要求18所述的设备，其中该多个存储单元组织成单层。
34.一种设备，包括：
多个字线和字线驱动器；
多个位线和位线驱动器；
多个存储单元，其中每个存储单元耦合在各自的字线和位线之间；以及
电路，基于存储单元相对于字线驱动器和位线驱动器之一或二者的位置而选择将被并行编程的多个存储单元。
35.权利要求34所述的设备，其中该多个存储单元组织成多个区域，且其中该电路基于存储单元的区域选择将被并行编程的多个存储单元。
36.权利要求34所述的设备，其中至少部分该多个存储单元包括一次写入存储单元。
37.权利要求34所述的设备，其中至少部分该多个存储单元包括多次写入存储单元。
38.权利要求34所述的设备，其中至少部分该多个存储单元包括几次可编程存储单元。
39.权利要求34所述的设备，其中该多个存储单元组织成在单个衬底上相互垂直堆叠的多层。
40.权利要求34所述的设备，其中该多个存储单元组织成单层。
41.权利要求9所述的设备，其中每个区域包括多个字线和位线。
42.权利要求25所述的设备，其中每个区域包括多个字线和位线。
43.权利要求35所述的设备，其中每个区域包括多个字线。
44.权利要求35所述的设备，其中每个区域包括多个位线。
45.权利要求35所述的设备，其中每个区域包括多个字线和位线。
CN200580042742XA 2004-12-17 2005-11-29 使用地址相关条件的用于存储器操作的设备与方法 Active CN101208751B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/015,440 US7218570B2 (en) 2004-12-17 2004-12-17 Apparatus and method for memory operations using address-dependent conditions
US11/015,440 2004-12-17
PCT/US2005/043074 WO2006065523A2 (en) 2004-12-17 2005-11-29 Apparatus and method for memory operations using address-dependent conditions

Publications (2)

Publication Number Publication Date
CN101208751A true CN101208751A (zh) 2008-06-25
CN101208751B CN101208751B (zh) 2010-09-15

Family

ID=36588354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580042742XA Active CN101208751B (zh) 2004-12-17 2005-11-29 使用地址相关条件的用于存储器操作的设备与方法

Country Status (8)

Country Link
US (1) US7218570B2 (zh)
EP (1) EP1825475B1 (zh)
JP (1) JP5285277B2 (zh)
KR (1) KR101100805B1 (zh)
CN (1) CN101208751B (zh)
AT (1) ATE496372T1 (zh)
DE (1) DE602005026052D1 (zh)
WO (1) WO2006065523A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714058A (zh) * 2009-11-24 2012-10-03 桑迪士克技术有限公司 通过位线浮动对存储器编程以减少沟道到浮栅的耦合
CN103177766A (zh) * 2011-12-20 2013-06-26 爱思开海力士有限公司 半导体存储器件及其操作方法
CN103632720A (zh) * 2012-08-21 2014-03-12 三星电子株式会社 非易失性存储装置和数据处理方法
CN108492844A (zh) * 2018-03-26 2018-09-04 上海华虹宏力半导体制造有限公司 一种双分离栅闪存阵列及其编程方法
CN108630279A (zh) * 2017-03-22 2018-10-09 东芝存储器株式会社 半导体存储装置

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701797B2 (en) * 2006-05-15 2010-04-20 Apple Inc. Two levels of voltage regulation supplied for logic and data programming voltage of a memory device
US7551486B2 (en) * 2006-05-15 2009-06-23 Apple Inc. Iterative memory cell charging based on reference cell value
US7639531B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Dynamic cell bit resolution
US7568135B2 (en) 2006-05-15 2009-07-28 Apple Inc. Use of alternative value in cell detection
US7852690B2 (en) * 2006-05-15 2010-12-14 Apple Inc. Multi-chip package for a flash memory
US7911834B2 (en) * 2006-05-15 2011-03-22 Apple Inc. Analog interface for a flash memory die
US8000134B2 (en) 2006-05-15 2011-08-16 Apple Inc. Off-die charge pump that supplies multiple flash devices
US7613043B2 (en) * 2006-05-15 2009-11-03 Apple Inc. Shifting reference values to account for voltage sag
US7639542B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Maintenance operations for multi-level data storage cells
US7511646B2 (en) * 2006-05-15 2009-03-31 Apple Inc. Use of 8-bit or higher A/D for NAND cell value
US7283414B1 (en) 2006-05-24 2007-10-16 Sandisk 3D Llc Method for improving the precision of a temperature-sensor circuit
US20080135087A1 (en) * 2007-05-10 2008-06-12 Rangappan Anikara Thin solar concentrator
US8358526B2 (en) * 2008-02-28 2013-01-22 Contour Semiconductor, Inc. Diagonal connection storage array
US20090225621A1 (en) * 2008-03-05 2009-09-10 Shepard Daniel R Split decoder storage array and methods of forming the same
KR101424139B1 (ko) * 2008-08-01 2014-08-04 삼성전자주식회사 비휘발성 메모리 소자 및 그 동작 방법
KR101029654B1 (ko) * 2008-09-03 2011-04-15 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
JP5193796B2 (ja) 2008-10-21 2013-05-08 株式会社東芝 ３次元積層型不揮発性半導体メモリ
US8446787B2 (en) * 2008-11-20 2013-05-21 Micron Technology, Inc. Replacing defective memory blocks in response to external addresses
KR101551449B1 (ko) * 2009-02-25 2015-09-08 삼성전자주식회사 비휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
US8154904B2 (en) * 2009-06-19 2012-04-10 Sandisk 3D Llc Programming reversible resistance switching elements
JP5259552B2 (ja) * 2009-11-02 2013-08-07 株式会社東芝 不揮発性半導体記憶装置及びその駆動方法
TWI497496B (zh) * 2011-01-19 2015-08-21 Macronix Int Co Ltd 三維記憶體陣列架構
WO2013080511A1 (ja) 2011-11-29 2013-06-06 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその書き込み方法
US8885400B2 (en) 2013-02-21 2014-11-11 Sandisk 3D Llc Compensation scheme for non-volatile memory
WO2016018386A1 (en) * 2014-07-31 2016-02-04 Hewlett-Packard Development Company, L.P. Encoding data within a crossbar memory array
US9406377B2 (en) 2014-12-08 2016-08-02 Sandisk Technologies Llc Rewritable multibit non-volatile memory with soft decode optimization
US20160379707A1 (en) * 2015-06-25 2016-12-29 Research & Business Foundation Sungkyunkwan University Cross point memory device
JP6457364B2 (ja) * 2015-09-11 2019-01-23 東芝メモリ株式会社 メモリシステム
US10176881B2 (en) * 2016-08-26 2019-01-08 Samsung Electronics Co., Ltd. Non-volatile memory devices having temperature and location dependent word line operating voltages
US11081151B2 (en) * 2019-09-26 2021-08-03 Intel Corporation Techniques to improve a read operation to a memory array
US11342019B2 (en) 2019-09-27 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Compensation word line driver

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3705392A (en) * 1971-09-07 1972-12-05 Texas Instruments Inc Mos dynamic memory
JPS59151396A (ja) * 1983-02-15 1984-08-29 Sharp Corp 半導体読み出し専用メモリ回路
JPS60115099A (ja) * 1983-11-25 1985-06-21 Fujitsu Ltd 半導体記憶装置
US4646269A (en) * 1984-09-18 1987-02-24 Monolithic Memories, Inc. Multiple programmable initialize words in a programmable read only memory
US4646266A (en) * 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
US4698788A (en) * 1985-07-01 1987-10-06 Motorola, Inc. Memory architecture with sub-arrays
JPS6337894A (ja) * 1986-07-30 1988-02-18 Mitsubishi Electric Corp ランダムアクセスメモリ
US5276649A (en) * 1989-03-16 1994-01-04 Mitsubishi Denki Kabushiki Kaisha Dynamic-type semiconductor memory device having staggered activation of column groups
US5107139A (en) * 1990-03-30 1992-04-21 Texas Instruments Incorporated On-chip transient event detector
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
JP2598154B2 (ja) * 1990-05-24 1997-04-09 株式会社東芝 温度検出回路
EP0486743B1 (en) * 1990-11-19 1996-05-08 STMicroelectronics S.r.l. Improved sense circuit for storage devices such as non-volatile memories, with compensated offset current
US5278796A (en) * 1991-04-12 1994-01-11 Micron Technology, Inc. Temperature-dependent DRAM refresh circuit
JP2892216B2 (ja) * 1992-05-22 1999-05-17 株式会社東芝 半導体メモリ
US5359571A (en) * 1993-01-27 1994-10-25 Yu Shih Chiang Memory array having a plurality of address partitions
AU7049694A (en) * 1993-06-14 1995-01-03 Rambus Inc. Method and apparatus for writing to memory components
US5383157A (en) * 1993-08-06 1995-01-17 Cypress Semiconductor Corporation Parallel TESTMODE
JP3462894B2 (ja) * 1993-08-27 2003-11-05 株式会社東芝 不揮発性半導体メモリ及びそのデータプログラム方法
GB9417264D0 (en) * 1994-08-26 1994-10-19 Inmos Ltd Memory device
US5745410A (en) 1995-11-17 1998-04-28 Macronix International Co., Ltd. Method and system for soft programming algorithm
US5818748A (en) * 1995-11-21 1998-10-06 International Business Machines Corporation Chip function separation onto separate stacked chips
US5835396A (en) * 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
US5784328A (en) * 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
US5798966A (en) * 1997-03-31 1998-08-25 Intel Corporation Flash memory VDS compensation techiques to reduce programming variability
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
NO972803D0 (no) * 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
US5890100A (en) * 1997-08-19 1999-03-30 Advanced Micro Devices, Inc. Chip temperature monitor using delay lines
NO973993L (no) * 1997-09-01 1999-03-02 Opticom As Leseminne og leseminneinnretninger
US5961215A (en) * 1997-09-26 1999-10-05 Advanced Micro Devices, Inc. Temperature sensor integral with microprocessor and methods of using same
US5925996A (en) * 1997-10-10 1999-07-20 Whistler Corporation Of Massachusetts Garage door operator motor secondary thermal overload
US6185121B1 (en) * 1998-02-26 2001-02-06 Lucent Technologies Inc. Access structure for high density read only memory
US6185712B1 (en) * 1998-07-02 2001-02-06 International Business Machines Corporation Chip performance optimization with self programmed built in self test
US6021076A (en) * 1998-07-16 2000-02-01 Rambus Inc Apparatus and method for thermal regulation in memory subsystems
US5977746A (en) * 1998-07-21 1999-11-02 Stryker Corporation Rechargeable battery pack and method for manufacturing same
US6157244A (en) * 1998-10-13 2000-12-05 Advanced Micro Devices, Inc. Power supply independent temperature sensor
US6385074B1 (en) * 1998-11-16 2002-05-07 Matrix Semiconductor, Inc. Integrated circuit structure including three-dimensional memory array
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
KR100307663B1 (ko) * 1998-12-02 2001-11-30 윤종용 서로다른크기의서브어레이들을구비한반도체메모리장치및서브어레이의수를줄이는방법
US6240046B1 (en) * 1999-02-13 2001-05-29 Integrated Device Technology, Inc. Integrated circuit random access memory capable of reading either one or more than one data word in a single clock cycle
US6356485B1 (en) * 1999-02-13 2002-03-12 Integrated Device Technology, Inc. Merging write cycles by comparing at least a portion of the respective write cycle addresses
JP2001102552A (ja) * 1999-09-29 2001-04-13 Sony Corp 半導体記憶装置およびその読み出し方法
JP3376976B2 (ja) * 1999-10-18 2003-02-17 日本電気株式会社 半導体記憶装置
US6246610B1 (en) * 2000-02-22 2001-06-12 Advanced Micro Devices, Inc. Symmetrical program and erase scheme to improve erase time degradation in NAND devices
US6205074B1 (en) * 2000-02-29 2001-03-20 Advanced Micro Devices, Inc. Temperature-compensated bias generator
US6191980B1 (en) * 2000-03-07 2001-02-20 Lucent Technologies, Inc. Single-poly non-volatile memory cell having low-capacitance erase gate
US6420215B1 (en) * 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6567287B2 (en) * 2001-03-21 2003-05-20 Matrix Semiconductor, Inc. Memory device with row and column decoder circuits arranged in a checkerboard pattern under a plurality of memory arrays
EP2988331B1 (en) * 2000-08-14 2019-01-09 SanDisk Technologies LLC Semiconductor memory device
US6661730B1 (en) * 2000-12-22 2003-12-09 Matrix Semiconductor, Inc. Partial selection of passive element memory cell sub-arrays for write operation
US6407953B1 (en) * 2001-02-02 2002-06-18 Matrix Semiconductor, Inc. Memory array organization and related test method particularly well suited for integrated circuits having write-once memory arrays
US6574145B2 (en) * 2001-03-21 2003-06-03 Matrix Semiconductor, Inc. Memory device and method for sensing while programming a non-volatile memory cell
US6618295B2 (en) * 2001-03-21 2003-09-09 Matrix Semiconductor, Inc. Method and apparatus for biasing selected and unselected array lines when writing a memory array
US6507238B1 (en) * 2001-06-22 2003-01-14 International Business Machines Corporation Temperature-dependent reference generator
JP4737886B2 (ja) * 2001-08-09 2011-08-03 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6525953B1 (en) * 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6597609B2 (en) * 2001-08-30 2003-07-22 Micron Technology, Inc. Non-volatile memory with test rows for disturb detection
US6735546B2 (en) * 2001-08-31 2004-05-11 Matrix Semiconductor, Inc. Memory device and method for temperature-based control over write and/or read operations
US6724665B2 (en) * 2001-08-31 2004-04-20 Matrix Semiconductor, Inc. Memory device and method for selectable sub-array activation
JP2003109389A (ja) * 2001-09-28 2003-04-11 Fujitsu Ltd 半導体記憶装置
US6925007B2 (en) * 2001-10-31 2005-08-02 Sandisk Corporation Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
US6560152B1 (en) * 2001-11-02 2003-05-06 Sandisk Corporation Non-volatile memory with temperature-compensated data read
US6608790B2 (en) * 2001-12-03 2003-08-19 Hewlett-Packard Development Company, L.P. Write current compensation for temperature variations in memory arrays
JP3812498B2 (ja) * 2001-12-28 2006-08-23 日本電気株式会社 トンネル磁気抵抗素子を利用した半導体記憶装置
US6754124B2 (en) * 2002-06-11 2004-06-22 Micron Technology, Inc. Hybrid MRAM array structure and operation
KR100429891B1 (ko) * 2002-07-29 2004-05-03 삼성전자주식회사 클럭 스큐를 최소화하기 위한 격자형 클럭 분배망
JP2004158119A (ja) * 2002-11-06 2004-06-03 Sharp Corp 不揮発性半導体記憶装置
KR100488544B1 (ko) * 2002-11-11 2005-05-11 삼성전자주식회사 반도체 메모리장치의 블록선택정보를 이용한 뱅크전압제어장치 및 그 제어방법
US6954394B2 (en) * 2002-11-27 2005-10-11 Matrix Semiconductor, Inc. Integrated circuit and method for selecting a set of memory-cell-layer-dependent or temperature-dependent operating conditions
US6980465B2 (en) * 2003-12-19 2005-12-27 Hewlett-Packard Development Company, L.P. Addressing circuit for a cross-point memory array including cross-point resistive elements

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714058A (zh) * 2009-11-24 2012-10-03 桑迪士克技术有限公司 通过位线浮动对存储器编程以减少沟道到浮栅的耦合
CN103177766A (zh) * 2011-12-20 2013-06-26 爱思开海力士有限公司 半导体存储器件及其操作方法
CN103177766B (zh) * 2011-12-20 2019-03-12 爱思开海力士有限公司 半导体存储器件及其操作方法
CN103632720A (zh) * 2012-08-21 2014-03-12 三星电子株式会社 非易失性存储装置和数据处理方法
CN108630279A (zh) * 2017-03-22 2018-10-09 东芝存储器株式会社 半导体存储装置
US11276466B2 (en) 2017-03-22 2022-03-15 Kioxia Corporation Semiconductor storage device
CN108630279B (zh) * 2017-03-22 2022-06-21 铠侠股份有限公司 半导体存储装置
US11600328B2 (en) 2017-03-22 2023-03-07 Kioxia Corporation Semiconductor storage device
US11862248B2 (en) 2017-03-22 2024-01-02 Kioxia Corporation Semiconductor storage device
CN108492844A (zh) * 2018-03-26 2018-09-04 上海华虹宏力半导体制造有限公司 一种双分离栅闪存阵列及其编程方法
CN108492844B (zh) * 2018-03-26 2020-10-16 上海华虹宏力半导体制造有限公司 一种双分离栅闪存阵列及其编程方法

Also Published As

Publication number Publication date
CN101208751B (zh) 2010-09-15
DE602005026052D1 (de) 2011-03-03
US7218570B2 (en) 2007-05-15
WO2006065523A3 (en) 2006-10-05
JP2008524772A (ja) 2008-07-10
ATE496372T1 (de) 2011-02-15
KR101100805B1 (ko) 2012-01-02
EP1825475A4 (en) 2009-01-07
JP5285277B2 (ja) 2013-09-11
US20060133125A1 (en) 2006-06-22
KR20070104526A (ko) 2007-10-26
EP1825475A2 (en) 2007-08-29
WO2006065523A2 (en) 2006-06-22
EP1825475B1 (en) 2011-01-19

Similar Documents

Publication Publication Date Title
CN101208751B (zh) 使用地址相关条件的用于存储器操作的设备与方法
US8243542B2 (en) Resistance variable memory devices and read methods thereof
US7239540B2 (en) Semiconductor memory device
US7027342B2 (en) Semiconductor memory device
US8988936B2 (en) Compensation scheme for non-volatile memory
CN101231886B (zh) Nand快闪存储器件与改善nand快闪存储器件中单元特性的方法
US9887011B1 (en) Memory with controlled bit line charging
US8836412B2 (en) Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple
CN101919004B (zh) 读取、验证字线参考电压以跟踪源极电平
CN109671464A (zh) 存储器模块、操作其的方法和存储器模块的测试系统
JP2008524772A5 (zh)
KR20100111666A (ko) 셀 소스 ｉｒ 강하를 방지하기 위해 소스 전위를 조절하는 방법
US20030202396A1 (en) Memory device with multi-level storage cells
US7486573B2 (en) Flash memory device and voltage generating circuit for the same
US6038169A (en) Read reference scheme for flash memory
US20210065792A1 (en) Memory device and method thereof
US10915133B1 (en) Non-dominant pole tracking compensation for large dynamic current and capacitive load reference generator
US20170352428A1 (en) Non-Volatile Memory Devices Comprising High Voltage Generation Circuits and Operating Methods Thereof
EP3686893B1 (en) Boosted voltage driver for bit lines and other circuit nodes
US20070146053A1 (en) Voltage generator and semiconductor memory apparatus with the same
US11756645B2 (en) Control circuit, memory system and control method
US6901007B2 (en) Memory device with multi-level storage cells and apparatuses, systems and methods including same
KR20200123383A (ko) 상-변화 랜덤 액세스 메모리 쓰기 교란 완화

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Texas, USA

Patentee after: SANDISK TECHNOLOGIES LLC

Address before: Texas, USA

Patentee before: Sandy Technology Corp.

TR01 Transfer of patent right

Effective date of registration: 20160727

Address after: Texas, USA

Patentee after: Sandy Technology Corp.

Address before: California, USA

Patentee before: Sandisk 3D LLC