CN101216720B - 用于时钟信号的分布的系统 - Google Patents

用于时钟信号的分布的系统 Download PDF

Info

Publication number
CN101216720B
CN101216720B CN2007100796213A CN200710079621A CN101216720B CN 101216720 B CN101216720 B CN 101216720B CN 2007100796213 A CN2007100796213 A CN 2007100796213A CN 200710079621 A CN200710079621 A CN 200710079621A CN 101216720 B CN101216720 B CN 101216720B
Authority
CN
China
Prior art keywords
bus
clock signal
receiver
transmitter
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100796213A
Other languages
English (en)
Other versions
CN101216720A (zh
Inventor
张瑞安
斯笑岷
吴雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Montage Technology Kunshan Co Ltd
Original Assignee
LANQI SEMICONDUCTOR SHANGHAI CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LANQI SEMICONDUCTOR SHANGHAI CO Ltd filed Critical LANQI SEMICONDUCTOR SHANGHAI CO Ltd
Publication of CN101216720A publication Critical patent/CN101216720A/zh
Application granted granted Critical
Publication of CN101216720B publication Critical patent/CN101216720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供用于使用一共同总线来分布时钟信号的系统和方法。在一个实施例中，一时钟信号分布系统包括：一总线；一发射器，其耦合到所述总线以将一时钟信号驱动到所述总线上；和一个或一个以上接收器，其耦合到所述总线以接收所述时钟信号，其中每个接收器的阻抗低于1000欧姆(或500或200欧姆)。在一个实施例中，所述时钟分布系统位于一集成电路上以将时钟分布在集成电路芯片上。在一个实施例中，所述接收器是自偏置的；所述发射器的一偏置电流是所述接收器的偏置电流的一动态和；且所述接收器中的每一者都具有一工作周期校正机制。在一个实施例中，所述时钟分布系统中的所述发射器与所述低阻抗接收器之间不存在电感器；且所述总线不具有端接器。

Description

用于时钟信号的分布的系统 
技术领域
本发明的至少一些实施例涉及时钟信号的分布。 
背景技术
例如微处理器和高级内存缓冲器(AMB)的很多大型集成芯片(IC)使用全局时钟作为计时参考来使由芯片上的不同功能块执行的数据和逻辑操作同步。 
随着新代的集成芯片(IC)变得更快且更大，以最小的时钟相位差将全局时钟信号分布到IC芯片上的功能块变得越来越困难。 
另外，高频全局时钟的时钟分布系统随着时钟的频率增加而消耗更多的功率。当全局时钟的频率增加时，用于在大型IC芯片上分布全局时钟的线路消耗更多功率，这可能导致性能降级。 
此外，传统的时钟分布网络占用许多路由区，这可能导致需要更大的晶粒尺寸。 
举例来说，图1说明使用点到点连接来分布时钟信号的现有技术方法。如图1中所示，此类时钟分布方案使用点到点网络拓扑。举例来说，在图1中，时钟源(11)(例如，集中式锁相回路(PLL))产生时钟信号，将时钟信号提供到集成电路芯片(13)上的各种功能块(例如，21、23、...、29)，作为全局计时参考。通常，时钟信号通过差分线路对而从时钟源(11)分布到每个功能块(例如，21)，所述差分线路对提供从时钟源(11)到对应的功能块(例如，21)的点到点连接。 
在图1中，当所述时钟分布系统与具有分布式锁相回路(PLL)的系统相比时，使用集中式时钟源(例如，PLL)可能导致功率消耗减小且晶粒尺寸更小。 
然而，随着时钟频率增加，由于时钟相位差的缘故，时钟从集中式源到较大硅晶粒上的功能块的分布变得越来越困难。另外，时钟分布网络可能遭受较大电容性负载，其可能导致时钟分布的高功率消耗。此外，随着IC芯片内的功能块的数目增加，时钟分布网络的线路的路由变得更复杂；且时钟分布网络可能由于点到点连接的缘故而占用更大的晶粒面积。 
图2说明在雏菊链时钟分布系统中使用高阻抗接收器来分布时钟信号的现有技术方法。在图2中，全局时钟经由以端接器(55)端接的雏菊链分布到一组功能块(31、33、...、39)。在雏菊链上使用高阻抗接收器(例如，41、43、...、49)来接收针对各个功能块(例如，31、33、...、39)的时钟信号。阻抗接收器通常具有10K欧姆以上的阻抗。在传输线(例如，51)与高阻抗接收器(例如，41)之间使用电感器(例如，53)。此类时钟分布系统的更多细节可参阅2006IEEE国际固态电路会议(International Solid-StateCircuits Conference)，ISSCC2006，第4期，GIGABIT TRANSCEIVERS，第88-89和640页中的由Edoardo Prete、Dirk Scheideler和Anthony Sanders所著的“A100mW9.6Gb/sTransceiver in90nm CMOS for Next-Generation Memory Interfaces”。 
在图2中所说明的时钟分布系统中，在端接器(例如，55)上的电阻性终端负载上浪费一些功率。另外，时钟分布网络可能由于使用传输线(例如，51)和电感器(例如，53)的缘故而占用较大晶粒面积。 
发明内容
本发明提供使用共同总线来分布时钟信号的系统和方法。在此部分中概述一些实施例。 
在一个实施例中，时钟信号分布系统包括：总线；发射器，其耦合到所述总线以将时钟信号驱动到总线上；和一个或一个以上低阻抗接收器，其耦合到总线以接收所述时钟信号。举例来说，所述接收器的阻抗小于1000欧姆(或500或200欧姆)。 
在一个实施例中，发射器的偏置电流由耦合到总线的接收器的偏置电流控制。举例来说，发射器的偏置电流是耦合到总线的接收器的偏置电流的动态和。 
在一个实施例中，总线包括差分总线。低阻抗接收器包括一对电流源，其耦合到一对自偏置门(self-biased gate)以接收差分时钟信号。举例来说，可基于所述门的输出经由共模反馈电路来偏置所述门。在一个实施例中，所述共模反馈电路也执行工作周期校正。 
在一个实例中，共模反馈电路包括比较器以确定时钟信号的输出的过滤型式与参考电压之间的差异。用电容器来过滤比较器的输出以产生用于自偏置门的偏压。 
在一个实施例中，时钟分布系统位于集成电路上以将时钟分布到集成电路芯片的不同部分。 
在一个实施例中，时钟分布系统中的发射器与低阻抗接收器之间不存在电感器。在一个实施例中，总线不具有端接器。
在一个实施例中，集成电路包括：复数个电路块，所述块中的每一者都包括具有小于500欧姆的阻抗的接收器；总线，其用于连接所述块的接收器；和发射器，其耦合到所述总线以通过总线将时钟信号驱动到接收器。在一个实施例中，接收器是自偏置的；且发射器的偏置电流是接收器的偏置电流的动态和。在一个实施例中，接收器中的每一者都具有工作周期校正机制。 
在一个实施例中，一种设备包括：差分总线；差分发射器，其耦合到所述总线以将时钟信号驱动到总线上；复数个电路；和复数个接收器，其耦合到总线以分别接收针对所述复数个电路的时钟信号；其中所述接收器中的每一者都具有小于200欧姆的阻抗。在一个实施例中，发射器与接收器之间不存在电感器；且总线不具有端接器。 
从附图且从以下的详细描述中将了解其它特征。 
附图说明
在附图的图式中，以举例而非限制的方式来说明实施例，在附图中，相同参考标号指示类似元件。 
图1说明使用点到点连接来分布时钟信号的现有技术方法。 
图2说明在雏菊链时钟分布系统中使用高阻抗接收器来分布时钟信号的现有技术方法。 
图3说明根据本发明一个实施例的时钟分布系统。 
图4说明用于根据本发明一个实施例的时钟分布系统的低阻抗接收器。 
图5说明用于根据本发明一个实施例的时钟分布系统的时钟发射器。 
图6说明根据本发明一个实施例的用于为低阻抗接收器提供偏压的电路。 
具体实施方式
以下的描述内容和附图是说明性的且不应被解释为限制性的。描述大量特定细节以提供详尽的理解。然而，在某些情况下，为了避免使描述内容模糊而不描述众所周知或常规的细节。对本揭示案中的一个或一实施例的参考不一定是对同一实施例的参考；且此类参考意味着至少一个。 
本发明的一个实施例为高速大型集成电路(IC)提供高速、多站式(multi-drop)自偏置的时钟分布系统。与常规时钟分布系统相比，此类时钟分布系统可具有减小的功率消耗、较少的路由区，且减小时钟相位差。 
图3说明根据本发明一个实施例的时钟分布系统。在图3中，多站式差分总线(123) 用于将时钟信号从集中式源分布到复数个电路块(例如，101、103、105、...、109)。低阻抗接收器(例如，111、113、115、...、119)用于在所需位置处从差分总线(123)接收时钟信号。在图3中，差分总线(123)是两线共同总线。 
在图3的系统中，不需要端接器；且低阻抗接收器(111、113、...、119)与时钟发射器(121)之间不存在电感器。 
在一个实施例中，接收器(例如，111、113、115、...、119)的阻抗低于1000欧姆(或500欧姆)。优选地，接收器(例如，111、113、115、...、119)的阻抗低于200欧姆。 
举例来说，集中式锁相回路(PLL)可用于产生全局时钟信号，其可由时钟发射器(121)驱动到共同总线(123)上，以供分布到电路块(101、103、105、...109)。共同总线在芯片上路由；且需要全局时钟的每个电路块都可在适当位置处分接到共同总线中。在一个实施例中，电路块的低阻抗接收器可在需要全局时钟时动态地耦合到共同总线。 
因此，根据本发明的实施例，可大大减少由时钟分布网络占用的路由区；且也可使功率消耗下降。 
在一个实施例中，如图3中所说明的时钟分布系统建构在单个集成电路芯片上，以便将全局时钟信号分布到IC芯片上的电路块。举例来说，可在用于微处理器或用于高级内存缓冲器(AMB)的IC芯片上使用时钟分布系统。替代地或以组合方式，时钟分布系统也可用于在多个IC芯片上分布全局时钟信号。 
图4说明用于根据本发明一个实施例的时钟分布系统的低阻抗接收器。在图4中，低阻抗接收器(131)从差分时钟总线(例如，图3的123)获得差分输入信号。 
低阻抗接收器(131)包括耦合到自偏置门(137和139)的电流源(133和135)。门(137和139)基于自偏置门(137和139)的输出(136和138)将来自电流源(133和135)的电流选择性地引导到差分总线上。 
在图4中，使用共模反馈(143)选择所述门(137和139)中的一者以使偏压保持为开路。因此，来自电流源(133和135)的电流中的一者被引导到差分总线上，而另一者不会被引导到差分总线上。因此，时钟接收器是分接在差分总线上的低阻抗负载。 
在图4中，使用放大器(141)基于自偏置门(137和139)的输出(136和138)来产生输出时钟信号Clkout。 
在一个实施例中，时钟发射器的偏置电流通过由时钟接收器驱动到总线上的电流来控制，例如图5中所说明的用于根据本发明一个实施例的时钟分布系统的时钟发射器。
在图5中，发射器(171)基于待通过差分总线传输的差分时钟信号 
Figure DEST_PATH_GSB00000162888900021
而从差分总线(例如，图3的123)汲取电流。举例来说，时钟信号 
Figure DEST_PATH_GSB00000162888900022
可经由反相器(例如，151、153和161、163)被放大以控制门(155和165)的偏置。 
在图5中，发射器的门(155)周期性地接通和断开以从差分总线的一个线路汲取电流，同时发射器的门165分别周期性地断开和接通以从差分总线的另一线路汲取电流。 
因此，发射器中的偏置电流的总量是接收器所需的电流的动态和。当接收器将更多电流驱动到总线上时，发射器自动地汲取更多电流。因此，接收器可在不影响系统的性能的情况下动态地耦合到总线或从总线断开连接。 
在一个实施例中，由于每个接收器都是自偏置的(如图4中所说明)，所以时钟分布系统对接收器之间的偏置电流中的失配不敏感。 
在一个实施例中，使用NMOS门来建构所述门(155和165)。 
图6说明根据本发明一个实施例的用于为低阻抗接收器提供偏压的电路。在图6中，时钟电压(例如，在图4中的门137的输出136处)由滤波器(183)过滤，以与参考电压进行比较。比较器(181)基于时钟电压的过滤型式与参考电压之间的差异而产生输出。使用电容器(185)来过滤比较器的输出以产生偏压(例如，用于图4中的门137)。 
在一个实施例中，用于接收器的一个门(例如，137)的偏压是这样的：当时钟电压高于参考电压时，偏压使所述门关闭，且当时钟电压低于参考电压时，偏压使所述门打开。用于接收器的另一门(139)的偏压以相反的模式操作(例如，当时钟电压高于参考电压时，偏压使所述门打开；且当时钟电压低于参考电压时，偏压使所述门关闭)。因此，偏置电路经配置以在接收器的门(例如，137和139)的输出中拒绝共同模式。 
在图6中，偏压产生器也执行工作周期校正(例如，经由滤波器)。由于工作周期校正机制的缘故，接收器对来自低阻抗接收器(例如，图4的131)的电流源(例如，133和135)的电流之间的失配不敏感。 
因此，在一个实施例中，CMFB(共模反馈)块经设计以产生偏压以使接收器自偏置且校正工作周期。 
因此，本发明的至少一个实施例提供一种一点到多点时钟分布系统，其可使用传输线或有损耗线。在一个实施例中，时钟分布系统使用低阻抗接收器但不使用端接器。时钟分布系统在传输线与接收器之间不使用电感器。 
与传统时钟分布系统相比，根据本发明一个实施例的系统和方法具有若干优势，例如：低信号摆动，其导致时钟分布系统上的低功率消耗；由于使用低阻抗接收器的缘故而对电容性负载较不敏感；由于自偏置机制的缘故而对路由信道的电阻中和偏置电流中的失配较不敏感；用于路由时钟分布线路的晶粒面积较小等。在一个实施例中，每个时钟接收器都提供低阻抗传输负载，其减小功率消耗。 
在以上说明书中，已经参考揭示案的特定示范性实施例描述了揭示案。将明白，可在不脱离如所附权利要求书中陈述的较广精神和范围的情况下，对本发明作出各种修改。因此，应在说明性意义而非限制性意义上来考虑说明书和附图。

Claims (19)

1.一种时钟信号分布系统，其包含：
一多点总线；
一发射器，其耦合到所述多点总线以将一时钟信号驱动到所述多点总线上；和
复数个低阻抗接收器，其同时耦合到所述多点总线以接收所述时钟信号。
2.根据权利要求1所述的系统，其中所述发射器的一偏置电流由耦合到所述总线的所述复数个低阻抗接收器的偏置电流来控制。
3.根据权利要求2所述的系统，其中所述发射器的所述偏置电流是耦合到所述总线的所述复数个低阻抗接收器的所述偏置电流的一动态和。
4.根据权利要求1所述的系统，其中所述复数个低阻抗接收器中的每一者的阻抗小于1000欧姆。
5.根据权利要求1所述的系统，其中所述复数个低阻抗接收器中的每一者的所述阻抗不大于200欧姆。
6.根据权利要求1所述的系统，其中所述总线包含一差分总线。
7.根据权利要求6所述的系统，其中所述复数个低阻抗接收器中的每一者包含一对电流源，其耦合到一对自偏置门以接收所述差分时钟信号。
8.一种时钟信号分布系统，其包含：
一差分总线；
一发射器，其耦合到所述差分总线以将一差分时钟信号驱动到所述差分总线上；和
一低阻抗接收器，其耦合到所述差分总线以接收所述差分时钟信号，其中所述低阻抗接收器包含一对电流源，其耦合到一对门以接收所述差分时钟信号；
其中基于所述门的输出，经由一共模反馈电路来偏置所述门。
9.根据权利要求8所述的系统，其中所述共模反馈电路执行工作周期校正。
10.根据权利要求9所述的系统，其中所述共模反馈电路包含一比较器以确定所述时钟信号的一过滤型式与一参考电压之间的一差异。
11.根据权利要求10所述的系统，其中用一电容器来过滤所述比较器的一输出以产生一用于所述自偏置门的偏压。
12.根据权利要求1所述的系统，其中所述系统建构在一集成电路上。
13.根据权利要求1所述的系统，其中所述发射器与所述低阻抗接收器之间不存在电感器。
14.根据权利要求1所述的系统，其中所述总线不具有端接器。
15.一种集成电路，其包含：
复数个电路块，所述块中的每一者都包含一具有一小于500欧姆的阻抗的接收器，其中所述接收器包含一对门，其基于所述门的输出经由一共模反馈电路而偏置，以接收一差分时钟信号；
一多点总线，其用于分别连接所述复数个块中的所述复数个接收器；和
一发射器，其耦合到所述总线以通过所述总线将所述差分时钟信号驱动到所述复数个接收器。
16.根据权利要求15所述的集成电路，其中所述接收器是自偏置的；且所述发射器的一偏置电流是所述接收器的偏置电流的一动态和。
17.根据权利要求16所述的集成电路，其中所述接收器中的每一者都具有一工作周期校正机制。
18.一种设备，其包含：
一多点差分总线；
一差分发射器，其耦合到所述总线以将一差分时钟信号驱动到所述总线上；
复数个电路；和
复数个接收器，其耦合到所述多点总线以分别接收针对所述复数个电路的所述差分时钟信号；
其中所述接收器中的每一者都具有一小于200欧姆的阻抗且具有一对门，所述对门基于所述门的输出经由一共模反馈电路而偏置，以接收一差分时钟信号。
19.根据权利要求19所述的设备，其中所述发射器与所述接收器之间不存在电感器；且所述总线不具有端接器。
CN2007100796213A 2007-01-04 2007-02-28 用于时钟信号的分布的系统 Active CN101216720B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/619,958 2007-01-04
US11/619,958 US7558980B2 (en) 2007-01-04 2007-01-04 Systems and methods for the distribution of differential clock signals to a plurality of low impedance receivers

Publications (2)

Publication Number Publication Date
CN101216720A CN101216720A (zh) 2008-07-09
CN101216720B true CN101216720B (zh) 2011-06-01

Family

ID=39594262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100796213A Active CN101216720B (zh) 2007-01-04 2007-02-28 用于时钟信号的分布的系统

Country Status (4)

Country Link
US (1) US7558980B2 (zh)
CN (1) CN101216720B (zh)
TW (1) TW200830083A (zh)
WO (1) WO2008085530A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100901394B1 (ko) * 2007-05-15 2009-06-05 삼성전자주식회사 데이터 전송 장치 및 방법
US9367711B1 (en) * 2008-09-04 2016-06-14 Intelleflex Corporation Battery assisted RFID tag with square-law receiver and optional part time active behavior
US8817914B2 (en) * 2011-08-26 2014-08-26 Nanya Technology Corporation Interactive digital duty cycle compensation circuit for receiver
US10366197B2 (en) 2015-12-17 2019-07-30 International Business Machines Corporation Coupling aware wire capacitance adjust at global routing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433605B1 (en) * 2000-02-03 2002-08-13 Hewlett-Packard Company Low wiring skew clock network with current mode buffer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4718083A (en) 1985-09-23 1988-01-05 Gte Communication Systems Corporation Differential receive booster amplifier for telephone instruments
US5124578A (en) * 1990-10-01 1992-06-23 Rockwell International Corporation Receiver designed with large output drive and having unique input protection circuit
KR100393317B1 (ko) 1994-02-15 2003-10-23 람버스 인코포레이티드 지연동기루프
US6154498A (en) 1997-09-26 2000-11-28 Intel Corporation Computer system with a semi-differential bus signaling scheme
US6539490B1 (en) * 1999-08-30 2003-03-25 Micron Technology, Inc. Clock distribution without clock delay or skew
US6310495B1 (en) * 2000-02-15 2001-10-30 Hewlett Packard Company Clock wave noise reducer
US6665339B1 (en) 2001-03-19 2003-12-16 Cisco Systems Wireless Networking (Australia) Pty. Limited Method and apparatus for reducing oscillator pull in a CMOS wireless transceiver integrated circuit
US6566926B1 (en) 2002-06-25 2003-05-20 Intel Corporation Hysteretic self-biased amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433605B1 (en) * 2000-02-03 2002-08-13 Hewlett-Packard Company Low wiring skew clock network with current mode buffer

Also Published As

Publication number Publication date
US7558980B2 (en) 2009-07-07
CN101216720A (zh) 2008-07-09
US20080165884A1 (en) 2008-07-10
TW200830083A (en) 2008-07-16
WO2008085530A1 (en) 2008-07-17

Similar Documents

Publication Publication Date Title
CN100508067C (zh) 具有片上终结电路的半导体存储器装置
CN1967711B (zh) 低功耗的高速收发器
TWI514767B (zh) 用於差動發信的資料驅動充電泵傳送器
TWI516031B (zh) 接地參考單端發信
CN203313136U (zh) 芯片
US7525356B2 (en) Low-power, programmable multi-stage delay cell
CN102016813A (zh) 用于平衡接收端电源负载的方法和系统
US8989238B2 (en) Bi-directional interface circuit having a switchable current-source bias
US7656983B2 (en) Dual clock domain deskew circuit
WO2012103106A1 (en) Multi-modal communication interface
US20060132191A1 (en) Low-power receiver equalization in a clocked sense amplifier
CN101216720B (zh) 用于时钟信号的分布的系统
CN108475524A (zh) 可重配置时钟控制架构
JP2008066836A (ja) ジッタ低減回路
US8332680B2 (en) Methods and systems for operating memory in two modes
CN102780663B (zh) 一种应用于高速串行接口的连续时间均衡电路
Wang et al. A new current-mode incremental signaling scheme with applications to Gb/s parallel links
CN102065039A (zh) 一种高速接口电路自适应均衡方法及电路
Gotoh et al. A 2B parallel 1.25 Gb/s interconnect I/O interface with self-configurable link and plesiochronous clocking
JP3805311B2 (ja) 出力回路
CN103633945B (zh) 源同步高速串行接口的时钟通路前端放大电路
CN207504847U (zh) 一种高速大摆幅差分驱动器及差分数据接口系统
Narasimhan et al. A low-power current-mode clock distribution scheme for multi-GHz NoC-based SoCs
CN110365327A (zh) 差分时钟树电路
JP2003316749A (ja) 分散型のリンク・モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MONTAGE SEMICONDUCTOR (SHANGHAI) CO., LTD.

Free format text: FORMER OWNER: MONTAGE TECHNOLOGY GROUP LTD.

Effective date: 20110322

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 200233 ROOM 406, VENTURE BUILDING, NO. 680, GUIPING ROAD, SHANGHAI TO: 200233 ROOM 802 + 803 + 805 + 807 + 809, BUILDING 33, NO. 680, GUIPING ROAD, SHANGHAI, CHINA

TA01 Transfer of patent application right

Effective date of registration: 20110322

Address after: 200233, No. 680, Guiping Road, 33, 802, 803, 805, 807, 809, Shanghai, China

Applicant after: Lanqi Semiconductor Shanghai Co.,Ltd.

Address before: 200233, room 406, building 680, Guiping Road, Shanghai

Applicant before: Acrospeed, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MONTAGE TECHNOLOGY GROUP LTD.

Free format text: FORMER OWNER: MONTAGE SEMICONDUCTOR (SHANGHAI) CO., LTD.

Effective date: 20130314

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130314

Address after: 200233 room 406A, building 32, No. 680 Guiping Road, Shanghai, Xuhui District, China

Patentee after: Acrospeed, Inc.

Address before: 200233, No. 680, Guiping Road, 33, 802, 803, 805, 807, 809, Shanghai

Patentee before: Lanqi Semiconductor Shanghai Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20171102

Address after: 215300 No. 628 Xia Dong Street, Kunshan Development Zone, Jiangsu, Kunshan

Patentee after: Montage of Electronic Science and Technology (Kunshan) Co., Ltd.

Address before: 200233 room 406A, building 32, No. 680 Guiping Road, Shanghai, Xuhui District, China

Patentee before: Acrospeed, Inc.

TR01 Transfer of patent right