CN101228634B - 虚拟体接触的三栅极及其制造方法 - Google Patents

虚拟体接触的三栅极及其制造方法 Download PDF

Info

Publication number
CN101228634B
CN101228634B CN2006800270907A CN200680027090A CN101228634B CN 101228634 B CN101228634 B CN 101228634B CN 2006800270907 A CN2006800270907 A CN 2006800270907A CN 200680027090 A CN200680027090 A CN 200680027090A CN 101228634 B CN101228634 B CN 101228634B
Authority
CN
China
Prior art keywords
layer
germanium
effect transistor
field
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800270907A
Other languages
English (en)
Other versions
CN101228634A (zh
Inventor
B·A·安德森
M·J·布赖特韦什
E·J·诺瓦克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101228634A publication Critical patent/CN101228634A/zh
Application granted granted Critical
Publication of CN101228634B publication Critical patent/CN101228634B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure

Abstract

一种场效应晶体管(FET)以及形成所述FET的方法包括衬底(101)；在所述衬底(103)之上的硅锗(SiGe)层(103)；在所述SiGe层(103)之上并邻近所述SiGe层(103)的半导体层(105)；邻近所述衬底(101)、所述SiGe层(103)、以及所述半导体层(105)的绝缘层(109a)；邻近所述绝缘层(109a)的第一栅极结构对(111)；以及在所述绝缘层(109a)之上的第二栅极结构(113)。优选地，所述绝缘层(109a)邻近所述SiGe层(103)的侧表面和所述半导体层(105)的上表面、所述半导体层(105)的下表面、以及所述半导体层(105)的侧表面。优选地，所述SiGe层(103)包括碳。优选地，所述第一栅极结构对(111)基本上相对于所述第二栅极结构(113)是横向的。此外，优选通过所述绝缘层(109a)包围所述第一栅极结构对(111)。

Description

虚拟体接触的三栅极及其制造方法
技术领域
本发明的实施例通常涉及半导体器件，更具体而言，涉及场效应晶体管(FET)器件。
背景技术
混合取向技术(HOT)提供用于PFET反型层的表面和用于NFET反型层的表面。实现HOT技术的低成本方法导致FET的一种类型的器件体被氧化物所隔离(绝缘体上硅(SOI))，而另一种被物理连接到体晶片。在HOT中已经示出了三栅极器件，但是通常缺少阈值电压(Vt)调节方法。由于设计需要控制宽度和高度以保证完全耗尽以及控制短沟道效应，因此在体硅上设定三栅极器件中的鳍片高度通常是关键的。
为了扩展互补金属氧化物半导体(CMOS)技术的缩放超过65nm节点，提出了三栅极技术。此外，已经介绍了提供结隔离或氧化物隔离的鳍片(Fin)FET的体鳍片FET集成方案。而且，随着器件尺寸的物理减小，由于在单独的器件中掺杂剂的波动，通过掺杂控制阈值电压变得越来越无效。此外，Vt控制逐渐成为进一步缩放CMOS器件的主要障碍。因此，仍然需要这样的器件，该器件能够更好地控制FET器件的阈值电压。
发明内容
考虑到上述情况，本发明的实施例提供了一种场效应晶体管(FET)，包括：衬底；硅锗(SiGe)层，在所述衬底之上；半导体层，在所述SiGe层之上并邻近所述SiGe层；绝缘层，邻近所述衬底、所述SiGe层、以及所述半导体层；第一栅极结构对，邻近所述绝缘层；以及第二栅极结构，在所述绝缘层之上。优选地，所述绝缘层邻近所述SiGe层的侧表面和所述半导体层的上表面、所述半导体层的下表面、以及所述半导体层的侧表面。优选地，所述SiGe层包括碳。优选地，所述第一栅极结构对基本上相对于所述第二栅极结构是横向的。此外，所述第一栅极结构对被所述绝缘层包围。
本发明的另一实施例提供了一种集成电路，其包括：衬底；硅锗(SiGe)层，邻近所述衬底；第一场效应晶体管(FET)，邻近所述衬底；以及第二FET，邻近所述SiGe层，其中所述第一FET包括鳍片FET和三栅极结构中的任何一种，其中所述第二FET包括鳍片FET和三栅极结构中的任何一种，以及其中所述第一FET包括：半导体层，在所述衬底之上；绝缘层，在所述半导体层之上；介质层，在所述半导体层之上；以及多晶硅层，在所述介质层和所述绝缘层之上。此外，所述第二FET包括：半导体层，在所述SiGe层之上；介质层，在所述半导体层之上并邻近所述SiGe层；以及多晶硅层，在所述介质层之上并邻近所述SiGe层。此外，所述SiGe层包括碳。所述集成电路还包括在所述衬底中的多个注入阱区域，其中所述注入阱区域中的至少一个接触所述SiGe层。此外，所述集成电路还包括在所述衬底中的多个注入阱区域，其中所述注入阱区域中的至少一个接触所述半导体层。
本发明的另一方面提供了一种晶体管，其包括：硅衬底；硅锗(SiGe)层，在所述硅衬底之上；第一场效应晶体管(FET)，在所述硅衬底之上；以及第二FET，其接触所述SiGe层，其中所述第一FET优选包括鳍片FET和三栅极结构中的任何一种，以及其中所述第二FET优选包括部分耗尽的FET结构。优选地，所述第一FET包括：半导体层，在所述硅衬底之上；绝缘层，在所述半导体层之上；介质层，在所述半导体层之上；以及多晶硅层，在所述介质层和所述绝缘层之上。此外，所述第二FET包括：半导体层，在所述SiGe层之上；介质层，在所述半导体层之上并邻近所述SiGe层；以及多晶硅层，在所述介质层之上并邻近所述SiGe层。同样，所述SiGe层优选地包括碳。优选地，所述晶体管还包括在所述衬底中的多个注入阱区域，其中所述注入阱区域中的至少一个接触所述SiGe层。同样，所述晶体管还包括在所述衬底中的多个注入阱区域，其中所述注入阱区域中的至少一个接触所述半导体层。优选地，所述晶体管还包括在所述第一FET与所述硅衬底之间的绝缘层。此外，所述晶体管包括在所述绝缘层中的空间电荷区域。此外，所述晶体管优选还包括在所述第二FET与所述硅衬底之间的体区域，所述体区域相对于所述SiGe层基本上是平面的。优选地，所述晶体管还包括在所述体区域中的中性区域。此外，所述第一FET优选包括第一宽度和所述第二FET包括第二宽度，其中所述第二宽度大于所述第一宽度。
本发明的另一实施例提供了一种制造场效应晶体管(FET)的方法，其中所述方法包括：在衬底之上形成硅锗(SiGe)层；在所述SiGe层之上并邻近所述SiGe层淀积半导体层；邻近所述衬底、所述SiGe层、以及所述半导体层配置绝缘层；邻近所述绝缘层设置第一栅极结构对；以及在所述绝缘层之上形成第二栅极结构，其中所述配置包括邻近所述SiGe层的侧表面和所述半导体层的上表面、所述半导体层的下表面、以及所述半导体层的侧表面形成所述绝缘层。优选地，所述配置包括用所述绝缘层包围所述第一栅极结构对。
本发明的另一方面提供了一种制造晶体管的方法，其中所述方法包括：在硅衬底之上形成硅锗(SiGe)层；在所述硅衬底之上配置第一场效应晶体管(FET)；以及使第二FET接触到所述SiGe层。其中所述配置优选地包括使所述第一FET接触到所述硅衬底，以及其中所述配置优选地包括：在所述硅衬底之上形成半导体层；在所述半导体层之上形成绝缘层；在所述半导体层之上形成介质层；以及在所述介质层和所述绝缘层之上形成多晶硅层。优选地，这样形成所述第二FET：在所述SiGe层之上设置半导体层；在所述半导体层之上并邻近所述SiGe层设置介质层；以及在所述介质层之上并邻近所述SiGe层设置多晶硅层。所述方法还包括在所述第一FET与所述衬底之间以及在所述第二FET与所述衬底之间形成绝缘层。此外，所述方法还包括配置所述第一FET具有第一宽度以及配置所述第二FET具有第二宽度，其中所述第二宽度大于所述第一宽度。
当结合下列描述和附图考虑时，将更好了解和理解本发明的实施例的这些和其它方面。然而，应该理解，以示例的方式给出了下列描述而不是限制，所述描述示出了本发明的优选的实施例和其众多的具体细节。可以在本发明的实施例的范围内做出很多改变和修改而不背离其精神，并且本发明的实施例包括所有这样的修改。
附图说明
参考附图，通过下列详细的描述将更好地理解本发明的实施例，其中：
图1到8(B)示例了根据本发明的第一实施例的集成电路的连续的制造示意图；
图9到14示例了根据本发明的第二实施例的集成电路的连续的制造示意图；
图15到23示例了根据本发明的第三实施例的集成电路的连续的制造示意图；以及
图24到35(B)示例了根据本发明的第四实施例的集成电路的连续的制造示意图。
具体实施方式
参考在附图中示例并在下列描述中所详述的非限制性实施例，更充分地阐述了本发明的实施例及其各种特征和有利的细节。应该注意，附图中的特征不必按比例绘制。省略了公知的部件和处理技术的描述以避免不必要地模糊本发明的实施例。这里使用的实例仅仅旨在有助于理解实践本发明的实施例的方法，以及进一步使本领域的技术人员能够实践本发明的实施例。因此，不应将实例解释为限制本发明的实施例的范围。
如上所述，在FET器件中仍需要一种能够更好地控制阈值电压的器件。本发明的实施例通过提供具有三栅极配置的自对准体接触SiGe基器件的结构实现了这一点。现在参考附图，更具体而言参考图1到图35(B)示出了本发明的优选实施例，其中相似的参考符号表示所有附图中的相应的特征。
图1到图9(B)示例了本发明的第一实施例。首先，如在图1中所示，首先从具有优选约200到500μm厚度的半导体(例如，硅)晶片101开始，形成本发明的第一实施例的结构。优选地，晶片101包括具有{100}晶体取向的体硅。之后，在约550℃的优选的生长温度下，使用分子束外延(MBE)、原子层淀积(ALD)、或化学气相淀积(CVD)技术，在硅晶片101上外延生长硅锗(SiGe)层的层103例如，(p型SiGe层)，可选地具有碳。例如，可以将按重量的高至1％的碳增加到SiGe层以减轻SiGe层103中的应变。优选地，SiGe层具有约15到50nm的厚度。
接下来，使用公知的MBE或CVD技术在SiGe层103之上外延生长另一硅层105。优选地，硅层105包括这样的硅，其具有{100}晶体取向和优选约7到50nm范围的厚度。对于随后形成的沟道，{100}硅的使用使得能够使用高迁移率的平面。接下来，如在图2中所示，通过蚀刻上硅层105，然后使用相对于硅选择性地蚀刻暴露的SiGe层103的蚀刻，并停止在下硅层101上，来限定三栅极体。可以使用适用于金属氧化物半导体(MOS)器件的等离子体蚀刻、反应离子蚀刻(RIE)、湿法蚀刻或任何其它公知的蚀刻方法，完成该蚀刻工艺。之后，使用各向同性蚀刻技术，例如选择性蚀刻或通过氧化SiGe比氧化硅的速率更大的约600℃的热氧化，随后是各向同性SiO2蚀刻，选择性地去除SiGe层103的端部以底切(undercut)剩余的顶硅区域105。
如图3中所示例，使用高温氧化，优选约900℃，在器件之上热生长牺牲氧化物107。接下来，如在图4和5中所示，使用湿法蚀刻，优选缓冲的氢氟酸(HF)溶液，去除氧化物层107，并生长或淀积栅极质量介质109a。该介质109a包括二氧化硅或氮化的二氧化硅、或任何高k介质例如硅酸铪、二氧化铪等。如在图6(A)和6(B)中所示，使用保形淀积方法例如CVD淀积多晶硅层111，其将形成最终的三栅极器件的体栅极。优选多晶硅层111具有足够的厚度以完全填充底切上硅区域105的区域，因此优选具有约6与200nm之间的厚度。
接下来，通过例如旋涂(spin-on)和回蚀刻工艺在多晶硅层111上淀积并平坦化抗蚀剂120，直到暴露在硅体区域105之上的多晶硅层111的部分的顶。然后通过常规光刻工艺构图抗蚀剂120。
之后，进行各向异性RIE工艺以蚀刻部分的多晶硅111和氧化物层109a从而分别暴露下硅层101和上硅层105。锚定(anchoring)SiGe层103的侧面的多晶硅111的剩余部分作为器件的体栅极，被抗蚀剂120所保护的多晶硅111的剩余部分作为器件的接触区域。如在图7中示例的，随后通过热氧化和/或氮化暴露的硅表面或通过CVD或ALD技术淀积高k介质，在器件的暴露的部分之上生长第三介质层109b。介质层109a优选具有约在1与50nm之间的厚度，并与围绕多晶硅体栅极区域111的区域中的介质层109a保形地融合。此外，氧化物层109b作为用于器件的最终的场效应晶体管(FET)部分的栅极氧化物。然后，如在图8(A)和8(B)中示例的，通过在氧化物层109b之上淀积(例如，使用CVD)多晶硅层113构建FET栅极以产生三栅极结构(两个体栅极111和FET栅极113)。多晶硅层113优选具有至少两倍于鳍片(硅区域105)的高度的高度。此外，使用公知的工艺在器件150上形成源极/漏极接触112、主栅极接触116、以及体栅极接触114。
本发明的第一实施例提供了有效的、廉价的三栅极半导体结构150和用于在体硅晶片101上制造的方法。本发明的第一实施例提供选通的体接触114，该选通的体接触114通过提供蚀刻停止材料，该蚀刻停止材料使鳍片105的高度基本上不依赖于精确的硅蚀刻时间，来提供对体硅101上的三栅极鳍片高度的良好的控制。此外，选通的体接触114允许三栅极鳍片105使电荷注入到体内，这使得Vt能够根据需要改变，也允许体电势动态的改变，或“浮置(float)”。因此，可以通过使用比阈值电压更正(positive)的电压(在n型FET的情况下，或者对于p型FET则相反)选通体接触114“关断”，避免有害的体效应例如Vt对衬底偏压的依赖，沟道驱动的损耗。
具体而言，仅当体接触栅极114低于阈值电压时，在该点处被体接触栅极111围绕的体接触114是堆积的并变得导电(对于p型三栅极FET则相反的情况是正确的)，从衬底101到三栅极FET体111的体接触才是电连续的。因此，在一个结构中获得了用于优化操作的灵活性。因此，器件150至少部分地被施加到半导体材料的电场效应所隔离。
因此，本发明的第一实施例提供体三栅极鳍片105与衬底101的隔离具有(1)良好控制的鳍片高度，这对于三栅极中的Vt控制是关键的，(2)体寄生沟道的良好控制的隔离(未示出)，以及(3)通过将截止电压施加到隔离栅极113而选择性地“浮置”三栅极器件的体的机会。
在图9到14中示例的本发明的第二实施例中，形成在第一实施例中所提供的包括晶片101、SiGe层103、以及硅层105的相同的基础衬底。之后，如在图9中所示，构图在硅层105之上的第一掩埋106a以暴露下面的硅层105的一部分。使用公知的离子注入技术形成深注入阱区域108。例如，阱区域108可以作为器件的最终的p阱区域。依赖于离子注入参数，可选地阱区域108可以作为器件的最终的n阱区域。接下来，如在图10中所示，在硅层105之上淀积硬掩模110，并且硬掩模110可以具有约在5与50nm之间的厚度。硬掩模110优选包括二氧化硅和/或氮化硅，并且优选使用氧化/氮化或CVD技术形成硬掩模110。
之后，在硬掩模层110之上形成第二掩模106b，如在图10中所示，选择性地向下蚀刻在硬掩模110之上的部分掩模106b和下面的硬掩模110到下面的硅层105的层。接下来，在剥离第二掩模106b之后，如在图11中所示，进行另一蚀刻工艺以去除硅层105的暴露的区域，暴露部分SiGe层103。图11中的左边的鳍片105通常将变为器件的NFET部分，而图11中的右边的鳍片205通常将变为器件的PFET部分。当然，本领域的技术人员可以容易地认识到，当初始注入阱区域时，依靠初始的离子注入参数，可以翻转NFET和PFET部分(即，右边的鳍片205变为NFET而左边的鳍片105变为PFET)。还可以进行可选的氧离子注入工艺(通常由图11中的向下的箭头所表示)。
接下来，如在图12中所示，使用缓冲的HF或RIE，蚀刻硬掩模层110的剩余的区域，并在器件的暴露的部分之上形成氧化物层112。在约600℃的氧化环境中形成氧化物层112，该氧化环境以超过氧化Si的速率的大大增强的速率氧化SiGe。如在图13中所示，使用CVD技术在器件之上淀积多晶硅层114，多晶硅层114优选具有约12与150nm之间的厚度，或约两倍于三栅极鳍片105、205的高度，并平坦化多晶硅层114。之后，如在图14中所示，使用公知的技术选择性地构图和蚀刻多晶硅层114以产生三栅极结构160。三栅极结构160包括半导电鳍片105、205、在鳍片105、205的顶、左和右侧面上的沟道平面(未示出)、在沟道平面上的栅极介质112、以及邻近栅极介质区域112的栅极电极114。
本发明的第二实施例提供了一种结构和方法，该结构和方法能够以提供鳍片高度的精确控制的方式提供三栅极CMOS器件的Vt的电设定。由硅区域105的厚度给出鳍片105、205的高度，这可以通过SiGe层103的选择性蚀刻/氧化特性实现。此外，对三栅极结构，鳍片105、205的宽度相对于鳍片105、205的高度的比率优选为在2∶1与1∶2之间的比率。此外，可以将电压施加到逆行(retrograde)阱108以改变或控制Vt。
在图15到23中示例了本发明的第三实施例。提供了混合SOI基础衬底，包括具有第一表面取向的硅衬底101、掩埋氧化物区域，103、以及具有第二表面取向的硅区域105。优选地，衬底101将具有{100}的表面取向以及第二表面区域105将具有{110}的表面取向，虽然可以是相反的、以及其它的组合。之后，如在图15中所示，在硅层105之上依次淀积二氧化硅(SiO2)层100和氮化硅(Si3N4)层106。SiO2层100优选具有约在5与50nm之间的厚度，同时Si3N4层106优选具有约在5与50nm之间的厚度。接下来，如在图16中所示，进行选择性蚀刻工艺以去除部分掩埋氧化物层103、硅层105、SiO2层100、以及Si3N4层106，从而暴露部分下面的衬底层101。
如在图17中所描述的，在SiGe层103、硅层105、SiO2层100、以及Si3N4层106的剩余的层所组成的叠层的两侧面上形成牺牲侧壁间隔物102。这些间隔物包括CVD二氧化硅或氮化硅，并优选具有约4与60nm之间的宽度。可以将侧壁间隔物102形成到这样的高度，该高度仅低于Si3N4层106的上高度。接下来，在暴露的衬底101之上外延生长具有优选约在5与50nm之间的厚度的薄SiGe层107，接着外延生长硅层104，通常向到达硅层105的高度，如在图18中所示。硅层104的厚度优选为在约3与50nm之间，并包括具有与衬底100相同晶体取向的硅。之后，如在图19中所示，使用化学机械抛光和/或RIE回蚀刻，通过蚀刻SiO2层100、Si3N4层106以及侧壁间隔物102的上部平坦化该结构。
接下来，在硅层104中形成n阱注入区域112，如在图20中所示例的，该n阱注入区域延伸到衬底层101中并围绕侧壁间隔物102以及在SiGe层103之下。接下来，使用光致抗蚀剂构图三栅极鳍片区域104、105，并如图21中所示例，进行选择性蚀刻工艺以产生来自硅层104和硅层105的鳍片。当其深度延伸到底部SiGe层103时鳍片蚀刻可以被停止，由此鳍片104同样将延伸到SiGe区域107。接着，在约600℃的温度下使用O2选择性地氧化暴露的SiGe。使用缓冲的HF蚀刻去除在该氧化工艺期间在暴露的鳍片侧壁及其顶部上生长的少量的二氧化硅，而使大部分的氧化的SiGe区域保持完整。
如在图22中所描述的，通过热氧化/氮化来形成硅氧氮化物和/或使用ALD或CVD技术来形成围绕硅层104、105中的每一个硅层的高k材料，来淀积栅极介质材料116。材料116的厚度优选约在1与50nm之间。在该工艺之后，在器件之上淀积多晶硅层118，并选择性地构图和蚀刻该多晶硅118以形成栅极电极。在图23中示出的弱可选的(slightly alternative)实施例中，与n阱注入区域120一起形成p阱注入区域119。通常，根据本发明的第三实施例，可以在体p型硅层101中形成n阱区域112(图22)。可选地，可以在体p型硅层101中形成n带隔离的p阱注入区域119。仍然可选地，可以在体n型硅层中形成p阱注入区域(未示出)。本领域的技术人员可以容易地理解，可以互换n阱112、120与p阱区域119。在又一可选的实施例中，SOI层101包括具有{110}晶体取向的硅，其中器件170的PFET部分在器件170的体硅部分中，而器件170的NFET部分在SOI层101中。根据图15到23，通常通过器件的左边的部分限定器件170的体部分。在所有这些实施例中，通过使用常规光刻构图抗蚀剂在希望的阱处形成开口，以及使用n型或p型种(species)的离子注入，形成描述的阱。在n带的情况下，可以使用与注入p阱所使用的掩模相同的掩模，以较高的能量注入n带，由此与p阱(p型)种(典型地，硼)相比更深地注入n带(n型)种(典型地，砷)。
通常，本发明的第三实施例提供了一种HOT三栅极器件170，其具有在SOI层101中的一个器件和在体区域中的另一个器件，并使得电阈值电压控制变得可行。这分别地提供了低成本的混合阱和背栅极方解决案以电地通过阱偏置和背栅极偏置改变Vt。在掩埋氧化物103之下的阱区域112、119是用于三栅极体105的有效的背栅极。由于当掺杂较低时，掺杂波动对Vt变化的影响较小，以及由于使用合适的阱和背栅极偏置可以电校正工艺导致的Vt改变，因此通过电控制设定Vt能够对掺杂较小的依赖，由此得到较好控制的器件Vt。
在图24到35(B)中示例了本发明的第四实施例。形成与在第一、以及第二实施例中所提供的相同的基础衬底，其包括体晶片101、SiGe层103、以及硅层105。如第三实施例，如在图24中所示，在硅层105之上依次淀积SiO2层100和Si3N4层106。SiO2层100的厚度优选约在5与50nm之间，同时优选Si3N4层106的厚度在约5与50nm之间。接下来，在Si3N4层106之上淀积并选择性地构图光致抗蚀剂掩模122。接下来，可选地，如在图25中所示，进行选择性蚀刻工艺以去除部分SiO2层100和Si3N4层106，从而暴露下面的衬底层105的部分。
之后，剥离光致抗蚀剂掩模122并回蚀刻SiO2层100以便如图26中所示去除SiO2层100的端部。接下来，如在图27中所示例的，使用公知的蚀刻工艺去除Si3N4层106。如在图28中所示，在未被SiO2层100保护的区域中蚀刻该结构，以便在暴露的区域中向下去除上硅层105和下面的SiGe层103至下面的硅衬底层101的顶表面，由此产生一个鳍片结构128和台面结构129。图29示例了在SiGe层103的选择性回蚀刻之后产生的结构。该蚀刻具有充分的持续时间以完全底切鳍片128，但不足以底切台面129。通过源极/漏极区域144支撑在图29中示出的器件的左手的鳍片结构128，因为它们在图29和30中示出的视图的平面外，所以用非杂乱的线描述源极/漏极区域144。
接下来，选择性地剥离去除SiO2层100，通过在图29中的左边的鳍片结构128之上构图可选的掩模(未示出)，并去除在较宽的鳍片结构129(图29中的右边的鳍片结构129)之上的SiO2层100。如果在剥离SiO2层100的期间掩蔽鳍片128，那么将仅仅在结构128的侧面选通鳍片128。如果不掩蔽鳍片128，那么还可以选通顶表面而且鳍片可以形成三栅极晶体管。在图30中示例了产生的器件。接下来，在图31中所示的整个结构之上淀积优选包括氮化硅或氧化硅的保形间隔物125。该间隔物优选为约2.5到3.5倍的鳍片129的宽度。之后，如在图32中所示，进行定向蚀刻工艺，由此产生这样的间隔物125，除了在图32中的左边的鳍片结构128和右边的鳍片结构129中的硅层105之下的区域之外该间隔物125的其它区域均被去除。
接下来，如在图33中所示，在鳍片结构128、129之上淀积栅极介质层130。可以使用氧化和/或氮化形成硅氧氮化物和/或使用CVD/ALD形成高k介质，来形成介质层130。优选地，层130的厚度约在1与5nm之间。接下来，如在图34中所示，在器件之上淀积多晶硅层132并在对应的鳍片结构128和台面结构129之上选择性地蚀刻该多晶硅层132以形成栅极电极。优选地，多晶硅层132大于两倍的鳍片128、128的高度。
分别在图35(A)中示出的器件180的鳍片和台面结构128、129中的每一个中形成空间电荷区域134。归因于这样的栅极电极132的电影响，其排斥在晶体管的体内的多数电子载流子，区域134变为“空间带电的”。通常，鳍片结构128是完全耗尽的鳍片FET或三栅极器件，而台面结构129是部分耗尽的体接触的体FET器件。结构128是以栅极电极可以耗尽整个鳍片(或体)的多数载流子的足够小的体积制造的，使得结构128成为所谓的“完全耗尽器件”，相反对于台面结构129，由于SiGe/Si层103/101邻进硅层105，该台面结构129具有很大的体积，栅极电极132仅仅可以有效地耗尽器件的体的一部分的多数载流子，因此台面结构129称为“部分耗尽”。此外，根据公知的工序，在器件180中注入阱区域(未示出)以形成PFET和NFET结构。图35(B)示例了图35(A)的器件180的顶视图，进一步示例了鳍片结构128的源极/漏极区域146a和鳍片结构129的源极/漏极区域146b，以及每一个鳍片128、129的各自的多晶硅栅极区域132。
本发明的第四实施例以低成本、低电容工艺的提供了绝缘体隔离的鳍片FET或三栅极器件128，以及具有体接触的体、部分耗尽的FET129。因此，本发明的第四实施例提供了体三栅极鳍片105与衬底101的隔离和良好控制的鳍片高度，其是控制三栅极结构的Vt的关键，以及提供了体寄生沟道的良好控制的隔离。依赖SiGe层103精确地控制鳍片的高度，其允许在SiGe层103之上构建等于硅层105的厚度的鳍片高度。此外，部分耗尽的FET129可以具有这样的Vt，该Vt可以通过将电偏置施加到FET129的衬底101来进一步调节。为了在体衬底101上产生鳍片FET和/或三栅极，本发明的第四实施例利用了基于SiGe的体集成。通过增加SiGe层103的限制的选择性的回蚀刻，随后是薄氧化物填充工艺，本发明的第四实施例获得了氧化物隔离的鳍片和体连接的FET。
可以将本发明的几个实施例形成到集成电路芯片中。制造者可以以原料晶片的形式(也就是，作为具有多个未封装芯片的单一晶片)如裸芯片或者以封装的形式分发产生的集成电路芯片。在后一种情况中，在单芯片封装(例如具有附加到主板或者其它较高级载体的引线的塑料载体)中或者在多芯片封装(例如具有单或双表面互连或者掩埋互连的陶瓷载体)中安装芯片。在任何情况中，然后将所述芯片与其它芯片、分立电路元件、和/或其它信号处理设备集成，作为(a)中间产品例如主板或者(b)最终产品的一部分。最终产品可以为包括集成电路芯片的任何产品，从玩具和其它低端应用到具有显示器、键盘或者其它输入设备以及中央处理器的高级计算机产品。
特定的实施例的上述描述完整地揭示了本发明的实施例的通常本质，因而其他人可以通过采用现有知识容易地修改特定的实施例和/或使特定的实施例适应各种应用而不背离基本的构思，因此，应该并希望在公开的实施例的等价物的意义和范围内理解这样的适应和修改。应该理解，这里采用的措词和术语是为了描述的目的而不是限制。因此，虽然根据优选的实施例描述了本发明的实施例，但是本领域的技术人员将认识到可以在所附权利要求的精神和范围内修改地实践本发明的实施例。

Claims (32)

1.一种场效应晶体管包括：
衬底；
硅锗层，在所述衬底之上；
半导体层，在所述硅锗层之上并邻接所述硅锗层；
绝缘层，邻接所述衬底、所述硅锗层、以及所述半导体层；
第一栅极结构对，邻接所述绝缘层；以及
第二栅极结构，在所述绝缘层之上并邻接所述绝缘层，
其中所述绝缘层邻接所述硅锗层的侧表面和所述半导体层的上表面、所述半导体层的下表面、以及所述半导体层的侧表面。
2.根据权利要求1的场效应晶体管，其中所述硅锗层包括碳。
3.根据权利要求1的场效应晶体管，其中所述第一栅极结构对基本上相对于所述第二栅极结构是横向的。
4.根据权利要求1的场效应晶体管，其中所述第一栅极结构对被所述绝缘层包围。
5.一种集成电路包括：
衬底；
硅锗层，邻近所述衬底；
第一场效应晶体管，邻近所述衬底；以及
第二场效应晶体管，在所述硅锗层之上并邻近所述硅锗层，
其中所述第二场效应晶体管包括鳍片场效应晶体管和三栅极结构中的任何一种。
6.根据权利要求5的集成电路，其中所述第一场效应晶体管包括鳍片场效应晶体管和三栅极结构中的任何一种。
7.根据权利要求5的集成电路，其中所述第一场效应晶体管包括：
半导体层，在所述衬底之上；
绝缘层，在所述半导体层之上；
介质层，在所述半导体层之上；以及
多晶硅层，在所述介质层和所述绝缘层之上。
8.根据权利要求5的集成电路，其中所述第二场效应晶体管包括：
半导体层，在所述硅锗层之上；
介质层，在所述半导体层之上并邻近所述硅锗层；以及
多晶硅层，在所述介质层之上并邻近所述硅锗层。
9.根据权利要求5的集成电路，其中所述硅锗层包括碳。
10.根据权利要求5的集成电路，还包括在所述衬底中的多个注入阱区域，其中所述注入阱区域中的至少一个接触所述硅锗层。
11.根据权利要求6的集成电路，还包括在所述衬底中的多个注入阱区域，其中所述注入阱区域中的至少一个接触所述半导体层。
12.一种晶体管，包括：
硅衬底；
硅锗层，在所述硅衬底之上；
第一场效应晶体管，在所述硅衬底之上；以及
第二场效应晶体管，在所述硅锗层之上并接触所述硅锗层，
其中所述第二场效应晶体管包括鳍片场效应晶体管和三栅极结构中的任何一种。
13.根据权利要求12的晶体管，其中所述第一场效应晶体管包括鳍片场效应晶体管和三栅极结构中的任何一种。
14.根据权利要求12的晶体管，其中所述第二场效应晶体管包括部分耗尽的场效应晶体管结构。
15.根据权利要求12的晶体管，其中所述第一场效应晶体管包括：
半导体层，在所述硅衬底之上；
绝缘层，在所述半导体层之上；
介质层，在所述半导体层之上；以及
多晶硅层，在所述介质层和所述绝缘层之上。
16.根据权利要求12的晶体管，其中所述第二场效应晶体管包括：
半导体层，在所述硅锗层之上；
介质层，在所述半导体层之上并邻近所述硅锗层；以及
多晶硅层，在所述介质层之上并邻近所述硅锗层。
17.根据权利要求12的晶体管，其中所述硅锗层包括碳。
18.根据权利要求12的晶体管，还包括在所述衬底中的多个注入阱区域，其中所述注入阱区域中的至少一个接触所述硅锗层。
19.根据权利要求15的晶体管，还包括在所述衬底中的多个注入阱区域，其中所述注入阱区域中的至少一个接触所述半导体层。
20.根据权利要求12的晶体管，还包括在所述第一场效应晶体管与所述硅衬底之间的绝缘层。
21.根据权利要求20的晶体管，还包括在所述绝缘层中的空间电荷区域。
22.根据权利要求12的晶体管，还包括在所述第二场效应晶体管与所述衬底之间的体区域，所述体区域相对于所述硅锗层基本上是平面的。
23.根据权利要求22的晶体管，还包括在所述体区域中的中性区域。
24.根据权利要求12的晶体管，其中所述第一场效应晶体管包括第一宽度和所述第二场效应晶体管包括第二宽度，其中所述第二宽度大于所述第一宽度。
25.一种制造场效应晶体管的方法，所述方法包括：
在衬底之上形成硅锗层；
在所述硅锗层之上并邻接所述硅锗层淀积半导体层；
邻接所述衬底、所述硅锗层、以及所述半导体层配置绝缘层；
邻接所述绝缘层设置第一栅极结构对；以及
在所述绝缘层之上并邻接所述绝缘层形成第二栅极结构，
其中所述配置包括邻接所述硅锗层的侧表面和所述半导体层的上表面、所述半导体层的下表面、以及所述半导体层的侧表面形成所述绝缘层。
26.根据权利要求25的方法，其中所述配置包括通过所述绝缘层包围所述第一栅极结构对。
27.一种制造晶体管的方法，所述方法包括：
在硅衬底之上形成硅锗层；
在所述硅衬底之上配置第一场效应晶体管；以及
使第二场效应晶体管位于所述硅锗层之上并接触到所述硅锗层，
其中所述第二场效应晶体管包括鳍片场效应晶体管和三栅极结构中的任何一种。
28.根据权利要求27的方法，其中所述配置包括使所述第一场效应晶体管接触到所述硅衬底。
29.根据权利要求27的方法，其中所述配置包括：
在所述硅衬底之上形成半导体层；
在所述半导体层之上形成绝缘层；
在所述半导体层之上形成介质层；以及
在所述介质层和所述绝缘层之上形成多晶硅层。
30.根据权利要求27的方法，其中这样形成所述第二场效应晶体管：
在所述硅锗层之上设置半导体层；
在所述半导体层之上并邻近所述硅锗层设置介质层；以及
在所述介质层之上并邻近所述硅锗层设置多晶硅层。
31.根据权利要求27的方法，还包括在所述第一场效应晶体管与所述衬底之间以及在所述第二场效应晶体管与所述衬底之间形成绝缘层。
32.根据权利要求27的方法，还包括配置所述第一场效应晶体管具有第一宽度和配置所述第二场效应晶体管具有第二宽度，其中所述第二宽度大于所述第一宽度。
CN2006800270907A 2005-07-27 2006-07-21 虚拟体接触的三栅极及其制造方法 Expired - Fee Related CN101228634B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/161,213 US7288802B2 (en) 2005-07-27 2005-07-27 Virtual body-contacted trigate
US11/161,213 2005-07-27
PCT/US2006/028312 WO2007015957A2 (en) 2005-07-27 2006-07-21 Virtual body-contacted trigate

Publications (2)

Publication Number Publication Date
CN101228634A CN101228634A (zh) 2008-07-23
CN101228634B true CN101228634B (zh) 2010-06-02

Family

ID=37693341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800270907A Expired - Fee Related CN101228634B (zh) 2005-07-27 2006-07-21 虚拟体接触的三栅极及其制造方法

Country Status (7)

Country Link
US (2) US7288802B2 (zh)
EP (1) EP1908111A4 (zh)
JP (2) JP5166264B2 (zh)
KR (1) KR100998300B1 (zh)
CN (1) CN101228634B (zh)
TW (1) TWI408805B (zh)
WO (1) WO2007015957A2 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2886763B1 (fr) * 2005-06-06 2007-08-03 Commissariat Energie Atomique Procede de realisation d'un composant comportant au moins un element a base de germanium et composant ainsi obtenu
US7348225B2 (en) * 2005-10-27 2008-03-25 International Business Machines Corporation Structure and method of fabricating FINFET with buried channel
ATE449418T1 (de) * 2005-12-23 2009-12-15 Imec Methode für ein selektives epitaktisches wachstum von source/drain gebieten
US7772048B2 (en) * 2007-02-23 2010-08-10 Freescale Semiconductor, Inc. Forming semiconductor fins using a sacrificial fin
KR100858882B1 (ko) * 2007-03-19 2008-09-17 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법
US7485520B2 (en) * 2007-07-05 2009-02-03 International Business Machines Corporation Method of manufacturing a body-contacted finfet
US8158484B2 (en) * 2007-10-03 2012-04-17 Freescale Semiconductor, Inc. Method of forming an inverted T shaped channel structure for an inverted T channel field effect transistor device
WO2010025083A1 (en) * 2008-08-28 2010-03-04 Memc Electronic Materials, Inc. Bulk silicon wafer product useful in the manufacture of three dimensional multigate mosfets
JP2010098081A (ja) * 2008-09-16 2010-04-30 Hitachi Ltd 半導体装置
WO2011067821A1 (ja) * 2009-12-04 2011-06-09 株式会社 東芝 半導体装置の製造方法
CN102117828B (zh) * 2009-12-30 2013-02-06 中国科学院微电子研究所 半导体器件及其制造方法
CN102347350A (zh) * 2010-07-30 2012-02-08 中国科学院微电子研究所 一种半导体结构及其制造方法
US8728881B2 (en) 2011-08-31 2014-05-20 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device and method for manufacturing the same
CN102956498B (zh) * 2011-08-31 2015-09-09 中国科学院微电子研究所 半导体器件及其制造方法
CN103579004B (zh) * 2012-08-10 2016-05-11 中国科学院微电子研究所 FinFET及其制造方法
CN103681275B (zh) * 2012-09-12 2016-07-27 中芯国际集成电路制造(上海)有限公司 一种具有高度可控鳍片的半导体器件以及制备方法
CN103811320B (zh) * 2012-11-09 2017-08-11 中国科学院微电子研究所 半导体器件及其制造方法
CN103811339B (zh) 2012-11-09 2016-12-21 中国科学院微电子研究所 半导体器件及其制造方法
JP5928363B2 (ja) * 2013-02-01 2016-06-01 信越半導体株式会社 シリコン単結晶ウエーハの評価方法
US8975125B2 (en) 2013-03-14 2015-03-10 International Business Machines Corporation Formation of bulk SiGe fin with dielectric isolation by anodization
US9082722B2 (en) * 2013-03-25 2015-07-14 Raytheon Company Monolithic integrated circuit (MMIC) structure and method for forming such structure
US9082788B2 (en) 2013-05-31 2015-07-14 Stmicroelectronics, Inc. Method of making a semiconductor device including an all around gate
US8987082B2 (en) 2013-05-31 2015-03-24 Stmicroelectronics, Inc. Method of making a semiconductor device using sacrificial fins
US20140353716A1 (en) 2013-05-31 2014-12-04 Stmicroelectronics, Inc Method of making a semiconductor device using a dummy gate
US9190411B2 (en) 2013-06-11 2015-11-17 Globalfoundries Inc. Retrograde doped layer for device isolation
US9224822B2 (en) 2013-09-10 2015-12-29 Globalfoundries Inc. High percentage silicon germanium alloy fin formation
CN105374685B (zh) * 2014-08-30 2019-01-25 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
US9536882B2 (en) 2014-12-18 2017-01-03 Globalfoundries Inc. Field-isolated bulk FinFET
US10157992B2 (en) 2015-12-28 2018-12-18 Qualcomm Incorporated Nanowire device with reduced parasitics
US9748404B1 (en) 2016-02-29 2017-08-29 International Business Machines Corporation Method for fabricating a semiconductor device including gate-to-bulk substrate isolation
US10930793B2 (en) 2017-04-21 2021-02-23 International Business Machines Corporation Bottom channel isolation in nanosheet transistors
KR20210018573A (ko) 2019-08-05 2021-02-18 삼성전자주식회사 활성 영역 및 게이트 구조물을 갖는 반도체 소자
US11916121B2 (en) * 2020-06-29 2024-02-27 Taiwan Semiconductor Manufacturing Company Limited Tri-gate orthogonal channel transistor and methods of forming the same
JP7464554B2 (ja) 2021-03-12 2024-04-09 株式会社東芝 高周波トランジスタ
CN112993040B (zh) * 2021-04-19 2021-08-17 中国科学院宁波材料技术与工程研究所 单晶体管结构、多晶体管结构以及电子装置
JP2023088079A (ja) * 2021-12-14 2023-06-26 ユナイテッド・セミコンダクター・ジャパン株式会社 半導体装置及び半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1226752A (zh) * 1998-02-19 1999-08-25 国际商业机器公司 具有改善了注入剂的场效应晶体管及其制造方法
US5963817A (en) * 1997-10-16 1999-10-05 International Business Machines Corporation Bulk and strained silicon on insulator using local selective oxidation
US6583469B1 (en) * 2002-01-28 2003-06-24 International Business Machines Corporation Self-aligned dog-bone structure for FinFET applications and methods to fabricate the same
CN1577850A (zh) * 2003-06-27 2005-02-09 英特尔公司 有部分或全包围栅电极的非平面半导体器件及其制造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4946799A (en) * 1988-07-08 1990-08-07 Texas Instruments, Incorporated Process for making high performance silicon-on-insulator transistor with body node to source node connection
US5289027A (en) * 1988-12-09 1994-02-22 Hughes Aircraft Company Ultrathin submicron MOSFET with intrinsic channel
US5340754A (en) * 1992-09-02 1994-08-23 Motorla, Inc. Method for forming a transistor having a dynamic connection between a substrate and a channel region
JP2870635B2 (ja) * 1997-04-17 1999-03-17 日本電気株式会社 半導体装置
JP3383219B2 (ja) * 1998-05-22 2003-03-04 シャープ株式会社 Ｓｏｉ半導体装置及びその製造方法
US6365465B1 (en) * 1999-03-19 2002-04-02 International Business Machines Corporation Self-aligned double-gate MOSFET by selective epitaxy and silicon wafer bonding techniques
US6111778A (en) * 1999-05-10 2000-08-29 International Business Machines Corporation Body contacted dynamic memory
KR100304713B1 (ko) * 1999-10-12 2001-11-02 윤종용 부분적인 ｓｏｉ 구조를 갖는 반도체소자 및 그 제조방법
KR100350575B1 (ko) * 1999-11-05 2002-08-28 주식회사 하이닉스반도체 소오스-바디-기판이 접촉된 이중막 실리콘 소자 및 제조방법
KR100356577B1 (ko) * 2000-03-30 2002-10-18 삼성전자 주식회사 에스오아이 기판과 그 제조방법 및 이를 이용한에스오아이 엠오에스에프이티
US6391752B1 (en) * 2000-09-12 2002-05-21 Taiwan Semiconductor Manufacturing, Co., Ltd. Method of fabricating a silicon-on-insulator semiconductor device with an implanted ground plane
US6716684B1 (en) * 2000-11-13 2004-04-06 Advanced Micro Devices, Inc. Method of making a self-aligned triple gate silicon-on-insulator device
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
US6642579B2 (en) * 2001-08-28 2003-11-04 International Business Machines Corporation Method of reducing the extrinsic body resistance in a silicon-on-insulator body contacted MOSFET
JP2003188383A (ja) * 2001-12-14 2003-07-04 Hitachi Ltd 半導体集積回路装置及びその製造方法
US6774437B2 (en) * 2002-01-07 2004-08-10 International Business Machines Corporation Fin-based double poly dynamic threshold CMOS FET with spacer gate and method of fabrication
US6642090B1 (en) * 2002-06-03 2003-11-04 International Business Machines Corporation Fin FET devices from bulk semiconductor and method for forming
US7163851B2 (en) * 2002-08-26 2007-01-16 International Business Machines Corporation Concurrent Fin-FET and thick-body device fabrication
US6762483B1 (en) * 2003-01-23 2004-07-13 Advanced Micro Devices, Inc. Narrow fin FinFET
US7259425B2 (en) * 2003-01-23 2007-08-21 Advanced Micro Devices, Inc. Tri-gate and gate around MOSFET devices and methods for making same
KR100483425B1 (ko) * 2003-03-17 2005-04-14 삼성전자주식회사 반도체소자 및 그 제조 방법
US7045401B2 (en) * 2003-06-23 2006-05-16 Sharp Laboratories Of America, Inc. Strained silicon finFET device
JP4446690B2 (ja) * 2003-06-27 2010-04-07 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP2005045245A (ja) * 2003-07-18 2005-02-17 Interuniv Micro Electronica Centrum Vzw マルチゲート半導体デバイスおよびそれを形成するための方法
US7172943B2 (en) * 2003-08-13 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate transistors formed on bulk substrates
JPWO2005020325A1 (ja) * 2003-08-26 2007-11-01 日本電気株式会社 半導体装置及びその製造方法
US6787404B1 (en) * 2003-09-17 2004-09-07 Chartered Semiconductor Manufacturing Ltd. Method of forming double-gated silicon-on-insulator (SOI) transistors with reduced gate to source-drain overlap capacitance
JP4865331B2 (ja) * 2003-10-20 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US6946377B2 (en) * 2003-10-29 2005-09-20 Texas Instruments Incorporated Multiple-gate MOSFET device with lithography independent silicon body thickness and methods for fabricating the same
US7923782B2 (en) * 2004-02-27 2011-04-12 International Business Machines Corporation Hybrid SOI/bulk semiconductor transistors
JP3954589B2 (ja) * 2004-03-26 2007-08-08 株式会社東芝 半導体装置の製造方法
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7056773B2 (en) * 2004-04-28 2006-06-06 International Business Machines Corporation Backgated FinFET having different oxide thicknesses
US7105934B2 (en) * 2004-08-30 2006-09-12 International Business Machines Corporation FinFET with low gate capacitance and low extrinsic resistance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963817A (en) * 1997-10-16 1999-10-05 International Business Machines Corporation Bulk and strained silicon on insulator using local selective oxidation
CN1226752A (zh) * 1998-02-19 1999-08-25 国际商业机器公司 具有改善了注入剂的场效应晶体管及其制造方法
US6583469B1 (en) * 2002-01-28 2003-06-24 International Business Machines Corporation Self-aligned dog-bone structure for FinFET applications and methods to fabricate the same
CN1577850A (zh) * 2003-06-27 2005-02-09 英特尔公司 有部分或全包围栅电极的非平面半导体器件及其制造方法

Also Published As

Publication number Publication date
US20070023756A1 (en) 2007-02-01
TW200746412A (en) 2007-12-16
JP5166264B2 (ja) 2013-03-21
WO2007015957A2 (en) 2007-02-08
KR20080038135A (ko) 2008-05-02
WO2007015957A3 (en) 2007-12-06
TWI408805B (zh) 2013-09-11
US20080176363A1 (en) 2008-07-24
EP1908111A2 (en) 2008-04-09
CN101228634A (zh) 2008-07-23
US7288802B2 (en) 2007-10-30
US7700446B2 (en) 2010-04-20
EP1908111A4 (en) 2008-09-03
KR100998300B1 (ko) 2010-12-06
JP5579797B2 (ja) 2014-08-27
JP2012256903A (ja) 2012-12-27
JP2009512996A (ja) 2009-03-26

Similar Documents

Publication Publication Date Title
CN101228634B (zh) 虚拟体接触的三栅极及其制造方法
US8659091B2 (en) Embedded stressors for multigate transistor devices
US6960517B2 (en) N-gate transistor
US9306019B2 (en) Integrated circuits with nanowires and methods of manufacturing the same
US6759710B2 (en) Self-aligned double-gate MOSFET by selective epitaxy and silicon wafer bonding techniques
CN100334741C (zh) 应变翅片式场效应晶体管的结构和方法
JP2011507231A (ja) シリコン−ゲルマニウムナノワイヤ構造およびその形成方法
US8288238B2 (en) Method for fabricating a tunneling field-effect transistor
TWI637509B (zh) 使用絕緣體上覆矽基板的裝置層的裝置結構及其形成方法
US20150249125A1 (en) Buried-channel field-effect transistors
US7648880B2 (en) Nitride-encapsulated FET (NNCFET)
CN104425520B (zh) 半导体器件及形成方法
US10680065B2 (en) Field-effect transistors with a grown silicon-germanium channel
EP4358124A1 (en) Device with laterally graded channel region
CN113707721A (zh) 一种环栅半导体器件及其形成方法
KR20220111198A (ko) 완전-공핍 실리콘-온-인슐레이터를 갖는 게이트 올 어라운드 디바이스
CN103715091A (zh) 半导体基底、晶体管和鳍部的形成方法
CN106935490A (zh) 一种半导体器件及其制备方法、电子装置
CN102738172A (zh) 一种双多晶平面SOI BiCMOS集成器件及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CI01 Publication of corrected invention patent application

Correction item: Fourth inventor

Correct: B. Rene

Number: 22

Volume: 26

CI03 Correction of invention patent

Correction item: Fourth inventor

Correct: B. Rene

Number: 22

Page: The title page

Volume: 26

ERR Gazette correction

Free format text: CORRECT: THE FOURTH INVENTOR; FROM: NONE TO: B.RENNY

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171101

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171101

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100602

Termination date: 20180721