CN101241846A - 改善蚀刻率均匀性的技术 - Google Patents

改善蚀刻率均匀性的技术 Download PDF

Info

Publication number
CN101241846A
CN101241846A CNA2008100852345A CN200810085234A CN101241846A CN 101241846 A CN101241846 A CN 101241846A CN A2008100852345 A CNA2008100852345 A CN A2008100852345A CN 200810085234 A CN200810085234 A CN 200810085234A CN 101241846 A CN101241846 A CN 101241846A
Authority
CN
China
Prior art keywords
side ring
chuck
wafer
substrate
plasma processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100852345A
Other languages
English (en)
Other versions
CN101241846B (zh
Inventor
J·E·道赫尔蒂
N·本亚明
J·波加特
V·瓦赫蒂
D·科珀博格
A·米勒
Y·亚马古赤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN101241846A publication Critical patent/CN101241846A/zh
Application granted granted Critical
Publication of CN101241846B publication Critical patent/CN101241846B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32623Mechanical discharge control means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32623Mechanical discharge control means
    • H01J37/32642Focus rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/915Differential etching apparatus including focus ring surrounding a wafer for plasma apparatus

Abstract

公开用于等离子体处理系统中离子辅助蚀刻处理的改进方法和装置。根据本发明的不同方面,公开了抬升边环,槽形边环和RF耦合边环。本发明有利于改善整个衬底(晶片)的蚀刻率均匀性。由本发明提供的蚀刻率均匀性的改善不仅提高了制造产额,而且成本效率高,并且不要冒粒子和/或重金属沾污的风险。

Description

改善蚀刻率均匀性的技术
本申请是申请号为00809793.3申请的分案申请。
发明领域
本发明涉及半导体集成电路的制造,更具体而言,本发明涉及等离子体处理系统中离子—辅助蚀刻处理的改进方法和装置。
相关领域描述
在半导体衬底的器件,例如,集成电路或平板显示器的制造中可以将材料层选择性地沉积到衬底表面或从衬底表面蚀刻。在本领域内众所周知,沉积层的蚀刻可以用多种技术,包括等离子体—增强蚀刻来完成。在等离子体—增强蚀刻中,实际的蚀刻典型地发生在等离子体处理系统中的等离子体处理室内。为了在衬底表面形成所希望的图形,典型的是采用一种合适的掩模层(例如,光致抗蚀剂掩模层)。然后由合适的蚀刻剂源气体,或气体混合物产生一种等离子气体,并将它用到未被掩模层保护的蚀刻区,从而留下所希望的图形。
为便于讨论,图1A描画了一种简化的等离子体处理装置100,它适合于半导体衬底器件的制造。该简化的等离子体处理装置100包括有静电夹盘(ESC)104的晶片处理室102。夹盘104作为电极,并在制造期间支撑晶片(即衬底)106。边环108与夹盘104的边接界。在蚀刻处理中,晶片处理室102内的一组参数受到严格地控制以获得高容差的蚀刻结果。影响蚀刻结果的处理参数可包括气体成分,等离子体的激励,以及等离子体在晶片106上方的分布等。因为蚀刻的容差(和最后获得的半导体衬底器件的性能)对这种处理参数高度敏感,所以要求准确地加以控制。
晶片106的表面是通过释放到晶片处理室102内的合适的蚀刻剂源气体蚀刻的。可以通过喷头将蚀刻剂源气体释放。也可以用其他机制,如经由配置在室内的气体环或经由埋入晶片处理室102壁内的喷口,将蚀刻剂源气体释放。在离子—辅助蚀刻处理中,供给喷头的射频(RF)功率将蚀刻剂源气体点火,在蚀刻处理期间在晶片106的上方形成等离子云(“等离子体”)。应该注意,也可以使用其他的等离子体激励方法。例如,施加微波能量,使用感应线圈,引入由天线激励的电磁波,或者将电容耦合至喷头都可以使等离子体激活。在离子—辅助蚀刻处理中,典型地是用射频功率源(未示出)将夹盘104进行射频驱动。
在一种离子辅助蚀刻处理中,其局部蚀刻率由离子浓度所控制。离子辅助蚀刻处理典型地被用于氧化物蚀刻和多晶硅蚀刻。换言之,离子驱动/辅助蚀刻处理通常指的是这种蚀刻处理,在这种处理中,蚀刻主要是由被加速的等离子体离子(离子)和晶片(衬底)的物理反应而变得容易。离子辅助蚀刻的应用包括,例如,溅镀,反应性离子蚀刻(RIE),化学溅镀,化学辅助的物理溅镀,和物理辅助的化学溅镀。
对于离子辅助蚀刻,将RF功率加到夹盘104(以及喷头110)上将在晶片106上方形成电场和电场本身的壳层。该电场与之伴生的壳层112促使离子向晶片106顶表面加速。理想地,被加速的离子在蚀刻处理期间以基本上垂直于晶片106表面的角度(即基本上是正交或大约90°角)碰撞。碰撞晶片106的这种加速离子有利于“物理”蚀刻晶片106。
边环108是一种电性上漂游(即不受RF驱动)的绝缘体材料。边环108用于屏蔽夹盘104的边不受来自如蚀刻处理期间的离子轰击。边环108可以帮助将离子聚焦轰击晶片106。如图1A所示,夹盘104可以由边环108的内表面114包围。该内表面114也处于晶片106的外边之内。
边环108的外表面116超出晶片106的外边。边环108的内表面114的上部分不仅与夹盘104,同时也与晶片106相邻。通常,边环108的顶表面118低于晶片106的顶表面或与它处于同一水平。
与使用常规等离子体处理装置的离子辅助蚀刻处理相连系的一个主要问题是晶片106表面的蚀刻率不均匀。尤其是,接近晶片边缘部位的蚀刻率明显高于靠近晶片中心的各点的蚀刻率。图1B所示为蚀刻处理后晶片106的截面图,可见晶片106周边部分的蚀刻深度大于晶片106的中间部分的蚀刻深度。
这种非均匀蚀刻率主要归究于晶片106表面上方的壳层112的非均匀厚度。如图1A中所示,晶片106的中间部分的壳层112的厚度(或壳层边界的等离子气体的密度)明显大于该晶片106周边部分的壳层112的厚度(密度)。即是说,在边环108上方电性漂游区的邻近其壳层在晶片106的周边“弯曲”。围绕晶片106周边的这种壳层弯曲在离子辅助蚀刻处理期间使相对更多的离子撞击晶片106的周边附近。周边附近较高的碰撞率导致晶片周边附近相对较高的蚀刻率(见图1B)。
壳层弯曲还产生另一个问题。尤其是,晶片106周边附近的壳层弯曲诱使离子以基本上不与晶片106表面垂直的角度(即基本上不是正交或大约90°角)碰撞。在离子辅助蚀刻处理中,这种非垂直角度的离子碰撞也会产生较高的蚀刻率。而且,在边缘附近的这种离子碰撞的非垂直角度对晶片106上的被蚀刻部件(例如,槽,通路或线)可能有一种不希望的“倾斜”效应。倾斜一般指的是蚀刻期间一种不希望的效应,由此一种部件的一个或多个边基本上不与晶片的表面相垂直。此处,在晶片106的周边,“倾斜”效应产生非对称部件。规定部件是对称的,所以不对称是不希望的,而且可以引发严重问题致使所制造的集成电路基本报废。
解决与离子辅助蚀刻处理中蚀刻率不均匀性相关联的某些问题的一种潜在方案是扩大夹盘使它超出晶片边缘。扩大夹盘会有效地使壳层弯曲部分向晶片边缘外移位。对于纯化学蚀刻应用这也许是一种可行的方案。但是,对于离子辅助蚀刻处理这种办法是不可行的,因为夹盘的延伸部分将暴露于离子和蚀刻过程。将夹盘暴露会在离子辅助蚀刻处理期间引发粒子和/或严重的金属沾污。夹盘暴露的部分也可能遭遇到明显高的蚀刻率而使与沾污相关联的问题更为复杂化。而且,夹盘暴露部分高的蚀刻率可以迅速使夹盘损坏,导致整个夹盘的经常更换,可夹盘却是消耗品中昂贵的部分。
为了减少与离子辅助蚀刻处理相关的蚀刻率非均匀性有关的某些问题,有可能改变晶片上方等离子体的分布。例如,在壳层上方可以放置一种常规的“聚焦环”通过力图将等离子体聚焦到晶片上,相信传统的聚焦环可以降低在晶片边缘上分布的离子密度(等离子体)。如果成功的话,等离子体分布的降低可以降低晶片周边附近的蚀刻率(即降低撞击边缘的离子数目)。利用诸如聚焦环的外部元件可以在一定程度上补偿壳层弯曲效应。但是,在离子化蚀刻处理中引入另外一种元件可能引发和沾污和/或贵重消耗部件相关的新问题。此外,对某些离子化蚀刻应用来说,使用传统的聚焦环甚至是不可行的。
发明概述
大体上讲,本发明涉及用于等离子处理系统中离子辅助蚀刻处理的改进方法和装置。本发明有利于改善整个衬底(晶片)的蚀刻率均匀性。本发明可以许多方式实现,包括作为设备,作为装置和作为方法。下面讨论本发明的几种实施方案。
公开一种根据本发明第一种情况的一种实施方案的改进的等离子体处理装置。这种改进的等离子体处理装置包括有静电夹盘(ESC)和抬升边环的晶片处理室。夹盘作为电极并在制造期间支撑晶片(即衬底)。根据本发明这种情况的一种实施方案,抬升边环和夹盘的边接界并向上超出晶片的顶表面。
公开一种根据本发明第二种情况的一种实施方案的改进的等离子体处理装置。此处,该等离子体处理装置使用槽形的边环。该槽形边环包括一槽形区,基本上围绕晶片边缘附近的区域以及晶片底表面下面的区域。
公开一种根据本发明第三种情况的一种实施方案的改进的等离子体处理装置。该改进的等离子体处理装置包括有射频(RF)驱动和RF连接的边环的晶片处理室。射频接连边环置于RF驱动的夹盘的一部分上面并邻近衬底的一边,同时由RF驱动的夹盘所提供的一部分射频能量被耦合到内RF耦合边环。
本发明提供了一种用于蚀刻衬底的等离子体处理室,所说等离子体处理室包括:衬底,具有顶表面、底表面和边;射频(RF)驱动夹盘,所说的RF驱动夹盘支撑至少一部分衬底的底表面;和内RF耦合边环,它置于所说的RF驱动夹盘的一部分上面并且邻近衬底的一边。其中所说的RF驱动的夹盘所提供的一部分RF能量被耦合到所说的内RF耦合边环。在所说的内RF耦合边环和所说的RF驱动夹盘的部分之间提供的RF耦合器。其中由所说的RF驱动的夹盘所提供的一部分RF能量通过所说的RF耦合器被耦合到所说的内RF耦合边环。
本发明有许多优点。本发明的优点之一是衬底表面上的蚀刻率均匀性明显改善。本发明的另一个优点是蚀刻率均匀性的明显改善是在没有处理室被沾污的风险情况下获得的。还有一个优点是可以基本上消除被蚀刻的倾斜。
从下面详细的描述,结合展示本发明原理的实例的附图,本发明的其他方面和优点将变得明朗。
附图简述
通过下面结合附图的详细描述,将容易理解现在的发明,其中同类标号标记同类结构元件,其中:
图1A示出适合于半导体衬底器件制造的等离子体处理装置100的简化图。
图1B所示为蚀刻处理后晶片截面图,此处被蚀刻的深度在晶片的周边部分比在晶片的中间部分大。
图2所示是根据本发明第一种情况的一种实施方案,包括有抬升边环的等离子体处理装置。
图3所示是根据本发明第2种情况的一种实施方案,包括有槽形边环的等离子体处理装置300。
图4所示是根据本发明第3种情况的一种实施方案,包括有内RF耦合边环和外边环的等离子体处理装置400。
图5所示是根据本发明第三种情况的另一实施方案,包括有RF耦合器,内RF耦合边环和外边环的等离子体处理装置。
图6所示是根据本发明第3种情况的又一实施方案,包括有电介质填充剂的等离子体处理装置600的剖视图的一部分。
发明详述
本发明是关于在等离子体处理系统内离子辅助蚀刻处理的改进方法和装置。本发明有利于改善整个衬底(晶片)的蚀刻均匀性。本发明所提供的蚀刻率均匀性的改善不仅提高了制造产额,而且也是成本效率高的,并且不冒粒子和/或重金属沾污的风险。
下面将参照附图2-6对本发明几种情况的实施方案进行讨论。但是,本领域的技术人员容易理解,此处对这些附图的详细描述只是为了阐述性的目的,因为可以将本发明推广到这些有限的实施方案以外。
图2所示是根据本发明第1种情况的一种实施方案的等离子体处理装置200。该等离子体处理装置200包括有静电夹盘(ESC)204的晶片处理室202。夹盘204在加工期间作为电极并支撑晶片(即衬底)206。抬升边环208与夹盘204的边接界并向上延伸超出晶片206的顶表面。
抬升边环208典型的是电性漂游(即不受RF激励)的绝缘体材料。抬升边环108用于屏蔽夹盘204的边使之在蚀刻处理期间免于离子轰击。如图2所示,夹盘204被边环208的内表面所包围。内表面214也处于晶片106的外表面以内。
边环208的外表面216超出晶片206的外边缘。抬升边环208的内表面214的上部分包括切槽区218。晶片206摆放在切槽区218内并将内表面114上部的一部分盖住。抬升边环208的顶表面220在晶片206的顶表面之上与它相距一预定距离D。该预定距离D依具体实施和所采用的特殊处理而变。典型地,该预定距离D约为1至10mm。在蚀刻处理中,晶片处理室202内的一组参数受到严密地控制以保持高精度蚀刻结果。控制蚀刻结果的处理参数包括气体成分,等离子气体的激励,晶片206上方等离子体的分布等。因为蚀刻公差(因而最终获得的半导体衬底器件的性能)对这些处理参数高度灵敏,所以要求准确地加以控制。
晶片206的表面是由释放到晶片处理室202内的合适的蚀刻剂源气体蚀刻的。该蚀刻剂源气体可通过喷头210释放。蚀刻剂源气体也可以通过其他机制,诸如通过安放在晶片处理室202内的气环,或通过建造在晶片处理室202壁上的喷口释放。在离子辅助蚀刻处理中,供给喷头210的射频(RF)功率在蚀刻处理期间将蚀刻剂源气体点火,由此在晶片上方形成等离子体云(“等离子气体”)。典型地,在离子辅助蚀刻处理中,使用RF源(未示出)将夹盘204RF驱动。
在一种离子辅助蚀刻处理中,局部的蚀刻率主要由离子浓度控制。典型地,离子辅助蚀刻被用于完成氧化物蚀刻或多晶硅蚀刻。换言之,离子驱动/辅助蚀刻处理一般而言指的是其蚀刻主要是由于被加速的等离子体离子(“离子”)同晶片(衬底)的物理反应而变得容易的蚀刻处理。离子辅助蚀刻应用包括,例如,溅镀,反应离子蚀刻(RIE),化学溅镀,化学辅助的物理溅镀,以及物理辅助的化学溅镀。
对于离子辅助蚀刻,将RF功率加到夹盘206(以及喷头210)将在晶片106上方形成电场,而电场本身又有一个壳层212。伴随壳层212的电场促使离子向晶片106顶表面加速。抬升边环208如前所述那样向上延伸超出晶片206的顶表面。通过将边环延伸至晶片206的顶表面之上,该抬升边环208对壳层212进行修正。特别是,在一种实施方案中,晶片206周边附近壳层212的厚度(密度)变得基本上同晶片206中间部分的厚度(密度)相同。注意,使用抬升边环208可以使最后得到的壳层212在晶体206整个范围内基本上均匀。此时同图1A中的壳层112相比,壳层212明显改善。由于壳层212的厚度(密度)均匀,结果离子与晶片206表面的碰撞率比之用常规途径获得的碰撞率在整个晶片206范围内明显地更为均匀。而且,离子撞击晶片206表面的角度不仅在晶片206的内区,同时在其周边区都基本上是正交。因此,晶片206的整个表面的蚀刻率较之于常规途径所获得的蚀刻率明显地更为均匀,而周边区被蚀刻的部件不会因“倾斜”问题而受到损害。
图3所示为根据本发明第2种情况的一种实施方案的等离子体处理装置300。该等离子体处理装置包括有静电夹盘(ESC)304的晶片处理室302。在加工期间夹盘304作为电极并支撑晶片306(即衬底)。槽形边环308与夹盘304的边接界。
槽形边环308其典型的是电性漂游(即不受RF激励)的绝缘体材料。槽形边环308用于屏蔽夹盘304的边缘在蚀刻处理期间免遭离子轰击。如图3中所示,夹盘304是由边环308的内表面310所包围。内表面310也处于晶片306的外边缘之内。槽形边环308的外表面312超出了晶片306的外边缘。在一种实施方案中,槽形边环308的上部表面基本上同晶片306的上部表面处于同一平面。但是,槽形边环308在邻近晶片306边缘处其上部表面有一槽形区318。如图3所示,该槽形区318是由第1斜坡部分320,第2斜坡部分322和连接第1和第2斜坡部分320和322的底槽口324所确定。斜坡表面320将上表面314连接到部分覆盖区322。
如早先所讨论的那样,将RF功率加到夹盘304将在晶片306上方形成电场和电场本身的壳层。伴随壳层的电场促使离子向晶片106的顶表面加速。槽形边环308提供基本上处于晶片106边缘下面的槽形区318。如图3所示,槽形区318也可以进一步延伸,在晶片306的边缘处进一步低于晶片306的底表面。在另一种实施方案中,该槽形区可以仅向下延伸至大约晶片306的底表面。
通过提供槽形区,该槽形边环308对晶片306上方的壳层起修正作用。特别是,在一种实施方案中,晶片周边(边缘)附近的壳层厚度(密度)变得基本上同夹盘304正上方壳层的厚度(密度)更为接近。估计槽形边环308的槽形区有效地将壳层向外展直,所以使壳层在晶片306的边缘变平。
由于在晶片306上方壳层的厚度(密度)均匀性的改善,离子对晶片306表面的碰撞率在晶片306整个表面较之于用常规途径所获得的结果更为均匀。而且,在晶片306的边缘区离子撞击晶片306表面的角度较之于在图1A中等离子体处理装置中的情况更接近于正交。因此,较之于常规方法晶片整个表面的蚀刻率更为均匀,而在周边区被蚀刻的部件因“倾斜”问题所受到的影响较小。
图4所示为根据本发明第3种情况的一种实施方案的等离子体处理装置400。该等离子体处理装置400包括有静电夹盘(ESC)404的晶片处理室402。在加工期间夹盘404作为电极并支撑晶片406(即衬底)。内RF耦合边环408与夹盘404的槽口410接界,并提供超出晶片406边缘的RF耦合区。外边环412与内RF耦合边环408及夹盘404的外边缘接界。
内RF耦合边环408用于屏蔽夹盘404的槽口410使之在蚀刻处理期间免遭离子轰击。如图4所示,夹盘404的槽口410邻近内耦合边环408的内表面414和底表面416。该内表面414也在晶片406的外边缘以内。内RF耦合边环408的外表面418超出了晶片406的外边缘和超出了夹盘404的外边缘420。RF耦合边环408的内表面414的上部分包括切槽区414。晶片406就置放在该切槽区414内并且将内RF耦合边环408的内表面和邻近内RF耦合边环408的夹盘404的外表面之间的缝隙覆盖。内RF耦合边环408的顶表面422基本上与晶片406的顶表面处于同一高度。内RF耦合边环408的外表面418距晶片406的边缘的距离为预定距离X。该预定距离X可依据具体实施及采用的特殊处理而变。典型地,1-2cm适合于大多数处理的预定距离X。
外边环412用于屏蔽夹盘404的外表面。外边环412和内RF耦合边环408的这种安排也防止了对夹盘404的任何开口缝隙。用于外边环412的材料是一种绝缘体或电介质材料(例如,陶瓷,石英和聚合物)。在一种实施方案中,外边环412的材料不从夹盘404提供任何明显的RF耦合。此时,外边环412在蚀刻处理期间不应当有明显的消耗。在另一种实施方案中,在夹盘404和外边环412之间可以装备电介质(或绝缘)材料的填充剂层,以确保外边环412与夹盘404没有RF耦合。作为一种实例,填充层的材料可选自多种合适材料,包括陶瓷,石英,聚四氟乙烯或聚合物。
将RF功率加到夹盘404会在晶片406上方形成电场和电场本身产生的壳层424。伴随有壳层424的电场促使离子向晶片406的顶表面加速。采用合适性能的材料制做内RF耦合边环408,使之供给夹盘404的一部分RF能量通过内RF耦合边环408而实现RF耦合。可用多种不会污染等离子体处理的材料制做RF耦合边环408。合适的材料实例包括半导体材料(例如,硅的碳化物)或电介质材料,其中材料的传导率可通过掺杂和类似方法加以控制。根据所希望的RF耦合程度选择内RF耦合边环408的材料和传导率。典型地,既可以通过使用较薄的,内RF耦合边环408,也可以通过增加用作内RF耦合边环408材料的传导率改善RF的耦合。假如晶片406被蚀刻时内RF耦合边环408被蚀刻,则不应该产生沾污并且不应该是太昂贵的材料,因为它要求定期性更换。另一方面,在一种实施方案中,外边环412的材料不从夹盘404提供任何明显的RF耦合,因此对大多数部件不应当要求定期更换。
RF耦合边环408有利于提供超出晶片406边缘的RF耦合区,使最后获得的壳层424在晶片406的整个表面,包括晶片406的边缘,具有基本上均匀的厚度。通过提供延展的RF耦合区,RF耦合边环408对晶片406上方的壳层424进行修正。特别是,在一种实施方案中,晶片周边(边缘)附近壳层424的厚度(或密度)变成基本上与夹盘404正上方的壳层424的厚度(密度)相同。注意,最后得到的壳层424的厚度(密度)明显地改善了晶片406范围内的壳层424的均匀性。同图1A中的壳层112相比,晶片406上方的壳层424明显改善。
由于晶片406上方壳层424的均匀厚度(密度),离子对晶片406表面的碰撞率在晶片406的整个表面同用常规的途径所获得的结果相比明显地更为均匀。而且,离子与晶片406表面碰撞的角度不仅仅在晶片406的内区域,而且也在它的周边区基本上为正交。因此,同常规方法相比晶片406的整个表面的蚀刻率更为均匀,而在周边区的被蚀刻的部件不因“倾斜”问题而受到损害。
图5所示为根据本发明第3种情况的另一种实施方案的等离子体处理装置500。将等离子体处理装置500包括有静电夹盘(ESC)504的晶片处理室502。夹盘504在制造期间作为电极并支撑晶片506(即衬底)。内RF耦合边环508与夹盘504的一边接界并提供一个超出晶片506边缘的RF耦合区。外边环512与内RF耦合边环508及夹盘404的一外边接界。如图5所示,外边环512也与RF耦合器514接界。
RF耦合器514的顶表面直接位于内RF耦合环508的底表面之下。内RF耦合环508将RF耦合器514与蚀刻处理(即离子轰击)相屏蔽。内RF耦合环508和RF耦合器514用于屏蔽夹盘504的槽口516免于离子轰击。
如图5所示,RF耦合器514这样定位,使夹盘504的槽口516邻近RF耦合器514的内表面518和底表面520。内表面518也处于晶片506的外边之内。同内RF耦合边环508相似,RF耦合器514的外表面超出晶片406的外边缘和超出夹盘504的外边缘522。
用合适性能的材料制做RF耦合器514,使供给夹盘504的一部分射频能量RF耦合至内RF耦合边环508。RF耦合器514可用多种材料制做。合适材料的实例包括导体材料(例如,金属),半导体材料(例如,硅的碳化物),或电介质材料,其中材料的传导率通过掺杂或类似方法控制。RF耦合器514有利于修正超出晶片506边缘的RF耦合能量的大小。这一点可以通过相对于已选做夹盘504和内RF耦合边环508的材料选取RF耦合器514的材料而实现。
此外,假如RF耦合器514被屏蔽而不受离子轰击,希望的话,可用高传导率材料制做RF耦合器514以增大被耦合的RF能量的数量。在一种实施方案中,RF耦合器可用电介质材料(例如,阳极化处理过的铝)涂层(或层)包裹的高传导率材料(例如,铝)制做。因此,既可以通过使用较薄的涂层,或增加用做RF耦合器514的材料的传导率改善RF的耦合。
而且,如图5所示,外边环512有一重叠部分524,这一部分向上超出了内RF耦合边环508的顶表面。该重叠部分524将可能存在的任何开缝屏蔽。这样就为夹盘504的外表面以及RF耦合器514的外表面提供更好的保护。
如先前所讨论的那样,将RF功能加到夹盘504将在晶片506上方形成电场以及电场本身的壳层。伴随有壳层的电场促使离子向晶片顶表面加速。内RF耦合边环508有利于提供RF耦合区,该耦合区超出晶片506的边缘,使之最终得到的壳层在晶片506的整个表面上,包括晶片506的边,有着基本上均匀的厚度。通过提供一种延展的RF耦合区,RF耦合边环508对晶片506上方的壳层进行修正。特别是,在一种实施方案中,晶片周边(边缘)附近的厚度(密度)变得基本上同夹盘正上方壳层的厚度(密度)相同。如前面讨论的那样,最后得到的壳层厚度(密度)明显地改善了晶片506范围内的壳层均匀性。因此,同图1A的壳层相比,晶片506上方的壳层有了明显的改善。
由于晶片406上方壳层有着均匀的厚度(密度),同常规的途径相比,离子同晶片506表面的碰撞率在晶片506的整个表面范围内明显地更为均匀。而且,离子与晶片506表面的碰撞角度不仅在晶片506的内区域,而且也在周边区域基本上为正交。因此,同常规方法相比晶片506的整个表面的蚀刻率更为均匀,而在周边区的被蚀刻的细节不会因“倾斜”问题而受到损害。
图6所示为根据本发明第3种情况的又一另外实施方案的等离子体处理装置600的一部分。该等离子体处理装置600包括有静电夹盘(ESC)604(仅示出截面图的一侧)的晶片处理室602。夹盘604在加工期间作为电极并支撑晶片604(即衬底)。内RF耦合边环608与夹盘604的边接界并提供一个超出晶片606边缘的RF耦合区。外边环610与内RF耦合边环608的边接界。RF耦合器612位于内RF耦合边环608下面并和夹盘604的一边接界。电介质填充剂614置放在内RF耦合边环608之下并与RF耦合器612接界。电介质填充剂614的底表面邻近夹盘604的一个上边。
在聚焦RF耦合的RF电能的大小方面电介质可能有利于提供甚至更多的灵活性。电介质填充剂614可以使对外边环610的任何耦合最小。例如,可以用合适的绝缘材料,诸如陶瓷,石英,聚四氟乙烯和聚合物制做电介质填充剂614。通过选择用作电介质填充剂614的材料的厚度也可以控制绝缘的大小。
电介质填充剂616放置在外边环610下面。电介质填充剂616与夹盘604的一外边接界。电介质填充剂616的定位有利于使RF驱动的夹盘604同外防蚀剂环618的防蚀剂区相隔离。典型地,防蚀剂环618位于晶片处理室602的一个壁的附近。
同对图4和图5所讨论的一样,通过提供超出晶片604边缘的RF耦合区,对晶片604上方的壳层进行了修正。因此,同用常规方法所获得的结果相比,晶片606整个表面的蚀刻率更为均匀,而周边区被蚀刻的部件不会因“倾斜”问题而受到损害。
可以用相对廉价并且易于加工和/或更换的材料制做上面讨论的各种边环。这种材料可以选自适合于特殊蚀刻处理的相当多种的材料。
本发明有着许多优点。本发明的优点之一是整个衬底表面的蚀刻率均匀性明显改善。本发明的另一个优点是蚀刻率均匀性的明显改善是在不冒处理室沾污风险的情况下获得的。还有一个优点是可以基本上消除被蚀刻的部件的倾斜。
虽然只对本发明的几种实施方案进行了详细的描述,但不用说,本发明可以许多其他特别的形式加以实施而不会偏离本发明的精神和范围。因此,现在的实例是作为展示性而非限制性的,同时本发明并不局限于本文所给出的细节说明,而是在所附的权利要求范围内可以加以修改。

Claims (12)

1.一种用于蚀刻衬底的等离子体处理室,所说等离子体处理室包括:
衬底,具有顶表面、底表面和边;
射频RF驱动夹盘,所说的RF驱动夹盘支撑至少一部分衬底的底表面;和
内RF耦合边环,它置于所说的RF驱动夹盘的一部分上面并且邻近衬底的一边,
包围所说的内RF耦合边环的外边环,
其中所说的RF驱动的夹盘所提供的一部分RF能量被耦合到所说的内RF耦合边环;
在所说的内RF耦合边环和所说的RF驱动夹盘的部分之间提供的RF耦合器,
其中由所说的RF驱动的夹盘所提供的一部分RF能量通过所说的RF耦合器被耦合到所说的内RF耦合边环。
2.一种用于蚀刻衬底的等离子体处理室,该衬底有顶表面,底表面和一个边,所说的等离子体处理室包括:
射频RF驱动的夹盘,所说的RF驱动夹盘支撑衬底底表面的至少一部分;
有内表面和上表面的抬升边环,其内表面置于所说的RF驱动夹盘的一部分上面并邻近衬底一边,上表面到衬底的顶表面有一预定的抬升距离,
在所述抬升边环和所述RF驱动的夹盘之间提供的RF耦合器,
其中由所述RF驱动的夹盘所提供的一部分RF能量通过所述RF耦合器被提供到所述抬升边环。
3.权利要求2的等离子体处理室,其中抬升边环包围衬底。
4.权利要求2的等离子体处理室,其中衬底为晶片。
5.权利要求2的等离子体处理室,其中抬升边环基本上由电介质材料组成。
6.权利要求2的等离子体处理室,其中预定的抬升距离在1到10毫米之间。
7.一种用于蚀刻衬底的等离子体处理室,该衬底有顶表面,底表面和边,所说的等离子体处理室包括:
射频RF驱动的夹盘,所说的RF驱动的夹盘支撑至少一部分衬底的底表面;和
槽形边环,它有置于所说的RF驱动的夹盘一部分上面并邻近衬底边缘的一内表面,和
其中槽形边环在邻近衬底边缘提供槽形区。
8.权利要求7的等离子体处理室,其中槽形边环的槽形区围绕衬底。
9.权利要求7的等离子体处理室,其中衬底是晶片。
10.权利要求7的等离子体处理室,其中槽形边环基本上由电介质材料组成。
11.权利要求7的等离子体处理室,其中槽形区的底表面位于衬底底表面下一预定距离。
12.权利要求7的等离子体处理室,其中槽形区由第一斜坡面和被衬底底表面部分覆盖的第二部分覆盖的斜坡面限定,该第一斜坡面将上表面与该部分覆盖的斜坡面连接。
CN2008100852345A 1999-06-30 2000-06-29 改善蚀刻率均匀性的技术 Expired - Lifetime CN101241846B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/345,639 US6344105B1 (en) 1999-06-30 1999-06-30 Techniques for improving etch rate uniformity
US09/345639 1999-06-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB008097933A Division CN100392791C (zh) 1999-06-30 2000-06-29 改善蚀刻率均匀性的技术

Publications (2)

Publication Number Publication Date
CN101241846A true CN101241846A (zh) 2008-08-13
CN101241846B CN101241846B (zh) 2010-08-11

Family

ID=23355856

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008100852345A Expired - Lifetime CN101241846B (zh) 1999-06-30 2000-06-29 改善蚀刻率均匀性的技术
CNB008097933A Expired - Lifetime CN100392791C (zh) 1999-06-30 2000-06-29 改善蚀刻率均匀性的技术

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB008097933A Expired - Lifetime CN100392791C (zh) 1999-06-30 2000-06-29 改善蚀刻率均匀性的技术

Country Status (9)

Country Link
US (1) US6344105B1 (zh)
EP (2) EP1898444B1 (zh)
JP (2) JP4792185B2 (zh)
KR (1) KR100743872B1 (zh)
CN (2) CN101241846B (zh)
AU (1) AU5908600A (zh)
DE (2) DE60044958D1 (zh)
TW (1) TW463235B (zh)
WO (1) WO2001001445A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312630A (zh) * 2020-03-05 2020-06-19 锐捷光电科技(江苏)有限公司 一种单一密封皮圈对于蚀刻均匀性的改善方法

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5662770A (en) * 1993-04-16 1997-09-02 Micron Technology, Inc. Method and apparatus for improving etch uniformity in remote source plasma reactors with powered wafer chucks
US6334960B1 (en) * 1999-03-11 2002-01-01 Board Of Regents, The University Of Texas System Step and flash imprint lithography
KR100315088B1 (ko) * 1999-09-29 2001-11-24 윤종용 포커스 링을 갖는 반도체 웨이퍼 제조 장치
US6489249B1 (en) * 2000-06-20 2002-12-03 Infineon Technologies Ag Elimination/reduction of black silicon in DT etch
TW506234B (en) * 2000-09-18 2002-10-11 Tokyo Electron Ltd Tunable focus ring for plasma processing
US6475336B1 (en) * 2000-10-06 2002-11-05 Lam Research Corporation Electrostatically clamped edge ring for plasma processing
US6554954B2 (en) * 2001-04-03 2003-04-29 Applied Materials Inc. Conductive collar surrounding semiconductor workpiece in plasma chamber
TWI234417B (en) * 2001-07-10 2005-06-11 Tokyo Electron Ltd Plasma procesor and plasma processing method
DE10143718A1 (de) * 2001-08-31 2003-03-27 Infineon Technologies Ag Lagerungsvorrichtung für einen Wafer in einer Plasmaätzanlage
US7041201B2 (en) * 2001-11-14 2006-05-09 Applied Materials, Inc. Sidewall magnet improving uniformity of inductively coupled plasma and shields used therewith
TW200626020A (en) * 2001-12-13 2006-07-16 Tokyo Electron Ltd Ring mechanism, and plasma processor using the ring mechanism
US20030159778A1 (en) * 2002-02-27 2003-08-28 Kunihiko Koroyasu Plasma processing apparatus, protecting layer therefor and installation of protecting layer
US20040000375A1 (en) * 2002-06-27 2004-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma etch chamber equipped with multi-layer insert ring
US20040040663A1 (en) * 2002-08-29 2004-03-04 Ryujiro Udo Plasma processing apparatus
US20040112862A1 (en) * 2002-12-12 2004-06-17 Molecular Imprints, Inc. Planarization composition and method of patterning a substrate using the same
DE10260645B3 (de) * 2002-12-23 2004-09-16 Infineon Technologies Ag Kompensationsrahmen zur Aufnahme eines Substrats
US20040168613A1 (en) * 2003-02-27 2004-09-02 Molecular Imprints, Inc. Composition and method to form a release layer
US7540935B2 (en) * 2003-03-14 2009-06-02 Lam Research Corporation Plasma oxidation and removal of oxidized material
JP4991286B2 (ja) * 2003-03-21 2012-08-01 東京エレクトロン株式会社 処理中の基板裏面堆積を減らす方法および装置。
US7049052B2 (en) * 2003-05-09 2006-05-23 Lam Research Corporation Method providing an improved bi-layer photoresist pattern
US20040226516A1 (en) * 2003-05-13 2004-11-18 Daniel Timothy J. Wafer pedestal cover
CN100463112C (zh) * 2003-05-30 2009-02-18 周星工程股份有限公司 一种用于半导体装置的设备
US20060108710A1 (en) * 2004-11-24 2006-05-25 Molecular Imprints, Inc. Method to reduce adhesion between a conformable region and a mold
US7157036B2 (en) * 2003-06-17 2007-01-02 Molecular Imprints, Inc Method to reduce adhesion between a conformable region and a pattern of a mold
US20050160934A1 (en) * 2004-01-23 2005-07-28 Molecular Imprints, Inc. Materials and methods for imprint lithography
US7307118B2 (en) * 2004-11-24 2007-12-11 Molecular Imprints, Inc. Composition to reduce adhesion between a conformable region and a mold
US7658816B2 (en) 2003-09-05 2010-02-09 Tokyo Electron Limited Focus ring and plasma processing apparatus
US7024105B2 (en) * 2003-10-10 2006-04-04 Applied Materials Inc. Substrate heater assembly
US7122482B2 (en) 2003-10-27 2006-10-17 Molecular Imprints, Inc. Methods for fabricating patterned features utilizing imprint lithography
US7244336B2 (en) * 2003-12-17 2007-07-17 Lam Research Corporation Temperature controlled hot edge ring assembly for reducing plasma reactor etch rate drift
US7338578B2 (en) * 2004-01-20 2008-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Step edge insert ring for etch chamber
US8076386B2 (en) * 2004-02-23 2011-12-13 Molecular Imprints, Inc. Materials for imprint lithography
US20050189068A1 (en) * 2004-02-27 2005-09-01 Kawasaki Microelectronics, Inc. Plasma processing apparatus and method of plasma processing
JP3981091B2 (ja) * 2004-03-01 2007-09-26 株式会社東芝 成膜用リングおよび半導体装置の製造装置
US20050193951A1 (en) * 2004-03-08 2005-09-08 Muneo Furuse Plasma processing apparatus
JP2005303099A (ja) 2004-04-14 2005-10-27 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
US7282550B2 (en) * 2004-08-16 2007-10-16 Molecular Imprints, Inc. Composition to provide a layer with uniform etch characteristics
US7939131B2 (en) 2004-08-16 2011-05-10 Molecular Imprints, Inc. Method to provide a layer with uniform etch characteristics
US20060062922A1 (en) * 2004-09-23 2006-03-23 Molecular Imprints, Inc. Polymerization technique to attenuate oxygen inhibition of solidification of liquids and composition therefor
US7578945B2 (en) * 2004-09-27 2009-08-25 Lam Research Corporation Method and apparatus for tuning a set of plasma processing steps
US7138067B2 (en) * 2004-09-27 2006-11-21 Lam Research Corporation Methods and apparatus for tuning a set of plasma processing steps
US7244311B2 (en) * 2004-10-13 2007-07-17 Lam Research Corporation Heat transfer system for improved semiconductor processing uniformity
US20060081557A1 (en) * 2004-10-18 2006-04-20 Molecular Imprints, Inc. Low-k dielectric functional imprinting materials
GB0424371D0 (en) * 2004-11-04 2004-12-08 Trikon Technologies Ltd Shielding design for backside metal deposition
JP4336320B2 (ja) * 2005-02-25 2009-09-30 キヤノンアネルバ株式会社 ウエハホルダ
US9659758B2 (en) * 2005-03-22 2017-05-23 Honeywell International Inc. Coils utilized in vapor deposition applications and methods of production
US20060219172A1 (en) * 2005-04-05 2006-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. PVD equipment and electrode and deposition ring thereof
KR100714896B1 (ko) * 2005-06-08 2007-05-04 삼성전자주식회사 건식 식각 장치의 포커스 링
US20060278520A1 (en) * 2005-06-13 2006-12-14 Lee Eal H Use of DC magnetron sputtering systems
KR100688747B1 (ko) 2005-06-27 2007-03-02 동부일렉트로닉스 주식회사 웨이퍼 에지 식각 장치 및 방법
US8808808B2 (en) 2005-07-22 2014-08-19 Molecular Imprints, Inc. Method for imprint lithography utilizing an adhesion primer layer
US8557351B2 (en) * 2005-07-22 2013-10-15 Molecular Imprints, Inc. Method for adhering materials together
US7759407B2 (en) * 2005-07-22 2010-07-20 Molecular Imprints, Inc. Composition for adhering materials together
WO2007034747A1 (ja) * 2005-09-22 2007-03-29 Sekisui Chemical Co., Ltd. プラズマ処理装置
WO2007043528A1 (ja) * 2005-10-12 2007-04-19 Matsushita Electric Industrial Co., Ltd. プラズマ処理装置、プラズマ処理方法、及びトレイ
US7651571B2 (en) * 2005-12-22 2010-01-26 Kyocera Corporation Susceptor
JP2007250967A (ja) * 2006-03-17 2007-09-27 Tokyo Electron Ltd プラズマ処理装置および方法とフォーカスリング
US8635971B2 (en) * 2006-03-31 2014-01-28 Lam Research Corporation Tunable uniformity in a plasma processing system
KR100809957B1 (ko) * 2006-09-20 2008-03-07 삼성전자주식회사 반도체 식각장치
US20080194113A1 (en) * 2006-09-20 2008-08-14 Samsung Electronics Co., Ltd. Methods and apparatus for semiconductor etching including an electro static chuck
US20080110557A1 (en) * 2006-11-15 2008-05-15 Molecular Imprints, Inc. Methods and Compositions for Providing Preferential Adhesion and Release of Adjacent Surfaces
US20080296261A1 (en) * 2007-06-01 2008-12-04 Nordson Corporation Apparatus and methods for improving treatment uniformity in a plasma process
US7837827B2 (en) * 2007-06-28 2010-11-23 Lam Research Corporation Edge ring arrangements for substrate processing
US8999106B2 (en) * 2007-12-19 2015-04-07 Applied Materials, Inc. Apparatus and method for controlling edge performance in an inductively coupled plasma chamber
US20090194414A1 (en) * 2008-01-31 2009-08-06 Nolander Ira G Modified sputtering target and deposition components, methods of production and uses thereof
US8409355B2 (en) * 2008-04-24 2013-04-02 Applied Materials, Inc. Low profile process kit
US20100101729A1 (en) * 2008-10-28 2010-04-29 Applied Materials, Inc. Process kit having reduced erosion sensitivity
KR101063588B1 (ko) * 2008-11-05 2011-09-07 주식회사 디엠에스 커버 링의 수명을 연장하고 플라즈마 반응기의 식각 성능을향상시키기 위한 구조를 가지는 정전 척 어셈블리
KR101540609B1 (ko) * 2009-02-24 2015-07-31 삼성전자 주식회사 웨이퍼 에지 식각 장치
KR101343502B1 (ko) * 2009-07-24 2013-12-19 엘지디스플레이 주식회사 코팅장비의 코터 척
WO2011058851A1 (ja) * 2009-11-16 2011-05-19 シャープ株式会社 ドライエッチング装置およびドライエッチング方法
JP6285620B2 (ja) * 2011-08-26 2018-02-28 新光電気工業株式会社 静電チャック及び半導体・液晶製造装置
US9376752B2 (en) 2012-04-06 2016-06-28 Applied Materials, Inc. Edge ring for a deposition chamber
KR20140101996A (ko) * 2013-02-13 2014-08-21 삼성전자주식회사 기판 지지유닛 및 이를 구비한 플라즈마 식각장치
US9997381B2 (en) * 2013-02-18 2018-06-12 Lam Research Corporation Hybrid edge ring for plasma wafer processing
WO2015116245A1 (en) * 2014-01-30 2015-08-06 Applied Materials, Inc. Gas confiner assembly for eliminating shadow frame
US10242848B2 (en) * 2014-12-12 2019-03-26 Lam Research Corporation Carrier ring structure and chamber systems including the same
JP2016184610A (ja) * 2015-03-25 2016-10-20 株式会社東芝 上部電極、エッジリングおよびプラズマ処理装置
US10903055B2 (en) 2015-04-17 2021-01-26 Applied Materials, Inc. Edge ring for bevel polymer reduction
JP6570971B2 (ja) * 2015-05-27 2019-09-04 東京エレクトロン株式会社 プラズマ処理装置およびフォーカスリング
US10755902B2 (en) * 2015-05-27 2020-08-25 Tokyo Electron Limited Plasma processing apparatus and focus ring
US10854492B2 (en) * 2015-08-18 2020-12-01 Lam Research Corporation Edge ring assembly for improving feature profile tilting at extreme edge of wafer
KR101722382B1 (ko) * 2016-01-08 2017-04-03 주식회사 윈텔 플라즈마 처리 장치
JP6888007B2 (ja) * 2016-01-26 2021-06-16 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated ウェハエッジリングの持ち上げに関する解決
CN107316795B (zh) * 2016-04-26 2020-01-03 北京北方华创微电子装备有限公司 一种聚焦环和等离子体处理装置
US10163642B2 (en) * 2016-06-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, method and tool of manufacture
JP2018006299A (ja) 2016-07-08 2018-01-11 東芝メモリ株式会社 プラズマ処理装置用処理対象支持台、プラズマ処理装置及びプラズマ処理方法
US20180122670A1 (en) * 2016-11-01 2018-05-03 Varian Semiconductor Equipment Associates, Inc. Removable substrate plane structure ring
US10032661B2 (en) 2016-11-18 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, method, and tool of manufacture
CN110546733B (zh) * 2017-03-31 2022-10-11 玛特森技术公司 在处理腔室中防止工件上的材料沉积
KR101966793B1 (ko) * 2017-05-17 2019-04-09 세메스 주식회사 기판 지지 유닛 및 그를 포함하는 기판 처리 장치
JP6966286B2 (ja) * 2017-10-11 2021-11-10 東京エレクトロン株式会社 プラズマ処理装置、フォーカスリングの昇降制御方法およびフォーカスリングの昇降制御プログラム
US11183373B2 (en) 2017-10-11 2021-11-23 Honeywell International Inc. Multi-patterned sputter traps and methods of making
KR102089949B1 (ko) * 2017-10-20 2020-03-19 세메스 주식회사 기판 처리 장치 및 기판 처리 장치의 부품
CN112913000A (zh) * 2018-10-18 2021-06-04 朗姆研究公司 用于斜面蚀刻器的下等离子体排除区域环
JP7117734B2 (ja) * 2018-12-06 2022-08-15 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US11551965B2 (en) * 2018-12-07 2023-01-10 Applied Materials, Inc. Apparatus to reduce polymers deposition
JP2022537038A (ja) * 2019-06-18 2022-08-23 ラム リサーチ コーポレーション 基板処理システム用の縮径キャリアリングハードウェア
US11302563B2 (en) * 2019-06-20 2022-04-12 Corning Incorporated Carrier for back end of line processing
KR102214333B1 (ko) 2019-06-27 2021-02-10 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
CN112885690B (zh) * 2019-11-29 2023-10-20 中微半导体设备(上海)股份有限公司 一种等离子体处理装置
CN112992631B (zh) * 2019-12-16 2023-09-29 中微半导体设备(上海)股份有限公司 一种下电极组件,其安装方法及等离子体处理装置
JP7398988B2 (ja) 2020-03-13 2023-12-15 東京エレクトロン株式会社 スパッタ装置
KR102177146B1 (ko) * 2020-04-10 2020-11-10 비씨엔씨 주식회사 플라즈마 공정 챔버용 엣지링
US11380575B2 (en) * 2020-07-27 2022-07-05 Applied Materials, Inc. Film thickness uniformity improvement using edge ring and bias electrode geometry
CN113921365A (zh) * 2021-09-29 2022-01-11 北京北方华创微电子装备有限公司 半导体工艺设备及其边缘保护机构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2501948B2 (ja) * 1990-10-26 1996-05-29 三菱電機株式会社 プラズマ処理方法及びプラズマ処理装置
US5411624A (en) * 1991-07-23 1995-05-02 Tokyo Electron Limited Magnetron plasma processing apparatus
KR100297358B1 (ko) * 1991-07-23 2001-11-30 히가시 데쓰로 플라즈마에칭장치
JPH0529270A (ja) * 1991-07-23 1993-02-05 Tokyo Electron Ltd マグネトロンプラズマ処理装置
US5662770A (en) 1993-04-16 1997-09-02 Micron Technology, Inc. Method and apparatus for improving etch uniformity in remote source plasma reactors with powered wafer chucks
JP2638443B2 (ja) 1993-08-31 1997-08-06 日本電気株式会社 ドライエッチング方法およびドライエッチング装置
KR100264445B1 (ko) * 1993-10-04 2000-11-01 히가시 데쓰로 플라즈마처리장치
US5463525A (en) 1993-12-20 1995-10-31 International Business Machines Corporation Guard ring electrostatic chuck
JP3257741B2 (ja) * 1994-03-03 2002-02-18 東京エレクトロン株式会社 プラズマエッチング装置及び方法
JP2659919B2 (ja) 1994-01-13 1997-09-30 インターナショナル・ビジネス・マシーンズ・コーポレイション プラズマの不均一性を補正するプラズマ装置
US5891348A (en) 1996-01-26 1999-04-06 Applied Materials, Inc. Process gas focusing apparatus and method
JPH09213683A (ja) * 1996-02-07 1997-08-15 Sony Corp プラズマエッチング装置
US6113731A (en) * 1997-01-02 2000-09-05 Applied Materials, Inc. Magnetically-enhanced plasma chamber with non-uniform magnetic field
WO1999014788A1 (en) 1997-09-16 1999-03-25 Applied Materials, Inc. Shield or ring surrounding semiconductor workpiece in plasma chamber
US6074488A (en) 1997-09-16 2000-06-13 Applied Materials, Inc Plasma chamber support having an electrically coupled collar ring
US6039836A (en) 1997-12-19 2000-03-21 Lam Research Corporation Focus rings
KR100258984B1 (ko) * 1997-12-24 2000-08-01 윤종용 건식 식각 장치
US6117349A (en) * 1998-08-28 2000-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Composite shadow ring equipped with a sacrificial inner ring

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312630A (zh) * 2020-03-05 2020-06-19 锐捷光电科技(江苏)有限公司 一种单一密封皮圈对于蚀刻均匀性的改善方法

Also Published As

Publication number Publication date
AU5908600A (en) 2001-01-31
JP2011014943A (ja) 2011-01-20
CN100392791C (zh) 2008-06-04
DE60044958D1 (de) 2010-10-21
TW463235B (en) 2001-11-11
KR20020041340A (ko) 2002-06-01
WO2001001445A1 (en) 2001-01-04
EP1898444A1 (en) 2008-03-12
US6344105B1 (en) 2002-02-05
DE60038175T2 (de) 2009-03-12
EP1198821B1 (en) 2008-02-27
EP1198821A1 (en) 2002-04-24
EP1898444B1 (en) 2010-09-08
DE60038175D1 (de) 2008-04-10
CN1373899A (zh) 2002-10-09
JP4792185B2 (ja) 2011-10-12
JP2003503841A (ja) 2003-01-28
CN101241846B (zh) 2010-08-11
KR100743872B1 (ko) 2007-07-30

Similar Documents

Publication Publication Date Title
CN101241846B (zh) 改善蚀刻率均匀性的技术
EP1446825B1 (en) Apparatus and method for improving etch rate uniformity
US9997381B2 (en) Hybrid edge ring for plasma wafer processing
KR101342319B1 (ko) 플라즈마 에칭 챔버를 위한 통합된 용량성 전원과 유도성 전원
EP1230666B1 (en) Plasma processing systems and method therefor
US6806437B2 (en) Inductively coupled plasma generating apparatus incorporating double-layered coil antenna
US6320320B1 (en) Method and apparatus for producing uniform process rates
EP1042783B1 (en) Focus rings
US6518190B1 (en) Plasma reactor with dry clean apparatus and method
US20110011534A1 (en) Apparatus for adjusting an edge ring potential during substrate processing
KR20100035169A (ko) 기판 프로세싱을 위한 방법 및 장치
EP0747928A1 (en) Electrode designs for controlling uniformity profiles in plasma processing reactors
KR19980032909A (ko) 원뿔형 돔과 유도성으로 연결된 평행판 플라즈마 반응기
KR20130077880A (ko) 플라즈마 가공 설비
KR20090026314A (ko) 기판 프로세싱을 위한 장치 및 방법
US7088047B2 (en) Inductively coupled plasma generator having low aspect ratio
US20040163595A1 (en) Plasma processing apparatus
US20030084999A1 (en) Apparatus and method for mitigating chamber resonances in plasma processing
CN112655076A (zh) 载置台和基片处理装置
KR101002260B1 (ko) 혼합형 플라즈마 반응기
KR101281191B1 (ko) 유도 결합 플라즈마 반응기
CN114975056A (zh) 用于清洁等离子体加工设备的聚焦环的导电构件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20100811