CN101252167A - 具有自我形成间隙的可程序化电阻存储单元 - Google Patents

具有自我形成间隙的可程序化电阻存储单元 Download PDF

Info

Publication number
CN101252167A
CN101252167A CN200710162453.4A CN200710162453A CN101252167A CN 101252167 A CN101252167 A CN 101252167A CN 200710162453 A CN200710162453 A CN 200710162453A CN 101252167 A CN101252167 A CN 101252167A
Authority
CN
China
Prior art keywords
storage medium
electrode
storage device
retractility
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200710162453.4A
Other languages
English (en)
Other versions
CN101252167B (zh
Inventor
龙翔澜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101252167A publication Critical patent/CN101252167A/zh
Application granted granted Critical
Publication of CN101252167B publication Critical patent/CN101252167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种存储装置，包括：一第一电极；一第二电极；一存储材料形成该第一电极与该第二电极间的一电极间电流路径，该存储材料具有一主动区域，可根据热能来改变自身的固态相；一伸缩性材料邻近该存储材料中的该主动区域，该伸缩性材料的特征在于会由于热能而缩小；以及伸缩性材料的一缩小部分形成该存储材料与该伸缩性材料之间的一间隙，该间隙与该主动区域对准。本发明同时公开了一种制造存储装置的方法。利用本发明，能够正确的将空隙置放于主动区域旁。

Description

具有自我形成间隙的可程序化电阻存储单元
技术领域
本发明涉及以相变化为基础的存储材料的可程序化电阻材料及其制造方法，此相变化材料包括以硫化物为基础的材料及其它材料。
背景技术
以相变化为基础的存储材料被广泛地运用于读写光盘片中。这些材料包括有至少两种固态相，即一大部分为非晶态的固态相，以及一大体上为结晶态的固态相。激光脉冲用于读写光盘片中，以在二种固态相中切换，并读取此种材料在相转换之后的光学性质。
如硫化物及类似材料的这类相变化存储材料，可通过施加其幅度适用于集成电路中的电流，而致使晶相转换。一般而言，非晶态的特征是其电阻率高于结晶态，此电阻值可轻易测量得到而用以作为指示。这种特性则引发使用可程序化电阻材料以形成非易失性内存电路等兴趣，此电路可用于随机存取读写。
从非晶态转变至结晶态一般为一低电流步骤。从结晶态转变至非晶态(以下指称为重置(reset))一般为一高电流步骤，其包括一短暂的高电流密度脉冲以融化或破坏结晶结构，其后此相变化材料会快速冷却，抑制相转换的过程，使得至少部份相变化结构得以维持在非晶态。理想状态下，致使相变化材料从结晶态转变至非晶态的重置电流幅度应越低越好。为降低重置所需的重置电流幅度，可通过减低在内存中的相变化材料元件的尺寸、以及减少电极与此相变化材料的接触面积而实现，因此可针对此相变化材料元件施加较小的绝对电流值而实现较高的电流密度。「设置」及「重置」等名词是根据存储单元的情况而选定，在此仅为便于讨论而使用。
在以非常小的尺度制造这些装置、以及为满足生产大型存储装置时所需求的严格制作工艺变量时，则会遭遇到一些问题。与相变化单元小尺度相关的问题之一，由围绕在主动区域的材料的导热性所引起。为了导致相转换，相变化材料中主动区域的温度必须达到相转换的临界值。然而，由流经材料的电流所产生的热能会被所围绕结构传导离开。相变化材料中主动区域的热能被传导开，会减缓电流的加热效应，并势垒相变化的进行。现有技术利用形成热隔离阻挡，将形成的热隔离阻挡围绕在相变化材料周围来解决此问题。形成密封的空隙围绕存储材料是其中一种方法，其公开于美国专利第6,815,704号，标题为”PHASE CHANGE MEMORY DEVICEEMPLOYING THERMALLY INSULATING VOIDS”，由Chen发明。
在相变化材料的周围形成绝热空隙能够提供良好的绝热效果。然而，形成这种空隙的现有制作工艺很困难且不稳定，也无法将空隙正确地置放于相变化存储构件的主动区域中。
因此，目前急需的是，能够得以实施且正确的将空隙置放于主动区域旁的一种制造具有绝热空隙的相变化存储单元的方法。
发明内容
有鉴于此，本发明的一个目的在于提供一种适用于大规模集成电路的相变化随机存取存储器PCRAM装置。在此所述的技术包括具有第一电极、第二电极与定义第一电极与第二电极间的电极间电流路径的存储材料。存储材料具有至少两种可转换的固态相，例如硫化物为基础的材料、或其它相关材料，而其转换是通过对该材料施加电流、或在第一及第二电极间施加电压而实现的。
间隙是形成于存储材料的主动区域与主动区域存储材料附近伸缩性的材料之间。此间隙将存储材料的主动区域与其邻近的伸缩性材料隔热分离。在特定实施例中，伸缩性材料包括多孔介电材料，而间隙的形成是利用将存储材料加热，使得多孔介电材料朝存储材料的反方向收缩，以形成自行与存储材料的加热、主动区域排列的间隙。具有隔热空隙的存储单元的实施例包括「柱状」、「桥状」、及「伞状」存储单元。
在此所述的实施例中，提供一存储单元阵列。此阵列包括多个存储单元、至少有些存储单元在存储材料的主动区域及邻近的介电材料之间具有隔热间隙。在特定实施例中，阵列工作期间所使用的电脉冲(好比重置脉冲)会在存储材料的主动区域产生足够的热能，导致伸缩性介电材料朝存储材料的反方向缩小。
实施例的存储单元可利用现有逻辑电路及存储阵列电路实施，好比CMOS技术。
进一步地，在此所述的一阵列实施例中，电极层与带有热绝缘覆盖层的桥接器阵列上的电路包括多个位线。在此所述的电极层上带有位线的实施例中，电极层中作为存储单元的第一电极的电极构件被共享，使得单一电极构件提供阵列一行中两个存储单元的第一电极。进一步地，在此所述的实施例中，多个位线中的位线，沿着阵列中对应的行而排列，且对应行中的两个邻近存储单元共享一接触结构，以接触该第一电极。
本发明还提供了一种制造存储装置的方法。本方法包括形成第一电极；形成与第一电极电耦接的存储材料；形成接触存储材料的伸缩性介电材料；形成第二电极；以及接着在存储材料的一部分与伸缩性介电材料的一部份之间形成一间隙。
本发明的其它方面及优势可从以下说明书附图、详细描述以及权利要求范围中得知。
附图说明
图1是本发明一实施例中具有热隔离间隙的存储单元的实施例。
图2到图10是一存储阵列的制作工艺顺序的剖面图，其包括带有本发明的一实施例的热隔离间隙的存储单元。
图11A到图11B是存储单元的一部份的剖面图，根据本发明的一实施例显示多孔介电材料的缩小以形成热隔离间隙。
图12是本发明的一实施例中带有热隔离间隙的一伞状类型存储单元的剖面图。
图13是本发明的一实施例中带有热隔离间隙的一桥接器类型存储单元的剖面图。
图14是一实施例中包括相变化存储构件的一存储阵列的示意图。
图15是一实施例中包括一相变化存储阵列的集成电路装置的方块图。
【主要元件符号说明】
10                    存储单元
12                    柱状存储材料
14                    第一电极
16                    第二电极
18                    导电柱体
20                    伸缩性层
22                    介电材料
24                    周围间隙
28                    主动区域
48                    存储材料层
50                    导电材料层
52、52’、54、54’    图案化光刻胶
56、58                柱状存储材料
60、62                柱状导电材料
60a、62a              顶面
64                    伸缩性材料层
66                    介电层
68                    顶面
70                    平面
72                    导电层
74、78                间隙
90’                  存储单元
99                    衬底
110                   存储单元
111、112              介电沟道
113、114              多晶硅字线
115、117              漏极区域
116                   共同源极区域
118                   介电填充层
119                   共同源极线
120、141                  导电栓塞
125、126                  传导接触点
291                       底电极
293                       伸缩性介电材料层
294                       介电材料层
295                       主动区域
296                       存储材料层
298                       导电栓塞
299                       图案化导电层
310                       存储单元
312                       桥接器
314                       第一电极
316                       第二电极
318                       第一介电层
320                       伸缩性部分
321                       伸缩性介电层
322                       间隙
324                       介电层
1400                      存储阵列
1401                      共同源极线
1404、1406                字线
1408、1410                位线
1412                      Y译码器以及字线驱动器
1414                      X译码器以及一组感应放大器
1416、1418、1420、1422    存取晶体管
1424、1428、1429、1430    电极构件
1426、1432                存储单元
1500                      集成电路
1502                      存储阵列
1504                      列译码器
1506  字线
1508  行译码器
1510  位线
1512  总线
1514  感应放大器以及数据读入线路
1516  数据总线
1518  数据输入线路
1519  其它电路
1520  数据输出线路
1522  偏压安排状态机器
1524  偏压安排供给电压
具体实施方式
请参照图1至图15，图1至图15为相变化存储单元、该存储单元的阵列以及制造该存储单元的方法的详细描述。
图1示出了一存储单元10的基本结构，此结构包括位于第一电极14上方的一柱状存储材料12、包括导电柱体18的第二电极16、围绕存储材料12的伸缩性层20，此伸缩性层20较佳地为介电材料或其它比可程序化电阻材料在高电阻状态的电阻率更高的材料、介电材料22(也称为介电填充材料)、以及形成于伸缩性层柱状存储材料12旁的周围间隙24。此间隙为伸缩性层20中的空隙，其是自我形成，且自我对准。
在特定实施例中，存储材料为可程序化电阻材料，其形成电极间电流路径，并从第一电阻改变为第二电阻，以响应一程序信号或重置信号(例如以硫化物为基础的相变化存储材料)，存储材料置于第一与第二电极之间，且可被程序化和重置上千次以上。导电柱体18为氮化钛或其它适合的材料，这些适合的材料是选自与可程序化电阻材料及基本接点兼容的材料，例如氮化钽、氮化铝钛、氮化铝钽、或选自包括钛、钨、钼、铝、钽、铜、铂、铱、镧、镍及钌及其合金的一群组的材料，此材料传导第二电极16(一般为图样化的金属层)与柱状存储材料12间的电性，且提供存储材料与第二电极(通常包括金属层，例如铜层或铝层)间的扩散势垒。
柱状存储材料12包括主动区域28，主动区域28中电阻率的改变是为了响应程序化及重置程序期间所产生的热能。举例而言，主动区域28可利用硫化物为基础的相变化存储材料设置(或程序化)为一较低电阻的结晶态，或是重置为一较高电阻的非晶态。可程序化电阻存储材料将其电阻状态维持在程序化及重置信号间(即非易失)，存储材料10的状态是利用读取于第一电极14与第二电极16间的电阻率来决定的，如熟此技艺者皆知。
在程序化及重置期间，热能的产生是集中在主动区域。伸缩性层20在主动区域28旁的区域收缩，以响应主动区域28中所产生的热能，以形成自我对准的周围间隙24，并因此而围绕于主动区域28。电流会穿过存储单元，以加热主动区域足以导致伸缩性层朝存储单元的反方向缩小，形成间隙24。用以加热伸缩性层的电子信号可在制作工艺期间施加，且包括例如与重置信号相同或更多的功率。举例而言，用以在伸缩性层20中产生周围间隙24的电子信号可比重置信号的时间来的久，电流来的高，但由于间隙所提供的热隔离，使得随后重置信号仅需要较少的能量。
间隙24以自我对准的方式形成在主动区域旁，并因此提供主动区域与伸缩性层(即邻近介电材料)间的热隔离。换句话说，在存储单元10的程序化或重置操作期间，间隙24会防止热能流出主动区域28。这降低了改变存储单元10的电阻状态(即程序化或重置)所需的能量。
在特定实施例中，伸缩性层20为多孔介电材料层。电流通过存储单元会加热柱状存储材料12，尤其是主动区域28，因而也会加热多孔介电材料并导致其缩小。当主动区域28旁的多孔介电材料缩小时，会被拉离柱状存储材料12，形成限制程序化或重置期间所产生的热能到主动区域28的间隙24。
在某些实施例中，多孔介电材料的导热性比介电材料22来的低。这进一步地降低了在程序化或重置操作期间主动区域28的导热性(即进一步限制主动区域28的热能)，因此更为理想。由于多孔介电材料的介电常数较低，半导体制作工艺技术中使用的许多多孔介电材料，其包括沉积材料与旋转涂布材料。多孔介电材料可包括硅、氧、氮、碳、氟、或氢等。许多低介电常数材料适合做为伸缩性介电材料22，其中低介电常数材料的电容性比氧化硅来的低，并包括氟氧化硅、倍半氧硅烷(silsesquioxane)、聚环烯醚(polyarylene ether)、对二甲苯聚体(parylene)、氟聚合物、氟化非晶碳、类钻石碳、多孔性氧化硅、介多孔(mesoporous)氧化硅、多孔性倍半氧硅烷、多孔性聚亚酰胺及多孔性环烯醚。单层或多层结构都可以提供热绝缘及电绝缘效果。
基于多孔介电材料在温度升高时具有缩小的倾向，多孔介电材料在半导体元件中的应用受到许多限制。许多多孔介电材料的应用仅限制在不会暴露于升高的处理温度的情况(或层次)。然而，在存储单元10中，多孔介电层的伸缩性性是一个理想的特征。
存取电路可以以许多设定型态实施来接触第一电极14与第二电极16，以提供控制存储单元10的作业，使得存储单元10可以被程序化将主动区域28设定为存储材料转两种可逆转换地固态相中的一种。举例而言，存储单元可利用硫化物为基础的相变化存储材料设定为较高电阻状态，其中电流路径中柱状的至少一部分是处于非晶态相，而电流路径中柱状大部分较低的电阻状态为结晶态相。
柱状存储材料12的主动区域28是存储材料被诱发在至少两种固态相的间作改变的区域。在所示实施例中，主动区域28位于以自我对准的方式形成于伸缩性层20中的间隙24旁。本领域技术人员可得知，在所示图中，主动区域可以是非常小的区域，以降低诱导相变化所需的电流强度。自我形成的间隙会自动与主动区域对准。
存储单元的实施例包括以相变化为基础的存储材料，该存储材料包括以硫化物为基础的材料与其它材料，例如硫元素与下列四元素的任一者：氧(O)、硫(S)、硒(Se)、以及碲(Te)，形成元素周期表上第VI族的部分。硫化物为具有较多正电元素或根基的化合物，硫化合物合金为将硫化合物与其它材料如过渡金属等结合。一硫化合物合金通常包括一个以上选自元素周期表第六栏的元素，例如锗(Ge)以及锡(Sn)。通常，硫化合物合金包括下列元素中一个以上的复合物：锑(Sb)、镓(Ga)、铟(In)、以及银(Ag)。许多以相变化为基础的存储材料已经被描述于技术文件中，包括下列合金：镓/锑、铟/锑、铟/硒、锑/碲、锗/锑、锗/碲、锗/锑/碲、铟/锑/碲、镓/硒/碲、锡/锑/碲、铟/锑/锗、银/铟/锑/碲、锗/锡/锑/碲、锗/锑/硒/碲、以及碲/锗/锑/硫。在锗/锑/碲合金家族中，可以尝试大范围的合金成分。此成分可以下列特征式表示：TeaGebSb 100-(a+b)。
一位研究员描述了最有用的合金为，在沉积材料中所包含的平均碲浓度远低于70％，典型地低于60％，并在一般型态合金中的碲含量范围从最低23％至最高58％，且最佳是位于48％至58％的碲含量。锗的浓度是高于约5％，且锗的浓度在材料中的平均范围从最低8％至最高30％，一般低于50％。最佳地，锗的浓度范围位于8％至40％。在此成分中所剩下的主要成分则为锑。(Ovshinky‘112专利，栏10～11)由另一研究者所评估的特殊合金包括Ge2Sb2Te5、GeSb2Te4、以及GeSb4Te7。(NoboruYamada，”Potential of Ge-Sb-Te Phase-change Optical Disks forHigh-Data-Rate Recording”，SPIE v.3109，pp.28-37(1997))更一般地，过渡金属如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)、以及上述的混合物或合金，可与锗/锑/碲结合以形成一相变化合金，该相变化合金包括有可程序化的电阻性质。可使用的存储材料的特殊范例，例如Ovshinsky‘112专利中栏11-13所述，该范例在此列入以供参考。在此，适用于一PCRAM的材料为Ge2Sb2Te5，其通常被称为GST。
相变化合金能在此单元主动信道区域内依其位置顺序，在材料为一般非晶状态的第一结构状态与为一般结晶固体状态的第二结构状态之间切换。这些合金至少为双稳定态。此词汇「非晶」是用以指称一相对较无次序的结构，其较之一单晶更无次序性，而带有可检测的特征如较之结晶态具有更高的电阻值。此词汇「结晶态」是用以指称一相对较有次序的结构，其较之非晶态更有次序，因此包括有可检测的特征例如比非晶态具有更低的电阻值。典型地，相变化材料可电切换至完全结晶态与完全非晶态之间所有可检测的不同状态。其它受到非晶态与结晶态的改变而影响的材料特性包括，原子次序、自由电子密度、以及活化能。此材料可切换成为不同的固态、或可切换成为由两种以上固态所形成的混合物，提供从非晶态至结晶态之间的灰阶部分。此材料中的电性质也可能随之改变。
相变化合金可通过施加一电脉冲而从一种相态切换至另一相态。先前观察指出，一较短、较大幅度的脉冲倾向于将相变化材料的相态改变成大体为非晶态。一较长、较低幅度的脉冲倾向于将相变化材料的相态改变成大体为结晶态。在较短、较大幅度脉冲中的能量够大，因此足以破坏结晶结构的键能，同时够短因此可以防止原子再次排列成结晶态。在适当实验的情形下，可决定特别适用于一特定相变化合金的适当脉冲量变曲线。在本文的后续部分，此相变化材料是以GST代称，同时我们也需要了解，也可使用其它类型的相转换材料。在本文中所描述的一种适用于PCRAM中的材料，为Ge2Sb2Te5。
可用于本发明其它实施例中的其它可程序化的存储材料包括，掺杂N2的GST、GexSby、或其它以不同结晶态转换来决定电阻的物质；PrxCayMnO3、PrSrMnO、ZrOx、TiOx、NiOx、WOx、经掺杂的SrTiO3或其它利用电脉冲以改变电阻状态的材料；或其它使用一电脉冲以改变电阻状态的物质；TCNQ(7，7，8，8-tetracyanoquinodimethane)、PCBM(methanofullerene 6，6-phenyl C61-butyric acid methyl ester)、TCNQ-PCBM、Cu-TCNQ、Ag-TCNQ、C60-TCNQ、以其它物质掺杂的TCNQ、或任何其它聚合物材料其包括有以一电脉冲而控制的双稳定或多稳定电阻态。
图2到图10显示一实施例中制造存储单元的示范制作工艺的剖面图。图2显示实施一般CMOS制作工艺技术后，制作工艺的第一阶段，其中包括存取电路的衬底99已经完成。存取电路形成于半导体衬底110上。在此范例中，好比浅沟道隔离(STI)介电沟道111及112的分隔结构，将各对存储单元存取晶体管阵列分隔开来。存取晶体管是由衬底110中的共同源极区域116以及衬底110中的漏极区域115和117所形成的。多晶硅字线113和114形成存取晶体管的栅极。介电填充层118形成于多晶硅字线113、114之上。接触栓塞结构141和120接触各存取晶体管漏极115和117。共同源极线119沿着阵列中的一列接触源极区。包括多个存储单元的存取电路的衬底99具有一接触面100，其带有传导接触点125、126的阵列，位于接触栓塞121、141的顶接触面上，而接触栓塞121、141与存取电路连接。存取电路的其它组态也适用于本发明，包括利用二极管代替晶体管的组态。
图3是显示图2中的晶圆下一步骤的剖面图，其带有一存储材料层48(好比GST层)以及一导电材料层50(好比TiN层)。其它存储材料或导电材料也可以替代使用。形成硫化物材料利用物理气相沉积(PVD)溅射或磁控(Magnetron)溅射方式，其反应气体为氩气、氮气、及/或氦气、压力为1mTorr至100mTorr。此沉积步骤一般在室温下进行。一长宽比为1～5的准直器(collimater)可用以改良其填入表现。为了改善其填入表现，也可使用数十至数百伏特的直流偏压。另一方面，同时合并使用直流偏压以及准直器也是可行的。
有时需要在真空中或氮气环境中进行一沉积后退火处理，以改良硫化物材料的结晶态。此退火处理的温度典型地位于100℃至400℃，而退火时间则少于30分钟。
导电材料作为存储材料与一随后电极层间的扩散阻挡(参照图9，参考标记72)，并电性耦接存储材料到电极层。
图4为图3所显示的晶圆下一步骤的剖面图，其具有图案化光刻胶52、54位于导电材料层50之上。图案化光刻胶52、54根据任何一种现有技术制造图案，以提供随后蚀刻制作工艺的一掩膜。图案化光刻胶52、54大致上位于导电栓塞120、141之上，并会用以形成存储单元。存储单元通常是越小越好，以提供较高的封装密度，也可将存储单元中的可程序化存储材料的体积最小化，因此减少改变主动区域中电阻状态所需的能量。
图5为图4所显示的晶圆选择性修剪光刻胶图案后的剖面图。修剪是将图案化光刻胶的大小减少为比最小的光刻特征尺寸还小。举例而言，若图4所显示的图案化光刻胶52、54是使用特定光刻技术所能制造的最小的图案化光刻胶，则图5中修剪后的图案化光刻胶52′、54’会比较小(即「次光刻」)。修剪提供比从单纯光刻制作工艺所能获得还小的特征尺寸。光刻胶修剪是利用例如氧离子以等向蚀刻光刻胶，来修减其宽度及厚度。在另一方面，硬式掩膜层(好比SiNx或SiO2等可利用光刻技术定义图案的低温沉积层)在利用等向性湿式蚀刻修剪，例如蚀刻二氧化硅的稀释氢氟酸、或蚀刻氮化硅的热磷酸、或等向氟或氢溴酸为基础的反应离子蚀刻蚀刻。
图6为图5所显示的晶圆移除导电阻挡层及存储材料层的一部份，以形成柱状导电材料60、62以及柱状存储材料56、58在导电栓塞120、141后的剖面图。修剪后的图案化光刻胶52’、54’形成比最小光刻特征尺寸还小的柱状。
图7为图6所显示的晶圆，在移除光刻胶52′、54’，并沉积一层伸缩性材料64在柱状导电材料60、62以及柱状存储材料56、58之上，与一层介电材料66(「介电填充层」)形成于伸缩性材料64上的后的剖面图。在一实施例中，伸缩性材料为多孔介电材料，加热后即会缩小。在柱状存储材料56、58做区域化的加热，会导致伸缩性材料密度化并朝向远离柱状存储材料的方向缩小，形成一间隙如上述。介电填充层包括二氧化硅、聚亚酰胺、氮化硅或其它介电填充材料。在一特定实施例中，介电填充材料层为二氧化硅或氮化硅，其密度比多孔介电材料层64大。
图8为图7所显示的晶圆在平坦化介电层66以露出出柱状导电材料60、62的顶面60a、62a以及伸缩性材料层64的顶面68后的剖面图。化学机械研磨(CMP)技术是用于一特定实施例。介电层66提供存储单元结构的机械支持并提供一平面供随后的制作工艺。伸缩性材料层的露出面68为一相对较窄，且主要与介电层66的平面70以及导电材料的平面60a、62a平行。
图9是所显示的晶圆带有导电层72形成于介电填充层上的剖面图。在一特定实施例中，导电层72为一「第一金属」位线层。导电层72透过导电柱体60、62以及柱体存储材料56、58，耦接导电栓塞120、141。导电栓塞120形成存储单元的一第一电极(比较图1，参考标记14)，而传导层形成存储单元的第二电极(比较1图，参考标记16)。其它导电栓塞材料也可代替使用，包括用于导电栓塞及存储材料间扩散阻挡(未图示)的材料。
存储单元是利用电流通过柱状存储材料56而进行程序化，其加热一主动区域(参照图1，参考标记28)，以将存储材料的至少一部分的电阻状态从相对较低的电阻状态改变为相对较高的电阻状态，反之亦然。
图10为所示的晶圆形成间隙74、78于伸缩性材料层64后的剖面图(参照第一图，参考标记24、26)。间隙是基于伸缩性材料的缩小而形成，并随着电流通过导电栓塞120、141与导电层72之间(其加热存储材料)，朝柱状存储材料56、58的反方向拉开。利用施加间隙形成的电流到存储单元(例如在一或多个设置-重置周期或足以形成间隙的一较高电流加热脉冲)，以在测试芯片期间的一个代表制作工艺中形成间隙。在施加形成间隙的电流后，即进行一般装置测试。
图2至图10中晶圆的部分仅显示两个存储单元。典型地，根据本发明的一实施例，带有一存储器阵列的集成电路将会有更多的存储单元，通常数千或数百万个。
图11A是存储单元90的一部份的剖面图，其显示形成一间隙前存储材料56及相对较密集的介电填充材料66之间的伸缩性材料64。在此范例中，伸缩性材料为一多孔介电材料，如上述。图11B为存储单元90’选择性形成一间隙80的剖面图。伸缩性材料64’已被存储材料56的主动区域所产生的热能密集化，从存储材料的主动区域收缩以形成间隙80，该存储材料比介电填充材料还热。多孔介电材料在存储材料旁较为理想，因为即使密集化后多孔介电材料比类似地非多孔介电材料有较低的热传导性及较低的热容量。密集化的多孔绝缘材料更可以容纳在设置及重置操作期间存储材料56所产生的热能。间隙80破坏存储材料56与介电填充材料之间的热路径，将存储单元设置与重置操作期间所产生的热能，限制在存储材料的理想区域。
图12为一代表性的「伞状」类型存储单元110，其包括在此所述的技术的自我对准间隙。图12的存储单元110包括一底电极291，成一柱状穿过介电材料层294。存储材料层296沉积接触底电极291的顶面。电极291顶面的小区域建立一主动区域295于存储材料层296。伸缩性介电材料层293沉积在存储材料层296上，覆盖主动区域295的一个区域上。介电填充层覆盖伸缩性介电材料层293及存储材料层296。存储材料层296耦接穿过导电栓塞298以及穿过介电填充层和包括位线的图案化传导层299。间隙297利用如上述方式的一间隙形成电流通过底电极291，并建立于可伸缩的介电材料293。
图13为本发明的一实施例中一存储单元310的剖面图。存储单元的类型一般称为一「桥接器」类型可程序化电阻存储单元。实施窄型桥接器存储材料的技术被公开于美国专利申请案号11/155,067，标题为「THINFILM FUSE PHASE CHANGE FRAM AND MANUFACTURINGMETHOD」，申请日为2005年6月17日，包含在此供参考，此技术已发展到像此文件所述的合成桥接器结构，以在桥接器中形成非常窄的主动材料层。
存储材料的桥接器312(例如GST)电性耦接第一电极314与第二电极316，由介电栅分离开，其包括一第一介电层318与一平面化的介电层324，其中已经形成有第一电极314、介电栅以及第二电极316。第二可收缩介电层321形成于桥接器312之上。介电填补层325形成于桥接器312之上。间隙322形成于栅体的伸缩性部分320以及在伸缩性介电层321，以形成围绕存储材料的主动区域的间隙。在桥接器312比主动区域的大小窄且材料层321围绕桥接器的边缘的实施例中，所形成的间隙延伸于桥接器312的所有四个边。
在某些实施例中(例如图1的存储单元)，在存储材料形成于衬底后，会形成伸缩性介电材料。在另一实施例中，伸缩性介电材料是在存储材料形成于衬底前形成于衬底上。然而，在每个顺序中，存储材料的一部份(例如主动区域)会在伸缩性介电材料的一部份旁，且一或多个间隙是透过伸缩性介电材料的收缩，形成于存储材料与伸缩性介电材料之间。在一特定实施例中，间隙是在存储材料被加热时且热能将存储材料旁的可收缩存储材料收缩时形成的。在一更具体的实施例中，主动区域是以重置脉冲加热，且在重置期间所加热的热能会导致伸缩性介电材料收缩。在进一步的实施例中，连续的重置脉冲会增加存储材料与伸缩性介电材料之间的所形成的间隙。
图14示出了一存储阵列1400的示意图，其可参考图1、图12与图13所述的存储单元或实施例的其它存储单元实施。在图14的说明中，共同源极线1401、字线1404、与字线1406、大致上平行于Y轴。位线1408与1410大致上平行于X轴。因此，在方块1412中的Y译码器以及字线驱动器，耦接至字线1404、1406。在方块1414中的X译码器以及一组感应放大器，则耦接至位线1408、1410。共同源极线1401耦接至存取晶体管1416、1418、1420、1422的源极终端。存取晶体管1418的栅极耦接至字线1406。存取晶体管1420的栅极耦接至字线1404。存取晶体管1422的栅极耦接至字线1406。存取晶体管1416的栅极耦接至字线1404。存取晶体管1416的漏极耦接至存储单元1426的电极构件1424，再接着耦接电极构件1428。相似地，存取晶体管1418的漏极耦接至存储单元1432的电极构件1430，再接着耦接电极构件1429。存储单元1426、1432在存储单元中的存储材料旁选择性形成间隙，以将存储材料的主动区域的热能与邻近的介电材料分隔。
电极构件1428耦接至存储单元1426以及位线1408。电极构件1429耦接至存储单元1432以及位线1408。存取晶体管1420、1422也在位线1410上耦接至相对应的存储单元。图中可见，共同源极线1401是由二列存储单元所共享，其中的列沿着Y轴而排列。相似地，位线1408耦接至阵列中的一行存储单元，而在阵列中的行则是沿着X轴排列。
图15为根据本发明一实施例的集成电路1500的简化方块图。集成电路1500包括一存储阵列1502，其利用自我对准间隙，相变化存储单元而建立在一半导体衬底上。一列译码器1504耦接至多条字线1506，并沿着存储阵列1502中的各列而排列。一行译码器1508耦接至多条位线1510，这些位线沿着存储阵列1502中的各行而排列，并用以从存储阵列1502中的存储单元读取并程序化数据。地址是从总线1512提供至行译码器1508以及列译码器1504。在方块1514的中的感应放大器以及数据读入(data-in)线路，是经由数据总线1516而耦接至行译码器1508。数据是从集成电路1500上的输入/输出端、或从集成电路1500的其它内部或外部数据来源，经由数据输入线路1518而提供至方块1514的数据输入结构。在所述实施例中，此集成电路包括其它电路1519，例如泛用目的处理器或特定目的应用电路、或以薄膜相转换存储单元阵列所支持而可提供系统单芯片功能的整合模块。数据从方块1514中的感应放大器经由数据输出线路1520，而传送至集成电路1500的输入/输出端，或传送至集成电路1500内部或外部的其它数据目的。
在本实施例中使用偏压安排状态机器1522的一控制器，是控制偏压安排供给电压1524的应用，例如读取、程序化、擦除、擦除确认与程序化确认电压等。此控制器可使用现有的特定目的逻辑电路。在替代实施例中，此控制器包括一泛用目的处理器，其可应用于同一集成电路中，此集成电路执行一计算机程序而控制此元件的操作。在又一实施例中，此控制器使用了特定目的逻辑电路以及一泛用目的处理器的组合。
在此所述的一实施例的优点包括形成于存储材料与介电材料间的间隙，以破坏存储材料设置或重置工作期间，从存储材料到介电材料的热流。这进一步将热能限制在存储材料的主动区域内，进而进善了可靠度以及减少设置/重置的功率阶级。
本发明已参考相变化材料进行了描述。然而，本发明也可使用其它存储材料，通常也称为可程序化材料。如此应用所述，存储材料为带有电性属性(例如电阻)的材料，其属性可根据能量的应用而改变；此改变可为步骤的改变或持续改变或其结合者。可用于本发明其它实施例中的其它可程序化的存储材料包括，掺杂N2的GST、GexSby、或其它以不同结晶态转换来决定电阻的物质；PrxCayMnO3、PrSrMnO、ZrOx或其它利用电脉冲以改变电阻状态的材料；或其它使用一电脉冲以改变电阻状态的物质；TCNQ、PCBM、TCNQ-PCBM、Cu-TCNQ、Ag-TCNQ、C60-TCNQ、以其它物质掺杂的TCNQ、或任何其它聚合物材料包括有以一电脉冲而控制的双稳定或多稳定电阻态。可程序化电阻存储材料的其它范例包括GeSbTe、GeSb、NiO、Nb-SrTiO3、Ag-GeTe、PrCaMnO、ZnO、Nb2O5、Cr-SrTiO3。
虽然本发明以参照上述较佳实施例与范例进行了详细的描述，但所应理解的是，上述范例仅供说明之用并非用于限制本发明。对于本领域技术人员而言，对上述范例所作的任何作润饰及修改，而此等润饰及修改又在本发明的精神及原则之内，均应包含在本发明的保护范围之内。

Claims (16)

1、一种存储装置，包括：
一第一电极；
一第二电极；
一存储材料形成该第一电极与该第二电极间的一电极间电流路径，该存储材料具有一主动区域，可根据热能来改变自身的固态相；
一伸缩性材料邻近该存储材料中的该主动区域，该伸缩性材料的特征在于会由于热能而缩小；以及
伸缩性材料的一缩小部分形成该存储材料与该伸缩性材料之间的一间隙，该间隙与该主动区域对准。
2、根据权利要求1所述的存储装置，其特征在于，该存储装置包括：
一衬底；
该第一电极位于该衬底之上，该第一电极包括由一介电填充层所围绕的一导电栓塞阵列；
一柱状存储材料阵列，由该存储材料形成于该导电栓塞阵列之上；
一柱状导电材料阵列，形成于该柱状存储材料阵列之上；
一介电填充材料，形成于该伸缩性材料上，并被平面化以露出该柱状导电材料阵列；以及
该第二电极，形成于该介电填充材料与该柱状导电材料阵列之上。
3、根据权利要求1或2所述的存储装置，其特征在于，该伸缩性材料包括多孔介电材料。
4、根据权利要求1所述的存储装置，其特征在于，该存储材料在该第一电极与该第二电极之间形成一柱状存储材料，且该间隙在该柱状存储材料的周围。
5、根据权利要求1所述的存储装置，其特征在于，该存储材料形成存储材料的一桥接器位于该第一电极与该第二电极之间。
6、根据权利要求1所述的存储装置，其特征在于，该存储材料形成存储材料的一盖体位于该第一电极与该第二电极之间。
7、根据权利要求1或2所述的存储装置，其特征在于，该存储材料可选择性可逆地在一第一状态与一第二状态之间进行程序化，该第二状态比该第一状态的电阻值高。
8、根据权利要求7所述的存储装置，其特征在于，该第一状态包括一结晶态的主动区域，且该第二状态包括一非晶态的主动区域。
9、根据权利要求1或2所述的存储装置，其特征在于，该存储材料包括一硫化物。
10、根据权利要求1或2所述的存储装置，其特征在于，该存储材料包括一合金，该合金为锗、锑及碲的结合。
11、根据权利要求1或2所述的存储装置，其特征在于，该存储材料包括一合金，该合金为锗、锑、碲、硒、铟、钛、镓、铋、锡、铜、钯、铅、银、硫和金中二个或多个材料的结合。
12、根据权利要求1所述的存储装置，其特征在于，该存储装置更包括一介电填充层，该伸缩性层沉积于该存储材料与该介电填充层之间。
13、根据权利要求1或2所述的存储装置，其特征在于，该第二电极为一金属位线。
14、根据权利要求2或4所述的存储装置，其特征在于，该柱状存储材料具有比形成该装置所使用的光刻制作工艺的最小光刻特征尺寸还小的直径。
15、一种制造存储装置的方法，其特征在于，该方法包括：
形成一第一电极；
形成存储材料电性耦接该第一电极；
形成伸缩性材料接触该存储材料，该伸缩性材料的特征在于会由于热能而缩小；
形成一第二电极；以及
施加电流以诱导热能至该存储材料的一主动区域，以及通过利用诱导该伸缩性材料的缩小，在该存储材料的该主动区域与一部分的该伸缩性材料之间形成一间隙。
16、根据权利要求15所述的方法，其特征在于，该电流为在一存储阵列中的一存储单元的一重置脉冲。
CN200710162453.4A 2007-02-21 2007-10-15 具有自我形成间隙的可程序化电阻存储单元 Active CN101252167B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/677,392 2007-02-21
US11/677,392 US7619237B2 (en) 2007-02-21 2007-02-21 Programmable resistive memory cell with self-forming gap

Publications (2)

Publication Number Publication Date
CN101252167A true CN101252167A (zh) 2008-08-27
CN101252167B CN101252167B (zh) 2010-11-03

Family

ID=39705851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710162453.4A Active CN101252167B (zh) 2007-02-21 2007-10-15 具有自我形成间隙的可程序化电阻存储单元

Country Status (3)

Country Link
US (2) US7619237B2 (zh)
CN (1) CN101252167B (zh)
TW (1) TWI339891B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872778B (zh) * 2009-04-27 2012-05-02 旺宏电子股份有限公司 集成电路3d相变存储器阵列及制造方法
CN103094474A (zh) * 2011-11-08 2013-05-08 上海华虹Nec电子有限公司 一种氧化钨通孔的制作方法
CN106226345A (zh) * 2016-06-21 2016-12-14 中国计量科学研究院 一种准绝热的微型镓相变固定点装置和测量方法
CN111199976A (zh) * 2020-01-08 2020-05-26 长江存储科技有限责任公司 3d存储器件及其制造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764343B1 (ko) * 2006-09-22 2007-10-08 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
US8373148B2 (en) * 2007-04-26 2013-02-12 Spansion Llc Memory device with improved performance
TWI333273B (en) * 2007-05-02 2010-11-11 Powerchip Technology Corp Methods for reducing a contact area between heating electrode and phase-change material layer, phase-change memory devices and methods for fabricating the same
US7593254B2 (en) 2007-05-25 2009-09-22 Micron Technology, Inc. Variable resistance memory device with an interfacial adhesion heating layer, systems using the same and methods of forming the same
US8076664B2 (en) * 2007-12-20 2011-12-13 Intel Corporation Phase change memory with layered insulator
KR100933868B1 (ko) * 2008-03-10 2009-12-24 주식회사 하이닉스반도체 마스크 패턴 형성 방법
US8031518B2 (en) 2009-06-08 2011-10-04 Micron Technology, Inc. Methods, structures, and devices for reducing operational energy in phase change memory
US8138056B2 (en) * 2009-07-03 2012-03-20 International Business Machines Corporation Thermally insulated phase change material memory cells with pillar structure
US8530880B2 (en) * 2009-07-27 2013-09-10 Hewlett-Packard Development Company, L.P. Reconfigurable multilayer circuit
US8012790B2 (en) * 2009-08-28 2011-09-06 International Business Machines Corporation Chemical mechanical polishing stop layer for fully amorphous phase change memory pore cell
US8283650B2 (en) * 2009-08-28 2012-10-09 International Business Machines Corporation Flat lower bottom electrode for phase change memory cell
US8283202B2 (en) 2009-08-28 2012-10-09 International Business Machines Corporation Single mask adder phase change memory element
US8129268B2 (en) 2009-11-16 2012-03-06 International Business Machines Corporation Self-aligned lower bottom electrode
US7943420B1 (en) * 2009-11-25 2011-05-17 International Business Machines Corporation Single mask adder phase change memory element
US8847186B2 (en) * 2009-12-31 2014-09-30 Micron Technology, Inc. Self-selecting PCM device not requiring a dedicated selector transistor
KR101724084B1 (ko) * 2011-03-03 2017-04-07 삼성전자 주식회사 반도체 소자의 제조방법
US8395137B2 (en) * 2011-03-08 2013-03-12 Micron Technology, Inc. Memory cell constructions
KR20140053325A (ko) * 2011-09-14 2014-05-07 인텔 코오퍼레이션 저항 변화 메모리 소자용 전극
US8519482B2 (en) * 2011-09-28 2013-08-27 Globalfoundries Singapore Pte. Ltd. Reliable contacts
KR20150011793A (ko) * 2012-04-25 2015-02-02 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 비선형 멤리스터
US9256126B2 (en) 2012-11-14 2016-02-09 Irresistible Materials Ltd Methanofullerenes
US10498274B2 (en) 2016-11-10 2019-12-03 Hamilton Sundstrand Corporation High voltage direct current system for a vehicle
US11043880B2 (en) 2016-11-10 2021-06-22 Hamilton Sunstrand Corporation Electric power generating system with a synchronous generator
US10573808B1 (en) 2018-08-21 2020-02-25 International Business Machines Corporation Phase change memory with a dielectric bi-layer
US10833267B2 (en) 2018-10-26 2020-11-10 International Business Machines Corporation Structure and method to form phase change memory cell with self- align top electrode contact
US10741756B1 (en) 2019-05-29 2020-08-11 International Business Machines Corporation Phase change memory with a patterning scheme for tantalum nitride and silicon nitride layers
KR20220014144A (ko) 2020-07-28 2022-02-04 삼성전자주식회사 저항성 메모리 소자
US11825649B2 (en) * 2021-09-01 2023-11-21 Nanya Technology Corporation Semiconductor device with programmable unit and method for fabricating the same

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4719594A (en) 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
US5166096A (en) 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
US5785828A (en) 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US5869843A (en) 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5985698A (en) 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6177317B1 (en) 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6420216B1 (en) 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6271090B1 (en) 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6514788B2 (en) 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6673700B2 (en) 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6511867B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6800563B2 (en) 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6545903B1 (en) 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6512241B1 (en) 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6864503B2 (en) * 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
JP4133141B2 (ja) 2002-09-10 2008-08-13 株式会社エンプラス 電気部品用ソケット
KR20050053750A (ko) * 2002-10-11 2005-06-08 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 상변환 물질을 포함하는 전기 장치
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
JP4928045B2 (ja) 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US6867425B2 (en) 2002-12-13 2005-03-15 Intel Corporation Lateral phase change memory and method therefor
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US6815266B2 (en) 2002-12-30 2004-11-09 Bae Systems Information And Electronic Systems Integration, Inc. Method for manufacturing sidewall contacts for a chalcogenide memory device
KR100486306B1 (ko) 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US7067865B2 (en) 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US6927410B2 (en) 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US7485891B2 (en) 2003-11-20 2009-02-03 International Business Machines Corporation Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
US6937507B2 (en) 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
US7265050B2 (en) 2003-12-12 2007-09-04 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers
KR100564608B1 (ko) 2004-01-29 2006-03-28 삼성전자주식회사 상변화 메모리 소자
US6936840B2 (en) 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
KR100598100B1 (ko) * 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법
US7214958B2 (en) * 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US20070045606A1 (en) 2005-08-30 2007-03-01 Michele Magistretti Shaping a phase change layer in a phase change memory cell
US7829876B2 (en) * 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7449710B2 (en) * 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872778B (zh) * 2009-04-27 2012-05-02 旺宏电子股份有限公司 集成电路3d相变存储器阵列及制造方法
CN103094474A (zh) * 2011-11-08 2013-05-08 上海华虹Nec电子有限公司 一种氧化钨通孔的制作方法
CN106226345A (zh) * 2016-06-21 2016-12-14 中国计量科学研究院 一种准绝热的微型镓相变固定点装置和测量方法
CN111199976A (zh) * 2020-01-08 2020-05-26 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111199976B (zh) * 2020-01-08 2023-10-17 长江存储科技有限责任公司 3d存储器件及其制造方法

Also Published As

Publication number Publication date
US7879692B2 (en) 2011-02-01
TW200837931A (en) 2008-09-16
US20080197333A1 (en) 2008-08-21
US20100029062A1 (en) 2010-02-04
CN101252167B (zh) 2010-11-03
US7619237B2 (en) 2009-11-17
TWI339891B (en) 2011-04-01

Similar Documents

Publication Publication Date Title
CN101252167B (zh) 具有自我形成间隙的可程序化电阻存储单元
CN101872838B (zh) 具有埋入相变化区域的存储单元及其制造方法
CN100563040C (zh) 相变化存储单元及其制造方法
CN100573952C (zh) 使用单一接触结构的桥路电阻随机存取存储元件及方法
CN102522374B (zh) 一种具有柱状底电极相变化存储装置及其制造方法
CN101197317B (zh) 具有热障的相变化存储单元及其制造方法
CN100544016C (zh) 具有绝热衬垫的薄膜保险丝相变化单元及其制造方法
CN100555699C (zh) 双稳态电阻随机存取存储器的结构与方法
US7932506B2 (en) Fully self-aligned pore-type memory cell having diode access device
US7978509B2 (en) Phase change memory with dual word lines and source lines and method of operating same
CN101419940B (zh) 制造存储单元组合的方法与存储单元组合
CN101237026B (zh) 一种存储装置及其制造方法
US20100144128A1 (en) Phase Change Memory Cell and Manufacturing Method
CN101013736A (zh) 管型相变存储器
US20090242880A1 (en) Thermally stabilized electrode structure
CN101783390A (zh) 具有改善结构稳定性的存储单元及其制造方法
US7897954B2 (en) Dielectric-sandwiched pillar memory device
CN100583483C (zh) 相变化存储单元及其制造方法
CN100573899C (zh) 自我对准的嵌入式相变存储器及其制造方法
CN100502084C (zh) 具有热绝缘层的薄膜相变化单元及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant