CN101308801A - 叠层基板的裁切方法、半导体器件及其制法、发光装置 - Google Patents

叠层基板的裁切方法、半导体器件及其制法、发光装置 Download PDF

Info

Publication number
CN101308801A
CN101308801A CNA2008100995175A CN200810099517A CN101308801A CN 101308801 A CN101308801 A CN 101308801A CN A2008100995175 A CNA2008100995175 A CN A2008100995175A CN 200810099517 A CN200810099517 A CN 200810099517A CN 101308801 A CN101308801 A CN 101308801A
Authority
CN
China
Prior art keywords
mentioned
base plate
laminated base
cuts
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100995175A
Other languages
English (en)
Inventor
太田清久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101308801A publication Critical patent/CN101308801A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/02—Other than completely through work thickness
    • Y10T83/0304—Grooving

Abstract

本发明提供一种对在正面形成有第一金属层且在反面形成有第二金属层的叠层基板进行裁切而不发生毛刺的裁切方法。该裁切方法是裁切在其正面形成金属层并在其反面形成反面电极的叠层基板的方法，包括分别从上述金属层侧以及从上述反面电极侧进行裁切并裁切到上述叠层基板的厚度中途为止的步骤，从上述金属层侧进行裁切的切口宽度和从上述反面电极进行裁切的切口宽度不同。

Description

叠层基板的裁切方法、半导体器件及其制法、发光装置
技术领域
本发明涉及一种叠层基板的裁切方法、具有该叠层基板的半导体器件的制造方法、半导体器件、发光装置以及背光灯装置，其中，上述叠层基板的正面形成有第一金属层，其反面形成有第二金属层。
背景技术
以下说明现有叠层基板的裁切方法。图8(a)～图8(c)是说明现有叠层基板的裁切方法的剖面图。导体部71连接绝缘基板75的轮廓线，且导体部71和独立于轮廓线的导体部72通过电解电镀用导通部73相互连接。如图8(b)所示，在导通部73上形成预切口74，然后如图8(c)所示，通过扩孔加工法等在绝缘基板75上形成凹部76，从而裁切导通部73。
图9(a)和图9(b)是说明现有的叠层基板的另一裁切方法的剖面图。在基板61的主面61a上形成有多个金属镀敷层62。通过基板61正面的露出部也就是非金属镀敷部63将上述金属镀敷层62分离、分割成各种大小。非金属镀敷部63是进行裁切时的切口，其宽度被设定为大于在裁切时所使用刀具的刀刃宽度。然后，将基板61安装在精密裁切机(未图示)等上，通过外缘刃的金刚石刀具64等，沿着由非金属镀敷部63所构成的切口将基板61裁切成所期望大小尺寸的电路基板。其中，上述金刚石刀具64的刀刃宽度小于非金属镀敷部63的宽度。
图10(a)和图10(b)是说明现有的叠层基板的其它裁切方法的剖面图。表面安装型LED基板上形成有保护膜，在LED的反面上形成有导体图形(conduction pattern)，该保护膜至少覆盖该导体图形上的将通过切割被裁切的部分上的导体图形，该LED具有多面。因此，如图10(a)所示，即使通过切割装置的刀片对具有多面的LED进行裁切，如图10(b)所示，覆盖导体图形的保护膜将起到抑制导体图形发生毛刺的作用，所以，导体图形的毛刺不会从保护膜向外部突出。
以下说明将由厚膜金属层、多层配线树脂层、环氧玻璃基板和反面电极层所构成的多层基板裁切成单个发光装置的示例。图11(a)是说明现有叠层基板的其它裁切方法的平面图；图11(b)是表示图11(a)所示的叠层基板的剖面AA的向视图。具有叠层基板的半导体元件或发光装置的制造方法中，对叠层基板进行裁切使其单片化的步骤存在各种问题。其中，上述叠层基板在以陶瓷或树脂作为母体的绝缘基板的内部或正面具有配线。
发光装置材料89具有环氧玻璃基板81。在环氧玻璃基板81上形成有多层配线树脂层80。多层配线树脂层80具有配线层88和树脂层87。在树脂层87上形成有厚膜金属层93。在环氧玻璃基板81的与有多层配线树脂层80一侧相反的一侧，形成有反面电极94。通过对形成于环氧玻璃基板81中的通孔内的电镀，实现配线层88和反面电极94的电连接。
在厚膜金属层93中形成有杯状的凹部99。对凹部99的内部进行蚀刻加工，并使得在凹部99的底部露出树脂层87的LED芯片搭载面86。在此，省略对搭载于LED芯片搭载面86上的LED芯片和用于密封凹部99内的LED芯片的密封树脂进行图示。凹部99的内壁是围绕LED芯片的反射面。像这样，凹部99被配置成棋盘格状。在裁切时，裁切的是各凹部99之间的未加工的部分。通常，在裁切环氧玻璃基板时，利用被称为电铸刀的刀片从厚膜金属层93侧开始裁切，该电铸刀是其表面附着有金刚石微粒的刀片。
上述现有技术例如是在日本国专利申请公开特开平3-183190号公报(公开日：1991年8月9日)、日本国专利申请公开特开平3-259589号公报(公开日：1991年11月19日)以及日本国专利申请公开特开2007-88155号公报(公开日：2007年4月5日)中所揭示的技术。
但是，利用上述图11(a)和图11(b)所示的现有技术，将会在裁切后的断面的在反面电极94一侧产生电极毛刺这样的问题。另外，还存在其他问题，例如在切割厚膜金属层93时金属碎屑的产生、刀片消耗大、裁切困难。如果将刀片换成由钨碳化物形成且其刀刃呈锯齿状的被称为超硬刀片，虽然能够简单地完全切割，但是，在该结构中，存在有在多层配线树脂层80上产生裂纹这样的问题。
另外，利用电铸刀从反面电极94侧进行切割时，多层配线树脂层80虽几乎不产生裂纹，但是，会在厚膜金属层93的上部产生金属毛刺。
在这样的发光装置中，由于将裁切面作为安装面，所以，裁切面上如有金属毛刺将会对安装形成阻碍。另外，金属毛刺如成为粉尘，其将会成为短路发生的原因。另外，材料硬度如下述，即，厚膜金属层＝反面电极＜环氧玻璃基板＝多层配线树脂层。也就是说，厚膜金属层93和反面电极94的硬度小于环氧玻璃基板81和多层配线树脂层80的硬度。厚膜金属层93和反面电极94具有相同程度的硬度，环氧玻璃基板81和多层配线树脂层80具有相同程度的硬度。
图8(a)～图10(b)所示的结构是对仅在其一面上形成有金属层的基板等实施裁切的结构，而不是对在两面上形成有金属层的基板实施裁切的本发明的结构。
如上所述，图11(a)和图11(b)所示的结构会产生以下问题，即，因用于固定被裁切的叠层基板的粘合膜较为柔软，在进行裁切时，金属层(厚膜金属层、反面电极层)将产生毛刺；在裁切金属层时，由于碎屑使得裁切效率降低；由于材料和刀片以及裁切方法的相合性而使刀片消耗大；在裁切由树脂材料层叠而成的结构时，如果不在刀片的选定、切割方法上下功夫，将会导致在树脂层上产生裂纹。
发明内容
本发明是鉴于上述问题进行开发的，其目的在于提供一种能够对叠层基板进行裁切而不产生裂纹的裁切方法、半导体器件的制造方法、半导体器件、发光装置和背光灯装置，其中，该叠层基板的正面形成有第一金属层，以及其反面形成有第二金属层。
为了解决上述课题，本发明的叠层基板的裁切方法是裁切在正面形成有第一金属层和在反面形成有第二金属层的叠层基板的方法，该裁切方法的特征在于：包括分别从上述第一金属层侧和从上述第二金属层侧进行裁切并裁切到上述叠层基板的厚度中途为止的步骤；从上述第一金属层侧进行裁切的切口宽度和从上述第二金属层侧进行裁切的切口宽度相互不同。
根据上述特征，从上述第一金属层侧进行裁切并裁切到上述叠层基板的厚度中途为止，从上述第二金属层侧进行裁切并裁切到上述叠层基板的厚度中途为止。因此，因为不从第二金属层侧向叠层基板的相反侧来裁切第一金属层，所以不会在第一金属层产生由于裁切而形成的毛刺。另外，因为不从第一金属层侧向叠层基板的相反侧来裁切第二金属层，所以也不会在第二金属层产生由于裁切而形成的毛刺。因此，能够不产生毛刺地裁切在其正面形成有第一金属层并在其反面形成有第二金属层的叠层基板。另外，由于从第一金属层侧进行裁切的切口宽度与从第二金属层侧进行裁切的切口宽度相互不同，所以能够使切断后的端面的形状稳定。
为了解决上述课题，本发明的半导体器件具有在正面形成有第一金属层并在反面形成有第二金属层的叠层基板，本发明的半导体器件的制造方法的特征在于：包括分别从上述第一金属层侧和从上述第二金属层侧进行裁切并裁切到上述叠层基板的厚度中途为止的步骤；从上述第一金属层侧进行裁切的切口宽度和从上述第二金属层侧进行裁切的切口宽度相互不同。
根据上述特征，从上述第一金属层侧进行裁切并裁切到上述叠层基板的厚度中途为止，从上述第二金属层侧进行裁切并裁切到上述叠层基板的厚度中途为止。因此，因为不从第二金属层侧向叠层基板的相反侧来裁切第一金属层，所以不会在第一金属层产生由于裁切而形成的毛刺。另外，因为不从第一金属层侧向叠层基板的相反侧来裁切第二金属层，所以也不会在第二金属层产生由于裁切而形成的毛刺。因此，能够不产生毛刺地裁切在其正面形成有第一金属层并在其反面形成有第二金属层的叠层基板。另外，由于从第一金属层侧进行裁切的切口宽度与从第二金属层侧进行裁切的切口宽度相互不同，所以能够使切断后的端面的形状稳定。
为了解决上述课题，本发明的半导体器件通过半导体器件制造方法制成，该半导体器件具有在正面形成有第一金属层并在反面形成有第二金属层的叠层基板，上述半导体器件制造方法包括分别从上述第一金属层侧和上述第二金属层侧进行裁切并裁切到上述叠层基板的厚度的中途为止的步骤，从上述第一金属层侧进行裁切的切口宽度和从上述第二金属层侧进行裁切的切口宽度相互不同。
根据上述特征，从上述第一金属层侧进行裁切并裁切到上述叠层基板的厚度中途为止，从上述第二金属层侧进行裁切并裁切到上述叠层基板的厚度中途为止。因此，因为不从第二金属层侧向叠层基板的相反侧来裁切第一金属层，所以不会在第一金属层产生由于裁切而形成的毛刺。另外，因为不从第一金属层侧向叠层基板的相反侧来裁切第二金属层，所以也不会在第二金属层产生由于裁切而形成的毛刺。因此，能够不产生毛刺地裁切在其正面形成有第一金属层并在其反面形成有第二金属层的叠层基板。另外，由于从第一金属层侧进行裁切的切口宽度与从第二金属层侧进行裁切的切口宽度相互不同，所以能够使切断后的端面的形状稳定。
为了解决上述课题，本发明的发光装置，具有在正面形成有第一金属层和在反面形成有第二金属层的叠层基板，在上述第一金属层中形成有其中配置了发光元件的杯状凹部，该发光装置的制造方法包括分别从上述第一金属层侧和从上述第二金属层侧进行裁切并裁切到上述叠层基板的厚度的中途为止的步骤，从上述第一金属层侧进行裁切的切口宽度和从上述第二金属层侧进行裁切的切口宽度相互不同，在上述叠层基板的从上述第一金属层侧进行裁切的切口与从上述第二金属层侧进行裁切的切口会合的端面位置形成有台阶形状。
根据上述特征，从上述第一金属层侧进行裁切并裁切到上述叠层基板的厚度中途为止，从上述第二金属层侧进行裁切并裁切到上述叠层基板的厚度中途为止。因此，因为不从第二金属层侧向叠层基板的相反侧来裁切第一金属层，所以不会在第一金属层产生由于裁切而形成的毛刺。另外，因为不从第一金属层侧向叠层基板的相反侧来裁切第二金属层，所以也不会在第二金属层产生由于裁切而形成的毛刺。因此，能够不产生毛刺地裁切在其正面形成有第一金属层并在其反面形成有第二金属层的叠层基板。另外，由于从第一金属层侧进行裁切的切口宽度与从第二金属层侧进行裁切的切口宽度相互不同，所以能够使切断后的端面的形状稳定。
为了解决上述课题，本发明的背光灯装置具有发光装置、反射片和导光板，其中，上述发光装置具有在正面形成有第一金属层并在反面形成有第二金属层的叠层基板，在上述第一金属层中形成有其中配置了发光元件的杯状凹部，在上述叠层基板的从上述第一金属层侧进行裁切的切口与从上述第二金属层侧进行裁切的切口会合的端面位置形成有台阶形状，上述发光装置的制造方法包括分别从上述第一金属层侧和从上述第二金属层侧进行裁切并裁切到上述叠层基板的厚度的中途为止的步骤，从上述第一金属层侧进行裁切的切口宽度和从上述第二金属层侧进行裁切的切口宽度相互不同；以上述发光装置中设置的叠层基板的端面作为安装面，在上述反射片上安装有上述发光装置；上述导光板使得由发光装置发射出的光发生散射而照射液晶面板。
根据上述特征，在发光装置中，从上述第一金属层侧进行裁切并裁切到上述叠层基板的厚度中途为止，从上述第二金属层侧进行裁切并裁切到上述叠层基板的厚度中途为止。因此，因为不从第二金属层侧向叠层基板的相反侧来裁切第一金属层，所以不会在第一金属层产生由于裁切而形成的毛刺。另外，因为不从第一金属层侧向叠层基板的相反侧来裁切第二金属层，所以也不会在第二金属层产生由于裁切而形成的毛刺。因此，能够不产生毛刺地裁切在其正面形成有第一金属层并在其反面形成有第二金属层的叠层基板。另外，由于从第一金属层侧进行裁切的切口宽度与从第二金属层侧进行裁切的切口宽度相互不同，所以能够使切断后的端面的形状稳定。
本发明的其他目的、特征和优点在以下的描述中会变得十分明了。此外，以下参照附图来明确本发明的优点。
附图说明
图1是表示本实施方式的发光装置材料的外观的立体图。
图2(a)是说明上述发光装置材料的结构的平面图，图2(b)是表示图2(a)所示结构的AA剖面的向视图。
图3(a)～图3(d)是说明被设置于上述发光装置材料的叠层基板的裁切方法的剖面图。
图4是表示通过上述叠层基板的裁切方法所制造的发光装置的结构的剖面图。
图5是表示上述发光装置的外观的立体图。
图6(a)～图6(c)是说明上述叠层基板的其它裁切方法的剖面图。
图7是表示通过上述叠层基板的其它裁切方法所制造的发光装置的结构的剖面图。
图8(a)～图8(c)是说明现有的叠层基板的裁切方法的剖面图。
图9(a)～图9(b)是说明现有的叠层基板的其它裁切方法的剖面图。
图10(a)～图10(b)是说明现有的叠层基板的其它裁切方法的剖面图。
图11(a)是说明现有的叠层基板的其它裁切方法的平面图，图11(b)是表示图11(a)所示叠层基板的剖面AA的向视图。
具体实施方式
下面，参照图1至图7说明本发明的一实施方式。图1是表示本实施方式的发光装置材料19的外观的立体图。图2(a)是说明上述发光装置材料19的结构的平面图，图2(b)是表示图2(a)所示结构的剖面AA的向视图。发光装置材料19具有叠层基板2。叠层基板2具有环氧玻璃基板11。在环氧玻璃基板11上形成有多层配线树脂层10。多层配线树脂层10具有配线层18和树脂层17。多条呈条状的厚膜金属层3(第一金属层)以预定的间隔相互平行地形成在树脂层17上。在环氧玻璃基板11的与有多层配线树脂层10一侧相反的一侧上形成有反面电极4(第二金属层)。通过对形成于环氧玻璃基板11中的通孔内的电镀，使得配线层18和反面电极4电连接。
在各厚膜金属层3的正面上，相隔预定间隔地形成有多个杯状的凹部9。各凹部9的内部被蚀刻加工，在凹部9的底面上露出有树脂层17的各LED芯片搭载面16。在此，省略对搭载于LED芯片搭载面16上的LED芯片和用于密封凹部9内的LED芯片的密封树脂的图示。各凹部9的内壁是围绕LED芯片的反射面。像这样，多个凹部9如图1所示地被配置成矩阵状。如图1所示，沿着形成为条状的各金属层之间的虚线15b，通过正在转动的电铸刀的相对移动来进行裁切，并且沿着虚线15a，通过正在转动的电铸刀的相对移动，经由各凹部9之间的金属层3来裁切发光装置材料19。电铸刀6a的直径约为2英寸～3英寸，其厚度例如约为数十μm～数百μm。在电铸刀6a的周缘上附着有颗粒状的金刚石。以发光装置材料19的端面作为裁切基准，通过电铸刀裁切发光装置材料19。由于以其端面作为裁切基准，所以能够提高尺寸的精确度。
另外，在发光装置材料19的端部形成通孔，利用裁切用监视器在正面或反面所识别的该通孔作为裁切基准，由此能够提高尺寸的精确度。但在上述两种情况下，首先，在发光装置材料19的正面，测量从通孔或端面到最近处的杯状凹部9的反射器件裁切部分的距离，并在校正了从通孔或端面到反射器件裁切部分的上述距离后，以预定间距裁切发光装置材料19反面。但是，由于裁切用监视器在识别通孔和裁切部分的中心时产生的误差，将使反面和正面的裁切位置之间产生误差。
为了消除上述误差，在多个杯状的凹部9中，除去其中位于发光装置材料19端部的凹部9的环氧玻璃基板，使用LED芯片的搭载面作为裁切用监视器的识别对象，利用搭载面和反射器件裁切部分之间距离的设计值进行裁切。
针对上述设计值的制作精度由多层配线树脂层的制造步骤的精度来决定，其精确度高于上述距离测量的精确度，因此能够提高尺寸的精确度。
图3(a)～(d)是说明设置于发光装置材料19的叠层基板的裁切方法的剖面图。图4是表示通过上述叠层基板的裁切方法所制造的发光装置1a的结构的剖面图。图5是表示上述发光装置1a的外观的立体图。
如图3(a)所示，首先，将粘合膜20粘贴在反面电极4上并固定发光装置材料19。然后通过超硬刀片6b从凹部9之间的金属层3的正面开始切削金属层3并裁切到金属层3和叠层基板2之间的界面的近前位置为止，形成裁切槽5a(参照图3(b))。超硬刀片6b由超硬合金构成，在其周缘上形成有爪状的锯刃。超硬合金包含钨碳化物和钴。通过超硬刀片6b能够良好地切削金属。
如图3(b)所示，利用比超硬刀片6b还薄的电铸刀6a来切削金属层3的剩下厚度，并进一步切削直到叠层基板2的厚度中途为止，形成裁切槽5b(参照图3(c))。
如图3(c)、图3(d)、图4和图5所示，从反面电极4上剥离粘合膜20，并翻转发光装置材料19，之后将粘合膜20固定于金属层3的正面。然后，利用比电铸刀6a更薄的电铸刀6c来切削反面电极4和叠层基板2并切削到裁切槽5b为止，形成裁切槽5c。这样，裁切槽5a和裁切槽5b之间的金属层3的端面形成台阶形状8b。裁切槽5b和裁切槽5c之间的叠层基板2的端面形成台阶形状8a。如上所述，裁切槽5a形成于金属层3，裁切槽5b跨越金属层3和叠层基板2地形成，裁切槽5c从叠层基板2贯通反面电极4地形成。裁切槽5a的宽度大于裁切槽5b的宽度，裁切槽5b的宽度大于裁切槽5c的宽度。由此，通过上述来制造发光装置1a。发光装置1a的宽度尺寸W1例如是3mm～5mm。
通过上述方法制造的发光装置1a的金属层3(金属反射器件)具有与设置于凹部9内的LED芯片(未图示)的阳极电位或阴极电位相同的电位。以发光装置1a的端面作为安装面，将其安装于背光灯装置的反射片上。在上述端面上形成有如图4所示的台阶形状8a、8b，因此，金属层3(金属反射器件)的端面不与反射片的安装面接触，叠层基板2的环氧玻璃基板与反射片的安装面接触。
图6(a)～图6(c)是说明上述叠层基板的其它裁切方法的剖面图。图7是表示通过上述叠层基板的其它裁切方法所制造的发光装置1b的结构的剖面图。如图6(a)所示，首先利用电铸刀6d从反面电极4侧进行切削并切削到叠层基板2的厚度中途为止，形成裁切槽5d。
然后，如图6(b)所示，翻转发光装置材料后，将粘合膜20粘贴在反面电极4上。接着，利用比电铸刀6d的厚度还薄的电铸刀6e从金属层3侧进行切削，通过叠层基板2直到粘合膜20，形成裁切槽5e，由此来制造图7所示的发光装置1b。发光装置1b的宽度尺寸W2例如是3mm～5mm。
如图6(b)所示，利用电铸刀6e进行切削直到粘合膜20，借助于粘合膜20的修整效果来除去电铸刀6e的堵塞，较之于不切削至粘合膜20时的情况，能够以较低功耗进行切削。
如果利用刀片沿着图1所示的虚线15a进行切削，在金属层3的沿着虚线15a的端面上，也可能沿刀片旋转方向产生毛刺。如果向刀片的半径方向对刀片施加超声波，能够使水浸入因刀片在其半径方向收缩而产生的缝隙中，从而可减少毛刺的出现。
裁切槽5d和裁切槽5e之间的叠层基板2的端面上形成有台阶形状8c。这样，裁切槽5d跨越反面电极4和叠层基板2地形成，裁切槽5e跨越金属层3和叠层基板2地形成。裁切槽5d的宽度大于裁切槽5e的宽度。
通过上述方法制造的发光装置1b的金属层3(金属反射器件)不具有与设置于凹部9内的LED芯片(未图示)的阳极电位或阴极电位相同的电位，也就是无电位。以发光装置1b的端面作为安装面，将其安装于背光灯装置的反射片上。由于该端面上形成有图7所示的台阶形状8c，所以，金属层3(金属反射器件)的端面与反射片的安装面接触。因此，能够良好地散发由金属反射器件内的LED(未图示)所产生的热量，具有较好散热性。
由此，能够形成具有图4和图5所示的发光装置1a或图7所示的发光装置1b的背光灯装置。该背光灯装置包括发光装置1a、反射片以及导光板。其中，以设置于该发光装置1a的叠层基板2的端面作为安装面，将发光装置1a安装于反射片；导光板使得从发光装置1a发射出的光发生散射从而照射液晶面板。
背光灯装置的结构也可以具有发光装置1b、反射片以及导光板，其中，以设置于发光装置1b的金属层3的端面作为安装面，将发光装置1b安装于反射片。
本实施方式能够适用于一种在其正面形成有第一金属层以及在其反面形成有第二金属层的叠层基板的裁切方法、具有该叠层基板的半导体器件的制造方法、半导体器件、发光装置和背光灯装置。
在本实施方式的叠层基板的裁切方法中，优选从上述第二金属层侧进行裁切的切口宽度大于从上述第一金属层侧进行裁切的切口宽度。
根据上述结构，通过使第一金属层成为无电位，以叠层基板的端面作为安装面，将发光装置安装于基板，由于第一金属层的端面接触基板，所以，能够通过基板良好地将从发光元件所发出的热量经过第一金属层进行发散，其中，该发光元件被设置于第一金属层内所形成的杯状凹部中。
在本实施方式的叠层基板的裁切方法中，优选从上述第二金属层侧进行裁切的切口宽度小于从上述第一金属层侧进行裁切的切口宽度。
根据上述结构，由于以第一金属层的端面作为安装面，将发光装置安装于基板，第一金属层的端面和基板之间将产生缝隙，因此，能够使第一金属层具有电位。
在本实施方式的叠层基板的裁切方法中，优选对叠层基板进行裁切，使得宽度较小的切口位于宽度较大的切口的内侧。
根据上述结构，能够确实地控制叠层基板以及第一、第二金属层的端面的台阶形状。另外，在叠层基板以及第一、第二金属层的端面中，台阶形状较高的部分的端面之间的宽度是由标准规格决定的精度所要求的封装尺寸。在本实施方式的切断方法中，台阶形状较高方的端面一定形成在叠层基板的正面或反面上，因此，能够在可高精度控制的切割装置的裁切间距的精度范围内形成封装尺寸。
在本实施方式的叠层基板的裁切方法中，优选最后的裁切步骤的切口宽度小于其它裁切步骤的切口宽度。
根据上述结构，能够进行稳定的裁切。
在本实施方式的叠层基板的裁切方法中，优选从第一金属层侧裁切上述第一金属层和上述叠层基板之间的界面；从第二金属层侧裁切上述第二金属层和上述叠层基板之间的界面。
根据上述结构，能够防止在裁切端面上产生毛刺。
在本实施方式的叠层基板的裁切方法中，优选上述第一金属层的厚度大于上述第二金属层的厚度。
根据上述结构，能够在第一金属层中形成有杯状的凹部，并能够形成在凹部中设置发光元件的发光装置。
在本实施方式的叠层基板的裁切方法中，优选通过超硬刀片裁切上述第一金属层。
根据上述结构，能够通过超硬刀片良好地裁切金属层。
在本实施方式的叠层基板的裁切方法中，优选一边沿着上述刀片的半径方向对上述刀片施加超声波，一边进行裁切。
根据上述结构，由于刀片沿着半径方向伸缩而能够使水渗入刀片与切割槽之间的缝隙，所以能够防止刀片的外缘的堵塞。
在本实施方式的叠层基板的裁切方法中，优选上述叠层基板是由不同的材料层叠而成的多层基板。
根据上述结构，能够形成以下的发光装置，即，以第二金属层作为反面电极，在第一金属层中形成杯状的凹部，并在凹部中安装发光元件。
在本实施方式的叠层基板的裁切方法中，优选上述叠层基板包括环氧玻璃基板。
根据上述结构，能够形成以下的发光装置，即，以第二金属层作为反面电极，在第一金属层中形成杯状的凹部，并在凹部中安装发光元件。
在本实施方式的叠层基板的裁切方法中，优选上述叠层基板包括多层配线树脂层。
根据上述结构，能够形成以下的发光装置，即，以第二金属层作为反面电极，在第一金属层中形成杯状的凹部，并在凹部中安装发光元件。
在本实施方式的叠层基板的裁切方法中，优选上述裁切步骤包括从第一金属层侧进行裁切并裁切到上述叠层基板的厚度的中途为止从而形成第一裁切槽的步骤；以及从第二金属层侧进行裁切并裁切到上述第一裁切槽为止从而形成第二裁切槽的步骤，上述形成第一裁切槽的步骤中包括用超硬刀片裁切上述第一金属层并裁切到接近上述叠层基板的步骤。
根据上述结构，由于利用超硬刀片裁切第一金属层，所以能够良好地裁切第一金属层；由于利用电铸刀裁切叠层基板，所以即使叠层基板由树脂构成，也能够不使叠层基板破损地进行裁切。
在本实施方式的叠层基板的裁切方法中，优选上述裁切步骤包括从上述第二金属层侧进行裁切并裁切到上述叠层基板的厚度的中途为止从而形成第一裁切槽的步骤；以及从上述第一金属层侧进行裁切并裁切到第一裁切槽为止从而形成第二裁切槽的步骤；在上述形成第二裁切槽的步骤中，一边用刀片切入被粘贴在上述第二金属层侧的粘合膜，一边形成上述第二裁切槽。
根据上述结构，由于一边使刀片切入粘合膜一边进行裁切，所以，通过粘合膜的修整作用可除去因在裁切时的碎屑所产生的堵塞，进一步提高裁切效率。
在本实施方式的发光装置中，优选在上述第一金属层的端面上形成有邻接上述叠层基板的台阶形状。
根据上述结构，能够通过超硬金属的刀片裁切第一金属层，通过电铸刀裁切叠层基板。
以上，对本发明进行了详细的说明，上述具体实施方式或实施例仅仅是揭示本发明的技术内容的示例，本发明并不限于上述具体示例，不应对本发明进行狭义的解释，可在本发明的精神和权利要求的范围内进行各种变更来实施之。

Claims (19)

1.一种叠层基板的裁切方法，该叠层基板的正面形成有第一金属层且反面形成有第二金属层，
该叠层基板的裁切方法包括分别从上述第一金属层侧和上述第二金属层侧进行裁切并裁切到上述叠层基板的厚度中途为止的步骤；
从上述第一金属层侧进行裁切的切口宽度和从上述第二金属层侧进行裁切的切口宽度相互不同。
2.根据权利要求1所述的叠层基板的裁切方法，其中，
从上述第二金属层侧进行裁切的切口宽度小于从上述第一金属层侧进行裁切的切口宽度。
3.根据权利要求1所述的叠层基板的裁切方法，其中，
从上述第二金属层侧进行裁切的切口宽度大于从上述第一金属层侧进行裁切的切口宽度。
4.根据权利要求1所述的叠层基板的裁切方法，其中，
对叠层基板进行裁切，使得宽度较小的切口位于宽度较大的切口的内侧。
5.根据权利要求1所述的叠层基板的裁切方法，其中，
最后的裁切步骤的切口宽度小于其它裁切步骤的切口宽度。
6.根据权利要求1所述的叠层基板的裁切方法，其中，
从第一金属层侧裁切上述第一金属层和上述叠层基板之间的界面；
从第二金属层侧裁切上述第二金属层和上述叠层基板之间的界面。
7.根据权利要求1所述的叠层基板的裁切方法，其中，
上述第一金属层的厚度大于上述第二金属层的厚度。
8.根据权利要求1所述的叠层基板的裁切方法，其中，
用超硬刀片裁切上述第一金属层。
9.根据权利要求8所述的叠层基板的裁切方法，其中，
一边沿着上述刀片的半径方向对上述刀片施加超声波一边进行裁切。
10.根据权利要求1所述的叠层基板的裁切方法，其中，
上述叠层基板是由不同材料层叠而成的多层基板。
11.根据权利要求1所述的叠层基板的裁切方法，其中，
上述叠层基板包括环氧玻璃基板。
12.根据权利要求1所述的叠层基板的裁切方法，其中，
上述叠层基板包括多层配线树脂层。
13.根据权利要求1所述的叠层基板的裁切方法，其中，
上述裁切步骤包括从上述第一金属层侧进行裁切并裁切到上述叠层基板的厚度中途为止从而形成第一裁切槽的步骤；以及从上述第二金属层侧进行裁切并裁切到上述第一裁切槽为止从而形成第二裁切槽的步骤，
上述形成第一裁切槽的步骤包括用超硬刀片裁切上述第一金属层并裁切至接近上述叠层基板的步骤。
14.根据权利要求1所述的叠层基板的裁切方法，其中，
上述裁切步骤包括从上述第二金属层侧进行裁切并裁切到上述叠层基板的厚度中途为止从而形成第一裁切槽的步骤；以及从上述第一金属层侧进行裁切并裁切到上述第一裁切槽为止从而形成第二裁切槽的步骤；
在上述形成第二裁切槽的步骤中，一边用刀片切入被粘贴在上述第二金属层侧的粘合膜一边形成上述第二裁切槽。
15.一种半导体器件的制造方法，该半导体器件具有在正面形成有第一金属层并在反面形成有第二金属层的叠层基板，
该半导体器件的制造方法包括分别从上述第一金属层侧和上述第二金属层侧进行裁切并裁切到上述叠层基板的厚度中途为止的步骤；
从上述第一金属层侧进行裁切的切口宽度和从上述第二金属层侧进行裁切的切口宽度相互不同。
16.一种半导体器件，通过半导体器件制造方法制成，该半导体器件具有在正面形成有第一金属层并在反面形成有第二金属层的叠层基板，
上述半导体器件制造方法包括分别从上述第一金属层侧和上述第二金属层侧进行裁切并裁切到上述叠层基板的厚度中途为止的步骤，从上述第一金属层侧进行裁切的切口宽度和从上述第二金属层侧进行裁切的切口宽度相互不同。
17.一种发光装置，具有在正面形成有第一金属层并在反面形成有第二金属层的叠层基板，在上述第一金属层中形成有其中配置了发光元件的杯状凹部，该发光装置的制造方法包括分别从上述第一金属层侧和从上述第二金属层侧进行裁切并裁切到上述叠层基板的厚度中途为止的步骤，从上述第一金属层侧进行裁切的切口宽度和从上述第二金属层侧进行裁切的切口宽度相互不同，
在上述叠层基板的从上述第一金属层侧进行裁切的切口与从上述第二金属层侧进行裁切的切口会合的端面位置形成有台阶形状。
18.根据权利要求17所述的发光装置，其中，
在上述第一金属层的端面上还形成有邻接上述叠层基板的台阶形状。
19.一种背光灯装置，具有发光装置、反射片和导光板，其中，上述发光装置具有在正面形成有第一金属层并在反面形成有第二金属层的叠层基板，在上述第一金属层中形成有其中配置了发光元件的杯状凹部，在上述叠层基板的从上述第一金属层侧进行裁切的切口与从上述第二金属层侧进行裁切的切口会合的端面位置形成有台阶形状，上述发光装置的制造方法包括分别从上述第一金属层侧和从上述第二金属层侧进行裁切并裁切到上述叠层基板的厚度中途为止的步骤，从上述第一金属层侧进行裁切的切口宽度和从上述第二金属层侧进行裁切的切口宽度相互不同；
以上述发光装置中设置的叠层基板的端面为安装面，在上述反射片上安装有上述发光装置；
上述导光板使得由上述发光装置发射出的光发生散射从而照射液晶面板。
CNA2008100995175A 2007-05-15 2008-05-13 叠层基板的裁切方法、半导体器件及其制法、发光装置 Pending CN101308801A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007129791A JP2008288285A (ja) 2007-05-15 2007-05-15 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置
JP2007-129791 2007-05-15

Publications (1)

Publication Number Publication Date
CN101308801A true CN101308801A (zh) 2008-11-19

Family

ID=40125155

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100995175A Pending CN101308801A (zh) 2007-05-15 2008-05-13 叠层基板的裁切方法、半导体器件及其制法、发光装置

Country Status (3)

Country Link
US (1) US20090026620A1 (zh)
JP (1) JP2008288285A (zh)
CN (1) CN101308801A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102138212A (zh) * 2009-01-30 2011-07-27 松下电器产业株式会社 半导体装置和使用它的电子设备及半导体装置的制造方法
CN102264513A (zh) * 2008-12-23 2011-11-30 特雷勒堡鲁博尔公司 形成部分穿透多层板结构的切割线的方法
CN109311676A (zh) * 2016-06-07 2019-02-05 株式会社钟化 石墨片加工物及石墨片加工物的制造方法
CN112748594A (zh) * 2019-10-30 2021-05-04 京东方科技集团股份有限公司 一种显示母板及其制备方法和显示面板制备方法
TWI738706B (zh) * 2016-01-22 2021-09-11 日商凸版印刷股份有限公司 封裝用基板及其製造方法
CN114180822A (zh) * 2021-12-08 2022-03-15 华天慧创科技（西安）有限公司 一种晶圆级堆叠结构光学玻璃的切割方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5259336B2 (ja) * 2008-10-23 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
DE102011018295B4 (de) * 2011-04-20 2021-06-24 Austriamicrosystems Ag Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
JP2013069814A (ja) * 2011-09-21 2013-04-18 Renesas Electronics Corp 半導体装置の製造方法
KR20160032221A (ko) * 2013-07-18 2016-03-23 코닌클리케 필립스 엔.브이. 발광 디바이스들의 웨이퍼의 다이싱
JP6212339B2 (ja) * 2013-09-20 2017-10-11 日本シイエムケイ株式会社 リジッドフレックス多層プリント配線板の製造方法
US9755105B2 (en) * 2015-01-30 2017-09-05 Nichia Corporation Method for producing light emitting device
US10242912B2 (en) * 2016-07-08 2019-03-26 Analog Devices, Inc. Integrated device dies and methods for singulating the same
CN108206169B (zh) * 2016-12-20 2020-06-02 晟碟半导体（上海）有限公司 包含在裸芯边缘处的裸芯接合垫的半导体装置
US10483239B2 (en) 2016-12-20 2019-11-19 Sandisk Semiconductor (Shanghai) Co. Ltd. Semiconductor device including dual pad wire bond interconnection
JP2020093349A (ja) * 2018-12-13 2020-06-18 株式会社ディスコ 金属板の加工方法

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3972113A (en) * 1973-05-14 1976-08-03 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor devices
FR2567709B1 (fr) * 1984-07-11 1990-11-09 Nec Corp Ensemble a paillette comprenant un substrat de cablage multi-couche
US4863560A (en) * 1988-08-22 1989-09-05 Xerox Corp Fabrication of silicon structures by single side, multiple step etching process
US5202841A (en) * 1989-07-14 1993-04-13 Mitsubishi Denki Kabushiki Kaisha Layout pattern verification system
US4961821A (en) * 1989-11-22 1990-10-09 Xerox Corporation Ode through holes and butt edges without edge dicing
US5369594A (en) * 1992-06-18 1994-11-29 International Business Machines Corporation Conjugate gradient method in computer-aided circuit design
US5387314A (en) * 1993-01-25 1995-02-07 Hewlett-Packard Company Fabrication of ink fill slots in thermal ink-jet printheads utilizing chemical micromachining
US5447871A (en) * 1993-03-05 1995-09-05 Goldstein; Edward F. Electrically conductive interconnection through a body of semiconductor material
US5391236A (en) * 1993-07-30 1995-02-21 Spectrolab, Inc. Photovoltaic microarray structure and fabrication method
JP3374880B2 (ja) * 1994-10-26 2003-02-10 三菱電機株式会社 半導体装置の製造方法、及び半導体装置
US5903469A (en) * 1994-11-08 1999-05-11 Synopsys, Inc. Method of extracting layout parasitics for nets of an integrated circuit using a connectivity-based approach
JPH08292938A (ja) * 1995-02-24 1996-11-05 Fujitsu Ltd 有限要素メッシュ発生方法及び装置、並びに解析方法及び装置
US5658471A (en) * 1995-09-22 1997-08-19 Lexmark International, Inc. Fabrication of thermal ink-jet feed slots in a silicon substrate
DE19601261C1 (de) * 1996-01-16 1997-04-10 Itt Ind Gmbh Deutsche Verfahren und Hilfsvorrichtung zum Herstellen von Halbleiterschaltungselementen
US6185722B1 (en) * 1997-03-20 2001-02-06 International Business Machines Corporation Three dimensional track-based parasitic extraction
JPH10275936A (ja) * 1997-03-28 1998-10-13 Rohm Co Ltd 半導体発光素子の製法
US6061508A (en) * 1997-07-03 2000-05-09 International Business Machines Corporation Modeling and processing of on-chip interconnect capacitance
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
US6154716A (en) * 1998-07-29 2000-11-28 Lucent Technologies - Inc. System and method for simulating electronic circuits
US6687658B1 (en) * 1998-09-01 2004-02-03 Agere Systems, Inc. Apparatus and method for reduced-order modeling of time-varying systems and computer storage medium containing the same
JP4540150B2 (ja) * 1998-09-30 2010-09-08 日東電工株式会社 熱剥離型粘着シート
US6444138B1 (en) * 1999-06-16 2002-09-03 James E. Moon Method of fabricating microelectromechanical and microfluidic devices
US6381730B1 (en) * 1999-07-09 2002-04-30 Sequence Design, Inc. Method and system for extraction of parasitic interconnect impedance including inductance
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6436807B1 (en) * 2000-01-18 2002-08-20 Agere Systems Guardian Corp. Method for making an interconnect layer and a semiconductor device including the same
US6477686B1 (en) * 2000-04-27 2002-11-05 International Business Machines Corporation Method of calculating 3-dimensional fringe characteristics using specially formed extension shapes
KR20020009828A (ko) * 2000-07-27 2002-02-02 윤종용 잉크 젯 프린트 헤드의 비아홀 형성방법
KR100378195B1 (ko) * 2001-02-21 2003-03-29 삼성전자주식회사 패턴의 밀도에 연속적으로 조절되는 밀도를 갖는 더미패턴군들을 포함하는 마스크용 데이터 생성 방법 및그러한 생성 방법이 저장된 기록매체
DE10116328A1 (de) * 2001-04-02 2002-10-17 Infineon Technologies Ag Verfahren zur Verifikation eines Layouts einer integrierten Schaltung mit Hilfe eines Rechners sowie dessen Anwendung zur Herstellung einer integrierten Schaltung
JP2002368088A (ja) * 2001-06-05 2002-12-20 Fujitsu Ltd ダミーパターン発生工程とｌｃｒ抽出工程とを有するｌｓｉ設計方法及びそれを行うコンピュータプログラム
US20030085715A1 (en) * 2001-08-15 2003-05-08 David Lubkeman System and method for locating a fault on ungrounded and high-impedance grounded power systems
JP2003151924A (ja) * 2001-08-28 2003-05-23 Tokyo Seimitsu Co Ltd ダイシング方法およびダイシング装置
US6618846B2 (en) * 2001-08-31 2003-09-09 Synopsys, Inc. Estimating capacitance effects in integrated circuits using congestion estimations
KR100396900B1 (ko) * 2001-12-11 2003-09-02 삼성전자주식회사 반도체 집적 회로의 배선 캐패시턴스 추출 방법 및 이를기록한 기록 매체
US6911155B2 (en) * 2002-01-31 2005-06-28 Hewlett-Packard Development Company, L.P. Methods and systems for forming slots in a substrate
AU2003220941A1 (en) * 2002-03-20 2003-09-29 J.S.T. Mfg. Co., Ltd. Flexible good conductive layer and anisotropic conductive sheet comprising same
US7152215B2 (en) * 2002-06-07 2006-12-19 Praesagus, Inc. Dummy fill for integrated circuits
US20030229875A1 (en) * 2002-06-07 2003-12-11 Smith Taber H. Use of models in integrated circuit fabrication
JP4182199B2 (ja) * 2002-06-28 2008-11-19 富士通マイクロエレクトロニクス株式会社 半導体装置の設計方法、半導体装置の設計プログラム及び半導体設計装置
US6763504B2 (en) * 2002-09-06 2004-07-13 International Business Machines Corporation Method for reducing RC parasitics in interconnect networks of an integrated circuit
US20040049754A1 (en) * 2002-09-06 2004-03-11 Sun Microsystems, Inc. Method and apparatus for filling and connecting filler material in a layout
US6961915B2 (en) * 2002-11-06 2005-11-01 Lsi Logic Corporation Design methodology for dummy lines
US20040098688A1 (en) * 2002-11-19 2004-05-20 Cadence Design Systems, Inc. Method, system, and article of manufacture for implementing long wire metal-fill
US7231624B2 (en) * 2002-11-19 2007-06-12 Cadence Design Systems, Inc. Method, system, and article of manufacture for implementing metal-fill with power or ground connection
JP2004227673A (ja) * 2003-01-23 2004-08-12 Tdk Corp 切り込み形成機および光記録媒体製造装置
JP2004240801A (ja) * 2003-02-07 2004-08-26 Renesas Technology Corp 半導体集積回路の寄生容量抽出装置及び寄生容量抽出方法
US20050027491A1 (en) * 2003-07-29 2005-02-03 Telefonaktiebolaget Lm Ericsson (Publ) Symbolic analysis of electrical circuits for application in telecommunications
JP4753170B2 (ja) * 2004-03-05 2011-08-24 三洋電機株式会社 半導体装置及びその製造方法
JP2005252196A (ja) * 2004-03-08 2005-09-15 Toshiba Corp 半導体装置及びその製造方法
JP4938998B2 (ja) * 2004-06-07 2012-05-23 富士通株式会社 基板及び積層体の切断方法、並びに積層体の製造方法
TWI235019B (en) * 2004-07-27 2005-06-21 Unimicron Technology Corp Process of conductive column and circuit board with conductive column
US7598167B2 (en) * 2004-08-24 2009-10-06 Micron Technology, Inc. Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures
US7306975B2 (en) * 2005-07-01 2007-12-11 Texas Instruments Incorporated Semiconductor wafer cutting blade and method
JP2007088155A (ja) * 2005-09-21 2007-04-05 Stanley Electric Co Ltd 表面実装型ｌｅｄ基板
JP5214128B2 (ja) * 2005-11-22 2013-06-19 シャープ株式会社 発光素子及び発光素子を備えたバックライトユニット
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
US8159828B2 (en) * 2007-02-23 2012-04-17 Alpha & Omega Semiconductor, Inc. Low profile flip chip power module and method of making

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102264513A (zh) * 2008-12-23 2011-11-30 特雷勒堡鲁博尔公司 形成部分穿透多层板结构的切割线的方法
CN102264513B (zh) * 2008-12-23 2014-07-23 特瑞堡密封设备卡尔马有限公司 形成部分穿透多层板结构的切割线的方法
CN102138212A (zh) * 2009-01-30 2011-07-27 松下电器产业株式会社 半导体装置和使用它的电子设备及半导体装置的制造方法
TWI738706B (zh) * 2016-01-22 2021-09-11 日商凸版印刷股份有限公司 封裝用基板及其製造方法
CN109311676A (zh) * 2016-06-07 2019-02-05 株式会社钟化 石墨片加工物及石墨片加工物的制造方法
CN112748594A (zh) * 2019-10-30 2021-05-04 京东方科技集团股份有限公司 一种显示母板及其制备方法和显示面板制备方法
CN112748594B (zh) * 2019-10-30 2023-01-24 京东方科技集团股份有限公司 一种显示母板及其制备方法和显示面板制备方法
CN114180822A (zh) * 2021-12-08 2022-03-15 华天慧创科技（西安）有限公司 一种晶圆级堆叠结构光学玻璃的切割方法
CN114180822B (zh) * 2021-12-08 2024-03-12 华天慧创科技（西安）有限公司 一种晶圆级堆叠结构光学玻璃的切割方法

Also Published As

Publication number Publication date
US20090026620A1 (en) 2009-01-29
JP2008288285A (ja) 2008-11-27

Similar Documents

Publication Publication Date Title
CN101308801A (zh) 叠层基板的裁切方法、半导体器件及其制法、发光装置
TWI423282B (zh) 電容器與配線板及其製造方法
JP6483800B2 (ja) 発光素子搭載用パッケージ、発光装置および発光モジュール
KR100613792B1 (ko) 혼성 집적 회로 장치 및 그 제조 방법
US9485867B2 (en) Wiring board
CN1937269B (zh) 表面安装型led基板
US8426249B2 (en) Chip part manufacturing method and chip parts
US10497843B2 (en) Light emitting device
JP6317115B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP6752639B2 (ja) 半導体装置の製造方法
US10499510B2 (en) Multi-piece wiring substrate, wiring substrate, and method for manufacturing multi-piece wiring substrate
JP4606447B2 (ja) 中板の金属基板の製造方法。
EP4068347A1 (en) Package for housing electronic component, electronic device, and electronic module
JP2007081213A (ja) 電子部品の製造方法
WO2019065724A1 (ja) 多数個取り配線基板、電子部品収納用パッケージ、電子装置、および電子モジュール
JP4728032B2 (ja) 半導体装置および半導体装置の製造方法
JP2010056498A (ja) 多数個取り配線基板
JP6506132B2 (ja) 多数個取り配線基板および配線基板
JP6374279B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP6130278B2 (ja) 多数個取り配線基板
JP2005123606A (ja) 混成集積回路装置およびその製造方法
JP4667150B2 (ja) 多数個取り配線基板の製造方法
JP2005191104A (ja) 多数個取り配線基板
JP2006324364A (ja) 半導体ウエハ及び、その半導体ウエハを用いた半導体チップの製造方法ならびに、その半導体チップ
JP2007173630A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081119