CN101341584A - 高电介质薄膜的改性方法和半导体装置 - Google Patents

高电介质薄膜的改性方法和半导体装置 Download PDF

Info

Publication number
CN101341584A
CN101341584A CNA2006800483123A CN200680048312A CN101341584A CN 101341584 A CN101341584 A CN 101341584A CN A2006800483123 A CNA2006800483123 A CN A2006800483123A CN 200680048312 A CN200680048312 A CN 200680048312A CN 101341584 A CN101341584 A CN 101341584A
Authority
CN
China
Prior art keywords
thin film
dielectric thin
highly dielectric
modifying
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800483123A
Other languages
English (en)
Other versions
CN101341584B (zh
Inventor
山崎和良
青山真太郎
秋山浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101341584A publication Critical patent/CN101341584A/zh
Application granted granted Critical
Publication of CN101341584B publication Critical patent/CN101341584B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种高电介质薄膜的改性方法和半导体装置，在使用有机金属化合物材料、在被处理体的表面上形成的高电介质薄膜的改性方法中，包括：准备在表面上形成有上述高电介质薄膜的上述被处理体的准备工序；和维持上述被处理体在规定的温度，并在非活性气体的气氛中对上述高电介质薄膜照射紫外线，由此进行上述高电介质薄膜的改性的改性工序。由此，能够使碳成分从高电介质薄膜中脱离，并且使整体热压配合而提高密度，防止缺损的发生，而且能够提高膜密度，从而提高介电常数，能够得到较高的电特性。

Description

高电介质薄膜的改性方法和半导体装置
技术领域
本发明涉及在半导体晶片等被处理体的表面上形成的高电介质薄膜的改性方法和使用通过该改性得到的栅极绝缘膜的半导体装置。
背景技术
一般地，当制造半导体集成电路时，对半导体晶片等被处理体，一枚一枚地重复进行成膜处理、蚀刻处理、热处理、改性处理、结晶化处理等各种处理，形成期望的半导体集成电路。
近年来，关于这样的集成电路，由于进一步要求该集成电路的动作速度的高速化、高集成化和薄膜化，集成电路中的线宽、膜厚等更加微细化。这里以作为半导体集成电路的半导体装置的晶体管为例，则由于上述微细化的要求，必须使设置在该晶体管上的栅极绝缘膜的厚度更薄，并且使该栅极绝缘膜的长度更短。具体而言，需要将栅极绝缘膜的厚度设定为1～2nm或其以下，但是在这样的非常薄的栅极绝缘膜中隧道电流增大，其结果是，栅极漏电流增大。
因此，存在代替SiO2膜，将作为介电常数远远大于SiO2膜的高介电性的薄膜的高电介质薄膜用作栅极绝缘膜的主体的倾向(例如参照日本特开2002-100627号公报、日本特开平10-135233号公报等)。作为这样的高电介质薄膜，例如能够列举HfO2、HfSiO2、ZrO2、ZrSiO4等高熔点金属材料的氧化物。
将这样的高电介质薄膜直接形成在硅基板或硅膜上，作为栅极绝缘膜使用的情况下，金属原子从该高电介质薄膜扩散到硅基板或硅膜中，在沟道(channel)区域中发生载流子的散射。因此，为了防止金属原子的扩散，在该高电介质薄膜的下层，形成非常薄的例如数
Figure A20068004831200051
(
Figure A20068004831200052
)左右的SiO2膜作为基底膜。相比于将该SiO2膜用作栅极绝缘膜的情况下的膜厚例如1～2nm，作为该基底膜的SiO2膜要薄很多。参照图15，对作为具有这样的栅极结构的半导体装置的晶体管的一个例子进行说明。图15是表示将高电介质薄膜用作栅极绝缘膜的晶体管的一个例子的概略结构图。
在图15中，在由硅基板等构成的半导体晶片W的表面上形成有源极S和漏极D，在该源极S和漏极D之间的表面上，成为依次叠层有由SiO2膜构成的基底膜2、高电介质薄膜4、氮化膜6和栅电极8的结构。上述基底膜2例如通过对半导体晶片W的硅表面进行氧化处理而形成。上述高电介质薄膜4将包括Hf等高熔点金属的有机金属化合物材料作为原料，通过热CVD(Chemical Vapor Deposition：化学气相沉积)处理而形成。
上述氮化膜6通过对上述高电介质薄膜4的表面进行氮化处理而形成，该氮化膜6具有防止栅电极8中的金属材料向高电介质薄膜4中扩散的作用。作为上述栅电极8，例如能够使用注入有杂质的多晶硅膜，钨、钽等金属膜，或其氮化膜等。
但是，在形成如上所述的高电介质薄膜4的情况下，因为使用有机金属化合物材料，所以无法避免在该膜中混入一定程度的量的碳(C)成分。于是，该混入的碳成分使介电常数降低，产生漏电流，进而成为晶体管的阈值不稳定的原因。因此，在形成高电介质薄膜4之后，在800～1000℃左右的高温下进行退火处理，以尽可能地除去上述混入的碳成分。
但是，在这样进行高温的退火处理的情况下，碳成分脱离的部分产生缺损，由该缺损导致膜密度降低、介电常数下降，因此存在膜质劣化，不能得到目标的电特性的问题。
作为修复这样的高电介质薄膜中的缺损的方法，在现有技术中已知将等离子体励起的氧自由基暴露在高电介质薄膜上的方法，或者在臭氧气体气氛中对高电介质薄膜照射紫外线的方法(UV-O3处理)(例如参照日本特开平9-121035号公报)。
但是，在将等离子体励起的氧自由基暴露在高电介质薄膜上的方法中存在下述问题：生成难以控制的过剩的自由基，该自由基通过高电介质薄膜，使得基底膜的SiO2膜厚增加，从而使栅极绝缘膜的EOT(Equivalent Oxide Thickness：等效氧化层厚度)增加。其中，EOT是将叠层高电介质薄膜和基底膜的SiO2膜而形成的栅极绝缘膜的电容换算成单一的SiO2膜厚所得到的值。
此外，在上述UV-O3处理的方法中也存在以下问题：因为使用作为强效的氧化剂的臭氧，所以在修复高电介质薄膜中的氧缺损的同时还引起基底膜的SiO2膜厚的增加，使得栅极绝缘膜的EOT增加。
发明内容
本发明是鉴于上述问题而提出的。本发明的目的是提供一种高电介质薄膜的改性方法和半导体装置，相对高电介质薄膜，通过在规定的温度下、在非活性气体气氛中或氧气气氛中照射紫外线，实施改性处理，从高电介质薄膜中除去碳成分，并使整体热压配合(焼き締あ)，提高密度，由此能够防止缺损的发生，并且能够提高膜密度，从而能够提高介电常数，得到较高的电特性。
本发明的一个方式是，一种高电介质薄膜的改性方法，是使用有机金属化合物材料、在被处理体的表面上形成的高电介质薄膜的改性方法，其特征在于，包括：准备在表面上形成有上述高电介质薄膜的上述被处理体的准备工序；和维持上述被处理体在规定的温度，并在非活性气体的气氛中对上述高电介质薄膜照射紫外线，由此进行上述高电介质薄膜的改性的改性工序。
这样，通过在低温下、在非活性气体气氛中相对高电介质薄膜照射紫外线，进行改性工序，从高电介质薄膜中除去碳成分，并使被处理体整体热压配合，提高密度，由此能够防止缺损的发生，并提高膜密度，从而提高介电常数，能够得到较高的电特性。
在该情况下，高电介质薄膜的改性方法可以还包括再氧化工序，其是在即将进行上述改性工序之前进行的工序，维持上述被处理体在规定的温度，并在氧气的气氛中对上述高电介质薄膜照射紫外线，由此修复上述高电介质薄膜中的氧缺损。
在该情况下，因为能够修复高电介质薄膜中的氧缺损，所以能够相应地提高膜质。
或者，高电介质薄膜的改性方法可以还包括再氧化工序，其是紧接着上述改性工序进行的工序，维持上述被处理体在规定的温度，并在氧气的气氛中对上述高电介质薄膜照射紫外线，由此修复上述高电介质薄膜中的氧缺损。
在该情况下，因为能够修复高电介质薄膜中的氧缺损，所以能够相应地提高膜质。
本发明的另一方式是，一种高电介质薄膜的改性方法，是使用有机金属化合物材料、在被处理体的表面上形成的高电介质薄膜的改性方法，其特征在于，包括：准备在表面上形成有上述高电介质薄膜的上述被处理体的准备工序；和维持上述被处理体在规定的温度，并在氧气的气氛中对上述高电介质薄膜照射紫外线，由此进行上述高电介质薄膜的改性的改性工序。
这样，通过在规定的温度下、在氧气气氛中相对高电介质薄膜照射紫外线，进行改性工序，从高电介质薄膜中除去碳成分，并且使整体热压配合，提高密度，由此能够防止缺损的发生，并提高膜密度，从而提高介电常数，能够得到较高的电特性。
此处，在上述氧气的气氛中对上述高电介质薄膜照射紫外线的工序的处理压力优选在2.6～65Pa的范围内。
此外，上述紫外线优选是波长以172mm为主体的紫外线。
此外，优选在上述高电介质薄膜的下层，形成有由通过氧化处理形成的SiO2膜构成的基底膜。
此处，上述基底膜优选通过在被处理体的表面上形成上述高电介质薄膜的高电介质薄膜形成工序之前进行的基底膜形成工序中形成。
或者，上述基底膜在进行上述改性工序时同时形成。
此外，上述改性工序中的规定的温度优选为不切断上述高电介质薄膜的氧键(oxygen bond)的温度。上述改性工序中的规定的温度尤其优选为500℃以下。
此外，上述高电介质薄膜优选由高熔点金属的氧化物或该氧化物的硅酸盐构成。
此外，上述高熔点金属优选为Hf、Ta、Ti、W、Zr中的任一种。
此外，优选在上述改性工序之后，进行用于氮化上述高电介质薄膜的表面的氮化工序。
或者，优选在上述改性工序之前，进行用于氮化上述高电介质薄膜的表面的氮化工序。
此外，优选上述高电介质薄膜为晶体管的栅极绝缘膜。
此外，优选上述非活性气体为N2、He、Ar、Ne、Kr、Xe中的任意的一种以上。
本发明的又一的方式是，一种半导体装置，其特征在于：包括通过上述的改性方法被改性的高电介质薄膜作为栅极绝缘膜。
根据本发明的高电介质薄膜的改性方法和半导体装置，能够发挥如下所述的优异的作用效果。
根据本发明，通过在规定的温度下、在非活性气体气氛中或氧气气氛中相对高电介质薄膜照射紫外线，进行改性工序，从高电介质薄膜中除去碳成分，并使整体热压配合，提高密度，由此能够防止缺损的发生，并提高膜密度，从而能够提高介电常数，得到较高的电特性。
附图说明
图1是表示用于实施本发明方法的处理系统的一个例子的概略结构图。
图2是表示在处理系统中使用的紫外线处理装置的一般的结构的图。
图3是表示本发明方法的第一实施例的工序的流程图。
图4A是表示紫外线的照射时间和膜厚的关系的图表。
图4B是表示膜厚的深度方向上的碳浓度分布的图表。
图5是表示本发明方法的第二实施例的工序的流程图。
图6是表示本发明方法的第三实施例的工序的流程图。
图7是表示本发明方法的第四实施例的工序的流程图。
图8是表示本发明方法的第五实施例的工序的流程图。
图9是表示本发明方法的第六实施例的工序的流程图。
图10是表示紫外线照射和气氛气体对高电介质薄膜的碳浓度的影响的图表。
图11是表示本发明方法的第七实施例的工序的流程图。
图12是表示EOT和栅极漏电流的关系的图表。
图13A是表示UV-O2处理(波长：172nm)和EOT的关系的图表。
图13B是表示UV-O2处理(波长：172nm)和陷阱(trap)密度的关系的图表。
图14是表示UV-O2处理、UV-Ar处理等中平带电压(Vfb)和陷阱密度的关系的图表。
图15是表示将高电介质薄膜用作栅极绝缘膜的晶体管的一个例子的概略结构图。
具体实施方式
以下，参照附图对本发明的高电介质薄膜的改性方法和半导体装置的一实施例进行详细说明。
图1是表示用于实施本发明方法的处理系统的一个例子的概略结构图，图2是表示在上述处理系统中使用的紫外线处理装置的一般的结构的图。
首先，参照图1，对包括实施本发明方法的紫外线处理装置(改性装置)的处理系统进行说明。
如图1所示，对作为被处理体的例如由硅基板构成的半导体晶片进行处理的处理系统12被群集化，主要包括：例如为八边形状的共用搬送室14；设置在该共用搬送室14的周边部的六个处理装置16A、16B、16C、16D、16E、16F；和两个负载锁定室18A、18B。在上述共用搬送室14与各处理装置16A～16F以及各负载锁定室18A、18B之间，分别设置有能够开关的闸阀G，并且在各负载锁定室18A、18B的搬入搬出侧也设置有相同的闸阀G。
上述两个负载锁定室18A、18B能够被抽真空和恢复大气压。在恢复大气压时将作为非活性气体的例如N2气充满该负载锁定室18A、18B内。
通过该负载锁定室18A、18B，在大气压侧的外部与成为真空气氛的上述共用搬送室14之间搬入和搬出晶片W。
上述共用搬送室14内，在工作时通常为真空气氛。并且，在共用搬送室14内，设置有能够旋转和屈伸动作的双拾取型的搬送机构20，通过使该搬送机构20的动作，能够在上述各处理装置16A～16F以及各负载锁定室18A、18B之间自由地搬入搬出晶片W。
接着对各处理装置进行说明。
首先，第一个处理装置16A是进行前处理的前处理装置。在该前处理装置16A中，使用氮自由基、氢自由基和NF3气体等，将晶片表面的自然氧化物(SiO2)变换为N-O-Si-H类的挥发性膜，并将其除去。
第二个处理装置16B是用于形成非常薄的基底膜2(参照图15)的基底成膜处理装置。在该基底成膜处理装置16B中，利用在低压下使用紫外线(以下也称为“UV”)和氧气而产生的氧自由基氧化晶片表面，由此形成由SiO2膜构成的上述基底膜2，这是紫外线处理装置的一种。而且，如后文所述，依据实施例的方式，也存在不使用该基底成膜处理装置16B的情况。
第三个处理装置16C是用于形成高电介质薄膜4(参照图15)的CVD处理装置。在该CVD处理装置16C中使用有机金属化合物材料，通过热CVD形成HfSiO2等高电介质薄膜4。如前所述，因为在成膜处理中使用有机金属化合物材料，所以在该高电介质薄膜4中包含碳。
第四个处理装置16D是用于进行再氧化工序的再氧化处理装置。在该再氧化处理装置16D中，将使用紫外线和氧气而产生的氧自由基暴露在晶片表面，由此进行在晶片表面上形成的膜中的氧缺损的修复等，该再氧化处理装置16D是紫外线处理装置的一种。而且，如后文所述，依据实施例的方式，也存在不进行该再氧化处理的情况，或者改变进行的顺序的情况。
第五个处理装置16E是进行上述高电介质薄膜4的改性工序的改性处理装置。在该改性处理装置16E中，例如在500℃以下的低温下，将上述高电介质薄膜4暴露在紫外线和非活性气体，或紫外线和O2气中，从而进行改性，使碳成分从膜中脱离，并使膜热压配合，提高其密度。
相对上述高电介质薄膜4的一系列的改性动作是指：由该改性处理装置16E进行的单独的改性工序的情况，和合并进行该改性工序和由先前的再氧化处理装置进行的再氧化工序这两个工序的情况。该改性处理装置16E是紫外线处理装置的一种。
而且，如后文所述，在该改性工序中，依据实施例的方式，存在使用紫外线和非活性气体的情况，以及使用紫外线和氧气的情况。
第六个处理装置16F是进行用于形成氮化膜6(参照图15)的氮化处理的氮化处理装置。在该氮化处理装置16F中，在N2气体、NH3气体的存在下，使用等离子体对高电介质薄膜4的表面进行氮化处理，由此形成SiN等氮化膜6。而且，如后文所述，依据实施例的方式，也存在不进行该氮化工序的情况，或改变进行的顺序的情况。
此外，在上述各处理装置16A～16F依据后述的实施例的方式而不被使用的情况下，当然可以不设置该不使用的装置。
接着，对在上述基底成膜处理装置16B、再氧化处理装置16D和改性处理装置16E的各处理装置中共同的紫外线处理装置的结构进行说明。
该紫外线处理装置22(在16B、16D、16E的各装置中共同的结构)，具有例如能够真空排气的铝制的筒体状的处理容器24。在该处理容器24内设置有用于在其上面载置半导体晶片W的载置台26，在该载置台26内埋设有用于加热上述晶片W的电阻加热器28。在该载置台26的下面的中央部连接有延伸到下方、内部形成为中空密闭状的旋转支柱30，该旋转支柱30插入并贯通设置在容器底部24A上的贯通孔32。并且，在该贯通孔32中插入设置有磁性流体密封件34，其在允许上述旋转支柱30的旋转的同时将上述处理容器24内维持在气密的密封状态，并且支撑该旋转支柱30。
在该旋转支柱30的下部设置有齿轮机构36，由电动机38驱动该齿轮机构36，由此能够使上述旋转支柱30和载置台26一体地旋转。此外，在该中空状的旋转支柱30内，配设有与上述电阻加热器28连接的供电线40，该供电线40的下端与设置在旋转支柱30的下端部的集电环(slip ring)42连接，从外部进行供电。
在上述处理容器24的底部24A上设置有排气口44，在该排气口44上连接有在途中设置有压力调整阀46、真空泵48等的排气通路50，根据需要，能够将上述处理容器24内维持为规定的压力而进行抽真空。
此外，在该处理容器24的顶部24B上形成有细长的照射孔52，并且在该照射孔52上，通过O形圈等密封部件56气密地安装有具有相对紫外线的透过性的透过窗54。并且，在该透过窗54的外侧设置有紫外线灯58，通过上述透过窗54，能够对旋转状态的晶片W的表面照射紫外线。
此外，在处理容器24的侧壁上设置有能够开关的闸阀G，能够通过开放的闸阀G在其与共用搬送室14之间搬入搬出晶片W。
此外，在上述闸阀G的安装位置的相反侧的容器侧壁上，作为气体导入单元例如设置有气体喷嘴60，能够将所需要的气体控制流量地供向处理容器24内。这里的供给的气体，在基底成膜装置16B和再氧化处理装置16D中使用的情况下为氧气。此外，在改性处理装置16E中使用的情况下，在进行紫外线-氧(UV-O2)处理时供给氧气，在进行紫外线-非活性气体(UV-非活性)处理时供给非活性气体。此处，作为非活性气体，能够使用N2、He、Ar、Ne、Ke、Xe中任一种或一种以上的混合气体，图中的例子表示使用Ar气的情况。
在这样的紫外线处理装置22中进行处理的情况下，在载置台26上载置晶片W，由电阻加热器28使该晶片W维持在规定的温度，同时旋转载置台26的整体。并且，向处理容器24内供给与处理方式对应的气体，例如O2气或者Ar气(非活性气体)，将处理容器24内维持在规定的压力。与此同时，使紫外线灯58工作，通过透过窗54向旋转中的晶片W的表面照射紫外线，进行规定的处理。此处，作为紫外线，什么样的波长都是可以的，但作为代表性的波长，能够使用辐射以172nm、183nm、258nm等各波长为主体的波长的紫外线的紫外线灯，优选使用辐射以172nm的波长为主体的波长的紫外线的受激准分子灯。
而且，由于上述基底成膜装置16B、再氧化处理装置16D和改性处理装置16E如上述所示结构分别相同，所以可以设置一个或者两个紫外线处理装置22，使得使用的气体种类相同或者进行变更，从而分别进行上述各处理。
接着，对使用图1所示的处理系统12和图2所示的紫外线处理装置22(16B、16D、16E)进行的本发明方法进行说明。
<第一实施例>
首先，对本发明方法的第一实施例进行说明。
图3是表示本发明方法的第一实施例的工序的流程图。首先将未处理的半导体晶片W，通过两个负载锁定室18A、18B(参照图1)中的任意一个负载锁定室，取入共用搬送室14内，并将其搬入前处理装置16A，进行前处理工序(步骤S1)。在该前处理工序中，如上所述，使用氮自由基、氢自由基和NF3气体等，除去附着在晶片表面上的自然氧化膜。
这样，如果前处理装置处理结束，则将该晶片W从上述前处理装置16A移载至基底成膜处理装置16B，进行基底膜形成工序(步骤S2)。该基底成膜装置16B形成为图2所示的结构，使处理容器24内为O2气体气氛，使载置台26上载置的晶片W旋转，同时从紫外线灯58向晶片表面照射紫外线，使晶片表面氧化，由此能够在面内均匀性高的状态下形成由非常薄的SiO2膜构成的基底膜2(参照图15)。这时的处理压力较低，例如为2.6～133Pa左右。此外，处理温度例如为450～700℃左右。基底膜2的目标厚度例如为4
Figure A20068004831200141
左右，紫外线的照射时间非常短。
这样，如果基底膜形成工序结束，则将该晶片W从上述基底成膜装置16B移载至CVD处理装置16C，进行高电介质薄膜形成工序(步骤S3)。在该高电介质薄膜形成工序中，使用有机金属化合物材料，通过热CVD在晶片表面上形成高电介质薄膜4(参照图15)。
作为该高电介质薄膜4，如上所述，对高熔点金属例如Hf(铪)的氧化物(HfO)、该氧化物的硅酸盐(HfSiO)等进行成膜。该高电介质薄膜4的膜厚例如为10～50
Figure A20068004831200142
左右。这时的处理温度例如在350～600℃的范围内。此外，处理压力例如在35～400Pa的范围内。
此外，作为上述包含铪的高熔点金属材料，能够使用选自四二甲胺基铪Hf[N(CH3)2]4、二甲基双(环戊二烯基)铪Hf(CH3)2(C5H5)2中的一种材料。
这样，如果高电介质薄膜形成工序结束，则将该晶片W从上述CVD成膜装置16C移载至改性处理装置16E，进行本发明的特征的改性工序(步骤S4)。而且，因为这里没有使用再氧化处理装置16D，所以跳过该装置。
该改性处理装置16E形成为图2所示的结构，使处理容器24内为作为非活性气体的例如Ar气体气氛，使载置台26上载置的晶片W旋转，同时通过紫外线灯58对晶片表面照射紫外线，进行在晶片表面上形成的高电介质薄膜4(参照图15)的改性处理。
这里的处理压力例如在2.6～133Pa的范围内。此外，处理温度为不切断上述高电介质薄膜4中的氧键的低温度，例如在500℃以下的温度下进行。并且，考虑到改性的效率，优选将处理温度设定为450℃左右。此外，处理时间也依据高电介质薄膜4的膜厚，例如为300～1800sec左右。
通过该改性工序将高电介质薄膜4中残存的有机物成分，特别是碳成分除去，膜进行热压配合而变得坚固。其结果是，高电介质薄膜4的膜密度提高、致密化，因此能够防止缺损的发生，能够维持高介电常数状态。
因为这样能够改善高电介质薄膜4的膜质，所以能够使其电特性良好。而且，在该第一实施例中，由改性工序单独进行改性操作。
这样，如果改性工序结束，则将该晶片W从上述改性处理装置16E移载至氮化处理装置16F，进行氮化工序(步骤S5)。
在该氮化工序中，在N2气、或NH3气体气氛中，产生等离子体，产生上述气体种类的自由基和氮自由基，使该自由基作用在上述高电介质薄膜4的表面而进行氮化，从而形成氮化膜6(参照图15)。
这样，如果氮化工序结束，则将该晶片W从氮化处理装置16F中取出，进而将晶片W通过负载锁定室向外部搬出，在该处理系统12中的一系列的处理结束。
之后，在该晶片W上，如图15所示形成栅电极8，完成晶体管即半导体装置。
此处，进行实验，对改性工序中的紫外线照射的有效性进行评价，说明其评价结果。
图4是表示紫外线照射对高电介质薄膜的膜厚和碳浓度的影响的图表。
图4A表示紫外线的照射时间和膜厚的关系，图4B表示膜厚的深度方向上的碳浓度分布。首先，图4A的图表中的横轴表示紫外线照射时间，纵轴表示膜厚的变化量。图4A中的特性A表示没有紫外线照射(UV)的情况，特性B表示有紫外线照射(特性A、B都是在Ar气氛中)的情况。此外，将初期的高电介质薄膜的厚度设定为40
Figure A20068004831200151
，将其加热到450℃并设置在Ar气氛中。使用光学膜厚测定器(Ellipsometer：椭偏仪)测定膜厚的变化。
从该图表可知，特性A、B都是从实验开始到300sec左右，膜厚迅速减少。这是由于在膜的表面上堆积的有机物成分，主要是碳成分脱离。并且，在此之后，没有UV照射的特性A中的膜厚一点一点地直线性变厚。其理由是，由于残留在膜表面上的O2成分、H2O成分，膜表面被氧化，其结果是膜厚逐渐变厚。
与此相对，有UV照射(波长：172nm)的特性B，在此之后，膜厚一度增加，但其后则一点一点地直线性减少。其理由是，高电介质薄膜本身通过UV照射逐渐地热压配合，变得致密，其结果是膜厚减少。这样，能够确认通过UV照射，能够使高电介质薄膜热压配合，使其密度致密。另外，测定高电介质薄膜的密度、膜厚、粗糙度(表面粗糙度)，其结果表示在下述表1中。其中，该测定使用XRR(X射线反射率法)。
[表1]
Figure A20068004831200161
从上述表1中可知，关于膜的密度，从初始值的5.17g/cm3开始，在没有UV照射的情况下一定程度地增大，达到5.16g/cm3，与此相对，在有UV照射的情况下大幅增大到5.38g/cm3，能够确认在有UV照射的情况下，膜密度能够大幅增大。
此外，关于膜厚，从初始值的3.34nm开始，在没有UV照射的情况下仅是变薄至3.31nm，与此相对，在有UV照射的情况下大幅度变薄，达到3.22nm，能够确认在有UV照射的情况下，膜厚大幅度变薄。
此外，关于粗糙度，与初始值相比几乎没有变化，能够确认没有产生任何问题。
此外，在图4B中，在图中表示了制作而成的样品试料的状态，在硅基板上，分别以10nm的厚度形成两层由HfSiO构成的高电介质薄膜，下层的高电介质薄膜在Ar气氛下进行30分钟的UV照射，上层的高电介质薄膜不进行UV照射。此外，加热温度设定为450℃。然后，以该两层高电介质薄膜的厚度方向作为深度方向，利用SIMS(二次离子质量分析法)测定碳浓度。图中的X、Y相当于各层的厚度。
从该图4B所示的图表可知，在没有UV照射的情况下碳浓度为6.0×1019atoms/cm3，与此相对，在有UV照射的情况下碳浓度为1.3×1019atoms/cm3，大幅度减少，能够确认通过UV照射能够使碳浓度大幅减少。
<第二实施例>
接着对本发明方法的第二实施例进行说明。
图5是表示本发明方法的第二实施例的工序的流程图。该第二实施例与基于图3说明的第一实施例的不同点是，在图3中的步骤S3和步骤S4之间，设计有进行再氧化工序的步骤S3-1。在该情况下，通过该步骤S3-1的再氧化工序和步骤S4的改性工序这两个工序进行改性操作。
具体地说，如果步骤S3中的高电介质薄膜形成工序结束，则将该晶片W从CVD处理装置16C移载至再氧化处理装置16D(参照图1)，进行作为本发明方法的特征的再氧化处理(S3-1)。
该再氧化处理装置16D形成为图2所示的结构，使处理容器24内为O2气体气氛，使载置台26上载置的晶片W旋转，同时由紫外线灯58对晶片表面照射紫外线。该紫外线优选是以波长172nm为主体的紫外线。这一点在此后的第三～第七各实施例中是共同的事项。
在该情况下，作为晶片温度的处理温度是不切断高电介质薄膜4中的氧键的温度，例如为500℃以下，优选是加热维持在450℃左右。
此外，这时的处理压力例如在2.6～133Pa的范围内，优选在2.6～65Pa的范围内，适当地调整基于氧的紫外线的衰减。这一点在此后的第三～第七各实施例中是共同的事项。此外，处理时间也基于高电介质薄膜4的膜厚，例如为15～180sec左右。
这样在O2气体的存在下通过照射紫外线产生氧自由基，该产生的氧自由基侵入高电介质薄膜4中进行再氧化，能够修复膜中的氧缺损的部分。即，在已形成高电介质薄膜4的状态下，不希望在该膜中存在氧缺损部分，所以进行上述再氧化处理，由此能够通过氧自由基修复上述氧缺损部分，从而能够相应地提高膜质。
此外，通过该O2气体气氛中的紫外线照射，能够除去高电介质薄膜4中残存的有机物成分，特别是能够除去碳成分，并且膜进行热压配合而变得坚固。其结果是，高电介质薄膜4的膜密度提高、被致密化，所以能够防止缺损的发生，维持高介电常数状态。而且，能够抑制作为基底膜2的SiO2膜的膜厚的增加。这样的O2气体气氛中的紫外线照射的作用，在此后的第三～第七各实施例中也是共同的事项。
此外，在进行该再氧化处理的情况下，氧自由基穿透高电介质薄膜4到达其与硅基板侧的界面时，在该界面部分形成SiO2膜，使基底膜2变得更厚。因此，为了防止这样的情况，将该再氧化处理时的处理条件设定为氧自由基不会穿透高电介质薄膜4的条件。这样的处理条件是，例如压力为2.67Pa左右，时间是15sec左右。
这样，如果再氧化工序结束，则转移到下一步骤S4，进行上述的改性工序和此后的工序。
在该第二实施例的情况下不仅能够发挥与先前的第一实施例同样的作用效果，而且如上所述，能够修复高电介质薄膜4的氧缺损，进一步改善膜质，同时能够减少碳浓度，进行热压配合使膜密度提高。
<第三实施例>
接着对本发明的第三实施例进行说明。
图6表示本发明方法的第三实施例的工序的流程图。
该第三实施例仅是将图5所示的第二实施例的步骤S3-1的再氧化工序和步骤S4的改性工序的顺序调换，将进行再氧化工序的步骤标记为S4-1。
该第三实施例的情况不仅能够发挥与先前的第一实施例同样的作用效果，而且与第二实施例同样地，能够修复高电介质薄膜4的氧缺损，进一步改善膜质，同时能够减少碳浓度，进行热压配合使膜密度提高。
此外，认为在步骤S4的改性工序中，在Ar气氛中对高电介质薄膜4照射紫外线时，由于该膜表面受到由能量高的紫外线引起的损伤而发生氧缺损，因此，如该第三实施例所示，在该改性工序之后再进行实施再氧化工序的改性处理，则能够由该再氧化工序修复上述氧缺损，从而能够相应地进一步提高膜质。
<第四实施例>
接着对本发明的第四实施例进行说明。
图7是表示本发明方法的第四实施例的工序的流程图。
如图7所示，该第四实施例是不进行图5所示的第二实施例的步骤S2的基底膜形成工序的省略的流程，从步骤S1的前处理工序直接转移到步骤S3的高电介质薄膜形成工序。此后的各工序与第二实施例的情况相同。但是，此处，作为再氧化工序中的处理条件，为了形成基底膜，进行使得产生的氧自由基能够穿透高电介质薄膜4的条件设定。这样的处理条件是，例如压力为2.67Pa左右，时间为60sec左右。
在该第四实施例中，因为如上所述省略基底膜形成工序，所以表面上看来没有形成基底膜2(参照图15)。但是，实际上在进行步骤S3-1的再氧化工序时，通过在O2气体的存在下照射紫外线而产生的氧自由基侵入高电介质薄膜4中进行再氧化，修复膜中的氧缺损的部分，并且一部分的氧自由基穿透该高电介质薄膜4中到达与硅基板的表面的分界，其结果是，使硅氧化，在此处形成由SiO2构成的基底膜2。即，在该第四实施例的情况下，在叠层形成高电介质薄膜4之后，在其与硅基板的分界面形成基底膜2。这样，在该第四实施例中，再氧化工序除了具有原来的修复氧缺损的作用之外，还具有形成基底膜的作用。
在该第四实施例的情况下，不仅能够发挥与先前的第二实施例同样的作用效果，还能够降低碳浓度，进行热压配合而提高膜密度。此外，因为省略步骤S2的基底膜形成工序，所以能够相应地提高生产能力。
<第五实施例>
接着对本发明的第五实施例进行说明。
图8是表示本发明方法的第五实施例的工序的流程图。
如图8所示，该第五实施例是不进行图6所示的第三实施例的步骤S2的基底膜形成工序的省略的流程，从步骤S1的前处理工序直接转移到步骤S3的高电介质薄膜形成工序。这一点与先前的第四实施例相同。并且，此后的各工序与第三实施例的情况相同。但是，此处作为再氧化工序中的处理条件，为了形成基底膜，进行使得产生的氧自由基能够穿透高电介质薄膜4的条件设定。这样的处理条件是，例如压力为2.67Pa左右，时间为60sec左右。
在该第五实施例中，因为如上所述省略基底膜形成工序，所以与先前的第四实施例的情况相同，表面上看来没有形成基底膜2(参照图15)。但是，实际上在进行步骤S4-1的再氧化工序时，通过在O2气的存在下照射紫外线而产生的氧自由基侵入高电介质薄膜4中进行再氧化，修复膜中的氧缺损的部分，并且一部分的氧自由基穿透该高电介质薄膜4中，到达其与硅基板的表面的分界，其结果是，使硅氧化，在此处形成由SiO2构成的基底膜2。即，在该第五实施例的情况下，在叠层形成高电介质薄膜4之后，在其与硅基板的分界面形成基底膜2。这样，在该第五实施例中，再氧化工序不仅具有原来的氧缺损的修复作用，还具有形成基底膜的作用。
该第五实施例的情况下，不仅能够发挥与先前的第三实施例同样的作用效果，还能够减少碳浓度，进行热压配合而提高膜密度。此外，因为省略步骤S2的基底膜形成工序，所以能够相应地提高生产能力。
<第六实施例>
接着对本发明方法的第六实施例进行说明。
图9是表示本发明方法的第六实施例的工序的流程图。
如图9所示，该第六实施例，在图3所示的第一实施例的步骤S4的改性工序中，将在照射紫外线的同时供给的气体从Ar气(非活性气体)改换为氧(O2)气，其他的各工序与第一实施例的情况相同。
如该第六实施例所示，在这里的改性工序中，使处理容器24内不是非活性气体气氛而是氧气气氛，使载置台26上载置的晶片W旋转，并且通过紫外线灯58向晶片表面照射紫外线，进行在晶片表面形成的高电介质薄膜4(参照图15)的改性处理。
这里的处理压力例如在2.6～133Pa的范围内，优选在2.6～65Pa的范围内。此外，处理温度与第一实施例的情况相同，在不切断上述高电介质薄膜4中的氧键的低温，例如500℃以下的温度下进行。并且，考虑到改性的效率，优选将处理温度设定为450℃左右。此外，处理时间也依据高电介质薄膜4的膜厚，为15～180sec左右。与先前的第一实施例的情况相比，该处理时间要短得多。
通过该改性处理，与先前的第一实施例的情况相同，使高电介质薄膜4中残存的有机物成分，特别是碳成分脱离，膜进行热压配合而变得坚固。其结果是，因为高电介质薄膜4的膜密度提高、致密化，所以能够防止缺损的发生，维持高介电常数状态。因为这样能够改善高电介质薄膜4的膜质，所以能够使其电特性良好。
此外，在该第六实施例中，通过紫外线照射而产生的氧自由基侵入高电介质薄膜4中进行再氧化，能够修复膜中的氧缺损的部分，能够兼具例如在第二实施例等中说明的再氧化工序的功能。
此处，进行实验，对如上所述的O2气氛中的紫外线照射(UV-O2)的改性处理的有效性进行评价，对其评价结果进行说明。
图10是表示紫外线照射和气氛气体对高电介质薄膜的碳浓度的影响的图表。并且测定高电介质薄膜的密度、膜厚、粗糙度(表面粗糙度)，将结果表示在下列表2中。其中，该测定使用XRR(X射线反射率法)。
[表2]
Figure A20068004831200211
从上述表2中可知，关于膜的密度，在UV-O2照射的情况下从初始值的4.48g/cm3大幅增大到4.71g/cm3，能够确认UV-O2照射能够使膜密度大幅增大。
此外关于膜厚，在UV-O2照射的情况下从初始值的3.32nm大幅变薄到3.24nm，能够确认UV-O2照射的情况下能够使膜厚大幅变薄。
此外关于粗糙度，与初始值相比几乎没有变化，能够确认没有产生任何问题。
在图10中，图中表示了制作而成的样品试料的状态，与在图4B中表示的情况大致相同，在硅基板上，分别以10nm的厚度形成两层由HfSiO构成的高电介质薄膜，下层的高电介质薄膜在Ar气氛下或者O2气氛下进行30分钟的UV照射，上层的高电介质薄膜不进行UV照射。此外，加热温度设定为450℃。并且，以该两层的高电介质薄膜的厚度方向作为深度方向，通过SIMS测定碳浓度。图中的X、Y相当于各层的厚度。
特性C表示Ar气氛中的UV照射的情况，特性D表示O2气氛中的UV照射的情况。此处，Ar气氛中的UV照射的情况下的照射时间为30分钟，与此相对，O2气氛中的UV照射的情况下的照射时间为1分钟。从该图表中可知，关注区域Y的部分，特性D所表示的O2气氛中的UV照射的情况中，虽然照射时间仅为很短的1分钟，但碳浓度以与特性C所表示的Ar气氛中的UV照射的情况相同、或其以下的方式减少。因此能够确认，如果进行利用O2气氛中的UV照射的改性处理，则能够在短时间中得到所希望的效果，从而能够有利于提高生产能力。
<第七实施例>
接着对本发明的第七实施例进行说明。
图11是表示本发明方法的第七实施例的工序的流程图。
如图11所示，该第七实施例是不进行图10所示的第六实施例的步骤S2的基底膜形成工序的省略的流程，与在图7中表示的第四实施例同样，从步骤S1的前处理工序直接转移到步骤S3的高电介质薄膜形成工序。此后的各工序与第六实施例的情况相同。
在该第七实施例中，因为如上所述省略基底膜形成工序，所以与先前的第四实施例同样，表面上看来没有形成基底膜2(参照图15)。但是，实际上在步骤S4中进行改性工序时，通过在O2气体的存在下照射紫外线而产生的氧自由基侵入高电介质薄膜4中进行再氧化，修复膜中的氧缺损的部分，并且一部分的氧自由基穿透该高电介质薄膜4中到达其与硅基板的表面的分界，其结果是，使硅氧化，在此处形成由SiO2构成的基底膜2。即，在该第七实施例的情况下，在叠层形成高电介质薄膜4之后，在其与硅基板的分界面形成基底膜2。这样，在该第七实施例中，改性工序除了具有原来的降低碳浓度的作用和对膜进行热压配合的作用以外，还具有修复氧缺损的作用和形成基底膜的作用。
在该第七实施例的情况下，不仅能够发挥与先前的第六实施例同样的作用效果，还因为省略了步骤S2的基底膜形成工序，所以能够相应地提高生产能力。
而且，在上述各实施例中，在高电介质薄膜的改性处理之后，最后必然进行氮化处理，但是该氮化工序也可以在即将进行上述改性处理之前进行，此外，该氮化工序本身也可以不进行而被省略。
<UV-O2处理和UV-Ar处理的评价>
接着，对在上述各实施例中进行的O2气氛中的紫外线照射工序(以下也称作“UV-O2处理”)、非活性气体(Ar)气氛中的紫外线照射工序(以下也称作“UV-Ar处理”)的作用进行更为详细的说明。
图12是表示EOT与栅极漏电流的关系的图表。此处，对进行上述第二～第七实施例中表示的UV-O2处理的情况，和不进行的情况分别进行评价，为了进行比较，也表示进行现有的利用等离子体的氧自由基处理时的结果。此外，改变处理时间进行三次UV-O2处理。其中，EOT是将由作为高电介质薄膜的HfSiO膜和基底膜的SiO2膜的叠层而形成的栅极绝缘膜的电容换算成单一的SiO2膜厚的值。此外，在紫外线的照射中，利用受激准分子灯，使用以波长172nm为主体的紫外线，此外UV-O2处理时的处理压力设定为65Pa以下，尽量不产生紫外线的由氧引起的衰减。这些要点在图13和图14所示的情况中也是相同的。
从图12可知，在现有的利用等离子体氧自由基处理的改性中，栅极漏电流相当多，而且会使EOT大幅增加。与此相对，能够确认在进行UV-O2处理的情况下，处理时间越长，越能够抑制栅极漏电流。其理由是，通过UV-O2处理使碳浓度减少，并修复了氧缺损。但是，关于EOT，其随着处理时间的增长而逐渐增加，成为不希望得到的结果。此外，在现有的等离子体氧自由基处理的情况下，不能够控制氧自由基浓度，它会变得过高而使基底膜的SiO2膜厚增加，使得栅极绝缘膜的EOT大幅增加，但是在本发明的UV-O2处理的情况下，通过调整紫外线的强度、O2分压，能够调整氧自由基浓度，能够控制EOT的增加。
图13与图12的情况有一部分关联，是表示UV-O2处理(波长：172nm)与EOT和陷阱密度的关系的图表。这里为了进行比较，也共同记载有现有的等离子体氧自由基的情况下的结果。图13A表示UV-O2处理时间和EOT的关系，图13B表示UV-O2处理时间和陷阱密度的关系。此处，使UV-O2处理时间在0～90sec之间变化。此外现有的等离子体氧自由基处理的处理时间是10sec。其中，UV-O2处理时间为0sec当然是指没有实施UV-O2处理。
如图13A所示，在现有的等离子体氧自由基的情况下，膜厚的增加量H1(以0sec为基准)非常大，判定为不希望出现的情况。与此相对，在进行UV-O2处理的情况下，处理时间增长，EOT就一点点地增加，但即使处理时间是90sec，相对于原来的膜厚1.32nm左右，其增加量H2为0.1nm以下，与现有的等离子体氧自由基处理相比，能够大幅抑制EOT的增加。
此外，如图13B所示，关于陷阱密度，在现有的等离子体氧自由基处理中，在2.5×1011cm-2左右是非常好的。与此相对，对于UV-O2处理，该处理时间越长，陷阱密度就会逐渐降低而变得良好，在进行到90sec左右时，能够确认成为与现有的等离子体氧自由基处理的情况大致相同的值。这样陷阱密度随着处理时间的增加而降低的理由是，在随着处理时间的经过使碳脱离并致密化时，也同时使陷阱脱离，氧缺损减少。
上述图13A和图13B是权衡选择的关系，因此在实际的处理中，根据作为目标的EOT、作为目标的陷阱密度任意地决定上述UV-O2处理时间。图14是表示UV-O2处理、UV-Ar处理等对平带电压(Vfb)和陷阱密度的关系造成的影响的图表。其中，紫外线的波长使用以172nm为主体的波长。
上述平带电压(Vfb)与栅极绝缘膜所具有的固定电荷的量相对应，该固定电荷影响晶体管的阈值电压。陷阱密度和平带电压并不是独立的关系，在现有的栅极绝缘膜的形成方法中两者具有以直线M1所表示的相关关系。
在一般的晶体管的制造工序中，在栅极绝缘膜形成后有退火处理工序，依存于该处理时间，处理时间变长时陷阱密度依次降低，与此相关联地平带电压也向零方向转移。
此处，不经过上述退火处理工序的组A和经过退火处理工序的组B被很明显地区分开。在上述组A中，举出仅进行UV-O2处理(60sec)的情况X1和仅进行UV-Ar处理的情况X2这两个例子。此外在组B中，分别表示未进行任何UV处理的情况Y1，仅进行UV-Ar处理的情况Y2，和将处理时间分别改变为15sec、60sec、90sec而仅进行UV-O2处理的情况Z1、Z2、Z3。
在现有的栅极绝缘膜的形成方法中，陷阱密度和平带电压依存于上述退火处理，仅能够进行被直线M1的相关关系限制的调整。
与此相对，组A内的情况X1、X2和组B内的情况Y1、Y2、Z1～Z3的各自的排列是沿着纵轴大致平行的方向。换言之，可知在各组A、B内，能够几乎不使平带电压Vfb变化地仅选择性地改变陷阱密度。即，与上述退火处理工序无关，通过进行UV-O2处理、UV-Ar处理，能够几乎不使平带电压Vfb变化地仅选择性地控制陷阱密度的因子。
<变形例>
在上述各实施例中，以主要使用Hf(铪)作为高熔点金属的情况为例进行了说明，但是并不限定于此，也可以使用Ta(钽)、Ti(钛)、W(钨)、Zr(锆)等，将其氧化物、或者其氧化物的硅化物(硅酸盐)用作高电介质薄膜。
在该情况下，上述含有钽的有机金属化合物材料能够使用选自叔丁基亚氨基三(二乙胺基)钽(TBTDET)：[(NEt2)3TaN-But]、五(乙基甲基氨基)钽(PEMAT)：[Ta(NMeEt)5]、五(二甲胺基)钽(PDMAT)：[Ta(NMe2)5]、五(二乙胺基)钽(PDEAT)：[Ta(NEt2)6]、叔丁基亚氨基三(乙基甲基氨基)钽(TBTMET)：[(NEt2Me)3TaN-But]、叔戊基亚氨基三(二甲胺基)钽(TBTDMT)：[(NMe2)3TaN-But]、叔戊基亚氨基三(二甲胺基)钽(Taimata，商品名)：[(NMe2)3TaNC(CH3)2C2H5](Ta(Nt-Am)(NMe2)3)中的一种材料。
上述含有钛的有机金属化合物材料能够使用选自四(二乙胺基)钛Ti[N(C2H5)2]4、四(二甲胺基)钛Ti[N(CH3)2]4、四(乙基甲基氨基)钛Ti[N(CH3)(C2H5)]4中的一种材料。
上述含有钨的有机金属化合物材料能够使用选自六羰基钨W(CO)6、双(叔丁亚氨基)双(二甲胺基)钨(t-ButN)2(Me2N)2W中的一种材料。
此外，这里说明了以半导体晶片作为被处理体的例子，但是并不限定于此，在玻璃基板、LCD基板、陶瓷基板等中也能够应用本发明。

Claims (20)

1.一种高电介质薄膜的改性方法，该高电介质薄膜使用有机金属化合物材料、形成在被处理体的表面，该改性方法的特征在于，包括：
准备在表面上形成有所述高电介质薄膜的所述被处理体的准备工序；和
维持所述被处理体在规定的温度，并且在非活性气体的气氛中对所述高电介质薄膜照射紫外线，由此进行所述高电介质薄膜的改性的改性工序。
2.根据权利要求1所述的高电介质薄膜的改性方法，其特征在于，还包括：
再氧化工序，其是在即将进行所述改性工序之前进行的工序，维持所述被处理体在规定的温度，并在氧气的气氛中对所述高电介质薄膜照射紫外线，由此修复所述高电介质薄膜中的氧缺损。
3.根据权利要求2所述的高电介质薄膜的改性方法，其特征在于：
在所述氧气的气氛中对所述高电介质薄膜照射紫外线的工序中的处理压力在2.6～65Pa的范围内。
4.根据权利要求1所述的高电介质薄膜的改性方法，其特征在于，还包括：
再氧化工序，其是紧接着所述改性工序进行的工序，维持所述被处理体在规定的温度，并在氧气的气氛中对所述高电介质薄膜照射紫外线，由此修复所述高电介质薄膜中的氧缺损。
5.根据权利要求4所述的高电介质薄膜的改性方法，其特征在于：
在所述氧气的气氛中对所述高电介质薄膜照射紫外线的工序中的处理压力在2.6～65Pa的范围内。
6.一种高电介质薄膜的改性方法，该高电介质薄膜使用有机金属化合物材料、形成在被处理体的表面，该改性方法的特征在于，包括：
准备在表面上形成有所述高电介质薄膜的所述被处理体的准备工序；和
维持所述被处理体在规定的温度，并在氧气的气氛中对所述高电介质薄膜照射紫外线，由此进行所述高电介质薄膜的改性的改性工序。
7.根据权利要求6所述的高电介质薄膜的改性方法，其特征在于：
在所述氧气的气氛中对所述高电介质薄膜照射紫外线的工序中的处理压力在2.6～65Pa的范围内。
8.根据权利要求1所述的高电介质薄膜的改性方法，其特征在于：
所述紫外线是波长以172mm为主体的紫外线。
9.根据权利要求1所述的高电介质薄膜的改性方法，其特征在于：
在所述高电介质薄膜的下层，形成有由通过氧化处理形成的SiO2膜构成的基底膜。
10.根据权利要求9所述的高电介质薄膜的改性方法，其特征在于：
所述基底膜通过在被处理体的表面上形成所述高电介质薄膜的高电介质薄膜形成工序之前进行的基底膜形成工序而形成。
11.根据权利要求9所述的高电介质薄膜的改性方法，其特征在于：
所述基底膜在进行所述改性工序时同时形成。
12.根据权利要求1所述的高电介质薄膜的改性方法，其特征在于：
所述改性工序中的规定的温度是不切断所述高电介质薄膜的氧键的温度。
13.根据权利要求12所述的高电介质薄膜的改性方法，其特征在于：
所述改性工序中的规定的温度为500℃以下。
14.根据权利要求1所述的高电介质薄膜的改性方法，其特征在于：
所述高电介质薄膜由高熔点金属的氧化物或该氧化物的硅酸盐构成。
15.根据权利要求14所述的高电介质薄膜的改性方法，其特征在于：
所述高熔点金属是Hf、Ta、Ti、W、Zr中的任一种。
16.根据权利要求1所述的高电介质薄膜的改性方法，其特征在于：
在所述改性工序之后，进行用于氮化所述高电介质薄膜的表面的氮化工序。
17.根据权利要求1所述的高电介质薄膜的改性方法，其特征在于：
在所述改性工序之前，进行用于氮化所述高电介质薄膜的表面的氮化工序。
18.根据权利要求1所述的高电介质薄膜的改性方法，其特征在于：
所述高电介质薄膜为晶体管的栅极绝缘膜。
19.根据权利要求1所述的高电介质薄膜的改性方法，其特征在于：
所述非活性气体为N2、He、Ar、Ne、Kr、Xe中任意的一种以上。
20.一种半导体装置，其特征在于：
包括通过权利要求1所述的改性方法被改性的高电介质薄膜作为栅极绝缘膜。
CN2006800483123A 2005-12-20 2006-11-22 高电介质薄膜的改性方法和半导体装置 Expired - Fee Related CN101341584B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP367176/2005 2005-12-20
JP2005367176 2005-12-20
JP209945/2006 2006-08-01
JP2006209945A JP2007194582A (ja) 2005-12-20 2006-08-01 高誘電体薄膜の改質方法及び半導体装置
PCT/JP2006/323323 WO2007072649A1 (ja) 2005-12-20 2006-11-22 高誘電体薄膜の改質方法及び半導体装置

Publications (2)

Publication Number Publication Date
CN101341584A true CN101341584A (zh) 2009-01-07
CN101341584B CN101341584B (zh) 2010-05-19

Family

ID=38188432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800483123A Expired - Fee Related CN101341584B (zh) 2005-12-20 2006-11-22 高电介质薄膜的改性方法和半导体装置

Country Status (5)

Country Link
US (1) US7867920B2 (zh)
JP (1) JP2007194582A (zh)
KR (1) KR101019799B1 (zh)
CN (1) CN101341584B (zh)
WO (1) WO2007072649A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956695A (zh) * 2011-08-19 2013-03-06 台湾积体电路制造股份有限公司 具有高k栅极介电层的半导体器件及其制造方法
CN105206526A (zh) * 2014-06-23 2015-12-30 东京毅力科创株式会社 基板处理方法、基板处理装置以及基板处理系统
CN105280490A (zh) * 2014-07-17 2016-01-27 格罗方德半导体公司 用于蚀刻低介电常数材料的各向异性材料损坏制程
CN114446513A (zh) * 2020-11-04 2022-05-06 进营全球株式会社 柔性扁平电缆与包含柔性扁平电缆的叠层母排
CN115584487A (zh) * 2022-10-18 2023-01-10 合肥安德科铭半导体科技有限公司 一种双(烷基亚胺基)双(烷基胺基)钨(vi)的制备方法及应用

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
JP4344886B2 (ja) * 2004-09-06 2009-10-14 東京エレクトロン株式会社 プラズマ処理装置
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US8282768B1 (en) 2005-04-26 2012-10-09 Novellus Systems, Inc. Purging of porogen from UV cure chamber
US8137465B1 (en) 2005-04-26 2012-03-20 Novellus Systems, Inc. Single-chamber sequential curing of semiconductor wafers
US8454750B1 (en) * 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8398816B1 (en) 2006-03-28 2013-03-19 Novellus Systems, Inc. Method and apparatuses for reducing porogen accumulation from a UV-cure chamber
JP5032145B2 (ja) 2006-04-14 2012-09-26 株式会社東芝 半導体装置
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
FR2955697B1 (fr) * 2010-01-25 2012-09-28 Soitec Silicon Insulator Technologies Procede de recuit d'une structure
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US10347547B2 (en) 2016-08-09 2019-07-09 Lam Research Corporation Suppressing interfacial reactions by varying the wafer temperature throughout deposition
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US11193206B2 (en) * 2017-03-15 2021-12-07 Versum Materials Us, Llc Formulation for deposition of silicon doped hafnium oxide as ferroelectric materials
US11081337B2 (en) * 2017-03-15 2021-08-03 Versum Materials U.S., LLC Formulation for deposition of silicon doped hafnium oxide as ferroelectric materials
KR102358817B1 (ko) * 2017-07-04 2022-02-09 한국전자통신연구원 광소자의 제조 방법
JP6654716B2 (ja) * 2019-01-21 2020-02-26 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法およびゲート形成方法
JP7321730B2 (ja) * 2019-03-14 2023-08-07 キオクシア株式会社 半導体装置の製造方法
KR102563298B1 (ko) * 2021-01-18 2023-08-03 주식회사 유진테크 박막의 불순물 제거방법 및 기판 처리 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3540234B2 (ja) * 2000-02-14 2004-07-07 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6500499B1 (en) * 2000-03-10 2002-12-31 Air Products And Chemicals, Inc. Deposition and annealing of multicomponent ZrSnTi and HfSnTi oxide thin films using solventless liquid mixture of precursors
US6596343B1 (en) * 2000-04-21 2003-07-22 Applied Materials, Inc. Method and apparatus for processing semiconductor substrates with hydroxyl radicals
JP2002057155A (ja) * 2000-08-08 2002-02-22 Fujitsu Ltd ５酸化タンタル膜の製造方法
JP2002299607A (ja) * 2001-03-28 2002-10-11 Toshiba Corp Ｍｉｓ型電界効果トランジスタ及びこれの製造方法
JP3778432B2 (ja) * 2002-01-23 2006-05-24 東京エレクトロン株式会社 基板処理方法および装置、半導体装置の製造装置
JP2003282873A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置およびその製造方法
KR100463633B1 (ko) * 2002-11-12 2004-12-29 주식회사 아이피에스 하프늄 화합물을 이용한 박막증착방법
WO2004093179A1 (ja) * 2003-04-17 2004-10-28 Fujitsu Limited 高誘電体膜の形成方法
JP2005285805A (ja) * 2004-03-26 2005-10-13 Toshiba Corp 半導体装置の製造方法
US20050250346A1 (en) * 2004-05-06 2005-11-10 Applied Materials, Inc. Process and apparatus for post deposition treatment of low k dielectric materials
US7601649B2 (en) * 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
US7508648B2 (en) * 2005-02-08 2009-03-24 Micron Technology, Inc. Atomic layer deposition of Dy doped HfO2 films as gate dielectrics

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956695A (zh) * 2011-08-19 2013-03-06 台湾积体电路制造股份有限公司 具有高k栅极介电层的半导体器件及其制造方法
CN105206526A (zh) * 2014-06-23 2015-12-30 东京毅力科创株式会社 基板处理方法、基板处理装置以及基板处理系统
CN105206526B (zh) * 2014-06-23 2019-05-17 东京毅力科创株式会社 基板处理方法、基板处理装置以及基板处理系统
CN105280490A (zh) * 2014-07-17 2016-01-27 格罗方德半导体公司 用于蚀刻低介电常数材料的各向异性材料损坏制程
CN114446513A (zh) * 2020-11-04 2022-05-06 进营全球株式会社 柔性扁平电缆与包含柔性扁平电缆的叠层母排
CN115584487A (zh) * 2022-10-18 2023-01-10 合肥安德科铭半导体科技有限公司 一种双(烷基亚胺基)双(烷基胺基)钨(vi)的制备方法及应用

Also Published As

Publication number Publication date
US20090302433A1 (en) 2009-12-10
KR101019799B1 (ko) 2011-03-04
US7867920B2 (en) 2011-01-11
JP2007194582A (ja) 2007-08-02
KR20080075191A (ko) 2008-08-14
WO2007072649A1 (ja) 2007-06-28
CN101341584B (zh) 2010-05-19

Similar Documents

Publication Publication Date Title
CN101341584B (zh) 高电介质薄膜的改性方法和半导体装置
EP1449240B1 (en) Incorporation of nitrogen into high k dielectric film
US6806145B2 (en) Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
US20030185980A1 (en) Thin film forming method and a semiconductor device manufacturing method
US8071452B2 (en) Atomic layer deposition of hafnium lanthanum oxides
US6638876B2 (en) Method of forming dielectric films
US20050124175A1 (en) Lanthanide oxide/zirconium oxide atomic layer deposited nanolaminate gate dielectrics
US20050280067A1 (en) Atomic layer deposited zirconium titanium oxide films
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
JP4914573B2 (ja) 高誘電体ゲート絶縁膜及び金属ゲート電極を有する電界効果トランジスタの製造方法
JP2005536063A (ja) Ｈｉｇｈ−ｋ金属酸化物の原子層堆積
JP2003100908A (ja) 高誘電膜を備えた半導体素子及びその製造方法
JP2006310801A (ja) 高誘電率膜上のシリコンオキサイドキャップ
KR20040077565A (ko) 나노층 박막의 원자층 증착
JP3746478B2 (ja) 半導体装置の製造方法
KR100507860B1 (ko) 산화저항막을 구비한 캐패시터 및 그 제조 방법
KR20010045958A (ko) 반도체 소자의 캐패시터 제조방법
KR20010045962A (ko) 반도체 소자의 캐패시터 제조방법
KR101494274B1 (ko) 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 비휘발성 메모리 셀
JP2005079563A (ja) 電子デバイスの製造方法
KR100755072B1 (ko) 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법
KR100721203B1 (ko) 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법
KR100721202B1 (ko) 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법
TW202249067A (zh) 用於形成包含釩及氮的層之方法及系統
JP3422960B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100519

Termination date: 20131122