CN101366112B - 用于半导体集成电路基板的隔离结构及其形成方法 - Google Patents

用于半导体集成电路基板的隔离结构及其形成方法 Download PDF

Info

Publication number
CN101366112B
CN101366112B CN2006800525978A CN200680052597A CN101366112B CN 101366112 B CN101366112 B CN 101366112B CN 2006800525978 A CN2006800525978 A CN 2006800525978A CN 200680052597 A CN200680052597 A CN 200680052597A CN 101366112 B CN101366112 B CN 101366112B
Authority
CN
China
Prior art keywords
dielectric material
field oxide
groove
oxide region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800525978A
Other languages
English (en)
Other versions
CN101366112A (zh
Inventor
理查德·K·威廉斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Analog Technology Inc
Original Assignee
Advanced Analog Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Analog Technology Inc filed Critical Advanced Analog Technology Inc
Publication of CN101366112A publication Critical patent/CN101366112A/zh
Application granted granted Critical
Publication of CN101366112B publication Critical patent/CN101366112B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Abstract

用于半导体基板的隔离区包括介质填充槽和场氧化物区。与槽和场氧化物区的主要部分中的介质材料不同的介质材料的保护盖可用于防止该结构在后续工艺步骤中被侵蚀。隔离结构的顶面与基板的表面共平面。场掺杂区域可形成于场氧化物区下方。为了满足不同装置的要求，隔离结构可具有变化的宽度和深度。

Description

用于半导体集成电路基板的隔离结构及其形成方法 
技术领域
本发明涉及半导体芯片制作，且具体地涉及制作结构以电学隔离形成于半导体芯片上的有源或无源装置的方法。 
背景技术
在半导体集成电路(IC)芯片的制作中，通常需要电学隔离形成于芯片表面上的装置。各种方法可以实现这一点。一种方法是使用公知的LOCOS(硅局部氧化)工艺，其中使用较硬材料例如氮化硅在芯片表面上形成掩模并在掩模的开口内热生长厚的氧化物层。另一种方法是在硅内蚀刻形成槽且随后使用例如氧化硅的介质材料填充该槽。 
期望在工艺早期形成这些隔离结构，因为隔离结构也可以用作掺杂剂横向扩散的阻挡层或停止层，由此实现在芯片表面上更致密堆积的装置总体。简言之，介质填充槽可以用作扩散停止层以及电学隔离结构。 
在工艺早期形成介质填充槽的问题在于，通常包括蚀刻和清洗的后续工艺步骤会蚀刻或侵蚀槽内的介质材料。这会削弱槽作为隔离结构的价值并会在芯片的顶面内形成凹坑，使得进一步工艺更加困难。 
该问题示于图1A-1C。在图1A，槽101已经蚀刻形成于半导体基板100内。在图1B，槽101已经填充有介质材料102且顶面已经平坦化(例如通过化学机械抛光)以形成隔离结构。图1C示出进一步工艺之后的隔离结构，部分介质材料102被除去或侵蚀从而形成凹陷或间隙103于结构顶面。在正常半导体工艺中耐蚀刻的介质材料(例如氮化硅)趋于为硬、脆及高应力材料。这些材料沉积于槽内时趋于破裂。 
第二个问题源于芯片通常划分为两个常规区域：宽广的“场”区(fieldarea)和更致密堆积的装置区域，有时称之为“有源”区。优选地在有源区内形成较窄的深槽以维持紧密堆积密度以及在场区内形成较宽槽以隔开更大距离的装置。在填充槽时产生问题。窄槽可被填充而宽槽难以填充。备选地，使用许多窄槽来覆盖场区内的大距离会使芯片拓扑变得复杂。 
相应地，期望发展一种形成介质填充隔离结构的柔性的适应性技术，其避免在后续工艺中介质填充材料的侵蚀。还期望实现在芯片的场区和有源区内分别形成较宽和较窄结构。 
发明内容
根据本发明，通过使用“介质填充物”来填充半导体基板内的槽而形成隔离结构。该介质填充物包括第一介质材料和第二介质材料。该第一介质材料位于槽的下部；该第二介质材料位于槽的上部，该下部在垂直尺度通常大于该上部。第二介质材料的表面与基板的表面基本上共平面。该第一和第二介质材料在这一点上不同，即，第二介质材料不被蚀刻第一介质材料的化学药品所蚀刻。因此在后续工艺中，第二介质材料在第一介质材料上方形成保护盖。通常，第一介质材料为较软的低应力材料，且第二介质材料为较硬的抗蚀刻材料。通过将第二介质层厚度值限制为使得在后续蚀刻工艺中提供保护但不产生应力问题，可以避免破裂问题。 
备选地，不形成离散盖，可以使用“分级”介质填充该槽，其中该介质填充物内第二介质材料的比例随着向上靠近槽口而逐渐增大。 
槽的侧壁可衬有氧化物层，以防止来自介质填充物的掺杂剂迁移到半导体基板内。 
在一组实施例中，第一介质材料为氧化硅和硅酸盐玻璃，为掺杂的或不掺杂的。第二介质可以是氮化硅、聚酰亚胺、或者包含少量或不包含氧化硅的任何介质材料。 
该基板也可包括通常由硅局部氧化(LOCOS)工艺形成的场氧化物区的下部。场氧化物区的表面也与基板的表面基本上共平面。备选地，保护盖可形成于场氧化物上方。 
在另一组实施例中，基板包含两个隔离结构，第一隔离结构形成于较浅的宽槽内，第二隔离结构形成于较窄的深槽内。两个槽均填充有介质填充物，且介质填充物的表面与基板的表面基本上共平面。备选地，上述类型的保护盖可形成于每个槽的口部。 
在又一组实施例中，一个或多个场氧化物区形成于与一个或多个槽隔离结构相同的基板内。预定导电类型和掺杂浓度的场掺杂区可形成于该场氧化物区下方。可选地，保护介质盖可形成，其中槽和场氧化物区与基板表面的 平面交接。整个结构的表面基本上共平面。可以使用化学回蚀刻、等离子体增强或者反应离子蚀刻(RIE)、化学机械抛光(CMP)或其特定组合来平坦化该表面。 
本发明还包括制作隔离结构的方法。一种方法包括：形成槽于该半导体基板内；沉积第一介质材料于该槽内；除去该第一介质材料的一部分，使得该第一介质材料的表面位于第一水平，该第一水平低于基板的顶面的第二水平，由此形成凹陷；沉积第二介质材料于该凹陷内；以及除去该第二介质材料的一部分，使得该第二介质材料的表面与基板的表面基本上共平面，由此形成保护盖于该槽内。 
另一方法包括热形成场氧化物区于该半导体基板的表面；形成槽于基板内；沉积第一介质材料于该槽内；除去该第一介质材料的一部分，使得该第一介质材料的表面位于第一水平，该第一水平低于基板的顶面的第二水平，由此形成凹陷；沉积第二介质材料于该凹陷内；以及除去该场氧化物区和第二介质材料的部分，使得该场氧化物区的表面和该第二介质材料的表面与基板的表面基本上共平面，由此形成保护盖于该槽内。 
本发明的方法非常灵活，且可以用于在半导体基板内形成隔离区以满足不同区域和装置的变化需求。基板的形貌保持极为平坦，或者至少足够平坦而不干涉或复杂化在后续工艺中精细线宽和亚微米特征的形成或其互连。保护盖可用于防止介质材料在后续工艺中被侵蚀。 
附图说明
图1A-1C说明当用作隔离结构的槽内的介质在后续工艺中被侵蚀时发生的问题。 
图2A-2F说明隔离结构形成工艺，该隔离结构在介质填充槽的口部包括保护盖。 
图3A-3D说明图2F的隔离结构的改进版本的形成工艺，其中氧化物层形成于与保护盖相邻的槽的壁上。 
图4说明图3D所示的氧化物层在后续工艺中如何被侵蚀。 
图5为图2A-2F和3A-3D所示工艺的卡片形式的流程图。 
图6A-6C说明隔离结构形成工艺，该隔离结构包括宽广场氧化物区和较窄介质填充槽。 
图7A-7H说明隔离结构形成工艺，该隔离结构包括宽的浅槽和窄的深槽。 
图8A-8J说明隔离结构另一形成工艺，该隔离结构包括宽广场氧化物区和较窄介质填充槽，在每个结构的顶部形成有保护盖。 
图9A-9E说明隔离结构形成工艺，该隔离结构包括介质填充槽和一对场氧化物区，场掺杂区位于场氧化物区下方。 
具体实施方式
图2A-2F说明槽隔离结构制作工艺，该槽隔离结构避免在槽的顶部形成图1C所示的间隙或凹陷。如图2A所示，氧化物或“硬掩模”层121形成于半导体基板120的顶面上，且光致抗蚀剂层121沉积于硬掩模层121顶部上。术语“硬掩模”在这里是指在半导体基板120内蚀刻形成槽时用作掩模的热生长或沉积的介质层。“硬掩模”区别于例如有机光致抗蚀剂层122，该有机光致抗蚀剂层122机械上更软并因此在槽蚀刻工艺时受到侵蚀。通过常规光刻工艺在光致抗蚀剂层122内形成开口，且通过光致抗蚀剂层122内的开口在硬掩模层121内蚀刻形成开口123。 
如图2B所示，基板120通过开口123被蚀刻以形成槽124。通常优选地在蚀刻槽之前除去光致抗蚀剂层122，因为光致抗蚀剂层122会干涉槽蚀刻工艺，在槽蚀刻工艺时改变形状，且可以将不需要的有机污染引入槽。反应离子蚀刻(RIE)可用于实现各向异性蚀刻，产生具有垂直壁的槽124。较薄氧化物层125热生长于槽124的壁和底部上。如果期望，可以形成牺牲氧化物层以除去由RIE工艺导致的晶体缺陷，可以除去该牺牲氧化物层，且随后可以生长第二氧化物层。氧化物层125的厚度可以为100至 
Figure DEST_PATH_G43236350150138000D000011
通常约300至 
Figure DEST_PATH_G43236350150138000D000012
如果槽124后来填充有掺杂介质材料，氧化物层125可防止掺杂剂进入槽124周围的半导体材料。 
如图2C所示，玻璃例如硼磷硅酸盐玻璃(BPSG)的较厚层126旋涂在基板120表面，完全填充槽124。BPSG可以掺杂以降低其粘度，或者可以不掺杂。备选地，BPSG可以通过化学气相沉积(CVD)来沉积。如前所述，如果BPSG层126掺杂，氧化物层125作为阻挡层防止掺杂剂进入和掺杂基板120。BPSG层126足够厚(例如0.5至1.0μm厚)使得其顶面较平坦，在槽124位置上方只有小凹痕。如果期望，可以采用高温回流来进一步平坦化BPSG层126的表面。 
如果2D所示，BPSG层126和侧壁氧化物层125被回蚀刻，直到其顶面低于基板120表面，形成凹陷130。在该回蚀刻之后，BPSG层126表面比基板120表面低0.1至0.5μm(通常约0.2至0.3μm)。随后，如图2E所示，另一介质的层131被沉积，填充凹陷130，并溢流基板120表面。层131随后通过CMP或回蚀刻被平坦化以形成保护盖132，该保护盖132完全覆盖和保护氧化物层125及BPSG层126。盖132的顶面优选地与基板120的表面共平面，尽管其跨过晶片具有0.1μm的高度变化。图2F示出盖132已经形成之后的结构。 
层131和盖132应由不会被在工艺中随后进行的清洗和蚀刻步骤显著蚀刻的材料形成。在本实施例中，例如，层131可由氮化硅形成。一般而言，在后续工艺步骤中，形成层131的材料根本不会蚀刻，或者蚀刻显著慢于BPSG层126或氧化物层125。本发明的保护盖可以在工艺中任何时间形成，以保护槽填充材料免受如图1C所示类型的后续侵蚀。 
应注意，可以提供保护性屏蔽防止进一步蚀刻的一般材料，例如氮化硅，通常不会非常均匀地沉积且因此难以用于填充槽。再者，氮化硅在沉积得厚时趋于破裂。通过使用较软的脆性较小材料例如BPSG填充槽且随后使用较硬的脆性较大材料例如氮化硅的较薄保护盖来覆盖该材料，由此克服这些问题。 
表1示出对于多种蚀刻剂或除去方法，可以用于填充槽的材料的相对除去速率。 
表1 
Figure S2006800525978D00051
图2A-2F所示工艺存在许多变型。这些变型之一示于图3A-3D。图3A 类似于图2D，并示出BPSG层126和氧化物层125已经被回蚀刻直至其表面低于基板120表面的结构。如图3B所示，薄氧化物层140热生长于基板120的表面上，且如图3C所示，氮化物层131随后沉积。在本实施例中，氧化物层140将氮化物层131与半导体基板120分隔。备选地，可以通过化学气相沉积(CVD)沉积氮氧化物层。当氮化物层131被平坦化或回蚀刻时，如图3D所示，保留在槽内的氮化物盖132不接触槽的侧壁。尽管该盖无法提供与图2F所示实施例一样有效的密封，不过在槽的壁上具有氧化物(或氮氧化物)层140则趋于降低分别由于氮化物和硅的不同热膨胀系数引起的应力。氧化物(或氮氧化物)层140因此提供应力弛豫。 
再者，即使氧化物层140被过蚀刻而留下小的间隙150，如图4所示，但是间隙150远小于图1C所示的凹陷103，且更容易用例如BPSG的随后的层来填充。然而，优选地不除去所有的氧化物层140。 
图5为概括上述工艺的流程图，每个步骤用“卡片”表示(夹起的卡片表示可选步骤)。在第一工序中，通过沉积硬掩模层(例如，氧化物或氮化物)，沉积光致抗蚀剂层，图案化光致抗蚀剂层以形成槽掩模，通过该槽掩模内的开口蚀刻该硬掩模层，可选地除去该光敏抗蚀剂层，以及通过该硬掩模层内的开口蚀刻槽，由此形成槽。 
在下一工序中，可选地可以在槽的壁上形成并除去牺牲氧化物层，生长衬垫氧化物层，使用介质(例如，BPSG)填充槽，以及可选地通过蚀刻或CMP来平坦化该介质。 
最后，介质填充被回蚀刻到槽内，可选地氮氧化物或氧化物层生长或沉积在槽的壁上，且氮化物层被沉积和回蚀刻直至其与基板顶面大致上共平面。 
上面的例子描述了基板表面基本上是平面的结构。非平面结构200示于图6A。基板205具有顶面202。槽201已经蚀刻形成于基板205内，且场氧化物区203已经热生长于基板内，使得场氧化物区向上延伸超过表面202以及向下延伸进入基板。多晶硅层204已经沉积于场氧化物区203顶部上。显而易见，槽201底部和多晶硅层204顶部之间存在很大高度差。如果用介质填充槽201，则可以使用回蚀刻将介质的表面与表面202平坦化。否则，如果CMP用于平坦化该介质，显然多晶硅层204以及部分场氧化物区203将被除去。 
该问题的一种解决方案是省略多晶硅204(或者延迟多晶硅204的形成直至工艺流程后端)并生长场氧化物区203，该场氧化物区203足够厚使得低于表面202的部分足以提供必要的电学特性。图6B示出衬有氧化物层206并填充有BPSG 207的槽201，氧化物层206和BPSG 207均被回蚀刻到槽内。整个结构覆盖有氮化物层208，氮化物层208也填充槽的上部。在图6C，已通过CMP平坦化顶面，留下场氧化物区203的底部209以及BPSG 207和氧化物层206上的保护氮化物盖210。顶面完全平坦。由于非平面顶面使进一步工艺大为复杂，图6C所示的平坦结构与图6A所示的结构相比是优选的。再者，由于场氧化物区203通过热方法生长，剩余区域209可以非常宽，而槽可以非常窄。概言之，图6C所示的结构包括“加盖的”槽和“不加盖的”场氧化物区209，该“加盖的”槽由于盖210而抗蚀刻。 
作为备选，图7A-7H示出一工艺，通过该工艺可以使用最少数目的步骤来形成宽隔离槽和窄隔离槽。 
在图7A，硬掩模层252沉积在基板251上，且光致抗蚀剂层253沉积在硬掩模层252顶部上。光致抗蚀剂层253被蚀刻以形成宽开口，硬掩模层252通过光致抗蚀剂层253内的宽开口被蚀刻以形成露出基板251表面的宽开口254。 
如图7B所示，基板251通过RIE蚀刻以形成宽槽260。光致抗蚀剂层253被除去，且新的光致抗蚀剂层257被沉积。如果槽260不太深，光致抗蚀剂层257将覆盖槽260底部和基板251顶面之间的台阶255。较窄的开口蚀刻形成于光致抗蚀剂层257内，且硬掩模层252通过光致抗蚀剂层257内的开口被蚀刻以形成露出基板251表面的窄开口256。备选地，层257可以表示通过光致抗蚀剂层(未示出)图案化和蚀刻的沉积硬掩模介质层。 
如图7C所示，基板251通过RIE蚀刻以形成窄槽261。光致抗蚀剂(或硬掩模)层257和硬掩模层252随后被除去，或者被图案化和蚀刻。 
可选地，牺牲氧化物层(未示出)可以生长在槽260和261内并被除去以修复由于RIE工艺引起的任何晶体损伤。如图7D所示，薄氧化物层262被生长作为防止掺杂剂扩散到基板251内的阻挡层，且BPSG的层263沉积在该结构的整个表面上。备选地，层263可包括任何掺杂或不掺杂的CVD沉积或旋涂硅氧化物或硅酸盐玻璃或者任何其他介质“填充”材料，只要该介质填充材料呈现足够低的应力从而在后续工艺步骤时，在组装时以及在装 置工作时遇到的温度变动时避免破裂。 
当然，工艺工序可以修改，使得较窄槽在较宽槽之前形成。 
接着，如图7E所示，该结构的整个顶面通过CMP来平坦化，或者通过短的化学回蚀刻和随后CMP来平坦化。 
可选地，氧化物层262和BPSG层263被回蚀刻(例如，通过酸或者干法蚀刻)到槽260和261内以形成凹坑270和271，如图7F所示。与二氧化硅、硅酸盐玻璃或BPSG不同的介质(例如，氮化物或者聚酰亚胺)沉积于该结构的顶面上，如图7G所示，且该顶面再次被平坦化以形成保护盖280于槽260和261的口部，如图7H所示。与介质填充材料263不同，用于形成盖280的材料可包括脆或高应力的材料，倘若该材料不被IC制造的后续晶片处理中碰到的正常蚀刻所侵蚀以及倘若盖280制成足够薄以避免破裂。 
图8A-8J说明用于形成加盖隔离槽和加盖场氧化物区的工艺。如图8A所示，垫氧化物层302生长在硅基板301上，且如在典型的硅局部氧化(LOCOS)工艺中，氮化物层303沉积在垫氧化物层302上。垫氧化物层可以是例如300至1000 
Figure S2006800525978D00081
厚。氮化物层303通过掩模层(未示出)被蚀刻以形成露出垫氧化物层302的宽开口304。如图8B所示，该结构被加热(例如，至900-1100℃，1至4小时)以在开口304内形成厚的场氧化物区305。如在LOCOS工艺中的常规，氮化物层303通过在开口304边缘膨胀的氧化物而提升，形成熟悉的“鸟嘴”形状。接着，氮化物层303的剩余部分被蚀刻(图8C)，且顶面通过CMP工艺平坦化，得到图8D所示的结果，在场氧化物区305的剩余部分306与垫氧化物层302之间具有平滑过渡。 
接着，如图8E所示，光致抗蚀剂层308沉积并图案化以形成窄开口309。氧化物层307通过开口309被蚀刻，且如图8F所示，以氧化物层307为硬掩模，基板301通过RIE工艺被蚀刻形成窄槽310。氧化物层307的剩余部分可以在短的清洗步骤中除去。 
如图8G所示，薄的氧化物层311生长在槽310的壁上，且BPSG或任何其他介质填充物的层312被沉积。基板301的顶面通过蚀刻或CMP被平坦化。 
如图8H所示，槽310内的氧化物层311和BPSG层312以及场氧化物区305的剩余部分被回蚀刻，直至这些部件的顶面低于基板301的顶面。不同介质的例如氮化物的层315沉积于该结构上(图8I)，且该结构再次进行 CMP工艺以平坦化顶面并在槽310和场氧化物区306上形成保护盖316(图8J)。 
图9A-9E说明一结构的制作工艺，该结构具有位于场氧化物隔离区下方但是不位于槽隔离结构下方的场掺杂区域。 
在图9A，垫氧化物层351生长在硅基板350上，且氮化物层352和光致抗蚀剂层353顺序沉积在垫氧化物层351的顶部上。光致抗蚀剂层353被图案化以形成两个开口354A和354B，且氮化物层352通过开口354A和354B被蚀刻以露出垫氧化物层351。磷(P+)通过开口354A和354B被注入以形成N型区356A。磷注入的剂量通常在5×1012至3×1013cm-2的范围，且注入能量通常为约80至120keV。备选地，聚酰亚胺层可以替代氮化物层352且可用于形成用于蚀刻槽374的硬掩模。 
如图9B所示，光致抗蚀剂层353被除去，且新的光致抗蚀剂层355被沉积并图案化以形成开口，该开口包括光致抗蚀剂层353内的先前开口354B的位置。硼(B+)通过光致抗蚀剂层355内的开口被注入以形成P型区356B。由于硼注入的剂量(例如，8×1013至2×1014cm-2)通常约大于磷注入的剂量，硼在开口354B下方的区域反掺杂(counterdope)磷以形成P型区356B。硼注入的能量通常为60至120keV。 
接着，如图9C所示，该结构被加热以在开口354A和354B的位置内形成厚的场氧化物区370A和370B。场氧化物区370A和370B厚度可以为2000 至2μm(通常约0.8μm)。该热工艺还激活磷和硼掺杂剂，并形成场氧化物区370A下方的N型场掺杂区358A和场氧化物区370B下方的P型场掺杂区358B。 
除去氮化物层352的剩余部分(图9D)，且可选地执行牺牲氧化。接着，如图9E所示，槽374被蚀刻和氧化以形成氧化物层371，随后用诸如BPSG372的材料按前述方式进行介质填充。结构的顶面通过CMP或回蚀刻被平坦化，且氧化物层371、BPSG 372、以及场氧化物区370A和370B的剩余部分按照上述方式被回蚀刻。氮化物层(或者与用于填充槽374的材料不同的另一介质)被沉积在顶面上，且该表面随后被平坦化以形成保护盖373。 
该工艺得到没有场掺杂的较窄槽和具有场掺杂的宽场氧化物区，该较窄槽例如可以用于隔离低压装置，该宽场氧化物区例如可用于隔离高压CMOS装置。该工艺使得设计者能够在同一半导体基板内形成不同宽度和不同场掺 杂的隔离区，其具有平坦顶面以简化任何进一步工艺。再者，如果期望，隔离区可形成有保护盖。 
在一些实施例中，使用分级介质填充替代离散槽盖来保护槽内的材料。在这些实施例中，槽至少部分填充有较软的低应力介质和较硬的抗蚀刻介质的混合物。该混合物中较硬的抗蚀刻介质的比例随着接近槽口而增大。例如，二氧化硅和氮化硅的混合物可以沉积在槽内，该混合物中氮化硅的比例随着靠近槽口而增大。 
已经描述了本发明的具体实施例，应理解这些实施例仅仅是示例性而非限制性。依据本发明的宽广原理的许多附加或者备选实施例对于本领域技术人员而言是显而易见的。 

Claims (20)

1.一种在半导体基板内形成隔离结构的方法，包括：
形成槽于所述半导体基板内；
沉积第一介质材料于所述槽内；
除去所述第一介质材料的一部分，使得所述第一介质材料的表面位于第一水平，所述第一水平低于所述基板的表面的第二水平，由此形成凹陷；
沉积第二介质材料于所述凹陷内；
除去所述第二介质材料的一部分，使得所述第二介质材料的表面与所述基板的表面共平面，由此形成保护盖于所述槽内；
热形成场氧化物区于所述半导体基板的表面，所述场氧化物区延伸高于和低于所述基板的表面；以及
除去所述场氧化物区的一部分，使得所述场氧化物区的表面与所述基板的表面共平面。
2.如权利要求1所述的方法，其中所述第二介质材料包括选自由氮化硅和聚酰亚胺组成的群组的一种或多种材料。
3.如权利要求1所述的方法，其中所述第一介质材料包括选自由掺杂和不掺杂的硅氧化物以及硅酸盐玻璃组成的群组的一种或多种材料。
4.如权利要求3所述的方法，其中所述第一介质材料包括硼磷硅酸盐玻璃。
5.如权利要求1所述的方法，其中除去所述第二介质材料的一部分包括化学机械抛光。
6.如权利要求1所述的方法，其中除去所述第二介质材料的一部分包括蚀刻。
7.如权利要求1所述的方法，包括：在除去所述第一介质材料的一部分之后以及在沉积第二介质材料之前，形成氧化物层于所述槽的壁上。
8.如权利要求1所述的方法，包括：在沉积第一介质材料于所述槽内之前，形成氧化物层于所述槽的壁上。
9.如权利要求8所述的方法，其中所述第一介质材料是掺杂的。
10.如权利要求1所述的方法，其中从所述槽的底部到所述保护盖的底部的距离大于所述保护盖的厚度。
11.如权利要求1所述的方法，其中除去所述场氧化物区的一部分包括化学机械抛光。
12.如权利要求11所述的方法，其中除去所述第二介质材料的一部分和除去所述场氧化物区的一部分是在单个化学机械工艺的过程中进行。
13.如权利要求1所述的方法，包括：
除去所述场氧化物区的一部分，使得所述场氧化物区的表面位于低于所述第二水平的第三水平，由此形成第二凹陷于所述场氧化物区的剩余部分上方；
沉积所述第二介质材料于所述第二凹陷内；以及
除去所述第二介质材料的一部分，使得所述第二凹陷内的所述第二介质材料的表面与所述基板的表面共平面，由此形成第二保护盖于所述场氧化物区的剩余部分上方。
14.一种在半导体基板内形成隔离结构的方法，包括：
沉积第一掩模层于所述基板上；
沉积第二掩模层于所述第一掩模层上；
图案化所述第二掩模层以形成第一开口于所述第二掩模层内；
通过所述第一开口蚀刻所述第一掩模层以形成第二开口于所述第一掩模层内；
通过所述第二开口注入第一导电类型的第一掺杂剂，以形成所述第一导电类型的第一区于所述第二开口下方；
除去所述第二掩模层；
加热所述基板从而形成第一场氧化物区于所述第一掩模层的第二开口内；
形成槽于所述基板内；
沉积第一介质材料于所述槽内；
除去所述第一介质材料的一部分，使得所述第一介质材料的表面位于第一水平，所述第一水平低于所述基板的表面的第二水平，由此形成第一凹陷于所述第一介质材料的剩余部分上方；
除去所述第一场氧化物区的一部分，使得所述第一场氧化物区的表面位于第三水平，所述第三水平低于所述第二水平，由此形成第二凹陷于所述第一场氧化物区的剩余部分上方；
沉积第二介质材料于所述第一和第二凹陷内；以及
除去所述第二介质材料的部分，使得所述第一和第二凹陷内所述第二介质材料的表面与所述基板的表面共平面。
15.如权利要求14所述的方法，其中所述第二介质材料包括选自由氮化硅和聚酰亚胺组成的群组的一种或多种材料。
16.如权利要求15所述的方法，其中所述第一介质材料包括选自由掺杂和不掺杂的硅氧化物以及硅酸盐玻璃组成的群组的一种或多种材料。
17.如权利要求16所述的方法，其中所述第一介质材料包括硼磷硅酸盐玻璃。
18.一种半导体基板，包括：
第一隔离结构，包括形成于所述半导体基板内的槽，所述槽填充有第一介质材料，所述第一介质材料的表面与所述基板的表面共平面；以及
第二隔离结构，包括场氧化物区，所述场氧化物区的表面与所述基板的表面共平面，
其中所述槽深于所述场氧化物区且所述场氧化物区宽于所述槽。
19.一种半导体基板，包括：
第一隔离结构，包括槽，所述槽包括第一介质材料的第一层和第二介质材料的第二层，所述第二层置于所述槽内的所述第一层上方，所述第二层的表面与所述基板的表面共平面，其中与所述第一介质材料相比，所述第二介质材料包括选自由氮化硅和聚酰亚胺组成的群组的一种或多种材料；以及
第二隔离结构，包括场氧化物区和位于所述场氧化物区上的第二介质材料的第三层，所述场氧化物区的表面相对于所述基板的表面凹陷，所述第三层的表面与所述基板的表面共平面，其中与所述场氧化物区相比，所述第二介质材料对于通过正常半导体蚀刻工艺的除去具有较强抗性。
20.一种形成于半导体基板内的槽内的隔离结构，所述隔离结构包括第一介质材料和第二介质材料的混合物，所述混合物中第二介质材料的比例随着在所述槽内的深度减小而增大，其中与所述第一介质材料相比，所述第二介质材料包括选自由氮化硅和聚酰亚胺组成的群组的一种或多种材料。
CN2006800525978A 2005-12-09 2006-12-07 用于半导体集成电路基板的隔离结构及其形成方法 Expired - Fee Related CN101366112B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/298,075 2005-12-09
US11/298,075 US20070132056A1 (en) 2005-12-09 2005-12-09 Isolation structures for semiconductor integrated circuit substrates and methods of forming the same
PCT/US2006/046579 WO2007070311A1 (en) 2005-12-09 2006-12-07 Isolation structures for semiconductor integrated circuit substrates and methods of forming the same

Publications (2)

Publication Number Publication Date
CN101366112A CN101366112A (zh) 2009-02-11
CN101366112B true CN101366112B (zh) 2011-05-04

Family

ID=38138450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800525978A Expired - Fee Related CN101366112B (zh) 2005-12-09 2006-12-07 用于半导体集成电路基板的隔离结构及其形成方法

Country Status (7)

Country Link
US (5) US20070132056A1 (zh)
EP (1) EP1958249A1 (zh)
JP (4) JP5438973B2 (zh)
KR (4) KR20080098481A (zh)
CN (1) CN101366112B (zh)
TW (2) TWI544573B (zh)
WO (1) WO2007070311A1 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7956391B2 (en) * 2002-08-14 2011-06-07 Advanced Analogic Technologies, Inc. Isolated junction field-effect transistor
US7812403B2 (en) * 2002-08-14 2010-10-12 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuit devices
US8513087B2 (en) * 2002-08-14 2013-08-20 Advanced Analogic Technologies, Incorporated Processes for forming isolation structures for integrated circuit devices
US7667268B2 (en) * 2002-08-14 2010-02-23 Advanced Analogic Technologies, Inc. Isolated transistor
US7825488B2 (en) 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US7902630B2 (en) * 2002-08-14 2011-03-08 Advanced Analogic Technologies, Inc. Isolated bipolar transistor
US20080197408A1 (en) * 2002-08-14 2008-08-21 Advanced Analogic Technologies, Inc. Isolated quasi-vertical DMOS transistor
US7939420B2 (en) * 2002-08-14 2011-05-10 Advanced Analogic Technologies, Inc. Processes for forming isolation structures for integrated circuit devices
US7834421B2 (en) * 2002-08-14 2010-11-16 Advanced Analogic Technologies, Inc. Isolated diode
US7741661B2 (en) * 2002-08-14 2010-06-22 Advanced Analogic Technologies, Inc. Isolation and termination structures for semiconductor die
US8089129B2 (en) * 2002-08-14 2012-01-03 Advanced Analogic Technologies, Inc. Isolated CMOS transistors
US20070132056A1 (en) * 2005-12-09 2007-06-14 Advanced Analogic Technologies, Inc. Isolation structures for semiconductor integrated circuit substrates and methods of forming the same
JP2008041895A (ja) * 2006-08-04 2008-02-21 Renesas Technology Corp 半導体装置およびその製造方法
JP2008041901A (ja) * 2006-08-04 2008-02-21 Toshiba Corp 半導体装置及びその製造方法
KR100867977B1 (ko) 2006-10-11 2008-11-10 한국과학기술원 인도시아닌 그린 혈중 농도 역학을 이용한 조직 관류 분석장치 및 그를 이용한 조직 관류 분석방법
US7572712B2 (en) * 2006-11-21 2009-08-11 Chartered Semiconductor Manufacturing, Ltd. Method to form selective strained Si using lateral epitaxy
US7795681B2 (en) * 2007-03-28 2010-09-14 Advanced Analogic Technologies, Inc. Isolated lateral MOSFET in epi-less substrate
US7737526B2 (en) * 2007-03-28 2010-06-15 Advanced Analogic Technologies, Inc. Isolated trench MOSFET in epi-less semiconductor sustrate
US8736016B2 (en) * 2007-06-07 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained isolation regions
JP2009026829A (ja) * 2007-07-17 2009-02-05 Nec Electronics Corp 半導体集積回路の設計方法及びマスクデータ作成プログラム
JP2009025891A (ja) * 2007-07-17 2009-02-05 Nec Electronics Corp 半導体集積回路の設計方法及び設計プログラム
US8067292B2 (en) * 2008-01-23 2011-11-29 Macronix International Co., Ltd. Isolation structure, non-volatile memory having the same, and method of fabricating the same
US8907405B2 (en) 2011-04-18 2014-12-09 International Business Machines Corporation Semiconductor structures with dual trench regions and methods of manufacturing the semiconductor structures
US8722479B2 (en) 2011-05-25 2014-05-13 Globalfoundries Inc. Method of protecting STI structures from erosion during processing operations
US20120326230A1 (en) * 2011-06-22 2012-12-27 International Business Machines Corporation Silicon on insulator complementary metal oxide semiconductor with an isolation formed at low temperature
KR20130006903A (ko) * 2011-06-27 2013-01-18 삼성전자주식회사 소자 분리막 구조물 및 그 형성 방법, 상기 소자 분리막 구조물을 갖는 반도체 장치 및 그 제조 방법
US9059243B2 (en) 2012-06-25 2015-06-16 International Business Machines Corporation Shallow trench isolation structures
US9768055B2 (en) * 2012-08-21 2017-09-19 Stmicroelectronics, Inc. Isolation regions for SOI devices
US9012300B2 (en) * 2012-10-01 2015-04-21 United Microelectronics Corp. Manufacturing method for a shallow trench isolation
US9455188B2 (en) * 2013-01-18 2016-09-27 Globalfoundries Inc. Through silicon via device having low stress, thin film gaps and methods for forming the same
US20140213034A1 (en) * 2013-01-29 2014-07-31 United Microelectronics Corp. Method for forming isolation structure
US20150069608A1 (en) * 2013-09-11 2015-03-12 International Business Machines Corporation Through-silicon via structure and method for improving beol dielectric performance
US9076868B1 (en) * 2014-07-18 2015-07-07 Globalfoundries Inc. Shallow trench isolation structure with sigma cavity
CN105280545A (zh) * 2014-07-24 2016-01-27 联华电子股份有限公司 半导体装置的浅沟槽隔离结构与其制造方法
US9412641B1 (en) 2015-02-23 2016-08-09 International Business Machines Corporation FinFET having controlled dielectric region height
KR102140358B1 (ko) * 2016-12-23 2020-08-03 매그나칩 반도체 유한회사 잡음 감소를 위한 분리 구조를 갖는 통합 반도체 소자
CN109216256B (zh) 2017-07-03 2021-01-05 无锡华润上华科技有限公司 沟槽隔离结构及其制造方法
KR20210157673A (ko) 2020-06-22 2021-12-29 삼성전자주식회사 가변 저항 메모리 소자
KR20220094440A (ko) 2020-12-29 2022-07-06 주식회사 제이디케이바이오 부착성 규조류 광배양 장치

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60189237A (ja) * 1984-03-08 1985-09-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS63188952A (ja) * 1987-01-31 1988-08-04 Toshiba Corp 半導体装置の製造方法
JPH081926B2 (ja) * 1989-03-10 1996-01-10 日本電気株式会社 絶縁分離溝の製造方法
JP2723598B2 (ja) * 1989-03-20 1998-03-09 日本電気株式会社 半導体装置の製造方法
JPH033346A (ja) * 1989-05-31 1991-01-09 Sharp Corp 半導体装置の製造方法
JPH07111288A (ja) * 1993-10-12 1995-04-25 Matsushita Electric Ind Co Ltd 素子分離の形成方法
US5472904A (en) * 1994-03-02 1995-12-05 Micron Technology, Inc. Thermal trench isolation
JP3365114B2 (ja) * 1994-09-29 2003-01-08 ソニー株式会社 半導体装置におけるフィールド酸化膜形成方法、並びにフィールド酸化膜及びトレンチ素子分離領域形成方法
KR0157875B1 (ko) * 1994-11-03 1999-02-01 문정환 반도체 장치의 제조방법
JP2762973B2 (ja) * 1995-11-30 1998-06-11 日本電気株式会社 半導体装置の製造方法
KR100226488B1 (ko) * 1996-12-26 1999-10-15 김영환 반도체 소자 격리구조 및 그 형성방법
JP3058112B2 (ja) * 1997-02-27 2000-07-04 日本電気株式会社 半導体装置およびその製造方法
KR100244272B1 (ko) * 1997-04-17 2000-03-02 김영환 반도체소자의 격리막 형성방법
JP3063705B2 (ja) * 1997-10-14 2000-07-12 日本電気株式会社 半導体装置の製造方法
JPH11163118A (ja) * 1997-11-21 1999-06-18 Toshiba Corp 半導体装置の製造方法
US6869858B2 (en) * 1999-01-25 2005-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation planarized by wet etchback and chemical mechanical polishing
KR100312943B1 (ko) * 1999-03-18 2001-11-03 김영환 반도체장치 및 그의 제조방법
KR100290852B1 (ko) * 1999-04-29 2001-05-15 구자홍 에칭 방법
US6429149B1 (en) * 2000-02-23 2002-08-06 International Business Machines Corporation Low temperature LPCVD PSG/BPSG process
KR20020004729A (ko) * 2000-07-07 2002-01-16 윤종용 트렌치 소자분리 방법 및 그 구조
US6406976B1 (en) * 2000-09-18 2002-06-18 Motorola, Inc. Semiconductor device and process for forming the same
US6406975B1 (en) * 2000-11-27 2002-06-18 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap shallow trench isolation (STI) structure
KR100428806B1 (ko) * 2001-07-03 2004-04-28 삼성전자주식회사 트렌치 소자분리 구조체 및 그 형성 방법
JP2003023065A (ja) * 2001-07-09 2003-01-24 Mitsubishi Electric Corp 半導体装置の素子分離構造およびその製造方法
JP2004055669A (ja) * 2002-07-17 2004-02-19 Fuji Film Microdevices Co Ltd 固体撮像素子およびその製造方法
KR100460042B1 (ko) * 2002-12-28 2004-12-04 주식회사 하이닉스반도체 반도체장치의 소자분리막 형성방법
KR20040059445A (ko) * 2002-12-30 2004-07-05 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법
US7422961B2 (en) * 2003-03-14 2008-09-09 Advanced Micro Devices, Inc. Method of forming isolation regions for integrated circuits
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
US6869860B2 (en) * 2003-06-03 2005-03-22 International Business Machines Corporation Filling high aspect ratio isolation structures with polysilazane based material
KR20050014221A (ko) * 2003-07-30 2005-02-07 주식회사 하이닉스반도체 반도체소자의 소자분리막 제조방법
US6914015B2 (en) * 2003-10-31 2005-07-05 International Business Machines Corporation HDP process for high aspect ratio gap filling
KR100532503B1 (ko) * 2004-02-03 2005-11-30 삼성전자주식회사 쉘로우 트렌치 소자 분리막의 형성 방법
US7354812B2 (en) * 2004-09-01 2008-04-08 Micron Technology, Inc. Multiple-depth STI trenches in integrated circuit fabrication
JP2006120953A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7442621B2 (en) * 2004-11-22 2008-10-28 Freescale Semiconductor, Inc. Semiconductor process for forming stress absorbent shallow trench isolation structures
JP2006156471A (ja) * 2004-11-25 2006-06-15 Toshiba Corp 半導体装置および半導体装置の製造方法
US7344942B2 (en) * 2005-01-26 2008-03-18 Micron Technology, Inc. Isolation regions for semiconductor devices and their formation
US7323379B2 (en) * 2005-02-03 2008-01-29 Mosys, Inc. Fabrication process for increased capacitance in an embedded DRAM memory
US20070132056A1 (en) * 2005-12-09 2007-06-14 Advanced Analogic Technologies, Inc. Isolation structures for semiconductor integrated circuit substrates and methods of forming the same

Also Published As

Publication number Publication date
US7915137B2 (en) 2011-03-29
TW200733297A (en) 2007-09-01
JP6263569B2 (ja) 2018-01-17
JP2016164998A (ja) 2016-09-08
JP2015062239A (ja) 2015-04-02
TWI460818B (zh) 2014-11-11
KR20110081909A (ko) 2011-07-14
US7955947B2 (en) 2011-06-07
US20080203520A1 (en) 2008-08-28
JP5438973B2 (ja) 2014-03-12
JP2009518867A (ja) 2009-05-07
KR20110111549A (ko) 2011-10-11
JP2013168662A (ja) 2013-08-29
US7994605B2 (en) 2011-08-09
US20100055864A1 (en) 2010-03-04
KR20080098481A (ko) 2008-11-10
US7923821B2 (en) 2011-04-12
WO2007070311A1 (en) 2007-06-21
US20070132056A1 (en) 2007-06-14
US20080254592A1 (en) 2008-10-16
EP1958249A1 (en) 2008-08-20
US20080203543A1 (en) 2008-08-28
JP6026486B2 (ja) 2016-11-16
TW201419444A (zh) 2014-05-16
KR20110079861A (ko) 2011-07-08
TWI544573B (zh) 2016-08-01
KR101323497B1 (ko) 2013-10-31
CN101366112A (zh) 2009-02-11

Similar Documents

Publication Publication Date Title
CN101366112B (zh) 用于半导体集成电路基板的隔离结构及其形成方法
KR100413905B1 (ko) 반도체 칩 및 그의 제조 프로세스
KR0155874B1 (ko) 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법
US20080248627A1 (en) Method of Manufacturing Integrated Deep and Shallow Trench Isolation Structures
CN100390926C (zh) 绝缘膜上硅（soi）晶片上接触区的制造方法
US6180492B1 (en) Method of forming a liner for shallow trench isolation
US20050124118A1 (en) Structure and method of fabricating a transistor having a trench gate
US6444539B1 (en) Method for producing a shallow trench isolation filled with thermal oxide
KR20010038607A (ko) 반도체장치를 위한 필드 분리방법
US6586814B1 (en) Etch resistant shallow trench isolation in a semiconductor wafer
US6423612B1 (en) Method of fabricating a shallow trench isolation structure with reduced topography
US20050106835A1 (en) Trench isolation structure and method of manufacture therefor
US6071817A (en) Isolation method utilizing a high pressure oxidation
KR100815962B1 (ko) 반도체 소자의 제조 방법
KR100760829B1 (ko) 액티브 영역 식각 공정을 이용한 듀얼 트랜치 소자 분리공정 및 플래쉬 메모리 소자의 제조 방법
TW486778B (en) Method to prevent current leakage at edge of shallow trench isolation
KR101016352B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20030077303A (ko) 반도체 소자의 소자분리막 형성방법
KR20010038609A (ko) 플래시 메모리장치에 사용되는 필드 분리방법
KR20050041421A (ko) 반도체 소자의 소자분리방법
KR20050012655A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110504

Termination date: 20191207