CN101385133A - 形成具有不对称电介质区域的半导体器件的方法及其结构 - Google Patents

形成具有不对称电介质区域的半导体器件的方法及其结构 Download PDF

Info

Publication number
CN101385133A
CN101385133A CNA2006800033691A CN200680003369A CN101385133A CN 101385133 A CN101385133 A CN 101385133A CN A2006800033691 A CNA2006800033691 A CN A2006800033691A CN 200680003369 A CN200680003369 A CN 200680003369A CN 101385133 A CN101385133 A CN 101385133A
Authority
CN
China
Prior art keywords
area
gate electrode
dielectric
oxidation
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800033691A
Other languages
English (en)
Other versions
CN101385133B (zh
Inventor
L.·马修
V.·R.·克拉冈塔
D.·C.·辛格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101385133A publication Critical patent/CN101385133A/zh
Application granted granted Critical
Publication of CN101385133B publication Critical patent/CN101385133B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Abstract

一种用于形成半导体器件(10)的方法，包括形成半导体衬底(2)；在该半导体衬底上形成具有第一侧面和第二侧面的栅电极(16)；在栅电极之下形成栅极电介质。该栅极电介质具有位于栅电极之下并邻近栅电极的第一侧面的第一区域(42)、位于栅电极之下并邻近栅电极的第二侧面的第二区域(44)、以及位于栅电极之下并介于第一区域和第二区域之间的第三区域(14)，其中第一区域比第二区域薄，第三区域比第一区域薄且比第二区域薄。

Description

形成具有不对称电介质区域的半导体器件的方法及其结构
技术领域
本发明总的涉及半导体器件，更具体地说涉及具有非对称电介质区域的半导体器件。
背景技术
诸如MOSFET(金属氧化物半导体场效应晶体管)的半导体器件可以具有非对称的掺杂源极和漏极区以增加驱动电流并减少宇称(parity)。在现有技术中，非对称的源极和漏极掺杂区可以具有不同的掺杂剂或不同数量的注入区。此外，为了形成不同的掺杂剂区域，栅电极两侧上的间隔件可以具有不同的形状或尺寸。虽然这些现有技术允许增加驱动电流，但是为了形成这些非对称掺杂的半导体器件，要采用另外的加工步骤，从而不期望地增加了循环时间。因此，需要获得非对称掺杂的源极和漏极区的优点而又不会显著增加循环时间。
附图说明
通过举例来说明本发明，但本发明不限于附图，在附图中相同的附图标记表示相似的元素。
图1示出在根据本发明的实施例注入氧化增强核素(species)时工件一部分的截面视图；
图2示出在按照本发明的实施例注入氧化增强核素之后的图1的工件；
图3示出在按照本发明实施例形成电介质层之后的图2的工件；
图4示出在按照本发明实施例进行额外的处理以形成半导体器件之后的图3的工件；
图5示出在按照本发明实施例注入氧化减弱(reduction)核素时的图2的工件；
图6示出在按照本发明实施例注入氧化减弱物质之后的图5的工件。
本领域的技术人员应当理解，附图中的元素是为简单和清楚起见而示出的，不一定按比例绘制。例如，附图中某些元素的尺度可以相对于其它元素夸大，以帮助理解本发明的实施例。
具体实施方式
图1示出执行掺杂时工件10的一部分的截面视图，该工件具有半导体衬底12、第一电介质层14、栅电极16、源极区18和漏极区20。工件10是半导体晶片的一部分，并且将经历各种处理以形成半导体器件。半导体衬底12可以是任何半导体材料或材料的组合，如砷化镓、硅锗、绝缘体上硅(SOI)(例如完全耗尽的SOI(FDSOI))、硅、单晶硅等以及上述材料的组合。第一电介质层14可以是二氧化硅、高介电常数(hi-k)电介质(如氧化铪或氧化锆)等，或它们的组合。在一个实施例中，第一电介质层14是氧化铪，其中底层是二氧化硅，它可以是天然的二氧化硅。尽管如图1所示第一电介质层14没有被构图，但是其可以被构图。例如，可以在对栅电极层构图以形成栅电极16时去除第一电介质层14的不在栅电极16之下的部分。栅电极16可以是任何合适的材料，如多硅(其随后可以被掺杂)、金属栅极等，或它们的组合。第一电介质层14和栅电极16通过任何合适的过程如热氧化、化学汽相沉积(CVD)、物理汽相沉积(PVD)等以及它们的组合来形成。本领域的技术人员应当认识到，源极区18和漏极区20可以交换，从而源极区18位于栅电极16的右侧，而漏极区20位于栅电极16的左侧。在一个实施例中，在处理的该时刻还没有掺杂以便在源极区18或漏极区20中形成源极和漏极区。换句话说，还没有进行延伸或晕环注入。
用氧化增强核素22注入图1中的工件10。在进一步说明之后就将更好地理解，该氧化增强核素22被注入半导体衬底12和栅电极16的部分，从而在这些区域中会加强氧化生长。尽管未示出，可以在工件10上(以及在半导体衬底12上)形成诸如光致抗蚀剂的掩模，并且对其构图以暴露工件10内将设置氧化增强核素22的区域。如果使用掩模，则可以垂直于工件10或以倾斜从而半导体衬底12和注入之间的角度小于90度的方式进行注入。如果不使用掩模或者掩模被构图为既暴露源极区18又暴露漏极区20，则优选倾斜，从而可以在其中一个区域——在优选实施例中是源极区18——中形成阴影区域24。阴影区域24是其中没有氧化增强核素22经过的区域，从而阴影区域24周围的区域不会被注入氧化增强核素22。在图1所示的实施例中，阴影区域24防止氧化增强核素22注入第一电介质层14、栅电极16和半导体衬底12的部分中，在讨论了图2之后将更好的理解这一点。在一个实施例中，所述倾斜角大约等于5至30度。但是最令人满意的倾斜角取决于栅电极16的高度和密度。栅电极16越高和密度越大，则令人满意的是使用越小的倾斜角。
氧化增强核素22可以是氧、锗、氟、氯等等或它们的组合。所使用的能量最好足够低，使得氧化增强核素22在半导体衬底12和栅电极16中到达期望的深度。在一个实施例中，所期望的深度大约是5至10nm。在一个实施例中，能量在大约2至8keV之间。所选择的实际能量取决于期望的深度，而该深度可以根据特征的尺度、可能发生的其它处理以及所使用的核素而改变。此外，可以使用任何剂量。在一个实施例中，使用1E15/cm2的剂量。在优选实施例中，用锗作为5keV且1E15/cm2剂量的氧化增强核素22。在一个实施例中，令人满意的是对于N型半导体器件使用氟，对于P型半导体器件使用锗。
图2示出按照图1所示的实施例倾斜注入氧化增强核素22之后产生的注入的氧化增强区域26。氧化增强区域26存在于漏极区20、栅电极16的上表面和栅电极16的第一侧面中。氧化增强区域26还存在于源极区18的第一部分和栅电极16的第二侧面的第一部分中。在源极区18的第二部分和栅电极16的第二侧面的第二部分中没有氧化增强区域26是因为阴影区域。因此，在栅电极第二侧面之下和邻近的区域以及栅电极的位于栅电极第二侧面邻近的一部分区域不包括氧化增强区域26。相反，在栅电极第一侧面之下和邻近的一部分区域以及栅电极的位于栅电极第一侧面邻近的一部分区域包括氧化增强区域26。
如图3所示，在形成氧化增强区域26之后，半导体衬底12的部分，以及可选地，栅电极16的部分，转换为第二电介质层40。如果选择用于栅电极16的材料在暴露于用于氧化部分半导体衬底12的环境中时不发生氧化，则栅电极16的部分可能无法转换。因此，所产生的电介质材料取决于用于栅电极16和半导体衬底12的材料。在一个实施例中，在栅电极16和半导体衬底12包括硅的情况下，第二电介质层40是二氧化硅。第二电介质层40可以与用于第一电介质层14的材料相同或不同。
在一个实施例中，所述转换是通过对工件10退火来进行的。例如，该转换可以通过在干氧环境中以大约700到1000摄氏度之间的温度进行热氧化来进行。可以使用氮气以及可能的氧气的环境。热氧化的时间根据使用的温度而变化。例如，热氧化的持续时间可以是在10分钟至2小时之间。但是，如果热氧化的温度大约为1000摄氏度，则热氧化的持续时间可以短，如10分钟。随着温度降低，持续时间将增加。但是第二电介质层40可以通过任何合适的方法来形成，如除热氧化之外的其它氧化过程。
如图3所示，第二电介质层40的形成在栅电极16和半导体衬底12的氧化增强区域26中的部分具有大于第二电介质层40其余部分的厚度。如果栅电极16的部分被转换为第二电介质层40，则由于在栅电极16的第一侧面上存在氧化增强区域26而在邻近栅电极16的区域中不存在氧化增强区域26，在栅电极16的第二侧面上的第二电介质层40的厚度小于在栅电极16的第一侧面上的第二电介质层40的厚度。
由于氧化增强区域26，源极区18中的区域46比漏极区20中的区域48厚。在栅电极16、第一电介质层14和邻近栅电极16的第一侧面的半导体衬底12相交之处是第一电介质区域44。在栅电极16、第一电介质层14和邻近栅电极16的第二侧面的半导体衬底12相交之处是第二电介质区域42。第一电介质区域44和第二电介质区域42都形成鸟嘴(bird′s beak)，鸟嘴是赋予具有鸟嘴形状的电介质区域的名称，如在用于形成隔离区域的LOCOS(局部氧化)处理期间产生的鸟嘴。由于在第二电介质区域42中以及附近没有氧化增强区域26，第二电介质区域42小于第一电介质区域44。在一个实施例中，第二电介质区域42的厚度大约是第一电介质区域44的1/2。在一个实施例中，第二电介质区域42的厚度大约是2nm，第一电介质区域44的厚度大约是4nm。如图3所示，第三电介质区域位于第一电介质区域44和第二电介质区域42之间。第三电介质区域比第一电介质区域44和第二电介质区域42都薄，因为第三电介质区域在转换处理期间没有被充分氧化。第三电介质区域是第一电介质层14的一部分。因此，栅极电介质，即栅电极16下方的电介质，包括第一电介质区域44、第二电介质区域42和第一电介质层14的一部分。因此，栅极电介质是具有非对称鸟嘴或电介质区域的电介质，其中一端的电介质区域比另一端的电介质区域厚。第一电介质层14可以是与第二电介质层40相同的材料。可替换地，可以使用不同的材料。在一个实施例中，栅极电介质由两个电介质制成，其中端部是相同的材料，而端部之间的区域是不同的材料；此外，端部是非对称的电介质区域，其中一端的电介质区域比另一端的电介质区域厚。
第一电介质区域44和第二电介质区域42作为栅极电介质的部分的存在，减小了半导体器件中的延迟和电容而没有降低电流。随着第一电介质区域44和第二电介质区域42的宽度增加，驱动电流下降。由于第一电介质区域44的厚度大于形成栅极电介质的第一电介质层14的厚度，因此在半导体器件工作期间形成的反型层在漏极饱和区域附近被夹断，使得饱和漏极电流对栅极-漏极重叠不敏感。栅极-漏极重叠电容在第一电介质区域44的厚度增加时改善。能够获得的最大斜度(steep)改善大约是3.4％。
第一电介质区域44和第二电介质区域42可以完全位于栅电极之下或者栅电极16和围绕栅电极16的第二电介质层40之下，但是这些区域中的一些可以延伸到被栅电极和第二电介质层40覆盖的区域之外。无论如何，第一电介质区域44和第二电介质区域42的至少部分将位于栅电极16之下。
在形成了第二电介质层40之后，继续传统的处理以形成半导体器件，如图4所示。首先，分别在源极区18和漏极区20中形成源极延伸50和漏极延伸52。在形成了源极延伸50和漏极延伸52之后，例如通过CVD形成诸如氮化硅的第三电介质层，并对其构图以形成间隔件54。接着，在源极区18中形成深源极区56，在漏极区20中形成深漏极区58。在形成间隔件54时或在形成深源极区56和深漏极区58之后，可以去除第二电介质层40的部分以形成第四电介质49和第五电介质43。第四电介质49比第五电介质43薄，因为在转换为第五电介质43的区域中存在比在转换为第四电介质49的区域中更多的氧化增强核素。
接着，在深源极区56和深漏极区58上形成硅化物60。此外，如果栅电极16包括硅，则在栅电极16上形成硅化物。然后，在工件10上形成层间电介质层64，并对其构图以形成开口，稍后将在该开口中填充导电材料以形成触点62。在图4所示的截面中，触点62形成在源极区18和漏极区20中。此外，形成触点(未示出)并与栅电极16连接。
在图1-4所示的实施例中，注入氧化增强核素。可替换地，注入氧化减弱核素。在另一个实施例中，除了氧化增强核素之外还注入氧化减弱核素，如图5和6所示。换句话说，在一个实施例中执行氧化增强核素和氧化减弱核素的共同注入。
如图5所示，在形成氧化增强区域26之后将氧化减弱核素28如氮注入工件10。氧化减弱核素28注入半导体衬底12和栅电极16的部分中从而在这些区域中抑制氧化生长。尽管未示出，可以在工件10上(以及在半导体衬底12上)形成诸如光致抗蚀剂的掩模，并且对其构图以暴露氧化减弱核素28将要注入的区域。如果使用掩模，则可以垂直于工件10或以倾斜从而半导体衬底12和注入之间的角度小于90度的方式进行注入。如果不使用掩模或者掩模被构图为既暴露源极区18又暴露漏极区20，则优选倾斜，从而可以在其中一个区域——在优选实施例中是漏极区20——中形成阴影区域30。阴影区域30类似于图1的阴影区域24，因为它是其中没有氧化减弱核素28经过的区域，从而阴影区域30附近的区域不会被注入氧化减弱核素28。在图5所示的实施例中，阴影区域30防止氧化减弱核素28注入第一电介质层14、栅电极16和半导体衬底12的部分中，在讨论了图6之后将更好的理解这一点。在一个实施例中，所述倾斜角大约等于5至30度。但是最令人满意的倾斜角取决于栅电极16的高度和密度。栅电极16越高和密度越大，则令人满意的是使用越小的倾斜角。
在一个实施例中，氧化减弱核素28是氮。所使用的能量最好足够低，使得氧化减弱核素28在半导体衬底12和栅电极16中到达期望的深度。在一个实施例中，所期望的深度在大约5至10nm之间。在一个实施例中，能量在大约1至3keV之间。所选择的能量取决于期望的深度，而该深度可以根据特征的尺度、可能发生的其它处理以及所使用的核素而改变。此外，可以使用任何剂量。在一个实施例中，使用1E15/cm2的剂量。
图6示出在倾斜注入氧化减弱核素28和氧化增强核素22之后所产生的注入的氧化增强区域26、氧化减弱区域32以及包括氧化增强核素和氧化减弱核素的组合区域34。氧化增强区域26存在于暴露给氧化增强核素并且靠近阴影区域30的区域中。氧化增强区域26靠近栅电极16的第一侧面。氧化减弱区域32是暴露给氧化减弱核素并且靠近阴影区域24的区域。氧化减弱区域靠近栅电极16的第一侧面。组合区域34位于漏极区20中离位于栅电极16之下的区域一定距离处，位于源极区18中离位于栅电极16之下的区域一定距离处，以及位于栅电极16的最顶部区域中。
在形成氧化减弱区域32之后，半导体衬底12的部分，以及可选地，栅电极16的部分，利用参照图3讨论的任何工艺转换为电介质层。氧化减弱区域32抑制电介质的生长，而氧化增强区域26加强电介质生长。组合区域34对氧化物生长的影响将取决于氧化减弱核素和氧化增强核素的相对量。组合区域34可以抑制或加强电介质生长。作为替代，氧化减弱核素和氧化增强核素的影响可以相互抵消，因此组合区域34将与氧化减弱核素和氧化增强核素都没有的物质相同地表现。因此，组合区域34的存在可以不影响电介质生长。在形成电介质层之后，执行参照图4讨论的附加处理。
在一个实施例中，用于形成半导体器件的方法包括形成半导体衬底，在半导体衬底上形成具有第一侧面和第二侧面的栅电极，在栅电极之下形成栅极电介质，其中栅极电介质具有位于栅电极之下并邻近栅电极的第一侧面的第一区域、位于栅电极之下并邻近栅电极的第二侧面的第二区域、以及位于栅电极之下并介于第一区域和第二区域之间的第三区域，其中第一区域比第二区域薄，第三区域比第一区域薄且比第二区域薄。在一个实施例中，在栅电极之下形成栅极电介质还包括形成第一电介质层，向半导体衬底注入氧化增强核素以形成氧化增强区域，以及氧化该氧化增强区域；在一个实施例中，注入氧化增强核素还包括向栅电极注入氧化增强核素以形成氧化增强区域；在一个实施例中，该注入是倾斜地执行的。在一个实施例中，在栅电极之下形成栅极电介质还包括形成第一电介质层，向半导体衬底注入氧化减弱核素以形成氧化减弱区域，以及氧化该半导体衬底。在一个实施例中，注入氧化减弱核素还包括向栅电极注入氧化减弱核素以形成氧化减弱区域，在一个实施例中，该注入是倾斜地执行的。在一个实施例中，在栅电极之下形成栅极电介质还包括形成第一电介质层，向半导体衬底注入氧化增强核素以形成氧化增强区域，向半导体衬底注入氧化减弱核素以形成氧化减弱区域，以及氧化半导体衬底，其中氧化包括在氧化增强区域中形成电介质。在一个实施例中，该方法还包括在形成栅极电介质之后形成源极延伸区域和漏极延伸区域，其中源极延伸区域比漏极延伸区域深。在一个实施例中，该方法还包括在形成栅极电介质之后，形成邻近栅电极的第一侧面的第一间隔件和邻近栅电极的第二侧面的第二间隔件。
在一个实施例中，用于形成半导体器件的方法包括提供半导体衬底，在该半导体衬底上形成电介质层，在该电介质层上形成栅电极，其中该栅电极具有第一侧面和与第一侧面相对的第二侧面，向栅电极的第一侧面和半导体衬底的第一区域注入氧化增强核素，其中该第一区域位于栅电极之下并且邻近栅电极的第一侧面，将第一区域转换为第一电介质，将半导体衬底的第二区域转换为第二电介质，其中该第二区域位于栅电极之下并且邻近栅电极的第二侧面，第一电介质的厚度大于第二电介质的厚度。在一个实施例中，转换包括对半导体衬底进行退火。在一个实施例中，注入包括注入从锗、氧、氟和氯中选择的至少一种核素。在一个实施例中，该方法还包括向第二区域注入氧化减弱核素。在一个实施例中，注入氧化减弱核素包括注入氮。在一个实施例中，该方法还包括在转换第一区域和第二区域之后形成源极延伸区域和漏极延伸区域，其中源极延伸区域比漏极延伸区域深。在一个实施例中，该方法还包括在转换之后形成邻近栅电极的第一侧面的第一间隔件和邻近栅电极的第二侧面的第二间隔件。在一个实施例中，倾斜执行注入。
在一个实施例中，半导体器件包括半导体衬底、半导体衬底上具有第一侧面和第二侧面的栅电极、以及位于栅电极之下的栅极电介质，其中栅极电介质具有位于栅电极之下并邻近栅电极的第一侧面的第一区域、位于栅电极之下并邻近栅电极的第二侧面的第二区域、以及位于栅电极之下并介于第一区域和第二区域之间的第三区域，其中第一区域比第二区域薄，第三区域比第一区域薄且比第二区域薄。在一个实施例中，栅电极的第一侧面包括第一电介质，第二侧面包括第二电介质，其中第二电介质比第一电介质厚。在一个实施例中，第一区域的厚度是第二区域的厚度的至少2倍。在一个实施例中，半导体器件还包括延伸区域，其中第一区域之下的延伸区域比第二区域之下的延伸区域深。在一个实施例中，第一区域是源极区，第二区域是漏极区。在一个实施例中，第一区域是漏极区，第二区域是源极区。
到现在应当理解已经提供了一种鸟嘴电介质在栅极电介质的一侧(如半导体器件的漏极侧)形成得较厚的结构。可替换地，该较厚的电解质可以在源极侧。此外，讲述了一种通过执行氧化增强注入、氧化减弱注入或两者都进行来制作这种结构的方法。在一个实施例中，采用成角度的注入，使得能够在一侧形成阴影而在另一侧注入氧化增强或氧化减弱核素。该方法的实施是成本低廉的，因为使用的是无掩模注入过程或只采用一个附加掩模的工艺。所产生的结构提供了增强的性能，如减小了延迟并降低了电容(Cgd和密勒(Miller)电容)而没有减小电流。此外，在最高场(field)(例如栅电极附近的漏极区)之处具有厚氧化物将减小泄漏并提高可靠性。
在上面的说明中，本发明是参照具体实施例来描述的。但是，本领域的技术人员可以理解，在不脱离如所附权利要求提出的本发明范围的情况下，可以作出各种修改和变化。例如，可以使用与图中所示的不同的半导体器件。例如，该半导体器件可以是FinFET或非易失性存储器(NVM)器件。
因此，说明书和附图被认为是说明性的而非限制性的，而且期望所有这样的修改都涵盖在本发明的范围内。
此外，说明书和权利要求中的术语“前面”、“后面”、“顶部”、“底部”、“之上”、“之下”等等，如果有的话，是用于描述目的而不是一定在描述永久的相对位置。应当理解，这样使用的术语可以在适当情况下互换，使得在此描述的本发明实施例例如可以在与这里示出或描述的不同的方向上操作。
上面参照具体实施例描述了益处、其它优点和对问题的解决方案。但是，这些益处、优点、对问题的解决方案和可能导致任何益处、优点或解决方案发生或变得更为显著的元素不能解释为任何或全部权利要求的关键的、必须的或基本的特征或元素。在这里使用的术语“包括(comprises、comprising)”或其它变形意欲涵盖非排他性包含，使得包括一系列元素的过程、方法、物品或装置不仅包括这些元素，而且还可以包括其它没有明确列出或这些过程，方法，物品或装置所固有的元素。术语“一”、“一个”(“a”、“an”)在此定义为一个或多个。

Claims (20)

1.一种用于形成半导体器件的方法，该方法包括:
形成半导体衬底；
在该半导体衬底上形成具有第一侧面和第二侧面的栅电极；
在栅电极之下形成栅极电介质，其中栅极电介质具有位于栅电极之下并邻近栅电极的第一侧面的第一区域、位于栅电极之下并邻近栅电极的第二侧面的第二区域、以及位于栅电极之下并介于第一区域和第二区域之间的第三区域；其中第一区域比第二区域薄，第三区域比第一区域薄且比第二区域薄。
2.根据权利要求1所述的方法，其中在栅电极之下形成栅极电介质还包括:
形成第一电介质层；
向半导体衬底注入氧化增强核素以形成氧化增强区域；以及
氧化该氧化增强区域。
3.根据权利要求2所述的方法，其中注入氧化增强核素还包括向栅电极注入氧化增强核素以形成氧化增强区域。
4.根据权利要求2所述的方法，其中所述注入是倾斜地执行的。
5.根据权利要求1所述的方法，其中在栅电极之下形成栅极电介质还包括:
形成第一电介质层；
向半导体衬底注入氧化减弱核素以形成氧化减弱区域；以及
氧化该半导体衬底。
6.根据权利要求5所述的方法，其中注入氧化增强核素还包括向栅电极注入氧化减弱核素以形成氧化减弱区域。
7.根据权利要求5所述的方法，其中所述注入是倾斜地执行的。
8.根据权利要求1所述的方法，其中在栅电极之下形成栅极电介质还包括:
形成第一电介质层；
向半导体衬底注入氧化增强核素以形成氧化增强区域；
向半导体衬底注入氧化减弱核素以形成氧化减弱区域；以及
氧化半导体衬底，其中氧化包括在氧化增强区域中形成电介质。
9.根据权利要求1所述的方法，还包括:
在形成栅极电介质之后形成源极延伸区域和漏极延伸区域，其中源极延伸区域比漏极延伸区域深。
10.根据权利要求1所述的方法，还包括:
在形成栅极电介质之后，形成邻近栅电极的第一侧面的第一间隔件和邻近栅电极的第二侧面的第二间隔件。
11.一种用于形成半导体器件的方法，该方法包括:
提供半导体衬底；
在该半导体衬底上形成电介质层；
在该电介质层上形成栅电极，其中该栅电极具有第一侧面和与第一侧面相对的第二侧面；
向栅电极的第一侧面和半导体衬底的第一区域注入氧化增强核素，其中该第一区域位于栅电极之下并且邻近栅电极的第一侧面；以及
将半导体衬底的第一区域转换为第一电介质，将半导体衬底的第二区域转换为第二电介质，其中该第二区域位于栅电极之下并且邻近栅电极的第二侧面，其中第一电介质的厚度大于第二电介质的厚度。
12.根据权利要求11所述的方法，其中所述转换包括对半导体衬底进行退火。
13.根据权利要求11所述的方法，其中所述注入包括注入从锗、氧、氟和氯中选择的至少一种核素。
14.根据权利要求11所述的方法，还包括向第二区域注入氧化减弱核素。
15.根据权利要求14所述的方法，其中注入氧化减弱核素包括注入氮。
16.根据权利要求11所述的方法，还包括:
在转换第一区域和第二区域之后形成源极延伸区域和漏极延伸区域，其中源极延伸区域比漏极延伸区域深。
17.根据权利要求11所述的方法，还包括:
在转换之后形成邻近栅电极的第一侧面的第一间隔件和邻近栅电极的第二侧面的第二间隔件。
18.根据权利要求11所述的方法，其中倾斜地执行注入。
19.一种半导体器件，包括:
半导体衬底；
半导体衬底上具有第一侧面和第二侧面的栅电极；以及
位于栅电极之下的栅极电介质，其中栅极电介质具有位于栅电极之下并邻近栅电极的第一侧面的第一区域、位于栅电极之下并邻近栅电极的第二侧面的第二区域、以及位于栅电极之下并介于第一区域和第二区域之间的第三区域，其中第一区域比第二区域薄，第三区域比第一区域薄且比第二区域薄。
20.根据权利要求19所述的半导体器件，其中所述栅电极的第一侧面包括第一电介质，第二侧面包括第二电介质，其中第二电介质比第一电介质厚。
CN2006800033691A 2005-03-29 2006-02-01 形成具有不对称电介质区域的半导体器件的方法及其结构 Active CN101385133B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/092,289 2005-03-29
US11/092,289 US7282426B2 (en) 2005-03-29 2005-03-29 Method of forming a semiconductor device having asymmetric dielectric regions and structure thereof
PCT/US2006/003528 WO2006104562A2 (en) 2005-03-29 2006-02-01 Method of forming a semiconductor device having asymmetric dielectric regions and structure thereof

Publications (2)

Publication Number Publication Date
CN101385133A true CN101385133A (zh) 2009-03-11
CN101385133B CN101385133B (zh) 2010-12-08

Family

ID=37053834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800033691A Active CN101385133B (zh) 2005-03-29 2006-02-01 形成具有不对称电介质区域的半导体器件的方法及其结构

Country Status (5)

Country Link
US (2) US7282426B2 (zh)
JP (1) JP5049955B2 (zh)
CN (1) CN101385133B (zh)
TW (1) TWI425576B (zh)
WO (1) WO2006104562A2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921691B1 (en) * 2004-03-18 2005-07-26 Infineon Technologies Ag Transistor with dopant-bearing metal in source and drain
US8178902B2 (en) * 2004-06-17 2012-05-15 Infineon Technologies Ag CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
US8399934B2 (en) 2004-12-20 2013-03-19 Infineon Technologies Ag Transistor device
US7344934B2 (en) 2004-12-06 2008-03-18 Infineon Technologies Ag CMOS transistor and method of manufacture thereof
US7160781B2 (en) * 2005-03-21 2007-01-09 Infineon Technologies Ag Transistor device and methods of manufacture thereof
US7361538B2 (en) * 2005-04-14 2008-04-22 Infineon Technologies Ag Transistors and methods of manufacture thereof
US20070052036A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Transistors and methods of manufacture thereof
US20070052037A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Semiconductor devices and methods of manufacture thereof
US8188551B2 (en) * 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7462538B2 (en) * 2005-11-15 2008-12-09 Infineon Technologies Ag Methods of manufacturing multiple gate CMOS transistors having different gate dielectric materials
US7510943B2 (en) * 2005-12-16 2009-03-31 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US20080050898A1 (en) * 2006-08-23 2008-02-28 Hongfa Luan Semiconductor devices and methods of manufacture thereof
US8999786B1 (en) * 2007-03-20 2015-04-07 Marvell International Ltd. Reducing source contact to gate spacing to decrease transistor pitch
KR100950473B1 (ko) * 2007-12-28 2010-03-31 주식회사 하이닉스반도체 균일한 두께의 게이트스페이서막을 갖는 반도체소자의제조방법
KR100997290B1 (ko) * 2008-07-25 2010-11-29 주식회사 동부하이텍 반도체 소자 및 반도체 소자의 제조 방법
WO2011112574A1 (en) * 2010-03-08 2011-09-15 Mears Technologies, Inc Semiconductor device including a superlattice and dopant diffusion retarding implants and related methods
US9397217B2 (en) * 2012-12-28 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of non-planar semiconductor device
CN107039522B (zh) * 2016-02-04 2019-12-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
WO2018182627A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Transistors including asymmetric gate spacers

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04246862A (ja) * 1991-02-01 1992-09-02 Mitsubishi Electric Corp 半導体集積回路及び半導体集積回路製造方法
JPH06151451A (ja) * 1992-11-09 1994-05-31 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR0136932B1 (ko) * 1994-07-30 1998-04-24 문정환 반도체 소자 및 그의 제조방법
KR100258882B1 (ko) * 1998-02-27 2000-06-15 김영환 반도체 소자의 제조 방법
US6352885B1 (en) * 2000-05-25 2002-03-05 Advanced Micro Devices, Inc. Transistor having a peripherally increased gate insulation thickness and a method of fabricating the same
US6518106B2 (en) * 2001-05-26 2003-02-11 Motorola, Inc. Semiconductor device and a method therefor
JP2003133549A (ja) * 2001-10-29 2003-05-09 Nec Corp Ｍｏｓｆｅｔ及びその製造方法
US6544848B1 (en) * 2002-08-20 2003-04-08 Chartered Semiconductor Manufacturing Ltd. Method to form an asymmetrical non-volatile memory device using small in-situ doped polysilicon spacers
US6806584B2 (en) 2002-10-21 2004-10-19 International Business Machines Corporation Semiconductor device structure including multiple fets having different spacer widths
US6746924B1 (en) 2003-02-27 2004-06-08 International Business Machines Corporation Method of forming asymmetric extension mosfet using a drain side spacer
US20060022264A1 (en) * 2004-07-30 2006-02-02 Leo Mathew Method of making a double gate semiconductor device with self-aligned gates and structure thereof

Also Published As

Publication number Publication date
US20080173957A1 (en) 2008-07-24
TWI425576B (zh) 2014-02-01
CN101385133B (zh) 2010-12-08
US20060223335A1 (en) 2006-10-05
US7282426B2 (en) 2007-10-16
JP5049955B2 (ja) 2012-10-17
WO2006104562A2 (en) 2006-10-05
JP2009501432A (ja) 2009-01-15
WO2006104562A3 (en) 2008-01-10
TW200711005A (en) 2007-03-16

Similar Documents

Publication Publication Date Title
CN101385133B (zh) 形成具有不对称电介质区域的半导体器件的方法及其结构
CN100479191C (zh) Mosfet器件及其制造方法
US8390080B2 (en) Transistor with dopant-bearing metal in source and drain
KR930007195B1 (ko) 반도체 장치와 그 제조 방법
JP3865233B2 (ja) Ｃｍｏｓ集積回路装置
KR970000535B1 (ko) Mos 전계효과 트랜지스터 및 그 회로 제조방법
US6849516B2 (en) Methods of forming drain/source extension structures of a field effect transistor using a doped high-k dielectric layer
US20030111699A1 (en) Methods and apparatus for inducing stress in a semiconductor device
JP2897004B2 (ja) Ｃｍｏｓｆｅｔ製造方法
JPH0645350A (ja) 半導体装置及び半導体装置の製造方法
JP2010272782A (ja) 半導体装置及びその製造方法
JPH09312393A (ja) 半導体装置およびその製造方法
US6548363B1 (en) Method to reduce the gate induced drain leakage current in CMOS devices
KR100574172B1 (ko) 반도체 소자의 제조방법
US20050098818A1 (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
KR100910230B1 (ko) 반도체 소자의 듀얼 게이트 및 그 형성방법
TWI261336B (en) A semiconductor device
JP2000036593A (ja) 半導体装置
CN1868046B (zh) 半导体器件及制造此类半导体器件的方法
KR100353402B1 (ko) 반도체 소자의 제조방법
JP2003007878A (ja) トランジスタ及びフラッシュメモリの製造方法
KR100406588B1 (ko) 반도체 소자의 제조방법
JP4833527B2 (ja) 絶縁ゲート型半導体装置及びその駆動方法
KR100333356B1 (ko) 반도체장치의 제조방법
KR100299871B1 (ko) 모스전계효과트랜지스터의제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CP01 Change in the name or title of a patent holder